KR101631047B1 - 선택적인 유도성 이중 패터닝 - Google Patents

선택적인 유도성 이중 패터닝 Download PDF

Info

Publication number
KR101631047B1
KR101631047B1 KR1020157026173A KR20157026173A KR101631047B1 KR 101631047 B1 KR101631047 B1 KR 101631047B1 KR 1020157026173 A KR1020157026173 A KR 1020157026173A KR 20157026173 A KR20157026173 A KR 20157026173A KR 101631047 B1 KR101631047 B1 KR 101631047B1
Authority
KR
South Korea
Prior art keywords
gas
inorganic material
layer
processing chamber
plasma
Prior art date
Application number
KR1020157026173A
Other languages
English (en)
Other versions
KR20150115946A (ko
Inventor
에스 엠 레자 사드자디
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150115946A publication Critical patent/KR20150115946A/ko
Application granted granted Critical
Publication of KR101631047B1 publication Critical patent/KR101631047B1/ko

Links

Images

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

반도체 피쳐들을 형성하기 위한 유도 결합된 전력 (ICP) 플라즈마 프로세싱 챔버가 제공된다. 진공 챔버, 진공 챔버 내에 유도 결합 전력을 제공하기 위한 그 진공 챔버에 인접한 적어도 하나의 안테나, 플라즈마 프로세싱 챔버 내에서 실리콘 기판을 지지하기 위한 기판 지지체, 압력 조절기, 가스를 플라즈마 프로세싱 챔버로 제공하기 위한 가스 인렛, 및 플라즈마 프로세싱 챔버로부터 가스를 배기시키기 위한 가스 아웃렛을 포함하는 플라즈마 프로세싱 챔버가 제공된다. 가스 분배 시스템이 제 1 가스 및 제 2 가스를 제공하기 위한 가스 인렛에 유체 연결되어 있고, 여기서, 가스 분배 시스템은 5 초 미만의 기간 안에 플라즈마 존에서 제 1 가스 및 제 2 가스 중 하나의 가스를 제 1 가스 및 제 2 가스 중 다른 하나의 가스로 실질적으로 교체할 수 있다.

Description

선택적인 유도성 이중 패터닝{SELECTIVE INDUCTIVE DOUBLE PATTERNING}
본 발명은 반도체 디바이스의 형성에 관한 것이다.
반도체 웨이퍼 프로세싱 도중에, 반도체 디바이스의 피쳐들은 주지된 패터닝 및 에칭 프로세스를 사용하여 웨이퍼 내에 정의된다. 이들 프로세스에서, 포토레지스트 (PR) 재료가 웨이퍼 상에 증착된 후, 레티클에 의해 필터링된 광에 노광된다. 일반적으로, 레티클은 광이 그 레티클을 통해서 전파되는 것을 차단하는 예시적인 피쳐 기하학적 형상으로 패터닝된 유리판이다.
레티클을 통과한 후, 광은 포토레지스트 재료의 표면에 접촉한다. 이 광은, 현상제가 포토레지스트 재료의 일부를 제거할 수 있도록, 포토레지스트 재료의 화학적 조성을 변화시킨다. 포지티브 포토레지스트 재료의 경우, 노광된 영역이 제거되고, 네거티브 포토레지스트 재료의 경우에는, 노광되지 않은 영역이 제거된다. 그후, 웨이퍼는 포토레지스트 재료에 의해 더 이상 보호되지 않는 영역으로부터 아래 놓인 재료 (underlying material) 를 제거하도록 에칭되어, 이에 따라, 웨이퍼 내에서 원하는 피쳐를 정의한다.
전술한 목적을 달성하기 위해, 그리고 본 발명의 목적에 따라서, 반도체 피쳐를 형성하기 위한 유도 결합 전력 (ICP; inductively coupled power) 플라즈마 프로세싱 챔버가 제공된다. 진공 챔버, 그 진공 챔버 내에서 유도 결합 전력을 제공하기 위한 진공 챔버에 인접하는 적어도 하나의 안테나, 플라즈마 프로세싱 챔버 내에서 실리콘 기판을 지지하기 위한 기판 지지체, 플라즈마 프로세싱 챔버 내의 압력을 조절하기 위한 압력 조절기, 플라즈마 프로세싱 챔버에 가스를 제공하기 위한 가스 인렛 (gas inlet), 및 플라즈마 프로세싱 챔버로부터 가스를 배기시키기 위한 가스 아웃렛 (gas outlet) 을 포함하는 플라즈마 프로세싱 챔버가 제공된다. 가스 분배 시스템은 제 1 가스 및 제 2 가스를 제공하기 위한 가스 인렛과 유체 연결되어 있고, 가스 분배 시스템은 플라즈마 존 내에서 제 1 가스 및 제 2 가스 중 하나의 가스를 제 1 가스 및 제 2 가스 중 다른 하나의 가스로 5 초 미만의 기간 내에 실질적으로 교체시킬 수 있다.
본 발명의 다른 양태에서, 반도체 피쳐를 형성하는 방법이 제공된다. 웨이퍼가 유도 결합 플라즈마 (ICP) 프로세싱 챔버 내로 로딩되고, 여기서, 적어도 하나의 전도성 층 및 적어도 하나의 유전체 층이 웨이퍼 위에 형성되며, 유기 재료의 마스크가 적어도 하나의 전도성 층 및 적어도 하나의 유전체 층 위에 형성된다. 무기 재료 층이 유기 재료 마스크 상에 증착되는데, 여기서, 무기 재료 증착 가스를 프로세스 챔버내로 유동시키는 단계, 유기 재료 마스크 상에 무기 재료의 층을 증착하는, 무기 재료 증착 가스를 플라즈마로 형성하기 위해 유도 결합 에너지를 제공하는 단계, 및 무기 재료 증착 가스의 유동을 중지시키는 단계를 포함한다.
본 발명의 이러한 특징 및 다른 특징은 본 발명의 상세한 설명에서 그리고 이하의 도면과 관련하여 더욱 상세하게 설명될 것이다.
본 발명은, 첨부된 도면의 도에서 제한이 아닌 예시의 방법으로 설명되며, 유사한 참조 부호가 유사한 엘리먼트를 지칭한다.
도 1 은 본 발명의 실시형태에서 사용될 수도 있는 프로세스의 상위 레벨 플로우 차트이다.
도 2 는 본 발명을 실행하는데 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략적인 도면이다.
도 3a 및 도 3b 는 본 발명의 실시형태에 사용된 제어기를 구현하기에 적절한 컴퓨터 시스템을 나타낸다.
도 4a 내지 도 4h 는 본 발명의 실시형태에 따라서 프로세싱된 적층체의 개략적인 단면도이다.
도 5 는 무기 스페이서 (inorganic spacer) 를 형성하기 위한 더욱 상세한 플로우 차트이다.
도 6 은 프로세스 단계의 더욱 상세한 플로우 차트이다.
도 7 은 가스 분배 시스템의 바람직한 실시형태이다.
도 8a 및 도 8b 는 프로세싱 시스템의 간략한 도면이며, 이들은 한정 메커니즘에 대한 구동부의 일 실시형태의 더욱 상세한 도면을 제공한다.
본 발명은 첨부된 도면에서 도시된 바와 같이 몇몇 바람직한 실시형태를 참조하여 상세하게 설명될 것이다. 이하의 설명에서, 수많은 구체적인 세부사항이 본 발명의 전반적인 이해를 제공하기 위해 설명된다. 그러나, 본 발명이 이들 구체적인 세부사항의 몇몇 또는 모두 없이도 실행될 수도 있다는 것이 당업자에게는 명백하다. 다른 예시에서, 주지된 프로세스 단계들 및/또는 구조들이 본 발명을 불필요하게 방해하지 않기 위해 상세하게 설명되지는 않는다.
이해를 용이하게 하기 위해, 도 1 은 본 발명의 실시형태에서 사용될 수도 있는 프로세스의 하위 레벨 플로우 차트이다. 웨이퍼는 유도 결합 플라즈마 (ICP) 프로세싱 챔버 내로 로딩된다 (단계 104). 무기 스페이서는 유기 재료 마스크 주변에 형성된다 (단계 108). 무기 스페이서는 실리콘 (Si) 함유 필름과 같은 무기 재료, 예를 들어, SiO2, SiON, SiC, SiOC, SiNC, 또는 Si3N4 일 수도 있다. 유기 재료 층은 포토레지스트 재료일 수도 있다. 유기 재료는 무기 스페이서들 사이에서 제거된다 (단계 112). 무기 스페이서들 사이의 개구 아래 그리고 웨이퍼 상부의 유전체 층이 에칭된다 (단계 116). 무기 스페이서들 사이의 개구 아래 그리고 웨이퍼 상부의 전도성 층이 에칭된다 (단계 120). 무기 스페이서가 박리된다 (단계 124). 다른 실시형태에서, 무기 층 또는 전도성 층이 에칭될 때 별도의 박리가 필요하지 않도록 무기 스페이서가 자동적으로 제거된다. ICP 챔버로부터 웨이퍼가 제거된다 (단계 128). 다양한 실시형태에서, 유전체 층을 에칭하고, 전도성 층을 에칭하고, 무기 스페이서를 박리하는 것의 순서는 다양한 순서일 수도 있다.
도 2 는 본 발명의 구현에서 사용될 수도 있는 프로세싱 툴을 도시한다. 도 2 는 플라즈마 프로세싱 툴 (201) 을 포함하는 플라즈마 프로세싱 시스템 (200) 의 개략적인 도면이다. 플라즈마 프로세싱 툴 (201) 은 유도 결합 플라즈마 (ICP) 에칭 툴이고, 플라즈마 프로세싱 챔버 (204) 를 그 내부에 갖는 플라즈마 반응기 (202) 를 포함한다. TCP 전력 제어기 (250) 및 바이어스 전력 제어기 (255) 각각은 플라즈마 챔버 (204) 내에서 생성된 플라즈마 (224) 에 영향을 주는 TCP 전력 공급기 (251) 및 바이어스 전력 공급기 (256) 를 제어한다.
TCP 전력 제어기 (250) 는, 13.56MHz 에서 TCP 매칭 네트워크 (252) 에 의해 튜닝된 무선 주파수 신호를 플라즈마 챔버 (204) 주위에 위치된 TCP 코일 (253) 로 공급하도록 구성된 TCP 전력 공급기 (251) 를 제어한다. RF 투과 윈도우 (254) 는 플라즈마 챔버 (204) 로부터 TCP 코일 (253) 을 분리시키기 위해 제공되어, TCP 코일 (253) 로부터 플라즈마 챔버 (204) 로 에너지를 통과시키도록 허용한다.
바이어스 전력 제어기 (255) 는, 바이어스 매칭 네트워크 (257) 에 의해 튜닝된 RF 신호를 척 전극 (208) 으로 공급하도록 구성된 바이어스 전력 공급기 (256) 에 대한 설정 포인트를 설정하는데, 이 척 전극 (208) 은 반도체 웨이퍼 워크 피스와 같이 프로세싱 중인 기판 (206) 을 수용하도록 채택된 척 전극 (208) 상부에서 직류 전류 (DC; direct current) 바이어스를 생성하는 플라즈마 챔버 (204) 내에 위치되어 있다.
가스 공급 메커니즘 또는 가스 소스 (210) 는, 프로세스를 위해서 요구된 적절한 스위칭 사이클 내의 적절한 화학물질을 플라즈마 챔버 (204) 의 내부로 공급하기 위해, 상이한 가스들 사이에서 빠르게 스위칭할 수 있는 가스 스위치 (217) 를 통해서 부착된 가스 또는 가스들의 소스 또는 소스들 (216) 을 포함한다. 이 실시형태에서, 가스 인렛은 챔버의 중심에 더 가까운 내부 인렛 (287) 및 챔버의 중심으로부터 더 멀리 떨어진 외부 인렛 (289) 을 갖는다. 가스 스위치는 외부 인렛 (289) 에 제공된 가스 혼합물과는 상이한 가스 혼합물을 내부 인렛 (287) 에 제공함으로써, 챔버의 중심 존 및 외부 존에 상이한 가스 혼합물을 제공할 수 있다. 가스 배기 메커니즘 (218) 은 압력 제어 밸브 (219) 및 배기 펌프 (220) 를 포함하고, 플라즈마 챔버 (204) 내에서 파티클을 제거하며, 플라즈마 챔버 (204) 내에서 특정 압력을 유지한다.
온도 제어기 (280) 는 히터/쿨런트 공급기 (284) 를 제어함으로써 척 전극 (208) 내에 제공된 온도 제어 시스템의 온도를 제어한다. 히터/쿨런트 공급기 (284) 는 복수의 온도 제어 엘리먼트 (285) 에 직접 연결되어, 히터/쿨런트 공급기 (284) 는 복수의 존들을 개별적으로 제어하여 1℃ 미만의 온도 제어를 허용할 수도 있다. 히터/쿨런트 공급기는 -10℃ 에서 120℃ 까지의 가열 및 냉각을 제공할 수 있다. 또한, 플라즈마 프로세싱 시스템은 전자 제어 회로 (270) 를 포함한다. 또한, 플라즈마 프로세싱 시스템은 종료 포인트 검출기를 가질 수도 있다.
이동가능한 한정 메커니즘 (291) 은 챔버 내부의 기판 지지체로부터 이격되고 그리고 챔버 내부의 챔버 벽으로부터 이격되어 있고, 여기서 한정 메커니즘은, 기판 지지체에서 한정 메커니즘 벽으로 연장하고 한정 메커니즘 내부에 플라즈마 존 (224) 을 정의한다. 구동 시스템 (293) 은 플라즈마 존 내의 압력을 조절하기 위해 한정 메커니즘을 이동시킬 수 있다. 이러한 조절은 웨이퍼 프로세싱 도중이 이루어질 수도 있다.
도 3a 및 도 3b 는 본 발명의 실시형태에서 사용된 제어 회로 (270) 에 대한 제어기를 구현하기에 적절한 컴퓨터 시스템 (300) 을 도시한다. 도 3a 는 컴퓨터 시스템의 일 가능한 물리적인 형태를 도시한다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대 디바이스에서 초대형 수퍼 컴퓨터까지의 범위의 수많은 물리적인 형태를 가질 수도 있다. 컴퓨터 시스템 (300) 은 모니터 (302), 디스플레이 (304), 하우징 (306), 디스크 드라이브 (308), 키보드 (310), 및 마우스 (312) 를 포함한다. 디스크 (314) 는 컴퓨터 시스템 (300) 으로 그리고 컴퓨터 시스템 (300) 으로부터 데이터를 전송하기 위해 사용된 컴퓨터-판독가능 매체이다.
도 3b 는 컴퓨터 시스템 (300) 에 대한 블록 다이어그램의 일 예시이다. 다양한 서브시스템들이 시스템 버스 (320) 에 부착되어 있다. 프로세서(들) (322) (또한, 중앙 프로세싱 유닛, 또는 CPU 로 지칭됨) 는 메모리 (324) 를 포함하는 저장 디바이스에 커플링된다. 메모리 (324) 는 RAM (Random Access Memory) 및 ROM (Read-Only Memory) 를 포함한다. 당업계에 잘 알려진 바와 같이, ROM 은 CPU 에 단일-방향으로 데이터 및 명령을 전달하도록 기능하고, RAM 은 데이터 및 명령을 양방향 방식으로 전달하도록 사용된다. 메모리의 이들 유형 모두는 전술한 임의의 적절한 컴퓨터-판독가능 매체를 포함할 수도 있다. 고정식 디스크 (326) 은 또한 CPU (322) 에 양방향으로 커플링되어 있고; 이는 추가적인 데이터 저장 용량을 제공하며, 또한 이하 설명되는 임의의 컴퓨터-판독가능 매체를 포함할 수도 있다. 고정식 디스크 (326) 는 프로그램, 데이터 등을 저장하도록 사용될 수도 있고, 통상적으로 주기억 장치 (primary storage) 보다 더 느린 보조 저장 매체 (예를 들어, 하드 디스크) 이다. 적절한 경우에는, 고정식 디스크 (326) 내에 보유된 정보는 메모리 (324) 내의 가상 메모리와 같은 표준 방식으로 통합될 수도 있다는 것을 이해할 것이다. 탈착식 디스크 (314) 는 이하 설명된 임의의 컴퓨터-판독가능 매체의 형태를 취할 수도 있다.
또한, CPU (322) 는 다양한 입/출력 디바이스, 예를 들어, 디스플레이 (304), 키보드 (310), 마우스 (312), 및 스피커 (330) 에 커플링된다. 일반적으로, 입/출력 디바이스는 비디오 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치-감지 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 페이퍼 테이프 판독기, 타블렛, 스타일러스, 음성 또는 필기 인식기, 바이오메트릭스 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. 옵션으로, CPU (322) 는 네트워크 인터페이스 (340) 를 사용하여 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 이러한 네트워크 인터페이스를 통해서, CPU 는 이 네트워크로부터 정보를 수신할 수도 있고, 또는 전술한 방법 단계들을 수행하는 동안 네트워크에 정보를 출력할 수도 있다는 것을 이해한다. 또한, 본 발명의 방법 실시형태들은 CPU (322) 에서 단독으로 실행할 수도 있고, 또는, 프로세싱의 일부를 공유하는 원격의 CPU 와 연관되는 인터넷과 같은 네트워크를 통해서 실행할 수도 있다.
또한, 본 발명의 실시형태들은 다양한 컴퓨터-구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터-판독가능 매체를 갖는 컴퓨터 저장 제품 (computer storage product) 에 관련된다. 이 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성될 수도 있고, 또는 이들은 컴퓨터 소프트웨어 분야에서 당업자에게 잘 알려고 이용가능한 종류일 수도 있다. 유형의 (tangible) 컴퓨터-판독가능 매체의 예는: 하드 디스크, 플로피 디스크, 및 자기 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플롭티컬 디스크와 같은 자기-광학 매체; 및 프로그램 코드를 저장 및 실행하기 위해 특별히 구성된 하드웨어 디바이스, 예를 들어, 주문형 반도체 (ASIC), 프로그래머블 로직 디바이스 (PLD) 및 ROM 및 RAM 디바이스를 포함하지만 이에 한정하지는 않는다. 컴퓨터 코드의 예는 컴파일러에 의해 생성되는 것과 같은 머신 코드 (machine code) 및 인터프리터를 사용하는 컴퓨터에 의해 실행된 보다 상위 레벨 코드를 포함하는 파일을 포함한다. 또한, 컴퓨터 판독기능 매체는, 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내고 반송파에 내장되는 컴퓨터 데이터 신호에 의해 송신된 컴퓨터 코드일 수도 있다.
실시예
도 4a 는 웨이퍼 (404) 의 개략적인 단면도이다. 이 예시에서, 웨이퍼 (404) 는 기판을 형성하는 실리콘 웨이퍼이다. 복수의 다양한 층이 웨이퍼 (404) 위에 형성된다. 이 예시에서, 전도성 층 (408) 은 실리콘 웨이퍼 (404) 위에 형성되고, 유전체, 유기 또는 전도성 층과 같은 임의의 종류의 필름일 수 있는 중간층 (412) 은 전도성 층 (408) 위에 형성되며, 무기 유전체 층 (416) 은 중간층 (412) 위에 형성된다. 포토레지스트로 형성된 유기 재료 마스크 (420) 가 유전체 층 (416) 위에 위치된다. 유기 재료 마스크 (420) 는 포토레지스트 마스크인 것이 바람직하다. 다른 실시형태에서, 유전체 층과 전도성 층의 다양한 조합이 유기 재료 마스크와 웨이퍼 사이에 배치될 수도 있다. 웨이퍼 (404) 는 플라즈마 프로세싱 시스템 (200) 내에 위치된다 (단계 104).
무기 스페이서는 유기 재료 마스크의 측면에 형성된다 (단계 108). 도 5 는 무기 스페이서를 형성하는 더욱 상세한 플로우 차트이다 (단계 108). 이 실시형태에서, 이러한 프로세스는 복수의 사이클을 수행하는 것을 포함하는데, 여기서, 각각의 사이클은 유기 포토레지스트 마스크 상에 무기 재료의 층을 증착하기 위한 증착 페이즈 (단계 504) 및 증착된 무기층을 스페이서로 형성하기 위한 형성 페이즈 (단계 508) 를 포함한다. 도 4b 는, 증착 페이즈 이후에 증착층 (424) 이 유기 재료 마스크 (420) 상에 형성된 이후에 적층체의 개략적인 도면이다. 형성 페이즈는 수평 표면상에 증착되고 측벽을 형성하는 무기층을 에칭 백 (etch back) 할 수도 있다. 다른 실시형태에서, 형성 페이즈는 유기 재료 마스크의 측벽상에 상이한 무기 재료 스페이서를 형성하기 위해 증착된 무기층을 화학적으로 반응시킬 수도 있다. 예를 들어, 증착된 층이 실리콘인 경우, 실리콘 산화물 스페이서를 제공하기 위해 실리콘 층을 실리콘 산화물로 형성하도록 산소를 사용할 수도 있다. 도 6 은 프로세스 단계 또는 페이즈 중 몇몇에서 사용될 수도 있는 프로세스의 더욱 상세한 플로우 차트이다. 예를 들어, 증착 페이즈 (504) 는, 프로세스 가스를 프로세스 챔버내로 유동시키는 단계 (단계 604), 프로세스 가스를 플라즈마로 형성하기 위해 유도 결합 에너지를 제공하는 단계 (단계 608), 및 프로세스 가스의 유동을 중지시키는 단계 (단계 612) 를 포함한다. 이 예시에서, 프로세스 가스는 무기 재료를 증착시키기 위한 증착 가스일 수 있다. 유사하게, 형성 페이즈는 프로세스 가스를 제공하고, 유도 결합 에너지를 사용하여 프로세스 가스를 플라즈마로 형성하고, 그후, 프로세스 가스의 유동을 중지시킨다. 이 페이즈 도중에, 프로세스 가스는 에칭 가스일 수도 있다. 증착 가스는 형성 가스와는 상이하며, 이는 형성 페이즈 이전에 증착 가스의 유동이 중지되는 이유이다. 도 4c 는, 무기 스페이서 (428) 의 형성이 완성된 이후의 도면이다.
무기 재료 스페이서를 형성하기 위해 단일 단계를 사용하기 위한 예시적인 레시피는 10mtorr 의 압력을 제공한다. 13.56 MHz 에서의 RF 전력은 200 Watt 의 전력에서 제공된다. 어떠한 바이어스 전압도 제공되지 않는다. 0.5 sccm SiH4, 100 sccm Ar, 및 10 sccm O2 의 프로세스 가스가 제공된다.
다른 예시에서, 증착 페이즈 및 이 예시에서는 산화 페이즈인 형성 페이즈를 갖는 복수의 사이클이 제공된다. 증착 페이즈에서, 100 mtorr 의 압력이 제공된다. 13.56 MHz 에서의 RF 전력은 200 Watt 의 전력에서 제공된다. 어떠한 바이어스 전압도 제공되지 않는다. 0.5 sccm SiH4, 100 sccm Ar, 및 10 sccm O2 의 프로세스 가스가 1 초 내지 수 초 동안 제공된 후 중지된다. 산화 단계인 형성 페이즈에서, 50 mtorr 의 압력이 제공된다. 13.56 MHz 에서의 RF 전력이 200 Watt 의 전력에서 제공된다. 어떠한 바이어스 전압도 제공되지 않는다. 40 sccm O2 의 프로세스 가스가 4 초 동안 제공된 후 중지된다. 증착 페이즈 및 형성 페이즈가 5 회 이상 반복되는 것이 바람직하며, 여기서 사이클의 횟수는 원하는 형상에 의존한다.
이 예시에서, 증착 페이즈와 형성 페이즈 사이에서 5 초 이내에 스위칭되는 것이 바람직하며, 스위칭은 전체 플라즈마 존에서의 증착 페이즈 가스를 5 초 이내에 형성 페이즈 가스로 교체하는 것이다. 더욱 바람직하게, 하나의 가스는 1 초 이내에 전체 플라즈마 존에서 다른 가스로 교체될 수도 있다. 바람직하게, 사이클의 각각의 페이즈, 증착 페이즈 및 형성 페이즈는 10 초 미만의 기간을 갖는다. 바람직하게, 각각의 사이클은 20 초 미만인 기간을 갖는다. 더욱 바람직하게는, 각각의 사이클은 5 초 미만인 기간을 갖는다. 또한, 챔버 내에서 상이한 존들에는 상이한 가스를 제공하는 것이 바람직할 수도 있다. 예를 들어, 챔버의 주변 존과 비교하여 챔버의 중심 존에 상이한 가스 비율을 제공하는 것이다. 상이한 존들에 상이한 가스 비율을 공급하는 이러한 가스 스위칭 시스템은, Sadjadi 등에 의해 발명의 명칭이 "Fast Gas Switching Plasma Processing Apparatus" 인 미국 특허 출원 공보 제2007/0066038 A1호에서 용량 결합 플라즈마 시스템에 대해 설명되고, 이는 참조로 통합된다. 이러한 신속한 스위칭은 각각의 사이클의 기간을 0.5 초만큼 작게 되도록 허용한다.
이 예시에서, 무기 스페이서들 사이의 유기 재료는 가능한 한 유기 재료를 제거하기 위해 박리 프로세스를 사용함으로써 에칭된다 (단계 112). 이는, 프로세스 가스를 제공하고 (단계 604), 프로세스 가스를 플라즈마로 형성하기 위해 유도 결합 에너지를 제공하고 (단계 608), 그후, 프로세스 가스를 중지시킴 (단계 612) 으로써 달성될 수도 있다. 유기 재료를 제거하기 위한 프로세스 가스의 예시는 산소일 수 있다. 도 4d 는, 유기 재료가 박리된 후의 개략도이다.
이러한 박리 프로세스를 위한 예시적인 레시피에서, 50 mtorr 의 압력이 제공된다. 13.56 MHz 에서의 RF 전력이 200 Watt 의 전력에서 제공된다. 어떠한 바이어스 전압도 제공되지 않는다. 100 sccm O2 의 프로세스 가스가 제공된다.
이 예시에서, 유전체 층 (416) 이 최상부에 있기 때문에, 유전체 층 (416) 이 먼저 에칭된다 (단계 116). 이 예시에서, 유전체 에칭을 위한 단일 프로세스가 사용된다. 다른 실시형태에서, 적어도 2 개의 페이즈를 갖는 순환적인 프로세스가 유전체 에칭을 위해 사용될 수도 있다. 이 예시에서, 프로세스 가스가 프로세스 챔버내로 흐른다 (단계 604). 유도 결합 에너지가 사용되어 프로세스 가스를 플라즈마로 형성한다 (단계 608). 프로세스 가스의 유동이 중지된다 (단계 612). 도 4e 는, 유전체 층이 에칭된 후의 개략적인 도면이다.
이 실시형태에서, 유전체 층 (416) 은 적어도 하나의 임의의 실리콘 함유필름, 예를 들어, SiO2, Si3N4, SiC, SiON, SiOC, 또는 유기 필름 (예를 들어, 아모르퍼스 카본, PR, 또는 이들 필름들의 유도체) 을 포함할 수도 있다.
유전체 층이 SiO2 인 일 실시형태에서, 유전체 층을 에칭하기 위한 예시적인 레시피는 10 mtorr 의 챔버 압력을 제공할 수 있다. 13.56 MHz 에서의 RF 전력은 200 Watt 의 전력에서 제공된다. 200 볼트 바이어스 전압이 제공된다. 110 sccm CHF3 및 30 sccm He 의 프로세스 가스가 제공된다.
이 실시형태에서, 그후 중간층 (412) 이 에칭된다 (단계 120). 도 4f 는, 중간층이 에칭된 후의 도면이다.
이 실시형태에서, 중간층은 무기 유전체 재료, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물계 재료, 또는 유기층, 또는 전도성 층일 수도 있다.
다른 실시형태에서, 중간층 에칭은 복수의 사이클을 사용할 수도 있고, 여기서 각각의 사이클은 적어도 2 개의 페이즈를 갖는다.
이 실시형태에서, 전도성 층 에칭이 전도성 층 (408) 상에서 수행된다 (단계 116). 이러한 에칭은 사이클의 다수의 단계로 또는 단일 단계로 수행될 수도 있다. 도 4g 는 전도성 층 에칭 이후의 도면이다.
전도성 층의 예시는 폴리실리콘, W, 및 텅스텐 규화물일 수 있다. 폴리실리콘 전도성 층에 대해, 전도성 층 에칭의 예시는 2 mtorr 의 압력을 제공할 수 있다. 13.56 MHz 에서의 RF 전력은 1000 Watt 의 전력에서 제공된다. 200 볼트 바이어스 전압이 제공된다. 20 sccm HBr 및 20 sccm O2 의 프로세스 가스가 제공된다.
몇몇 무기 스페이서가 에칭 완료 이후에 남아있는 경우, 무기 스페이서는 에칭될 수도 있다 (단계 124). 이러한 프로세스에서, 프로세스 가스는 ICP 챔버내로 제공된다. ICP 전력은 프로세스 가스를 플라즈마로 형성하기 위해 제공되며, 이 플라즈마는 무기 스페이서를 제거한다. 그후, 프로세스 가스는 중지된다. 도 4h 는, 무기 스페이서가 제거된 후의 도면이다.
무기 스페이서를 제거하기 위한 샘플 레시피는 100 mtorr 의 압력을 제공한다. 13.56 MHz 에서의 RF 전력은 100 Watt 의 전력에서 제공된다. 어떠한 바이어스 전압도 제공되지 않는다. 5 sccm CF4 의 프로세스 가스가 제공된다.
다른 실시형태에서, 무기 스페이서의 제거는 복수의 사이클을 사용할 수도 있는데, 여기서 각각의 사이클은 적어도 2 개의 페이즈를 갖는다.
다음으로, 웨이퍼 (404) 는 ICP 챔버로부터 제거된다 (단계 128). 따라서, 이 실시형태에서, 유기 재료 마스크의 측벽 상에 무기 스페이서의 형성, 유기 재료 마스크의 제거, 유전체 층 에칭, 전도성 층 에칭, 및 무기 측벽 스페이서의 제거는 모두 ICP 챔버 내에서 인시츄로 행해졌다.
도 7 은, 가스 분배 시스템 (210) 이 가스 소스 (216) 및 가스 스위치 (217) 를 포함하고, 이 예시에서 가스 스위치 (217) 는 서로 유체 연결된 유동 제어 섹션 (704), 및 가스 스위칭 섹션 (708) 을 포함하는 바람직한 실시형태를 나타낸다. 가스 분배 시스템 (210) 은 가스 소스 (216), 유동 제어 섹션 (704) 및 가스 스위칭 섹션 (708) 의 동작을 제어하기 위해 제어 연통하도록 접속된 제어기 (270) 에 의해 제어되는 것이 바람직하다.
가스 분배 시스템 (210) 에서, 가스 소스 (216) 는 상이한 가스, 예를 들어 제 1 프로세스 가스 및 제 2 프로세스 가스를 제 1 가스 라인 및 제 2 가스 라인 (712, 716) 각각을 통해서 유동 제어 섹션 (704) 으로 공급할 수 있다. 제 1 가스 및 제 2 가스는 서로 상이한 조성 및/가스 유속을 가질 수 있다.
유동 제어 섹션 (704) 은 유속을 제어하도록 동작가능하고, 또한, 선택적으로 스위칭 섹션 (708) 으로 공급될 수 있는 상이한 가스의 조성을 조절하도록 동작가능하다. 유동 제어 섹션 (704) 은 가스 패시지 (720, 724 및 728, 732) 각각을 통해서 스위치 섹션 (708) 으로 제 1 가스 및 제 2 가스의 상이한 유속 및/또는 화학물질을 제공할 수 있다. 또한, 플라즈마 프로세싱 챔버 (204) 에 공급되는 제 1 가스 및/또는 제 2 가스의 유속 및/또는 화학물질은 ICP 챔버의 내부 존 및 외부 존에 대해 상이할 수 있다. 따라서, 유동 제어 섹션 (704) 은 기판에 걸쳐서 원하는 가스 유동 및/또는 가스 화학물질을 제공할 수 있고, 이에 따라, 기판 프로세싱 균일성을 강화한다.
가스 분배 시스템 (210) 에서, 스위칭 섹션 (708) 은, 제 1 가스를 바이패스 라인으로 동시에 전환하면서, 단일 존 또는 복수의 존, 예를 들어, 내부 존 및 외부 존에서 제 1 가스를 제 2 가스로 교체 허용하기 위해 짧은 기간의 시간 안에 제 1 가스에서 제 2 가스로 또는 그 반대로 스위칭하도록 동작가능하다. 가스 스위칭 섹션 (708) 은, 두 가스의 유동에서의 유동 불안정성 및 원하지 않은 압력 서지의 출현 없이 제 1 가스 및 제 2 가스 사이에서 스위칭할 수 있다. 필요한 경우, 가스 분배 시스템 (210) 은 플라즈마 프로세싱 챔버를 통한 제 1 가스 및 제 2 가스의 실질적으로 일정한 순차적 체적 유속을 유지할 수 있다. 전술한 미국 특허 출원 공개 번호 제2007/0066038 A1호에 상세하게 설명된, 스위칭 섹션 (708), 유동 제어 섹션 (704), 및 가스 소스 (216) 는 본 발명의 이 실시형태에서 사용될 수도 있다.
도 8a 는 한정 메커니즘 (291) 에 대한 구동부 (293) 의 일 실시형태의 더욱 상세한 도면을 제공하는 프로세싱 시스템 (200) 의 간략화된 도면이다. 도 8a 에서, 한정 메커니즘 (291) 은 상승된 위치에 있다. 이 실시형태에서, 한정 메커니즘 (291) 은 링들 (292) 사이의 2 개의 갭 (294) 을 갖는 3 개의 링 (292) 을 포함한다. 도 8a 에서 도시된 위치에서, 한정 메커니즘 (291) 은 최대의 한정을 제공한다. 플라즈마 및 다른 가스들은 배기되기 위해 챔버의 상부와 한정 메커니즘의 상부 사이의 갭 및 갭들 (294) 을 통과하며, 이는 플라즈마 존 내부의 한정 및 압력을 증가시킨다.
이 실시형태에서, 구동 메커니즘 (293) 은 웜 스크류 구동부 (295; worm screw drive) 를 터닝하고, 이는 한정 메커니즘 (291) 의 변환 모션을 야기한다. 이 예시에서, 구동부 (293) 는 한정 메커니즘 (291) 을 하강시키고, 이는 챔버의 상부와 한정 메커니즘의 상부 사이의 갭을 증가시켜, 플라즈마 존에서 배기 시스템으로 가스가 통과하는 것에 대한 저항을 저하시킨다. 도 8b 는, 구동부 (293) 가 한정 메커니즘 (291) 을 완전하게 하강시킨 후의 프로세싱 시스템 (200) 의 간략화된 도면이다. 다른 실시형태에서, 이동 거리 (이 경우에는 약 10㎝) 에 기초하여, 스테퍼 모터에 의해 구동되는 캠 시스템과 같은 다른 메커니즘이 구동부 메커니즘에 대해 사용될 수 있다.
다른 실시형태에서, 링들 사이의 갭은 조절될 수도 있다. 이러한 구성에서, 한정 메커니즘을 이루는 링들은 서로에 대해 개별적으로 이동될 수도 있다.
한정 메커니즘의 조절은 압력 및 한정 체적을 조절한다.
본 발명의 일 실시형태에서, 유기 재료 층 상의 무기 재료 층의 박리 또는 증착 둘 중 하나는 사이클 당 적어도 2 개의 페이즈를 갖는 복수의 사이클을 포함할 수도 있다.
ICP 시스템에 대한 변형은, 페이즈 시간 ~ 1 초의 빠른 가스 스위칭 모드에서 유기 층 상에 무기 층 및 무기 스페이서의 형성을 허용한다. 또한, 변형은 단일 ICP 프로세스 챔버 내의 전도체, 무기 유전체, 및 유기층의 인시츄 에칭을 허용할 수도 있다. 몇몇 실시형태에서, 변형은 ICP 프로세스 챔버 내에서 실리콘층의 인시츄 에칭을 허용할 수도 있다. 이러한 성능을 제공하는 이러한 변형은 종래 기술로부터 명백한 것으로는 나타나지 않는다.
본 발명이 몇몇 바람직한 실시형태에 의해 설명되며, 본 발명의 범위를 벗어나지 않는 변경, 치환, 및 다양한 대체 등가물들이 있다. 또한, 본 발명의 방법 및 장치를 구현하는 수많은 대안적인 방법이 있다는 것에 유의해야만 한다. 따라서, 이하의 첨부된 청구범위는 본 발명의 진정한 사상 및 범위에서 모든 변경, 치환, 및 다양한 대체 등가물들을 포함하는 것으로서 해석되도록 의도된다.

Claims (10)

  1. 반도체 피쳐들을 형성하는 방법으로서,
    a) 유도 결합 플라즈마 (ICP; Inductively Coupled Plasma) 프로세싱 챔버에 웨이퍼를 로딩하는 단계로서, 적어도 하나의 전도성 층 및 적어도 하나의 유전체 층이 상기 웨이퍼 위에 형성되고, 유기 재료의 마스크가 상기 적어도 하나의 전도성 층 및 상기 적어도 하나의 유전체 층 위에 형성되는, 상기 웨이퍼를 로딩하는 단계; 및
    b) 상기 유기 재료의 마스크 상에 무기 재료 층을 증착하는 단계를 포함하며,
    상기 무기 재료 층을 증착하는 단계는,
    상기 프로세싱 챔버내로 무기 재료 증착 가스를 유동시키는 단계;
    상기 무기 재료 증착 가스를 플라즈마로 형성하여 상기 유기 재료의 마스크 상에 무기 재료의 층을 증착하기 위해 유도 결합 에너지를 제공하는 단계; 및
    상기 무기 재료 증착 가스의 유동을 중지시키는 단계를 포함하는, 반도체 피쳐들을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 유기 재료의 마스크의 측벽들에 무기 재료 스페이서들을 형성하도록 상기 무기 재료 층을 형성하는 단계를 더 포함하는, 반도체 피쳐들을 형성하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 유기 재료의 마스크는 포토레지스트인, 반도체 피쳐들을 형성하는 방법.
  4. 제 2 항에 있어서,
    상기 무기 재료 층을 형성하는 단계는, 상기 유기 재료의 마스크의 측벽들에 상기 무기 재료 층과 상이한 물질을 갖는 무기 재료 스페이서들을 형성하도록 상기 무기 재료 층을 화학적으로 반응시키는 단계를 포함하는, 반도체 피쳐들을 형성하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 무기 재료 층은 SiO2, SiON, SiC, SiOC, SiNC, 또는 Si3N4 를 포함하는 실리콘 함유 막인, 반도체 피쳐들을 형성하는 방법.
  6. 제 2 항에 있어서,
    상기 무기 재료 스페이서들 간의 상기 유기 재료의 마스크를 제거하는 단계를 더 포함하는, 반도체 피쳐들을 형성하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 ICP 프로세싱 챔버에서 상기 적어도 하나의 유전체 층을 에칭하는 단계; 및
    상기 ICP 프로세싱 챔버에서 상기 적어도 하나의 전도성 층을 에칭하는 단계를 더 포함하는, 반도체 피쳐들을 형성하는 방법.
  8. 제 2 항에 있어서,
    상기 무기 재료 스페이서들을 제거하는 단계를 더 포함하는, 반도체 피쳐들을 형성하는 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼와 코일 사이의 영역 주변에 위치된 한정 메커니즘을 사용하여 플라즈마 한정을 제공하는 단계를 더 포함하는, 반도체 피쳐들을 형성하는 방법.
  10. 제 2 항에 있어서,
    상기 무기 재료 층을 증착하는 단계 및 상기 무기 재료 층을 형성하는 단계는 복수의 사이클 동안 수행되고,
    사이클 각각은 20 초 미만의 기간 (period) 을 갖는, 반도체 피쳐들을 형성하는 방법.
KR1020157026173A 2008-05-15 2009-05-08 선택적인 유도성 이중 패터닝 KR101631047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/121,711 2008-05-15
US12/121,711 US20090286397A1 (en) 2008-05-15 2008-05-15 Selective inductive double patterning
PCT/US2009/043370 WO2009140172A2 (en) 2008-05-15 2009-05-08 Selective inductive double patterning

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025522A Division KR101625696B1 (ko) 2008-05-15 2009-05-08 선택적인 유도성 이중 패터닝

Publications (2)

Publication Number Publication Date
KR20150115946A KR20150115946A (ko) 2015-10-14
KR101631047B1 true KR101631047B1 (ko) 2016-06-16

Family

ID=41316585

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107025522A KR101625696B1 (ko) 2008-05-15 2009-05-08 선택적인 유도성 이중 패터닝
KR1020157026173A KR101631047B1 (ko) 2008-05-15 2009-05-08 선택적인 유도성 이중 패터닝

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107025522A KR101625696B1 (ko) 2008-05-15 2009-05-08 선택적인 유도성 이중 패터닝

Country Status (6)

Country Link
US (1) US20090286397A1 (ko)
KR (2) KR101625696B1 (ko)
CN (1) CN102027577B (ko)
SG (1) SG191579A1 (ko)
TW (1) TWI476828B (ko)
WO (1) WO2009140172A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
WO2011138239A1 (en) * 2010-05-06 2011-11-10 Oerlikon Solar Ag, Truebbach Plasma reactor
US8133349B1 (en) * 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
FR2993576B1 (fr) * 2012-07-20 2018-05-18 Nanoplas Dispositif de traitement d'un objet par plasma
US20140131308A1 (en) * 2012-11-14 2014-05-15 Roman Gouk Pattern fortification for hdd bit patterned media pattern transfer
CN103456610B (zh) * 2013-08-21 2016-12-28 中国人民解放军国防科学技术大学 一种SiC光学材料加工设备
KR101723546B1 (ko) * 2014-10-20 2017-04-05 주식회사 케이씨텍 박막 형성방법 및 원자층 증착장치
WO2020005491A1 (en) * 2018-06-29 2020-01-02 Lam Research Corporation Method and apparatus for processing wafers
JP2022507368A (ja) 2018-11-14 2022-01-18 ラム リサーチ コーポレーション 次世代リソグラフィにおいて有用なハードマスクを作製する方法
CN113227909A (zh) * 2018-12-20 2021-08-06 朗姆研究公司 抗蚀剂的干式显影
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
CN110739372B (zh) * 2019-08-28 2020-12-04 华灿光电(苏州）有限公司 发光二极管外延生长反应腔的恢复方法及其外延生长方法
WO2021146138A1 (en) 2020-01-15 2021-07-22 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281274A (en) 1990-06-22 1994-01-25 The United States Of America As Represented By The Secretary Of The Navy Atomic layer epitaxy (ALE) apparatus for growing thin films of elemental semiconductors
US20050241763A1 (en) 2004-04-30 2005-11-03 Zhisong Huang Gas distribution system having fast gas switching capabilities
JP2006286791A (ja) 2005-03-31 2006-10-19 Tokyo Electron Ltd プラズマ処理装置
US20070066038A1 (en) 2004-04-30 2007-03-22 Lam Research Corporation Fast gas switching plasma processing apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294778A (en) * 1991-09-11 1994-03-15 Lam Research Corporation CVD platen heater system utilizing concentric electric heating elements
US5231334A (en) * 1992-04-15 1993-07-27 Texas Instruments Incorporated Plasma source and method of manufacturing
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
KR100290813B1 (ko) * 1995-08-17 2001-06-01 히가시 데쓰로 플라스마 처리장치
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6492774B1 (en) * 2000-10-04 2002-12-10 Lam Research Corporation Wafer area pressure control for plasma confinement
JP4644943B2 (ja) * 2001-01-23 2011-03-09 東京エレクトロン株式会社 処理装置
US20030121898A1 (en) * 2001-11-26 2003-07-03 Tom Kane Heated vacuum support apparatus
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US7156951B1 (en) * 2002-06-21 2007-01-02 Lam Research Corporation Multiple zone gas distribution apparatus for thermal control of semiconductor wafer
US7001491B2 (en) * 2003-06-26 2006-02-21 Tokyo Electron Limited Vacuum-processing chamber-shield and multi-chamber pumping method
US7364623B2 (en) * 2005-01-27 2008-04-29 Lam Research Corporation Confinement ring drive
US8088248B2 (en) * 2006-01-11 2012-01-03 Lam Research Corporation Gas switching section including valves having different flow coefficients for gas distribution system
US8012306B2 (en) * 2006-02-15 2011-09-06 Lam Research Corporation Plasma processing reactor with multiple capacitive and inductive power sources
US8911590B2 (en) * 2006-02-27 2014-12-16 Lam Research Corporation Integrated capacitive and inductive power sources for a plasma etching chamber
US7578258B2 (en) * 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
US7879184B2 (en) * 2006-06-20 2011-02-01 Lam Research Corporation Apparatuses, systems and methods for rapid cleaning of plasma confinement rings with minimal erosion of other chamber parts
US7837826B2 (en) * 2006-07-18 2010-11-23 Lam Research Corporation Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
US8034181B2 (en) * 2007-02-28 2011-10-11 Hitachi High-Technologies Corporation Plasma processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281274A (en) 1990-06-22 1994-01-25 The United States Of America As Represented By The Secretary Of The Navy Atomic layer epitaxy (ALE) apparatus for growing thin films of elemental semiconductors
US20050241763A1 (en) 2004-04-30 2005-11-03 Zhisong Huang Gas distribution system having fast gas switching capabilities
US20070066038A1 (en) 2004-04-30 2007-03-22 Lam Research Corporation Fast gas switching plasma processing apparatus
JP2006286791A (ja) 2005-03-31 2006-10-19 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
TWI476828B (zh) 2015-03-11
US20090286397A1 (en) 2009-11-19
KR20150115946A (ko) 2015-10-14
KR20110007192A (ko) 2011-01-21
WO2009140172A3 (en) 2010-04-01
KR101625696B1 (ko) 2016-05-30
SG191579A1 (en) 2013-07-31
CN102027577B (zh) 2013-05-08
TW201005823A (en) 2010-02-01
CN102027577A (zh) 2011-04-20
WO2009140172A2 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
KR101631047B1 (ko) 선택적인 유도성 이중 패터닝
KR101476477B1 (ko) 딥 실리콘 에칭에서의 마스크 언더컷의 최소화
KR101854925B1 (ko) 베벨 에지를 프로세싱하기 위한 방법 및 장치
KR101392121B1 (ko) 잔유물 없는 하드마스크 트림
KR101494923B1 (ko) 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
US10861676B2 (en) Metal recess for semiconductor structures
KR101423359B1 (ko) 베벨 세정 디바이스
KR20140082781A (ko) 준안정 수소 종단을 통한 실리콘의 선택적인 에칭
TW200828454A (en) Low-k damage avoidance during bevel etch processing
TW201735158A (zh) 混合式階梯蝕刻
KR20140056068A (ko) 텅스텐 에칭의 방법
KR20110040933A (ko) Ｈ₂플라즈마 처리법을 이용한 유기 선폭 조도의 개선
KR101888217B1 (ko) 계단형 구조들을 형성하는 방법
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
US20240249918A1 (en) Processing Chamber With Multiple Plasma Units
US11569094B2 (en) Etching method and plasma processing apparatus
JP5089871B2 (ja) 半導体装置の製造方法
CN111524807A (zh) 基板处理方法和基板处理装置
TW201839905A (zh) 選擇性側壁間隔物
TW201903897A (zh) 用於半導體處理之矽基沉積
KR20200118354A (ko) 반도체 프로세싱을 위한 실리콘-기반 증착

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4