KR101630526B1

KR101630526B1 - 태양 전지

Info

Publication number: KR101630526B1
Application number: KR1020140119128A
Authority: KR
Inventors: 장원재; 하정민; 김성진; 최형욱
Original assignee: 엘지전자 주식회사
Priority date: 2014-09-05
Filing date: 2014-09-05
Publication date: 2016-06-14
Also published as: KR20160029501A

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 터널층; 반도체 기판의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 후면 전계부; 에미터부와 연결되는 제1 전극; 및 후면 전계부와 연결되는 제2 전극;을 포함하고, 제2 전극과 반도체 기판 사이에는 터널층보다 두께가 두꺼운 확산 방지 격벽;을 더 포함한다.

Description

태양 전지{SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.

본 발명은 효율이 향상된 태양 전지를 제공하는데 그 목적이 있다.

본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 터널층; 반도체 기판의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 후면 전계부; 에미터부와 연결되는 제1 전극; 및 후면 전계부와 연결되는 제2 전극;을 포함하고, 제2 전극과 반도체 기판 사이에는 터널층보다 두께가 두꺼운 확산 방지 격벽;을 더 포함한다.

여기서, 확산 방지 격벽의 두께는 후면 전계부의 두께의 1/10 ~ 2/3 사이일 수 있다.

여기서, 일례로, 후면 전계부의 두께는 50nm ~ 500nm 사이일 수 있으며, 터널층의 두께는 1nm ~ 1.5nm 사이일 수 있다.

이와 같은 확산 방지 격벽은 반도체 기판의 후면 영역 중에서 제2 전극과 중첩되는 영역 위에 형성되고, 터널층은 반도체 기판의 후면 영역 중에서 제2 전극과 중첩되지 않는 영역 위에 형성될 수 있다.

그러나, 이와 다르게, 터널층은 반도체 기판의 후면 전체 영역에 형성되고, 확산 방지 격벽은 터널층의 후면 위에 형성되는 것도 가능하다.

여기서, 터널층은 SiOx 또는 SiCx 재질을 포함하여 형성될 수 있고, 확산 방지 격벽은 절연 재질 또는 유전체 재질을 포함할 수 있다.

일례로, 확산 방지 격벽은 a-Si, SiCx, SiOx, SiNx, SiOxNy 또는 AlOx 중 적어도 하나를 포함할 수 있다.

아울러, 확산 방지 격벽과 터널층의 재질은 서로 동일할 수도 있다.

또한, 확산 방지 격벽의 폭은 제2 전극의 폭과 동일하거나 더 넓게 형성될 수 있다.

보다 구체적으로, 제2 전극은 반도체 기판의 평면 상에 제1 방향으로 위치하는 제2 핑거 전극과 제1 방향과 교차하는 제2 방향으로 위치하는 제2 버스바를 포함하는 경우, 확산 방지 격벽은 반도체 기판의 후면 중에서 반도체 기판과 제2 핑거 전극 사이에 위치하는 핑거 부분 격벽;과 반도체 기판과 제2 버스바 사이에 위치하는 버스바 부분 격벽;을 포함할 수 있고, 여기서, 핑거 부분 격벽의 폭은 제2 핑거 전극의 폭과 동일하거나 더 넓고, 버스바 부분 격벽의 폭은 제2 버스바의 폭과 동일하거나 더 넓을 수 있다.

본 발명에 따른 태양 전지는 후면 전계부를 반도체 기판의 후면 위에 형성시키고, 후면 전계부와 반도체 기판 사이에 터널층을 형성시켜, 태양 전지의 개방 전압 및 필 팩터를 향상시킬 수 있다.

또한, 본 발명에 따른 태양 전지는, 제2 전극과 반도체 기판 사이에 확산 방지 격벽을 형성시켜, 제조 공정시 제2 전극을 형성하기 위한 금속 패이스트가 반도체 기판 방향으로 확산되는 것을 방지할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2와 다른 본 발명의 제2 실시예에 따른 태양 전지의 단면도이다.
도 4는 도 1 내지 도 3에 도시된 확산 방지 격벽(180)의 기능에 대해 설명하기 위한 도이다.
도 5는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 플로우 차트이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다. 아울러, 도 3은 도 1 및 도 2와 다른 본 발명의 제2 실시예에 따른 태양 전지의 단면도이다.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 에미터부(120), 반사 방지막(130), 터널층(160), 확산 방지 격벽(180), 후면 전계부(170), 후면 보호막(190), 제1 전극(140) 및 제2 전극(150)을 포함한다.

도 1에서는 본 발명에 따른 태양 전지가 반사 방지막(130)을 포함하는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130)이 생략되는 것도 가능하다. 그러나, 태양 전지의 효율을 고려했을 때, 반사 방지막(130)이 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130)이 포함되는 것을 일례로 설명한다.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 불순물을 함유하는 실리콘으로 이루어진 반도체 반도체 기판(110)이다. 일례로, 반도체 기판(110)은 단결정 실리콘 또는 다결정 실리콘으로 이루어진 반도체 웨이퍼가 사용될 수 있다. 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 반도체 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. 이하에서는 반도체 기판(110)이 n형의 도전성 타입을 가지는 경우를 일례로 설명한다.

도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 표면은 텍스처링(texturing)처리되어 있는 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다.

에미터부(120)는 빛이 입사되는 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물을 함유하여 반도체 반도체 기판(110)과 p-n 접합을 이룬다.

이와 같은 p-n 접합에 의해 외부로부터 반도체 기판(110)에 빛이 입사되어 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동할 수 있다.

그러나, 이와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 반도체 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.

반사 방지막(130)은 에미터부(120) 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 단일막으로도 형성이 가능하나, 도 1 및 도 2에 도시된 바와 같이, 복수의 막으로도 형성될 수 있다.

도 1 및 도 2에서는 반사 방지막(130)이 두 개의 막으로 형성된 경우를 일례로 도시하였으며, 이와 같은 경우, 반사 방지막(130)은 에미터부(120)에 바로 접하여 형성된 제1 반사 방지막(130a)과 제1 반사 방지막(130a) 위에 접하여 형성된 제2 반사 방지막(130b)을 포함할 수 있다.

여기서, 제1 반사 방지막(130a)은 알루미늄 산화막(AlOx)으로 형성될 수 있으며, 이와 같은 제1 반사 방지막(130a)은 반사 방지 기능뿐만 아니라 패시베이션 기능도 함께 수행할 수 있다.

아울러, 제2 반사 방지막(130b)은 실리콘 질화막(SiNx)으로 형성될 수 있다. 그러나, 이와 다르게, 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiOxNy)으로도 형성될 수 있다.

이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다.

제1 전극(140)은 에미터부(120) 위에 직접 접하여 배치되며, 에미터부(120)와 전기적으로 연결되어 있다. 이와 같은 제1 전극(140)은 도 1에 도시된 바와 같이, 복수의 제1 핑거 전극(141) 및 복수의 제1 버스바(143)를 포함할 수 있다.

여기서, 복수의 제1 핑거 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격하여 제1 방향(x)으로 뻗어있을 수 있다.

이와 같은 복수의 제1 핑거 전극(141)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)이 n 타입인 경우, p 타입의 에미터부(120)쪽으로 이동한 전하, 예를 들면, 정공을 수집할 수 있다.

그리고, 복수의 제1 버스바(143)는 에미터부(120) 위에서 복수의 제1 핑거 전극(141)과 동일 층에 위치하고, 복수의 제1 핑거 전극(141)을 서로 전기적으로 연결시키며, 복수의 제1 핑거 전극(141)과 교차하는 제2 방향(y)으로 뻗어있을 수 있다.

이와 같은 복수의 제1 버스바(143)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 복수의 제1 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.

복수의 제1 핑거 전극(141)과 제1 버스바(143)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.

터널층(160)은 반도체 기판(110)의 후면 위에 배치되며, 유전체 재질을 포함할 수 있다.

일례로, 터널층(160)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 영역 중에서 확산 방지 격벽(180)과 중첩되는 영역을 제외한 영역에 형성될 수 있다.

따라서, 터널층(160)은 반도체 기판(110)의 후면 영역 중에서 확산 방지 격벽(180) 사이에 형성될 수 있으며, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)과 터널층(160)은 서로 중첩되지 않을 수 있다.

이와 같은 터널층(160)은 반도체 기판(110)에서 생성된 캐리어를 후면 전계부(170) 방향으로 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 아울러, 이와 같은 터널층(160)은 태양 전지의 개방 전압(Voc)를 상승시키는 역할을 할 수 있다.

이와 같은, 터널층(160)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.

또한, 터널층(160)의 두께(T160)(T120)는 1nm ~ 1.5nm 사이로 형성될 수 있다. 이와 같은 터널층(160)은 Oxidation 공정이나 LPCVP 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.

여기서, 터널층(160)의 두께(T160)를 1nm ~ 1.5nm로 한정하는 것은 터널링 효과를 구현하기 위함이고, 이와 같은 한정 범위를 0.5nm 범위 이내로 조금 넘어서는 경우도 가능하나, 터널링의 효과가 현저히 감소할 수 있다. 아울러, 이와 같은 터널층(160)은 반도체 기판(110)의 후면 표면에 대한 패시베이션 기능도 일부 수행할 수 있다.

다음, 후면 전계부(170)는 반도체 기판(110)의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유되며, 다결정 실리콘 재질을 포함할 수 있다.

즉, 이와 같은 후면 전계부(170)는 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 중 터널층(160) 및 확산 방지 격벽(180)의 후면 위에 형성되어, 반도체 기판(110)과 이격되어 형성될 수 있다.

후면 전계부(170)가 반도체 기판(110) 내에 형성되지 않고, 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(170)가 반도체 기판(110)의 후면 위에 형성되되, 반도체 기판(110)과 직접 접촉하지 않고 이격되어, 터널층(160)의 후면 위에 형성된 경우, 태양 전지의 개방 전압(Voc)을 더욱 향상시킬 수 있다.

아울러, 반도체 기판(110) 내에 후면 전계부(170)를 형성하지 않고 반도체 기판(110)의 외부에 후면 전계부(170)를 형성하므로, 제조 공정상 후면 전계부(170)를 형성하는 과정에서, 반도체 기판(110)에 대한 열처리를 최소화할 수 있어, 반도체 기판(110)의 특성이 저하되는 것을 방지할 수 있다. 따라서, 도 1 및 도 2에 도시된 바와 같은 태양 전지는 효율을 더 향상시킬 수 있다.

이와 같은, 후면 전계부(170)의 두께(T170)는 50nm ~ 500nm 사이로 형성될 수 있다.

제2 전극(150)은 후면 전계부(170) 위에 직접 접하여 배치되며, 후면 전계부(170)와 전기적으로 연결되어 있다. 이와 같은 제2 전극(150)은 도 1 및 도 2에 도시된 바와 같이, 복수의 제2 핑거 전극(151) 및 복수의 제2 버스바(153)를 포함할 수 있다.

여기서, 복수의 제2 핑거 전극(151)은 후면 전계부(170)의 후면 위에 서로 이격하여 제1 방향(x)으로 뻗어있을 수 있으며, 후면 전계부(170) 쪽으로 이동한 전하, 예를 들면, 정공을 수집할 수 있다.

그리고, 복수의 제2 버스바(153)는 후면 전계부(170) 위에서 복수의 제2 핑거 전극(151)과 동일 층에 위치하고, 복수의 제2 핑거 전극(151)을 서로 전기적으로 연결시키며, 복수의 제2 핑거 전극(151)과 교차하는 제2 방향(y)으로 뻗어 있을 수 있다.

이와 같은 복수의 제2 버스바(153)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 제2 핑거 전극(151)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.

여기서, 제2 버스바(153)의 길이 방향은 제1 버스바(143)의 길이 방향과 동일하고, 제2 핑거 전극(151)의 길이 방향도 제1 핑거 전극(141)의 길이 방향과 동일할 수 있으며, 제2 전극(150)의 재질은 제1 전극(140)의 재질과 동일할 수 있다.

이와 같은 제2 전극(150)은 후면 전계부(170) 위에 후술할 후면 보호막(190)이 형성된 상태에서 후면 보호막(190)의 위에 제2 전극(150)을 형성하기 위한 금속 패이스트를 패터닝하여 형성한 상태에서 열처리 공정을 통하여 금속 패이스트가 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속됨으로써 형성될 수 있다.

다음, 후면 보호막(190)은 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(170)의 후면 중에서 제2 전극(150)이 형성된 영역을 제외한 전체 영역 위에 위치할 수 있다.

이와 같은 후면 보호막(190)은 유전체 재질로 형성될 수 있으며, 단층 또는 다수의 층으로 형성될 수 있고, 후면 전계부(170)의 극성을 고려하여 특정 고정 전하를 가질 수 있다.

이와 같은 후면 보호막(190)의 재질은 SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다.

이와 같은 후면 보호막(190)의 두께는 일례로, 10nm ~ 100nm 사이로 형성할 수 있다.

이와 같은 후면 보호막(190)은 후면 전계부(170)의 후면 표면을 패시베이션하는 기능을 수행할 수 있다.

도 1 및 도 2에서, 이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.

태양 전지로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되어 정공과 전자는, 예를 들어, p형의 도전성 타입을 갖는 에미터부(120)와 n형의 도전성 타입을 갖는 반도체 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 정공은 제1 핑거 전극(141)에 의해 수집되어 제1 버스바(143)로 전달되고, 반도체 기판(110)의 후면 쪽에 위치한 후면 전계부(170)로 이동한 전자는 제2 핑거 전극(151)에 의해 수집되어 제2 버스바(153)로 전달될 수 있다.

아울러, 서로 인접한 태양 전지 각각의 제1, 2 버스바(143, 153)를 서로 인터커넥터(미도시)로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용할 수 있게 된다.

한편, 본 발명에 따른 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 확산 방지 격벽(180)이 제2 전극(150)과 반도체 기판(110) 사이에 더 형성될 수 있다. 즉, 확산 방지 격벽(180)은 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되는 영역에 형성될 수 있다.

보다 구체적으로, 확산 방지 격벽(180)은 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되는 영역 위에 형성되고, 터널층(160)이 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되지 않는 영역 위에 형성될 수 있다.

따라서, 터널층(160)과 확산 방지 격벽(180)은 각각 반도체 기판(110)의 후면에 직접 접촉할 수 있고, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)과 터널층(160)은 서로 중첩되지 않을 수 있다.

그러나, 도 1 및 도 2에 도시된 바와 다르게, 도 3에 도시된 바와 같이, 터널층(160)이 반도체 기판(110)의 후면 전체 영역에 형성되고, 확산 방지 격벽(180)은 터널층(160)의 후면 위에 형성되는 것도 가능하다. 이와 같은 경우, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)은 터널층(160)과 완전히 중첩될 수도 있다.

여기서, 확산 방지 격벽(180)의 재질은 절연 재질 또는 유전체 재질을 포함할 수 있으며, 일례로, a-Si, SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다.

이와 같은 아울러, 확산 방지 격벽(180)의 재질은 터널층(160)의 재질과 동일할 수도 있고 다를 수도 있다. 재질이 동일한 경우, 일례로, 확산 방지 격벽(180)과 터널층(160)은 모두 SiCx나 SiOx로 형성될 수 있다. 이와 같이, 확산 방지 격벽(180)을 터널층(160)과 동일한 재질로 형성하는 경우, 제조 공정이 보다 단순화되거나 동일한 재질을 사용하므로 제조 비용이 보다 절감될 수 있다.

아울러, 이와 같은 확산 방지 격벽(180)의 두께(T180)는 터널층(160)의 두께(T160)보다 두꺼울 수 있다.

이와 같이, 터널층(160)의 두께(T160)보다 더 두꺼운 확산 방지 격벽(180)을 제2 전극(150)과 반도체 기판(110) 사이에 형성하는 것은 후면 전계부(170)의 후면 위에 제2 전극(150)을 형성할 때에, 제2 전극(150)을 형성하기 위한 금속 패이스트가 후면 전계부(170)에 포함된 다결정 실리콘 재질의 각 결정 사이에 형성된 결정 경계(grain boundary)를 통해 반도체 기판(110) 쪽으로 확산되는 것을 방지하기 위함이다. 이에 대해서는 도 4에서 보다 구체적으로 설명한다.

여기서, 확산 방지 격벽(180)의 두께(T180)는 터널층(160)보다 두껍게 형성되더라도, 확산 방지 격벽(180)의 두께(T180)는 후면 전계부(170)의 두께(T170)의 1/10 ~ 2/3 사이로 형성될 수 있다. 여기서, 후면 전계부(170)의 두께(T170)는 후면 전계부(170) 중에서 확산 방지 격벽(180) 사이에 위치하는 부분의 두께를 의미할 수 있다.

일례로, 전술한 바와 같이, 터널층(160)의 두께(T160)가 1nm ~ 1.5nm 사이로 형성되고, 후면 전계부(170)의 두께(T170)가 50nm ~ 500nm 사이로 형성되는 경우, 확산 방지 격벽(180)의 두께(T180)는 후면 전계부(170) 두께의 1/10 ~ 2/3 사이로 형성되므로, 5nm ~ 333nm 사이로 형성될 수 있다.

이와 같이, 확산 방지 격벽(180)의 두께(T180)를 후면 전계부(170) 두께의 1/10 이상이 되도록 하는 것은 태양 전지 제조 공정 중 확산 방지 격벽(180)으로 제2 전극(150)을 형성하기 위한 금속 패이스트가 결정 경계(grain boundary)를 통해 반도체 기판(110) 쪽으로 확산되는 것을 방지하는 기능을 충분히 확보하기 위함이다.

아울러, 확산 방지 격벽(180)의 두께(T180)를 후면 전계부(170) 두께의 2/3 이하가 되도록 하는 것은 확산 방지 격벽(180)의 두께(T180)가 과도하게 두꺼워질 경우, 반도체 기판(110)으로부터 후면 전계부(170)를 통해 제2 전극(150)으로 이동하는 캐리어의 이동 경로가 과도하게 협소해질 수 있는데, 이를 방지하여 필 팩터(F.F)가 저하되는 것을 방지하기 위함이다.

따라서, 이와 같은 확산 방지 격벽(180)의 두께(T180)를 조절하여 도 1 내지 도 3에 도시된 바와 같이, 후면 전계부(170) 내에서 제2 전극(150)과 D1만큼 이격되도록 할 수 있다. 따라서, 제2 전극(150)은 제2 전극(150)의 측면뿐만 아니라, 확산 방지 격벽(180)의 후면과 마주보는 면을 통해서도 캐리어를 충분히 수집할 수 있다.

또한, 이와 같은 확산 방지 격벽(180)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 중에서 반도체 기판(110)과 제2 핑거 전극(151) 사이에 위치하는 핑거 부분 격벽(180F)과 반도체 기판(110)과 제2 버스바(153) 사이에 위치하는 버스바 부분 격벽(180B)을 포함할 수 있다.

따라서, 핑거 부분 격벽(180F)은 제1 방향(x)으로 반도체 기판(110)의 후면 위에 길게 뻗어 형성될 수 있으며, 버스바 부분 격벽(180B)은 제2 방향(y)으로 반도체 기판(110)의 후면에 길게 뻗어 형성될 수 있다.

본 발명의 도 1 내지 도 3에서는 확산 방지 격벽(180)이 핑거 부분 격벽(180F)과 버스바 부분 격벽(180B)을 포함하는 경우를 일례로 도시하였으나, 이는 필수적인 것은 아니고, 경우에 따라 버스바 부분 격벽(180B)이 생략될 수도 있다.

여기서, 확산 방지 격벽(180)의 폭은 제2 전극(150)의 폭과 동일하거나 더 넓게 형성될 수 있다.

일례로, 확산 방지 격벽(180)이 핑거 부분 격벽(180F)과 버스바 부분 격벽(180B)을 포함하는 경우, 핑거 부분 격벽(180F)의 폭(W180F)은 제2 핑거 전극(151)의 폭과 동일하거나 더 넓고, 버스바 부분 격벽(180B)의 폭(W180B)은 제2 버스바(153)의 폭과 동일하거나 더 넓게 형성될 수 있다.

여기서, 핑거 부분 격벽(180F)의 폭(W180F)이 제2 핑거 전극(151)의 폭보다 넓게 형성되더라도, 제2 핑거 전극(151) 폭의 1.5배 이하일 수 있고, 버스바 부분 격벽(180B)의 폭(W180B)이 제2 버스바(153)의 폭보다 넓게 형성되더라도, 제2 버스바(153) 폭의 1.5배 이하일 수 있다.

이는, 확산 방지 격벽(180)을 통해서는 반도체 기판(110)에서 생성된 캐리어가 이동할 수 없으므로, 캐리어 이동 경로가 과도하게 협소해져, 필 팩터(F.F)가 과도하게 저하되는 것을 방지하기 위함이다.

지금까지는 본 발명에 따른 확산 방지 격벽(180)의 구조에 대해서 설명하였으나, 이하의 도 4에서는 확산 방지 격벽(180)의 기능에 대해서 보다 구체적으로 설명한다.

도 4는 도 1 내지 도 3에 도시된 확산 방지 격벽(180)의 기능에 대해 설명하기 위한 도로서, 도 4의 (a)는 도 1 내지 도 3에서 후면 전계부(170)를 형성하는 다결정 실리콘 재질의 후면 평면 모습을 확대 도시한 것이고, 도 4의 (b)는 후면 전계부(170)에 제2 전극(150)이 형성된 예를 도시한 것이다.

먼저, 반도체 기판(110)의 후면에 다결정 실리콘 재질을 포함하는 후면 전계부(170)를 형성하는 경우, 후면 전계부(170)는 도 4의 (a)에 도시된 바와 같이, 서로 다른 방향성과 형상을 갖는 실리콘 결정(170PC)으로 형성될 수 있다.

여기서, 복수의 실리콘 결정(170PC) 각각은 그 형상과 방향성이 달라, 실리콘 결정(170PC) 각각의 사이에 결정 경계(grain boundary, 170GB)가 형성될 수 있다.

여기서, 결정 경계(170GB)라 함은 후면 전계부(170)에 포함된 다결정 실리콘 재질의 각 실리콘 결정(170PC) 사이에 화학적 결합이 약하게 형성된 틈을 의미한다.

이와 같은 실리콘 결정(170PC) 각각은, 도 4의 (b)에 도시된 바와 같이, 반도체 기판(110)의 후면으로부터 제2 전극(150) 또는 후면 보호막(190) 방향으로 길게 형성될 수 있으며, 각 실리콘 결정(170PC) 사이에 형성되는 결정 경계(170GB)도 반도체 기판(110)의 후면으로부터 제2 전극(150) 또는 후면 보호막(190) 방향으로 길게 형성될 수 있다.

이와 같은 후면 전계부(170) 위에 제2 전극(150)을 형성할 때, 이와 같은 결정 경계(170GB)를 통하여 제2 전극(150)을 형성하기 위한 금속 패이스트, 일례로, Ag 패이스트의 일부가 반도체 기판(110) 방향으로 확산될 수 있다.

이와 같은 경우, 본 발명과 다르게 확산 방지 격벽(180)이 없는 경우, 제2 전극(150)을 형성하기 위한 금속 패이스트가 반도체 기판(110) 방향으로 확산되어 터널층(160)을 손상시키고, 심한 경우 반도체 기판(110)에 직접 접촉될 수 있다.

이와 같은 경우, 반도체 기판(110)의 특성이 저하되고, 터널층(160)이 손상되어 필 팩터(F.F)가 악화될 수 있다.

그러나, 본 발명과 같은 확산 방지 격벽(180)을 구비한 경우, 도 4의 (b)에 도시된 바와 같이, 제2 전극(150)을 형성하기 위한 금속 패이스트(150P)가 반도체 기판(110) 방향으로 확산되더라도 확산 방지 격벽(180)에 의해 확산이 저지되어, 제2 전극(150)을 형성하기 위한 금속 패이스트(150P)가 터널층(160)을 손상시키거나 반도체 기판(110)에 직접 접촉되는 것을 방지할 수 있다.

지금까지는 본 발명에 따른 태양 전지의 구조에 대해서만 설명하였으나, 이하에서는 이와 같은 태양 전지를 제조하는 방법의 일례에 대해 간단하게 설명한다.

도 5는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 플로우 차트이다.

도 5에 기재된 바와 같이, 본 발명의 일례에 따른 태양 전지 제조 방법은 확산 방지 격벽 형성 단계(S1), 터널층 형성 단계(S2), 후면 전계부 형성 단계(S3), 후면 보호막 형성 단계(S4), 제2 전극 패이스트 패터닝 단계(S5) 및 열처리 단계(S6)를 포함할 수 있다.

확산 방지 격벽 형성 단계(S1)에서는 우선 도 1 및 도 2에 도시된 반도체 기판(110)의 후면에 확산 방지 격벽(180)을 형성하기 위한 확산 방지층(미도시)을 반도체 기판(110)의 후면 전체에 형성할 수 있다.

일례로, 확산 방지 격벽(180)을 SiOx로 형성하고자 하는 경우, Oxidation 공정이나 PECVD 공정을 이용하여 SiOx로 형성되는 확산 방지층(미도시)을 반도체 기판(110)의 후면 전체에 형성할 수 있다.

이후, 확산 방지층(미도시)의 일부분을 패터닝하여, 도 1 및 도 2에 도시된 바와 같은 확산 방지 격벽(180)을 형성할 수 있다.

여기서, 확산 방지층(미도시)을 패터닝하는 방법은 일례로, 확산 방지층(미도시)의 일부분 위에 식각 방지 마스크(미도시)를 스크린 프린팅이나 인쇄 방식으로 도포한 이후, KOH와 같은 식각액을 이용하여 식각 방지 마스크(미도시)가 도포된 부분을 제외한 확산 방지층(미도시)의 나머지 부분을 식각하여, 확산 방지 격벽(180)을 형성할 수 있다. 그러나, 이와 다르게 레이저 빔을 이용할 수도 있다.

이후, 터널층(160) 형성 단계에서는 Oxidation 공정이나 PECVD 공정을 이용하여 반도체 기판(110)의 후면 중에서 확산 방지 격벽(180) 사이에 노출된 영역에 일례로, SiOx로 형성되는 터널층(160)을 형성할 수 있다.

이후, 후면 전계부 형성 단계(S3)에서는 확산 방지 격벽(180)의 후면과 터널층(160)의 후면 위에 다결정 실리콘 재질로 형성되는 후면 전계부(170)를 증착하여 형성할 수 있다. 이와 같은 후면 전계부(170)의 다결정 실리콘 재질은 대기압화학기상증착법(APCVD)이나 저압화학기상증착(LPCVD)을 이용하여 형성할 수 있고, 다결정 실리콘 재질층이 증착된 이후, 제1 도전성 타입의 불순물을 주입(implantation)하여 후면 전계부(170)를 형성할 수 있다.

이후, 후면 보호막 형성 단계(S4)에서는 일례로, PECVD 증착 장비를 이용하여 후면 전계부(170) 위에 후면 보호막(190)을 형성할 수 있다.

다음, 제2 전극 패이스트 패터닝 단계(S5)에서는 제2 전극(150)을 형성하기 위한 금속 패이스트를 후면 보호막(190)의 위에 스크린 프린팅이나 인쇄 방식으로 도포하여 형성할 수 있다.

이후, 열처리 단계(S6)에서, 제2 전극(150)을 형성하기 위한 금속 패이스트를 열처리하여, 금속 패이스트가 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속되도록 함으로써, 도 1 및 도 2에 도시된 바와 같은 제2 전극(150)을 형성할 수 있다.

아울러, 이와 같은 열처리 단계(S6) 중에, 금속 패이스트(150P)가 도 4의 (b)에 도시된 바와 같이, 다결정 실리콘 재질로 형성되는 후면 전계부(170)의 결정 경계(170GB)를 통해 반도체 기판(110) 방향으로 확산될 수 있는데, 이와 같은 금속 패이스트(150P)의 확산은 확산 방지 격벽(180)에 의해 저지될 수 있다.

이와 같이, 본 발명에 따른 태양 전지는 반도체 기판(110)의 후면 위에 터널층(160)과 다결정 실리콘 재질의 후면 전계부(170)를 형성하여 태양 전지의 개방 전압(Voc)과 필 팩터(F.F)를 보다 향상시킬 수 있다.

아울러, 이를 양면형 태양 전지에 적용하되, 전술한 바와 같이 확산 방지 격벽(180)을 구비함으로써, 태양 전지의 효율을 보다 향상시킬 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

제1 도전성 타입의 불순물을 함유하는 반도체 기판;
상기 반도체 기판의 전면에 위치하고 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
상기 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 터널층;
상기 반도체 기판의 후면 위에 위치하고, 상기 터널층보다 두꺼운 두께를 갖는 확산 방지층;
상기 터널층 및 상기 확산 방지층 위에 위치하고, 상기 제1 도전성 타입의 불순물이 상기 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 후면 전계부;
상기 에미터부와 연결되는 제1 전극; 및
상기 후면 전계부와 연결되고, 상기 확산 방지층이 형성된 위치에 대응하여 형성되는 제2 전극;을 포함하는 태양 전지.
제1 항에 있어서,
상기 확산 방지층의 두께는 상기 후면 전계부의 두께의 1/10 ~ 2/3 사이인 태양 전지.
제1 항에 있어서,
상기 후면 전계부의 두께는 50nm ~ 500nm 사이인 태양 전지.
제1 항에 있어서,
상기 터널층의 두께는 1nm ~ 1.5nm 사이인 태양 전지.
제1 항에 있어서,
상기 터널층은 상기 반도체 기판의 후면 영역 중에서 상기 제2 전극과 중첩되지 않는 영역 위에 형성되는 태양 전지.
제5 항에 있어서,
상기 터널층은 상기 반도체 기판의 후면 영역 중에서 상기 확산 방지층 사이에 형성되는 태양 전지.
제1 항에 있어서,
상기 터널층은 SiOx 또는 SiCx 재질을 포함하여 형성되는 태양 전지.
제1 항에 있어서,
상기 확산 방지층은 절연 재질 또는 유전체 재질을 포함하는 태양 전지.
제8 항에 있어서,
상기 확산 방지층은 a-Si, SiCx, SiOx, SiNx, SiOxNy 또는 AlOx 중 적어도 하나를 포함하는 태양 전지.
제1 항에 있어서,
상기 확산 방지층과 상기 터널층의 재질은 서로 동일한 태양 전지.
제1 항에 있어서,
상기 확산 방지층의 폭은 상기 제2 전극의 폭과 동일하거나 더 넓은 태양 전지.
제11 항에 있어서,
상기 제2 전극은 상기 반도체 기판의 평면상에 제1 방향으로 위치하는 제2 핑거 전극과 상기 제1 방향과 교차하는 제2 방향으로 위치하는 제2 버스바를 포함하는 태양 전지.
제12 항에 있어서,
상기 확산 방지층은
상기 반도체 기판의 후면 중에서 상기 반도체 기판과 상기 제2 핑거 전극 사이에 위치하는 핑거 부분 확산 방지층;과
상기 반도체 기판과 상기 제2 버스바 사이에 위치하는 버스바 부분 확산 방지층;을 포함하는 태양 전지.
제13 항에 있어서,
상기 핑거 부분 확산 방지층의 폭은 상기 제2 핑거 전극의 폭과 동일하거나 더 넓고,
상기 버스바 부분 확산 방지층의 폭은 상기 제2 버스바의 폭과 동일하거나 더 넓은 태양 전지.