KR20160052271A - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR20160052271A
KR20160052271A KR1020140152378A KR20140152378A KR20160052271A KR 20160052271 A KR20160052271 A KR 20160052271A KR 1020140152378 A KR1020140152378 A KR 1020140152378A KR 20140152378 A KR20140152378 A KR 20140152378A KR 20160052271 A KR20160052271 A KR 20160052271A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
passivation film
rear surface
emitter
electric field
Prior art date
Application number
KR1020140152378A
Other languages
English (en)
Other versions
KR102295984B1 (ko
Inventor
이유진
정진원
지광선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140152378A priority Critical patent/KR102295984B1/ko
Publication of KR20160052271A publication Critical patent/KR20160052271A/ko
Application granted granted Critical
Publication of KR102295984B1 publication Critical patent/KR102295984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판; 반도체 기판의 후면에 위치하는 에미터부; 및 에미터부의 후면에 위치하는 패시베이션막; 반도체 기판의 전면에 위치하는 제1 전극; 반도체 기판의 후면에 위치하는 제2 전극;을 포함하고, 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이이다.
또한, 본 발명의 제2 실시예에 따른 태양 전지는 반도체 기판; 반도체 기판의 전면에 위치하는 에미터부; 반도체 기판의 후면에 위치하는 후면 전계부; 후면 전계부의 후면에 위치하는 패시베이션막; 반도체 기판의 전면에 위치하는 제1 전극; 및 반도체 기판의 후면에 위치하는 제2 전극;을 포함하고, 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이이다.
아울러, 본 발명의 제3 실시예에 따른 태양 전지는 반도체 기판의 후면에 위치하는 에미터부와 후면 전계부; 에미터부 및 후면 전계부의 후면에 위치하는 패시베이션막; 반도체 기판의 후면에 위치하는 제1 전극 및 제2 전극;을 포함하고, 패시베이션막의 밀도는 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이이다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 입사된 빛에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.
본 발명은 태양 전지를 제공하는데 그 목적이 있다.
본 발명의 제1 실시예에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 위치하며, 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 및 에미터부의 후면에 위치하는 패시베이션막; 반도체 기판의 전면에 위치하여 반도체 기판에 연결되는 제1 전극; 반도체 기판의 후면에 위치하며, 패시베이션막을 관통하여 에미터부에 연결되는 제2 전극;을 포함하고, 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이이다.
여기서, 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정될 수 있으며, 보다 바람직하게는 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서, 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가질 수 있으며, 여기서, X는 패시베이션막의 밀도[g/㎤]를 나타낸다.
여기서, 패시베이션막은 수소화된 실리콘 질화막(SiNx:H)일 수 있다.
또한, 반도체 기판의 후면과 에미터부의 전면 사이에는 반도체 기판에서 생성되는 캐리어를 통과시키는 유전체 재질의 터널층;을 더 포함할 수 있다.
아울러, 패시베이션막의 후면에는 a-SiOx, a-SiCx 또는 SiOx 중 적어도 하나를 포함하는 캡핑층(capping layer)을 더 포함할 수 있다.
아울러, 에미터부는 다결정 실리콘 재질을 포함하고, 반도체 기판의 전면에 위치하며, 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 전면 전계부;를 더 포함할 수 있고, 이와 같은 전면 전계부는 반도체 기판과 동일한 결정질 실리콘 재질로 형성될 수 있다.
또한, 본 발명의 제2 실시예에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하며, 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 반도체 기판의 후면에 위치하며, 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 후면 전계부의 후면에 위치하는 패시베이션막; 반도체 기판의 전면에 위치하며, 에미터부에 접속되는 제1 전극; 및 반도체 기판의 후면에 위치하며, 패시베이션막을 관통하여 후면 전계부에 접속되는 제2 전극;을 포함하고, 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이이다.
여기서, 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정될 수 있으며, 보다 바람직하게는 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서, 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가질 수 있으며, 여기서, X는 패시베이션막의 밀도[g/㎤]를 나타낸다.
아울러, 본 발명의 제3 실시예에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 위치하며, 제1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부; 반도체 기판의 후면에 에미터부와 이격되어 위치하며, 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 에미터부 및 후면 전계부의 후면에 위치하는 패시베이션막; 반도체 기판의 후면에 위치하며, 패시베이션막을 관통하여 에미터부에 접속되는 제1 전극; 및 반도체 기판의 후면에 위치하며, 패시베이션막을 관통하여 후면 전계부에 접속되는 제2 전극;을 포함하고, 패시베이션막의 밀도는 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이일 수 있다.
여기서, 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정될 수 있으며, 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서, 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가지며, 여기서, X는 패시베이션막의 밀도[g/㎤]를 나타낸다.
아울러, 반도체 기판의 후면과 에미터부의 및 후면 전계부의 전면 사이에는 반도체 기판에서 생성되는 캐리어를 통과시키는 유전체 재질의 터널층;이 더 포함될 수 있다.
여기서, 에미터부와 후면 전계부는 다결정 실리콘 재질을 포함할 수 있다.
아울러, 반도체 기판을 후면에서 보았을 때, 에미터부와 후면 전계부 사이의 이격된 공간에는 진성 다결정 실리콘 재질의 진성 반도체층;을 더 포함할 수 있다.
본 발명에 따른 태양 전지는 패시베이션막의 밀도를 2.5 g/㎤ ~ 2.85 g/㎤ 사이의 고밀도로 형성하여, 별도의 수소 주입 공정을 생략하더라도, 전극을 형성하기 위한 열처리 공정에서 패시베이션막이 파손되거나 손상되는 것을 방지할 수 있으며, 패시베이션막 내의 에미터부 또는 후면 전계부로 확산시켜 패시베이션 기능이 충분히 수행되도록 할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
도 2 내지 도 4는 본 발명의 제1 실시예에 따른 태양 전지의 반도체 기판 후면의 제조 방법 일례를 설명하기 위한 도이다.
도 5 내지 도 7은 열처리 공정 온도에 따른 패시베이션막의 밀도와 두께와의 관계를 설명하기 위한 도이다.
도 8은 본 발명의 제2 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
도 9는 본 발명의 제3 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
아울러, 이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
이하에서는 첨부한 도면을 참고하여 본 발명에 따른 태양 전지에 대해 설명한다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판(110), 터널층(160), 에미터부(EMT), 패시베이션막(180), 캡핑(capping)층(190), 전면 전계부(FSF), 반사 방지막(130), 제1 전극(140) 및 제2 전극(150)을 포함할 수 있다.
여기서, 캡핑층(190), 반사 방지막(130)과 전면 전계부(FSF)는 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상될 수 있으므로, 구비된 경우를 일례로 설명한다.
반도체 기판(110)은 제1 도전성 타입의 불순물이 함유된 결정질 실리콘 재질일 수 있다. 일례로, 반도체 기판(110)은 단결정 웨이퍼 혹은 다결정 웨이퍼가 사용될 수 있다.
여기서, 제1 도전성 타입의 불순물은 p형 도전성 타입을 가지는 붕소(B), 갈륨, 인듐 등과 같은 3가 원소이거나 n형 도전성 타입을 가지는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소일 수 있으며, 이와 같은 제1 도전성 타입의 불순물이 반도체 기판(110) 내에 도핑(doping)될 수 있다. 이하에서는 제1 도전성 타입이 n형인 경우를 일례로 설명한다.
아울러, 반도체 기판(110)의 전면은 입사되는 빛의 광반사도를 최소화하기 위하여 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 가질 수 있다.
이와 같은 반도체 기판(110)은 내부에 빛이 입사되면, 전자 정공 쌍을 생성할 수 있다.
터널층(160)은 반도체 기판(110)의 후면과 에미터부(EMT)의 전면 사이에 전체적으로 위치하며, 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
이와 같은, 터널층(160)은 유전체 재질로 형성될 수 있으며, 보다 구체적으로, 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.
만약 이와 다르게 터널층(160)으로 비정질 실리콘(a-Si)이 포함된 재질을 사용하는 경우에는 비정질 실리콘(a-Si)이 600℃ 이상의 고온 공정에 취약하여 원하는 터널링 효과를 기대하기 어려울 수 있다.
이와 같은, 터널층(160)의 두께는 0.5nm ~ 2.5nm 사이로 형성될 수 있다.
에미터부(EMT)는 터널층(160)의 후면에 직접 접촉하여, 터널층(160)의 후면 전체 영역 위에 위치할 수 있다.
아울러, 에미터부(EMT)는 다결정 실리콘 재질층에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 함유되어 형성될 수 있다.
이와 같은 에미터부(EMT)는 제2 도전성 타입의 불순물이 함유되므로, 일례로, p형 도전성 타입을 가지는 붕소(B), 갈륨, 인듐 등과 같은 3가 원소가 도핑될 수 있다.
이에 따라, 에미터부(EMT)는 터널층(160)을 사이에 두고, 반도체 기판(110)과 p-n 접합을 형성할 수 있다. 그러나, 이와 반대로, 반도체 기판(110)의 제1 도전성 타입의 불순물이 p형인 경우, 에미터부(EMT)는 n형일 수 있다.
아울러, 이와 같은 에미터부(EMT)는 다결정 실리콘 재질층이 증착되어 형성되거나, 비정질 실리콘 재질층이 증착된 후 열처리 공정에 의해 비정질 실리콘 재질층이 다결정 실리콘 재질층으로 재결정화되어 형성될 수 있다.
이와 같은 에미터부(EMT)의 두께는 일례로, 100nm ~ 300nm 사이로 형성될 수 있다.
패시베이션막(180)은 에미터부(EMT)의 후면에 위치하며, 에미터부(EMT)의 후면 중에서 제2 전극(150)이 접속된 부분을 제외한 에미터부(EMT)의 후면 전체 표면에 위에 직접 접촉하여 위치할 수 있다.
이와 같은 패시베이션막(180)은 수소 분위기에서 증착된 고밀도의 유전체 재질을 포함하여 형성될 수 있으며, 일례로, SiNx:H, SiOx:H, AlOx:H 또는 SiOxNy:H 중 적어도 어느 하나로 형성될 수 있으며, 바람직하게는 수소화된 실리콘 질화막(SiNx:H)으로 형성될 수 있다.
캡핑층(190)은 패시베이션막(180)의 후면에 위치하며, a-SiOx, a-SiCx 또는 SiOx 중 적어도 하나를 포함하여 형성될 수 있다. 이와 같은 캡핑층(190)은 제2 전극(150)을 에미터부(EMT)에 접속시키기 위한 고온의 열처리 공정 중에 패시베이션 내의 수소가 과도하게 빠른 속도로 빠져나가는 것을 방지하여, 패시베이션막(180)에 대한 손상을 방지할 수 있다.
전면 전계부(FSF)는 반도체 기판(110)의 전면에 위치하며, 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되어 함유될 수 있다.
이와 같은 전면 전계부(FSF)는 제1 도전성 타입의 불순물이 반도체 기판(110)의 전면 내로 확산되어 형성될 수 있으며, 이에 따라, 전면 전계부(FSF)는 반도체 기판(110)과 동일한 결정질 실리콘 재질로 형성될 수 있다.
일례로, 반도체 기판(110)이 단결정 실리콘 재질인 경우, 전면 전계부(FSF)도 단결정 실리콘 재질로 형성될 수 있으며, 이와 다르게 반도체 기판(110)이 다결정 실리콘 재질인 경우, 전면 전계부(FSF)도 다결정 실리콘 재질로 형성될 수 있다.
반사 방지막(130)은 전면 전계부(FSF)의 전면 위에 위치하며, 태양 전지로 입사되는 빛에 대한 투과성을 향상시키고 반사도를 저감시켜, 반도체 기판(110)으로 최대한 많은 양의 빛이 입사되도록 할 수 있다.
이와 같은 반사 방지막(130)은 유전체 재질로 형성될 수 있으며, 일례로, 수소를 함유하는 SiNx, SiOx, SiOxNy 또는 AlOx 중 적어도 하나로 형성될 수 있다.
제1 전극(140)은 반도체 기판(110)의 전면에 위치하며, 반사 방지막(130)을 관통하여 전면 전계부(FSF)에 접속될 수 있다.
이와 같은 제1 전극(140)은 복수의 제1 핑거전극(141)과 복수의 제1 핑거전극(141)과 연결되어 있는 복수의 제1 버스바(142)를 구비할 수 있다.
복수의 제1 핑거전극(141)은 전면 전계부(FSF)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 제1 방향(x)으로 나란히 뻗어있을 수 있다. 복수의 제1 핑거전극(141)은 전면 전계부(FSF)쪽으로 이동한 캐리어, 예를 들면, 전자를 수집할 수 있다.
복수의 제1 버스바(142)는 에미터부(EMT)와 전기적 및 물리적으로 연결되어 있고 복수의 제1 핑거전극(141)과 교차하는 제2 방향(y)으로 나란하게 뻗어 있을 수 있다.
이때, 복수의 제1 버스바(142)는 복수의 제1 핑거전극(141)과 동일 층에 위치하여 각 제1 핑거전극(141)과 교차하는 지점에서 해당 제1 핑거전극(141)과 전기적 및 물리적으로 연결될 수 있다.
따라서, 도 1에 도시한 것처럼, 복수의 제1 핑거전극(141)은 제1 방향(x)으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 제1 버스바(142)는 세로 제2 방향(y)으로 뻗어 있는 스트라이프 형상을 갖고 있어, 제1 전극(140)은 반도체 기판(110)의 전면에 격자 형태로 위치할 수 있다.
복수의 제1 버스바(142)는 접촉된 전면 전계부(FSF)로부터 이동하는 캐리어뿐만 아니라 복수의 제1 핑거전극(141)에 의해 수집되어 이동하는 캐리어를 수집할 수 있다.
이와 같은 복수의 제1 버스바(142)는 외부 장치와 연결되어 수집된 캐리어(예, 전자)를 외부 장치로 출력할 수 있다.
이와 같은 제1 전극(140)의 복수의 제1 핑거전극(141)과 복수의 제1 버스바(142)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 형성될 수 있다.
제2 전극(150)은 반도체 기판(110)의 후면에 위치하여, 패시베이션막(180)을 관통하여 에미터부(EMT)에 접속될 수 있다.
이와 같은 제2 전극(150)은 제1 전극(140)과 마찬가지로 도 1 및 도 2에 도시된 바와 같이, 복수의 제2 핑거전극(151)과 복수의 제2 핑거전극(151)과 연결되어 있는 복수의 제2 버스바(152)를 구비할 수 있고, 제2 전극(150)의 패턴은 제1 전극(140)과 동일한 패턴을 가지고 형성될 수 있다. 그러나, 제2 전극(150)의 패턴은 이와 다르게 형성되는 것도 가능하다.
이와 같은 제2 전극(150)은 에미터부(EMT)쪽으로부터 이동하는 캐리어, 예를 들어 정공을 수집할 수 있다.
한편, 이와 같은 본 발명의 일례에 따른 태양 전지에서, 패시베이션막(180)은 일반적으로 반사 방지막(130) 등에 사용되는 유전체 재질층과 달리 수소를 고농도로 함유한 고밀도 재질층일 수 있다.
일례로, 수소화된 실리콘 질화막(SiNx:H)을 패시베이션막(180)으로 형성하는 경우, 반사 방지막(130) 등에 사용되는 SiNx:H의 통상적인 밀도(X)는 2.2 g/㎤ ~ 2.3 g/㎤ 사이일 수 있으나, 이와 달리, 본 발명에 따른 패시베이션막(180)의 밀도(X)는 2.5 g/㎤ ~ 2.85 g/㎤ 사이일 수 있다.
이와 같은 밀도(X)를 갖는 패시베이션막(180)은 고농도의 수소를 함유하므로, 반도체 기판(110)의 후면에 패시베이션막(180)을 형성하기 위해, 유전체 재질층을 증착한 이후, 유전체 재질층에 수소를 주입하는 별도의 수소 주입 공정을 생략할 수 있어, 제조 공정을 보다 단순화시킬 수 있다.
즉, 이와 같은 밀도(X)를 갖는 패시베이션막(180)은 별도의 수소 주입 공정을 생략하더라도, 패시베이션막(180)을 관통시켜 제2 전극(150)을 에미터부(EMT)에 접속시키기 위해 대략 840℃ ~ 900℃ 사이의 고온으로 열처리하더라도 패시베이션막(180)이 손상되지 않도록 할 수 있다.
여기서, 패시베이션막(180)의 밀도(X)를 2.5 g/㎤ ~ 2.85 g/㎤ 사이로 하는 이유는 다음과 같다.
패시베이션막(180) 내에는 (1) Si-N 결합, (2) Si-H 결합 및 (3) H-N 결합이 있을 수 있는데, 패시베이션막(180)의 밀도(X)는 이와 같은 (1) 내지 (3)의 조성비에 따라 달라질 수 있고, 패시베이션막(180)의 밀도(X)가 높아질수록 상대적으로 결합력이 약한 (3) H-N 결합의 조성이 증가할 수 있다.
여기서, 패시베이션막(180)의 밀도(X)를 2.5 g/㎤ ~ 2.85 g/㎤ 사이로 하는 것은 상대적으로 결합력이 약한 (3) H-N 결합의 조성비를 상대적으로 결합력이 강한 (1) Si-N 결합, (2) Si-H 결합의 조성비보다 크게 하기 위함이다.
이에 따라, 제2 전극(150)을 에미터부(EMT)에 접속시키기 위한 고온의 열처리 공정에서 패시베이션막(180)의 외부로 수소가 외부로 빠져나가더라도, 상대적으로 결합력이 약한 (3) H-N 결합된 수소가 상대적으로 많이 빠져나가도록 할 수 있어, 패시베이션막(180)이 손상되거나 파손되는 것을 방지하면서, 패시베이션막(180) 내에서 에미터부(EMT)로 수소를 확산되도록 할 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법에 대해 간략히 설명하면 다음과 같다.
도 2 내지 도 4는 본 발명의 제1 실시예에 따른 태양 전지의 반도체 기판(110) 후면의 제조 방법 일례를 설명하기 위한 도이다.
먼저, 본 발명에 따른 태양 전지는 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면에 터널층(160)을 증착하여 형성하고, 터널층(160)의 후면 위에 진성 비정질 실리콘층(i-a-Si)을 증착한 후 열처리하여 진성 다결정 실리콘층으로 재결정화하면서 제2 도전성 타입의 불순물을 확산시켜 에미터부(EMT)를 형성하거나, 터널층(160)의 후면 위에 진성 다결정 실리콘층을 증착한 후, 제2 도전성 타입의 불순물을 확산시켜 에미터부(EMT)를 형성할 수 있다.
이후, 챔버 내에 분위기를 수소 분위기로 유지한 상태에서 에미터부(EMT)의 후면 위에 2.5 g/㎤ ~ 2.85 g/㎤ 사이 밀도(X)를 갖는 패시베이션막(180)을 층착하고, 이후, 패시베이션막(180)의 수소가 빠져나가는 속도를 제어하기 위하여 캡핑층(190)을 더 증착할 수 있다. 그러나, 캡핑층(190)을 형성하는 공정은 경우에 따라 생략될 수도 있다.
이후, 도 3에 도시된 바와 같이, 제2 전극(150)을 형성하기 위한 제2 전극 패이스트(P150)를 캡핑층(190)의 후면 위에 패터닝한 후, 대략 840℃ ~ 900℃ 사이의 고온으로 열처리하여, 제2 전극 패이스트(P150)가 패시베이션막(180)을 관통하면서, 도 4에 도시된 바와 같이, 에미터부(EMT)에 접속되는 제2 전극(150)을 형성할 수 있다.
이와 같은 태양 전지 제조 공정에서는 패시베이션막(180)이 전술한 바와 같이 2.5 g/㎤ ~ 2.85 g/㎤ 사이 밀도(X)를 갖도록 함으로써, 패시베이션막(180) 내에 수소를 주입하기 위한 별도의 공정을 생략할 수 있다.
도 5 내지 도 7은 도 1에 도시된 패시베이션막(180)의 두께(Y)를 최적화시키기 위하여, 열처리 공정 온도에 따른 패시베이션막(180)의 밀도(X)와 두께(Y)와의 관계를 설명하기 위한 도이다.
본 발명에 따른 패시베이션막(180)의 밀도(X)를 고려하여, 패시베이션막(180)의 두께(Y)는 30nm ~ 120nm 사이의 범위 한도 내에서, 밀도(X)와 다음과 같은 관계로 형성될 수 있다. 즉, 패시베이션막(180)의 두께(Y)는, Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가질 수 있다. 여기서, X는 패시베이션막(180)의 밀도[g/㎤]를 나타낸다.
이와 같이, 본 발명에 따른 패시베이션막(180)은 2.5 g/㎤ ~ 2.85 g/㎤ 사이 밀도(X) 범위 내에서 상대적으로 높은 밀도(X)를 가질수록, 30nm ~ 120nm 사이의 두께 범위 내에서 상대적으로 작은 두께로 형성할 수 있다.
아울러, 이와 같은 패시베이션막(180)의 두께(Y)는 제2 전극(150)을 에미터부(EMT)에 접속시키기 위한 열처리 공정의 온도에 따라 다르게 최적화되어 형성될 수 있다.
일례로, 도 5에 도시된 바와 같이, 제2 전극(150)을 형성하는 열처리 공정 온도가 840℃인 경우, 패시베이션막(180)은 30nm ~ 120nm 사이의 범위 한도 내에서, 밀도(X)와 관련하여, 두께 Y[nm]= -157.96 *X + 509.22로 형성될 수 있다.
아울러, 다른 일례로, 도 6에 도시된 바와 같이, 열처리 공정 온도가 870℃인 경우, 패시베이션막(180)은 30nm ~ 120nm 사이의 범위 한도 내에서, 밀도(X)와 관련하여, 두께 Y[nm]= -236.87 *X + 703.54로 형성될 있으며, 도 7에 도시된 바와 같이, 열처리 공정 온도가 900℃인 경우, 패시베이션막(180)은 30nm ~ 120nm 사이의 범위 한도 내에서, 두께 Y[nm]= -115.82 *X + 358.05로 형성될 수 있다.
이와 같이, 본 발명에 따른 태양 전지는 패시베이션막(180)의 밀도(X)를 2.5 g/㎤ ~ 2.85 g/㎤ 사이의 고밀도로 형성하여, 별도의 수소 주입 공정을 생략하더라도, 전극을 형성하기 위한 열처리 공정에서 패시베이션막(180)이 파손되거나 손상되는 것을 방지할 수 있으며, 패시베이션막(180) 내의 에미터부(EMT)로 확산시켜 패시베이션 기능이 충분히 수행되도록 할 수 있다.
지금까지는 반도체 기판(110)의 후면에 에미터부(EMT)가 위치하는 경우를 일례로 설명하였지만, 이와 달리 에미터부(EMT)가 반도체 기판(110)의 전면에 위치하고, 반도체 기판(110)의 후면에 후면 전계부(BSF)가 위치하는 경우에도 도 1 내지 도 7에서 설명한 패시베이션막(180)이 적용될 수 있다. 이에 대해 보다 구체적으로 설명하면 다음과 같다.
도 8은 본 발명의 제2 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
도 8에서는 앞선 도 1에서 설명한 바와 동일한 구성 부분에 대한 설명은 생략하고, 다른 구성 부분을 위주로 설명한다.
도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지는 반도체 기판(110), 터널층(160), 후면 전계부(BSF), 패시베이션막(180), 캡핑층(190), 에미터부(EMT), 반사 방지막(130), 제1 전극(140) 및 제2 전극(150)을 포함할 수 있다.
여기서, 캡핑층(190)과 반사 방지막(130)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상될 수 있으므로, 구비된 경우를 일례로 설명한다.
여기의 도 8에서, 반도체 기판(110), 터널층(160), 캡핑층(190), 반사 방지막(130), 제1 전극(140) 및 제2 전극(150)은 앞선 도 1에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지는 제2 도전성 타입의 불순물이 함유된 에미터부(EMT)가 반도체 기판(110)의 전면에 위치하고, 제1 도전성 타입의 불순물이 함유된 후면 전계부(BSF)가 반도체 기판(110)의 후면 위에 위치할 수 있다.
이와 같은 에미터부(EMT)는 반도체 기판(110)의 전면 전체에 제2 도전성 타입의 불순물이 확산되어 형성될 수 있다. 따라서, 에미터부(EMT)는 반도체 기판(110)과 동일한 결정질 실리콘 재질로 형성될 수 있다.
제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 후면 전계부(BSF)는 반도체 기판(110)의 후면 위에 직접 형성될 수도 있지만, 도 8에 도시된 바와 같이, 후면 전계부(BSF)를 형성할 때, 반도체 기판(110)의 특성 저하를 방지하기 위하여, 반도체 기판(110)의 후면에 터널층(160)이 형성된 상태에서, 터널층(160)의 후면에 직접 접촉하도록 터널층(160)의 후면 전체 위에 후면 전계부(BSF)가 형성될 수 있다.
따라서, 반도체 기판(110)에서 생성되는 캐리어를 통과시키는 유전체 재질의 터널층(160)은 반도체 기판(110)의 후면과 후면 전계부(BSF)의 전면 사이에 위치할 수 있다.
아울러, 후면 전계부(BSF)는 다결정 실리콘 재질층이 증착되어 형성되거나, 비정질 실리콘 재질층이 증착된 후 열처리 공정에 의해 비정질 실리콘 재질층이 다결정 실리콘 재질층으로 재결정화되어 형성될 수 있다. 이와 같은 후면 전계부(BSF)의 두께는 일례로, 100nm ~ 300nm 사이로 형성될 수 있다.
이와 같은 구조를 갖는 태양 전지에도, 후면 전계부(BSF)의 후면 위에 앞선 도 1 내지 도 7에서 설명한 패시베이션막(180)이 그대로 적용될 수 있다.
따라서, 후면 전계부(BSF)의 후면 위에 직접 접촉하여 패시베이션막(180)이 위치할 수 있으며, 이와 같은 패시베이션막(180)의 밀도(X)는 2.5 g/㎤ ~ 2.85 g/㎤ 사이일 수 있으며, 패시베이션막(180)의 두께(Y)는 30nm ~ 120nm 사이에서 결정될 수 있다.
아울러, 패시베이션막(180)의 두께(Y)는 30nm ~ 120nm 사이의 두께 범위 한도 내에서, 보다 최적화되어, Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가질 수 있으며, 여기서, X는 패시베이션막(180)의 밀도[g/㎤]를 나타낸다.
지금까지의 제1, 2 실시예에서는 제1 전극(140)이 반도체 기판(110)의 전면에 위치하고, 제2 전극(150)이 반도체 기판(110)의 후면에 위치하는 컨벤셔널 타입의 태양 전지에 본 발명의 패시베이션막(180)이 적용된 경우를 일례로 설명하였으나, 이와 다르게, 본 발명의 패시베이션막(180)은 제1 전극(140)과 제2 전극(150)이 모두 반도체 기판(110)의 후면에 위치하는 후면 컨택형 타입의 태양 전지에도 적용될 수 있다. 이에 대해 보다 구체적으로 설명하면 다음과 같다.
도 9는 본 발명의 제3 실시예에 따른 태양 전지에 대해 설명하기 위한 도이다.
도 9에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 태양 전지는 반도체 기판(110), 터널층(160), 에미터부(EMT), 후면 전계부(BSF), 진성 반도체층(200), 패시베이션막(180), 반사 방지막(130), 제1 전극(145) 및 제2 전극(155)을 포함할 수 있다.
도 9에 대한 설명에서는 앞선 제1, 2 실시예에서 설명한 내용과 동일한 내용에 대한 설명은 생략한다.
여기서, 반사 방지막(130), 터널층(160) 및 진성 반도체층(200)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상될 수 있으므로, 구비된 경우를 일례로 설명한다.
여기서, 반사 방지막(130)은 반도체 기판(110)의 전면에 직접 위치할 수 있으며, 유전체 재질로 형성될 수 있다.
터널층(160)은 반도체 기판(110)에서 생성되는 캐리어를 통과시키며, 유전체 재질의 반도체 기판(110)의 후면과 진성 반도체층(200), 에미터부(EMT)의 및 후면 전계부(BSF)의 전면 사이에 위치할 수 있다.
즉, 터널층(160)은 반도체 기판(110)의 후면 위에 직접 형성되고, 터널층(160)의 후면 위에 진성 반도체층(200), 에미터부(EMT) 및 후면 전계부(BSF)가 직접 형성될 수 있다.
이와 같은 터널층(160)의 재질과 두께는 앞선 제1 실시예에서 설명한 바와 동일할 수 있다.
에미터와 후면 전계부(BSF)는 모두 터널층(160)의 후면에 형성되되, 반도체 기판(110)을 후면에서 보았을 때, 에미터부(EMT)와 후면 전계부(BSF) 각각은 진성 반도체층(200)을 사이에 두고 서로 이격되어 위치할 수 있다.
이때, 에미터부(EMT)와 후면 전계부(BSF) 각각은 제1 방향(x)으로 길게 스트라이프 형태로 길게 형성될 수 있으며, 다결정 실리콘 재질을 포함하여 형성될 수 있다.
즉, 에미터부(EMT)는 제2 도전성 타입의 불순물이 도핑된 다결정 실리콘 재질로 형성될 수 있고, 후면 전계부(BSF)는 제1 도전성 타입의 불순물이 도핑된 다결정 실리콘 재질로 형성될 수 있다.
아울러, 진성 반도체층(200)은 터널층(160)의 후면 표면 중에서 에미터부(EMT)와 후면 전계부(BSF) 사이의 이격된 공간에 진성 다결정 실리콘 재질로 형성될 수 있다.
이와 같은 에미터부(EMT), 후면 전계부(BSF) 및 진성 반도체층(200)은 다결정 실리콘 재질층이 증착되어 형성되거나, 진성 비정질 실리콘 재질층이 증착된 후 열처리 공정에 의해 진성 비정질 실리콘 재질층이 진성 다결정 실리콘 재질층으로 재결정화되어 형성될 수 있다.
패시베이션막(180)은 에미터부(EMT), 후면 전계부(BSF) 및 진성 반도체층(200)의 후면 위에 직접 위치하여 형성될 수 있다. 구체적으로 도 9에 도시된 바와 같이, 패시베이션막(180)은 진성 반도체층(200)의 후면을 완전히 덮도록 형성될 수 있고, 에미터부(EMT) 및 후면 전계부(BSF)의 후면 중에서 제1 전극(145) 및 제2 전극(155)이 접속되는 영역을 제외한 나머지 부분을 덮도록 형성될 수 있다.
아울러, 앞선 제1 실시예 및 제2 실시예에서 설명한 바와 같이, 패시베이션막(180)의 밀도(X)는 2.5 g/㎤ ~ 2.85 g/㎤ 사이일 수 있으며, 패시베이션막(180)의 두께(Y)는 30nm ~ 120nm 사이에서 결정될 수 있다.
아울러, 패시베이션막(180)의 두께(Y)는 30nm ~ 120nm 사이의 두께 범위 한도 내에서, 보다 최적화되어, Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가질 수 있으며, 여기서, X는 패시베이션막(180)의 밀도[g/㎤]를 나타낸다.
제1 전극(145)은 반도체 기판(110)의 후면에 위치하며, 패시베이션막(180)을 관통하여 에미터부(EMT)에 접속될 수 있으며, 제2 전극(155)은 반도체 기판(110)의 후면에 위치하며, 패시베이션막(180)을 관통하여 후면 전계부(BSF)에 접속될 수 있다.
이와 같은, 제1 전극(145) 및 제2 전극(155) 각각은 에미터부(EMT) 및 후면 전계부(BSF) 각각의 길이 방향을 따라 길게 형성될 수 있다.
이와 같이, 본 발명에 따른 태양 전지는 패시베이션막(180)의 밀도(X)를 2.5 g/㎤ ~ 2.85 g/㎤ 사이의 고밀도로 형성하여, 별도의 수소 주입 공정을 생략하더라도, 전극을 형성하기 위한 열처리 공정에서 패시베이션막(180)이 파손되거나 손상되는 것을 방지할 수 있으며, 패시베이션막(180) 내의 에미터부(EMT) 및 후면 전계부(BSF)로 확산시켜 패시베이션 기능이 충분히 수행되도록 할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 후면에 위치하며, 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 및
    상기 에미터부의 후면에 위치하는 패시베이션막;
    상기 반도체 기판의 전면에 위치하며, 상기 반도체 기판에 연결되는 제1 전극;
    상기 반도체 기판의 후면에 위치하며, 상기 패시베이션막을 관통하여 상기 에미터부에 연결되는 제2 전극;을 포함하고,
    상기 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이인 태양 전지.
  2. 제1 항에 있어서,
    상기 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정되는 태양 전지.
  3. 제2 항에 있어서,
    상기 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서,
    상기 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가지며, 여기서, X는 패시베이션막의 밀도[g/㎤]인 태양 전지.
  4. 제1 항에 있어서,
    상기 패시베이션막은 수소화된 실리콘 질화막(SiNx:H)인 태양 전지.
  5. 제1 항에 있어서,
    상기 반도체 기판의 후면과 상기 에미터부의 전면 사이에는 상기 반도체 기판에서 생성되는 캐리어를 통과시키는 유전체 재질의 터널층;을 더 포함하는 태양 전지.
  6. 제1 항에 있어서,
    상기 패시베이션막의 후면에는 a-SiOx, a-SiCx 또는 SiOx 중 적어도 하나를 포함하는 캡핑층(capping layer)을 더 포함하는 태양 전지.
  7. 제1 항에 있어서,
    상기 에미터부는 다결정 실리콘 재질을 포함하는 태양 전지.
  8. 제1 항에 있어서,
    상기 반도체 기판의 전면에 위치하며, 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물을 고농도로 함유하는 전면 전계부;를 더 포함하는 태양 전지.
  9. 제8 항에 있어서,
    상기 전면 전계부는 반도체 기판과 동일한 결정질 실리콘 재질로 형성되는 태양 전지.
  10. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 전면에 위치하며, 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
    상기 반도체 기판의 후면에 위치하며, 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부;
    상기 후면 전계부의 후면에 위치하는 패시베이션막;
    상기 반도체 기판의 전면에 위치하며, 상기 에미터부에 접속되는 제1 전극; 및
    상기 반도체 기판의 후면에 위치하며, 상기 패시베이션막을 관통하여 상기 후면 전계부에 접속되는 제2 전극;을 포함하고,
    상기 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이인 태양 전지.
  11. 제10 항에 있어서,
    상기 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정되는 태양 전지.
  12. 제11 항에 있어서,
    상기 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서,
    상기 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가지며, 여기서, X는 패시베이션막의 밀도[g/㎤]인 태양 전지.
  13. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 후면에 위치하며, 상기 제1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;
    상기 반도체 기판의 후면에 상기 에미터부와 이격되어 위치하며, 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부;
    상기 에미터부 및 상기 후면 전계부의 후면에 위치하는 패시베이션막;
    상기 반도체 기판의 후면에 위치하며, 상기 패시베이션막을 관통하여 상기 에미터부에 접속되는 제1 전극; 및
    상기 반도체 기판의 후면에 위치하며, 상기 패시베이션막을 관통하여 상기 후면 전계부에 접속되는 제2 전극;을 포함하고,
    상기 패시베이션막의 밀도는 상기 패시베이션막의 밀도는 2.5 g/㎤ ~ 2.85 g/㎤ 사이인 태양 전지.
  14. 제13 항에 있어서,
    상기 패시베이션막의 두께(Y)는 30nm ~ 120nm 사이에서 결정되는 태양 전지.
  15. 제14 항에 있어서,
    상기 패시베이션막은 30nm ~ 120nm 사이의 두께 범위 한도 내에서,
    상기 패시베이션막의 두께(Y)는 Y[nm]= (-115.8 ~ -236.8) *X + (358 ~ 703.5)를 가지며, 여기서, X는 패시베이션막의 밀도[g/㎤]인 태양 전지.
  16. 제13 항에 있어서,
    상기 반도체 기판의 후면과 상기 에미터부의 및 상기 후면 전계부의 전면 사이에는 상기 반도체 기판에서 생성되는 캐리어를 통과시키는 유전체 재질의 터널층;을 더 포함하는 태양 전지.
  17. 제13 항에 있어서,
    상기 에미터부와 상기 후면 전계부는 다결정 실리콘 재질을 포함하는 태양 전지.
  18. 제13 항에 있어서,
    상기 반도체 기판을 후면에서 보았을 때, 상기 에미터부와 상기 후면 전계부 사이의 이격된 공간에는 진성 다결정 실리콘 재질의 진성 반도체층;을 더 포함하는 태양 전지.
KR1020140152378A 2014-11-04 2014-11-04 태양 전지 KR102295984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140152378A KR102295984B1 (ko) 2014-11-04 2014-11-04 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140152378A KR102295984B1 (ko) 2014-11-04 2014-11-04 태양 전지

Publications (2)

Publication Number Publication Date
KR20160052271A true KR20160052271A (ko) 2016-05-12
KR102295984B1 KR102295984B1 (ko) 2021-09-01

Family

ID=56024782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140152378A KR102295984B1 (ko) 2014-11-04 2014-11-04 태양 전지

Country Status (1)

Country Link
KR (1) KR102295984B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180053942A (ko) * 2016-11-14 2018-05-24 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20200086511A (ko) * 2019-01-09 2020-07-17 엘지전자 주식회사 태양 전지 및 그 제조 방법
CN114127961A (zh) * 2019-07-19 2022-03-01 Lg电子株式会社 太阳能电池及其制造方法
CN114843349A (zh) * 2020-10-30 2022-08-02 浙江晶科能源有限公司 太阳能电池
US11824135B2 (en) 2019-01-09 2023-11-21 Shangrao Jinko Solar Technology Development Co., Ltd Method of manufacturing solar cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003669A (ko) * 2012-06-22 2014-01-10 엘지전자 주식회사 태양전지 및 이의 제조 방법
WO2014014112A1 (ja) * 2012-07-19 2014-01-23 日立化成株式会社 太陽電池素子及びその製造方法、並びに太陽電池モジュール
KR20140105064A (ko) * 2013-02-21 2014-09-01 엘지전자 주식회사 태양 전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003669A (ko) * 2012-06-22 2014-01-10 엘지전자 주식회사 태양전지 및 이의 제조 방법
WO2014014112A1 (ja) * 2012-07-19 2014-01-23 日立化成株式会社 太陽電池素子及びその製造方法、並びに太陽電池モジュール
KR20140105064A (ko) * 2013-02-21 2014-09-01 엘지전자 주식회사 태양 전지

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180053942A (ko) * 2016-11-14 2018-05-24 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20200086511A (ko) * 2019-01-09 2020-07-17 엘지전자 주식회사 태양 전지 및 그 제조 방법
US11824135B2 (en) 2019-01-09 2023-11-21 Shangrao Jinko Solar Technology Development Co., Ltd Method of manufacturing solar cell
CN114127961A (zh) * 2019-07-19 2022-03-01 Lg电子株式会社 太阳能电池及其制造方法
CN114843349A (zh) * 2020-10-30 2022-08-02 浙江晶科能源有限公司 太阳能电池
US11901467B2 (en) 2020-10-30 2024-02-13 Zhejiang Jinko Solar Co., Ltd. Solar cell

Also Published As

Publication number Publication date
KR102295984B1 (ko) 2021-09-01

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
US10714654B2 (en) Solar cell and method for manufacturing the same
JP6059173B2 (ja) 太陽電池
KR101258938B1 (ko) 태양 전지
KR101918737B1 (ko) 태양 전지
KR101630526B1 (ko) 태양 전지
KR20160013751A (ko) 태양 전지 및 그 제조 방법
KR102295984B1 (ko) 태양 전지
US10600926B2 (en) Solar cell and method of manufacturing the same
KR20230092855A (ko) 태양전지
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
KR102044466B1 (ko) 태양 전지 및 그 제조 방법
KR101823597B1 (ko) 태양전지 및 그 제조 방법
KR20180101679A (ko) 실리콘 태양전지 및 이를 제조하는 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR20140140201A (ko) 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
KR101531468B1 (ko) 태양 전지
KR20130087099A (ko) 양면 수광형 태양전지의 제조 방법
KR20180064265A (ko) 태양 전지 제조 방법 및 태양 전지
KR101890286B1 (ko) 양면형 태양 전지의 제조 방법
KR101630061B1 (ko) 태양 전지
KR101307204B1 (ko) 태양 전지 및 그 제조 방법
KR20140020372A (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR20130129656A (ko) 태양 전지 및 이의 제조 방법
KR20120037120A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant