KR101788163B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101788163B1
KR101788163B1 KR1020160016446A KR20160016446A KR101788163B1 KR 101788163 B1 KR101788163 B1 KR 101788163B1 KR 1020160016446 A KR1020160016446 A KR 1020160016446A KR 20160016446 A KR20160016446 A KR 20160016446A KR 101788163 B1 KR101788163 B1 KR 101788163B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
semiconductor substrate
semiconductor
doping
Prior art date
Application number
KR1020160016446A
Other languages
English (en)
Other versions
KR20170095004A (ko
Inventor
최재우
김충의
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160016446A priority Critical patent/KR101788163B1/ko
Publication of KR20170095004A publication Critical patent/KR20170095004A/ko
Application granted granted Critical
Publication of KR101788163B1 publication Critical patent/KR101788163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 형성된 터널층; 터널층의 후면에 위치하며 반도체 기판과 p-n 접합을 형성하고 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제1 도핑부; 터널층의 후면에 제1 도핑부와 교대로 위치하며 제1 도전성 타입의 불순물을 고농도로 함유하는 제2 도핑부; 제1 및 제2 도핑부의 후면의 전체면에 형성되는 제1 반도체층; 제1 도핑부에 전기적으로 연결되는 제1 전극; 제2 도핑부에 전기적으로 연결되는 제2 전극을 포함하고, 제1 반도체층은 실리콘에 게르마늄(Ge) 물질을 함유할 수 있다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생성하는 태양 전지가 주목 받고 있다.
일반적인 실리콘 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)을 가지는 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 반도체 기판과 에미터부 에 각각 연결된 전극을 구비한다. 이때, 반도체 기판과 에미터부의 계면에는 p-n 접합이 형성된다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 반도체 기판 쪽으로 각각 이동하고, 반도체 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
하지만, 이 경우, 빛이 입사되지 않은 반도체 기판의 면뿐만 아니라 빛이 입사되는 면, 즉, 입사면에 형성된 에미터부 위에도 전극에 위치하므로, 빛의 입사 면적이 감소하여 태양 전지의 효율이 떨어진다.
따라서 빛의 입사 면적을 증가시키기 위해, 전자와 정공을 수집하는 전극을 모두 반도체 기판의 후면에 위치시킨 후면 전극형 구조(back contact)의 태양 전지가 개발되어 있다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양 전지 및 이의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따르면, 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 형성된 터널층; 터널층의 후면에 위치하며 반도체 기판과 p-n 접합을 형성하고 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제1 도핑부; 터널층의 후면에 제1 도핑부와 교대로 위치하며 제1 도전성 타입의 불순물을 고농도로 함유하는 제2 도핑부; 제1 및 제2 도핑부의 후면의 전체면에 형성되는 제1 반도체층; 제1 도핑부에 전기적으로 연결되는 제1 전극; 제2 도핑부에 전기적으로 연결되는 제2 전극을 포함하고, 제1 반도체층은 실리콘에 게르마늄(Ge) 물질을 함유할 수 있다.
이때, 제1 반도체층에 함유된 게르마늄 물질의 함유량은 0% 초과 99% 이하일 수 있다.
그리고, 본 발명의 실시예에 따르면, 태양 전지 제조 방법은 제1 도전성 타입의 불순물을 함유하는 반도체 기판의 후면에 터널층을 형성하는 단계; 터널층 상에 진성 반도체층을 형성하는 단계; 진성 반도체층 상에 반도체층을 형성하는 단계; 실리콘 반도체층 상에 제1 및 제2 도펀트층을 도핑 및 확산하여 진성 반도체층내에 제1 및 제2 도핑부를 형성하는 단계; 실리콘 반도체층 상에 보호막을 형성하는 단계; 보호막의 일부 영역을 선택적으로 열처리하여 개구부를 형성하는 단계; 개구부를 통하여 제1 도핑부와 전기적으로 연결되는 제1 전극을 형성하는 단계; 및 개구부를 통하여 제2 도핑부와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하고, 실리콘 반도체층은 실리콘에 게르마늄 물질을 함유할 수 있다.
실리콘 반도체층에 함유된 게르마늄 물질의 함유량은 0% 초과 99% 이하일 수 있다.
본 발명에 따른 태양 전지는 태양 전지의 후면에 0% 초과 99%의 실리콘 게르마늄(SiGe)을 함유함으로써, 장파장 대역의 빛을 흡수할 수 있다.
더욱이, 게르마늄의 농도가 증가할수록 밴드갭이 저하되어 장파장 대역의 흡수가 더욱 증가 할 수 있다.
이에 따라, 태양 전지의 효율이 더욱 증가할 수 있다.
도 1은 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이다.
도 2는 도 1에 도시된 태양 전지를 II - II 선을 따라 잘라 도시한 개략적인 도면이다.
도 3a 내지 도 3i는 도 1 및 도 2에 도시된 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 4는 본 발명이 적용되는 태양 전지의 다른 일례를 설명하기 위한 도이다.
도 5a 및 도 5b는 도 4에 도시된 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 6은 파장 대역에 따른 광의 입사량의 변화를 설명하기 위한 도이다.
도 7은 게르마늄(Ge) 물질의 함유량에 따른 에너지 밴드갭의 변화를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장자리 일부에는 형성되지 않은 것을 뜻한다.
이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이고, 도 2는 도 1에 도시된 태양 전지를 II - II선을 따라 잘라 도시한 개략적인 도면이다.
도 1 및 도 2에 도시한 바와 같이 일례에 따른 태양 전지(1)는 반도체 기판(110), 반사 방지막(130), 전면 보호막(190), 터널층(152), 에미터부(121), 후면 전계부(172), 제1 반도체층(160), 제2 반도체층(180), 후면 보호막(192), 제1 및 제2 전극(141, 142)를 포함할 수 있다.
여기서, 반사 방지막(130), 전면 보호막(190) 및 제1 반도체층(160)은 생략될 수도 있으나, 구비된 경우 태양 전지(1)의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.
반도체 기판(110)은 제1 면(이하, '전면'이라 함)과 제2 면(이하, '후면'이라 함)을 포함하며, 전면(front surface)과 후면(back surface)은 서로 반대쪽에 위치한다.
반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘 또는 다결정 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.
반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑(doping)될 수 있다. 하지만, 이와는 달리, 반도체 기판(110)은 p형 도전성 타입일 수 있다. 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이러한 반도체 기판(110)의 전면 및 후면에서의 빛 반사도를 감소시켜 빛의 흡수율을 증가시키기 위해 반도체 기판(110)의 전면 및 후면 중 적어도 한면은 복수의 요철면을 가질 수 있다. 편의상 도 1 및 도 2에서 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하였지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 반사 방지막(130) 및 전면 보호막(190) 역시 요철면을 가진다.
예를 들어, 복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 반사 방지막(130) 및 전면 보호막(190)과 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 반사 방지막(130) 및 전면 보호막(190)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.
또한, 도 1 및 도 2에 도시한 바와 다르게, 반도체 기판(110)은 전면뿐만 아니라 후면에도 요철 면을 가질 수 있으나, 설명의 편의상 반도체 기판(110)의 전면(SF1)에만 요철이 형성된 경우를 일례로 설명한다.
도 1 및 도 2에 도시한 바와 같이 반사 방지막(130)은 반도체 기판(110)의 전면에 위치하며, 태양 전지(1)로 입사되는 특정한 파장 영역의 선택성을 증가시켜 빛의 반사도를 줄이고, 아울러, 반도체 기판(110)의 전면에 존재하는 뎅글링 결합(dangling bond)을 줄여 반도체 기판(110)의 전면으로 이동하는 전자나 정공과 같은 캐리어가 뎅글링 결합에 의해 재결합되는 것을 방지하는 패시베이션 기능도 함께 수행한다.
이에 따라, 반사 방지막(130)은 태양 전지(1)의 효율을 높일 수 있다. 이와 같은 반사 방지막(130)은 실리콘 산화막(SiOx), 실리콘 산화 질화막(SiOxNy), 실리콘 질화막(SiNx), 아연 산화막(ZnO;Zinc Oxide) 또는 알루미늄 아연 산화막(AZOx;aluminum zinc oxide) 중 적어도 하나를 포함하여 형성될 수 있으나, 반드시 이에 한정되는 것은 아니고, 다른 물질도 사용이 가능하다.
본 실시예에서, 반사 방지막(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다. 한편, 필요에 따라 반사 방지막(130)은 생략될 수 있다.
이와 같은 반사 방지막(130)은 플라즈마 기상 증착법(PECVD, plasma enhanced chemical vapor deposition) 또는 화학적 기상 증착법(CVD, chemical vapor deposition)과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면에 형성될 수 있다.
도 1 및 도 2에 도시한 바와 같이 전면 보호막(190)은 반도체 기판(110)의 전면에 위치하며 비결정질 반도체로 이루어질 수 있다. 예를 들어, 전면 보호막(190)은 수소화된 진성 비정질 실리콘(intrinsic amorphous silicon, i-a-Si:H)으로 이루어질 수 있다. 전면 보호막(190)은 전면 보호막(190)에 함유된 수소(H)를 이용하여 기판(110)의 표면 및 그 근처에 주로 존재하는 뎅글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. 이로 인해 기판(110)의 전후면에 위치하는 전면 보호막(190)에 의해 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양이 감소됨으로써, 태양 전지(1)의 효율이 증가될 수 있다.
이와 같은 전면 보호막(190)은 도 1 및 도 2에 도시한 바와 같이 단일막으로도 형성이 가능하나, 이와 다르게 복수의 막으로도 형성될 수 있다.
도 1 및 도 2에 도시한 바와 같이 터널층(152)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(152)은 단결정 실리콘 재질로 형성되는 반도체 기판(110)의 후면에 직접 접촉되도록 형성될 수 있으며, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.
이와 같은 터널층(152)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
아울러, 터널층(152)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하며, 이와 같은 터널층(152)의 두께는 0.5nm~5nm 사이에서 형성될 수 있다. 본 실시예에서는 1.5nm 이하로 형성될 수 있다.
여기서, 터널층(152)의 두께를 0.5nm 이상으로 형성하는 것은 반도체 기판(110)의 표면에 대한 패시베이션 기능을 확보하기 위함이고, 터널층(152)의 두께를 5nm 이하로 형성하는 것은 캐리어가 후면 터널층(152)을 통해 에미터부(121) 및 후면 전계부(172)로 이동하는 터널 효과를 확보하기 위함이다.
따라서, 터널층(152)의 두께가 5nm를 넘어서면 터널 효과가 감소하여, 터널층(152)을 통해 제1 및 제2 전극(141, 142)으로 이동하는 케리어의 양이 감소할 수 있다. 이와 같은 터널층(152)의 패시베이션 기능 및 터널 효과로 인하여, 태양 전지(1)의 단락 전류가 보다 더 향상될 수 있다.
도 1 및 도 2에 도시한 바와 같이 에미터부(121)는 터널층(152)의 후면의 일부에 직접 접촉하여, 복수 개가 제1 방향(x)으로 길게 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있으며, 에미터부(121)는 터널층(152)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다. 에미터부(121)는 후면 전계부(172)와 나란하게 제1 방향(x)으로 뻗어 있으며, 번갈아 위치할 수 있다.
각 에미터부(121)는 반도체 기판(110)과 p-n 접합을 형성하므로, 에미터부(121)는 p형의 도전성 타입을 가질 수 있다. 그러나 본 발명의 일례와 달리, 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 에미터부(121)쪽으로 이동하고 분리된 정공은 후면 전계부(172)쪽으로 이동할 수 있다.
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑 될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
이와 같은 에미터부(121)는 터널층(152)의 후면에 제1 반도체층(160) 및 제2 반도체층(180)을 증착하고, 제1 반도체층(160) 내부로 제2 도전성 타입의 불순물을 확산시켜 형성될 수 있다.
도 1 및 도 2에 도시한 바와 같이 후면 전계부(172)는 터널층(152)의 후면 중에서 전술한 복수의 에미터부(121) 각각과 이격된 일부 영역에 직접 접촉하여, 복수 개가 에미터부(121)와 동일한 제1 방향(x)으로 길게 위치하도록 형성될 수 있다. 후면 전계부(172)는 에미터부(121)와 나란하게 제1 방향(x)으로 뻗어 있으며, 번갈아 위치할 수 있다.
이와 같은 후면 전계부(172)는 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 예를 들어, 반도체 기판(110)이 n형 타입의 불순물로 도핑되는 경우, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.
이러한 후면 전계부(172)는 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다.
따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킬 수 있다.
이와 같은 후면 전계부(172)는 터널층(152)의 후면에 제1 반도체층(160) 및 제2 반도체층(180)을 증착하고, 제1 반도체층(160) 내부로 제2 도전성 타입의 불순물을 확산시켜 형성될 수 있다.
제1 반도체층(160)은 터널층(152)의 후면에 직접 접촉하여 형성되되, 터널층(152)의 후면 중에서 에미터부(121)와 후면 전계부(172) 사이의 이격된 공간에 형성될 수 있고, 이와 같은 제1 반도체층(160)은 에미터부(121) 및 후면 전계부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.
따라서, 제1 반도체층(160)은 터널층(152)의 후면 중에서 에미터부(121)와 후면 전계부(172) 사이의 이격된 공간에 형성되되, 도 1 및 도 2에 도시한 바와 같이 제1 반도체층(160)의 양측면 각각은 에미터부(121)의 측면 및 후면 전계부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.
제1 반도체층(160)은 예를 들어, 플라즈마 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD)과 같은 적층 공정으로 반도체 기판(110)의 후면에 형성될 수 있다.
도 1 및 도 2에 도시한 바와 같이 복수의 제1 전극(141) 각각은 복수의 에미터부(121) 위에 위치하여 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적으로 연결되어 있다. 각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.
도 1 및 도 2에 도시한 바와 같이 복수의 제2 전극(142) 각각은 복수의 후면 전계부(172) 위에 위치하여 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적으로 연결되어 있다. 각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.
이와 같은 복수의 제1 및 제2 전극(141, 142)은 도전성 금속 물질로 형성될 수 있다. 예를 들어, 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수도 있고, 이와 다르게, 투명 도전성 금속, 예를 들어 TCO를 포함하여 형성될 수도 있다.
도 1 및 도 2에 도시한 바와 같이 후면 보호막(192)은 반도체 기판(110)의 후면에 형성되며, 비결정질 반도체로 이루어질 수 있다. 예를 들어, 보호막(192)은 수소화된 진성 비정질 실리콘(intrinsic amorphous silicon, i-a-Si:H)으로 이루어질 수 있다.
이와 같은 후면 보호막(192)의 두께는 패시베이션 효과를 고려하여 60nm-140nm 사이에서 형성될 수 있다.
후면 보호막(192)은 에미터부(121) 및 후면 전계부(172)의 일부를 노출하는 복수의 개구부(H)를 포함할 수 있다. 이때, 복수의 개구부(H) 사이의 간격은 100㎛ 내지 500㎛로 형성될 수 있다.
여기서, 복수의 개구부(H) 사이의 간격을 한정하는 이유는 개구부(H)를 형성하기 위해 반도체 기판(110)에 레이저 빔을 조사할 때, 개구부(H) 사이의 간격이 과도하게 좁은 경우에는 반도체 기판(110)에 레이저 빔이 조사되는 영역이 과도하게 증가되어 반도체 기판(110)의 특성이 나빠지기 때문이고, 개구부(H) 사이의 간격이 과도하게 큰 경우에는 태양전지(1)의 필 팩터(FF)가 저하되기 때문이다.
이에 따라, 제1 후면 보호막(192a)은 반도체 기판(110)의 후면 중 제1 전극(141)과 에미터부(121)가 연결되는 부분 및 제2 전극(142)과 후면 전계부(172)가 연결되는 부분을 제외한 나머지 영역에 형성될 수 있다.
그리고 복수의 개구부(H)를 통해 노출된 에미터부(121)의 후면에는 제1 전극(141)이 형성되고, 복수의 개구부(H)를 통해 노출된 후면 전계부(172)의 후면에는 제2 전극(142)이 형성될 수 있다.
이에 따라, 제1 전극(141)과 에미터부(121) 그리고 제2 전극(142)과 후면 전계부(172)는 복수의 개구부(H)를 통해 각각 전기적으로 연결될 수 있다.
후면 보호막(192)은 제1 및 제2 전극(141, 142)과 일부분이 중첩되어 형성될 수 있다.
이와 같은 후면 보호막(192)은 제1 전극(141)과 제2 전극(142)의 사이를 절연시키며, 아울러, 반도체 기판(110)의 전면에 존재하는 뎅글링 결합(dangling bond)을 감소시켜 반도체 기판(110)의 전면으로 이동하는 전자나 정공과 같은 캐리어가 뎅글링 결합에 의해 재결합되는 것을 방지하는 패시베이션 기능도 함께 수행한다.
그리고 후면 보호막(192)은 전면 보호막(190)과 동일한 물질 및 동일한 공정으로 형성되거나 서로 다른 물질 및 다른 공정으로 형성될 수 있다.
한편, 후면 보호막(192)은 Al2O3, SiOxNy, SiOx 및 SiNx 중 어느 하나가 단일층으로 형성되는 것도 가능하고, Al2O3, SiOxNy, SiOx 및 SiNx 중 2개 이상이 다중막으로 형성되는 것도 가능하다.
제2 반도체층(180)은 반도체 기판(110)의 후면 전체면에 형성되며, 실리콘-게르마늄(SiGe) 층일 수 있다.
제2 반도체층(180)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법으로 형성될 수 있다.
구체적으로, 동일한 챔버 내에서 온도, 압력, 제공되는 게르마늄(Ge)의 비율, 제공되는 게르마늄(Ge)의 양 등을 변경하여 제1 반도체층(160)이 형성된 태양 전지에 인 시튜(in-situ) 방법으로 제2 반도체층(180)을 형성할 수 있다.
한편, 액스 시튜(ex-situ) 방법은 제1 반도체층(160)이 형성된 태양 전지에 외부에서 빔 등을 이용하여 게르마늄(Ge)을 제1 반도체층(160)에 삽입한 후 열처리하여 제2 반도체층(180)을 형성할 수 있다.
이와 같은 제2 반도체층(180)의 두께는 약 500nm 이하 일 수 있다.
제2 반도체층(180)은 장파장 대역의 빛의 흡수율을 향상시킬 수 있다. 구체적으로, 도 6을 참조하면, 게르마늄(Ge)을 함유하는 제2 반도체층(180)에 의해 1000nm 이상의 장파장 대역의 빛을 함께 흡수함으로써, 태양 전지(1)의 효율이 더욱 증가할 수 있다.
실리콘-게르마늄(SiGe) 층인 제2 반도체층(180)을 포함하지 않는 태양 전지는 약 300nm-1100nm 파장 대역 즉, 단파장 대역의 빛만을 흡수하였다.
이에 따라, 실리콘-게르마늄(SiGe) 층인 제2 반도체층(180)을 포함하는 본 실시예에 따른 태양 전지(1)는 약 300nm-1100nm 파장 대역의 빛과 1100nm 이상의 파장 대역의 빛을 모두 흡수할 수 있다. 따라서, 태양 전지(1)의 효율이 더욱 증가할 수 있다.
또한, 제2 반도체층(180)에 함유되는 게르마늄(Ge) 물질의 함유량은 0% 초과 99% 이하일 수 있다. 본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다. 구체적으로, 도 7을 참조하면 게르마늄(Ge) 물질의 함유량이 10%일 때 밴드 갭(band gap)이 1.4eV이고, 게르마늄(Ge) 물질의 함유량이 36%일 때 밴드 갭(band gap)이 1.2eV이며, 게르마늄(Ge) 물질의 함유량이 50%일 때 밴드 갭(band gap)이 1.17eV이고, 게르마늄(Ge) 물질의 함유량이 66%일 때 밴드 갭(band gap)이 1.13eV이며, 게르마늄(Ge) 물질의 함유량이 100%일 때 밴드 갭(band gap)이 0.8eV일 수 있다.
다시 말하면, 게르마늄(Ge) 물질의 함유량이 증가할수록 밴드 갭(band gap)이 감소하는 것을 알 수 있다. 이에 따라, 밴드 갭(band gap)이 감소할수록 장파장 대역의 빛의 흡수율이 증가할 수 있다.
따라서, 0% 초과 99% 이하의 게르마늄(Ge)이 함유된 제2 반도체층(180)에 의해 장파장 대역의 빛의 흡수함으로써, 태양 전지(1)의 효율이 증가할 수 있다.
본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
도 3a 내지 도 3i는 도 1 및 도 2에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
먼저, n형 단결정 실리콘으로 이루어진 반도체 기판(110)을 준비하고, 반도체 기판(110)의 한쪽 면, 예를 들면 후면(back surface)에 실리콘 산화막(SiOx) 등으로 이루어진 식각 방지막(미도시)을 적층할 수 있다.
이때, 반도체 기판(110)은 제1 도전성 타입의 불순물 또는 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유할 수 있다. 예를 들어, 반도체 기판(110)은 p 타입의 불순물을 함유하거나 n 타입의 불순물을 함유한 반도체 기판(110)일 수 있다.
다음으로, 식각 방지막을 마스크로 하여 식각 방지막이 형성되지 않은 반도체 기판(110)의 면, 즉 전면을 식각하여 입사면인 반도체 기판(110)의 전면에 복수의 돌출부를 구비한 텍스처링 표면을 형성한 후, 식각 방지막을 제거할 수 있다. 이때, 반도체 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH, TMAH 등의 염기 용액을 사용하여 반도체 기판(110)의 표면을 텍스처링할 수 있다. 반면, 반도체 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 반도체 기판(110)의 표면을 텍스처링할 수 있다.
다음으로, n형 반도체 기판(110)의 후면에 터널층(152)을 형성할 수 있다.
이러한, 터널층(152)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
터널층(152)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다.
다음으로, 도 3a에 도시한 것처럼, 터널층(152)의 후면 전체면에 제1 반도체층(160)을 증착할 수 있다.
이러한 제1 반도체층(160)은 도핑되지 않은 진성 반도체층으로서, 반도체 기판(110)과 다른 결정 구조를 갖는 실리콘층일 수 있다. 예를 들어, 플라즈마 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD)과 같은 적층 공정으로 반도체 기판(110)의 후면에 형성될 수 있다.
다음으로, 도 3b에 도시한 것처럼, 제2 반도체층(180)을 형성할 수 있다. 이때, 제2 반도체층(180)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법에 의해 형성될 수 있다.
제2 반도체층(180)은 실리콘에 게르마늄(Ge)을 포함하는 층으로서, 게르마늄(Ge) 물질의 함유량은 0% 초과 99% 이하일 수 있다.
본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다.
게르마늄(Ge) 물질의 함유량이 증가할수록 밴드 갭(band gap)이 감소하는 것을 알 수 있다. 이에 따라, 밴드 갭(band gap)이 감소할수록 장파장 대역의 빛의 흡수율이 증가할 수 있다.
제2 반도체층(180)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법을 이용하여 게르마늄(Ge)을 함유할 수 있다.
구체적으로, 동일한 챔버 내에서 온도, 압력, 제공되는 게르마늄(Ge)의 비율, 제공되는 게르마늄(Ge)의 양 등을 변경하여 제1 반도체층(160)이 형성된 태양 전지에 인 시튜(in-situ) 방법으로 제2 반도체층(180)을 형성할 수 있다.
한편, 액스 시튜(ex-situ) 방법은 제1 반도체층(160)이 형성된 태양 전지에 외부에서 빔 등을 이용하여 게르마늄(Ge)을 제1 반도체층(160)에 삽입한 후 열처리하여 제2 반도체층(180) 형성할 수 있다.
다음으로, 도 3c에 도시한 것처럼, 제2 반도체층(180)의 후면에 에미터부(121)의 형성을 위한 제1 도펀트층(120)을 형성할 수 있다. 본 실시예에서 에미터부(121)를 형성하기 위해 레이저 도핑(laser doping)을 이용할 수 있다. 즉, 여기서, 에미터부(121)가 형성되지 않는 부분에 식각 방지막(111)을 형성할 수 있다.
제1 도펀트층(120)은 붕소(B) 등과 같은 3가 원소의 불순물을 포함하는 불순물 도핑 물질을 포함할 수 있다.
한편, 이와 같은 에미터부(121)는 불순물 도핑 물질의 확산을 이용한 공정, 레이저 패터닝(laser patterning) 및 레이저 도핑을 이용한 공정, 또는 확산 방지막을 이용한 공정 등을 통해 형성될 수 있다.
제1 반도체층(160) 내에 에미터부(121)를 형성한 후, 제2 반도체층(180) 후면에 형성된 식각 방지막(111)을 제거할 수 있다.
다음으로, 도 3d에 도시한 것처럼, 제2 반도체층(180)의 후면에 후면 전계부(172)의 형성을 위한 제2 도펀트층(170)을 형성할 수 있다. 본실시예에서, 후면 전계부(172)를 형성하기 위해 레이저 도핑(laser doping)을 이용할 수 있다. 여기서, 후면 전계부(172)가 형성되지 않는 부분에 식각 방지막(111)을 형성할 수 있다.
제2 도펀트층(170)은 인(P) 등과 같은 5가 원소의 불순물을 포함하는 불순물 도핑 물질을 포함할 수 있다.
한편, 이와 같은 후면 전계부(172)는 불순물 도핑 물질의 확산을 이용한 공정, 레이저 패터닝(laser patterning) 및 레이저 도핑을 이용한 공정, 또는 확산 방지막을 이용한 공정 등을 통해 형성될 수 있다.
제1 반도체층(160) 내에 후면 전계부(172)를 형성한 후, 제2 반도체층(180) 후면에 형성된 식각 방지막(111)을 제거할 수 있다.
다음으로, 도 3e에 도시한 것처럼, 제1 반도체층(160) 내에 복수의 에미터부(121) 및 복수의 후면 전계부(172)를 형성할 수 있다.
구체적으로, 복수의 에미터부(121)는 반도체 기판(110)의 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는다. 이로 인해, 반도체 기판(110)과 복수의 에미터부(121) 간에 p-n 접합을 형성된다. 또한, 복수의 반도체 기판(110)과 복수의 에미터부(121)가 서로 다른 반도체 물질로 이루어져 있으므로, 반도체 기판(110)과 복수의 에미터부(121)는 이종 접합을 이룬다.
복수의 후면 전계부(172)는 반도체 기판(110)보다 높은 불순물 농도를 갖는 불순물 영역이 된다.
한편, 복수의 에미터부(121)와 복수의 후면 전계부(172)의 형성 순서는 변경 가능하다.
다음으로, 도 3f에 도시한 것처럼, 제2 반도체층(180)의 후면 전체면에 후면 보호막(192)을 형성할 수 있다. 이때, 후면 보호막(192)은 비결정질 반도체로 이루어질 수 있다. 예를 들어, 보호막(192)은 수소화된 진성 비정질 실리콘(intrinsic amorphous silicon, i-a-Si:H)으로 이루어질 수 있다.
이와 같은 후면 보호막(192)의 두께는 패시베이션 효과를 고려하여 60nm-140nm 사이에서 형성될 수 있다.
다음으로, 도 3g에 도시한 것처럼, 후면 보호막(192)의 일부 영역을 선택적으로 레이저를 조사할 수 있다.
다음으로, 도 3h에 도시한 것처럼, 레이저 조사 공정을 이용하여 복수의 개구부(H)를 형성할 수 있다. 이에 따라, 복수의 개구부(H)를 통해 제2 반도체층(180)의 일부분이 노출될 수 있다.
복수의 개구부(H)는 반도체 기판(110)의 후면 중 제1 전극(141)과 에미터부(121)가 연결되는 부분 및 제2 전극(142)과 후면 전계부(172)가 연결되는 부분에 형성될 수 있다.
이에 따라, 복수의 개구부(H)를 통해 제1 전극(141)과 에미터부(121) 그리고 제2 전극(142)과 후면 전계부(172)이 각각 전기적으로 연결될 수 있다.
이때, 반도체 기판(110)의 전면에 전면 보호막(190) 및 반사 방지막(130)을 증착 할 수 있다.
이러한 전면 보호막(190) 및 반사 방지막(130)은 예를 들어, 플라즈마 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD)과 같은 적층 공정으로 반도체 기판(110)의 전면에 형성될 수 있다.
반사 방지막(130)의 굴절률은 공기의 굴절률과 실리콘 기판(110)의 굴절률(예를 들어, 약 3.5) 사이의 굴절률, 예를 들어 약 1.9 내지 2.3의 굴절률을 가질 수 있다. 이로 인해, 공기에서부터 기판(110)으로의 굴절률 변화가 순차적으로 이루어지므로 반사 방지막(130)의 반사 방지 효과가 향상된다.
전면 보호막(190) 및 반사 방지막(130)은 단일막 구조 또는 다층막 구조로 형성될 수 있다.
이때, 전면 보호막(192)은 후면 보호막(191)과 동일한 공정으로 형성될 수 있다.
다음으로, 도 3i에 도시한 것처럼, 후면 보호막(192)의 개구부(H)를 통하여 에미터부(121)에 연결되는 제1 전극(141)을 형성하고, 후면 보호막(192)의 개구부(H)를 통하여 후면 전계부(172)에 연결되는 제2 전극(142)을 형성할 수 있다.
여기서, 제1 전극(141) 및 제2 전극(142)을 형성하는 방법으로는 증착법, 스크린 프린팅 방법과 도금(plating) 방법 등 어느 방법을 사용해도 무방하다. 그러나 얼라인 문제 및 공정 과정 중 반도체 기판(110)의 특성(예를 들어, 캐리어의 라이프 타임(life time))에 미치는 영향을 고려하면, 도금 방법으로 제1 전극(141)과 제2 전극(142)을 형성하는 것이 바람직하다.
한편, 제1 전극(141) 및 제2 전극(142)은 후면 보호막(192)의 일부분과 중첩되어 형성될 수 있다.
이하의 도 4는 본 발명이 적용되는 태양 전지(2)의 다른 일례를 설명하기 위한 도이다.
이하의 도 4에서는 도 1 및 도 2에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.
따라서, 도 4에 도시한 태양 전지(2)와 동일한 기능을 수행하는 구성요소에 대해서는 도 1 및 도 2와 동일한 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
도 4에 도시한 바와 같이, 제2 반도체층(182)은 반도체 기판(110), 즉 반도체 기판(110)의 후면에 위치하는 에미터부(121) 및 후면 전계부(172)의 후면에 위치할 수 있다.
이러한 제2 반도체층(182)은 실리콘-게르마늄(SiGe) 층일 수 있다.
반도체층(182)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법으로 형성될 수 있다.
반도체층(182)은 장파장 대역의 빛의 흡수율을 향상시킬 수 있다. 구체적으로, 도 6을 참조하면, 게르마늄(Ge)을 함유하는 제2 반도체층(180)에 의해 1000nm 이상의 장파장 대역의 빛을 함께 흡수함으로써, 태양 전지(2)의 효율이 더욱 증가할 수 있다.
실리콘-게르마늄(SiGe) 층인 제2 반도체층(180)을 포함하지 않는 태양 전지는 약 300nm-1100nm 파장 대역 즉, 단파장 대역의 빛만을 흡수하였다.
이에 따라, 실리콘-게르마늄(SiGe) 층인 제2 반도체층(180)을 포함하는 본 실시예에 따른 태양 전지(2)는 약 300nm-1100nm 파장 대역의 빛과 1100nm 이상의 파장 대역의 빛을 모두 흡수할 수 있다. 따라서, 태양 전지(2)의 효율이 더욱 증가할 수 있다.
또한, 제2 반도체층(180)에 함유되는 게르마늄(Ge) 물질의 함유량은 0% 초과 99% 이하일 수 있다. 본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다.
구체적으로, 도 7을 참조하면 게르마늄(Ge) 물질의 함유량이 10%일 때 밴드 갭(band gap)이 1.4eV이고, 게르마늄(Ge) 물질의 함유량이 36%일 때 밴드 갭(band gap)이 1.2eV이며, 게르마늄(Ge) 물질의 함유량이 50%일 때 밴드 갭(band gap)이 1.17eV이고, 게르마늄(Ge) 물질의 함유량이 66%일 때 밴드 갭(band gap)이 1.13eV이며, 게르마늄(Ge) 물질의 함유량이 100%일 때 밴드 갭(band gap)이 0.8 eV 일 수 있다.
다시 말하면, 게르마늄(Ge) 물질의 함유량이 증가할수록 밴드 갭(band gap)이 감소하는 것을 알 수 있다. 이에 따라, 밴드 갭(band gap)이 감소할수록 장파장 대역의 빛의 흡수율이 증가할 수 있다.
따라서, 0% 초과 99% 이하의 게르마늄(Ge)이 함유된 제2 반도체층(180)에 의해 장파장 대역의 빛의 흡수함으로써, 태양 전지(1)의 효율이 증가할 수 있다. 본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다
도 5a 및 도 5b는 도 4에 도시된 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
먼저, 도 5a에 도시한 것처럼, 반도체 기판(110)의 전면을 텍스처링 표면으로 형성하고, 반도체 기판(110)의 후면에 터널층(152)을 형성하고, 터널층(152)의 후면에 제2 반도체층(182)을 형성할 수 있다.
이때, 제2 반도체층(182)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법에 의해 형성될 수 있다.
구체적으로, 제2 반도체층(182)은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법을 이용하여 게르마늄(Ge)을 함유할 수 있다.
제2 반도체층(182)에 함유되는 게르마늄(Ge) 물질의 함유량은 0% 초과 99% 이하일 수 있다. 본 실시예에서 제2 반도체층(180)에 함유된 게르마늄 물질의 함유량은 약 50%-100%일 때 광특성이 더욱 개선될 수 있다.
게르마늄(Ge) 물질의 함유량이 증가할수록 밴드 갭(band gap)이 감소하는 것을 알 수 있다. 이에 따라, 밴드 갭(band gap)이 감소할수록 장파장 대역의 빛의 흡수율이 증가할 수 있다.
다음으로, 도 5b에 도시한 것처럼, 터널층(152)과 제2 반도체층(182) 사이에 복수의 에미터부(121) 및 복수의 후면 전계부(172)를 형성할 수 있다.
구체적으로, 복수의 에미터부(121)는 반도체 기판(110)의 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는다. 이로 인해, 반도체 기판(110)과 복수의 에미터부(121) 간에 p-n 접합을 형성된다. 또한, 복수의 반도체 기판(110)과 복수의 에미터부(121)가 서로 다른 반도체 물질로 이루어져 있으므로, 반도체 기판(110)과 복수의 에미터부(121)는 이종 접합을 이룬다.
복수의 후면 전계부(172)는 반도체 기판(110)보다 높은 불순물 농도를 갖는 불순물 영역이 된다.
한편, 복수의 에미터부(121)와 복수의 후면 전계부(172)의 형성 순서는 변경 가능하다.
한편, 이와 같은 복수의 에미터부(121)와 복수의 후면 전계부(172)는 레이저 도핑(laser doping)을 이용한 공정, 불순물 도핑 물질의 확산을 이용한 공정, 레이저 패터닝(laser patterning) 및 레이저 도핑을 이용한 공정, 또는 확산 방지막을 이용한 공정 등을 통해 형성될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1, 2, 3: 태양 전지
130: 반사 방지막 110: 반도체 기판
152: 터널층: 121: 에미터부
172: 후면 전계부 160: 제1 반도체층
180: 제1 반도체층 192: 후면 보호막
141: 제1 전극 142: 제2 전극

Claims (19)

  1. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 후면에 형성되는 터널층;
    상기 터널층 위로 형성되는 제1 반도체층;
    상기 제1 반도체층의 후면에 형성되고, 게르마늄(Ge)을 포함하는 제2 반도체층;
    상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 상기 제1 반도체층 및 제2 반도체층에 도핑되어 상기 반도체 기판과 p-n 접합을 형성하는 제1 도핑부;
    상기 제1 도핑부와 교대로 위치하며 상기 제1 도전성 타입의 불순물이 상기 제1 반도체층 및 제2 반도체층에 고농도로 도핑된 제2 도핑부; 및
    상기 제1 도핑부에 전기적으로 연결되는 제1 전극;
    상기 제2 도핑부에 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제2 반도체층의 두께는 500nm 이하인 태양 전지.
  2. 제1항에 있어서,
    상기 제2 반도체층의 게르마늄 함유량은 0% 초과 99% 이하인 태양 전지.
  3. 제1항에 있어서,
    상기 제2 반도체층의 게르마늄 함유량은 50%-100%인 태양 전지.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 반도체층의 흡수 파장 대역은 1100nm 이상인 태양 전지.
  6. 제1항에 있어서,
    상기 제1 반도체층과 상기 제2 반도체층은 동일한 결정 구조를 갖는 태양 전지.
  7. 제1항에 있어서,
    상기 제1 도핑부와 상기 제2 도핑부 사이에 형성되며, 상기 제1 도핑부와 상기 제2 도핑부가 형성되지 않는 상기 터널층의 후면에 위치하는 진성 반도체층을 더 포함하는 태양 전지.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2 반도체층의 후면에 위치하며, 복수의 개구부를 포함하는 보호막을 더 포함하는 태양 전지.
  10. 제9항에 있어서,
    상기 복수의 개구부는 레이저 공정에 의해 형성되는 태양 전지.
  11. 제9항에 있어서,
    상기 개구부에 의해 상기 제2 반도체층의 일부가 노출되는 태양 전지.
  12. 제9항에 있어서,
    상기 제1 전극은 상기 개구부에 의해 상기 제1 도핑부와 연결되고, 상기 제2 전극은 상기 개구부에 의해 상기 제2 도핑부와 연결되는 태양 전지.
  13. 제1 도전성 타입의 불순물을 함유하는 반도체 기판의 후면에 터널층을 형성하는 단계;
    상기 터널층 상에 진성의 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층 상에 500nm 이하의 두께를 갖는 제2 반도체층을 형성하는 단계;
    상기 제2 반도체층과 상기 제1 반도체층에 n형 및 p형 불순물을 각각 확산시켜 제1 및 제2 도핑부를 형성하는 단계;
    상기 제2 반도체층 상에 보호막을 형성하는 단계;
    상기 보호막의 일부 영역을 선택적으로 열처리하여 개구부를 형성하는 단계;
    상기 개구부를 통하여 상기 제1 도핑부와 전기적으로 연결되는 제1 전극을 형성하는 단계; 및
    상기 개구부를 통하여 상기 제2 도핑부와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하고,
    상기 제2 반도체층은 게르마늄을 포함하는 태양 전지 제조 방법.
  14. 제13항에 있어서,
    상기 제2 반도체층의 게르마늄 함유량은 0% 초과 99% 이하인 태양 전지 제조 방법.
  15. 제13항에 있어서,
    상기 제2 반도체층의 게르마늄 함유량은 50%-100%인 태양 전지 제조 방법.
  16. 제13항에 있어서,
    상기 제1 반도체층과 상기 제2 반도체층은 인 시튜(in-situ) 방법 또는 액스 시튜(ex-situ) 방법으로 형성되는 태양 전지 제조 방법.
  17. 제13항에 있어서,
    상기 개구부는 레이저를 이용하여 형성되는 태양 전지 제조 방법.
  18. 제13항에 있어서,
    상기 보호막은 상기 개구부를 통해 상기 제2 반도체층의 일부를 노출하는 태양 전지 제조 방법.
  19. 제13항에 있어서,
    상기 보호막은 상기 반도체 기판의 후면 중 상기 제1 전극과 상기 제1 도핑부가 연결되는 부분 및 상기 제2 전극과 상기 제2 도핑부가 연결되는 부분을 제외한 나머지 영역에 형성되는 태양 전지 제조 방법.

KR1020160016446A 2016-02-12 2016-02-12 태양 전지 및 이의 제조 방법 KR101788163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160016446A KR101788163B1 (ko) 2016-02-12 2016-02-12 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160016446A KR101788163B1 (ko) 2016-02-12 2016-02-12 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170095004A KR20170095004A (ko) 2017-08-22
KR101788163B1 true KR101788163B1 (ko) 2017-11-15

Family

ID=59757768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016446A KR101788163B1 (ko) 2016-02-12 2016-02-12 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101788163B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256440A (zh) * 2018-09-17 2019-01-22 浙江爱旭太阳能科技有限公司 一种选择性钝化接触晶体硅太阳能电池及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223102B2 (ja) * 1995-06-05 2001-10-29 シャープ株式会社 太陽電池セルおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223102B2 (ja) * 1995-06-05 2001-10-29 シャープ株式会社 太陽電池セルおよびその製造方法

Also Published As

Publication number Publication date
KR20170095004A (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
US10680122B2 (en) Solar cell and method for manufacturing the same
KR101258938B1 (ko) 태양 전지
US20140099747A1 (en) Semiconductor device and method for manufacturing the same
US20130206222A1 (en) Solar cell
US20110056545A1 (en) Solar cell
KR101630526B1 (ko) 태양 전지
EP2680313B1 (en) Solar cell
US20120118372A1 (en) Solar cell
US20170236972A1 (en) Solar cell and method of manufacturing the same
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
US20140196777A1 (en) Solar cell and method for manufacturing the same
KR102173644B1 (ko) 태양 전지 및 이의 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR20120088029A (ko) 태양 전지 및 그 제조 방법
KR101755624B1 (ko) 태양 전지의 제조 방법
KR101788163B1 (ko) 태양 전지 및 이의 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101925929B1 (ko) 태양 전지 및 그의 제조 방법
KR101897168B1 (ko) 태양 전지
KR101661364B1 (ko) 태양 전지의 제조 방법
KR20170095131A (ko) 태양 전지 및 이의 제조 방법
KR101741181B1 (ko) 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right