KR101630092B1 - 칩 전자부품의 제조방법 - Google Patents
칩 전자부품의 제조방법 Download PDFInfo
- Publication number
- KR101630092B1 KR101630092B1 KR1020140189117A KR20140189117A KR101630092B1 KR 101630092 B1 KR101630092 B1 KR 101630092B1 KR 1020140189117 A KR1020140189117 A KR 1020140189117A KR 20140189117 A KR20140189117 A KR 20140189117A KR 101630092 B1 KR101630092 B1 KR 101630092B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal magnetic
- magnetic plate
- thermosetting resin
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 221
- 239000002184 metal Substances 0.000 claims abstract description 221
- 238000000034 method Methods 0.000 claims abstract description 49
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 229920001187 thermosetting polymer Polymers 0.000 claims description 44
- 239000006247 magnetic powder Substances 0.000 claims description 21
- 239000000843 powder Substances 0.000 claims description 21
- 239000012634 fragment Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 8
- 239000013039 cover film Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 238000010298 pulverizing process Methods 0.000 claims description 2
- 239000000696 magnetic material Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 22
- 230000035699 permeability Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 18
- 239000002245 particle Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000005300 metallic glass Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000002706 hydrostatic effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 235000004431 Linum usitatissimum Nutrition 0.000 description 2
- 240000006240 Linum usitatissimum Species 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 235000004426 flaxseed Nutrition 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920006389 polyphenyl polymer Polymers 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F2017/048—Fixed inductances of the signal type with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
- Y10T29/49078—Laminated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
본 발명은 내부 코일부가 매설된 자성체 본체를 형성하는 단계; 및 상기 자성체 본체의 상부 및 하부 중 적어도 하나에, 금속 자성판을 포함하는 커버부를 형성하는 단계;를 포함하는 칩 전자부품의 제조방법에 관한 것이다.
Description
본 발명은 칩 전자부품의 제조방법에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
인덕터는 자성 재료를 포함하는 자성체 본체 내에 내부 코일부를 형성한 후, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.
본 발명은 높은 인덕턴스(Inductance, L), 우수한 Q 특성(quality factor) 및 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성)을 갖는 칩 전자부품의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 내부 코일부가 매설된 자성체 본체의 상부 및 하부 중 적어도 하나에 금속 자성판을 형성하는 칩 전자부품의 제조방법을 제공한다.
본 발명의 일 실시형태에 따르면, 높은 인덕턴스를 구현하고, 우수한 Q 특성 및 DC-Bias 특성을 가지는 칩 전자부품을 제조할 수 있다.
도 1은 본 발명의 일 실시형태에 따라 제조된 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 다른 실시형태에 따라 제조된 칩 전자부품의 LT 방향의 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시형태에 따른 칩 전자부품의 자성체 본체를 형성하는 공정을 설명하는 도면이다.
도 6a 내지 도 6e는 본 발명의 일 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일 실시형태에 따른 금속 자성판의 분쇄된 형태를 나타낸 개략 사시도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 다른 실시형태에 따라 제조된 칩 전자부품의 LT 방향의 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시형태에 따른 칩 전자부품의 자성체 본체를 형성하는 공정을 설명하는 도면이다.
도 6a 내지 도 6e는 본 발명의 일 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일 실시형태에 따른 금속 자성판의 분쇄된 형태를 나타낸 개략 사시도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서는 본 발명의 일 실시형태에 따라 제조된 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만, 반드시 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따라 제조된 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 1을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터가 개시된다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 내부 코일부(41, 42), 상기 자성체 본체(50)의 외측에 배치되어 상기 내부 코일부(41, 42)와 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)은 절연 기판(20)의 일면에 평면 코일 형상의 제 1 내부 코일부(41)가 형성되고, 상기 절연 기판(20)의 일면과 대향하는 타면에 평면 코일 형상의 제 2 내부 코일부(42)가 형성된다.
상기 제 1 및 제 2 내부 코일부(41, 42)는 스파이럴(spiral) 형상으로 형성될 수 있으며, 상기 절연 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 내부 코일부(41, 42)는 상기 절연 기판(20)을 관통하여 형성되는 비아(미도시)를 통해 전기적으로 접속된다.
상기 절연 기판(20)의 중앙부는 관통되어 관통 홀을 형성하고, 상기 관통 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(L)를 향상시킬 수 있다.
다만, 상기 절연 기판(20)은 반드시 포함되는 것은 아니며, 절연 기판을 포함하지 않고, 금속 와이어(wire)로 내부 코일부를 형성할 수도 있다.
상기 절연 기판(20)의 일면에 형성된 제 1 내부 코일부(41)의 일 단부는 자성체 본체(50)의 길이(L) 방향의 일 단면으로 노출되며, 절연 기판(20)의 타면에 형성된 제 2 내부 코일부(42)의 일 단부는 자성체 본체(50)의 길이(L) 방향의 타 단면으로 노출된다.
다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 내부 코일부(41, 42)의 각각의 일 단부는 상기 자성체 본체(50)의 적어도 일면으로 노출될 수 있다.
상기 자성체 본체(50)의 단면으로 노출되는 상기 제 1 및 제 2 내부 코일부(41, 42) 각각과 접속하도록 상기 자성체 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)이 형성된다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 2를 참조하면, 본 발명의 일 실시형태에 따라 제조된 칩 전자부품(100)의 자성체 본체(50)는 금속 자성체 분말(51)을 포함한다. 다만, 이에 반드시 제한되는 것은 아니며, 자기 특성을 나타내는 자성 분말이라면 포함할 수 있다.
본 발명의 일 실시형태에 따라 제조된 칩 전자부품(100)은 상기 금속 자성체 분말(51)을 포함하는 자성체 본체(50)의 상부 및 하부 중 적어도 하나에 금속 자성판(71)을 포함하는 커버부(70)가 형성된다.
상기 자성체 본체(50)와 커버부(70) 사이의 경계는 주사전자현미경(SEM, Scanning Electron Microscope)을 이용하여 확인할 수 있으나, 반드시 주사전자현미경(SEM)으로 관찰되는 경계로 상기 자성체 본체(50)와 커버부(70)가 구분되는 것은 아니며, 금속 자성판(71)이 포함되는 영역을 커버부(70)로 구분할 수 있다.
상기 금속 자성판(71)을 포함하는 커버부(70)는 금속 자성체 분말(51)을 포함하는 자성체 본체(50)보다 큰 투자율을 갖는다. 또한, 상기 금속 자성판(71)을 포함하는 커버부(70)는 자속(magnetic flux)이 외부로 유출되는 것을 방지하는 역할을 할 수 있다.
이에 따라, 본 발명의 일 실시형태에 따라 제조된 칩 전자부품(100)은 높은 인덕턴스 및 우수한 DC-Bias 특성을 구현할 수 있다.
상기 금속 자성체 분말(51)은 구형 분말 또는 편상형의 플레이크(flake) 분말일 수 있다.
상기 금속 자성체 분말(51)은 철(Fe), 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 결정질 또는 비정질 금속일 수 있다.
예를 들어, 상기 금속 자성체 분말(51)은 Fe-Si-B-Cr계 구형의 비정질 금속일 수 있다.
상기 금속 자성체 분말(51)은 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함된다.
상기 금속 자성판(71)은 상기 금속 자성체 분말(51)에 비하여 약 2~10배 정도의 매우 큰 투자율을 나타내며, 판의 형태로 자성체 본체(50)의 상부 및 하부에 배치되어 외부로의 자속(magnetic flux) 누설을 방지할 수 있다.
상기 금속 자성판(71)은 철(Fe), 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 결정질 또는 비정질 금속으로 이루어질 수 있다.
본 발명의 일 실시형태에 따른 상기 금속 자성판(71)은 분쇄되어 다수의 금속 단편(71a)으로 이루어진다.
금속 자성판을 분쇄하지 않고 판 형태 그대로 사용하게 되면 상기 금속 자성체 분말(51)에 비하여 약 2~10배 정도의 매우 큰 투자율을 나타내기는 하나, 와전류에 의한 코어 로스(core loss)가 매우 증가하여 Q 특성이 나빠지게 된다.
이에 본 발명의 일 실시형태는 상기 금속 자성판(71)을 분쇄하여 다수의 금속 단편(71a)을 형성하도록 함으로써 고 투자율을 구현함과 동시에 코어 로스(core loss)를 개선하였다.
이에 따라, 본 발명의 일 실시형태에 따라 제조된 칩 전자부품(100)은 투자율을 향상시켜 높은 인덕턴스를 확보하면서도 우수한 Q 특성을 만족시킬 수 있다.
상기 커버부(70)는 상기 금속 자성판(71)의 상부 및 하부 중 적어도 하나에 배치된 열경화성 수지층(72)을 더 포함한다.
상기 열경화성 수지층(72)은 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지를 포함할 수 있다.
상기 분쇄된 금속 자성판(71)의 인접하는 금속 단편(71a) 사이는 열경화성 수지(72a)가 충진된다.
상기 인접하는 금속 단편(71a) 사이의 공간에 충진된 열경화성 수지(72a)가 인접하는 금속 단편(71a)들을 절연시킨다.
이에 따라, 금속 자성판(71)의 코어 로스(core loss)를 줄이고, Q 특성을 향상시킬 수 있다.
도 3은 본 발명의 다른 실시형태에 따라 제조된 칩 전자부품의 LT 방향의 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따라 제조된 칩 전자부품(100)의 커버부(70)는 복수의 금속 자성판(71)을 포함한다.
상기 커버부(70)는 복수 층으로 적층된 금속 자성판(71)을 포함한다.
상기 커버부(70)는 복수의 금속 자성판(71)과 열경화성 수지층(72)이 교대로 적층되어 형성된다.
상기 복수의 금속 자성판(71) 사이에는 열경화성 수지층(72)이 형성되어 인접하게 적층된 금속 자성판(71)을 절연시킨다.
상기 분쇄된 금속 자성판(71)의 인접하는 금속 단편(71a) 사이는 열경화성 수지(72a)가 충진되며, 상기 인접하는 금속 단편(71a) 사이의 공간에 충진된 열경화성 수지(72a)가 인접하는 금속 단편(71a)들을 절연시킨다.
상기 커버부(70)는 복수의 금속 자성판(71)을 포함함으로써 투자율을 더욱 향상시키고, 보다 높은 인덕턴스를 확보할 수 있다.
보다 바람직하게는 상기 커버부(70)는 4층 이상의 금속 자성판(71)을 포함할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 도면이다.
도 4a를 참조하면, 먼저, 내부 코일부(41, 42)가 매설된 자성체 본체(50)를 형성한다.
상기 자성체 본체(50)는 금속 자성체 분말(51)을 포함한다.
상기 자성체 본체(50)를 형성하는 방법은 특별히 제한되지 않으며, 내부 코일부가 매설된 금속 자성체 분말-수지 복합체를 형성할 수 있는 방법이라면 적용 가능하다.
한편, 상기 자성체 본체(50)는 평균 입경이 큰 금속 자성체 분말과, 그보다 평균 입경이 작은 금속 자성체 분말을 혼합하여 포함할 수 있다.
평균 입경이 큰 금속 자성체 분말은 보다 고 투자율을 구현할 수 있으며, 평균 입경이 작은 금속 자성체 분말은 평균 입경이 큰 금속 자성체 분말과 함께 혼합되어 충진율을 향상시킬 수 있다. 충진율이 향삼됨에 따라 투자율을 더욱 향상시킬 수 있다.
또한, 평균 입경이 큰 금속 자성체 분말을 사용할 경우 고 투자율을 구현할 수 있으나 코어 로스(core loss)가 증가하게 되는데, 평균 입경이 작은 금속 자성체 분말은 저손실 재료이기 때문에 이를 함께 혼합함으로써 평균 입경이 큰 금속 자성체 분말을 사용함에 따라 증가되는 코어 로스(core loss)를 보완하여 Q 특성을 함께 향상시킬 수 있다.
이에 따라, 평균 입경이 큰 금속 자성체 분말과, 그보다 평균 입경이 작은 금속 자성체 분말을 혼합하여 포함함으로써 인덕턴스 및 Q 특성을 향상시킬 수 있다.
그러나, 이와 같이 평균 입경이 큰 금속 자성체 분말과, 그보다 평균 입경이 작은 금속 자성체 분말의 혼합만으로는 투자율 향상에 한계가 있다.
이에 본 발명의 일 실시형태는 상기 금속 자성판(71)을 더 형성함으로써 투자율을 더욱 향상시켰다.
도 4b를 참조하면, 상기 자성체 본체(50)의 상부 및 하부에 금속 자성판(71)을 포함하는 커버부(70)를 형성한다.
상기 자성체 본체(50)와 금속 자성판(71)을 포함하는 커버부(70)는 라미네이트법이나 정수압 프레스법을 통해 압착 및 경화하여 일체를 이루도록 할 수 있다.
상기 금속 자성체 분말(51)을 포함하는 자성체 본체(50)의 두께를 t1, 상기 금속 자성판(71)을 포함하는 커버부(70)의 두께를 t2라 하면, 상기 커버부(70)의 두께(t2)는 자성체 본체(50)의 두께(t1)의 10% 내지 30%일 수 있다.
상기 커버부(70)의 두께(t2)가 자성체 본체(50)의 두께(t1)의 10% 미만일 경우 투자율 향상 및 누설 자속(magnetic flux) 감소의 효과가 떨어질 수 있으며, 30%를 초과할 경우 코어 로스(core loss)가 증가하고, Q 특성이 나빠질 수 있다.
한편, 도 4a 및 도 4b에서는 상기 금속 자성판(71)을 자성체 본체(50)의 최상부 및 최하부에 배치하여 커버부(70)를 형성하는 것으로 도시하였으나, 반드시 이에 제한되는 것은 아니며, 당업자가 활용할 수 있는 범위 내에서 적어도 한 층의 금속 자성판을 형성하여 본 발명의 효과를 구현할 수 있는 방법이라면 가능하다.
예를 들어, 상기 금속 자성판(71)을 포함하는 커버부(70)는 자성체 본체(50)의 측면에도 형성될 수 있으며, 자성체 본체(50)의 최상부 및 최하부가 아닌 내부 영역에 형성될 수도 있다.
도 5a 및 도 5b는 본 발명의 일 실시형태에 따른 칩 전자부품의 자성체 본체를 형성하는 공정을 설명하는 도면이다.
도 5a를 참조하면, 절연 기판(20)의 일면 및 타면에 제 1 및 제 2 내부 코일부(41, 42)를 형성한다.
상기 절연 기판(20)에 비아 홀(미도시)를 형성하고, 상기 절연 기판(20) 상에 개구부를 갖는 도금 레지스트를 형성한 후, 상기 비아 홀 및 개구부를 도금에 의해 도전성 금속으로 충진하여 제 1 및 제 2 내부 코일부(41, 42)와, 이를 연결하는 비아(미도시)를 형성할 수 있다.
상기 제 1 및 제 2 내부 코일부(41, 42)와 비아는 전기 전도성이 뛰어난 도전성 금속으로 형성될 수 있으며, 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
다만, 내부 코일부(41, 42)의 형성 방법은 이와 같은 도금 공정으로 반드시 제한되는 것은 아니며, 금속 와이어(wire)로 내부 코일부를 형성할 수도 있다.
상기 제 1 및 제 2 내부 코일부(41, 42) 상에 제 1 및 제 2 내부 코일부(41, 42)를 피복하는 절연막(미도시)을 형성할 수 있다.
상기 절연막(미도시)은 스크린 인쇄법, 포토 레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다.
상기 제 1 및 제 2 내부 코일부(41, 42)는 절연막(미도시)으로 피복되어 자성체 본체(50)를 이루는 자성 재료와 직접 접촉되지 않을 수 있다.
상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
상기 절연 기판(20)은 제 1 및 제 2 내부 코일부(41, 42)가 형성되지 않은 영역의 중앙부가 제거되어 코어부 홀(55')이 형성된다.
상기 절연 기판(20)의 제거는 기계적 드릴, 레이저 드릴, 샌드 블래스트, 펀칭 가공 등을 통해 수행할 수 있다.
도 5b를 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)의 상부 및 하부에 자성체 시트(50')를 적층한다.
상기 자성체 시트(50')는 금속 자성체 분말(51), 열경화성 수지, 바인더 및 용제 등의 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제조할 수 있다.
상기 금속 자성체 분말(51)은 구형 분말 또는 편상형의 플레이크(flake) 분말을 사용할 수 있다.
상기 자성체 시트(50')를 제조할 때, 평균 입경이 큰 금속 자성체 분말과, 그보다 평균 입경이 작은 금속 자성체 분말을 혼합하여 제조할 수 있다.
상기 자성체 시트(50')는 금속 자성체 분말(51)이 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 제조된다.
상기 자성체 시트(50')를 적층하고, 압착 및 경화하여 내부 코일부(41, 42)가 매설된 자성체 본체(50)를 형성한다.
이때, 상기 코어부 홀(55')이 자성 재료로 충진되어 코어부(55)를 형성한다.
다만, 도 5b에서는 자성체 시트(50')를 적층하여 자성체 본체(50)를 형성하는 공정을 도시하였으나, 반드시 이에 제한되는 것은 아니며, 내부 코일부가 매설된 금속 자성체 분말-수지 복합체를 형성할 수 있는 방법이라면 적용 가능하다.
도 6a 내지 도 6e는 본 발명의 일 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
도 6a를 참조하면, 지지 필름(91) 상에 금속 자성판(71') 및 열경화성 수지층(72)을 교대로 적층하여 적층체(70')를 형성한다.
상기 지지 필름(91)은 상기 적층체(70')를 지지할 있는 것이라면 특별히 제한되지 않으며, 예를 들어, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리이미드 필름, 폴리에스테르 필름, 폴리페닐린설페이드(PPS) 필름, 폴리프로필렌(PP) 필름, 폴리테레프탈레이트(PTFE)와 같은 불소 수지계 필름 등을 사용할 수 있다.
상기 지지 필름(91)의 두께는 20㎛ 내지 50㎛일 수 있다.
상기 금속 자성판(71')은 철(Fe), 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 결정질 또는 비정질 금속으로 이루어질 수 있다.
상기 금속 자성판(71')의 두께(ta)는 5㎛ 내지 50㎛일 수 있다.
상기 금속 자성판(71')의 두께(ta)가 5㎛ 미만일 경우 투자율 향상 및 누설 자속(magnetic flux) 감소의 효과가 떨어질 수 있으며, 50㎛를 초과할 경우 분쇄가 어렵고, 코어 로스(core loss)가 증가하여 Q 특성이 나빠질 수 있다.
상기 열경화성 수지층(72)은 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지를 포함할 수 있다.
상기 열경화성 수지층(72)의 두께(tb)는 상기 금속 자성판(71')의 두께(ta)의 1.0 내지 2.5배 일 수 있다.
상기 열경화성 수지층(72)의 두께(tb)가 상기 금속 자성판(71')의 두께(ta)의 1.0 배 미만일 경우 인접하는 금속 자성판(71') 및 금속 단편(71a) 간의 절연 효과가 떨어질 수 있으며, 2.5배를 초과할 경우 투자율 향상의 효과가 저하될 수 있다.
보다 바람직하게는, 상기 열경화성 수지층(72)의 두께(tb)는 상기 금속 자성판(71')의 두께(ta)의 1.5배 내지 2.0배일 수 있다.
도 6a에서는 4층의 금속 자성판(71')이 적층된 적층체(70')를 도시하였으나, 이에 반드시 제한되는 것은 아니며, 적어도 한 층의 금속 자성판(71')과, 상기 금속 자성판(71')의 상부 및 하부 중 적어도 하나에 열경화성 수지층(72)이 적층된 적층체(70')를 형성할 수 있다.
다만, 보다 바람직하게는 4층 이상의 금속 자성판(71')을 적층할 수 있다.
도 6b를 참조하면, 상기 적층체(70') 상에 커버 필름(92)을 형성한다.
상기 커버 필름(92)은 상기 적층체(70')를 압착하여 금속 자성판(71')을 분쇄하는 과정에서 금속 자성판이 그대로 한 층을 이루며 분쇄될 수 있도록 고정시키는 역할을 할 수 있다.
상기 커버 필름(92)은 상기 적층체(70')를 고정할 있는 것이라면 특별히 제한되지 않으며, 예를 들어, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리이미드 필름, 폴리에스테르 필름, 폴리페닐린설페이드(PPS) 필름, 폴리프로필렌(PP) 필름, 폴리테레프탈레이트(PTFE)와 같은 불소 수지계 필름, 에폭시 수지 필름 등을 사용할 수 있다.
상기 커버 필름(92)의 두께는 10㎛ 내지 25㎛일 수 있다.
도 6c를 참조하면, 상기 지지 필름(91) 및 커버 필름(92)이 형성된 적층체(70')를 압착하여 금속 자성판(71')을 분쇄한다.
금속 자성판을 분쇄하지 않고 판 형태 그대로 사용하게 되면 금속 자성체 분말(51)에 비하여 약 2~10배 정도의 매우 큰 투자율을 나타내기는 하나, 와전류에 의한 손실이 매우 증가하여 Q 특성이 나빠지게 된다.
이에 본 발명의 일 실시형태는 상기 금속 자성판(71')을 분쇄하여 다수의 금속 단편(71a)을 형성하도록 함으로써 고 투자율을 구현함과 동시에 코어 로스(core loss)를 개선하고자 하였다.
상기 금속 자성판(71')은 분쇄되어 다수의 금속 단펀(71a)을 형성하게 되면 투자율은 다소 감소하나, 여전히 높은 투자율을 나타낼 수 있으며, 투자율의 감소보다 와전류 손실의 저하가 더 크게 이루어진다.
상기 금속 자성판(71')을 분쇄하는 방법은 예를 들어, 도 6c에 도시된 바와 같이 적층체(70')를 형성한 후 적층체(70')의 상부 및 하부에 배치된 롤러(210, 220)를 통과시킴으로써 금속 자성판(71')을 다수의 금속 단편(71a)으로 분쇄할 수 있다.
상기 금속 자성판(71')은 결정질 또는 비정질 금속일 수 있으나, 열처리하여 결정질을 형성하게 되면 보다 효과적으로 분쇄할 수 있다.
상기 롤러(210, 220)는 금속 롤러, 고무 롤러 등일 수 있으며, 외면에 복수의 요철이 형성된 롤러를 사용할 수 있다.
다만, 금속 자성판(71')을 분쇄하는 방법은 반드시 이에 제한되는 것은 아니며, 본 발명의 효과를 구현할 수 있도록 금속 자성판(71')을 다수의 금속 단편(71a)으로 분쇄할 수 있는 방법이라면 당업자가 활용할 수 있는 범위 내에서 적용 가능하다.
도 6d를 참조하면, 금속 자성판(71)은 분쇄되어 다수의 금속 단편(71a)으로 이루어진다.
상기 금속 자성판(71)은 인접하는 금속 단편(71a)끼리 서로 대응되는 형상을 갖도록 분쇄된다.
금속 자성판이 분쇄되어 형성된 금속 단편(71a)들은 분쇄된 후 불규칙적으로 분산되는 것이 아니라, 분쇄된 상태 그대로 한 층을 이루며 위치하기 때문에 인접하는 금속 단편(71a)끼리 서로 대응되는 형상을 갖게 된다.
즉, 인접하는 금속 단편(71a)끼리 서로 대응되는 형상을 갖는다는 의미는 인접하는 금속 단편(71a)끼리 완벽하게 정합한다는 것은 아니며, 금속 단편(71a)들이 분쇄된 상태 그대로 한 층을 이루며 위치하고 있는 것을 확인할 수 있는 정도를 말한다.
상기 분쇄된 금속 자성판(71)의 인접하는 금속 단편(71a) 사이는 열경화성 수지(72a)가 충진된다.
상기 열경화성 수지(72a)는 상기 적층체(70')를 압착하여 금속 자성판을 분쇄하는 과정에서 상기 열경화성 수지층(72)의 열경화성 수지가 인접하는 금속 단편(71a) 사이의 공간에 침투하여 형성될 수 있다.
상기 인접하는 금속 단편(71a) 사이의 공간에 충진된 열경화성 수지(72a)가 인접하는 금속 단편(71a)들을 절연시킨다.
이에 따라, 금속 자성판(71)의 코어 로스(core loss)를 줄이고, Q 특성을 향상시킬 수 있다.
도 6e를 참조하면, 상기 자성체 본체(50)의 상부 및 하부에, 상기 분쇄된 금속 자성판(71)을 포함하는 적층체(70')를 형성한다.
상기 자성체 본체(50)의 상부 및 하부에 분쇄된 금속 자성판(71)을 포함하는 적층체(70')를 형성하고, 라미네이트법이나 정수압 프레스법을 통해 압착 및 경화하여 자성체 본체(50)와 금속 자성판(71)을 포함하는 커버부(70)가 일체를 이루도록 할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시형태에 따른 금속 자성판의 분쇄된 형태를 나타낸 개략 사시도이다.
도 7a를 참조하면, 본 발명의 일 실시형태에 따른 금속 자성판(71)은 격자(lattice) 형태의 금속 단편(71a)을 갖도록 분쇄된다.
도 7a에서는 격자(lattice) 형태의 금속 단편(71a)을 갖도록 분쇄된 금속 자성판(71)을 도시하였으나, 반드시 이에 제한되지는 않으며, 당업자가 활용할 수 있는 범위 내에서 규칙적인 형상으로 분쇄된 금속 자성판(71)이라면 모두 적용 가능하다.
규칙적으로 분쇄되어 형성되는 금속 단편(71a)의 개수, 체적, 형상 등은 특별히 제한되지는 않으며, 본 발명의 효과를 구현할 수 있는 구조라면 가능하다.
보다 바람직하게는, 상기 규칙적으로 분쇄되어 형성된 금속 단편(71a)은 길이-폭(L-W) 방향의 단면, 즉, 금속 단편(71a)의 상면 또는 하면의 면적(a)이 20㎛2 내지 5,000㎛2일 수 있다.
상기 금속 단편(71a)의 상면 또는 하면의 면적(a)이 20㎛2 미만일 경우 투자율이 현저히 저하될 수 있으며, 5,000㎛2를 초과할 경우 와전류에 의한 손실이 커져 Q 특성이 나빠질 수 있다.
7b를 참조하면, 본 발명의 다른 실시형태에 따른 금속 자성판(71)은 비정형의 금속 단편(71a)을 갖도록 분쇄된다.
금속 자성판(71)은 반드시 규칙적인 형상으로 분쇄되어야 하는 것은 아니며, 도 7b에 도시된 바와 같이, 본 발명의 효과를 구현할 수 있는 범위 내에서 비정형 형상으로 분쇄하는 것도 가능하다.
상기 비정형 형상으로 분쇄되어 형성된 금속 단편(71a)은 길이-폭(L-W) 방향의 단면, 즉, 금속 단편(71a)의 상면 또는 하면의 면적(a) 평균이 20㎛2 내지 5,000㎛2일 수 있다.
한편, 앞서 설명한 바와 같이 상기 분쇄된 금속 자성판(71)의 인접하는 금속 단편(71a) 사이는 열경화성 수지(72a)가 충진되며, 상기 인접하는 금속 단편(71a) 사이의 공간에 충진된 열경화성 수지(72a)가 인접하는 금속 단편(71a)들을 절연시킨다.
도 8a 내지 도 8d는 본 발명의 다른 실시형태에 따른 칩 전자부품의 금속 자성판을 포함하는 커버부를 형성하는 공정을 설명하는 도면이다.
도 8a를 참조하면, 내부에 내부 코일부(41, 42)가 매설된 자성체 본체(50)를 형성한다.
상기 자성체 본체(50)를 형성하는 방법은 특별히 제한되지 않으나, 예를 들어, 도 5a 및 도 5b에 도시된 바와 같이 자성체 시트(50')를 적층하여 자성체 본체(50)를 형성할 수 있다.
도 8b를 참조하면, 상기 자성체 본체(50)의 상부 및 하부에 금속 자성판(71')을 적층한다.
이때, 상기 금속 자성판(71')의 상부 및 하부 중 적어도 하나에 열경화성 수지층(72)을 더 적층한다.
도 8b에서는 자성체 본체(50)의 상부 및 하부 각각에 한 층의 금속 자성판(71')을 적층한 것을 도시하였으나, 이에 반드시 제한되는 것은 아니며, 자성체 본체(50)의 상부 및 하부 중 적어도 하나에 금속 자성판(71')이 적층될 수 있으며, 2층 이상의 금속 자성판(71')이 적층될 수 있다. 2층 이상의 금속 자성판(71')이 적층될 때에는 금속 자성판(71')과 열경화성 수지층(72)이 교대로 적층될 수 있다.
도 8c를 참조하면, 상기 자성체 본체(50) 상에 적층된 금속 자성판(71')을 압착하여 분쇄한다.
즉, 도 6a 내지 도 6e에 도시된 바와 같이 금속 자성판(71')을 먼저 분쇄하여 다수의 금속 단편(71a)으로 이루어진 금속 자성판(71)을 자성체 본체(50) 상에 형성할 수도 있으나, 도 8a 내지 도 8d는 본 발명의 다른 실시형태에 따라 분쇄되지 않은 금속 자성판(71')을 자성체 본체(50)에 형성한 후 압착 과정을 통해 다수의 금속 단편(71a)으로 분쇄할 수도 있다.
도 8d를 참조하면, 상기 자성체 본체(50)의 상부 및 하부에, 상기 분쇄되어 다수의 금속 단편(71a)으로 이루어진 금속 자성판(71)을 포함하는 커버부(70)가 형성된다.
즉, 상기 자성체 본체(50) 상에 분쇄하지 않은 금속 자성판(71')을 형성한 후, 라미네이트법이나 정수압 프레스법을 통해 압착 및 경화하여 금속 자성판을 다수의 금속 단편(71a)으로 분쇄하고, 상기 자성체 본체(50)와 금속 자성판(71)을 포함하는 커버부(70)가 일체를 이루도록 할 수 있다.
상기 분쇄된 금속 자성판(71)의 인접하는 금속 단편(71a) 사이는 열경화성 수지(72a)가 충진된다.
상기 열경화성 수지(72a)는 압착하여 금속 자성판을 분쇄하는 과정에서 상기 열경화성 수지층(72)의 열경화성 수지가 인접하는 금속 단편(71a) 사이의 공간에 침투하여 형성될 수 있다.
상기 인접하는 금속 단편(71a) 사이의 공간에 충진된 열경화성 수지(72a)가 인접하는 금속 단편(71a)들을 절연시킨다.
본 발명의 일 실시형태에 따라 제조된 칩 전자부품(100)의 상기 금속 자성판(71)을 포함하는 커버부(70)의 표면 조도는 0.5㎛ 이하일 수 있다.
자성체 본체(50)의 최상부 및 최하부에 금속 자성판(71)을 포함하는 커버부(70)를 형성하지 않는 다른 실시형태의 경우, 표면 조도는 4㎛를 초과하여 크게 형성된다. 특히, 투자율 향상을 위하여 평균 입경이 큰 금속 자성체 분말을 사용할수록 표면 조도가 커지게 된다.
이와 같이 평균 입경이 큰 금속 자성체 분말은 자성체 본체의 표면에 돌출되게 되고, 개별 칩 사이즈로 절단된 자성체 본체를 연마하는 과정에서 돌출된 부위의 절연 코팅층이 박리되어 외부전극의 도금층 형성 시 도금 번짐 불량이 발생할 수 있다.
그러나, 본 발명의 일 실시형태는 금속 자성판(71)을 포함하는 커버부(70)를 형성함으로써 표면 조도를 0.5㎛ 이하로 개선할 수 있으며, 도금 번짐 현상을 방지할 수 있다.
상기 금속 자성판(71)은 분쇄되어 다수의 금속 단편(71a)으로 이루어지는데, 상기 금속 단편(71a)은 분쇄된 후 불규칙적으로 분산되는 것이 아니라, 분쇄된 상태 그대로 한 층을 이루며 위치하기 때문에 금속 자성체 분말과 달리 표면 조도가 0.5㎛ 이하로 형성될 수 있다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
100 : 칩 전자부품
20 : 절연 기판
41, 42 : 내부 코일부
50 : 자성체 본체
50' : 자성체 시트
51 : 금속 자성체 분말
55 : 코어부
70 : 커버부
70' : 적층체
71 : 금속 자성판
71a : 금속 단편
72 : 열경화성 수지층
81, 82 : 외부 전극
91 : 지지 필름
92 : 커버 필름
210, 220 : 롤러
20 : 절연 기판
41, 42 : 내부 코일부
50 : 자성체 본체
50' : 자성체 시트
51 : 금속 자성체 분말
55 : 코어부
70 : 커버부
70' : 적층체
71 : 금속 자성판
71a : 금속 단편
72 : 열경화성 수지층
81, 82 : 외부 전극
91 : 지지 필름
92 : 커버 필름
210, 220 : 롤러
Claims (23)
- 내부 코일부가 매설된 자성체 본체를 형성하는 단계; 및
상기 자성체 본체의 상부 및 하부 중 적어도 하나에, 다수의 금속 단편으로 분쇄된 금속 자성판을 포함하는 커버부를 형성하는 단계;
를 포함하는 칩 전자부품의 제조방법.
- 삭제
- 제 1항에 있어서,
상기 금속 자성판을 다수의 금속 단편으로 분쇄하기 위하여,
상기 금속 자성판의 상부 및 하부 중 적어도 하나에 열경화성 수지층을 적층하여 적층체를 형성하는 단계; 및
상기 적층체를 압착하여 상기 금속 자성판을 다수의 금속 단편으로 분쇄하는 단계;
를 포함하는 칩 전자부품의 제조방법.
- 제 3항에 있어서,
인접하는 상기 금속 단편 사이는 상기 열경화성 수지층의 열경화성 수지로 충진되는 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 자성판은 인접하는 금속 단편끼리 서로 대응되는 형상을 갖도록 분쇄하는 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 자성판은 규칙적인 형상으로 분쇄된 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 자성판은 비정형 형상으로 분쇄된 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 커버부는 복수의 금속 자성판이 적층된 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 커버부는 상기 금속 자성판과 열경화성 수지층이 교대로 적층된 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 자성판의 두께(ta)는 5㎛ 내지 50㎛인 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 단편의 상면 또는 하면의 면적(a)은 20㎛2 내지 5,000㎛2인 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 커버부의 두께(t2)는 상기 자성체 본체 두께(t1)의 10% 내지 30% 인 칩 전자부품의 제조방법.
- 제 1항에 있어서,
상기 금속 자성판은 철(Fe), 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품의 제조방법.
- 금속 자성판 및 상기 금속 자성판의 상부 및 하부 중 적어도 하나에 열경화성 수지층을 적층하여 적층체를 형성하는 단계;
상기 적층체를 압착하여 상기 금속 자성판을 다수의 금속 단편으로 분쇄하는 단계; 및
상기 금속 자성판이 분쇄된 적층체를 내부 코일부가 매설된 자성체 본체의 상부 및 하부 중 적어도 하나에 형성하는 단계;
를 포함하는 칩 전자부품의 제조방법.
- 제 14항에 있어서,
상기 적층체를 압착하는 단계에서,
인접하는 상기 금속 단편 사이는 상기 열경화성 수지층의 열경화성 수지로 충진되는 칩 전자부품의 제조방법.
- 제 14항에 있어서,
상기 적층체를 압착하는 단계는,
상기 적층체를 지지 필름 상에 형성한 후, 상기 적층체 상에 커버 필름을 형성하여 압착하는 칩 전자부품의 제조방법.
- 제 14항에 있어서,
상기 금속 자성판은 인접하는 금속 단편끼리 서로 대응되는 형상을 갖도록 분쇄되는 칩 전자부품의 제조방법.
- 제 14항에 있어서,
상기 적층체는 복수의 금속 자성판과 열경화성 수지층을 교대로 적층하여 형성하는 칩 전자부품의 제조방법.
- 제 14항에 있어서,
상기 자성체 본체는 금속 자성체 분말을 포함하는 칩 전자부품의 제조방법.
- 금속 자성체 분말을 포함하는 자성체 시트를 마련하는 단계;
내부 코일부의 상부 및 하부에 상기 자성체 시트를 적층하여 자성체 본체를 형성하는 단계;
상기 자성체 본체의 상부 및 하부 중 적어도 하나에 금속 자성판을 적층하는 단계; 및
상기 금속 자성판을 압착하여 다수의 금속 단편으로 분쇄하는 단계;
를 포함하는 칩 전자부품의 제조방법.
- 제 20항에 있어서,
상기 금속 자성판의 상부 및 하부 중 적어도 하나에 열경화성 수지층을 더 적층한 후 분쇄하는 칩 전자부품의 제조방법.
- 제 21항에 있어서,
상기 금속 자성판을 압착하는 단계에서,
인접하는 상기 금속 단편 사이는 상기 열경화성 수지층의 열경화성 수지로 충진되는 칩 전자부품의 제조방법.
- 제 20항에 있어서,
상기 금속 자성판은 인접하는 금속 단편끼리 서로 대응되는 형상을 갖도록 분쇄되는 칩 전자부품의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140189117A KR101630092B1 (ko) | 2014-12-24 | 2014-12-24 | 칩 전자부품의 제조방법 |
| US14/942,768 US10102969B2 (en) | 2014-12-24 | 2015-11-16 | Method of manufacturing electronic component |
| CN201510870652.5A CN105742029A (zh) | 2014-12-24 | 2015-12-02 | 制造电子组件的方法 |
| JP2015240396A JP6601955B2 (ja) | 2014-12-24 | 2015-12-09 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140189117A KR101630092B1 (ko) | 2014-12-24 | 2014-12-24 | 칩 전자부품의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101630092B1 true KR101630092B1 (ko) | 2016-06-13 |
Family
ID=56165016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140189117A KR101630092B1 (ko) | 2014-12-24 | 2014-12-24 | 칩 전자부품의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10102969B2 (ko) |
| JP (1) | JP6601955B2 (ko) |
| KR (1) | KR101630092B1 (ko) |
| CN (1) | CN105742029A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190106613A (ko) * | 2018-03-09 | 2019-09-18 | 삼성전기주식회사 | 코일 부품 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101681406B1 (ko) * | 2015-04-01 | 2016-12-12 | 삼성전기주식회사 | 코일 전자부품 및 그 제조방법 |
| US10763020B2 (en) * | 2017-01-30 | 2020-09-01 | Taiyo Yuden Co., Ltd. | Coil element |
| JP6909027B2 (ja) * | 2017-03-23 | 2021-07-28 | 東芝テック株式会社 | 非接触電力伝送装置および送電装置 |
| KR101963290B1 (ko) * | 2017-07-12 | 2019-03-28 | 삼성전기주식회사 | 코일 부품 |
| JP6750593B2 (ja) | 2017-10-17 | 2020-09-02 | 株式会社村田製作所 | インダクタ部品 |
| KR20190076587A (ko) * | 2017-12-22 | 2019-07-02 | 삼성전기주식회사 | 코일 전자부품 |
| US11380478B2 (en) * | 2018-03-09 | 2022-07-05 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| JP7067499B2 (ja) * | 2018-06-20 | 2022-05-16 | 株式会社村田製作所 | インダクタおよびその製造方法 |
| KR102105383B1 (ko) * | 2018-07-20 | 2020-04-28 | 삼성전기주식회사 | 코일 부품 |
| KR102678629B1 (ko) * | 2018-10-31 | 2024-06-27 | 삼성전기주식회사 | 코일 부품 및 코일 부품의 제조 방법 |
| US11961652B2 (en) | 2018-11-01 | 2024-04-16 | Tdk Corporation | Coil component |
| JP2020077839A (ja) * | 2018-11-01 | 2020-05-21 | Tdk株式会社 | コイル部品 |
| JP7334425B2 (ja) | 2019-02-28 | 2023-08-29 | Tdk株式会社 | コイル部品 |
| KR102244565B1 (ko) * | 2019-07-24 | 2021-04-26 | 삼성전기주식회사 | 코일 전자 부품 |
| JP7163882B2 (ja) * | 2019-08-07 | 2022-11-01 | 株式会社村田製作所 | インダクタ部品および電子部品 |
| KR20210136741A (ko) * | 2020-05-08 | 2021-11-17 | 삼성전기주식회사 | 코일 부품 |
| JP2021190539A (ja) * | 2020-05-28 | 2021-12-13 | 太陽誘電株式会社 | コイル部品 |
| TWI736509B (zh) * | 2020-12-09 | 2021-08-11 | 奇力新電子股份有限公司 | 薄膜電感及其製造方法 |
| JP7568053B2 (ja) | 2021-02-26 | 2024-10-16 | 株式会社村田製作所 | インダクタ部品 |
| WO2022181187A1 (ja) * | 2021-02-26 | 2022-09-01 | 株式会社村田製作所 | インダクタ部品 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317604A (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Ind Co Ltd | インダクタンス部品とそれを用いた電子機器 |
| JP3807438B2 (ja) * | 2002-10-31 | 2006-08-09 | 松下電器産業株式会社 | インダクタンス部品とそれを用いた電子機器 |
| JP2008166455A (ja) | 2006-12-28 | 2008-07-17 | Tdk Corp | コイル装置、及びコイル装置の製造方法 |
| KR20130109776A (ko) * | 2012-03-28 | 2013-10-08 | 삼성전기주식회사 | 공통 모드 필터용 기판 제조 방법 및 이에 따라 제조된 공통 모드 필터용 기판 |
| JP2014183307A (ja) * | 2013-03-15 | 2014-09-29 | Samsung Electro-Mechanics Co Ltd | インダクタ及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836749B2 (ja) * | 2006-10-30 | 2011-12-14 | 株式会社東芝 | 磁性シートの製造方法 |
| JP2008258399A (ja) | 2007-04-05 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2010087240A (ja) | 2008-09-30 | 2010-04-15 | Tdk Corp | 電子部品及び電子部品の製造方法 |
| JP4714779B2 (ja) | 2009-04-10 | 2011-06-29 | 東光株式会社 | 表面実装インダクタの製造方法とその表面実装インダクタ |
| JP5685827B2 (ja) | 2010-03-29 | 2015-03-18 | ソニー株式会社 | 磁性シート、アンテナモジュール及び電子機器 |
| CN103493158B (zh) * | 2011-04-25 | 2016-07-06 | 株式会社东芝 | 磁性片和使用其的非接触受电装置、电子设备及非接触充电装置 |
| JP5853508B2 (ja) | 2011-09-05 | 2016-02-09 | 株式会社村田製作所 | 積層インダクタ |
| KR101399023B1 (ko) * | 2011-12-21 | 2014-05-27 | 주식회사 아모센스 | 무선 충전기용 자기장 차폐시트 및 그의 제조방법과 이를 이용한 무선충전기용 수신장치 |
| KR20130077177A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전기주식회사 | 파워 인덕터 및 그 제조방법 |
| DE102014207636A1 (de) * | 2014-04-23 | 2015-10-29 | Würth Elektronik eiSos Gmbh & Co. KG | Verfahren zum Herstellen eines Induktionsbauteils und Induktionsbauteil |
-
2014
- 2014-12-24 KR KR1020140189117A patent/KR101630092B1/ko active IP Right Grant
-
2015
- 2015-11-16 US US14/942,768 patent/US10102969B2/en active Active
- 2015-12-02 CN CN201510870652.5A patent/CN105742029A/zh active Pending
- 2015-12-09 JP JP2015240396A patent/JP6601955B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807438B2 (ja) * | 2002-10-31 | 2006-08-09 | 松下電器産業株式会社 | インダクタンス部品とそれを用いた電子機器 |
| JP2005317604A (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Ind Co Ltd | インダクタンス部品とそれを用いた電子機器 |
| JP2008166455A (ja) | 2006-12-28 | 2008-07-17 | Tdk Corp | コイル装置、及びコイル装置の製造方法 |
| KR20130109776A (ko) * | 2012-03-28 | 2013-10-08 | 삼성전기주식회사 | 공통 모드 필터용 기판 제조 방법 및 이에 따라 제조된 공통 모드 필터용 기판 |
| JP2014183307A (ja) * | 2013-03-15 | 2014-09-29 | Samsung Electro-Mechanics Co Ltd | インダクタ及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190106613A (ko) * | 2018-03-09 | 2019-09-18 | 삼성전기주식회사 | 코일 부품 |
| KR102571896B1 (ko) * | 2018-03-09 | 2023-08-30 | 삼성전기주식회사 | 코일 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6601955B2 (ja) | 2019-11-06 |
| CN105742029A (zh) | 2016-07-06 |
| US10102969B2 (en) | 2018-10-16 |
| JP2016122836A (ja) | 2016-07-07 |
| US20160189863A1 (en) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630092B1 (ko) | 칩 전자부품의 제조방법 | |
| KR101630086B1 (ko) | 칩 전자부품 | |
| KR101681406B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR102138887B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| JP6058584B2 (ja) | 積層型電子部品及びその製造方法 | |
| KR101862401B1 (ko) | 적층형 인덕터 및 그 제조방법 | |
| KR102052766B1 (ko) | 칩 전자부품 | |
| KR20160081054A (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20140077346A (ko) | 파워 인덕터 및 그 제조 방법 | |
| KR101662206B1 (ko) | 파워 인덕터 | |
| KR101832554B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101681409B1 (ko) | 코일 전자부품 | |
| KR101719914B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR20160076656A (ko) | 파워인덕터 및 그 제조방법 | |
| US9899149B2 (en) | Electronic component and method of manufacturing the same | |
| US11469038B2 (en) | Coil electronic component | |
| US11538616B2 (en) | Coil electronic component | |
| KR20150007766A (ko) | 인덕터 및 그 제조 방법 | |
| CN111354533B (zh) | 线圈电子组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 4 |