KR101629063B1 - 전력 증폭기 - Google Patents

전력 증폭기 Download PDF

Info

Publication number
KR101629063B1
KR101629063B1 KR1020130011743A KR20130011743A KR101629063B1 KR 101629063 B1 KR101629063 B1 KR 101629063B1 KR 1020130011743 A KR1020130011743 A KR 1020130011743A KR 20130011743 A KR20130011743 A KR 20130011743A KR 101629063 B1 KR101629063 B1 KR 101629063B1
Authority
KR
South Korea
Prior art keywords
gate
supply voltage
voltage
power amplifier
common
Prior art date
Application number
KR1020130011743A
Other languages
English (en)
Other versions
KR20140024204A (ko
Inventor
전문석
우중린
정상화
김정현
권영우
Original Assignee
아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Publication of KR20140024204A publication Critical patent/KR20140024204A/ko
Application granted granted Critical
Publication of KR101629063B1 publication Critical patent/KR101629063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전력 증폭기는 공통 소스 증폭 스테이지 및 제 1 공통 게이트 증폭 스테이지를 포함한다. 공통 소스 증폭 스테이지는 게이트를 통하여 RF 입력 신호를 수신하는 공통 소스 트랜지스터를 포함한다. 제 1 공통 게이트 증폭 스테이지는 가변 공급 전압원과 상기 공통 소스 증폭 스테이지 사이에 캐스코드로 연결되어(connected in cascode), 상기 공통 소스 증폭 스테이지의 출력을 증폭한다. 제 1 공통 게이트 증폭 스테이지는 상기 공통 소스 트랜지스터와 캐스코드로 연결된 제 1 공통 게이트 트랜지스터; 및 상기 가변 공급 전압원의 가변 공급 전압에 기초하여 제 1 분배 전압을 생성하고, 상기 제 1 분배 전압을 버퍼링하여 생성된 제 1 게이트 바이어스 전압을 상기 제 1 공통 게이트 트랜지스터의 게이트에 공급하는 제 1 게이트 바이어스 컨트롤러를 포함한다.

Description

전력 증폭기{POWER AMPLIFIER}
본 발명은 전력 증폭기에 관한 것으로서, 보다 상세하게는 공급 전압 변조 식 캐스코드 전력 증폭기의 효율 향상에 관한 것이다.
최근, 통신 시스템에 채용되는 트랜시버 시스템 전체를 하나의 집적 회로(Integrated Circuit; IC)에 집적하기 위하여 CMOS(complementary metal-oxide semiconductor) 전력 증폭기가 널리 이용되고 있다. 그리고, 일반적으로, CMOS 전력 증폭기는 복수의 CMOS 트랜지스터를 캐스코드로 연결(connect in cascode)함으로써 구성된다. CMOS 캐스코드 증폭기의 CMOS 트랜지스터들은 큰 드레인 전압 스윙을 분담할 수 있어서, CMOS 트랜지스터의 접합 파괴로부터 발생되는 문제를 경감할 수 있다.
또한, RF 전력 증폭기의 효율을 향상하기 위하여, 포락선 추적 전력 증폭기(envelope tracking power amplifier)나 포락선 제거 및 복원 전력 증폭기(envelope elimination and restoration power amplifier) 같은 공급 전압 변조식 전력 증폭기(supply voltage modulated power amplifier)가 사용되고 있다.
도 1은 종래의 공급 전압 변조식 전력 증폭기의 개략도이다. 도 1의 공급 전압 변조식 전력 증폭기(100)는 RF 입력 신호를 증폭하는 전력 증폭부(110), RF 입력 신호의 포락선을 검출하는 포락선 검출부(120) 및 검출된 포락선의 시간에 따른 변화에 기초하여 변조된 공급 전압을 RF 전력 증폭부(110)로 공급하는 포락선 추적 전원 회로(130)를 포함한다. 이와 같은, 종래의 공급 전압 변조식 전력 증폭기(100)는, 고정된 공급 전압이 아닌, RF 입력 신호의 포락선에 기초하여 변조된 공급 전압, 즉 가변적인 공급 전압을 구동 전원으로서 이용한다.
하지만, 종래의 공급 전압 변조식 전력 증폭기를 앞서 언급한 CMOS 캐스코드 증폭기에 적용하는 데에는 몇 가지 문제점이 있다. 특히, CMOS 캐스코드 증폭기가 가변 공급 전압에 의해 동작할 때, 복수의 캐스코드 트랜지스터의 각 게이트 전압을 최적의 게이트 바이어스 포인트로 유지하는 것이 어렵다는 점이다. 구체적으로, COMS 캐스코드 전력 증폭기에서, 각 캐스코드 트랜지스터마다 CMOS 캐스코드 전력 증폭기를 최적의 효율로 동작하게 하는 게이트 바이어스 포인트가 존재한다. 그리고, 공급 전압이 달라지면 공급 전압에 비례하도록 최적의 게이트 바이어스 포인트도 달라진다. 하지만, 종래의 CMOS 캐스코드 전력 증폭기의 게이트 전압의 바이어싱에 일반적으로 사용되는 저항 분배기(resistive divider) 또는 전류 거울(current mirror)과 같은 바이어스 네트워크들은, 공급 전압이 변하는 경우 각 캐스코드 트랜지스터의 게이트 전압을 최적의 게이트 바이어스 포인트로 조절하지 못한다. 왜냐하면, 시변 공급 전압에 의해 발생되는 각 캐스코드 트랜지스터의 드레인으로부터 게이트로의 전압 커플링이 상기 바이어스 네트워크에 의해 설정된 게이트 바이어스 포인트를 변경시키는데, 전압 커플링의 양, 즉, 커플링되는 전압의 크기와 위상은 캐스코드 트랜지스터의 크기 및 CMOS 전력 증폭기의 레이아웃에 따라 크게 달라져서 예측하기 어렵기 때문이다.
게다가, CMOS 캐스코드 전력 증폭기의 효율은 낮은 공급 전압에서의 심각하게 떨어진다. 구체적으로, 공급 전압 변조식 전력 증폭기의 효율은 트랜지스터의 '무릎 전압(knee voltage)' 및 비선형 게이트-드레인 캐패시턴스(non-linear gate-to-drain capacitance)로 인하여 낮은 공급 전압 조건에서 떨어진다. 그런데, CMOS 캐스코드 전력 증폭기에서의 무릎 전압은 다른 디바이스들보다 높을 뿐만 아니라, 캐스코드 트랜지스터의 개수에 비례하여 증가한다. 또한, 공급 전압이 낮아지면, 게이트-드레인 캐패시턴스가 증가하고, 이에 따라, 최적의 부하 임피던스가 변경된다. CMOS 캐스코드 전력 증폭기 경우, 캐스코드 트랜지스터의 수가 많을수록 최적의 부하 임피던스의 변동량이 커지기 때문에, CMOS 전력 증폭기의 효율이 더욱 떨어지게 된다.
그 결과, 공급 전압 변조식 CMOS 캐스코드 전력 증폭기의 효율을 향상하기 위하여, 가변 공급 전압을 구동 전력으로 이용하는 경우에도, 캐스코드 트랜지스터들 각각의 게이트 바이어스 전압을 그것들 각각의 최적의 게이트 바이어스 포인트로 유지하고, 낮은 공급 전압에서 비선형 게이트-드레인 캐패시턴스 및 무릎 전압이 상승하는 것을 억제할 필요가 있다.
본 발명의 일 목적은 상기한 단점들을 극복한 전력 증폭기를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 대표적인 일 실시예에 따른 전력 증폭기는 게이트를 통하여 RF 입력 신호를 수신하는 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 스테이지; 및 가변 공급 전압원과 상기 공통 소스 증폭 스테이지 사이에 캐스코드로 연결되어(connected in cascode), 상기 공통 소스 증폭 스테이지의 출력을 증폭하는 제 1 공통 게이트 증폭 스테이지를 포함하고, 상기 제 1 공통 게이트 증폭 스테이지는 상기 공통 소스 트랜지스터와 캐스코드로 연결된 제 1 공통 게이트 트랜지스터; 및 상기 가변 공급 전압원의 가변 공급 전압에 기초하여 제 1 분배 전압을 생성하고, 상기 제 1 분배 전압을 버퍼링하여 생성된 제 1 게이트 바이어스 전압을 상기 제 1 공통 게이트 트랜지스터의 게이트에 공급하는 제 1 게이트 바이어스 컨트롤러를 포함한다.
상기 제 1 게이트 바이어스 컨트롤러는 상기 가변 공급 전압원에 연결되어 상기 제 1 분배 전압을 출력하는 제 1 전압 분배 회로; 및 입력 단자가 상기 제 1 전압 분배 회로의 출력 단자에 연결되고, 출력 단자가 상기 제 1 공통 게이트 트랜지스터의 상기 게이트에 연결되어 상기 제 1 게이트 바이어스 전압을 출력하는 제 1 단위 이득 버퍼를 포함할 수 있다.
상기 제 1 게이트 바이어스 컨트롤러는 상기 제 1 단위 이득 버퍼와 상기 제 1 공통 게이트 트랜지스터의 상기 게이트 사이에 연결된 제 1 인덕터를 더 포함할 수 있다.
상기 제 1 게이트 바이어스 컨트롤러는 상기 가변 공급 전압이 제 1 기준 전압보다 작은 경우 상기 제 1 공통 게이트 트랜지스터를 쇼트시킬 수 있다.
상기 제 1 게이트 바이어스 컨트롤러는 상기 제 1 단위 이득 버퍼의 출력과 고정 공급 전압원 사이에 연결된 제 1 고정 공급 전압 스위치; 및 상기 제 1 기준 전압과 상기 가변 공급 전압의 크기를 비교하고, 상기 가변 공급 전압의 크기가 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 고정 공급 전압 스위치를 온(ON)시킴으로써 상기 제 1 공통 게이트 트랜지스터를 쇼트시키는 제 1 비교기를 포함할 수 있다.
상기 제 1 비교기는 상기 가변 공급 전압의 크기가 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 단위 이득 버퍼로의 전원 공급을 차단할 수 있다.
상기 제 1 비교기는 상기 가변 공급 전압의 크기가 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 공통 게이트 트랜지스터의 상기 게이트와 접지 사이에 연결된 제 1 RF 쇼트 캐패시터를 플로트(float)시킬 수 있다.
상기 전력 증폭기는 상기 가변 공급 전압원과 상기 제 1 공통 게이트 증폭 스테이지 사이에 캐스코드로 연결된 제 2 공통 게이트 증폭 스테이지를 더 포함하고, 상기 제 2 공통 게이트 증폭 스테이지는 상기 제 1 공통 게이트 트랜지스터와 캐스코드로 연결된 제 2 공통 게이트 트랜지스터; 및 상기 가변 공급 전압에 기초하여 제 2 분배 전압을 생성하고, 상기 제 2 분배 전압을 버퍼링하여 생성된 제 2 게이트 바이어스 전압을 상기 제 2 공통 게이트 트랜지스터의 게이트에 공급하는 제 2 게이트 바이어스 컨트롤러를 더 포함할 수 있다.
상기 제 2 게이트 바이어스 컨트롤러는 상기 가변 공급 전압이 제 2 기준 전압보다 작은 경우 상기 제 2 공통 게이트 트랜지스터를 쇼트시킬 수 있다.
상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작을 수 있다.
상기 가변 공급 전압은 상기 RF 입력 신호의 포락선(envelope) 신호에 기초하여 결정될 수 있다.
상기와 같은 본 발명의 일 실시예에 따른 전력 증폭기는 각 캐스코드 트랜지스터의 게이트와 가변 공급 전압원 사이에 연결된 게이트 바이어스 컨트롤러를 가짐으로써, 시변 공급 전압 인가 시에 각 게이트 바이어스를 최적의 바이어스 포인트로 설정할 수 있다. 또한, 게이트 바이어스 컨트롤러는 공급 전압이 낮아짐에 따라 캐스코드 트랜지스터들을 순차적으로 쇼트시킴으로써, 공급 전압이 낮아지더라도 효율이 떨어지는 것을 방지할 수 있다.
도 1은 종래의 공급 전압 변조식 전력 증폭기의 일례를 도시한 도면이다.
도 2는 대표적인 일 실시예에 따른 전력 증폭기의 구성을 나타내는 도면이다.
도 3a 및 도 3b는 다른 대표적인 실시예에 따른 전력 증폭기의 동작을 나타내는 도면이다.
도 4 는 도 3a 및 도 3b의 전력 증폭기의 구체적인 구성을 나타내는 도면이다.
도 5 는 종래의 전력 증폭기 및 몇몇 대표적인 실시예들에 따른 전력 증폭기들의 출력 전력에 따른 효율을 비교하는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 발명은 공급 전압 변조식 캐스코드 전력 증폭기의 효율을 향상하기 위한 것이다. 구체적으로, 본 발명의 전력 증폭기는 공통 게이트 트랜지스터들에 연결된 게이트 바이어스 컨트롤러에 의해, 시변 공급 전압이 인가될 때에 각 게이트 바이어스를 최적의 바이어스 포인트로 설정할 수 있고, 공급 전압이 낮아짐에 따라 캐스코드 트랜지스터들을 순차적으로 쇼트시킴으로써, 공급 전압이 낮아지더라도 효율이 떨어지는 것을 방지할 수 있다.
도 2는 대표적인 일 실시예에 따른 전력 증폭기를 나타내는 도면이다.
도 2를 참조하면, 대표적인 일 실시예에 따른 전력 증폭기(200)는 공통 소스 증폭 스테이지(210) 및 n개의 공통 게이트 증폭 스테이지(211, 212, ..., 21n)를 포함한다. n개의 공통 게이트 증폭 스테이지(211, 212, ..., 21n)는 제 1 공통 게이트 증폭 스테이지(211), 제 2 공통 게이트 증폭 스테이지(212), ..., 제 n 공통 게이트 증폭 스테이지(21n)로 구성된다. 여기서, n은 1 이상의 정수이다. n=1인 경우는 2-스테이지 캐스코드 증폭기를 나타낸다. 전력 증폭기(200)는 부하 정합 회로(240) 및 부하 저항(RL)을 더 포함할 수 있다.
공통 소스 증폭 스테이지(210)는 게이트를 통하여 RF(Radio Frequency) 입력 신호를 수신하는 공통 소스 트랜지스터(Ms)를 포함한다.
제 1 공통 게이트 증폭 스테이지(211)는 가변 공급 전압(Modulated_Vdd)을 공급하는 가변 공급 전압원과 상기 공통 소스 증폭 스테이지 사이에 캐스코드로 연결되어 공통 소스 증폭 스테이지(210)의 출력을 증폭한다. 보다 구체적으로, 제 1 공통 게이트 증폭 스테이지(211)는 제 1 공통 게이트 트랜지스터(M1), 제 1 게이트 바이어스 컨트롤러(221) 및 제 1 RF 쇼트 캐패시터(C1)를 포함할 수 있다. 가변 공급 전압(Vdd_modulated)은 전력 증폭기(200)가 공급 전압 변조식 증폭기로 동작할 수 있도록 RF 입력 신호의 포락선(envelope) 신호에 기초하여 결정될 수 있다. 공통 게이트 트랜지스터들(M1, M2, ..., Mn)은 상보형 금속 산화물 전계 효과 트랜지스터(Complementary Metal Oxide Semiconductor Field Effect Transistor; CMOSFET) 혹은 다른 종류의 트랜지스터일 수도 있다.
제 1 게이트 바이어스 컨트롤러(221)는 가변 공급 전압(Vdd_modulated)에 기초하여 제 1 분배 전압을 생성하고, 제 1 분배 전압을 버퍼링하여 생성된 제 1 게이트 바이어스 전압을 제 1 공통 게이트 트랜지스터(M1)의 게이트에 공급한다. 구체적으로, 제 1 게이트 바이어스 컨트롤러(221)는 제 1 전압 분배 회로(231), 제 1 단위 이득 버퍼(B1) 및 제 1 인덕터(L1)를 포함할 수 있다.
제 1 전압 분배 회로(231)는 가변 공급 전압(Vdd_modulated)을 공급하는 가변 공급 전압원과 제 1 단위 이득 버퍼(B1)사이에 연결되며, 두 저항(R1a, R1b)의 비에 기초하는 제 1 분배 전압(즉, 두 저항(R1a, R1b) 사이의 노드의 전압)을 출력한다. 두 저항(R1a, R1b)의 비는 제 1 분배 전압이 제 1 공통 게이트 트랜지스터(M1)의 게이트의 최적의 바이어스 전압이 되도록 결정될 수 있다.
제 1 단위 이득 버퍼(B1)는 제 1 전압 분배 회로(231)와 제 1 인덕터(L1) 사이에 연결될 수 있다. 구체적으로, 제 1 단위 이득 버퍼(B1)의 입력 단자는 제 1 전압 분배 회로(231)의 출력 단자에 연결되고, 제 1 단위 이득 버퍼(B1)의 출력 단자는 제 1 인덕터(L1)를 통해 제 1 공통 게이트 트랜지스터(M1)의 게이트에 연결될 수 있다. 제 1 단위 이득 버퍼(B1)는 제 1 전압 분배 회로(231)로부터 제 1 분배 전압을 수신하고, 제 1 분배 전압과 동일한 제 1 게이트 바이어스 전압을 제 1 공통 게이트 트랜지스터(M1)의 게이트로 제공한다. 제 1 게이트 바이어스 컨트롤러(221)는 제 1 단위 이득 버퍼(B1)로 인하여 포락선 주파수에서 거의 0에 가까운 출력 임피던스를 갖기 때문에, 종래의 저항 분배기 바이어스 회로(resistive divider bias circuit)를 사용할 때 발생하는 포락선 커플링(envelope coupling)으로부터의 바이어스 방해를 방지할 수 있다. 따라서, 시간에 따라 변화하는 가변 공급 전압(Vdd_modulated)이 인가되는 경우에, 제 1 게이트 바이어스 컨트롤러(221)는 제 1 공통 게이트 트랜지스터(M1)의 게이트 전압을 최적의 효율을 위한 전압으로 동적으로 조절할 수 있다.
제 1 인덕터(L1)는 제 1 단위 이득 버퍼(B1)와 제 1 공통 게이트 트랜지스터(M1)의 게이트 사이에 연결될 수 있다. 제 1 인덕터(L1)는 제 1 게이트 바이어스 컨트롤러(221)가 전력 증폭기(200)의 RF 퍼포먼스를 방해하지 않게 하기 위한 것이다. 그리고, 제 1 인덕터(L1)는 포락선 주파수에서 거의 0의 임피던스를 갖기 때문에, 제 1 인덕터(L1)는 제 1 게이트 바이어스 컨트롤러(221)의 동작에 영향을 주지 않는다.
본 실시예에서는 단위 이득 버퍼가 사용되었으나, 실시예에 따라 이득이 1이 아닌 버퍼를 사용하는 것도 가능하다.
제 2 공통 게이트 증폭 스테이지(212)는 가변 공급 전압(Vdd_modulated)을 공급하는 가변 공급 전압원과 제 1 공통 게이트 증폭 스테이지(211) 사이에 캐스코드로 연결되어, 제 1 공통 게이트 증폭 스테이지(211)의 출력을 증폭한다. 제 2 공통 게이트 증폭 스테이지(212)는 제 2 공통 게이트 트랜지스터(M2), 제 2 게이트 바이어스 컨트롤러(222) 및 제 1 RF 쇼트 캐패시터(C2)를 포함할 수 있다. 그리고, 제 2 게이트 바이어스 컨트롤러(222)는 두 저항(R2a, R2b)의 비에 기초하는 제 2 전압 분배 회로(232), 제 2 단위 이득 버퍼(B2) 및 제 2 인덕터(L2)를 포함할 수 있다.
마찬가지로, 제 n 공통 게이트 증폭 스테이지(21n)는 제 n 공통 게이트 트랜지스터(Mn), 제 n 게이트 바이어스 컨트롤러(22n) 및 제 n RF 쇼트 캐패시터(Cn)를 포함할 수 있다. 그리고, 제 n 게이트 바이어스 컨트롤러(22n)는 두 저항(R2n, R2n)의 비에 기초하는 제 n 전압 분배 회로(23n), 제 n 단위 이득 버퍼(Bn) 및 제 n 인덕터(Ln)를 포함할 수 있다.
제 2 공통 게이트 증폭 스테이지(212) 내지 제 n 공통 게이트 증폭 스테이지(21n)의 구성 및 동작은 상술한 제 1 공통 게이트 증폭 스테이지(211)와 유사하다.
따라서, 본 대표적인 일 실시예에 따른 전력 증폭기(200)는 시변 공급 전압(Vdd_modulated)이 인가되는 경우에 공통 게이트 트랜지스터(M1, M2, ..., Mn)의 각 게이트 전압을 최적의 효율을 위한 전압으로 동적으로 조절할 수 있다.
한편, 앞서 언급한 것처럼 전력 증폭기의 공급 전압이 낮아지는 경우에 전력 증폭기의 효율이 낮아지는 것을 방지할 필요가 있다. 본 발명에서는 공급 전압이 낮아짐에 따라, 캐스코드 트랜지스터들을 순차적으로 쇼트시킴으로써, 이러한 문제점을 해결할 수 있다. 아래의 도 3a 및 도 3b를 통해 이에 대해 자세히 설명한다.
도 3a 및 도 3b는 다른 대표적인 실시예에 따른 전력 증폭기의 동작을 나타내는 도면이다.
구체적으로, 도 3a는 가변 공급 전압(Vdd_modulated)이 충분히 높을 때의 전력 증폭기(300)의 동작을 나타낸다. 이 경우에는 모든 공통 게이트 트랜지스터들(M1, M2, ..., Mn)이 포화 영역에서 정상적으로 동작한다. 즉, 게이트 바이어스 컨트롤러는 공통 게이트 트랜지스터들(M1, M2, ..., Mn)의 각 게이트를 전력 증폭기(300)가 최적의 효율을 갖기 위한 전압으로 바이어스한다.
도 3b는 가변 공급 전압(Vdd_modulated)이 낮을 때의 전력 증폭기(300)의 동작을 나타낸다. 가변 공급 전압(Vdd_modulated)이 낮을 때, 게이트 바이어스 컨트롤러는 가변 공급 전압(Vdd_modulated)의 크기에 따라 공통 게이트 트랜지스터들(M1, M2, ..., Mn) 중 일부 또는 전부를 쇼트시킨다. 쇼트되는 공통 게이트 트랜지스터들의 수는 가변 공급 전압(Vdd_modulated)이 낮아질수록 많아진다. 이는 공통 게이트 트랜지스터들의 개수에 비례하여 증가하는 무릎 전압 및 비선형 게이트-드레인 캐패시턴스(gate-to-drain capacitance)로 인한 효율의 저하를 억제하기 위함이다.
이와 같이 하는 구체적인 이유를 이하에서 설명한다. 각 트랜지스터의 무릎 전압이 V이고, 전력 증폭기 내의 캐스코드 트랜지스터의 수가 N이라고 가정하면, 전력 증폭기의 등가 무릎 전압은 N*V이다. 공급 전압이 높은 경우, 공급 전압에 대한 N*V의 비율은 무시할 수 있을 정도이다. 따라서, 이 경우의 무릎 전압은 전력 증폭기의 전체 효율에 큰 영향을 미치지 않는다. 하지만, 공급 전압이 낮은 경우, 공급 전압에 대한 N*V의 비율은 더 이상 무시할 수 있을 정도가 아니기 때문에, 등가 무릎 전압 N*V의 영향은 고려되어야 한다. 따라서, 대표적인 일 실시예에 따른 게이트 바이어스 컨트롤러는 적어도 하나의 공통 게이트 트랜지스터를 쇼트시킴으로써 등가 무릎 전압을 줄일 수 있다. 예를 들면, N-2개의 공통 게이트 트랜지스터를 쇼트시킨 경우, 등가 무릎 전압은 N*V로부터 2V까지 줄어들게 된다. 또한, 공급 전압이 낮아짐에 따라 공통 게이트 트랜지스터들을 쇼트시키는 경우, 비선형 게이트-드레인 캐패시턴스는 크게 증가하지 않는다. 왜냐하면, 게이트-드레인 캐패시턴스는 트랜지스터의 드레인-소스 전압과 관련되는데, 트랜지스터를 쇼트 시키는 경우 드레인-소스 전압이 유지될 수 있기 때문이다. 예를 들어, 4개의 트랜지스터로 구성된 캐스코드 전력 증폭기에 4V의 공급 전압이 공급되는 경우, 4개의 트랜지스터 각각의 드레인-소스 전압은 1V이다. 그런데, 공급 전압이 2V로 낮아지고, 상위 두 개의 트랜지스터가 쇼트된 경우, 하위 두 개의 트랜지스터 각각의 드레인-소스 전압은 1V가 된다. 이는 공급 전압이 4V일 때와 같은 값이다. 따라서, 어떠한 공급 전압에서도 게이트-드레인 캐패시턴스가 크게 변하지 않기 때문에, 부하 임피던스가 크게 변하지 않고, 전력 증폭기의 효율이 높게 유지될 수 있다.
도 3b에서는, 제 1 공통 게이트 트랜지스터(M1)을 제외한 나머지 공통 게이트 트랜지스터들(M2 내지 Mn)이 쇼트되었다. 이는 도 3b의 가변 공급 전압 (Vdd_modulated)이 매우 낮음을 의미한다. 도 3b에서, 트랜지스터들(M2 내지 Mn)이 쇼트되었으므로, 트랜지스터들(M2 내지 Mn)로 인한 전력 증폭기(300)의 등가 무릎 전압의 증가 및 비선형 게이트-드레인 캐패시턴스의 증가를 억제할 수 있으므로, 전력 증폭기(300)의 효율 저하를 막을 수 있다. 한편, 트랜지스터들(M2 내지 Mn)이 쇼트되더라도, 전력 증폭기(300)는 브레이크 다운(break down)되지 않는다. 왜냐하면, 출력 전압 스윙 역시 줄어들기 때문이다.
도 3b에서는, 제 1 공통 게이트 트랜지스터(M1)을 제외한 나머지 공통 게이트 트랜지스터들(M2 내지 Mn)이 쇼트되었다. 이는 도 3b의 가변 공급 전압 (Vdd_modulated)이 매우 낮음을 의미한다. 도 3b에서, 트랜지스터들(M2 내지 Mn)이 쇼트되었으므로, 트랜지스터들(M2 내지 Mn)로 인한 전력 증폭기(300)의 등가 무릎 전압의 증가 및 비선형 게이트-드레인 캐패시턴스의 증가를 억제할 수 있으므로, 전력 증폭기(300)의 효율 저하를 막을 수 있다. 한편, 트랜지스터들(M2 내지 Mn)이 쇼트되더라도, 전력 증폭기(300)는 브레이크 다운(break down)되지 않는다. 왜냐하면, 출력 전압 스윙 역시 줄어들기 때문이다.
이하에서는, 가변 공급 전압(Vdd_modulated)이 낮아짐에 따라 어떻게 공통 게이트 트랜지스터들을 순차적으로 쇼트시키는 지를 도 4를 참조하여 설명한다.
도 4 는 도 3a 및 도 3b의 전력 증폭기의 구체적인 구성을 나타내는 도면이다.
도 4에 도시된 전력 증폭기(400)는 기본적으로 도 2에 도시된 전력 증폭기(200)와 유사하지만, 공통 게이트 증폭 스테이지들(411 내지 41n)의 게이트 바이어스 컨트롤러들(421 내지 42n)이 각각 고정 공급 전압 스위치(D1 내지 Dn), 비교기(A1 내지 An) 및 캐패시터 플로팅 스위치(S1 내지 Sn)를 더 포함하고, 이들을 이용하여 공통 게이트 트랜지스터들을 쇼트시킨다는 점에서 차이가 있다. 공통 게이트 증폭 스테이지들(411 내지 41n)의 동작 원리는 동일하며, 제 n 공통 게이트 증폭 스테이지(41n)를 예로써 설명한다.
제 n 공통 게이트 증폭 스테이지(41n)에 있어서, 제 n 게이트 바이어스 컨트롤러(42n)는 가변 공급 전압(Vdd_modulated)이 제 n 기준 전압(Refn)보다 작은 경우 제 n 공통 게이트 트랜지스터(Mn)를 쇼트시킨다. 보다 구체적으로, 제 n 비교기(An)는 제 n 기준 전압과 가변 공급 전압(Vdd_modulated)의 크기를 비교하고, 가변 공급 전압(Vdd_modulated)의 크기가 제 n 기준 전압(Refn)보다 작은 경우, 제 n 단위 이득 버퍼(Bn)의 출력과 고정 공급 전압원의 고정 공급 전압(Vdd_fixed) 사이에 연결된 제 n 고정 공급 전압 스위치(Dn)를 온(ON)시킴으로써 제 n 공통 게이트 트랜지스터(Mn)를 쇼트시킨다. 즉, 제 n 비교기(An)는 제 n 공통 게이트 트랜지스터(Mn)의 게이트 바이어스 전압을 고정 공급 전압(Vdd_fixed)으로 재빨리 증가시킨다.
또한, 가변 공급 전압(Vdd_modulated)의 크기가 상기 제 n 기준 전압(Refn)보다 작은 경우, 제 n 비교기(An)는 제 n 단위 이득 버퍼(Bn)로의 전원 공급을 차단한다. 따라서, 제 n 단위 이득 버퍼(Bn)로 흐르는 전류의 낭비를 줄일 수 있다.
또한, 가변 공급 전압(Vdd_modulated)의 크기가 상기 제 n 기준 전압(Refn)보다 작은 경우, 제 n 비교기(An)는 제 n RF 쇼트 캐패시터(Cn)를 플로트(float)시키기 위하여 제 n RF 쇼트 캐패시터(Cn)와 접지 사이에 연결된 제 n 캐패시터 플로팅 스위치(Sn)를 오프(OFF)시킨다. 이렇게 하는 것은, 캐패시터 플로팅 스위치(Sn)가 온(ON)인 경우 제 n RF 쇼트 캐패시터(Cn)와 제 n 공통 게이트 트랜지스터(Mn)의 게이트-소스 캐패시터가 직렬 연결된 션트 캐패시터의 역할을 하기 때문에, 제 n RF 쇼트 캐패시터(Cn)가 불필요하게 부하 임피던스의 쉬프트시킴에 따라 전력 증폭기(400)의 효율이 감소되는 것을 막기 위함이다.
따라서, 가변 공급 전압(Vdd_modulated)의 크기가 제 n 기준 전압(Refn)보다 작은 경우, 제 n 공통 게이트 트랜지스터(Mn)는 낮은 온-저항(on-resistance)를 가지면서 거의 쇼트될 수 있다. 따라서, 제 n 공통 게이트 트랜지스터(Mn)가 쇼트됨에 따라 전력 증폭기(400)의 무릎 전압이 낮아지고, 이에 따라 전력 증폭기(400)의 효율이 향상될 수 있다.
이와 반대로, 가변 공급 전압(Vdd_modulated)의 크기가 제 1 기준 전압(Refn)보다 커지는 경우, 제 n 비교기(An)가 제 n 고정 공급 전압 스위치(Dn)를 오프(OFF)시키고, 제 n 단위 이득 버퍼(Bn)로의 전원 공급을 차단하지 않고, 제 n 캐패시터 플로팅 스위치(Sn)를 온(ON)시키는 것은 당연하다.
마찬가지로, 가변 공급 전압(Vdd_modulated)의 크기가 제 1 기준 전압(Refn)보다 작은 경우, 제 1 게이트 바이어스 컨트롤러(421)는 제 1 공통 게이트 트랜지스터(M1)을 쇼트시킬 수 있다. 도면에 도시되지 않은 나머지 공통 게이트 트랜지스터들의 경우도, 가변 공급 전압(Vdd_modulated)의 크기가 해당 기준 전압보다 작아지는 경우에 쇼트된다.
본 실시예에서는 가변 공급 전압(Vdd_modulated)이 낮아짐에 따라 최상위 트랜지스터인 제 n 공통 게이트 트랜지스터(42n)부터 제 1 공통 게이트 트랜지스터(421)까지 순차적으로 쇼트될 수 있도록, 기준 전압들(Ref1 내지 Refn)이 Ref1 < ...< Refn의 관계를 가질 수 있다. 즉, 가변 공급 전압(Vdd_modulated)이 낮아질수록 더 많은 공통 게이트 트랜지스터들이 쇼트된다. 물론 실시예에 따라 기준 전압들(Ref1 내지 Refn) 다른 관계를 가질 수도 있다.
도 5 는 종래의 전력 증폭기 및 대표적인 실시예들에 따른 전력 증폭기들의 출력 전력에 따른 효율을 나타내는 도면이다.
도 5를 참조하면, 게이트 바이어싱을 위해 저항 분배기만을 사용한 경우의 전력 증폭기의 효율은 다른 두 경우보다 빠르게 감소한다. 왜냐하면, 캐스코드 트랜지스터들 각각의 게이트를 바이어싱할 때에 포락선 커플링에 의한 방해가 발생해서, 캐스코드된 트랜지스터들 각각의 게이트 바이어스가 최적의 바이어스 포인트로 조절되기 어렵기 때문이다.
게이트 바이어싱을 위해 버퍼를 사용한 경우, 즉, 도 2의 실시예의 경우, 중간 전력 레벨에서의 전력 증폭기의 효율이 저항 분배기만을 사용한 경우의 효율보다 향상된다. 이는, 캐스코드된 트랜지스터들의 각 게이트에 연결된 버퍼로 인하여 캐스코드된 트랜지스터들 각각의 게이트가 포락선 커플링 없이 최적의 바이어스 포인트로 바이어싱될 수 있기 때문이다.
게이트 바이어싱을 위해 버퍼뿐만 아니라 비교기도 사용한 경우, 즉, 도 4의 실시예의 경우는 전력 증폭기의 효율이 더욱 향상된다. 이는, 가변 공급 전압(Vdd_modulated)이 미리 정해진 값들보다 낮아질 때마다 게이트 바이어스 컨트롤러가 순차적으로 공통 게이트 트랜지스터를 쇼트시킴으로써, 무릎 전압을 낮추고 비선형 게이트-드레인 캐패시턴스의 증가를 억제할 수 있기 때문이다.
이상 대표적인 실시예들에 따른 전력 증폭기에 대하여, 설명의 편의를 위하여 트랜지스터의 개수 및 소자의 종류를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 트랜지스터 또는 다른 종류의 트랜지스터로 구성되고 동작할 수 있음을 이해하여야 할 것이다.
대표적인 실시예들은 임의의 RF 전력 증폭 장치 및 이를 포함하는 통신 장치 및 통신 시스템에 유용하게 이용될 수 있다. 특히 대표적인 실시예들은 CMOS 트랜지스터를 이용하여 구현되는 전력 증폭 장치, 이를 포함하는 셀룰러 핸드셋, 이동 인터넷 디바이스, 무선 개인 휴대 단말기(PDA) 등과 같은 무선 시스템에서 구현될 수 있다.
더불어, 여기서 기술된 대표적인 실시예들은 HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), EDGE(enhanced data rates for GSM evolution), LTE(long term evolution)/4G, WiFi, WiMax(worldwide interoperability for microwave access), CDMA(code division multiple access), WCDMA(wideband-code division multiple access)등과 같이 높은 선형성을 요구하는 통신 방식을 채용하는 통신 시스템에서 구현될 수 있다.
대표적인 실시예들을 참조하여 전력 증폭기를 설명하였다. 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위, 명세서 및 도면에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 하기의 특허청구범위에 한정되지 않는다.

Claims (15)

  1. 게이트를 통하여 RF(radio frequency) 입력 신호를 수신하도록 구성된 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 스테이지와,
    가변 공급 전압원과 상기 공통 소스 증폭 스테이지 사이에 캐스코드로 연결되어(connected in cascode), 상기 공통 소스 증폭 스테이지의 출력을 증폭하도록 구성된 제 1 공통 게이트 증폭 스테이지를 포함하되,
    상기 제 1 공통 게이트 증폭 스테이지는,
    상기 공통 소스 트랜지스터와 캐스코드로 연결된 제 1 공통 게이트 트랜지스터와,
    상기 가변 공급 전압원의 가변 공급 전압에 기초하여 제 1 분배 전압을 생성하고, 상기 제 1 분배 전압을 버퍼링하여 제 1 게이트 바이어스 전압을 생성하고, 상기 제 1 게이트 바이어스 전압을 상기 제 1 공통 게이트 트랜지스터의 게이트에 공급하도록 구성된 제 1 게이트 바이어스 컨트롤러를 포함하는
    전력 증폭기.
  2. 제 1 항에 있어서,
    상기 제 1 게이트 바이어스 컨트롤러는, 상기 가변 공급 전압이 제 1 기준 전압보다 작은 경우, 상기 제 1 공통 게이트 트랜지스터를 쇼트시키는
    전력 증폭기.
  3. 제 1항에 있어서,
    상기 제 1 게이트 바이어스 컨트롤러는,
    상기 가변 공급 전압원에 연결되어 상기 제 1 분배 전압을 출력하도록 구성된 제 1 전압 분배 회로와,
    상기 제 1 전압 분배 회로의 출력 단자에 연결된 입력 단자, 및 상기 제 1 공통 게이트 트랜지스터의 게이트에 연결된 출력 단자를 포함하고, 상기 제 1 게이트 바이어스 전압을 출력하도록 구성된 제 1 단위 이득 버퍼를 포함하는
    전력 증폭기.
  4. 제 3 항에 있어서,
    상기 제 1 게이트 바이어스 컨트롤러는, 상기 제 1 단위 이득 버퍼와 상기 제 1 공통 게이트 트랜지스터의 게이트 사이에 연결된 제 1 인덕터를 더 포함하는
    전력 증폭기.
  5. 제 3 항에 있어서,
    상기 제 1 게이트 바이어스 컨트롤러는,
    상기 제 1 단위 이득 버퍼의 출력 단자와 고정 공급 전압원 사이에 연결된 제 1 고정 공급 전압 스위치와,
    상기 제 1 기준 전압과 상기 가변 공급 전압을 비교하고, 상기 가변 공급 전압이 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 고정 공급 전압 스위치를 온(ON)시킴으로써 상기 제 1 공통 게이트 트랜지스터를 쇼트시키도록 구성된 제 1 비교기를 포함하는
    전력 증폭기.
  6. 제 5 항에 있어서,
    상기 제 1 비교기는, 상기 가변 공급 전압이 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 단위 이득 버퍼로의 전원 공급을 차단하는
    전력 증폭기.
  7. 제 5 항에 있어서,
    상기 제 1 비교기는, 상기 가변 공급 전압이 상기 제 1 기준 전압보다 작은 경우, 상기 제 1 공통 게이트 트랜지스터의 게이트와 접지 노드 사이에 연결된 제 1 RF 쇼트 캐패시터를 플로트(float)시키는
    전력 증폭기.
  8. 제 1 항에 있어서,
    상기 가변 공급 전압원과 상기 제 1 공통 게이트 증폭 스테이지 사이에 캐스코드로 연결된 제 2 공통 게이트 증폭 스테이지를 더 포함하고,
    상기 제 2 공통 게이트 증폭 스테이지는,
    상기 제 1 공통 게이트 트랜지스터와 캐스코드로 연결된 제 2 공통 게이트 트랜지스터와,
    상기 가변 공급 전압에 기초하여 제 2 분배 전압을 생성하고, 상기 제 2 분배 전압을 버퍼링하여 제 2 게이트 바이어스 전압을 생성하고, 상기 제 2 게이트 바이어스 전압을 상기 제 2 공통 게이트 트랜지스터의 게이트에 공급하도록 구성된 제 2 게이트 바이어스 컨트롤러를 포함하는
    전력 증폭기.
  9. 제 8 항에 있어서,
    상기 제 2 게이트 바이어스 컨트롤러는, 상기 가변 공급 전압이 제 2 기준 전압보다 작은 경우, 상기 제 2 공통 게이트 트랜지스터를 쇼트시키는
    전력 증폭기.
  10. 제 9 항에 있어서,
    상기 제 1 게이트 바이어스 컨트롤러는, 상기 가변 공급 전압이 제 1 기준 전압보다 작은 경우, 상기 제 1 공통 게이트 트랜지스터를 쇼트시키고,
    상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작은
    전력 증폭기.
  11. 제 8 항에 있어서,
    상기 제 2 게이트 바이어스 컨트롤러는,
    상기 가변 공급 전압원에 연결되어 상기 제 2 분배 전압을 출력하도록 구성된 제 2 전압 분배 회로와,
    상기 제 2 전압 분배 회로의 출력 단자에 연결된 입력 단자, 및 상기 제 2 트랜지스터의 게이트에 연결된 출력 단자를 포함하고, 상기 제 2 게이트 바이어스 전압을 출력하도록 구성된 제 2 단위 이득 버퍼를 포함하는
    전력 증폭기.
  12. 제 11 항에 있어서,
    상기 제 2 게이트 바이어스 컨트롤러는,
    상기 제 2 단위 이득 버퍼의 출력 단자와 고정 공급 전압원 사이에 연결된 제 2 고정 공급 전압 스위치와,
    상기 제 2 기준 전압과 상기 가변 공급 전압을 비교하고, 상기 가변 공급 전압이 상기 제 2 기준 전압보다 작은 경우, 상기 제 2 고정 공급 전압 스위치를 온(ON)시킴으로써 상기 제 2 공통 게이트 트랜지스터를 쇼트시키도록 구성된 제 2 비교기를 더 포함하는
    전력 증폭기.
  13. 제 12 항에 있어서,
    상기 제 2 비교기는, 상기 가변 공급 전압이 상기 제 2 기준 전압보다 작은 경우, 상기 제 2 단위 이득 버퍼로의 전원 공급을 차단하는
    전력 증폭기.
  14. 제 12 항에 있어서,
    상기 제 2 비교기는, 상기 가변 공급 전압이 상기 제 2 기준 전압보다 작은 경우, 상기 제 2 공통 게이트 트랜지스터의 게이트와 접지 노드 사이에 연결된 제 2 RF 쇼트 캐패시터를 플로트(float)시키는
    전력 증폭기.
  15. 제 1항에 있어서,
    상기 가변 공급 전압은 상기 RF 입력 신호의 포락선(envelope) 신호에 기초하여 결정되는
    전력 증폭기.
KR1020130011743A 2012-08-15 2013-02-01 전력 증폭기 KR101629063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/586,218 2012-08-15
US13/586,218 US8779860B2 (en) 2012-08-15 2012-08-15 Power amplifier

Publications (2)

Publication Number Publication Date
KR20140024204A KR20140024204A (ko) 2014-02-28
KR101629063B1 true KR101629063B1 (ko) 2016-06-09

Family

ID=50099650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011743A KR101629063B1 (ko) 2012-08-15 2013-02-01 전력 증폭기

Country Status (2)

Country Link
US (1) US8779860B2 (ko)
KR (1) KR101629063B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11128261B2 (en) 2012-12-28 2021-09-21 Psemi Corporation Constant Vds1 bias control for stacked transistor configuration
US9413298B2 (en) 2012-12-28 2016-08-09 Peregrine Semiconductor Corporation Amplifier dynamic bias adjustment for envelope tracking
US10243519B2 (en) * 2012-12-28 2019-03-26 Psemi Corporation Bias control for stacked transistor configuration
US9350300B2 (en) 2014-01-28 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier
US9252713B2 (en) * 2014-02-27 2016-02-02 Qualcomm Incorporated Bias circuits and methods for stacked devices
KR102257344B1 (ko) 2014-09-29 2021-05-27 삼성전자주식회사 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법
US9473081B2 (en) * 2014-10-20 2016-10-18 Qualcomm Incorporated Circuits and methods for reducing supply sensitivity in a power amplifier
JP2016208305A (ja) 2015-04-23 2016-12-08 株式会社村田製作所 電力増幅モジュール
US9748901B2 (en) 2015-06-16 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifying apparatus
KR101600026B1 (ko) 2015-11-17 2016-03-04 김혜경 사용자 장치에 대한 사용 제한 방법 및 시스템
US10181820B2 (en) * 2016-05-17 2019-01-15 Skyworks Solutions, Inc. Power amplification system with envelope-based bias
US9843293B1 (en) * 2016-09-16 2017-12-12 Peregrine Semiconductor Corporation Gate drivers for stacked transistor amplifiers
US9837965B1 (en) 2016-09-16 2017-12-05 Peregrine Semiconductor Corporation Standby voltage condition for fast RF amplifier bias recovery
US9882531B1 (en) 2016-09-16 2018-01-30 Peregrine Semiconductor Corporation Body tie optimization for stacked transistor amplifier
US10250199B2 (en) 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
US10277168B2 (en) * 2017-03-06 2019-04-30 Psemi Corporation Stacked power amplifier power control
US9960737B1 (en) * 2017-03-06 2018-05-01 Psemi Corporation Stacked PA power control
US10439558B2 (en) * 2017-04-28 2019-10-08 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with positive envelope feedback
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10924072B2 (en) 2018-03-28 2021-02-16 Murata Manufacturing Co., Ltd. Power amplification circuit
JP2019176454A (ja) * 2018-03-28 2019-10-10 株式会社村田製作所 電力増幅回路
JP2020107970A (ja) * 2018-12-26 2020-07-09 株式会社村田製作所 電源回路
US10985712B2 (en) 2019-03-13 2021-04-20 Murata Manufacturing Co., Ltd. Power amplification module
EP4084329A4 (en) * 2020-01-20 2022-12-28 Huawei Technologies Co., Ltd. STACK AMPLIFIER, HIGH FREQUENCY TRANSMIT/RECEIVE CIRCUIT, DEVICE AND SWITCH CONTROL METHOD
US11387647B2 (en) 2020-11-23 2022-07-12 Psemi Corporation Continuous cascode voltage control for protection of low voltage devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248120B2 (en) 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
KR101094050B1 (ko) 2009-07-23 2011-12-19 성균관대학교산학협력단 다중 스위치를 갖는 동적 바이어스 공급장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972629B2 (en) 2003-10-14 2005-12-06 Broadcom Corporation Modulation dependent biasing for efficient and high-linearity power amplifiers
JP2006050151A (ja) 2004-08-03 2006-02-16 Pioneer Electronic Corp Ｄ級増幅器
KR100656333B1 (ko) * 2005-04-27 2006-12-13 한국과학기술원 자동 스위칭 기능을 갖는 전력증폭기
WO2008032264A2 (en) 2006-09-12 2008-03-20 Nxp B.V. Amplifier architecture for polar modulation
US8228125B2 (en) * 2007-11-09 2012-07-24 St-Ericsson Sa Electronic circuit with cascode amplifier
US8552803B2 (en) * 2007-12-18 2013-10-08 Qualcomm Incorporated Amplifier with dynamic bias
JP5119961B2 (ja) 2008-02-08 2013-01-16 住友電気工業株式会社 包絡線追跡電源回路及びそれを含む高周波増幅器
JP2010057109A (ja) 2008-08-29 2010-03-11 Panasonic Corp 送信回路及び通信機器
JP2010068261A (ja) * 2008-09-11 2010-03-25 Mitsubishi Electric Corp カスコード回路
US8111104B2 (en) * 2010-01-25 2012-02-07 Peregrine Semiconductor Corporation Biasing methods and devices for power amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248120B2 (en) 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
KR101094050B1 (ko) 2009-07-23 2011-12-19 성균관대학교산학협력단 다중 스위치를 갖는 동적 바이어스 공급장치

Also Published As

Publication number Publication date
US20140049322A1 (en) 2014-02-20
KR20140024204A (ko) 2014-02-28
US8779860B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
KR101629063B1 (ko) 전력 증폭기
US8680928B2 (en) Power amplifier including variable capacitor circuit
US8237499B2 (en) Feedforward controlled envelope modulator and feedforward control circuit thereof
KR101296149B1 (ko) 전력 증폭기의 비선형 커패시턴스 효과의 보상 장치 및 보상 방법
KR101476414B1 (ko) 증강된 선형 레인지를 갖는 포락선 검출기
KR101476413B1 (ko) 포락선 검출기, 포락선 검출기를 위한 클래스-ab 라디오 주파수 증폭기 및 포락선 검출기를 위한 클래스-ab 전압 증폭기의 피드백 회로
US20160126901A1 (en) Amplifier Topology for Envelope Tracking
JPWO2007043122A1 (ja) 可変利得増幅器及びその制御方法
US20110273231A1 (en) Semiconductor integrated circuit
KR101887156B1 (ko) 로우 스위칭 에러, 소형 커패시터들, 오토 제로 오프셋 버퍼 증폭기
US20070182488A1 (en) Differential amplifying system
US10361669B2 (en) Output circuit
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
US20130064398A1 (en) Class-AB/B amplifier with quiescent control circuit
US9722553B2 (en) High-frequency amplifier circuit
KR102468736B1 (ko) 하이브리드 차동 포락선 검출기 및 전파 정류기를 위한 장치 및 방법
KR101974657B1 (ko) 전압 레귤레이터
US9246455B2 (en) Three stage amplifier
US20210044257A1 (en) Semiconductor amplifier circuit and semiconductor circuit
US9197176B2 (en) Amplification device and transmitter
EP3826174A1 (en) Transconductance amplifier and chip
CN110798156A (zh) 阻抗电路及偏压电路
US9935619B2 (en) Semiconductor device and communication module
KR101596568B1 (ko) 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로
KR100709326B1 (ko) 가변이득증폭기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 4