KR101624630B1 - 출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들 - Google Patents

출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들 Download PDF

Info

Publication number
KR101624630B1
KR101624630B1 KR1020157022728A KR20157022728A KR101624630B1 KR 101624630 B1 KR101624630 B1 KR 101624630B1 KR 1020157022728 A KR1020157022728 A KR 1020157022728A KR 20157022728 A KR20157022728 A KR 20157022728A KR 101624630 B1 KR101624630 B1 KR 101624630B1
Authority
KR
South Korea
Prior art keywords
signal
amplifier circuit
amplified
input
gain
Prior art date
Application number
KR1020157022728A
Other languages
English (en)
Other versions
KR20150103758A (ko
Inventor
크리스티안 홀렌슈타인
알렉산다르 미오드래그 타식
리-청 창
앨런 헤
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150103758A publication Critical patent/KR20150103758A/ko
Application granted granted Critical
Publication of KR101624630B1 publication Critical patent/KR101624630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/489—A coil being added in the source circuit of a common source stage, e.g. as degeneration means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

다수의 출력들 및 출력 마다 별개의 이득 제어를 갖는 증폭기들이 개시된다. 예시적인 설계에서, 장치(예를 들어, 무선 디바이스 또는 집적 회로)는 제 1 및 제 2 증폭기 회로들을 포함할 수 있다. 제 1 증폭기 회로는 입력 라디오 주파수(RF) 신호를 수신하고 제 1 가변 이득에 기초하여 이를 증폭하고 제 1 증폭된 RF 신호를 제공할 수 있다. 제 2 증폭기 회로는 입력 RF 신호를 수신하고 제 2 가변 이득에 기초하여 이를 증폭하고 제 2 증폭된 RF 신호를 제공할 수 있다. 입력 RF 신호는 무선 디바이스에 의해 수신되는 복수의 전송된 신호들을 포함할 수 있다. 제 1 가변 이득은 제 2 가변 이득에 독립적으로 조정 가능할 수 있다. 각각의 가변 이득은 무선 디바이스에 의해 수신되는 적어도 하나의 전송된 신호의 수신된 전력 레벨에 기초하여 세팅될 수 있다.

Description

출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들{SINGLE-INPUT MULTIPLE-OUTPUT AMPLIFIERS WITH INDEPENDENT GAIN CONTROL PER OUTPUT}
관련 출원들에 대한 상호참조
[0001] 본 출원은 2013년 1월 25일 출원되고 공동으로 소유되는 미국 정식 특허 출원 번호 제13/750,905호를 우선권으로 주장하며, 상기 미국 특허의 내용물들은 그 전체가 인용에 의해 본원에 명시적으로 포함된다.
분야
[0002] 본 개시는 일반적으로 전자기기에 관한 것으로서, 보다 구체적으로 증폭기들에 관한 것이다.
[0003] 무선 통신 시스템에서 무선 디바이스(예를 들어, 셀룰러 전화 또는 스마트폰)는 양방향 통신을 위해 데이터를 전송 및 수신할 수 있다. 무선 디바이스는 데이터 전송을 위한 전송기 및 데이터 수신을 위한 수신기를 포함할 수 있다. 데이터 전송을 위해, 전송기는 변조된 신호를 획득하기 위해 데이터로 라디오 주파수(RF) 캐리어 신호를 변조하고, 적절한 전송 전력 레벨을 갖는 출력 RF 신호를 획득하기 위해 변조된 RF 신호를 증폭하고, 안테나를 통해 기지국에 출력 RF 신호를 전송할 수 있다. 데이터 수신을 위해, 수신기는 안테나를 통해 수신된 RF 신호를 획득하고, 기지국에 의해 송신된 데이터를 복구하기 위해 수신된 RF 신호를 증폭 및 프로세싱할 수 있다.
[0004] 무선 디바이스는 상이한 주파수들로 다수의 전송된 신호들을 수신할 수 있다. 전송된 신호들은 상이한 전파 경로들을 통해 이동할 수 있고, 무선 디바이스에서 상이한 수신 전력 레벨들로 수신될 수 있다. 수신되는 모든 전송된 신호들에 대해 양호한 성능이 달성될 수 있도록 상이한 수신된 전력 레벨들을 갖는 다수의 전송된 신호들을 수신하는 것이 바람직할 수 있다.
[0005] 도 1은 2개의 무선 시스템들과 통신하는 무선 디바이스를 도시한다.
[0006] 도 2는 캐리어 어그리게이션(CA)의 다양한 예들을 도시한다.
[0007] 도 3은 도 1의 무선 디바이스의 블록도를 도시한다.
[0008] 도 4는 다수의 전송된 신호들의 전송 및 수신을 도시한다.
[0009] 도 5는 수신되는 다수의 전송된 신호들에 대한 별개의 이득 제어를 갖는 수신기의 예시적인 설계를 도시한다.
[0010] 도 6a 및 도 6b는 2개의 출력들 각각에 대한 별개의 이득 제어를 갖는 SIMO(single-input multiple-output) LNA의 2개의 예시적인 설계들을 도시한다.
[0011] 도 7a 내지 7d는 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA의 4개의 예시적인 설계들을 도시한다.
[0012] 도 8a 내지 도 8c는 도 7b의 SIMO LNA의 3개의 동작 모드들을 도시한다.
[0013] 도 9는 프로그래밍 가능한 감쇄기의 예시적인 설계를 도시한다.
[0014] 도 10은 다수의 전송된 신호들을 수신하기 위한 프로세스를 도시한다.
[0015] 아래에 제시되는 상세한 설명은 본 개시의 예시적인 설계들의 설명으로서 의도되며 본 개시가 실시될 수 있는 유일한 설계들만을 표현하도록 의도되는 것은 아니다. "예시적인" 이란 용어는 "예, 인스턴스 또는 예시로서 작용하는 것"을 의미하도록 본 명세서에서 이용된다. "예시적인" 것으로서 본 명세서에서 설명되는 임의의 설계는 반드시 다른 설계들보다 선호되거나 유리한 것으로서 해석될 필요는 없다. 상세한 설명은 본 개시의 예시적인 설계들의 완전한 이해를 제공하기 위한 특정한 세부사항들을 포함한다. 본 명세서에서 설명되는 예시적인 설계들은 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 자명할 것이다. 몇몇 인스턴스들에서, 잘 알려진 구조들 및 디바이스들은 본 명세서에서 제시되는 예시적인 설계들의 신규성을 모호하게 하지 않도록 블록도 형태로 도시된다.
[0016] 출력 마다 독립적인 이득 제어를 갖는 SIMO 증폭기들이 본 명세서에서 개시된다. 이들 SIMO 증폭기들은 상이한 전송 신호들에 대한 독립적인 이득 제어를 갖는 다수의 전송된 신호들을 수신하는데 이용될 수 있다. 이들 SIMO 증폭기들은 무선 통신 디바이스들과 같은 다양한 타입들의 전자 디바이스들을 위해 이용될 수 있다.
[0017]도 1은 무선 통신 시스템들(120 및 122)과 통신하는 무선 디바이스(110)를 도시한다. 무선 시스템들(120 및 122)은 각각 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 몇몇 다른 무선 시스템일 수 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, TD-SCDMA(Time Division Synchronous CDMA), 또는 몇몇 다른 버전의 CDMA를 구현할 수 있다. 단순함을 위해, 도 1은 2개의 기지국들(130 및 131) 및 하나의 시스템 제어기(140)를 포함하는 무선 시스템(120) 및 하나의 기지국(132) 및 하나의 시스템 제어기(142)를 포함하는 무선 시스템(122)을 도시한다. 일반적으로, 각각의 무선 시스템은 임의의 수의 기지국들 및 임의의 세트의 네트워크 엔티티들을 포함할 수 있다. 기지국은 노드B, 이볼브드 노드B(eNB), 액세스 포인트 등으로서 또한 지칭될 수 있다.
[0018] 무선 디바이스(110)는 사용자 장비(UE), 모바일 스테이션, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로서 또한 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 전화, 스마트폰, 태블릿, 무선 모뎀, 개인용 디지털 보조기기(PDA), 핸드헬드 디바이스, 랩톱 컴퓨터, 스마트북, 넷북, 코드리스 전화, 무선 로컬 루프(WLL) 스테이션, 블루투스 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 시스템(120 및/또는 122)과 통신할 수 있다. 무선 디바이스(110)는 브로드캐스트 스테이션들로부터의 신호들, 하나 또는 그 초과의 GNSS(global navigation satellite systems)에서 위성들(예를 들어, 위성(150))로부터의 신호들 등을 또한 수신할 수 있을 수 있다. 무선 디바이스(110)는 LTE, WCDMA, CDMA 1X, TD-SCDMA, GSM, 802.11 등과 같은, 무선 통신을 위한 하나 또는 그 초과의 라디오 기술들을 지원할 수 있다. 무선 디바이스(110)는 주어진 순간에 하나 또는 그 초과의 무선 시스템들과 통신할 수 있다. 예를 들어, 무선 디바이스(110)는 (i) TD-SCDMA 시스템 및 CDMA, GSM 또는 LTE 시스템, 또는 (ii) LTE 시스템 및 GSM 시스템, 또는 (iii) CDMA 시스템 및 GSM 시스템, 또는 (iv) 무선 시스템들의 몇몇 다른 결합과의 동시성 통신을 지원할 수 있다.
[0019] 무선 디바이스(110)는 1000MHz(megahertz) 보다 낮은 주파수들을 커버하는 저-대역(LB), 1000 MHz 내지 2300 MHz의 주파수들을 커버하는 중-대역(MB) 및/또는 2300 MHz보다 높은 주파수들을 커버하는 고-대역(HB)에서 동작할 수 있을 수도 있다. 예를 들어, 저-대역은 698 내지 960 MHz를 커버할 수 있고, 중-대역은 1475 MHz 내지 2170 MHz를 커버할 수 있고 고-대역은 2300 MHz 내지 2690 MHz 및 3400 MHz 내지 3800 MHz를 커버할 수 있다. 저-대역, 중-대역 및 고-대역은 대역들의 3개의 그룹들(또는 대역 그룹들)을 지칭하며, 각각의 대역 그룹은 다수의 주파수 대역들(또는 단순히 "대역들")을 포함한다. LTE 릴리즈 11은 LTE/UMTS 대역들로서 지칭되고 공개적으로 입수 가능한 문서 3GPP TS 36.101에서 나열되는 35개의 대역들을 지원한다. 일반적으로, 임의의 수의 대역 그룹들이 정의될 수 있다. 각각의 대역 그룹은, 위에서 주어진 주파수 범위들 중 임의의 것에 매칭하거나 매칭하지 않을 수 있는 임의의 주파수들의 범위를 커버할 수 있다. 각각의 대역 그룹은 임의의 수의 대역들을 포함할 수 있다.
[0020] 무선 디바이스(110)는 다수의 캐리어들 상의 동작인 캐리어 어그리게이션을 지원할 수 있다. 캐리어 어그리게이션은 또한 다중-캐리어 동작으로 지칭될 수 있다. 캐리어는 통신을 위해 이용되는 주파수들의 범위를 지칭할 수 있고 특정한 특성들과 연관될 수 있다. 예를 들어, 캐리어는 캐리어 상의 동작을 설명하는 시스템 정보 및/또는 제어 정보와 연관될 수 있다. 캐리어는 또한 컴포넌트 캐리어(CC), 주파수 채널, 셀 등으로서 지칭될 수 있다. 대역은 하나 또는 그 초과의 캐리어들을 포함할 수 있다. 각각의 캐리어는 LTE에서 20MHz까지 커버할 수 있다. 무선 디바이스(110)는 LTE 릴리즈 11에서는 하나 또는 둘의 대역들에서 5개까지의 캐리어들로 구성될 수 있다.
[0021] 일반적으로 캐리어 어그리게이션(CA)은 2개의 타입들 ― 인트라-대역 CA 및 인터-대역 CA ― 로 카테고리화될 수 있다. 인트라-대역 CA는 동일한 대역 내의 다수의 캐리어들 상의 동작을 지칭한다. 인터-대역 CA는 상이한 대역들에서 다수의 캐리어들 상의 동작을 지칭한다.
[0022] 도 2는 무선 디바이스(110)에 의해 지원될 수 있는 다양한 CA 시나리오들을 도시한다. 단순함을 위해, 도 2는 인터-대역 CA에 대한 대역에서 단지 하나의 캐리어들로 구성되는 무선 디바이스(110)를 도시한다. 일반적으로, 무선 디바이스(110)는 주어진 대역에서 하나 또는 그 초과의 캐리어들로 구성될 수 있다.
[0023] 시나리오(210)는 무선 디바이스(110)를 위해 구성되는, 저-대역의 대역 X에서 하나의 캐리어(C1) 및 중-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA를 커버한다. 시나리오(220)는 무선 디바이스(110)를 위해 구성되는, 중-대역의 대역 X에서 하나의 캐리어(C1) 및 고-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA를 커버한다. 시나리오(230)는 무선 디바이스(110)를 위해 구성되는, 저-대역의 대역 X에서 하나의 캐리어(C1) 및 고-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA를 커버한다.
[0024] 시나리오(240)는 무선 디바이스(110)를 위해 구성되는, 저-대역의 대역 X에서 하나의 캐리어(C1) 및 또한 저-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA를 커버한다. 시나리오(250)는 무선 디바이스(110)를 위해 구성되는, 중-대역의 대역 X에서 하나의 캐리어(C1) 및 또한 중-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA를 커버한다. 시나리오(260)는 무선 디바이스(110)를 위해 구성되는, 고-대역의 대역 X에서 하나의 캐리어(C1) 및 또한 고-대역의 대역 Y에서 하나의 캐리어(C2)를 갖는 인터-대역 CA 을 커버한다.
[0025] 시나리오(270)는 무선 디바이스(110)를 위해 구성되는, 저-대역, 또는 중-대역, 또는 고-대역의 대역 X에서 2개의 인접한 캐리어들(C1 및 C2)을 갖는 연속적 인트라-대역 CA를 커버한다. 시나리오(280)는 무선 디바이스(110)를 위해 구성되는, 저-대역, 또는 중-대역, 또는 고-대역의 대역 X에서 2개의 비-인접한 캐리어들(C1 및 C2)을 갖는 비-연속적 인트라-대역 CA를 커버한다.
[0026] 도 2는 캐리어 어그리게이션의 몇몇 예들을 도시한다. 캐리어 어그리게이션은 또한 대역들 및 대역 그룹들의 다른 결합들에 대해 지원될 수 있다. 캐리어 어그리게이션은 또한 LTE, UMTS 등과 같은 다양한 라디오 기술들에 대해 지원될 수 있다. UMTS에 대한 캐리어 어그리게이션은 다중-캐리어 UMTS로서 지칭될 수 있다.
[0027] 도 2는 DSDS(dual SIM/dual standby) 및 DSDA(dual SIM/dual-active)에 대해 또한 응용 가능할 수 있다. 이 경우에, 다수의 캐리어들은 TD-SCDMA 및 GSM 시스템들, 또는 LTE 및 GSM 시스템들, 또는 CDMA 및 GSM 시스템들 등과 같은 상이한 무선 시스템들에 대해 수신될 수 있다.
[0028] 도 3은 도 1의 무선 디바이스(110)의 예시적인 설계의 블록도를 도시한다. 예시적인 설계에서, 무선 디바이스(110)는 주 안테나(310)에 커플링되는 트랜시버(320), 보조 안테나(312)에 커플링되는 트랜시버들(322) 및 데이터 프로세서/제어기(380)를 포함한다. 트랜시버(320)는 안테나 인터페이스 회로(324), 다수(K)의 LNA들(330a-330k), 수신 회로들(340), 전송 회로들(350) 및 K개의 전력 증폭기들(PA들)(360a-360k)을 포함한다. 트랜시버(322)는 안테나 인터페이스 회로(326), 다수(M)의 LNA들(332a-332m), 수신 회로들(342), 전송 회로들(352) 및 M개의 PA들(362a-362m)을 포함한다. 트랜시버들(320 및 322)은 다수의 주파수 대역들, 캐리어 어그리게이션, 다수의 라디오 기술들, 수신 다이버시티, 다수의 전송 안테나들로부터 다수의 수신 안테나들로의 MIMO(multiple-input multiple-output) 전송 등을 지원할 수 있다.
[0029] 데이터 수신에 대해, 안테나(310)는 기지국들 및/또는 다른 전송기 스테이션들로부터 신호들을 수신하고, 수신된 RF 신호를 제공하며, 이 수신된 RF 신호는 안테나 인터페이스 회로(324)를 통해 라우팅되고 입력 RF 신호로서 선택된 LNA(330)에 제공된다. 안테나 인터페이스 회로(324)는 스위치들, 듀플렉서들, 다이플렉서들, 전송 필터들, 수신 필터들, 매칭 회로들 등을 포함할 수 있다. 선택된 LNA(330)는 입력 RF 신호를 증폭하고, 하나 또는 그 초과의 LNA 출력들을 통해 하나 또는 그 초과의 증폭된 RF 신호들을 수신 회로들(340)에 제공한다. 각각의 LNA 출력으로부터의 증폭된 RF 신호는 아래에서 설명되는 바와 같이 원하는 진폭을 획득하기 위해 독립적으로 이득 제어될 수 있다. 수신 회로들(340)은 RF로부터 기저대역으로 각각의 증폭된 RF 신호를 하향변환하고, 각각의 하향변환된 신호를 필터링 및 증폭하고, 하나 또는 그 초과의 아날로그 입력 신호들을 데이터 프로세서(380)에 제공한다. 수신 회로들(340)은 믹서들, 필터들, 증폭기들, 매칭 회로들, 발진기들, 로컬 발진기(LO) 생성기들, 위상 동기 루프들(PLL들) 등을 포함할 수 있다.
[0030] 데이터 전송을 위해, 데이터 프로세서(380)는 전송될 데이터를 프로세싱(예를 들어, 인코딩 및 변조)하고 하나 또는 그 초과의 아날로그 출력 신호들을 전송 회로들(350)에 제공한다. 전송 회로들(350)은 각각의 아날로그 출력 신호를 증폭, 필터링하여 기저대역으로부터 RF로 상향변환하고 변조된 신호를 선택된 PA(360)에 제공한다. 전송 회로들(350)은 증폭기들, 필터들, 믹서들, 매칭 회로들, 발진기들, LO 생성기들, PLL들 등을 포함할 수 있다. 선택된 PA(360)는 변조된 신호를 증폭하고 적절한 전송 전력 레벨을 갖는 출력 RF 신호를 제공한다. 출력 RF 신호는 안테나 인터페이스 회로(324)를 통해 라우팅되고 안테나(310)를 통해 전송된다.
[0031] 트랜시버(322) 내의 LNA들(332), 수신 회로들(342), 전송 회로들(352), 및 PA들(362)은 트랜시버(320) 내의 LNA들(330), 수신 회로들(340), 전송 회로들(350) 및 PA들(360)과 유사한 방식으로 동작할 수 있다. 트랜시버들(320 및 322)은 또한 도 3에서 도시되지 않은 다른 회로들을 포함할 수 있다. 트랜시버들(320 및 322) 중 일부 또는 모두 다는 하나 또는 그 초과의 아날로그 집적 회로들(IC들), RF IC들(RFIC들), 믹싱된-신호 IC들 등 상에서 구현될 수 있다. 예를 들어, LNA들(330) 및 수신 회로들(340)은 RFIC 또는 다수의 RFIC들 등을 포함할 수 있는 하나 또는 그 초과의 모듈들 상에서 구현될 수 있다. 트랜시버들(320 및 322)의 회로들은 다른 방식들로 또한 구현될 수 있다.
[0032] 데이터 프로세서/제어기(380)는 무선 디바이스(110)에 대한 다양한 기능들을 수행할 수 있다. 예를 들어, 데이터 프로세서(380)는 아날로그-디지털 신호 변환, 수신기 회로들(340 및 342)을 통해 수신되는 데이터에 대한 프로세싱 및 전송 회로들(350 및 352)을 통해 전송되는 데이터에 대한 프로세싱을 수행할 수 있다. 제어기(380)는 트랜시버들(320 및 322) 내의 다양한 회로들의 동작을 제어할 수 있다. 메모리(382)는 데이터 프로세서/제어기(380)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/제어기(380)는 하나 또는 그 초과의 주문형 집적 회로들(ASIC들) 및/또는 다른 IC들 상에 구현될 수 있다. 데이터 프로세서/제어기(380) 및 RF 회로들은 또한 동일한 IC 상에서 구현될 수 있다.
[0033] 무선 디바이스(110)는 상이한 주파수들에서 다수의 전송된 신호들을 동시에 수신할 수 있다. 이들 다수의 전송된 신호들은 동일하거나 상이한 전송 전력 레벨들로 상이한 주파수들 상에서 하나 또는 그 초과의 기지국들에 의해 송신될 수 있다. 이들 다수의 전송된 신호들은 또한 LTE, GSM, CDMA 등과 같은 동일하거나 상이한 라디오 기술들에 기초하여 송신될 수 있다. 각각의 전송된 신호는 특정한 전파 경로를 통해 이동할 수 있고, 무선 디바이스(110)에서 특정한 수신된 전력 레벨로 수신될 수 있다. 다수의 전송된 신호들은 상이한 전파 경로들을 통해 이동할 수 있고, 무선 디바이스(110)에 의해 상이한 수신된 전력 레벨로 수신될 수 있다.
[0034] 도 4는 2개의 전송된 신호들의 예시적인 전송 및 수신을 도시한다. 제 1 전송된 신호는 PTX1의 제 1 전송 전력 레벨로 제 1 캐리어(C1) 상에서 무선 디바이스(110)에 송신될 수 있다. 제 2 전송된 신호는 PTX2의 제 2 전송 전력 레벨로 제 2 캐리어(C2) 상에서 무선 디바이스(110)에 송신될 수 있으며, PTX2는 PTX1과 동일하거나 동일하지 않을 수 있다. 캐리어들(C1 및 C2)은 주파수 면에서 서로 인접할 수 있거나, 서로 분리될 수 있다. 제 1 및 제 2 전송된 신호들은 (i) 캐리어 어그리게이션을 위해 상이한 주파수들의 다수의 캐리어들 상에서 송신되는 동시성 전송들, 또는 (ii) 동일한 무선 시스템(예를 들어, LTE 시스템 또는 1X/EVDO 시스템)으로부터의 동시성 음성 및 데이터, 또는 (iii) 상이한 무선 시스템들(예를 들어, GSM 및 CDMA 1x)로부터의 동시성 전송들, 또는 (iv) CoMP(coordinated multi-point)에 대해 동일한 무선 시스템 내의 상이한 기지국들로부터의 동시성 전송들, 또는 (v) 다른 타입들의 동시성 전송을 위해, 하나 또는 그 초과의 기지국들에 의해 무선 디바이스(110)에 송신될 수 있다.
[0035] 무선 디바이스(110)의 안테나(310)는 2개의 전송된 신호들을 수신할 수 있고, 각각의 전송된 신호에 대한 하나 또는 그 초과의 수신된 신호를 포함하는 입력 RF 신호를 제공할 수 있다. 각각의 수신된 신호는 특정한 전파/신호 경로를 통해 수신되는 전송된 신호의 버전에 대응할 수 있다. 단순함을 위해, 아래의 설명은, 하나의 수신된 신호가 하나의 전파 경로를 통해 각각의 전송된 신호에 대해 획득된다고 가정한다. 2개의 전송된 신호들은 상이한 전파 경로들을 통해 이동할 수 있고, 무선 디바이스(110)에서 상이한 수신 전력 레벨들로 수신될 수 있다. 무선 디바이스(110)는 (i) 작은 경로손실로 전송된 신호에 대한 강한 수신된 신호 및 (ii) 큰 경로손실로 전송된 신호에 대한 약한 수신된 신호를 획득할 수 있다.
[0036] 무선 디바이스(110)에서 단일 하향변환기 및 단일 LNA를 포함하는 단일 수신기는 수신되고 있는 2개의 전송된 신호들을 동시에 프로세싱하는데 이용될 수 있다. 이 수신기에는 각각의 전송된 신호에 대해 적어도 하나의 수신된 신호를 포함하는 입력 RF 신호가 제공될 수 있다. 높은 이득이 수신기의 LNA에 대해 이용되는 경우, 수신기의 일부 회로 블록들(예를 들어, 기저대역 필터들, 아날로그-디지털 변환기들(ADC들) 등)은 강한 수신된 신호 또는 그의 인접한 채널 간섭(ACI) 중 어느 하나로 인해 포화 또는 클립핑(clip)할 수 있다. 역으로, 낮은 이득이 이용되는 경우, 약한 수신된 신호에 대해 낮은 감도가 획득될 수 있고, 약한 수신된 신호에 대해 성능은 열등해질 수 있다.
[0037] 본 개시의 양상에서, 무선 디바이스(110)는 각각의 LNA 출력, 예를 들어, 각각의 전송된 신호에 대한 별개의 이득 제어를 갖는 SIMO LNA로 다수의 전송된 신호들을 프로세싱할 수 있다. 다수의 전송된 신호들은 무선 디바이스(110)에 동시에 송신될 수 있다. 무선 디바이스(110)는 무선 디바이스(110)에서 별개의 수신 회로를 통해 수신되고 프로세싱되는 적어도 하나의 전송된 신호의 각각의 세트에 대해 별개로 이득 제어를 수행할 수 있다. 이는 무선 디바이스(110)가 강한 수신된 신호에 대해 낮은 이득을, 그리고 약한 수신된 신호에 대해 높은 이득을 이용하는 것을 가능케 할 수 있으며, 이는 위에서 설명된 바와 같이 모든 전송된 신호들에 대해 이용되는 단일 이득으로 인한 포화 및 낮은 감도와 관련된 문제들을 회피할 수 있다. 적어도 하나의 전송된 신호의 상이한 세트들에 대한 별개의 이득 제어는 다양한 방식들로 구현될 수 있다.
[0038] 도 5는 수신되고 있는 상이한 전송된 신호들에 대한 별개의 이득 제어를 갖는 수신기(500)의 예시적인 설계의 블록도를 도시한다. 도 5에서 도시된 예시적인 설계에서, 수신기(500)는 SIMO LNA(530) 및 수신 회로들(540a 및 540b)을 포함한다. 수신기(500)는 도 3의 트랜시버(320 또는 322)의 부분일 수 있다. LNA(530)는 도 3의 LNA들(330 또는 332) 중 하나에 대응할 수 있다. 수신 회로들(540a 및 540b)은 도 3의 수신 회로들(340 및/또는 342)의 부분일 수 있다.
[0039] 도 5에서 도시된 예시적인 설계에서, LNA(530)는 입력 RF 신호(RFin)를 수신하는 입력, 수신 회로(540a)에 커플링되는 제 1 출력 및 수신 회로(540b)에 커플링되는 제 2 출력을 갖는다. LNA(530)는 수신 회로(540a)에 제공될 수 있는 제 1 증폭된 RF 신호(RFamp1)를 생성하기 위해 제 1 가변 이득으로 RFin 신호를 증폭할 수 있다. 대안적으로 또는 부가적으로, LNA(530)는 수신 회로(540b)에 제공될 수 있는 제 2 증폭된 RF 신호(RFamp2)를 생성하기 위해 제 2 가변 이득으로 RFin 신호를 증폭할 수 있다.
[0040] 각각의 수신 회로(540)는 LNA(530)로부터 그의 증폭된 RF 신호를 수신하고 데이터 프로세서(예를 들어, 도 3의 데이터 프로세서(380))에 입력 기저대역 신호를 제공할 수 있다. 수신 회로(540a) 내에서, 하향변환기(550a)는 LNA(530)로부터 RFamp1 신호 및 LO 생성기(580a)로부터 제 1 LO 신호(LO1)를 수신하고, LO1 신호로 RFamp1 신호를 하향변환하여 하향변환된 신호를 제공할 수 있다. LO1 신호의 주파수는 수신 회로(540a)에 의해 수신되는 각각의 전송된 신호의 주파수에 기초하여 선택될 수 있다. 저역통과 필터(560a)는 주파수 하향변환으로부터 발생하는 바람직하지 않은 신호 컴포넌트들을 제거하기 위해 하향변환된 신호를 필터링하여, 필터링된 신호를 제공할 수 있다. 저역통과 필터(560a)는 수신 회로(540a)에 의해 수신되는 각각의 전송된 신호의 대역폭에 기초하여 결정될 수 있는 대역폭을 가질 수 있다. 증폭기(Amp)(570a)는 필터링된 신호를 증폭하고 입력 기저대역 신호(BBin1)를 제공할 수 있다. 입력 기저대역 신호는 데이터 프로세서 내의 ADC들에 의해 디지털화되고, 추가로 디지털적으로 프로세싱(예를 들어, 복조 및 디코딩)되어서 무선 디바이스(110)에 송신된 데이터를 복원할 수 있다.
[0041] 수신 회로(540b)는, 수신 회로(540a)의 대응하는 회로들과 유사한 방식으로 동작할 수 있는 하향변환기(550b), 저역통과 필터(560b), 증폭기(570b), 및 LO 생성기(580b)를 포함할 수 있다.
[0042] 도 5는 수신 회로들(540a 및 540b)의 예시적인 설계를 도시한다. 일반적으로, 수신 회로의 신호들의 컨디셔닝은 증폭기, 필터, 믹서 등의 하나 또는 그 초과의 스테이지들에 의해 수행될 수 있다. 이 회로들은 도 5에서 도시된 구성과 상이하게 배열될 수 있다. 또한, 도 5에서 도시되지 않은 다른 회로들이 수신 회로에서 이용될 수 있다. 도 5의 몇몇 회로들은 또한 생략될 수 있다. 수신기는 또한 전송된 신호(들)의 2개 초과의 세트들을 동시에 프로세싱하기 위해 2개 초과의 수신 회로들을 포함할 수 있다.
[0043] 예시적인 설계에서, 수신 회로들(540a 및 540b)은 캐리어 어그리게이션을 위해 캐리어들의 2개의 세트들 상의 다수의 전송된 신호들에 대한 입력 RF 신호를 동시에 프로세싱할 수 있다. 다른 예시적인 설계에서, 수신 회로들(540a 및 540b)은 (i) 동시성 음성 및 데이터를 위한 단일 무선 시스템으로부터의 또는 (ii) 데이터/데이터, 음성/음성 등을 위한 다수의 무선 시스템들로부터의 다수의 전송된 신호들에 대한 입력 RF 신호를 동시에 프로세싱할 수 있다.
[0044] 출력 마다 별개의 이득을 갖는 SIMO LNA는 다양한 회로 아키텍처들로 구현될 수 있다. 출력 마다 별개의 이득을 갖는 SIMO LNA에 대한 몇몇 예시적인 회로 아키텍처들이 아래에서 설명된다.
[0045] 도 6a는 2개의 출력들 각각에 대한 별개의 이득 제어를 갖는 SIMO LNA(630)의 예시적인 설계의 블록도를 도시한다. LNA(630)는 2개의 로드 회로들(690a 및 690b)에 커플링되는 2개의 증폭기 회로들(640 및 660)을 포함한다. 증폭기 회로는, 인에이블될 때, 입력 RF 신호를 수신 및 증폭하여 적어도 하나의 증폭된 RF 신호를 제공하는 회로이다. 증폭기 회로(640)는 입력 RF 신호를 수신하는 그의 입력, 로드 회로(690a)에 커플링되는 그의 제 1 출력 및 로드 회로(690b)에 커플링되는 그의 제 2 출력을 갖는다. 유사하게, 증폭기 회로(660)는 동일한 입력 RF 신호를 수신하는 그의 입력, 로드 회로(690a)에 커플링되는 그의 제 1 출력 및 로드 회로(690b)에 커플링되는 그의 제 2 출력을 갖는다. 증폭기 회로들(640 및 660)은 2개까지의 증폭된 RF 신호들을 2개까지의 로드 회로들(690a 및 690b)에 제공할 수 있다. 일반적으로, 증폭기 회로는 (i) 입력 RF 신호를 수신하는 입력 및 (ii) 하나 또는 그 초과의 증폭된 RF 신호들을 하나 또는 그 초과의 로드 회로들에 제공하는 하나 또는 그 초과의 출력들을 포함할 수 있다.
[0046] 도 6b는 2개의 출력들 각각에 대한 별개의 이득 제어를 갖는 SIMO LNA(632)의 예시적인 설계의 블록도를 도시한다. LNA(632)는 동일한 입력 RF 신호를 수신하고 2개의 증폭된 신호들을 제공하는 2개의 이득 회로들(642 및 644)을 포함한다. 스위치들(650)은 이득 회로들(642 및 644)로부터의 2개의 증폭된 신호들을 2개의 로드 회로들(690a 및 690b)에 커플링한다. 스위치들(650)은 캐스코드 트랜지스터로 구현될 수 있고, 로드 회로들(690a 및 690b) 중 하나 또는 둘 다에 각각의 이득 회로를 커플링한다. 스위치들(650)은 LNA(632)의 각각의 출력을 또한 인에이블 또는 디스에이블할 수 있다. 로드 회로들(690a 및 690b)은 2개까지의 출력 RF 신호들을 2개까지의 하향변환기들에 제공한다.
[0047] 도 5는 2개의 수신 회로들(540a 및 540b)에 커플링되는 2개의 출력들을 갖는 SIMO LNA(530)의 예시적인 설계를 도시한다. 도 6a는 2개의 증폭기 회로들을 포함하는 SIMO LNA(630)의 예시적인 설계를 도시하며, 각각의 증폭기 회로는 2개까지의 하향변환기들에 대한 2개까지의 증폭된 신호들을 생성하기 위해 2개의 출력들을 갖는다. 일반적으로, SIMO LNA는 임의의 수의 수신 회로들에 커플링되는 임의의 수의 출력들을 가질 수 있다. SIMO LNA는 또한 임의의 수의 증폭기 회로들을 포함할 수 있다. 각각의 증폭기 회로는 임의의 수의 출력들을 포함할 수 있고, 각각의 출력은 고정 이득 또는 가변 이득을 가질 수 있다.
[0048] SIMO LNA는 다양한 타입들의 트랜지스터들로 구현될 수 있다. NMOS(N-channel metal oxide semiconductor) 트랜지스터들로 구현되는 SIMO LNA의 몇몇 예시적인 설계들이 아래에서 설명된다.
[0049] 도 7a는 각각의 LNA 출력에 대한 캐스코드-레벨 신호 분할 및 별개의 이득 제어를 갖는 SIMO LNA(730a)의 예시적인 설계의 개략도를 도시한다. SIMO LNA(730a)는 도 5의 SIMO LNA(530) 및 도 6a의 SIMO LNA(630)의 일 예시적인 설계이다. SIMO LNA(730a)는 로드 회로들(790a 및 790b)에 커플링되는 고-이득(HG) 증폭기 회로(740a) 및 저-이득(LG) 증폭기 회로(760a)를 포함한다. 고-이득 증폭기 회로는 적어도 저-이득 증폭기 회로에 비해, 더 높은 이득 및 가능하게는, 더 낮은/더 양호한 노이즈 지수(NF)를 가질 수 있다. 저-이득 증폭기 회로는 적어도 고-이득 증폭기 회로에 비해, 더 낮은 이득 및 가능하게는, 더 양호한/더 높은 선형성을 가질 수 있다.
[0050] SIMO LNA(730a)는 증폭기 회로들(740a 및 760a) 모두에 인가되는 입력 RF 신호를 수신한다. 입력 RF 신호는 캐리어 어그리게이션을 위한 캐리어들의 하나 또는 두 개의 세트들 상의 전송들을 포함할 수 있으며, 각각의 세트는 하나 또는 그 초과의 캐리어들을 포함한다. 대안적으로, 입력 RF 신호는 하나 또는 그 초과의 무선 시스템들에 의해 무선 디바이스(110)에 동시에 송신되는 2개 또는 그 초과의 전송된 신호들을 포함할 수 있다.
[0051] 도 7a에서 도시된 예시적인 설계에서, 증폭기 회로(740a)는 이득 트랜지스터(744), 캐스코드 트랜지스터들(746 및 756) 및 소스 디제너레이션 인덕터(742)를 포함한다. 이득 트랜지스터(744)는 입력 RF 신호를 수신하는 그의 게이트, 인덕터(742)의 한 단부에 커플링되는 그의 소스 및 캐스코드 트랜지스터들(746 및 756)의 소스들에 커플링되는 그의 드레인을 갖는다. 인덕터(742)의 다른 단부는 회로 접지에 커플링된다. 캐스코드 트랜지스터(746)는 Vb1 제어 신호를 수신하는 그의 게이트 및 로드 회로(790a)에 커플링되는 그의 드레인을 갖는다. 캐스코드 트랜지스터(756)는 Vb2 제어 신호를 수신하는 그의 게이트 및 로드 회로(790b)에 커플링되는 그의 드레인을 갖는다.
[0052] 도 7a에서 도시된 예시적인 설계에서, 증폭기 회로(760a)는 프로그래밍 가능한 감쇄기(762), 이득 트랜지스터(764) 및 캐스코드 트랜지스터들(766 및 776)을 포함한다. 감쇄기(762)는 입력 RF 신호를 수신하는 그의 입력 및 이득 트랜지스터(764)의 게이트에 커플링되는 그의 출력을 갖는다. 이득 트랜지스터(764)는 회로 접지에 커플링되는 그의 소스 및 캐스코드 트랜지스터들(766 및 776)의 소스들에 커플링되는 그의 드레인을 갖는다. 캐스코드 트랜지스터(766)는 Vc1 제어 신호를 수신하는 그의 게이트 및 로드 회로(790a)에 커플링되는 그의 드레인을 갖는다. 캐스코드 트랜지스터(776)는 Vc2 제어 신호를 수신하는 그의 게이트 및 로드 회로(790b)에 커플링되는 그의 드레인을 갖는다.
[0053] 도 7a에서 도시된 예시적인 설계에서, 바이어스 회로(720)는 NMOS 트랜지스터(724), 전류 소스(726), 및 레지스터(728)를 포함한다. NMOS 트랜지스터(724)는 레지스터(728)의 한 단부에 커플링되는 그의 게이트, 회로 접지에 커플링되는 그의 소스 및 전류 소스(726)의 한 단부에 커플링되는 그의 드레인을 갖는다. 전류 소스(726)의 다른 단부는 전력 공급기(Vdd)에 커플링된다. 레지스터의 다른 단부는 이득 트랜지스터(744)의 게이트 및 프로그래밍 가능한 감쇄기(762)에 커플링된다.
[0054] 바이어스 회로(720)는 바이어스 전압(Vbias)을 생성하여서, Ibias0의 전류가 트랜지스터(724)를 통해 흐르게 한다. Vbias 전압은 이득 트랜지스터(744)의 게이트에 인가되고, Ibias1의 바이어스 전류가 이득 트랜지스터(744)를 통해 흐르게 한다. Ibias1은 Ibias0은 물론 트랜지스터(744)의 크기 대 트랜지스터(724)의 크기의 비에 의존한다. Vbias 전압은 인덕터(742)에 걸친 전압 강하를 참작하도록 생성될 수 있다. Vbias 전압은 또한 노이즈 지수, 선형성 및 전력 소비 간의 트래이드오프에 기초하여 생성될 수 있다.
[0055] 증폭기 회로들(740a 및 760a) 및 바이어스 회로(720)는 또한 다른 방식들로 구현될 수 있다. 다른 예시적인 설계에서, 증폭기 회로는 (소스 디제너레이션 인덕터 대신) 회로 접지에 직접 커플링되는 그의 소스를 갖는 이득 트랜지스터를 포함할 수 있다. 또 다른 예시적인 설계에서, 증폭기 회로는 증폭기 회로의 입력과 출력 간에 커플링되는 피드백 회로를 포함할 수 있다. 또 다른 예시적인 설계에서, 증폭기 회로는 차동 설계로 구현될 수 있고, 차동 입력 신호를 수신하고 그리고/또는 차동 출력 신호를 제공할 수 있다. 예를 들어, 증폭기 회로(740a)는 복제될 수 있으며, 증폭기 회로(740a)의 하나의 카피는 비-반전 입력 신호를 수신하고 반전 출력 신호를 제공할 수 있고, 증폭기 회로(740a)의 다른 카피는 반전 입력 신호를 수신하고 비-반전 출력 신호를 제공할 수 있다.
[0056] 도 7a에서 도시된 예시적인 설계에서, 각각의 로드 회로(790)는 주 코일(794) 및 보조 코일(796)을 포함하는 변압기(792)를 포함한다. 코일은 또한 인덕터 코일, 와인딩, 도체 등으로서 지칭될 수 있다. 로드 회로(790a) 내에서, 변압기(792a)는 (i) 캐스코드 트랜지스터(746)의 드레인과 Vdd 공급기 간에 커플링되는 주 코일(794a) 및 (ii) 제 1 차동 증폭된 RF 신호를 제 1 하향변환기(도 7a에서 도시되지 않음)에 제공하는 보조 코일(796a)을 포함한다. 로드 회로(790b)는 (i) 캐스코드 트랜지스터(756)의 드레인과 Vdd 공급기 간에 커플링되는 주 코일(794b) 및 (ii) 제 2 차동 증폭된 RF 신호를 제 2 하향변환기(도 7a에서 도시되지 않음)에 제공하는 보조 코일(796b)을 갖는 변압기(792b)를 포함한다. 각각의 하향변환기는 RF로부터 기저대역 또는 중간 주파수로 증폭된 RF 신호의 직교 하향변환을 수행하기 위해 2개의 믹서들을 포함할 수 있다.
[0057] 로드 회로들(790)은 다른 방식들로 또한 구현될 수 있다. 다른 예시적인 설계에서, 로드 회로는 인덕터 및 가능하게는, 증폭기 회로의 출력과 Vdd 공급기 간에 커플링되는 커패시터를 포함할 수 있다. 또 다른 예시적인 설계에서, 로드 회로는 Vdd 공급기에 커플링되는 그의 소스 및 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(746))의 드레인에 커플링되는 그의 드레인을 갖는 PMOS(P-channel metal oxide semiconductor) 트랜지스터를 포함할 수 있다. PMOS 트랜지스터는 캐스코트 트랜지스터에 대한 활성 로드를 제공할 수 있다.
[0058] 단순함을 위해, 도 7a는 2개의 로드 회로들(790a 및 790b)에 커플링되는 2개의 증폭기 회로들(740a 및 760a)을 포함하는 SIMO LNA(730a)를 도시한다. SIMO LNA는 2개 초과의 로드 회로들에 커플링되는 2개 초과의 증폭기 회로들을 포함할 수 있다.
[0059] 예시적인 설계에서, 고-이득 증폭기 회로(740a)의 이득은 이득 트랜지스터(744)를 통해 흐르는 Ibias1 전류를 변동시킴으로써 조정될 수 있다. 이는 전류 소스(726)의 Ibias0 전류를 변동시킴으로써 달성될 수 있으며, 이는 그 후 원하는 Ibias1 전류가 이득 트랜지스터(744)에 흐르도록 적절한 Vbias 전압이 이득 트랜지스터(744)에 대해 생성되게 할 수 있다.
[0060] 예시적인 설계에서, 저-이득 증폭기 회로(760a)의 이득은 프로그래밍 가능한 감쇄기(762)를 변동시킴으로써 조정될 수 있다. 예를 들어, 프로그래밍 가능한 감쇄기(762)는 아래에서 설명되는 바와 같이, 직렬로 커플링되는 2개의 레지스터들을 포함하는 저항성 분할기 회로를 포함할 수 있다. 가변 이득은 저항성 분할기 회로 내의 하나 또는 둘 다의 레지스터들을 변동시킴으로써 획득될 수 있다.
[0061] SIMO LNA(730a)는 단일-출력 구성 또는 다중-출력 구성으로 동작할 수 있다. 또한, SIMO LNA(730a)는 단일-출력 구성에서 고-이득(HG) 모드 또는 저-이득(LG) 모드로 동작할 수 있다. SIMO LNA(730a)는 다중-출력 구성에서 HG-HG 모드, HG-LG 모드 또는 LG-LG 모드로 동작할 수 있다. 본 명세서에서의 설명에서, "XX" 모드는 XX의 이득을 갖는 단일 증폭된 RF 신호를 제공하는 단일-출력 구성의 동작 모드를 지칭하며, 여기서 "XX"는 HG 또는 LG일 수 있다. "YY-ZZ" 모드는 2개의 증폭된 RF 신호들을 제공하는 다중-출력 구성의 동작 모드를 지칭하며, 여기서 하나의 증폭된 RF 신호는 YY의 이득을 갖고, 다른 증폭된 RF 신호는 ZZ의 이득을 가지며, 여기서 "YY"는 HG 또는 LG일 수 있고, "ZZ"는 또한 HG 또는 LG일 수 있다. 표 1은 일 예시적인 설계에 따라, SIMO LNA(730a)에 의해 지원되는 구성들 및 모드들을 나열하고 각각의 구성의 각각의 모드의 간략한 설명을 제공한다.
구성 모드 설명

단일-출력 구성		 HG 모드 증폭기 회로(740a)는 하나의 로드 회로를 통해 RFamp1 또는 RFamp2 신호 중 어느 하나를 제공하도록 인에이블됨. 증폭기 회로(760a)는 디스에이블됨.
LG 모드 증폭기 회로(760a)는 하나의 로드 회로를 통해 RFamp1 또는 RFamp2 중 신호 어느 하나를 제공하도록 인에이블됨. 증폭기 회로(740a)는 디스에이블됨.

다중-출력 구성
 HG-HG 모드 증폭기 회로(740a)는 2개의 로드 회로들을 통해 RFamp1 및 RFamp2 신호들 둘 다를 제공하도록 인에이블됨. 증폭기 회로(760a)는 디스에이블됨.
HG-LG 모드 증폭기 회로(740a)는 하나의 로드 회로를 통해 하나의 RFamp 신호를 제공하도록 인에이블됨. 증폭기 회로(760a)는 다른 로드 회로를 통해 다른 RFamp 신호를 제공하도록 인에이블됨
LG-LG 모드 증폭기 회로(760a)는 2개의 로드 회로들을 통해 RFamp1 및 RFamp2 신호들 둘 다를 제공하도록 인에이블됨. 증폭기 회로(740a)는 디스에이블됨.
[0062] 도 7a에서 도시된 캐스코드-레벨 신호 분할에 대해, 입력 RF 신호는 이득 트랜지스터(744)에 의해 증폭되고 캐스코드 트랜지스터들(746 및 756)에 의해 분할되어 2개까지의 로드 회로들에 대한 2개까지의 증폭된 RF 신호들을 생성할 수 있다. 캐스코드 트랜지스터(746)는 HG 모드, HG-HG 모드, 또는 HG-LG 모드에서 RFamp1 신호를 생성하도록 인에이블될 수 있다. 캐스코드 트랜지스터(756)는 HG 모드, HG-HG 모드, 또는 HG-LG 모드에서 RFamp2 신호를 생성하도록 인에이블될 수 있다. 유사하게, 입력 RF 신호는 이득 트랜지스터(764)에 의해 증폭되고 캐스코드 트랜지스터들(766 및 776)에 의해 분할되어 2개까지의 로드 회로들에 대한 2개까지의 증폭된 RF 신호들을 생성할 수 있다. 캐스코드 트랜지스터(766)는 LG 모드, HG-LG 모드, 또는 LG-LG 모드에서 RFamp1 신호를 생성하도록 인에이블될 수 있다. 캐스코드 트랜지스터(776)는 LG 모드, LG-HG 모드, 또는 LG-LG 모드에서 RFamp2 신호를 생성하도록 인에이블될 수 있다.
[0063] 단일-출력 구성에서, SIMO LNA(730a)는 입력 RF 신호를 수신하고 하나의 증폭된 RF 신호를 하나의 로드 회로(790)에 제공한다. 단일-출력 구성은 (i) 캐리어 어그리게이션 없는 하나의 캐리어 상에서의 전송, 또는 (ii) 인터-대역 CA에 대한 상이한 대역들 내의 캐리어들의 다수의 세트들 상에서의 전송들 중, 캐리어들의 하나의 세트 상에서의 전송, 또는 (iii) 하나의 무선 시스템으로부터 전송된 신호를 수신하는데 이용될 수 있다. 다중-출력 구성에서, SIMO LNA(730a)는 입력 RF 신호를 수신하고, 2개의 증폭된 RF 신호들을 2개의 로드 회로들(790)에 제공한다. 다중-출력 구성은 (i) 인트라-대역 CA에 대한 캐리어들의 2개의 세트들 상에서의 전송들 또는 (ii) 하나 또는 그 초과의 무선 시스템들로부터의 2개의 전송된 신호들을 수신하는데 이용될 수 있다.
[0064] 도 7b는 게이트-레벨 신호 분할 및 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA(730b)의 예시적인 설계의 개략도를 도시한다. SIMO LNA(730b)는 도 5의 SIMO LNA(530) 및 도 6a의 SIMO LNA(630)의 다른 예시적인 설계이다. SIMO LNA(730b)는 로드 회로들(790a 및 790b)에 커플링되는 고-이득 증폭기 회로들(740b 및 740c) 및 저-이득 증폭기 회로들(760b 및 760c)을 포함한다.
[0065] 도 7b에서 도시된 예시적인 설계에서, 고-이득 증폭기 회로(740b)는 도 7a에 대해 위에서 설명된 바와 같이 로드 회로(790a)에 커플링되는 이득 트랜지스터(744), 캐스코드 트랜지스터(746) 및 인덕터(742)를 포함한다. 고-이득 증폭기 회로(740c)는 증폭기 회로(740b) 내의 이득 트랜지스터(744), 캐스코드 트랜지스터(746) 및 인덕터(742)와 유사한 방식으로 로드 회로(790b)에 커플링되는 이득 트랜지스터(754), 캐스코드 트랜지스터(756) 및 인덕터(752)를 포함한다. 이득 트랜지스터들(744 및 754)은 동일한 RFin 신호를 수신한다. 캐스코드 트랜지스터(746)는 Vb1 바이어스 전압을 수신하는 그의 게이트 및 로드 회로(790a)에 커플링되는 그의 드레인을 갖는다. 캐스코드 트랜지스터(756)는 Vb2 바이어스 전압을 수신하는 그의 게이트 및 로드 회로(790b)에 커플링되는 그의 드레인을 갖는다.
[0066] 도 7b에서 도시된 예시적인 설계에서, 저-이득 증폭기 회로(760b)는 도 7a에 대해 위에서 설명된 바와 같이 로드 회로(790a)에 커플링되는 프로그래밍 가능한 감쇄기(762), 이득 트랜지스터(764), 및 캐스코드 트랜지스터(766)를 포함한다. 저-이득 증폭기 회로(760c)는, 증폭기 회로(760b) 내의 프로그래밍 가능한 감쇄기(762), 이득 트랜지스터(764) 및 캐스코드 트랜지스터(766)와 유사한 방식으로 로드 회로(790b)에 커플링되는 프로그래밍 가능한 감쇄기(772), 이득 트랜지스터(774), 및 캐스코드 트랜지스터(776)를 포함한다. 프로그래밍 가능한 감쇄기(762 및 772)는 동일한 RFin 신호를 수신한다. 캐스코드 트랜지스터(766)는 Vc1 바이어스 전압을 수신하는 그의 게이트 및 로드 회로(790a)에 커플링되는 그의 드레인을 갖는다. 캐스코드 트랜지스터(776)는 Vc2 바이어스 전압을 수신하는 그의 게이트 및 로드 회로(790b)에 커플링되는 그의 드레인을 갖는다.
[0067] 도 7b에서 도시된 게이트-레벨 신호 분할 설계에서, 입력 RF 신호는 2개까지의 로드 회로들에 대한 2개까지의 증폭된 RF 신호들을 생성하기 위해 고-이득 증폭기 회로(740b 및/또는 740c) 내의 이득 트랜지스터(744 및/또는 754)에 의해 증폭되고 캐스코드 트랜지스터(746 및/또는 756)에 의해 버퍼링될 수 있다. 캐스코드 트랜지스터(746)는 HG 모드, HG-HG 모드, 또는 HG-LG 모드에서 RFamp1 신호를 생성하도록 인에이블될 수 있다. 유사하게, 캐스코드 트랜지스터(756)는 HG 모드, HG-HG 모드 또는 HG-LG 모드에서 RFamp2 신호를 생성하도록 인에이블될 수 있다.
[0068] 입력 RF 신호는 2개까지의 로드 회로들에 대한 2개까지의 증폭된 RF 신호들을 생성하기 위해 저-이득 증폭기 회로(760b 및/또는 760c) 내의 프로그래밍 가능한 감쇄기(762 및/또는 772)에 의해 스케일링되고, 이득 트랜지스터(764 및/또는 774)에 의해 증폭되고 캐스코드 트랜지스터(766 및/또는 776)에 의해 버퍼링될 수 있다. 캐스코드 트랜지스터(766)는 LG 모드, HG-LG 모드, 또는 LG-LG 모드에서 RFamp1 신호를 생성하도록 인에이블될 수 있다. 유사하게, 캐스코드 트랜지스터(776)는 LG 모드, HG-LG 모드, 또는 LG-LG 모드에서 RFamp2 신호를 생성하도록 인에이블될 수 있다.
[0069] 도 7b에서 도시된 예시적인 설계는 각각 별개의 프로그래밍 가능한 감쇄기들(762 및 772)을 갖는 2개의 저-이득 증폭기 회로들(760b 및 760c)을 포함한다. 이 예시적인 설계는 RFamp1 및 RFamp2 신호들이 LG-LG 모드에서 별개의 이득들을 갖게 생성되도록 허용한다. 다른 예시적인 설계에서, 프로그래밍 가능한 감쇄기(772)가 생략될 수 있고, 이득 트랜지스터들(764 및 774)의 게이트들은 프로그래밍 가능한 감쇄기(762)의 출력에 커플링될 수 있다. 이 예시적인 설계에서, RFamp1 및 RFamp2 신호들이 LG-LG 모드에서 동일한 이득들로 생성될 수 있고, 이 이득은 프로그래밍 가능한 감쇄기(762)를 통해 조정될 수 있다.
[0070] 도 7c는 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA(730c)의 예시적인 설계의 개략도를 도시한다. SIMO LNA(730c)는 도 5의 SIMO LNA(530) 및 도 6a의 SIMO LNA(630)의 또 다른 예시적인 설계이다. SIMO LNA(730c)는 도 7b에 대해 위에서 설명된 바와 같이 로드 회로들(790a 및 790b)에 커플링되는 고-이득 증폭기 회로들(740b 및 740c) 및 저-이득 증폭기 회로들(760b 및 760c)을 포함한다. SIMO LNA(730c)는 추가로 Vb3 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(754)의 드레인에 커플링되는 그의 소스 및 캐스코드 트랜지스터(746)의 드레인에 커플링되는 그의 드레인을 갖는 캐스코드 트랜지스터(758)를 포함한다. 캐스코드 트랜지스터(758)는 캐스코드 트랜지스터(758)가 턴 온될 때 이득 트랜지스터(754)로부터의 RFamp1 신호로 전류를 스티어링(steer)할 수 있는 캐스코드 전환 스위치이다.
[0071] 도 7c에서 도시된 예시적인 설계에서, 캐스코드 트랜지스터들(746 및 756)은 턴 온될 수 있고, 캐스코드 트랜지스터(758)는 HG-HG 모드에서 RFamp1 및 RFamp2 신호들을 생성하도록 턴 오프될 수 있다. 캐스코드 트랜지스터들(746 및 758)은 턴 온될 수 있고, 캐스코드 트랜지스터(756)는 HG 모드 또는 HG-LG 모드에서 RFamp1 신호를 생성하도록 턴 오프될 수 있다. 하나의 증폭된 RF 신호를 생성하기 위해 이득 트랜지스터들(744 및 754) 모두의 이용은 캐스코드 트랜지스터(758)의 전환에 의한 RF 전류 스티어링으로 인해 이득을 더 높일 수 있다.
[0072] 다른 예시적인 설계에서, 부가적인 캐스코드 트랜지스터(도 7c에서 도시되지 않음)는 Vb4 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(744)의 드레인에 커플링되는 그의 소스 및 캐스코드 트랜지스터(756)의 드레인에 커플링되는 그의 드레인을 가질 수 있다. 이 부가적인 캐스코드 트랜지스터 및 캐스코드 트랜지스터(756)는 HG 모드 또는 HG-LG 모드에서 RFamp2 신호를 생성하도록 턴 온될 수 있다. 이 부가적인 캐스코드 트랜지스터는 RFamp2 신호에 대한 신호 이득을 개선하기 위해 캐스코드 트랜지스터(758)와 유사한 방식으로 동작할 수 있다.
[0073] 도 7d는 캐스코드 블리딩(cascode bleeding) 및 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA(730d)의 예시적인 설계의 개략도를 도시한다. SIMO LNA(730d)는 도 5의 SIMO LNA(530) 및 도 6a의 SIMO LNA(630)의 또 다른 예시적인 설계이다. SIMO LNA(730d)는 로드 회로들(790a 및 790b)에 커플링되는 고-이득 증폭기 회로들(740d 및 740e) 및 저-이득 증폭기 회로들(760d 및 760e)을 포함한다. 고-이득 증폭기 회로(740d)는 도 7c의 증폭기 회로(740c)의 모든 회로 컴포넌트들을 포함한다. 고-이득 증폭기 회로(740d)는 추가로 Vd1 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(744)의 드레인에 커플링되는 그의 소스 및 Vdd 공급기에 커플링되는 그의 드레인을 갖는 "블리딩(bleeding)" 캐스코드 트랜지스터(748)를 포함한다. 고-이득 증폭기 회로(740e)는 추가로 Vd2 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(754)의 드레인에 커플링되는 그의 소스 및 Vdd 공급기에 커플링되는 그의 드레인을 갖는 블리딩 캐스코드 트랜지스터(758)를 포함한다. 캐스코드 트랜지스터들(748 및 758)은 스위치들이며, 이들은 각각 이득 트랜지스터들(744 및 754)로부터의 전류를 Vdd 공급기로 스티어링할 수 있으며, 이는 이 후 RFamp1 및 RFamp2 신호들의 이득들을 각각 감소시킬 수 있다. 캐스코드 트랜지스터들(748 및 758)과 연관되는 신호 경로들은 "블리딩" 경로들로서 공통적으로 지칭된다. 증폭기 회로(740d)가 인에이블될 때, RFamp1 신호의 이득 및 진폭은 캐스코드 트랜지스터(748)를 턴 온함으로써 더 심하게(또는 덜 심하게) 감소(또는 증가)될 수 있다. 유사하게, 증폭기 회로(740e)가 인에이블될 때, RFamp2 신호의 이득 및 진폭은 캐스코드 트랜지스터(758)를 턴 온함으로써 더 심하게(또는 덜 심하게) 감소(또는 증가)될 수 있다.
[0074] 저-이득 증폭기 회로(760d)는 도 7c의 증폭기 회로(760b)의 모든 회로 컴포넌트들을 포함한다. 저-이득 증폭기 회로(760d)는 추가로 Ve1 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(764)의 드레인에 커플링되는 그의 소스 및 Vdd 공급기에 커플링되는 그의 드레인을 갖는 블리딩 캐스코드 트랜지스터(768)를 포함한다. 저-이득 증폭기 회로(760e)는 도 7c의 증폭기 회로(760c)의 모든 회로 컴포넌트들을 포함한다. 저-이득 증폭기 회로(760e)는 추가로 Ve2 제어 신호를 수신하는 그의 게이트, 이득 트랜지스터(774)의 드레인에 커플링되는 그의 소스 및 Vdd 공급기에 커플링되는 그의 드레인을 갖는 블리딩 캐스코드 트랜지스터(778)를 포함한다. 증폭기 회로(760d)가 인에이블될 때, RFamp1 신호의 이득 및 진폭은 캐스코드 트랜지스터(768)를 턴 온함으로써 더 심하게(또는 덜 심하게) 감소(또는 증가)될 수 있다. 유사하게, 증폭기 회로(760e)가 인에이블될 때, RFamp2 신호의 이득 및 진폭은 캐스코드 트랜지스터(778)를 턴 온함으로써 더 심하게(또는 덜 심하게) 감소(또는 증가)될 수 있다.
[0075] 도 7d는 각각의 증폭기 회로들이 블리딩 캐스코드 트랜지스터를 포함하는 예시적인 설계를 도시한다. 일반적으로, 블리딩 캐스코드 트랜지스터는 고-이득 증폭기 회로 및/또는 저-이득 증폭기 회로에서 이용될 수 있다. 다른 예시적인 설계에서, 블리딩 캐스코드 트랜지스터는 고-이득 증폭기 회로가 아니라 저-이득 증폭기 회로에서만 이용될 수 있다. 고-이득 증폭기 회로는 양호한 노이즈 지수를 갖도록 설계될 수 있다. 블리딩 캐스코드 트랜지스터는 노이즈 지수를 저하시킬 수 있고, 이에 따라 고-이득 증폭기 회로로부터 생략될 수 있다. 고-이득 증폭기 회로의 이득은 위에서 설명된 바와 같이 바이어스 전류를 변경함으로써 조정될 수 있다.
[0076] 도 7a 내지 도 7d는 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA들의 몇몇 예시적인 설계를 도시한다. 각각의 LNA 출력에 대한 별개의 이득 제어를 갖는 SIMO LNA는 또한 다른 방식들로 구현될 수 있다. SIMO LNA는 단일의 증폭된 RF 신호의 생성을 위한 단일-출력 모드들 및 다수의 증폭된 RF 신호들의 생성을 위한 다중-출력 모드들을 포함할 수 있는 다수의 동작 모드들을 지원할 수 있다. 몇몇 다중-출력 모드들은 상이한 증폭된 RF 신호들에 대해 상이한 이득들을 갖는 다수의 증폭된 RF 신호들의 생성을 커버할 수 있고, 몇몇 다른 다중-출력 모드들은 모든 증폭된 RF 신호들에 대한 공통 이득을 갖는 다수의 증폭된 RF 신호들의 생성을 커버할 수 있다.
[0077] 증폭기 회로는 다수의 이득 세팅들을 지원할 수 있으며, 각각의 이득 세팅은 상이한 이득 또는 상이한 범위의 이득들과 연관된다. 예시적인 설계에서, 고-이득 증폭기 회로는 G0, G1 및 G2의 이득 세팅들을 지원할 수 있고, 저-이득 증폭기 회로는 G3, G4 및 G5의 이득 세팅들을 지원할 수 있다. 주어진 이득 세팅(예를 들어, G2)은 고-이득 증폭기 회로 및 저-이득 증폭기 회로 둘 다에 의해 또한 지원될 수 있다. 일반적으로, 증폭기 회로는 임의의 수의 이득 세팅들을 지원할 수 있다. 상이한 증폭기 회로들은 동일하거나 상이한 이득 세팅들의 세트들을 지원할 수 있다.
[0078] 도 8a는 HG-HG 모드에서 도 7b의 LNA(730b)의 동작을 도시한다. 이 모드에서, 고-이득 증폭기 회로(740b)는 선택된 이득 세팅(예를 들어, G1)으로 로드 회로(790a)에 대한 RFamp1 신호를 생성할 수 있고, 고-이득 증폭기 회로(740c)는 동일한 선택된 이득 세팅으로 로드 회로(790b)에 대한 RFamp2 신호를 생성할 수 있다. 저-이득 증폭기 회로들(760b 및 760c)은 디스에이블될 수 있다.
[0079] 도 8b는 HG-LG 모드에서 도 7b의 LNA(730b)의 동작을 도시한다. 이 모드에서, 고-이득 증폭기 회로(740b)는 제 1 이득 세팅(예를 들어, G0 또는 G1)으로 로드 회로(790a)에 대한 RFamp1 신호를 생성할 수 있고, 저-이득 증폭기 회로(760c)는 제 2 이득 세팅(예를 들어, G3, G4 또는 G5)으로 로드 회로(790b)에 대한 RFamp2 신호를 생성할 수 있다. 증폭기 회로들(740c 및 760b)은 디스에이블될 수 있다. LNA(730b)의 입력 임피던스는 고-이득 증폭기 회로(740b)의 입력 임피던스에 의해 결정될 수 있다. 프로그래밍 가능한 감쇄기들(762 및 772)은 저-이득 증폭기 회로들(760b 및 760c)에 대한 높은(high) 입력 임피던스를 획득하도록 세팅될 수 있다.
[0080] 도 8c는 LG-LG 모드에서 도 7b의 LNA(730b)의 동작을 도시한다. 이 모드에서, 저-이득 증폭기 회로(760b)는 제 1 이득 세팅(예를 들어, G3)으로 로드 회로(790a)에 대한 RFamp1 신호를 생성할 수 있고, 저-이득 증폭기 회로(760c)는 제 2 이득 세팅(예를 들어, G4 또는 G5)으로 로드 회로(790b)에 대한 RFamp2 신호를 생성할 수 있다. 동일한 이득 세팅 또는 상이한 이득 세팅들은 저-이득 증폭기 회로들(760b 및 760c)에 대해 이용될 수 있다. 증폭기 회로들(740b 및 740c)은 디스에이블될 수 있다. LNA(730b)의 입력 임피던스는 고-이득 증폭기 회로(740b)의 입력 임피던스에 의해 결정될 수 있다. 프로그래밍 가능한 감쇄기들(762 및 772)은 LNA(730c)에 대한 원하는 입력 임피던스를 획득하도록 세팅될 수 있다.
[0081] 도 9는 도 7a 내지 도 7d의 프로그래밍 가능한 감쇄기(762)의 예시적인 설계의 개략도를 도시한다. 프로그래밍 가능한 감쇄기(762) 내에서, 교류(AC) 커플링 커패시터(912)가 프로그래밍 가능한 감쇄기(762)의 입력과 NMOS 트랜지스터(914)의 소스 간에 커플링된다. 트랜지스터(914)는 인에이블 신호(Venb)를 수신하는 그의 게이트 및 가변 레지스터(916)의 한 단부에 커플링되는 그의 드레인을 갖는다. 레지스터(916)의 다른 단부는 노드 X에 커플링된다. 가변 레지스터(918)는 노드 X와 회로 접지 간에 커플링된다. AC 커플링 커패시터(920)는 노드 X와 프로그래밍 가능한 감쇄기(762)의 출력 간에 커플링된다.
[0082] 프로그래밍 가능한 감쇄기(762) 내에서, AC 커플링 커패시터들(912 및 920)은 프로그래밍 가능한 감쇄기(762)의 입력 및/또는 출력에 커플링되는 이득 트랜지스터들의 바이어스 전압들을 방해하는 것을 회피하면서 입력 RF 신호를 통과시킨다.
[0083] 예시적인 설계에서, 커패시터(912)는 인에이블 또는 디스인에이블되는 증폭기 회로로 인해 SIMO LNA의 입력 임피던스의 변동들을 감소시키는 격리 디바이스로서 동작할 수 있다. 예를 들어, 도 7c의 SIMO LNA(730c)는 LNA(730c)의 원하는 입력 임피던스가 고-이득 증폭기 회로들(740b 및 740c)의 입력 임피던스에 기초하여 획득되도록 설계될 수 있다. 저-이득 증폭기 회로(760b 및/또는 760c)가 인에이블 또는 디스에이블되는지에 무관하게 LNA(730c)의 입력 임피던스를 유지하는 것이 바람직할 수 있다. 프로그래밍 가능한 감쇄기들(762 및 772) 각각 내의 커패시터(예를 들어, 도 9c의 커패시터(912)에 대응함)가 격리 디바이스로서 동작할 수 있다. 이 커패시터는, (i) LNA(730c)의 입력에서 작은 로드를 제공하고 (ii) 저-이득 증폭기 회로(760b 또는 760c)에 RFin 신호를 전달하도록 선택될 수 있는 작은 값을 가질 수 있다. 커패시터는 또한 DC 차단을 수행할 수 있다. 다른 예시적인 설계에서, 레지스터, 인덕터, 커패시터 및/또는 다른 회로 컴포넌트들이 LNA의 입력을 로딩하는 것으로부터 증폭기 회로를 격리하는데 이용될 수 있다.
[0084] 도 9를 다시 참조하면, NMOS 트랜지스터(914)는, NMOS 트랜지스터(914)가 Venb 신호에 의해 인에이블될 때 프로그래밍 가능한 감쇄기(762)의 입력으로부터 출력에 입력 RF 신호를 전달할 수 있는 스위치로서 동작한다. 레지스터(916 및 918)는 레지스터(918)의 저항 및 레지스터(916)의 저항에 기초하여 가변량의 감쇄를 제공할 수 있는 레지스터 분할기 회로를 형성한다. 노드 X에서 감쇄된 RF 신호의 원하는 진폭이 레지스터들(916 및/또는 918)에 대한 적절한 저항 세팅들을 통해 획득될 수 있다. 프로그래밍 가능한 감쇄기(762)를 향하는 원하는 입력 임피던스(Zin)가 또한 레지스터들(916 및/또는 918)에 대한 적절한 저항 세팅들을 통해 획득될 수 있다. 특히, 프로그래밍 가능한 감쇄기(762)의 감쇄 및 입력 임피던스는 다음과 같이 표현될 수 있다:
Figure 112015081184811-pct00001
Figure 112015081184811-pct00002
여기서, R1은 레지스터(916)의 저항이고, R2는 레지스터(918)의 저항이고, Zg는 프로그래밍 가능한 감쇄기(762)가 커플링되는 이득 트랜지스터의 게이트를 향하는 임피던스이다.
[0085] 도 9는 다른 방식들로 또한 구현될 수 있는 프로그래밍 가능한 감쇄기(762)의 예시적인 설계를 도시한다. 프로그래밍 가능한 감쇄기는 또한 다른 회로 설계들에 기초하여, 예를 들어, 저항성 분할기 네트워크 대신 용량성 분할기 네트워크로 구현될 수 있다. 도 7b 및 도 7c의 프로그래밍 가능한 감쇄기(772)는 상이한 설계들에 기초하여 또는 프로그래밍 가능한 감쇄기(762)와 유사한 방식으로 구현될 수 있다. 프로그래밍 가능한 감쇄기들(762 및 772)은 동일할 수 있거나, 또는 값들이 상이하지만 동일한 회로 설계 및 동일한 회로 컴포넌트들을 가질 수 있거나, 또는 상이한 회로 컴포넌트들을 갖는 상이한 회로 설계들을 가질 수 있다.
[0086] 예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 (예를 들어, 도 6a 및 도 7a 내지 7d에서 도시된 바와 같은) 제 1 및 제 2 증폭기 회로들을 포함할 수 있다. 제 1 증폭기 회로는 제 1 가변 이득에 기초하여 입력 RF 신호를 수신 및 증폭하고 제 1 증폭된 RF 신호를 제공할 수 있다. 제 2 증폭기 회로는 제 2 가변 이득에 기초하여 입력 RF 신호를 수신 및 증폭하고 제 2 증폭된 RF 신호를 제공할 수 있다. 입력 RF 신호는 무선 디바이스/장치에 동시에 송신된 복수의 전송된 신호들을 포함할 수 있다. 예를 들어, 복수의 전송된 신호들은 캐리어 어그리게이션을 위해 무선 디바이스로 복수의 캐리어들 상에서 송신될 수 있거나, 또는 동시성 음성 및 데이터를 위해 동일한 기지국에 의해 무선 디바이스에 송신될 수 있거나, 또는 CoMP 전송을 위해 상이한 기지국들에 의해 무선 디바이스에 송신될 수 있거나, 또는 동시성 음성 및/또는 데이터를 위해 상이한 무선 시스템들에 의해 송신될 수 있는 식이다. 제 1 및 제 2 증폭된 RF 신호들은 복수의 전송된 신호들을 복원하도록 장치에 의해 동시에 프로세싱될 수 있다.
[0087] 일 예시적인 설계에서, 제 1 가변 이득은 제 2 가변 이득에 독립적으로 조정 가능할 수 있다. 제 2 가변 이득은, 예를 들어, 제 1 및 제 2 증폭기 회로들이 도 7c의 고-이득 증폭기 회로(740b) 및 저-이득 증폭기 회로(760b)에 각각 대응할 때 제 1 가변 이득과 상이할 수 있다(예를 들어, 더 적다). 다른 예시적인 설계에서, 제 2 가변 이득은, 예를 들어, 제 1 및 제 2 증폭기 회로들이 도 7c의 고-이득 증폭기 회로들(740b 및 740c)에 각각 대응할 때 제 1 가변 이득과 동일할 수 있다.
[0088] 일 예시적인 설계에서, 예를 들어, 도 7c의 증폭기 회로(740b)와 유사한 제 1 증폭기 회로는 제 1 이득 트랜지스터, 제 1 인덕터 및 제 1 캐스코드 트랜지스터를 포함할 수 있다. 제 1 이득 트랜지스터(예를 들어, 이득 트랜지스터(744))는 입력 RF 신호를 수신할 수 있다. 제 1 인덕터(예를 들어, 인덕터(742))는 제 1 이득 트랜지스터의 소스와 회로 접지 간에 커플링될 수 있다. 제 1 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(746))는 제 1 이득 트랜지스터에 커플링될 수 있고, 제 1 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다.
[0089] 예시적인 설계에서, 제 2 캐스코드 트랜지스터(예를 들어, 도 7a의 캐스코드 트랜지스터(756))는 제 1 이득 트랜지스터에 커플링될 수 있고, 제 1 증폭기 회로가 제 1 및 제 2 증폭된 RF 신호들 둘 다를 제공하도록 구성될 때 제 2 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다. 다른 예시적인 설계에서, 제 2 캐스코드 트랜지스터(예를 들어, 도 7d의 캐스코드 트랜지스터(748))는 제 1 이득 트랜지스터의 드레인에 커플링되는 그의 소스 및 공급 전압에 커플링되는 그의 드레인을 가질 수 있다. 제 2 캐스코드 트랜지스터는 제 1 증폭기 회로의 제 1 가변 이득을 감소시키도록 인에이블될 수 있다.
[0090] 예시적인 설계에서, 장치는 추가로 제 1 이득 트랜지스터에 대한 바이어스 전압을 생성하도록 구성 가능한 바이어스 회로를 포함할 수 있다. 바이어스 전압은 제 1 이득 트랜지스터의 바이어스 전류를 결정할 수 있다. 제 1 가변 이득은 제 1 이득 트랜지스터의 바이어스 전류에 기초하여 결정될 수 있다.
[0091] 예시적인 설계에서, 예를 들어, 도 7c의 증폭기 회로(740c)와 유사한 제 2 증폭기 회로는 제 2 이득 트랜지스터, 제 2 인덕터, 및 제 2 캐스코드 트랜지스터를 포함할 수 있다. 제 2 이득 트랜지스터(예를 들어, 이득 트랜지스터(754))는 입력 RF 신호를 수신할 수 있다. 제 2 인덕터(예를 들어, 인덕터(752))는 제 2 이득 트랜지스터의 소스와 회로 접지 간에 커플링될 수 있다. 제 2 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(756))는 제 2 이득 트랜지스터에 커플링될 수 있고, 제 2 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다. 예시적인 설계에서, 제 3 캐스코드 트랜지스터(예를 들어, 도 7c의 캐스코드 트랜지스터(758))는 제 2 이득 트랜지스터의 드레인에 커플링되는 그의 소스 및 제 1 캐스코드 트랜지스터의 드레인에 커플링되는 그의 드레인을 가질 수 있다. 제 3 캐스코드 트랜지스터는 (i) 제 1 및 제 2 캐스코드 트랜지스터들이 인에이블될 때 디스에이블되거나, 또는 (ii) 제 1 캐스코드 트랜지스터가 인에이블되고 제 2 캐스코드 트랜지스터가 디스에이블될 때 인에이블될 수 있다.
[0092] 다른 예시적인 설계에서, 예를 들어, 도 7c의 증폭기 회로(760b)와 유사한 제 2 증폭기 회로는 프로그래밍 가능한 감쇄기, 제 2 이득 트랜지스터 및 제 2 캐스코드 트랜지스터를 포함할 수 있다. 프로그래밍 가능한 감쇄기(예를 들어, 프로그래밍 가능한 감쇄기(762))는 입력 RF 신호를 수신하고 감쇄된 RF 신호를 제공할 수 있다. 제 2 이득 트랜지스터(예를 들어, 이득 트랜지스터(764))는 프로그래밍 가능한 감쇄기에 커플링될 수 있고 감쇄된 RF 신호를 수신할 수 있다. 제 2 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(766))는 제 2 이득 트랜지스터에 커플링될 수 있고, 제 2 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다.
[0093] 예시적인 설계에서, 프로그래밍 가능한 감쇄기는 예를 들어, 도 9에서 도시된 바와 같이 제 1 및 제 2 레지스터들 및 스위치를 포함할 수 있다. 제 1 레지스터(예를 들어, 레지스터(916))는 프로그래밍 가능한 감쇄기의 입력과 출력 간에 커플링될 수 있다. 제 2 레지스터(예를 들어, 레지스터(918))는 제 1 레지스터와 회로 접지 간에 커플링될 수 있다. 제 1 및 제 2 레지스터들 중 적어도 하나는 입력 RF 신호의 가변 감쇄를 획득하도록 조정 가능할 수 있다. 스위치(예를 들어, 트랜지스터(914))는 제 1 레지스터와 직렬로 커플링될 수 있다. 프로그래밍 가능한 감쇄기는 제 1 및/또는 제 2 레지스터들의 세팅들에 의해 결정될 수 있는 가변 양만큼 입력 RF 신호를 감쇄할 수 있다. 제 2 증폭기 회로의 제 2 가변 이득은 프로그래밍 가능한 감쇄기에 의한 가변 양의 감쇄에 기초하여 결정될 수 있다. 프로그래밍 가능한 감쇄기는 또한, (i) 제 2 증폭기 회로가 인에이블될 때 타겟 입력 임피던스 또는 (ii) 제 2 증폭기 회로가 디스에이블될 때 높은 입력 임피던스를 획득하도록 세팅될 수 있다.
[0094] 다른 예시적인 설계에서, 예를 들어, 도 7c의 증폭기 회로(760b)와 유사한 제 1 증폭기 회로는 제 1 프로그래밍 가능한 감쇄기, 제 1 이득 트랜지스터, 및 제 1 캐스코드 트랜지스터를 포함할 수 있다. 제 1 프로그래밍 가능한 감쇄기(예를 들어, 프로그래밍 가능한 감쇄기(762))는 입력 RF 신호를 수신하고 제 1 감쇄된 RF 신호를 제공할 수 있다. 제 1 이득 트랜지스터(예를 들어, 이득 트랜지스터(764))는 제 1 프로그래밍 가능한 감쇄기에 커플링될 수 있고 제 1 감쇄된 RF 신호를 수신할 수 있다. 제 1 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(766))는 제 1 이득 트랜지스터에 커플링될 수 있고, 제 1 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다.
[0095] 예를 들어, 도 7c의 증폭기 회로(760c)와 유사한 제 2 증폭기 회로는 제 2 프로그래밍 가능한 감쇄기, 제 2 이득 트랜지스터 및 제 2 캐스코드 트랜지스터를 포함할 수 있다. 제 2 프로그래밍 가능한 감쇄기(예를 들어, 프로그래밍 가능한 감쇄기(772))는 입력 RF 신호를 수신하고 제 2 감쇄된 RF 신호를 제공할 수 있다. 제 2 이득 트랜지스터(예를 들어, 이득 트랜지스터(774))는 제 2 프로그래밍 가능한 감쇄기에 커플링될 수 있고, 제 2 감쇄된 RF 신호를 수신할 수 있다. 제 2 캐스코드 트랜지스터(예를 들어, 캐스코드 트랜지스터(776))는 제 2 이득 트랜지스터에 커플링될 수 있고, 제 2 증폭된 RF 신호를 제공하도록 구성 가능할 수 있다.
[0096] 예시적인 설계에서, 장치는 추가로, 제 1 입력 RF 신호를 수신하고 제 1 가변 이득으로 이를 증폭하고 제 2 증폭된 RF 신호를 제공하도록 구성 가능할 수 있는 제 3 증폭기 회로를 포함할 수 있다. 이 예시적인 설계에서, 제 1 및 제 3 증폭기 회로들은 도 7c의 제 1 가변 이득을 갖는 증폭기 회로들(740b 및 740c)에 대응할 수 있고, 제 2 증폭기 회로는 증폭기 회로(760b)에 대응할 수 있다. 제 1 및 제 2 증폭기 회로들은 제 1 모드(예를 들어, HG-LG 모드)에서 제 1 및 제 2 증폭된 RF 신호들을 생성하도록 인에이블될 수 있다. 제 1 및 제 3 증폭기 회로들은 제 2 모드(예를 들어, HG-HG 모드)에서 제 1 및 제 2 증폭된 RF 신호들을 생성하도록 인에이블될 수 있다.
[0097] 다른 예시적인 설계에서, 장치는 추가로, 입력 RF 신호를 수신하고 제 3 가변 이득으로 이를 증폭하고 제 1 증폭된 RF 신호를 제공하도록 구성 가능할 수 있는 제 3 증폭기 회로를 포함할 수 있다. 이 예시적인 설계에서, 제 1 증폭기 회로는 도 7c의 증폭기 회로(740b)에 대응할 수 있고, 제 2 증폭기 회로는 증폭기 회로(760b)에 대응할 수 있고, 제 3 증폭기 회로는 증폭기 회로(760c)에 대응할 수 있다. 제 1 및 제 2 증폭기 회로들은 제 1 모드(예를 들어, HG-LG 모드)에서 제 1 및 제 2 증폭된 RF 신호들을 생성하도록 인에이블될 수 있다. 제 2 및 제 3 증폭기 회로들은 제 2 모드(예를 들어, LG-LG 모드)에서 제 1 및 제 2 증폭된 RF 신호들을 생성하도록 인에이블될 수 있다.
[0098] 도 10은 신호들을 수신하기 위한 프로세스(1000)의 예시적인 설계를 도시한다. 프로세스(1000)는 (아래에서 설명된 바와 같이) 무선 디바이스에 의해 또는 몇몇 다른 엔티티에 의해 수행될 수 있다. 무선 디바이스는 제 1 증폭된 RF 신호를 획득하도록 제 1 가변 이득에 기초하여 제 1 증폭기 회로로 입력 RF 신호를 증폭할 수 있다(블록 1012). 입력 RF 신호는 무선 디바이스에 동시에 송신되는 복수의 전송된 신호들을 포함할 수 있다. 무선 디바이스는 제 2 증폭된 RF 신호를 획득하도록 제 2 가변 이득에 기초하여 제 2 증폭기 회로로 입력 RF 신호를 증폭할 수 있다(블록 1014).
[0099] 무선 디바이스는 제 2 증폭된 RF 신호를 획득하도록 제 1 가변 이득에 기초하여 제 3 증폭기 회로로 입력 RF 신호를 증폭할 수 있다(블록 1016). 대안적으로, 무선 디바이스는 제 1 증폭된 RF 신호를 획득하도록 제 3 가변 이득에 기초하여 제 3 증폭기 회로로 입력 RF 신호를 증폭할 수 있다(또한 블록 1016). 제 1 및 제 2 증폭기 회로들은 제 1 모드에서 인에이블될 수 있다. 제 1 및 제 3 증폭기 회로들은 제 2 모드에서 인에이블될 수 있다.
[00100] 본 명세서에서 설명된 출력 마다 독립적인 이득 제어를 갖는 증폭기들(예를 들어, LNA들)은 IC, 아날로그 IC, RFIC, 믹싱된-신호 IC, ASIC, PCB(printed circuit board), 전자 디바이스 등 상에서 구현될 수 있다. 증폭기들은 또한 CMOS(complementary metal oxide semiconductor), NMOS(N-channel MOS), PMOS(P-channel MOS), BJT(bipolar junction transistor), BiCMOS(bipolar-CMOS), SiGe(silicon germanium), GaAs(gallium arsenide), HBT들(heterojunction bipolar transistors), HEMT들(high electron mobility transistors), SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들로 제조될 수 있다.
[00101] 본 명세서에서 설명된 증폭기들을 구현하는 장치는 자립형 디바이스일 수 있거나, 또는 더 큰 디바이스의 부분일 수 있다. 디바이스는 (i) 자립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 또는 그 초과의 IC들의 세트, (iii) RFR(RF receiver) 또는 RTR(RF transmitter/receiver)과 같은 RFIC, (iv) MSM(mobile station modem)과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩될 수 있는 모듈, (vi) 수신기, 셀룰러 전화, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등일 수 있다.
[00102] 하나 또는 그 초과의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독 가능한 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나, 또는 이들을 통해 전송될 수 있다. 컴퓨터 판독 가능한 매체는 컴퓨터 저장 매체, 및 일 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하는 임의의 매체를 포함하는 통신 매체 둘 다를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용한 매체일 수 있다. 예를 들어, 이러한 컴퓨터 판독 가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하거나 전달하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있지만, 이들로 제한되는 것은 아니다. 또한, 임의의 연결 수단이 컴퓨터 판독 가능한 매체로 적절히 칭해질 수 있다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선, 라디오, 및 마이크로웨이브와 같은 무선 기술들을 이용하여 전송되는 경우, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 라디오, 및 마이크로웨이브와 같은 무선 기술들이 매체의 정의 내에 포함된다. 여기서 사용되는 디스크(disk) 및 디스크(disc)은 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다용도 디스크(disc)(DVD), 플로피 디스크(disk), 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)는 보통 데이터를 자기적으로 재생하지만, 디스크(disc)는 레이저를 통해 광학적으로 데이터를 재생한다. 상기 것들의 조합들 역시 컴퓨터 판독 가능한 매체의 범위 내에 포함되어야 한다.
[00103]본 개시의 이전 설명은 임의의 당업자가 본 개시를 실시 또는 이용하는 것을 가능케 하기 위해 제공된다. 본 개시에 대한 다양한 수정들은 당업자들에게 쉽게 자명하게 될 것이며, 본 명세서에서 정의된 일반적인 원리들은 본 개시의 범위로부터 벗어남 없이 다른 변동물들에 적용될 수 있다. 따라서 본 개시는 본 명세서에서 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라 본 명세서에서 기재된 원리들 및 신규한 특징들과 부합하는 최광의의 범위로 허여될 것이다.

Claims (20)

  1. 장치로서,
    입력 라디오 주파수(RF) 신호를 수신하고 제 1 가변 이득에 기초하여 입력 RF 신호를 증폭하여 제 1 증폭된 RF 신호를 제공하도록 구성되는 제 1 증폭기 회로 ― 상기 입력 RF 신호는 무선 디바이스에 의해 수신되는 복수의 신호들을 포함함 ― ;
    상기 입력 RF 신호를 수신하고 제 2 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하여 제 2 증폭된 RF 신호를 제공하도록 구성되는 제 2 증폭기 회로; 및
    상기 입력 RF 신호를 수신하고 상기 제 1 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하여 제 3 증폭된 RF 신호를 제공하도록 구성되는 제 3 증폭기 회로
    를 포함하고,
    상기 제 1 증폭기 회로, 상기 제 2 증폭기 회로 및 상기 제 3 증폭기 회로는 상기 입력 RF 신호를 수신하고, 제 1 동작 모드 동안 그리고 제 2 동작 모드 동안 상기 제 1 증폭된 RF 신호에 기초하여 제 1 증폭된 출력 신호를 출력하고, 상기 제 1 동작 모드 동안 상기 제 2 증폭된 RF 신호에 기초하여 제 2 증폭된 출력 신호를 출력하고, 그리고 상기 제 2 동작 모드 동안 상기 제 3 증폭된 RF 신호에 기초하여 상기 제 2 증폭된 출력 신호를 출력하도록 구성된 저 노이즈 증폭기(LNA)에 포함되는,
    장치.
  2. 제 1 항에 있어서,
    상기 제 1 증폭기 회로는,
    상기 입력 RF 신호를 수신하도록 구성된 제 1 이득 트랜지스터;
    상기 제 1 이득 트랜지스터의 소스와 회로 접지 사이에 커플링되는 제 1 인덕터; 및
    상기 제 1 이득 트랜지스터에 커플링되고 상기 제 1 증폭된 RF 신호를 제공하도록 구성되는 제 1 캐스코드 트랜지스터를 포함하는,
    장치.
  3. 제 2 항에 있어서,
    상기 제 3 증폭기 회로는,
    상기 입력 RF 신호를 수신하도록 구성되는 제 2 이득 트랜지스터;
    상기 제 2 이득 트랜지스터의 소스와 회로 접지 사이에 커플링되는 제 2 인덕터; 및
    상기 제 2 이득 트랜지스터에 커플링되고 제 3 증폭된 RF 신호를 제공하도록 구성되는 제 2 캐스코드 트랜지스터
    를 포함하는,
    장치.
  4. 제 3 항에 있어서,
    제 3 캐스코드 트랜지스터
    를 더 포함하고,
    상기 제 3 캐스코드 트랜지스터의 소스는 상기 제 2 이득 트랜지스터의 드레인에 커플링되고 상기 제 3 캐스코드 트랜지스터의 드레인은 상기 제 1 캐스코드 트랜지스터의 드레인에 커플링되는,
    장치.
  5. 제 2 항에 있어서,
    상기 제 3 증폭기 회로는,
    상기 제 1 이득 트랜지스터에 커플링되는 제 2 캐스코드 트랜지스터를 포함하고,
    상기 제 2 캐스코드 트랜지스터는 상기 제 3 증폭된 RF 신호를 제공하도록 구성되고, 상기 제 2 증폭된 출력 신호는 상기 제 2 증폭기 회로가 디스에이블(disable)될 때 상기 제 3 증폭된 RF 신호에 기초하는,
    장치.
  6. 제 2 항에 있어서,
    제 2 캐스코드 트랜지스터
    를 더 포함하고,
    상기 제 2 캐스코드 트랜지스터의 소스는 상기 제 1 이득 트랜지스터의 드레인에 커플링되고 상기 제 2 캐스코드 트랜지스터의 드레인은 공급 전압에 커플링되고, 상기 제 2 캐스코드 트랜지스터는, 인에이블될 때 상기 제 1 가변 이득을 감소시키도록 구성되는,
    장치.
  7. 제 2 항에 있어서,
    상기 제 1 이득 트랜지스터에 인가되는 바이어스 전압을 생성하도록 구성되는 바이어스 회로
    를 더 포함하고,
    상기 제 1 이득 트랜지스터와 연관되는 바이어스 전류는 상기 바이어스 전압에 기초하고, 상기 제 1 가변 이득은 상기 바이어스 전류에 기초하여 결정되는,
    장치.
  8. 제 2 항에 있어서,
    상기 제 2 증폭기 회로는,
    상기 입력 RF 신호를 수신하고 상기 입력 RF 신호에 기초하여 감쇄된 RF 신호를 제공하도록 구성되는 프로그래밍 가능한 감쇄기;
    상기 프로그래밍 가능한 감쇄기에 커플링되는 제 2 이득 트랜지스터 ― 상기 제 2 이득 트랜지스터는 상기 감쇄된 RF 신호를 수신하도록 구성됨 ― ; 및
    상기 제 2 이득 트랜지스터에 커플링되는 제 2 캐스코드 트랜지스터를 포함하고,
    상기 제 2 캐스코드 트랜지스터는 상기 제 2 증폭된 RF 신호를 제공하도록 구성되는,
    장치.
  9. 제 8 항에 있어서,
    상기 프로그래밍 가능한 감쇄기는,
    상기 프로그래밍 가능한 감쇄기의 입력과 상기 프로그래밍 가능한 감쇄기의 출력 사이에 커플링되는 제 1 레지스터;
    상기 제 1 레지스터와 상기 회로 접지 사이에 커플링되는 제 2 레지스터 ― 상기 제 1 레지스터 및 상기 제 2 레지스터 중 적어도 하나는 조정 가능한 레지스터들임 ― ; 및
    상기 제 1 레지스터에 직렬로 커플링되는 스위치
    를 포함하는,
    장치.
  10. 제 8 항에 있어서,
    상기 프로그래밍 가능한 감쇄기의 입력 임피던스는 상기 제 2 증폭기 회로가 인에이블될 때 타겟 임피던스 값으로 세팅되고, 상기 프로그래밍 가능한 감쇄기의 입력 임피던스는 상기 제 2 증폭기 회로가 디스에이블될 때 상기 제 2 증폭기 회로를 격리(isolate)시키기에 충분한 임피던스 값으로 세팅되는,
    장치.
  11. 제 1 항에 있어서,
    상기 제 2 증폭기 회로는,
    상기 입력 RF 신호를 수신하고 상기 입력 RF 신호에 기초하여 제 1 감쇄된 RF 신호를 제공하도록 구성된 제 1 프로그래밍 가능한 감쇄기;
    상기 제 1 프로그래밍 가능한 감쇄기에 커플링되는 제 1 이득 트랜지스터 ― 상기 제 1 이득 트랜지스터는 상기 제 1 감쇄된 RF 신호를 수신하도록 구성됨 ― ; 및
    상기 제 1 이득 트랜지스터에 커플링되는 제 1 캐스코드 트랜지스터를 포함하고,
    상기 제 1 캐스코드 트랜지스터는 상기 제 2 증폭된 RF 신호를 제공하도록 구성되는,
    장치.
  12. 제 11 항에 있어서,
    상기 입력 RF 신호를 수신하고 제 3 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하여 제 4 증폭된 RF 신호를 제공하도록 구성된 제 4 증폭기 회로
    를 더 포함하고,
    상기 제 4 증폭기 회로는,
    상기 입력 RF 신호를 수신하고 상기 입력 RF 신호에 기초하여 제 2 감쇄된 RF 신호를 제공하도록 구성된 제 2 프로그래밍 가능한 감쇄기;
    상기 제 2 프로그래밍 가능한 감쇄기에 커플링되는 제 2 이득 트랜지스터 ― 상기 제 2 이득 트랜지스터는 상기 제 2 감쇄된 RF 신호를 수신하도록 구성됨 ― ; 및
    상기 제 2 이득 트랜지스터에 커플링되는 제 2 캐스코드 트랜지스터를 포함하고,
    상기 제 2 캐스코드 트랜지스터는 제 4 증폭된 RF 신호를 제공하도록 구성되는,
    장치.
  13. 제 1 항에 있어서,
    상기 제 1 동작 모드 동안 상기 제 1 증폭기 회로 및 상기 제 2 증폭기 회로는 인에이블되고 상기 제 3 증폭기 회로는 디스에이블되고,
    상기 제 2 동작 모드 동안 상기 제 1 증폭기 회로 및 상기 제 3 증폭기 회로는 인에이블되고, 상기 제 2 증폭기 회로는 디스에이블되는,
    장치.
  14. 제 1 항에 있어서,
    상기 입력 RF 신호를 수신하고 제 3 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하여 제 4 증폭된 RF 신호를 제공하도록 구성되는 제 4 증폭기 회로
    를 더 포함하고,
    상기 제 4 증폭기 회로는 상기 LNA에 포함되고, 상기 제 1 증폭된 출력 신호는 제 3 동작 모드 동안 상기 제 4 증폭된 RF 신호에 기초하는,
    장치.
  15. 제 14 항에 있어서,
    상기 제 1 증폭기 회로 및 상기 제 3 증폭기 회로는 상기 제 3 동작 모드 동안 디스에이블되고,
    상기 제 2 증폭기 회로 및 상기 제 4 증폭기 회로는 상기 제 3 동작 모드 동안 인에이블되는,
    장치.
  16. 제 1 항에 있어서,
    상기 복수의 신호들은 제 1 캐리어에 의해 전송되는 제 1 신호 및 제 2 캐리어에 의해 전송되는 제 2 신호를 포함하고,
    상기 제 1 캐리어 및 상기 제 2 캐리어는 동일한 주파수 대역과 연관되고, 상기 제 1 신호 및 상기 제 2 신호는 동일한 무선 시스템으로부터 수신되는,
    장치.
  17. 방법으로서,
    제 1 증폭기 회로에서, 제 1 증폭된 라디오 주파수(RF) 신호를 제공하기 위해 제 1 가변 이득에 기초하여 입력 RF 신호를 증폭하는 단계 ― 상기 입력 RF 신호는 무선 디바이스에 의해 수신되는 복수의 신호들을 포함함 ― ;
    제 2 증폭기 회로에서, 제 2 증폭된 RF 신호를 제공하기 위해 제 2 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하는 단계; 및
    제 3 증폭기 회로에서, 제 3 증폭된 RF 신호를 제공하기 위해 상기 제 1 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하는 단계
    를 포함하고,
    상기 제 1 증폭기 회로, 상기 제 2 증폭기 회로 및 상기 제 3 증폭기 회로는 상기 입력 RF 신호를 수신하고, 제 1 동작 모드 동안 그리고 제 2 동작 모드 동안 상기 제 1 증폭된 RF 신호에 기초하여 제 1 증폭된 출력 신호를 출력하고, 상기 제 1 동작 모드 동안 상기 제 2 증폭된 RF 신호에 기초하여 제 2 증폭된 출력 신호를 출력하고, 그리고 상기 제 2 동작 모드 동안 상기 제 3 증폭된 RF 신호에 기초하여 상기 제 2 증폭된 출력 신호를 출력하도록 구성된 저 노이즈 증폭기(LNA)에 포함되는,
    방법.
  18. 제 17 항에 있어서,
    상기 제 3 동작 모드 동안 상기 제 2 증폭기 회로를 디스에이블하는 단계; 및
    상기 제 1 동작 모드 동안 상기 제 3 증폭기 회로를 디스에이블하는 단계
    를 더 포함하고,
    상기 LNA는 단일-입력 다중-출력(SIMO) LNA를 포함하는,
    방법.
  19. 장치로서,
    제 1 증폭된 라디오 주파수(RF) 신호를 제공하기 위해 제 1 가변 이득에 기초하여 입력 RF 신호를 증폭하기 위한 제 1 수단 ― 상기 입력 RF 신호는 무선 디바이스에 의해 수신되는 복수의 신호들을 포함함 ― ;
    제 2 증폭된 RF 신호를 제공하기 위해 제 2 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하기 위한 제 2 수단; 및
    제 3 RF 신호를 제공하기 위해 상기 제 1 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하기 위한 제 3 수단
    을 포함하고,
    상기 증폭하기 위한 제 1 수단, 상기 증폭하기 위한 제 2 수단 및 상기 증폭하기 위한 제 3 수단은 상기 입력 RF 신호를 수신하고, 제 1 동작 모드 동안 그리고 제 2 동작 모드 동안 상기 제 1 증폭된 RF 신호에 기초하여 제 1 증폭된 출력 신호를 출력하고, 상기 제 1 동작 모드 동안 상기 제 2 증폭된 RF 신호에 기초하여 제 2 증폭된 출력 신호를 출력하고, 그리고 제 2 동작 모드 동안 상기 제 3 증폭된 RF 신호에 기초하여 상기 제 2 증폭된 출력 신호를 출력하도록 구성된 저 노이즈 증폭기(LNA)에 포함되는,
    장치.
  20. 제 19 항에 있어서,
    제 4 증폭된 RF 신호를 제공하기 위해 제 3 가변 이득에 기초하여 상기 입력 RF 신호를 증폭하기 위한 제 4 수단
    을 더 포함하고,
    상기 제 1 증폭된 출력 신호는 제 3 동작 모드 동안 상기 제 4 증폭된 RF 신호에 기초하는,
    장치.
KR1020157022728A 2013-01-25 2014-01-22 출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들 KR101624630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/750,905 US8903343B2 (en) 2013-01-25 2013-01-25 Single-input multiple-output amplifiers with independent gain control per output
US13/750,905 2013-01-25
PCT/US2014/012509 WO2014116674A1 (en) 2013-01-25 2014-01-22 Single-input multiple-output amplifiers with independent gain control per output

Publications (2)

Publication Number Publication Date
KR20150103758A KR20150103758A (ko) 2015-09-11
KR101624630B1 true KR101624630B1 (ko) 2016-06-07

Family

ID=50033849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022728A KR101624630B1 (ko) 2013-01-25 2014-01-22 출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들

Country Status (6)

Country Link
US (1) US8903343B2 (ko)
EP (1) EP2949039A1 (ko)
JP (1) JP5951906B2 (ko)
KR (1) KR101624630B1 (ko)
CN (1) CN104937836B (ko)
WO (1) WO2014116674A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9338668B2 (en) * 2012-11-07 2016-05-10 Qualcomm Incorporated Gain control for intra-band carrier aggregation
US20140328436A1 (en) * 2013-05-03 2014-11-06 Nvidia Corporation Receiver front-end architecture for carrier aggregation
WO2015022031A1 (en) * 2013-08-16 2015-02-19 Telefonaktiebolaget L M Ericsson (Publ) Radio receiver circuit, communication apparatus, and adaptation method
US9413406B2 (en) 2014-03-14 2016-08-09 Qualcomm Incorporated Single input multiple-output power amplifier
US9723560B2 (en) * 2014-05-22 2017-08-01 Qualcomm Incorporated Multi-stage amplifier with RC network
US9479131B2 (en) 2014-05-23 2016-10-25 Qualcomm Incorporated Carrier aggregation amplifier with dual gain control
US9431963B2 (en) 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
GB2536089B (en) 2014-10-31 2020-01-08 Skyworks Solutions Inc A receiving system
DE102015220967B4 (de) 2014-10-31 2022-08-11 Skyworks Solutions, Inc. Diversitätsempfänger in einem Frontend-System mit Schalternetzwerk
US9641139B2 (en) * 2014-11-17 2017-05-02 Mediatek Inc. Amplifier and related method
US9712117B2 (en) * 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
US9712125B2 (en) * 2015-02-15 2017-07-18 Skyworks Solutions, Inc. Power amplification system with shared common base biasing
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
US20160365903A1 (en) * 2015-06-15 2016-12-15 Motorola Mobility Llc Dsda and mimo antenna system
US9774303B1 (en) * 2015-08-25 2017-09-26 Marvell International Ltd. Low-noise amplifier for intra-band non contiguous carrier agregation
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
KR102448058B1 (ko) 2016-09-08 2022-09-26 삼성전자주식회사 Rf 설정 방법 및 이를 수행하는 전자 장치
US10243518B2 (en) * 2016-09-12 2019-03-26 Avago Technologies International Sales Pte. Limited Single input, dual output path low-noise amplifier
US10411658B2 (en) 2016-12-14 2019-09-10 Kabushiki Kaisha Toshiba Semiconductor device
US10033340B1 (en) 2017-01-06 2018-07-24 Qualcomm Incorporated Low-noise amplifier (LNA) with capacitive attenuator
US9800273B1 (en) 2017-03-01 2017-10-24 Qualcomm Incorporated Wideband high linearity LNA with intra-band carrier aggregation support
KR102105449B1 (ko) * 2017-09-11 2020-05-29 한국과학기술원 5g 이동통신 및 레이더용 빔포밍 회로
JP6951293B2 (ja) * 2018-05-29 2021-10-20 株式会社東芝 半導体装置
JP2020005177A (ja) 2018-06-29 2020-01-09 株式会社東芝 高周波増幅回路
JP6937272B2 (ja) 2018-06-29 2021-09-22 株式会社東芝 高周波増幅回路
TWI681642B (zh) * 2018-07-25 2020-01-01 瑞昱半導體股份有限公司 雙模無線收發裝置
TWI733244B (zh) * 2019-11-07 2021-07-11 瑞昱半導體股份有限公司 收發器裝置
US20220094310A1 (en) * 2020-09-23 2022-03-24 Qualcomm Incorporated Active splitting amplifier circuit
CN116325342A (zh) * 2020-09-30 2023-06-23 华为技术有限公司 多频段相控阵和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008103757A1 (en) 2007-02-23 2008-08-28 Qualcomm Incorporated Amplifier with integrated filter

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020511B2 (ja) * 1989-05-24 2000-03-15 株式会社日立製作所 無線受信器
JP3139327B2 (ja) * 1995-05-31 2001-02-26 株式会社村田製作所 高周波複合部品
JPH10256852A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 可変伝達コンダクタンス増幅装置
US6049251A (en) * 1998-03-30 2000-04-11 Maxim Integrated Products, Inc. Wide-dynamic-range variable-gain amplifier
US7092043B2 (en) * 1998-11-12 2006-08-15 Broadcom Corporation Fully integrated tuner architecture
US6480528B1 (en) * 1999-06-11 2002-11-12 Qualcomm Incorporated Automatic gain control for improved decoding of multi-carrier signal
JP4214348B2 (ja) * 2000-11-01 2009-01-28 日本電気株式会社 利得可変低雑音増幅器
US7098737B2 (en) * 2002-05-31 2006-08-29 Kabushiki Kaisha Toshiba Variable inductor, oscillator including the variable inductor and radio terminal comprising this oscillator, and amplifier including the variable inductor and radio terminal comprising this amplifier
JP2004023677A (ja) * 2002-06-20 2004-01-22 Matsushita Electric Ind Co Ltd 多入力多出力型増幅装置
US7260377B2 (en) 2002-12-02 2007-08-21 Broadcom Corporation Variable-gain low noise amplifier for digital terrestrial applications
EP1576751A2 (en) 2002-12-11 2005-09-21 R.F. Magic Inc. Signal distribution system cascadable agc device and method
WO2005088849A1 (en) * 2004-03-10 2005-09-22 Quorum Systems, Inc. Transmitter and receiver architecture for multi-mode wireless device
US7023272B2 (en) * 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
JP4539159B2 (ja) * 2004-04-28 2010-09-08 セイコーエプソン株式会社 増幅回路及びそれを用いた無線受信回路
KR100680302B1 (ko) * 2004-12-20 2007-02-07 인티그런트 테크놀로지즈(주) 선형성 및 주파수대역이 향상된 멀티플 게이티드트랜지스터를 이용한 증폭회로.
JP2006237711A (ja) * 2005-02-22 2006-09-07 Renesas Technology Corp マルチバンド低雑音増幅器、マルチバンド低雑音増幅器モジュール、無線用半導体集積回路およびマルチバンドｒｆモジュール
US8180312B2 (en) 2005-08-04 2012-05-15 Samsung Electronics Co., Ltd. Receiver architecture for minimizing use of external bandpass filter between low-noise amplifier and first mixer
JP4665676B2 (ja) * 2005-09-09 2011-04-06 パナソニック株式会社 受信装置
US20070105514A1 (en) * 2005-11-08 2007-05-10 Chao-Wen Tseng Low Noise, High Linearity TV Tuner Architecture with Switched Fixed-Gain LNA
US7443241B2 (en) 2005-11-28 2008-10-28 Via Technologies Inc. RF variable gain amplifier
JP4354465B2 (ja) 2006-03-24 2009-10-28 シャープ株式会社 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
US7463093B2 (en) 2007-03-16 2008-12-09 Intel Corporation Variable gain amplifier
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
US7696828B2 (en) * 2008-01-04 2010-04-13 Qualcomm, Incorporated Multi-linearity mode LNA having a deboost current path
KR100952666B1 (ko) 2008-02-01 2010-04-13 (주)에프씨아이 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기
JP2010004145A (ja) * 2008-06-18 2010-01-07 Toyota Infotechnology Center Co Ltd 無線受信装置
US8271028B2 (en) * 2008-06-26 2012-09-18 Sige Semiconductor Inc. Dual band amplifier
JP5296809B2 (ja) * 2009-01-13 2013-09-25 パナソニック株式会社 可変利得増幅器およびそれを備えた高周波信号受信装置
US7944290B2 (en) * 2009-01-26 2011-05-17 Sumitomo Electric Industries, Ltd. Trans-impedance amplifier
US8022772B2 (en) 2009-03-19 2011-09-20 Qualcomm Incorporated Cascode amplifier with protection circuitry
US8102213B2 (en) 2009-07-23 2012-01-24 Qualcomm, Incorporated Multi-mode low noise amplifier with transformer source degeneration
US8310312B2 (en) * 2009-08-11 2012-11-13 Qualcomm, Incorporated Amplifiers with improved linearity and noise performance
US8514798B2 (en) * 2010-02-25 2013-08-20 Mediatek Inc. Methods for scheduling channel activities for multiple radio access technologies in a communications apparatus and communications apparatuses utilizing the same
JP5672975B2 (ja) 2010-11-01 2015-02-18 富士通セミコンダクター株式会社 可変利得増幅器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008103757A1 (en) 2007-02-23 2008-08-28 Qualcomm Incorporated Amplifier with integrated filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lei Feng 외, "Overlapped inductors and its application on a shared RF front-end in a MultiStandard IC", IEEE CICC 2011, 2011.09.19.

Also Published As

Publication number Publication date
CN104937836B (zh) 2017-08-29
CN104937836A (zh) 2015-09-23
US20140213209A1 (en) 2014-07-31
WO2014116674A1 (en) 2014-07-31
EP2949039A1 (en) 2015-12-02
KR20150103758A (ko) 2015-09-11
JP2016504893A (ja) 2016-02-12
JP5951906B2 (ja) 2016-07-13
US8903343B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR101624630B1 (ko) 출력 당 독립적인 이득 제어를 갖는 단일-입력 다중-출력 증폭기들
KR101672356B1 (ko) 다수의 출력들 및 구성 가능한 디제너레이션 인덕터를 갖는 증폭기들
US9154357B2 (en) Multiple-input multiple-output (MIMO) low noise amplifiers for carrier aggregation
KR101609741B1 (ko) 개선된 격리를 갖는 증폭기들
KR101634663B1 (ko) 개선된 선형성을 갖는 분할된 증폭기들
US9548709B2 (en) Independent gain control for multiple receive circuits concurrently processing different transmitted signals
US9431963B2 (en) Dual stage low noise amplifier for multiband receiver
US9048928B2 (en) Expandable transceivers and receivers
US9467104B2 (en) Single-input multiple-output amplifiers with simultaneous multiple gain modes
JP2018501695A (ja) 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ
US10340860B1 (en) Multi-mode low noise amplifier

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 4