JP2018501695A - 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ - Google Patents

帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ Download PDF

Info

Publication number
JP2018501695A
JP2018501695A JP2017525591A JP2017525591A JP2018501695A JP 2018501695 A JP2018501695 A JP 2018501695A JP 2017525591 A JP2017525591 A JP 2017525591A JP 2017525591 A JP2017525591 A JP 2017525591A JP 2018501695 A JP2018501695 A JP 2018501695A
Authority
JP
Japan
Prior art keywords
signal
transistor
load
control signal
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017525591A
Other languages
English (en)
Other versions
JP6686016B2 (ja
JP2018501695A5 (ja
Inventor
ラジェンドラン、ジリーシュ
サホタ、ガーカンワル・シン
クマー、ラケシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2018501695A publication Critical patent/JP2018501695A/ja
Publication of JP2018501695A5 publication Critical patent/JP2018501695A5/ja
Application granted granted Critical
Publication of JP6686016B2 publication Critical patent/JP6686016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0042—Arrangements for allocating sub-channels of the transmission path intra-user or intra-terminal allocation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H04L5/001—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT the frequencies being arranged in component carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

[0064] 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャが開示される。例示的な実施形態において、装置は、入力信号を受信するためのゲート端子、増幅された信号を出力するためのドレイン端子、およびソースディジェネレーションインダクタによって信号接地に接続されたソース端子を有する第１のトランジスタを含む。装置はまた、第１のトランジスタのドレイン端子に接続されたソース端子および第１の負荷に接続されたドレイン端子を有する第２のトランジスタを含む。装置はまた、第１のトランジスタのドレイン端子に接続されたゲート端子、第２の負荷に接続されたドレイン端子、および信号接地に接続されたソース端子を有する第３のトランジスタを含む。【選択図】図３

Description

[0001] 本開示は、概して、電子技術に関し、より具体的には、ワイヤレスデバイスにおける無線周波数信号の構成可能なルーティング（configurable routing）に関する。
[0002] ワイヤレス通信システムにおけるワイヤレスデバイス（例えば、セルラー電話またはスマートフォン）は、双方向通信のためにデータを送信し、受信し得る。例えば、ワイヤレスデバイスは、周波数分割複信（ＦＤＤ）システムまたは時間分割複信システム（ＴＤＤ)において動作し得る。ワイヤレスデバイスは、データ送信のための送信機およびデータ受信のための受信機を含み得る。データ送信のために、送信機は、変調された無線周波数（ＲＦ）信号を取得するためにデータとともにＲＦキャリア信号を変調し得、適した出力電力レベルを有する増幅されたＲＦ信号を取得するために変調されたＲＦ信号を増幅し、フィルターし（filter）得、増幅されたＲＦ信号を、アンテナを介して基地局に送信し得る。データ受信のために、受信機は、アンテナを介して受信ＲＦ信号（received RF signal）を取得し得、基地局によって送られたデータを回復するために、受信ＲＦ信号を増幅し、フィルターし、処理し得る。
[0003] ワイヤレスデバイスは、広い周波数範囲にわたって動作をサポートし得る。例えば、ワイヤレスデバイスは、デバイスが広い周波数範囲にわたって複数のダウンリンク（ＤＬ）キャリア信号を受信するフロントエンド（front end）を含むキャリアアグリゲーション（ＣＡ）通信システムにおいて動作し得る。フロントエンドは、受信キャリア信号（received carrier signals）を増幅し、復調のための適切な復調器にルーティングする（route）ように動作する。残念なことに、従来のフロントエンドは、各増幅器がディジェネレーションインダクタ（degeneration inductor）を有する複数の増幅器を利用し得る。これらインダクタの大きなサイズは、従来のフロントエンドがかなりの回路面積を利用することを意味する。また、複数のキャリア信号を増幅するために使用される複数の増幅器が複数のチップに渡って分散させられる場合、負わされ得る回路ルーティングの損失および様々なゲイン（various gain and circuit routing losses）を補うことが難しくなり得る。
[0004] それゆえ、キャリアアグリゲーション受信機において、受信信号の効率的な増幅およびルーティングを提供するフロントエンドアーキテクチャ（front end architecture）を有することが望ましい。フロントエンドは、従来のフロントエンドよりも回路面積の要件（circuit area requirements）を減らし、または最小にし、ゲインおよびルーティング損失に対する補償を提供し、優れた直線性（linearity）を持続するように動作するべきである。
[0005] 図１は、ワイヤレスシステム内で通信するワイヤレスデバイスにおいて使用するフロントエンドアーキテクチャの例示的な実施形態を示す。 [0006] 図２は、図１に示されるフロントエンドアーキテクチャの例示的な実施形態が動作し得る３つの例示的な帯域グループを示す。 [0007] 図３は、構成可能なＲＦ信号の増幅およびルーティングを提供するフロントエンドアーキテクチャの例示的な実施形態を含む受信機を示す。 [0008] 図４は、図３に示されるフロントエンドアーキテクチャの詳細な例示的な実施形態を示す。 [0009] 図５は、図３に示されるフロントエンドアーキテクチャの詳細な代替の例示的な実施形態を示す。 [0010] 図６は、図４に示されるフロントエンドアーキテクチャとともに使用するコントローラの例示的な実施形態を示す。 [0011] 図７は、受信機フロントエンドにおけるＲＦ信号の増幅およびルーティングを提供するためにフロントエンドアーキテクチャの例示的な実施形態によって行われる例示的な動作を示す。 [0012] 図８は、図４および図５に示されるフロントエンドアーキテクチャとともに使用する様々な信号の増幅およびルーティング構成に対する制御信号の設定を示すテーブルの例示的な実施形態を示す。 [0013] 図９は、キャリアアグリゲーション受信機におけるＲＦ信号の増幅およびルーティングのための装置の例示的な実施形態を示す。
詳細な説明
[0014] 下記で説明される詳細な説明は、本開示の例示的な設計の説明を意図しており、本開示が実施されることが可能である設計のみを提示することを意図したものではない。「例示的（exemplary）」という用語は、本明細書において、「例、事例、または例示（illustration）としての役割を果たすこと」を意味するように使用される。「例示的な」と本明細書で説明された任意の設計は、他の設計よりも好適または利点があると必ずしも解釈されるわけではない。詳細な説明は、本開示の例示的な設計の十分な理解を提供する目的で特定の詳細を含む。本明細書において説明される例示的な設計がこれらの特定の詳細なしに実施され得ることが、当業者にとって明らかとなるであろう。いくつかの事例において、よく知られている構造およびデバイスは、本明細書において提示されている例示的な設計の新規性を曖昧にすることを避けるためにブロック図形式で示される。
[0015] 複数の帯域グループをカバーする広い周波数領域にわたって複数のキャリア信号を復調するために、デバイスにおいて構成可能なＲＦ信号の増幅およびルーティングを提供する新規の受信機フロントエンドアーキテクチャが本明細書において開示される。受信機フロントエンドアーキテクチャは、ワイヤレス通信デバイスのような電子デバイスの様々なタイプに使用するためのスイート（suite）である。
[0016] 図１は、ワイヤレスシステム１２０内で通信するワイヤレスデバイス１１０において使用するフロントエンドアーキテクチャ１１２の例示的な実施形態を示す。ワイヤレスシステム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータ最適化（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と、１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０を示す。一般に、ワイヤレスシステム１２０は、任意の数の基地局および任意のセットのネットワーク・エンティティ（network entities）を含み得る。
[0017] ワイヤレスデバイス１１０はまた、ユーザー機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれ得る。ワイヤレスデバイス１１０は、セルラー電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、等であり得る。ワイヤレスデバイス１１０は、ワイヤレスシステム１２０内のデバイスと通信し得る。ワイヤレスデバイス１１０はまた、ブロードキャスト局（例えば、ブロードキャスト局１３４）からの信号、または１つまたは複数の全地球的航法衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号を受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２.１１のようなワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。例示的な実施形態において、ワイヤレスデバイス１１０は、キャリアアグリゲーション通信システムにおいて複数のキャリアを受信するときに、ＲＦキャリア信号の増幅およびルーティングを提供するために、受信機フロントエンド（ＦＥ）アーキテクチャ１１２を備える。ＦＥ１１２は、従来のフロントエンド設計よりもゲイン／ルーティング損失に対するより良い補償を提供し、および回路面積の要件を減らすために、より少ない増幅器ディジェネレーションインダクタ（amplifier degeneration inductors）を利用するように設計される。
[0018] 図２は、図１に示されるＦＥ１１２の例示的な実施形態が動作し得る３つの例示的な帯域グループを示す。ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーする低帯域（ＬＢ：low-band）、１０００ＭＨｚから２３００ＭＨｚの周波数をカバーする中帯域（ＭＢ：mid-band）、および／または２３００ＭＨｚよりも高い周波数をカバーする高帯域（ＨＢ：high-band）において動作し得る。例えば、図２に示すように、低帯域は６９８から９６０ＭＨｚをカバーし得、中帯域は１４７５から２１７０ＭＨｚをカバーし得、および高帯域は２３００から２６９０ＭＨｚおよび３４００から３８００ＭＨｚをカバーし得る。低帯域、中帯域、および高帯域は、帯域（または帯域グループ）の３つのグループを指し、各帯域グループは、多数の周波数帯域（または、単に「帯域」）を含んでいる。各帯域は、最大２００ＭＨｚまでカバーし得る。ＬＴＥリリース１１（LTE Release 11）は、３５の帯域をサポートし、それらはＬＴＥ／ＵＭＴＳ帯域とも称され、３ＧＰＰ（登録商標） ＴＳ３６．１０１に記載されている。
[0019] 一般に、任意の数の帯域グループが定義され得る。各帯域グループは、周波数の任意の領域をカバーし、それは、図２に示される周波数領域のいずれかに一致し得、または一致し得ない。各帯域グループはまた、任意の数の帯域を含み得る。様々な例示的な実施形態において、ＦＥ１１２は、デバイス１１０が動作し得る周波数帯域のいずれかにおいて、キャリア信号を受信し、増幅し、復調するために使用するのに適している。
[0020] 図３は、構成可能なＲＦ信号パスの増幅およびルーティングを提供するフロントエンドアーキテクチャの例示的な実施形態を含む受信機３００を示す。例えば、受信機３００は、キャリアアグリゲーション通信システムにおいて、受信キャリア信号を増幅し、ルーティングするために使用するのに適している。受信機３００は、受信アンテナ３０２、整合回路３０４、信号増幅およびルーティング回路（ＳＡＲＣ: Signal Amplification and Routing Circuit）３０６、コントローラ３０８、メイン負荷回路３１０、第１のキャリアアグリゲーション（“ＣＡ１: first Carrier Aggregation”）負荷回路３１２、１つまたは複数の追加のキャリアアグリゲーション負荷回路（示されず）、および第ｎ番目のキャリアアグリゲーション（“ＣＡｎ”）負荷回路３１４を含む。例示的な実施形態において、各負荷回路３１０〜３１４は、別個の復調回路を含む。
[0021] 動作の間、ＲＦ信号は、受信アンテナ３０２によって受信される。例えば、ＲＦ信号は、図２に例示される帯域および／または帯域グループのいずれかを含み得る。受信ＲＦ信号は、コントローラ３０８からＳＡＲＣ３０６に提供される制御信号３１６に従って、出力負荷３１０〜３１４の任意の組み合わせに、ＳＡＲＣ３０６によってルーティングされる。例示的な実施形態において、制御信号３１６は、第１の信号パスのルーティング構成のために第１の論理電圧レベルに設定され、制御信号３１６は、第２の信号パスのルーティング構成のために第２の論理電圧レベルに設定される。
[0022] 図３に例示されていないが、コントローラ３０８は、ワイヤレスデバイス内のベースバンドプロセッサによって動的に（dynamically）プログラムされることが可能である。例えば、ベースバンドプロセッサは、コントローラ３０８の動作をプログラムするために、コントローラ３０８に構成パラメータ３１８を提供する。例示的な実施形態において、ワイヤレスデバイスに含まれるベースバンドプロセッサは、ワイヤレスデバイスが動作しているキャリアアグリゲーションのモードに依存して受信ＲＦ信号の信号ルーティングを変えるために、コントローラ３０８を使用するであろう。
[0023] 図４は、図３に示されるフロントエンドアーキテクチャにおいて使用されるＳＡＲＣ３０６の詳細な例示的な実施形態を示す。ＳＡＲＣ３０６は、インダクタ４４８を通じて入力信号４０６を受信するゲート端子４０４、信号接地（a signal ground）にさらに接続されたソースディジェネレーションインダクタ（a source degeneration inductor）４１０に接続されたソース端子４０８、および入力信号の増幅バージョン（amplified version）を出力するドレイン端子４１２を有するトランジスタ（Ｔ１）を備えた第１の共通ソース増幅器４０２を含む。したがって、第１の共通ソース増幅器４０２は、トランジスタＴ１およびソースディジェネレーションインダクタＬ１を使用して実装される。
[0024] ＳＡＲＣ３０６はまた、ドレイン端子４１２に接続されたソース端子４１６、およびメイン信号パスによってメイン負荷４２０に接続されたドレイン端子４１８を有するトランジスタ（Ｔ３）を備える第１のカスコード（cascode）増幅器４１４を含む。第１のカスコード増幅器４１４はまた、スイッチ４２４によって電圧レベル（ｖｂｃ）に選択的に接続されたゲート端子４２２を含む。したがって、第１のカスコード増幅器４１４は、トランジスタＴ３を使用して実装される。スイッチ４２４は、コントローラ３０８から制御信号Ｓａを受信し、それはゲート端子４２２にゼロ電圧レベルまたはｖｂｃ電圧レベルを選択的に入力するようにスイッチ４２４を制御する。例示的な実施形態において、ｖｂｃ電圧レベルは、典型的には１．２ボルトである。別の例示的な実施形態において、ｖｂｃ電圧レベルは、任意の所望のバイアス設定に、またはＤＣ結合のために、トランジスタデバイスのいずれかにバイアスをかけるように設定される。
[0025] ＳＡＲＣ３０６は、ドレイン端子４１２に接続されたゲート端子４２８、およびＣＡ１信号パスによってスイッチ４３２のソース端子４５８に接続されたドレイン端子４３０を有するトランジスタ（Ｔ２１）を備える第２の共通ソース増幅器４２６をさらに含む。スイッチ４３２は、トランジスタ（Ｔ５１）を備え、第２の負荷４３４に接続されたドレイン端子４５６を有する。したがって、第２の共通ソース増幅器４２６は、トランジスタＴ２１を使用して実装される。第２の共通ソース増幅器４２６は、ソースディジェネレーションインダクタ４１０を使用する第１の共通ソース増幅器４０２と違って、ソースディジェネレーションインダクタなしで構成されることに留意されたい。したがって、トランジスタＴ２１のソース端子は、信号接地に直接接続される。スイッチ４３２は、スイッチ４６２によって電圧レベルｖｂｃに選択的に接続されるゲート端子４６０を含む。
[0026] ＳＡＲＣ３０６はまた、第１のドレイン端子４１２に接続されたソース端子４３８、およびトランジスタＴ３のドレイン端子４１８とスイッチ４４２のドレイン端子４５０とに接続されたドレイン端子４４０を有するトランジスタ（Ｔ３’）を備える第２のカスコード増幅器４３６を含む。第２のカスコード増幅器４３６は、スイッチ４４４によって電圧レベルｖｂｃに選択的に接続されるゲート端子４４６を有する。したがって、第２のカスコード増幅器４３６は、トランジスタＴ３’を使用して実装される。例示的な実施形態において、第１のカスコード増幅器４１４は、第２のカスコード増幅器４３６よりも多くの電流を伝導するように構成され、それは所望の電流伝導特性（current conduction characteristics）を実現するために、トランジスタＴ３およびＴ３’を適切なサイズにする（appropriate sizing of）ことによって達成される。スイッチ４４２は、トランジスタ（Ｔ４１）を備え、それは、ＣＡ１信号パスに接続されて、それによってトランジスタＴ２１のドレイン端子４３０およびトランジスタＴ５１のソース端子４５８に接続されるソース端子４５２を含む。スイッチ４４２は、スイッチ４５４によって電圧レベルｖｂｃに選択的に接続されるゲート端子４６４を含む。例示的な実施形態において、トランジスタＴ３は、キャリアアグリゲーションモードにおいて、トランジスタＴ３’がトランジスタＴ１のドレインにおいて見られるインピーダンスを増加させるためにオフに切り換えられることが可能であるように、複数のトランジスタ（Ｔ３＋Ｔ３’）に分割される。これはトランジスタＴ１のドレインにおけるゲインを増加させ、それはトランジスタ（Ｔ２ｎ）への入力である。これは、トランジスタ（Ｔ２ｎ）からのノイズ寄与（noise contribution）を減らすのに役立つ。
[0027] 受信ＲＦ信号を増幅し、メイン負荷４２０およびＣＡ１負荷４３４にルーティングすることに加えて、ＳＡＲＣ３０６は、受信ＲＦ信号を増幅し、任意の数の追加のＣＡ負荷にルーティングするように構成可能である。以下では、受信ＲＦ信号を増幅し、第ｎ番目のＣＡ負荷にルーティングするためのＳＡＲＣ３０６の構成を説明する。同様の回路構造が、受信ＲＦ信号を増幅し、第１のＣＡ負荷と第ｎ番目のＣＡ負荷との間の任意の数のＣＡ負荷にルーティングするために使用されることが可能であることに留意されたい。
[0028] ＳＡＲＣ３０６は、ドレイン端子４１２に接続されたゲート端子４６８、およびＣＡｎ信号パスによってスイッチ４７４のソース端子４７２に接続されたドレイン端子４７０を有するトランジスタ（Ｔ２ｎ）を備える第ｎ番目の共通ソース増幅器４６６を含む。スイッチ４７４は、トランジスタ（Ｔ５ｎ）を備え、第ｎ番目の負荷４７８に接続されたドレイン端子４７６を有する。したがって、第ｎ番目の共通ソース増幅器４６６は、トランジスタＴ２ｎを使用して実装される。第ｎ番目の共通ソース増幅器４６６を含む、および最大第ｎ番目の共通ソース増幅器４６６までの追加の共通ソース増幅器は、ディジェネレーションインダクタ４１０を使用する第１の共通ソース増幅器４０２と同じようなソースディジェネレーションインダクタを利用しないことに留意されたい。スイッチ４７４は、スイッチ４８２によって電圧レベル（ｖｂｃ）に選択的に接続されるゲート端子４８０を含む。
[0029] ＳＡＲＣ３０６は、ＣＡｎ信号パスに接続されて、それによってドレイン端子４７０およびソース端子４７２に接続するソース端子４８６を有するトランジスタ（Ｔ４ｎ）を備えるスイッチ４８４を含む。スイッチ４８４のドレイン端子４８８は、ドレイン端子４１８に接続される。スイッチ４８４のゲート端子４９０は、スイッチ４９２によって電圧レベルｖｂｃに選択的に接続される。
[0030] 動作の間、コントローラ３０８は、複数の制御信号を生成する。例示的な実施形態では、各制御信号は、論理低電圧レベル（a logic-low voltage level）または論理高電圧レベル（a logic-high voltage level）のどちらかである。コントローラ３０８から出力される制御信号“Ｓａ”は、スイッチ４２４に結合され、トランジスタＴ３のゲート端子４２２における電圧レベルを制御する。制御信号“Ｓａ”が論理低電圧レベルであるとき、ゼロボルト信号がゲート端子４２２に入力され、第１のカスコード増幅器４１４はオフにされる。結果として、入力信号４０６は、トランジスタＴ３を通じてドレイン端子４１８に結合されない。代替的に、制御信号“Ｓａ”が論理高電圧レベルであるとき、ｖｂｃ電圧レベルがゲート端子４２２に入力され、第１のカスコード増幅器４１４はオンにされる。結果として、入力信号４０６は、トランジスタＴ３を通じてドレイン端子４１８に結合される。ドレイン端子４１８における信号はそれから、メイン信号パスを通じてメイン負荷４２０に通る。メイン負荷４２０において、信号は、メインベースバンド（ＢＢ）信号を生成するために、選択された局部発振器信号（a selected local oscillator signal）に基づいて信号を復調する復調器に変圧器を通じて結合される。
[0031] コントローラ３０８で生成される制御信号“Ｓｂ”は、スイッチ４４４を制御するために結合され、それはトランジスタＴ３’のゲート端子４４６における電圧レベルを制御する。制御信号“Ｓｂ”が論理低電圧レベルであるとき、スイッチ４４４は、ゲート端子４４６にゼロボルトを入力し、第２のカスコード増幅器４３６は、端子４１２における増幅された入力信号がトランジスタＴ３’のドレイン端子４４０に結合されないようにオフにされる。代替的に、制御信号“Ｓｂ”が論理高電圧レベルであるとき、スイッチ４４４は、第２のカスコード増幅器４３６がオンにされるように、ゲート端子４４６にｖｂｃボルトを入力する。結果として、端子４１２における増幅された入力信号は、トランジスタＴ３’のドレイン端子４４０およびメイン信号パスに結合される。
[0032] 制御信号“Ｓ（ｎ）”は、コントローラ３０８で生成される。信号Ｓ１は、ＣＡ１信号パスに関連するスイッチ４５４を制御するために結合される。制御信号Ｓ（ｎ）はまた、追加の信号パスに関連する追加の対応するスイッチを制御するために結合される。例えば、信号Ｓｎは、ＣＡｎ信号パスに関連するスイッチ４９２を制御するために結合される。したがって、制御信号Ｓ（ｎ）は、ＣＡ信号パスにおいて、対応するトランジスタＴ４（ｎ）のゲート端子における電圧レベルを制御する。例えば、制御信号“Ｓ１”が論理低電圧レベルであるとき、スイッチ４４２はオフにされ（すなわち、開回路（open circuit））、ＣＡ１信号パスとメイン信号パスとの間に接続がない。代替的に、制御信号“Ｓ１”が論理高電圧レベルであるとき、スイッチ４４２はオンにされ（すなわち、閉じられ）、ＣＡ１信号パスとメイン信号パスとの間の接続が確立される。Ｓ（ｎ）制御信号のこの動作は、利用され得る任意の追加のＣＡ信号パスに対して同じである。例えば、制御信号Ｓｎが論理高電圧レベルである場合、スイッチ４８４はオフにされ（すなわち、閉じられ）、ＣＡｎ信号パスとメイン信号パスとの間の接続が確立される。
[0033] 制御信号“ＳＥ（ｎ）”は、コントローラ３０８によって生成される。制御信号ＳＥ（ｎ）は、ＣＡ信号パスをそれらの関連する出力負荷に接続するスイッチのゲート端子への入力電圧を決定するようにスイッチを制御するために結合される。例えば、制御信号ＳＥ１は、スイッチ４３２のゲート端子４６０に入力される電圧レベルを決定するようにスイッチ４６２を制御するために結合される。制御信号“ＳＥ１”が論理低電圧レベルであるとき、ゼロボルトが、スイッチ４３２をオフにするために（例えば、開回路）、ゲート端子４６０に入力され、ＣＡ１信号パスと出力負荷４３４との間のパスが開放される。代替的に、制御信号“ＳＥ１”が論理高電圧レベルであるとき、ｖｂｃボルトが、スイッチ４３２のゲート端子４６０に入力され（例えば、閉回路（closed circuit））、ＣＡ１信号パスと出力負荷４３４との間のパスが開放される。制御信号ＳＥ（ｎ）は、同様の方法において、任意の追加のＣＡ信号パスにおける他の対応するスイッチを制御するように動作する。
第１の動作モード−メイン負荷のみ
[0034] キャリアアグリゲーションを行うときに、入力信号４０６をメイン出力負荷４２０のみに結合することは有利であり得る。入力信号４０６をメイン負荷４２０のみに結合するために、第１のカスコード増幅器４１４および第２のカスコード増幅器４３６の１つまたは両方が、ＳａおよびＳｂ制御信号の動作によってオンにされる。さらに、制御信号ＳＥ（ｎ）は、関連する（Ｔ５（ｎ））スイッチのゲート端子にゼロボルトが入力されるように設定され、それによって他のＣＡ負荷への入力信号４０６の結合を防止するために、それらのスイッチを開放する。第１のカスコード増幅器４１４および第２のカスコード増幅器４３６の１つまたは他方をオンにすることは、選択されたゲインレベルを設定するであろう。第１のカスコード増幅器４１４および第２のカスコード増幅器４３６の両方をオンにすることは、入力信号４０６がメイン負荷４２０に結合される前に入力信号４０６に適用されるゲインを最大にするであろう。
第２の動作モード−メイン負荷および１つまたは複数のＣＡ負荷
[0035] キャリアアグリゲーションを行うときに、入力信号４０６をメイン出力負荷４２０および１つまたは複数のＣＡ負荷に結合することは有利であり得る。例えば、メイン負荷は、第１のキャリア信号を復調するように動作し、１つまたは複数の追加のＣＡ負荷は、１つまたは複数の追加のキャリア信号を復調するように動作する。入力信号４０６をメイン負荷４２０に結合するために、第１のカスコード増幅器４１４および第２のカスコード増幅器４３６の少なくとも１つが、ＳａおよびＳｂ制御信号の動作によってオンにされる。入力信号を１つまたは複数のＣＡ負荷に結合するために、制御信号ＳＥ（ｎ）は、ｖｂｃボルトが関連する（Ｔ５（ｎ））スイッチのゲート端子に入力されるように設定され、それによって、関連するＣＡ負荷への入力信号４０６の結合を可能にするために、それらのスイッチを閉じる。第１のカスコード増幅器４１４および第２のカスコード増幅器４３６の両方をオンにすることは、入力信号４０６がメイン負荷４２０に結合される前に入力信号４０６に適用されるゲインを最大にするであろう。
第３の動作モード−メイン負荷に接続された第１の負荷
[0036] キャリアアグリゲーションを行うときに、第１の出力負荷４３４をメイン出力負荷４２０に結合することは有利であり得る。第１の出力負荷４３４をメイン出力負荷４２０に結合するために、制御信号Ｓ１およびＳＥ１は、第１のスイッチ４３２および第２のスイッチ４４２の両方が閉じられるように設定される。第１のスイッチ４３２または第２のスイッチ４４２のどちらか一方が開放されるイベントにおいて、第１の出力負荷４３４は、メイン出力負荷４２０から接続が切られるであろう。第１の出力負荷４３４をメイン出力負荷４２０に結合するとき、入力信号をメイン出力負荷４２０から切り離すことは有利であり得る。メイン出力負荷４２０への入力信号の結合を防ぐために、第１のカスコード増幅器４１４および第２のカスコード増幅器４３６は、オフにされる。
[0037] 図４は、どのようにスイッチ４７４およびスイッチ４８４が、第ｎ番目の出力負荷４７８をメイン出力負荷４２０に結合するように、同様な方法で動作されることが可能であるかを、さらに例示する。したがって、図４に例示される例示的な実施形態を利用して、ＳＡＲＣ３０６は、信号を増幅し、Ｎ個の出力負荷におよびその間でルーティングすることが可能である。信号の増幅およびルーティングは、上記で説明した各パスのためにコントローラ３０８によってダイナミックに制御される。
[0038] ＲＦ入力信号をＣＡ負荷にルーティングするとき、トランジスタＴ１の出力は、キャリア内アグリゲーションモード（intra-carrier aggregation mode）のためにＣＡ（ｎ）出力に結合される電流信号を生成するために、トランジスタＴ２（ｎ）によって使用される。トランジスタＴ１のドレインにおける電圧ゲインは、共通ソースＬＮＡトポロジー（a common source LNA topology）のために、“Ｑ＿ｍａｔｃｈ×（ｇｍ＿Ｔ１／ｇｍ＿Ｔ３）”とされるであろう。共通ソース増幅器のために、入力ネットワークＱは、リアクティブインピーダンス（reactive impedance）と抵抗性インピーダンス（resistive impedance）の比によって定義される。
[0039] 図４に示されているＳＡＲＣ３０６は、各キャリアアグリゲーション（ＣＡ）パスに良好な直線性を提供する。各キャリアアグリゲーションパスに対する直線性は、メインパスの直線性に近い（close to）。各キャリアアグリゲーションパスの直線性は、トランジスタＴ３の電流および電圧ゲインと、トランジスタＴ２の電流および電圧ゲインとによって設定される。第１のカスコード増幅器は、動作の間のノイズ寄与を減らし、直線性を改善するように、キャリアアグリゲーションモードで動作するか、またはノンキャリアアグリゲーションモード（non-carrier aggregation mode）で動作するかどうかに依存して調整される。図４に示されるフロントエンドアーキテクチャは、１つまたは複数の集積回路上に実装されることが可能であることに留意されたい。例えば、例示的な実施形態において、回路の境界（circuit boundary）４９４の一方の側の部品（components）は、第１の集積回路で実装される（implemented in）ことが可能であり、回路の境界４９４の反対側の部品は、第２の集積回路で実装されることが可能である。したがって、例示的な実施形態は、任意の数の集積回路で実装されることが可能である。
[0040] 図５は、ＳＡＲＣ５０２を備える図３に示されるフロントエンドアーキテクチャの詳細な代替の例示的な実施形態を示す。ＳＡＲＣ５０２は、図４に示されるＳＡＲＣ３０６と同一の回路部品を含んでいるが、異なる構成に接続される。ＳＡＲＣ５０２において、第３の共通ソース増幅器４６６のゲート端子４６８は、信号線５０４によって、端子５０６において第１のＣＡ１パスに結合される。したがって、第３の共通ソース増幅器４６６は、第２の共通ソース増幅器４２６の出力からそれの入力を受信する。さらに拡張して、別のＣＡ信号パスに関連するその次の共通ソース増幅器は、端子５０８においてＣＡ２信号パスに接続されることが可能である。この方法で共通ソース増幅器の出力をつなぐこと（chaining）によって、任意の数のＣＡ信号パスは、生成されることが可能である。第２の共通ソース増幅器４２６および第３の共通ソース増幅器４６６はまた、ディジェネレーションインダクタなしで構成され、それはＳＡＲＣ５０２の回路面積の要件を減らすことに留意されたい。
[0041] 図６は、図４に示されるフロントエンドアーキテクチャとともに使用するコントローラ６００の例示的な実施形態を示す。例示的な実施形態において、コントローラ６００は、図４または図５に示されるコントローラ３０８として使用するのに適している。コントローラ６００は、プロセッサ６０２、メモリ６０４、メイン制御信号発生器６０６、および第２次の制御信号発生器（secondary control signal generator）６０８を含み、全てがバス６１０を通して通信するように結合する。
[0042] プロセッサ６０２は、ＣＰＵ、プロセッサ、ゲートアレイ、ハードウェアロジック、ディスクリート回路、メモリ要素、および／またはソフトウェアを実行するハードウェアのうちの少なくとも１つを備える。プロセッサ６０２は、バス６１０を使用して、コントローラ６００の他の機能的な要素を制御するように動作する。プロセッサ６０２はまた、通信線６１２を使用して、ワイヤレスデバイスにおける他のエンティティと通信するように構成される。例えば、プロセッサ６０２は、通信線６１２を通して、命令、制御情報、構成情報、データ、測定値、または他の情報を受信し得る。
[0043] メモリ６０４は、コントローラ６００の動作に関連する命令および／またはデータを記憶し、引き出し、および維持することができる任意の適当なメモリまたは記憶デバイスを備える。例示的な実施形態において、メモリ６０４は、本明細書で説明されるように、信号の増幅およびルーティングの機能を行うためにプロセッサ６０２によって実行されることが可能であるアルゴリズム命令を記憶する。
[0044] メイン制御信号発生器６０６は、増幅器、バッファ、レジスタ、ゲート、アナログ／デジタル変換器、デジタル／アナログ変換器、またはメイン制御信号ＳａおよびＳｂを生成するように動作するソフトウェアを実行する任意の他の適当なハードウェアまたはディスクリート部品および／またはハードウェアのようなハードウェアを備える。例示的な実施形態において、プロセッサ６０２は、信号線６１２を通して受信される構成パラメータに基づいて、ＳＡＲＣ３０６の構成を決定するように動作する。プロセッサはそれから、所望の構成を取得するために、ＳａおよびＳｂ制御信号を生成し出力するようにバス６１０を使用してメイン制御信号発生器６０６を制御する。例示的な実施形態において、ＳａおよびＳｂ制御信号は、それらが結合されたトランジスタデバイスのいずれかを、使用可能にし（enable）、使用不可能にし(disable)、またはバイアスをかけるように設定される。例えば、ＳａおよびＳｂ制御信号は、任意の所望のバイアス設定に、またはＤＣ結合のために、トランジスタデバイスにバイアスをかけるように動作し得る。
[0045] 第２次の制御信号発生器６０８は、増幅器、バッファ、レジスタ、ゲート、アナログ／デジタル変換器、デジタル／アナログ変換器、または第２次の制御信号Ｓ（ｎ）およびＳＥ（ｎ）を生成するように動作するソフトウェアを実行する任意の他の適当なハードウェアまたはディスクリート部品および／またはハードウェアのようなハードウェアを備える。例示的な実施形態において、プロセッサ６０２は、信号線６１２を通して受信された構成パラメータに基づいて、ＳＡＲＣ３０６の構成を決定するように動作する。プロセッサはそれから、所望の構成を取得するために、Ｓ（ｎ）およびＳＥ（ｎ）制御線を生成するように第２次の制御信号発生器６０８を制御する。例示的な実施形態において、Ｓ（ｎ）およびＳＥ（ｎ）制御信号は、それらが結合されたトランジスタデバイスのいずれかを使用可能にし、使用不可能にし、またはバイアスをかけるように設定される。例えば、Ｓ（ｎ）およびＳＥ（ｎ）制御信号は、任意の所望のバイアス設定に、またはＤＣ結合のために、トランジスタデバイスにバイアスをかけるように動作し得る。
[0046] 例示的な実施形態において、プロセッサ６０２は、所望の信号ルーティング構成を取得するために、制御信号を生成するようにメイン制御信号発生器６０６および第２次の制御信号発生器６０８を制御するためにメモリ６０４に記憶されたコードを実行する。
[0047] コントローラ６００は、単に１つの実装を表しており、他の実装が可能であることは留意されたい。例えば、コントローラ６００は、プロセッサまたはメモリデバイスに対する必要性を取り除くディスクリートロジックで実装され得る。別の実装において、コントローラ６００の機能および／または実装は、ワイヤレスデバイスにおけるベースバンドプロセッサまたは他のエンティティ内に組み込まれ、または統合される。
[0048] 図７は、受信機フロントエンドにおけるＲＦ信号の増幅およびルーティングのための例示的な動作７００を示す。例えば、例示的な実施形態において、図４に示されるＳＡＲＣ３０６およびコントローラ３０８は、受信機フロントエンドにおける所望のＲＦ信号の増幅およびルーティングを取得するために動作７００を行うように構成される。例示的な実施形態において、コントローラ３０８は、コントローラ６００であり、プロセッサ６０２は、以下に説明する動作を行うようにＳＡＲＣ３０６を制御するようにコントローラ６００の部品を制御するためにメモリ６０４に記憶された命令を実行する。
[0049] ブロック７０２において、構成パラメータが受信される。例えば、構成パラメータは、ワイヤレスデバイスにおけるエンティティから通信線６１２を通して、プロセッサ６０２によって受信される。構成パラメータは、受信機において、どのように受信ＲＦ信号が増幅され、メインおよびキャリアアグリゲーション負荷にルーティングされるかを説明する。例示的な実施形態において、プロセッサ６０２は、メモリ６０４に構成パラメータを記憶するように動作する。
[0050] ブロック７０４において、ＲＦ信号が受信される。例えば、ＲＦ信号は、アンテナ３０２によって受信され、図４に示される入力線４０６上を流れる前に整合回路３０４を通る。
[0051] ブロック７０６において、受信ＲＦ信号が増幅される。例示的な実施形態において、受信ＲＦ信号は、第１の共通ソース増幅器４０２に入力される。第１の共通ソース増幅器４０２は、ディジェネレーションインダクタ４１０を含む。受信ＲＦ信号の増幅バージョンは、ドレイン端子４１２において現れる。したがって、受信ＲＦ信号は、受信ＲＦ信号の増幅バージョンを生成するために、ソースディジェネレーションを有する共通ソース増幅器によって増幅される。
[0052] ブロック７０８において、受信ＲＦ信号の増幅バージョンは、構成パラメータに基づいて、メイン負荷に選択的に接続される。例示的な実施形態において、プロセッサ６０２は、所望の構成を取得するために必要とされる制御信号の設定を決定するために構成パラメータを処理する。プロセッサ６０２は、バス６１０を使用して、制御信号の設定をメイン制御信号発生器６０６に通信する。メイン制御信号発生器６０６は、所望の信号の増幅、および構成パラメータによって確認されたメイン負荷へのルーティングを取得するために、ＳａおよびＳｂ制御信号を生成し、出力するように動作する。例えば、Ｓａ制御信号が論理ハイ（logic high）（１）であり、Ｓｂ制御信号が論理ロー(logic low)（０）である場合、増幅器４１４は、メイン負荷に入力される端子４１８において増幅された出力信号を生成するために、端子４１２における信号を増幅するためのカスコード増幅を提供する。様々な例示的実施形態において、メイン制御信号発生器６０６は、増幅されたＲＦ信号をメイン負荷に選択的に接続するために、図８に示されるテーブル８００に提供されているような制御信号ＳａおよびＳｂを生成する。
[0053] ブロック７１０において、受信ＲＦ信号の増幅バージョンは、構成パラメータに基づいて、１つまたは複数のＣＡ負荷に選択的に接続される。例示的な実施形態において、プロセッサ６０２は、所望の構成を取得するために必要とされる制御信号の設定を決定するために構成パラメータを処理する。プロセッサ６０２は、バス６１０を使用して、制御信号の設定を第２次の制御信号発生器６０８に通信する。第２次の制御信号発生器６０８は、所望の信号の増幅、および構成パラメータによって確認されたような１つまたは複数のＣＡ負荷へのルーティングを取得するために、Ｓ（ｎ）およびＳＥ（ｎ）制御信号を生成し、出力するように動作する。例えば、ＳＥ１制御信号が論理ハイ（１）である場合、スイッチ４３２は、端子４３０における増幅された信号を第１のＣＡ負荷４３４に入力するために使用可能とされる。結果として、受信ＲＦ信号は、所望の信号の増幅およびルーティング構成を取得するために、ＳＥ（ｎ）制御信号に基づいて、増幅され、選択されたＣＡ負荷にルーティングされる。受信ＲＦ信号を増幅し、選択されたＣＡ負荷にルーティングするとき、追加の共通ソース増幅器（Ｔ２（ｎ））（例えば、増幅器４２６乃至４６６）は、ソースディジェネレーションインダクタを含まず（または、なしで構成され）、それは従来のシステムと比較したときに低減された回路面積をもたらす。
[0054] よって、ＳＡＲＣ３０６およびコントローラ３０８は、上記で説明された動作を行うように構成される。動作７００は例示であり、動作７００に対するマイナーチェンジ、変更、再配列、および他の変化は、例示的な実施形態の範囲内にあることに留意されたい。
[0055] 図８は、図４に示されるフロントエンドアーキテクチャとともに使用する様々な増幅およびルーティング構成に対する制御信号の設定を示すテーブル８００の例示的な実施形態を示す。テーブル８００は、構成情報８０２、制御信号Ｓａの設定８０４、制御信号Ｓｂの設定８０６、制御信号Ｓ１の設定８０８、および制御信号ＳＥ１の設定８１０を含む。明快のために、テーブル８００は、Ｓ１およびＳＥ１信号のみに対する信号の設定を示す。同様の設定が、追加の負荷を入力信号またはメイン負荷に接続するために、制御信号Ｓ（ｎ）およびＳＥ（ｎ）に対して使用されることが可能であることに留意されたい。様々な例示的な実施形態において、コントローラ６００は、選択された構成を取得するために示される制御信号を生成し、出力するように動作する。
[0056] メイン負荷にのみ入力信号をルーティングする１つの動作モードにおいて、制御信号ＳＡは論理高電圧に設定され、制御信号ＳＢは論理高電圧に設定され、制御信号Ｓ１は論理低電圧に設定され、制御信号ＳＥ１は論理低電圧に設定される。
[0057] 入力信号をメイン負荷および第１の負荷（ＣＡ１）の両方にルーティングする別の動作モードにおいて、制御信号ＳＡは論理低電圧に設定され、制御信号ＳＢは論理低電圧に設定され、制御信号Ｓ１は論理低電圧に設定され、制御信号ＳＥ１は論理高電圧に設定される。
[0058] 第１の負荷信号をメイン負荷にルーティングするさらに別の動作モードにおいて、制御信号ＳＡは論理低電圧に設定され、制御信号ＳＢは論理低電圧に設定され、制御信号Ｓ１は論理高電圧に設定され、制御信号ＳＥ１は論理低電圧に設定される。
[0059] 図９は、キャリアアグリゲーション受信機におけるＲＦ信号の増幅およびルーティングのための装置９００の例示的な実施形態を示す。例示的な実施形態において、装置９００は、図４に示されるＳＡＲＣ３０６として使用するのに適している。装置９００は、どのように信号が増幅され、１つまたは複数の負荷にルーティングされるかを制御する制御信号を生成する第１の手段９０２を含み、その信号はソースディジェネレーションインダクタによって信号接地に接続されたソース端子を有する第１のトランジスタから出力され、それは例示的な実施形態において、図６に示されるコントローラ６００および図４に示される増幅器４０２を備える。装置９００はまた、制御信号に基づいて、信号を第１の信号パスを通じて第１の負荷に選択的に接続する第２の手段９０４を備え、それは例示的な実施形態において、図４に示されるトランジスタＴ３およびＴ３’を備える。装置９００はまた、制御信号に基づいて、信号を第２の負荷に選択的に接続する第３の手段９０６を備え、前記手段は、信号を受信して、信号接地に接続されたソース端子を有するトランジスタを含み、それは例示的な実施形態において、トランジスタＴ２１を備える。
[0060] 本明細書で説明される信号増幅器およびルーティング回路（ＳＡＲＣ：Signal Amplifier and Routing Circuit）の例示的な実施形態は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイスなど上に実装され得る。ＳＡＲＣはまた、相補型金属酸化膜半導体（ＣＭＯＳ：complementary metal oxide semiconductor）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ(ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistor）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ：heterojunction bipolar transistors）、高電子移動度トランジスタ（ＨＥＭＴs：high electron mobility transistors）、シリコンオンインシュレータ（ＳＯＩ：silicon-on-insulator）などのような様々なＩＣプロセス技術を用いて組み立てて製造され得る。
[0061] 本明細書で説明される信号増幅器およびルーティング回路（ＳＡＲＣ）を実装する装置は、スタンドアローン（stand-alone）デバイスであり得、またはより大きなデバイスの一部であり得る。デバイスは、（ｉ）スタンドアローンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ：RF receiver）またはＲＦ送信機／受信機（ＲＴＲ：RF transmitter/receiver）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラー電話、ワイヤレスデバイス、ハンドセット、または移動ユニット、（ｖｉｉ）などであり得る。
[0062] １つまたは複数の例示的な設計において、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実装され得る。ソフトウェアで実装される場合、機能は、コンピュータ可読媒体上における１つまたは複数の命令またはコードとして記憶され、または送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体、および１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることが可能である任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭあるいは他の光ディスク記憶装置、磁気ディスク記憶装置あるいは他の磁気記憶デバイス、または命令もしくはデータ構造の形で所望のプログラムコードを搬送または記憶するために使用されることが可能であり、コンピュータによってアクセスされることが可能である任意の他の媒体を備えることが可能である。また、任意の接続は、厳密にはコンピュータ可読媒体と称される。例えば、ソフトウェアがウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技法を使用して送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技法は、媒体の定義に含まれている。ディスク（disk）およびディスク（disc）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）（disc）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（ＤＶＤ）（disc）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ここで、ディスク（disk）は通常、磁気的にデータを再生し、その一方でディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
[0063] 本開示の先の説明は、当業者が本開示を製造または使用することを可能にするために提供される。本開示に対する種々の変更は、当業者にとって容易に明らかであり、ここで定義された一般的な原則は、本開示の範囲から逸脱することなく他の変形に適用され得る。したがって、本開示は、本明細書において説明された例および設計に限定されるよう意図されず、本明細書で開示された原理および新規の特徴と一致する最も幅広い範囲が付与されるべきである。

Claims (20)

  1. 入力信号を受信するように構成されたゲート端子、増幅された信号を出力するように構成されたドレイン端子、およびソースディジェネレーションインダクタによって信号接地に接続されたソース端子を有する第１のトランジスタと、
    前記第１のトランジスタの前記ドレイン端子に接続されたソース端子および第１の負荷に接続されたドレイン端子を有する第２のトランジスタと、
    前記第１のトランジスタの前記ドレイン端子に接続されたゲート端子、第２の負荷に接続されたドレイン端子、および信号接地に接続されたソース端子を有する第３のトランジスタと
    を備える、装置。
  2. 前記第１のトランジスタの前記ドレイン端子に接続されたソース端子および前記第１の負荷に接続されたドレイン端子を有する第４のトランジスタをさらに備え、前記第４のトランジスタは、前記第２のトランジスタと同一のまたは異なる量の電流を伝導するように構成される、請求項１に記載の装置。
  3. 前記第４のトランジスタは、前記第１の負荷への電流を制御するために、制御信号によって、選択的に使用可能にされる、またはＤＣ結合のためにバイアスをかけられる、請求項２に記載の装置。
  4. 前記第１のトランジスタの前記ドレイン端子にそれぞれ接続された１つまたは複数のゲート端子、１つまたは複数の負荷にそれぞれ接続された１つまたは複数のドレイン端子、および前記信号接地に接続された１つまたは複数のソース端子を有する１つまたは複数の追加のトランジスタをさらに備える、請求項１に記載の装置。
  5. 前記１つまたは複数のドレイン端子は、１つまたは複数のスイッチを通じて前記１つまたは複数の負荷に選択的に接続される、請求項４に記載の装置。
  6. 前記１つまたは複数のスイッチは、１つまたは複数の制御信号によって選択的に使用可能にされる、請求項５に記載の装置。
  7. 前記１つまたは複数の追加のトランジスタの前記ドレイン端子は、１つまたは複数のスイッチを通じて前記第１の負荷に選択的に接続される、請求項４に記載の装置。
  8. 前記１つまたは複数のスイッチは、１つまたは複数の制御信号によって選択的に使用可能にされる、請求項７に記載の装置。
  9. 前記第２のトランジスタは、制御信号によって、選択的に使用可能にされる、またはＤＣ結合のためにバイアスをかけられる、請求項１に記載の装置。
  10. 前記第３のトランジスタの前記ドレイン端子は、スイッチを通じて前記第２の負荷に選択的に接続される、請求項１に記載の装置。
  11. 前記スイッチは、制御信号によって、選択的に使用可能にされる、またはＤＣ結合のためにバイアスをかけられる、請求項１０に記載の装置。
  12. 前記第３のトランジスタの前記ドレイン端子は、スイッチを通じて前記第１の負荷に選択的に接続される、請求項１に記載の装置。
  13. 前記スイッチは、制御信号によって選択的に使用可能にされる、請求項１２に記載の装置。
  14. 前記第２および第３のトランジスタを選択的に使用可能にするために、またはＤＣ結合のために前記第２および第３のトランジスタにバイアスをかけるために、制御信号を生成するコントローラをさらに備える、請求項１に記載の装置。
  15. 前記装置は、受信機中でキャリアアグリゲーション信号の構成可能な増幅およびルーティングを行うように構成される、請求項１に記載の装置。
  16. 前記装置は、集積回路上に形成される、請求項１に記載の装置。
  17. どのように信号が増幅され、１つまたは複数の負荷にルーティングされるかを制御する制御信号を生成する手段と、前記信号は、ソースディジェネレーションインダクタによって信号接地に接続されたソース端子を有する第１のトランジスタから出力される、
    前記制御信号に基づいて、前記信号を第１の信号パスを通じて第１の負荷に選択的に接続する手段と、
    前記制御信号に基づいて、前記信号を第２の負荷に選択的に接続する手段と、前記手段は、前記信号を受信して、前記信号接地に接続されたソース端子を有するトランジスタを含む、
    を備える、装置。
  18. 前記制御信号に基づいて、前記信号を第２の信号パスを通じて前記第１の負荷に選択的に接続する手段をさらに備え、前記第２のパスは前記第１の信号パスと同一のまたは異なる量の電流を伝導するように構成される、請求項１７に記載の装置。
  19. 前記制御信号に基づいて、前記信号を１つまたは複数の追加の信号パスを通じて１つまたは複数の追加の負荷に選択的に接続する手段をさらに備え、前記手段は、前記信号を受信するために接続されて、前記信号接地に接続された１つまたは複数の追加のソース接地を有する１つまたは複数の追加のトランジスタを含む、請求項１７に記載の装置。
  20. 前記制御信号に基づいて、前記１つまたは複数の追加の信号パスを前記第１の信号パスに選択的に接続する手段をさらに備える、請求項１９に記載の装置。
JP2017525591A 2014-11-13 2015-09-30 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ Active JP6686016B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/540,900 2014-11-13
US14/540,900 US9385901B2 (en) 2014-11-13 2014-11-13 Receiver front end architecture for intra band carrier aggregation
PCT/US2015/053286 WO2016076962A1 (en) 2014-11-13 2015-09-30 Receiver front end architecture for intra band carrier aggregation

Publications (3)

Publication Number Publication Date
JP2018501695A true JP2018501695A (ja) 2018-01-18
JP2018501695A5 JP2018501695A5 (ja) 2018-10-18
JP6686016B2 JP6686016B2 (ja) 2020-04-22

Family

ID=54337378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525591A Active JP6686016B2 (ja) 2014-11-13 2015-09-30 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ

Country Status (5)

Country Link
US (1) US9385901B2 (ja)
EP (1) EP3219016B1 (ja)
JP (1) JP6686016B2 (ja)
CN (2) CN113644881A (ja)
WO (1) WO2016076962A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381991B1 (en) 2018-02-02 2019-08-13 Psemi Corporation Drain sharing split LNA
US11159191B1 (en) 2020-09-11 2021-10-26 Apple Inc. Wireless amplifier circuitry for carrier aggregation
US11683062B2 (en) * 2021-08-17 2023-06-20 Qualcomm Incorporated Reconfigurable amplifier
US11539382B1 (en) 2021-10-19 2022-12-27 Psemi Corporation Supporting wideband inputs on RF receivers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516737A (ja) * 2000-12-21 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ コンパクトなカスコード無線周波数ｃｍｏｓ電力増幅器
WO2008102788A1 (ja) * 2007-02-20 2008-08-28 Nagoya Industrial Science Research Institute プログラマブル低雑音増幅装置
JP2009504096A (ja) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド アクティブポストディストーション線形化を有する増幅器
JP2012522421A (ja) * 2009-03-23 2012-09-20 クゥアルコム・インコーポレイテッド 複数のゲインモードをサポートする増幅器
JP2016513937A (ja) * 2013-03-11 2016-05-16 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9928355D0 (en) 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Amplifier
US6725030B2 (en) * 2000-12-28 2004-04-20 Koninklijke Philips Electronics N.V. CMOS radio frequency amplifier with inverter driver
DE10344878B4 (de) 2003-09-26 2014-05-28 Infineon Technologies Ag Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung
US7889007B2 (en) 2005-08-02 2011-02-15 Qualcomm, Incorporated Differential amplifier with active post-distortion linearization
US7420425B2 (en) * 2006-09-28 2008-09-02 Via Technologies, Inc. Power amplifier and method thereof
US7701289B2 (en) 2007-10-24 2010-04-20 Industrial Technology Research Institute Variable gain amplifier including series-coupled cascode amplifiers
US7696828B2 (en) * 2008-01-04 2010-04-13 Qualcomm, Incorporated Multi-linearity mode LNA having a deboost current path
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US7936220B2 (en) 2008-12-12 2011-05-03 Qualcomm, Incorporated Techniques for improving amplifier linearity
EP2590351A3 (en) * 2011-11-04 2013-05-22 ST-Ericsson SA Non-contiguous carrier aggregation
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8975968B2 (en) * 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516737A (ja) * 2000-12-21 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ コンパクトなカスコード無線周波数ｃｍｏｓ電力増幅器
JP2009504096A (ja) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド アクティブポストディストーション線形化を有する増幅器
WO2008102788A1 (ja) * 2007-02-20 2008-08-28 Nagoya Industrial Science Research Institute プログラマブル低雑音増幅装置
JP2012522421A (ja) * 2009-03-23 2012-09-20 クゥアルコム・インコーポレイテッド 複数のゲインモードをサポートする増幅器
JP2016513937A (ja) * 2013-03-11 2016-05-16 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器

Also Published As

Publication number Publication date
CN107112957B (zh) 2021-08-20
EP3219016B1 (en) 2019-07-10
JP6686016B2 (ja) 2020-04-22
US9385901B2 (en) 2016-07-05
EP3219016A1 (en) 2017-09-20
CN113644881A (zh) 2021-11-12
WO2016076962A1 (en) 2016-05-19
CN107112957A (zh) 2017-08-29
US20160142231A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP6224293B1 (ja) マルチバンド受信機のための２段低雑音増幅器
JP6046279B2 (ja) 複数の出力と構成可能ディジェネレーションインダクタとをもつ増幅器
US9154357B2 (en) Multiple-input multiple-output (MIMO) low noise amplifiers for carrier aggregation
JP6345760B2 (ja) 誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器
US8903343B2 (en) Single-input multiple-output amplifiers with independent gain control per output
KR101609741B1 (ko) 개선된 격리를 갖는 증폭기들
JP5992648B2 (ja) ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器
US9425746B2 (en) Spurious signal mitigation for carrier aggregation amplifier
KR20150119502A (ko) 개선된 선형성을 갖는 분할된 증폭기들
EP3146638B1 (en) Carrier aggregation amplifier with dual gain control
US20140134959A1 (en) Expandable transceivers and receivers
US9723560B2 (en) Multi-stage amplifier with RC network
JP6686016B2 (ja) 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ
US9467104B2 (en) Single-input multiple-output amplifiers with simultaneous multiple gain modes
US9130529B2 (en) Area-efficient degenerative inductance for a low noise amplifier (LNA)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6686016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250