CN107112957A - 用于带内载波聚合的接收器前端架构 - Google Patents

用于带内载波聚合的接收器前端架构 Download PDF

Info

Publication number
CN107112957A
CN107112957A CN201580061296.0A CN201580061296A CN107112957A CN 107112957 A CN107112957 A CN 107112957A CN 201580061296 A CN201580061296 A CN 201580061296A CN 107112957 A CN107112957 A CN 107112957A
Authority
CN
China
Prior art keywords
signal
transistor
control signal
terminal
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580061296.0A
Other languages
English (en)
Other versions
CN107112957B (zh
Inventor
G·拉简德兰
G·S·萨霍塔
R·库马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN202110939282.1A priority Critical patent/CN113644881A/zh
Publication of CN107112957A publication Critical patent/CN107112957A/zh
Application granted granted Critical
Publication of CN107112957B publication Critical patent/CN107112957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0042—Arrangements for allocating sub-channels of the transmission path intra-user or intra-terminal allocation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H04L5/001—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT the frequencies being arranged in component carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

公开了一种用于带内载波聚合的接收器前端架构。在示例性实施例中，一种装置包括第一晶体管，第一晶体管具有接收输入信号的栅极端子、输出放大信号的漏极端子、以及通过源极退化电感器连接至信号地的源极端子。该装置还包括第二晶体管，第二晶体管具有连接至第一晶体管的漏极端子的源极端子和连接至第一负载的漏极端子。该装置还包括第三晶体管，第三晶体管具有连接至第一晶体管的漏极端子的栅极端子、连接至第二负载的漏极端子和连接至信号地的源极端子。

Description

用于带内载波聚合的接收器前端架构
技术领域
本公开一般性地涉及电子技术，并且更具体地涉及无线设备中的射频信号的可配置路由。
背景技术
无线通信系统中的无线设备(例如，蜂窝电话或智能电话)可以发射和接收数据用于双向通信。例如，无线设备可以在操作频分双工(FDD)系统中或时分双工系统(TDD)中。无线设备可以包括用于数据发射的发射器和用于数据接收的接收器。对于数据发射，发射器可以利用数据来调制射频(RF)载波信号以获得调制的RF信号，对调制的RF信号进行放大和滤波以获得具有恰当输出功率水平的放大的RF信号，并且经由天线将放大的RF信号发射到基站。对于数据接收，接收器可以经由天线获得接收的RF信号并且可以对接收的RF信号进行放大、滤波和处理以恢复基站发送的数据。
无线设备可以支持在宽频率范围上的操作。例如，无线设备可以在载波聚合(CA)通信系统中操作，其中设备包括在宽频率范围上接收多个下行链路(DL)载波信号的前端。前端操作为放大接收的载波信号并将它们路由至适当的解调器用于解调。不幸地是，常规的前端可能利用多个放大器，每个放大器具有退化(degeneration)电感器。这些电感器的大尺寸意味着常规的前端利用显著的电路面积。此外，如果被用来放大多个载波信号的放大器跨多个芯片被散布，则可能难以补偿可能引发的各种增益和电路路由损耗。
因此合意的是，在载波聚合接收器中具有提供对接收的信号的高效放大和路由的前端架构。前端应当操作为维持优秀的线性度，提供针对增益和路由损耗的补偿，并且相对于常规的前端减小或最小化电路面积要求。
附图说明
图1示出了用于在无线系统内通信的无线设备中使用的前端架构的示例性实施例。
图2示出了图1中所示出的前端架构的示例性实施例可以操作在其中的三个示例性频带组。
图3示出了包括提供可配置的RF信号放大和路由的前端架构的示例性实施例的接收器。
图4示出了图3中所示出的前端架构的详细的示例性实施例。
图5示出了图3中所示出的前端架构的详细的替换性示例性实施例。
图6示出了用于与图4中所示出的前端架构一起使用的控制器的示例性实施例。
图7示出了由前端架构的示例性实施例执行以在接收器前端中提供RF信号放大和路由的示例性操作。
图8示出了表格的示例性实施例，该表格示出了用于与图4和图5中所示出的前端架构一起使用的各种信号放大和路由配置的控制信号设置。
图9示出了用于载波聚合接收器中的RF信号放大和路由的装置的示例性实施例。
具体实施方式
下文阐述的详细描述意图作为本公开的示例性设计的描述，并且不意图表示本公开可以被实践在其中的仅有设计。术语“示例性”在本文中用来意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何设计不是必然被解释为相对于其他设计是优选的或有利的。该详细描述包括具体细节以用于提供对本公开的示例性设计的透彻理解的目的。对本领域的技术人员将明显的是，本文所描述的示例性设计可以没有这些具体细节而被实践。在一些实例中，以框图形式示出了公知的结构和设备，以便避免使本文提出的示例性设计的新颖性模糊不清。
本文公开了一种新颖的接收器前端架构，其在设备中提供可配置的RF信号放大和路由，以解调在覆盖多个频带组的宽频率范围上的多个载波信号。该接收器前端架构适合于使用在各种类型的电子设备(诸如无线通信设备)中。
图1示出了用于在无线系统120内通信的无线设备110中使用的前端架构112的示例性实施例。无线系统120可以是长期演进(LTE)系统、码分多址接入(CDMA)系统、全球移动通信系统(GSM)系统、无线局域网(WLAN)系统、或一些其他无线系统。CDMA系统可以实施宽带CDMA(WCDMA)、CDMA 1X、演进数据优化(EVDO)、时分同步CDMA(TD-SCDMA)、或一些其他版本的CDMA。为了简单，图1示出了包括两个基站130和132以及一个系统控制器140的无线系统120。一般地，无线系统120可以包括任何数目的基站和任何集合的网络实体。
无线设备110还可以被称为用户设备(UE)、移动站、终端、接入终端、订户单元、站等。无线设备110可以是蜂窝电话、智能电话、平板、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备110可以与无线系统120中的设备通信。无线设备110还可以接收来自广播站(例如，广播站134)的信号、或来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如，卫星150)的信号。无线设备110可以支持用于无线通信的一种或多种无线电技术，诸如LTE、WCDMA、CDMA 1X、EVDO、TD-SCDMA、GSM、802.11。在示例性实施例中，无线设备110包括接收器前端(FE)架构112以当在载波聚合通信系统中接收多个载波时提供RF载波信号放大和路由。FE 112被设计为相对于常规的前端设计而言利用较少的放大器退化电感器，以减小电路面积要求并且对于增益/路由损耗提供更好的补偿。
图2示出了图1中所示出的FE 112的示例性实施例可以操作在其中的三个示例性频带组。无线设备110可以操作在覆盖低于1000兆赫兹(MHz)的频率的低频带(LB)、覆盖从1000MHz至2300MHz的频率的中频带(MB)、和/或覆盖高于2300MHz的频率的高频带(HB)中。例如，如图2中所示出的，低频带可以覆盖698至960MHz，中频带可以覆盖1475至2170MHz，并且高频带可以覆盖2300至2690MHz和3400至3800MHz。低频带、中频带和高频带是指频带的三个组(或频带组)，每个频带组包括多个频率带(或简称，“频带”)。每个频带可以覆盖多达200MHz。LTE发布11支持35个频带，它们被称为LTE/UMTS频带并且在3GPP TS 36.101中列出。
一般地，可以定义任何数目的频带组。每个频带组可以覆盖任何范围的频率，其可能匹配于或可能不匹配于图2中所示出的频率范围中的任何一个。每个频带组还可以包括任何数目的频带。在各种示例性实施例中，FE 112适合于用来接收、放大和解调设备110可以在其中操作的频带中的任何频带中的载波信号。
图3示出了接收器300，其包括提供可配置的RF信号路径放大和路由的前端架构的示例性实施例。例如，接收器300适合于用来在载波聚合通信系统中放大和路由接收的载波信号。接收器300包括接收天线302、匹配电路304、信号放大和路由电路(SARC)306、控制器308、主负载电路310、第一载波聚合(“CA1”)负载电路312、一个或多个另外的载波聚合负载电路(未示出)、以及第n载波聚合(“CAn”)负载电路314。在示例性实施例中，每个负载电路310-314包括单独的解调电路。
在操作期间，RF信号由接收天线302接收。例如，RF信号可以包括图2中所图示的频带或频带组中的任何一个。接收的RF信号由SARC 306根据从控制器308提供给SARC 306的控制信号316而路由至输出负载310-314的任何组合。在示例性实施例中，控制信号316被设置为第一逻辑电压电平以用于第一信号路径路由配置，并且控制信号316被设置为第二逻辑电压电平以用于第二信号路径路由配置。
尽管图3中未图示，但是控制器308可以由无线设备内的基带处理器动态编程。例如，基带处理器向控制器308提供配置参数318以对控制器308的操作进行编程。在示例性实施例中，无线设备中包括的基带处理器将使用控制器308而取决于无线设备正操作在其中的载波聚合模式来改变接收的RF信号的信号路由。
图4示出了在图3中所示出的前端架构中使用的SARC 306的详细示例性实施例。SARC 306包括第一共源极放大器402，第一共源极放大器402包括晶体管(T1)，晶体管(T1)具有通过电感器448接收输入信号406的栅极端子404、与进一步连接至信号地的源极退化电感器410连接的源极端子408、以及输出输入信号的放大版本的漏极端子412。因此，第一共源极放大器402使用晶体管T1和源极退化电感器L1而被实施。
SARC 306还包括第一共源共栅放大器414，第一共源共栅放大器414包括晶体管(T3)，晶体管(T3)具有连接至漏极端子412的源极端子416、以及通过主信号路径连接至主负载420的漏极端子418。第一共源共栅放大器414还包括通过开关424选择性地连接至电压电平(vbc)的栅极端子422。因此，第一共源共栅放大器414使用晶体管T3被实施。开关424接收来自控制器308的控制信号Sa，其控制开关424选择性地将零电压电平或vbc电压电平输入到栅极端子422。在示例性实施例中，vbc电压电平典型地为1.2伏特。在另一示例性实施例中，vbc电压电平被设置为将晶体管器件中的任何一个偏置到任何所期望的偏置设置或用于DC耦合。
SARC 306进一步包括第二共源极放大器426，第二共源极放大器426包括晶体管(T21)，晶体管(T21)具有连接至漏极端子412的栅极端子428和通过CA1信号路径连接至开关432的源极端子458的漏极端子430。开关432包括晶体管(T51)并且具有连接至第二负载434的漏极端子456。因此，第二共源极放大器426使用晶体管T21被实施。应当注意，不同于使用源极退化电感器410的第一共源极放大器402，第二共源极放大器426被配置为没有源极退化电感器。因此，晶体管T21的源极端子直接连接至信号地。开关432包括通过开关462选择性地连接至电压电平vbc的栅极端子460。
SARC 306还包括第二共源共栅放大器436，第二共源共栅放大器436包括晶体管(T3’)，晶体管(T3’)具有连接至第一漏极端子412的源极端子438、以及连接至晶体管T3的漏极端子418并且连接至开关442的漏极端子450的漏极端子440。第二共源共栅放大器436具有通过开关444选择性地连接至电压电平vbc的栅极端子446。因此，第二共源共栅放大器436使用晶体管T3’被实施。在示例性实施例中，第一共源共栅放大器414被配置为比第二共源共栅放大器436传导更多的电流，这通过对晶体管T3和T3’的适当定尺寸以实现所期望的导流传导特性来完成。开关442包括晶体管(T41)，晶体管(T41)包括源极端子452，源极端子452连接至CA1信号路径并且由此连接至晶体管T21的漏极端子430和晶体管T51的源极端子458。开关442包括通过开关454选择性地连接至电压电平vbc的栅极端子464。在示例性实施例中，晶体管T3被划分成晶体管(T3+T3’)，从而在载波聚合模式中，晶体管T3’可以被关闭以增加在晶体管T1的漏极处所看到的阻抗。这增加了晶体管T1的漏极处的增益，其被输入到晶体管(T2n)。这有助于减少来自晶体管(T2n)的噪声贡献。
除了放大接收的RF信号并将其路由至主负载420和CA1负载434之外，SARC 306可被配置为放大接收的RF信号并将其路由至任何数目的另外的CA负载。下文是SARC 306放大接收的RF信号并将其路由至第n CA负载的配置的描述。应当注意，类似的电路结构可以被用于放大接收的RF信号并将其路由至第一CA负载与第n CA负载之间的任何数目的CA负载。
SARC 306包括第n共源极放大器466，第n共源极放大器466包括晶体管(T2n)，晶体管(T2n)具有连接至漏极端子412的栅极端子468、以及通过CAn信号路径连接至开关474的源极端子472的漏极端子470。开关474包括晶体管(T5n)并且具有连接至第n负载478的漏极端子476。因此，第n共源极放大器466使用晶体管T2n被实施。应当注意，多达且包括第n共源极放大器466的另外的共源极放大器没有像使用退化电感器410的第一共源极放大器402那样利用源极退化电感器。开关474包括通过开关482选择性地连接至电压电平(vbc)的栅极端子480。
SARC 306包括开关484，开关484包括晶体管(T4n)，晶体管(T4n)具有源极端子486，源极端子486连接至CAn信号路径并且由此连接至漏极端子470和源极端子472。开关484的漏极端子488连接至漏极端子418。开关484的栅极端子490通过开关492选择性地连接至电压电平vbc。
在操作期间，控制器308生成多个控制信号。在示例性实施例中，每个控制信号是逻辑低电压电平或逻辑高电压电平。从控制器308输出的控制信号“Sa”耦合至开关424并且控制晶体管T3的栅极端子422处的电压电平。当控制信号“Sa”是逻辑低电压电平时，零伏特信号被输入到栅极端子422并且第一共源共栅放大器414被关断。作为结果，输入信号406未通过晶体管T3耦合至漏极端子418。替换地，当控制信号“Sa”是逻辑高电压电平时，vbc电压电平被输入到栅极端子422并且第一共源共栅放大器414被接通。作为结果，输入信号406通过晶体管T3耦合至漏极端子418。漏极端子418处的信号然后通过主信号路径传递到主负载420。在主负载420处，信号通过变压器耦合至解调器，该解调器基于所选择的本地振荡器信号来解调该信号以生成主基带(BB)信号。
由控制器308生成的控制信号“Sb”被耦合以控制开关444，其控制晶体管T3’的栅极端子446处的电压电平。当控制信号“Sb”是逻辑低电压电平时，开关444将零伏特输入到栅极端子446中并且第二共源共栅放大器436被关断，从而端子412处的放大的输入信号未耦合至晶体管T3’的漏极端子440。替换地，当控制信号“Sb”是逻辑高电压电平时，开关444将vbc伏特输入到栅极端子446，从而第二共源共栅放大器436被接通。作为结果，端子412处的放大的输入信号耦合至晶体管T3’的漏极端子440并且耦合至主信号路径。
由控制器308生成控制信号“S(n)”。信号S1被耦合以控制与CA1信号路径相关联的开关454。控制信号S(n)还被耦合以控制与另外的信号路径相关联的另外的对应开关。例如，信号Sn被耦合以控制与CAn信号路径相关联的开关492。因此，控制信号S(n)控制CA信号路径中的对应晶体管T4(n)的栅极端子处的电压电平。例如，当控制信号“S1”是逻辑低电压电平时，开关442被关断(即，开路)并且CA1信号路径与主信号路径之间没有连接。替换地，当控制信号“S1”是逻辑高电压电平时，开关442被接通(即，闭合)并且CA1信号路径与主信号路径之间的连接被建立。S(n)控制信号的这种操作对于可能被利用的任何另外的CA信号路径是相同的。例如，如果控制信号Sn是逻辑高电压电平，则开关484被接通(即，闭合)并且CAn信号路径与主信号路径之间的连接被建立。
由控制器308生成控制信号“SE(n)”。控制信号SE(n)被耦合以控制开关，以确定去往将CA信号路径连接至它们相关联的输出负载的开关的栅极端子的输入电压。例如，控制信号SE1被耦合以控制开关462，以确定输入到开关432的栅极端子460的电压电平。当控制信号“SE1”是逻辑低电压电平时，零伏特被输入到栅极端子460以关断开关432(例如，开路)并且CA1信号路径与输出负载434之间的路径被打开。替换地，当控制信号“SE1”是逻辑高电压电平时，vbc伏特被输入到开关432的栅极端子460(例如，闭路)并且CA1信号路径与输出负载434之间的路径被打开。控制信号SE(n)操作为以类似方式来控制任何另外的CA信号路径中的其他的对应开关。
第一操作模式—仅主负载
在执行载波聚合时将输入信号406仅耦合至主输出负载420可能是有利的。为了将输入信号406仅耦合至主负载420，第一共源共栅放大器414和第二共源共栅放大器436中的一个或两者通过Sa和Sb控制信号的操作被接通。此外，控制信号SE(n)被设置以使得零伏特被输入至相关联的(T5(n))开关的栅极端子，由此使那些开关开路以防止输入信号406至其他CA负载的耦合。接通第一共源共栅放大器414和第二共源共栅放大器436中的一个或另一个将设置所选择的增益水平。接通第一共源共栅放大器414和第二共源共栅放大器436两者将在输入信号406被耦合至主负载420之前最大化应用于输入信号406的增益。
第二操作模式—主负载以及一个或多个CA负载
在执行载波聚合时将输入信号406耦合至主输出负载420以及一个或多个CA负载可能是有利的。例如，主负载操作为解调第一载波信号，并且该一个或多个另外的CA负载操作为解调一个或多个另外的载波信号。为了将输入信号406耦合至主负载420，第一共源共栅放大器414和第二共源共栅放大器436中的至少一个通过Sa和Sb控制信号的操作被接通。为了将输入信号耦合至一个或多个CA负载，控制信号SE(n)被设置以使得vbc伏特被输入到相关联的(T5(n))开关的栅极端子，由此使那些开关闭合以允许输入信号406至相关联的CA负载的耦合。接通第一共源共栅放大器414和第二共源共栅放大器436两者将在输入信号406被耦合至主负载420之前最大化应用于输入信号406的增益。
第三操作模式—连接至主负载的第一负载
在执行载波聚合时将第一输出负载434耦合至主输出负载420可能是有利的。为了将第一输出负载434耦合至主输出负载420，控制信号S1和SE1被设置以使得第一开关432和第二开关442两者被闭合。在第一开关432或第二开关442被开路的情况下，第一输出负载434将从主输出负载420断开。在将第一输出负载434耦合至主输出负载420时，将输入信号从主输出负载420解耦可能是有利的。为了防止输入信号至主输出负载420的耦合，第一共源共栅放大器414和第二共源共栅放大器436被关断。
图4进一步图示了开关474和开关484如何可以按类似的方式被操作以将第N输出负载478耦合至主输出负载420。因此，利用图4中所图示的示例性实施例，SARC 306可以放大信号并将信号路由至N个输出负载以及在N个输出负载之间路由信号。如上文所描述的，信号的放大和路由被控制器308针对每个路径动态地控制。
在将RF输入信号路由至CA负载时，晶体管T1的输出由晶体管T2(n)使用以生成电流信号，这些电流信号耦合至CA(n)输出以用于载波内聚合模式。晶体管T1的漏极处的电压增益对于共源极LNA拓扑将是“Q_匹配*(gm_T1/gm_T3)”。对于共源极放大器，输入网络的Q由电抗性阻抗与电阻性阻抗的比率定义。
图4中所示出的SARC 306为每个载波聚合(CA)路径提供良好的线性度。针对每个载波聚合路径的线性度接近于主路径的线性度。每个载波聚合路径的线性度由晶体管T3的电流和电压增益以及晶体管T2的电流和电压增益所设置。第一共源共栅放大器取决于操作在载波聚合模式中还是非载波聚合模式中而被调节，以在操作期间减少噪声贡献并改进线性度。还应当注意，图4中所示出的前端架构可以被实施在一个或多个集成电路上。例如，在示例性实施例中，在电路边界494一侧的组件可以被实施在第一集成电路中，并且电路边界494的相对侧的组件可以被实施在第二集成电路中。因此，示例性实施例可以被实施在任何数目的集成电路中。
图5示出了包括SARC 502的图3中所示出的前端架构的详细的替换性示例性实施例。SARC 502包括与图4中所示出的SARC 306相同但以不同配置连接的电路组件。在SARC502中，第三共源极放大器466的栅极端子468通过信号线路504在端子506处耦合至第一CA1路径。因此，第三共源极放大器466从第二共源极放大器426的输出接收它的输入。作为进一步的扩展，与另一CA信号路径相关联的后续共源极放大器可以在端子508处连接至CA2信号路径。通过以这种方式链接共源极放大器的输出，可以生成任何数目的CA信号路径。还应当注意，第二共源极放大器426和第三共源极放大器466也被配置为没有退化电感器，这减小了SARC 502的电路面积要求。
图6示出了用于与图4中所示出的前端架构一起使用的控制器600的示例性实施例。在示例性实施例中，控制器600适合于用作图4或图5中所示出的控制器308。控制器600包括全部耦合以通过总线610通信的处理器602、存储器604、主控制信号发生器606、以及辅控制信号发生器608。
处理器602包括以下至少一项：CPU、处理器、门阵列、硬件逻辑、分立电路、存储器元件、和/或执行软件的硬件。处理器602操作为使用总线610对控制器600的其他功能元件进行控制。处理器602还被配置为使用通信线路612与无线设备处的其他实体通信。例如，处理器602可以通过通信线路612接收指令、控制信息、配置信息、数据、测量或其他信息。
存储器604包括允许存储、取回和维护与控制器600的操作相关联的指令和/或数据的任何适合的存储器或存储设备。在示例性实施例中，存储器604存储算法指令，这些算法指令可以由存储器602执行以执行本文描述的信号放大和路由的功能。
主控制信号发生器606包括硬件，诸如放大器、缓冲器、寄存器、门、模数转换器、数模转换器、或任何其他适合的硬件或分立组件和/或操作为生成主控制信号Sa和Sb的执行软件的硬件。在示例性实施例中，处理器602操作为基于通过信号线路612接收的配置参数来确定SARC 306的配置。处理器然后使用总线610来控制主控制信号发生器606，以生成和输出Sa和Sb控制信号以获得所期望的配置。在示例性实施例中，Sa和Sb控制信号被设置为启用、禁用、或偏置它们所耦合到的晶体管器件中的任何一个。例如，Sa和Sb控制信号可以操作为将晶体管器件偏置到任何所期望的偏置设置或用于DC耦合。
辅控制信号发生器608包括硬件，诸如放大器、缓冲器、寄存器、门、模数转换器、数模转换器、或任何其他适合的硬件或分立组件和/或操作为生成辅控制信号S(n)和SE(n)的执行软件的硬件。在示例性实施例中，处理器602操作为基于通过信号线路612接收的配置参数来确定SARC 306的配置。处理器然后控制辅控制信号发生器608以生成S(n)和SE(n)控制线路以获得所期望的配置。在示例性实施例中，S(n)和SE(n)控制信号被设置为启用、禁用、或偏置它们所耦合到的晶体管器件中的任何一个。例如，S(n)和SE(n)控制信号可以操作为将晶体管器件偏置到任何所期望的偏置设置或用于DC耦合。
在示例性实施例中，处理器602执行存储器604中存储的代码，以控制主控制信号发生器606和辅控制信号发生器608以生成控制信号以获得所期望的信号路由配置。
应当注意，控制器600仅表示一种实施方式并且其他实施方式是可能的。例如，控制器600可以被实施在消除对于处理器或存储器设备的需求的离散逻辑中。在另一实施方式中，控制器600的功能和/或实施被并入或集成到基带处理器或无线设备处的其他实体中。
图7示出了用于接收器前端中的RF信号放大和路由的示例性操作700。例如，在示例性实施例中，图4中所示出的SARC 306和控制器308被配置为执行操作700以在接收器前端中获得所期望的RF信号放大和路由。在示例性实施例中，控制器308是控制器600，并且处理器602执行存储器604中存储的指令以控制控制器600的组件以控制SARC 306执行下面描述的操作。
在框702处，配置参数被接收。例如，配置参数由处理器602通过通信线路612从无线设备处的实体接收。配置参数描述了接收的RF信号将如何被放大和路由至接收器中的主负载和载波聚合负载。在示例性实施例中，处理器602操作为将配置参数存储在存储器604中。
在框704处，RF信号被接收。例如，RF信号由天线302接收并且在图4中所示出的输入线路406上流动之前传递通过匹配电路304。
在框706处，接收的RF信号被放大。在示例性实施例中，接收的RF信号被输入到第一共源极放大器402。第一共源极放大器402包括退化电感器410。接收的RF信号的放大版本出现在漏极端子412处。因此，接收的RF信号由具有源极退化的共源极放大器放大以生成接收的RF信号的放大版本。
在框708处，接收的RF信号的放大版本基于配置参数选择性地连接至主负载。在示例性实施例中，处理器602处理配置参数以确定获得所期望的配置所需要的控制信号设置。处理器602使用总线610将控制信号设置传达给主控制信号发生器606。主控制信号发生器606操作为生成并输出Sa和Sb控制信号，以获得由配置参数所识别的所期望的信号放大和去往主负载的路由。例如，如果Sa控制信号是逻辑高(1)并且Sb控制信号是逻辑低(0)，则放大器414提供共源共栅放大以放大端子412处的信号，以在端子418处生成放大的输出信号，该放大的输出信号被输入到主负载。在各种示例性实施例中，主控制信号发生器606生成如图8中所示出的表800中提供的控制信号Sa和Sb，以将放大的RF信号选择性地连接至主负载。
在框710处，接收的RF信号的放大版本基于配置参数选择性地连接至一个或多个CA负载。在示例性实施例中，处理器602处理配置参数以确定获得所期望的配置所需要的控制信号设置。处理器602使用总线610将控制信号设置传达给辅控制信号发生器608。辅控制信号发生器608操作为生成并输出S(n)和SE(n)控制信号，以获得由配置参数所识别的所期望的信号放大和去往一个或多个CA负载的路由。例如，如果SE1控制信号是逻辑高(1)，则开关432被启用以将端子430处的放大信号输入到第一CA负载434。作为结果，接收的RF信号基于SE(n)控制信号被放大和路由至所选择的CA负载以获得所期望的信号放大和路由配置。在将接收的RF信号放大和路由至所选择的CA负载时，另外的共源极放大器(T2(n))(例如，放大器426至466)不包括(或被配置为没有)源极退化电感器，这在与常规系统相比时导致减小的电路面积。
因此，SARC 306和控制器308被配置为执行上面描述的操作。应当注意，操作700是示例性的并且对操作700的小改变、修改、重新布置和其他改变在示例性实施例的范围内。
图8示出了表800的示例性实施例，表800示出了用于与图4中所示出的前端架构一起使用的各种放大和路由配置的控制信号设置。表800包括配置信息802、控制信号Sa设置804、控制信号Sb设置806、控制信号S1设置808和控制信号SE1设置810。为了清楚，表800仅示出了用于S1和SE1信号的信号设置。应当注意，类似的设置可以被用于控制信号S(n)和SE(n)以将另外的负载连接至输入信号或主负载。在各种示例性实施例中，控制器600操作为生成和输出所示出的控制信号以获得所选择的配置。
在将输入信号仅路由至主负载的一种操作模式中，控制信号SA被设置为逻辑高电压，控制信号SB被设置为逻辑高电压，控制信号S1被设置为逻辑低电压，并且控制信号SE1被设置为逻辑低电压。
在将输入信号路由至主负载和第一负载(CA1)的另一操作模式中，控制信号SA被设置为逻辑低电压，控制信号SB被设置为逻辑低电压，控制信号S1被设置为逻辑低电压，并且控制信号SE1被设置为逻辑高电压。
在将第一负载信号路由至主负载的又另一操作模式中，控制信号SA被设置为逻辑低电压，控制信号SB被设置为逻辑低电压，控制信号S1被设置为逻辑高电压，并且控制信号SE1被设置为逻辑低电压。
图9示出了用于载波聚合接收器中的RF信号放大和路由的装置900的示例性实施例。在示例性实施例中，装置900适合于用作图4中所示出的SARC 306。装置900包括用于生成控制信号的第一部件902，这些控制信号对信号将如何被放大和路由至一个或多个负载进行控制，该信号从具有通过源极退化电感器连接至信号地的源极端子的第一晶体管输出，其在示例性实施例中包括图6中所示出的控制器600和图4中所示出的放大器402。装置900还包括用于基于控制信号通过第一信号路径将信号选择性地连接至第一负载的第二部件904，其在示例性实施例中包括图4中所示出的晶体管T3和T3’。装置900还包括用于基于控制信号将信号选择性地连接至第二负载的第三部件906，所述部件包括接收该信号并具有连接至信号地的源极端子的晶体管，其在示例性实施例中包括晶体管T21。
本文描述的信号放大器和路由电路(SARC)的示例性实施例可以被实施在IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子设备等上。SARC还可以利用各种IC工艺技术来制造，诸如互补金属氧化物半导体(CMOS)、N-沟道MOS(NMOS)、P-沟道MOS(PMOS)、双极结晶体管(BJT)、双极COMS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)、异质结双极晶体管(HBT)、高电子迁移率晶体管(HEMT)、绝缘体上硅(SOI)等。
实施本文描述的信号放大器和路由电路(SARC)的装置可以是独立设备或可以是较大设备的一部分。设备可以是(i)独立IC、(ii)可以包括用于存储数据和/或指令的存储器IC的一个或多个IC的集合、(iii)RFIC，诸如RF接收器(RFR)或RF发射器/接收器(RTR)、(iv)ASIC，诸如移动站调制解调器(MSM)、(v)可以被嵌入其他设备内的模块、(vi)接收器、蜂窝电话、无线设备、手机、或移动单元、(vii)等等。
在一种或多种示例性设计中，所描述的功能可以被实施在硬件、软件、固件、或者它们的任何组合中。如果被实施在软件中，则功能可以作为计算机可读介质上的一个或多个指令或代码被存储或者被传输。计算机可读介质包括计算机存储介质和通信介质两者，通信介质包括促进计算机程序从一个地方到另一地方的传送的任何介质。存储介质可以是能够由计算机访问的任何可用介质。通过示例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或者可以被用来以指令或数据结构的形式承载或存储所期望的程序代码并且可以由计算机访问的任何其他介质。此外，任何连接恰当地被称为计算机可读介质。例如，如果软件使用同轴电缆、光纤电缆、双绞线、数字订户线路(DSL)、或无线技术(诸如红外、无线电和微波)从网站、服务器或其他远程源被传输，则同轴电缆、光纤电缆、双绞线、DSL、或无线技术(诸如红外、无线电和微波)被包括在介质的定义中。如本文所使用的盘和碟包括紧致碟(CD)、激光碟、光碟、数字多功能碟(DVD)、软盘和蓝光碟，其中盘通常磁性地再现数据，而碟利用激光而光学地再现数据。上面的组合也应当被包括在计算机可读介质的范围之内。
本公开的之前描述被提供以使得本领域的任何技术人员能够制造或使用本公开。对本公开的各种修改对本领域的技术人员将是容易明显的，并且本文所定义的一般原理可以被应用到其他变化而不偏离本公开的范围。因此，本公开不意图被限制于本文所描述的示例和设计，而是本公开将符合于与本文所公开的原理和新颖特征相一致的最宽范围。

Claims (20)

1.一种装置，包括：
第一晶体管，具有被配置为接收输入信号的栅极端子、被配置为输出放大信号的漏极端子、以及通过源极退化电感器连接至信号地的源极端子；
第二晶体管，具有连接至所述第一晶体管的所述漏极端子的源极端子和连接至第一负载的漏极端子；以及
第三晶体管，具有连接至所述第一晶体管的所述漏极端子的栅极端子、连接至第二负载的漏极端子和连接至信号地的源极端子。
2.根据权利要求1所述的装置，进一步包括：第四晶体管，具有连接至所述第一晶体管的所述漏极端子的源极端子和连接至所述第一负载的漏极端子，所述第四晶体管被配置为传导与所述第二晶体管相同或不同的电流量。
3.根据权利要求2所述的装置，所述第四晶体管由控制信号选择性地启用或偏置用于DC耦合以控制去往所述第一负载的电流。
4.根据权利要求1所述的装置，进一步包括一个或多个另外的晶体管，所述一个或多个另外的晶体管具有分别连接至所述第一晶体管的所述漏极端子的一个或多个栅极端子、分别连接至一个或多个负载的一个或多个漏极端子、以及连接至所述信号地的一个或多个源极端子。
5.根据权利要求4所述的装置，所述一个或多个漏极端子通过一个或多个开关选择性地连接至所述一个或多个负载。
6.根据权利要求5所述的装置，所述一个或多个开关由一个或多个控制信号选择性地启用。
7.根据权利要求4所述的装置，所述一个或多个另外的晶体管的所述漏极端子通过一个或多个开关选择性地连接至所述第一负载。
8.根据权利要求7所述的装置，所述一个或多个开关由一个或多个控制信号选择性地启用。
9.根据权利要求1所述的装置，所述第二晶体管由控制信号选择性地启用或偏置用于DC耦合。
10.根据权利要求1所述的装置，所述第三晶体管的所述漏极端子通过开关选择性地连接至所述第二负载。
11.根据权利要求10所述的装置，所述开关由控制信号选择性地启用或偏置用于DC耦合。
12.根据权利要求1所述的装置，所述第三晶体管的所述漏极端子通过开关选择性地连接至所述第一负载。
13.根据权利要求12所述的装置，所述开关由控制信号选择性地启用。
14.根据权利要求1所述的装置，进一步包括控制器，用以生成控制信号，以选择性地启用所述第二晶体管和所述第三晶体管或偏置所述第二晶体管和所述第三晶体管用于DC耦合。
15.根据权利要求1所述的装置，所述装置被配置为在接收器中执行载波聚合信号的可配置的放大和路由。
16.根据权利要求1所述的装置，所述装置被形成在集成电路上。
17.一种装置，包括：
用于生成控制信号的部件，所述控制信号对信号如何被放大和路由至一个或多个负载进行控制，所述信号从具有通过源极退化电感器连接至信号地的源极端子的第一晶体管输出；
用于基于所述控制信号通过第一信号路径将所述信号选择性地连接至第一负载的部件；以及
用于基于所述控制信号将所述信号选择性地连接至第二负载的部件，所述部件包括接收所述信号并具有连接至所述信号地的源极端子的晶体管。
18.根据权利要求17所述的装置，进一步包括：用于基于所述控制信号通过第二信号路径将所述信号选择性地连接至所述第一负载的部件，所述第二路径被配置为传导与所述第一信号路径相同或不同的电流量。
19.根据权利要求17所述的装置，进一步包括：用于基于所述控制信号通过一个或多个另外的信号路径将所述信号选择性地连接至一个或多个另外的负载的部件，所述部件包括一个或多个另外的晶体管，所述一个或多个另外的晶体管被连接以接收所述信号并具有连接至所述信号地的一个或多个另外的源极端子。
20.根据权利要求19所述的装置，进一步包括：用于基于所述控制信号将所述一个或多个另外的信号路径选择性地连接至所述第一信号路径的部件。
CN201580061296.0A 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构 Active CN107112957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110939282.1A CN113644881A (zh) 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/540,900 2014-11-13
US14/540,900 US9385901B2 (en) 2014-11-13 2014-11-13 Receiver front end architecture for intra band carrier aggregation
PCT/US2015/053286 WO2016076962A1 (en) 2014-11-13 2015-09-30 Receiver front end architecture for intra band carrier aggregation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110939282.1A Division CN113644881A (zh) 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构

Publications (2)

Publication Number Publication Date
CN107112957A true CN107112957A (zh) 2017-08-29
CN107112957B CN107112957B (zh) 2021-08-20

Family

ID=54337378

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580061296.0A Active CN107112957B (zh) 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构
CN202110939282.1A Pending CN113644881A (zh) 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110939282.1A Pending CN113644881A (zh) 2014-11-13 2015-09-30 用于带内载波聚合的接收器前端架构

Country Status (5)

Country Link
US (1) US9385901B2 (zh)
EP (1) EP3219016B1 (zh)
JP (1) JP6686016B2 (zh)
CN (2) CN107112957B (zh)
WO (1) WO2016076962A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381991B1 (en) 2018-02-02 2019-08-13 Psemi Corporation Drain sharing split LNA
US11159191B1 (en) 2020-09-11 2021-10-26 Apple Inc. Wireless amplifier circuitry for carrier aggregation
US11683062B2 (en) * 2021-08-17 2023-06-20 Qualcomm Incorporated Reconfigurable amplifier
US11539382B1 (en) 2021-10-19 2022-12-27 Psemi Corporation Supporting wideband inputs on RF receivers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636119B2 (en) * 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
US6725030B2 (en) * 2000-12-28 2004-04-20 Koninklijke Philips Electronics N.V. CMOS radio frequency amplifier with inverter driver
US20070229154A1 (en) * 2005-08-02 2007-10-04 Namsoo Kim Differential amplifier with active post-distortion linearization
CN104081706A (zh) * 2011-11-04 2014-10-01 爱立信调制解调器有限公司 不连续载波聚合

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9928355D0 (en) 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Amplifier
DE10344878B4 (de) 2003-09-26 2014-05-28 Infineon Technologies Ag Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung
US7902925B2 (en) * 2005-08-02 2011-03-08 Qualcomm, Incorporated Amplifier with active post-distortion linearization
US7420425B2 (en) * 2006-09-28 2008-09-02 Via Technologies, Inc. Power amplifier and method thereof
WO2008102788A1 (ja) * 2007-02-20 2008-08-28 Nagoya Industrial Science Research Institute プログラマブル低雑音増幅装置
US7701289B2 (en) 2007-10-24 2010-04-20 Industrial Technology Research Institute Variable gain amplifier including series-coupled cascode amplifiers
US7696828B2 (en) * 2008-01-04 2010-04-13 Qualcomm, Incorporated Multi-linearity mode LNA having a deboost current path
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US7936220B2 (en) 2008-12-12 2011-05-03 Qualcomm, Incorporated Techniques for improving amplifier linearity
US8031005B2 (en) 2009-03-23 2011-10-04 Qualcomm, Incorporated Amplifier supporting multiple gain modes
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8975968B2 (en) * 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US9106185B2 (en) * 2013-03-11 2015-08-11 Qualcomm Incorporated Amplifiers with inductive degeneration and configurable gain and input matching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636119B2 (en) * 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
US6725030B2 (en) * 2000-12-28 2004-04-20 Koninklijke Philips Electronics N.V. CMOS radio frequency amplifier with inverter driver
US20070229154A1 (en) * 2005-08-02 2007-10-04 Namsoo Kim Differential amplifier with active post-distortion linearization
CN104081706A (zh) * 2011-11-04 2014-10-01 爱立信调制解调器有限公司 不连续载波聚合

Also Published As

Publication number Publication date
US9385901B2 (en) 2016-07-05
CN113644881A (zh) 2021-11-12
WO2016076962A1 (en) 2016-05-19
US20160142231A1 (en) 2016-05-19
JP2018501695A (ja) 2018-01-18
CN107112957B (zh) 2021-08-20
EP3219016A1 (en) 2017-09-20
JP6686016B2 (ja) 2020-04-22
EP3219016B1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
CN106716850B (zh) 用于多频带接收器的双级低噪声放大器
EP2959578B1 (en) Amplifiers with multiple outputs and configurable degeneration inductor
CN105409116B (zh) 具有可配置的相互耦合的源极退化电感器的放大器
KR101636409B1 (ko) 부스팅되거나 디부스팅된 소스 디제너레이션 인덕턴스를 갖는 증폭기들
CN105075114B (zh) 具有改进的线性度的分路式放大器
KR101628214B1 (ko) 인덕티브 디제너레이션 및 구성 가능 이득 및 입력 매칭을 가진 증폭기들
US12081243B2 (en) Low noise amplifiers with combined outputs
EP2412093B1 (en) Amplifier supporting multiple gain modes
CN104937836B (zh) 每输出有独立增益控制的单输入多输出放大器
EP3146638B1 (en) Carrier aggregation amplifier with dual gain control
CN105993128A (zh) 电流高效的低噪声放大器（lna）
CN107005202B (zh) 互补共栅和共源放大器中的增益控制
CN106464278A (zh) 具有rc网络的多级放大器
CN107112957A (zh) 用于带内载波聚合的接收器前端架构
US20080139158A1 (en) Method and system for a transformer-based high performance cross-coupled low noise amplifier
US10340860B1 (en) Multi-mode low noise amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant