KR101590075B1 - 임프린트된 고분자에 2차 임프린트를 형성하는 방법 - Google Patents

임프린트된 고분자에 2차 임프린트를 형성하는 방법 Download PDF

Info

Publication number
KR101590075B1
KR101590075B1 KR1020107001855A KR20107001855A KR101590075B1 KR 101590075 B1 KR101590075 B1 KR 101590075B1 KR 1020107001855 A KR1020107001855 A KR 1020107001855A KR 20107001855 A KR20107001855 A KR 20107001855A KR 101590075 B1 KR101590075 B1 KR 101590075B1
Authority
KR
South Korea
Prior art keywords
imprint
primary
sized
mold
polymer structure
Prior art date
Application number
KR1020107001855A
Other languages
English (en)
Other versions
KR20100041788A (ko
Inventor
홍 예 로우
카렌 총
Original Assignee
에이전시 포 사이언스, 테크놀로지 앤드 리서치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이전시 포 사이언스, 테크놀로지 앤드 리서치 filed Critical 에이전시 포 사이언스, 테크놀로지 앤드 리서치
Publication of KR20100041788A publication Critical patent/KR20100041788A/ko
Application granted granted Critical
Publication of KR101590075B1 publication Critical patent/KR101590075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Micromachines (AREA)

Abstract

고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는, 고분자 구조에 임프린트를 형성하는 방법이 개시되어 있다.

Description

임프린트된 고분자에 2차 임프린트를 형성하는 방법 {A METHOD OF MAKING A SECONDARY IMPRINT ON AN IMPRINTED POLYMER}
본 발명은 임프린트된 고분자에 2차 임프린트를 형성하는 방법에 관한 것이다.
현존하는 전자 기기의 계속적인 소형화와 관련, 전자적 구성요소를 서로 가까이 위치하도록 생산할 수 있는 방법과 장치의 필요성이 증대하고 있다. Moore의 법칙과 같은 경험적 관찰에 따르면, 집적 회로에 들어가는 트랜지스터의 개수는 거의 2년마다 두 배가 되고 있다. 그러므로 나노패터닝(nanopatterning) 기술이 집적회로(ICs), 마이크로전자역학시스템(microelectromechanical systems; MEMs)/ 나노전자역학시스템(nanoelectromechanical systems; NEMs), 광학부품과 발광 다이오드(LEDs)와 같은 마이크로 전자기 장치와 나노 전자기 장치의 발전에 중추적인 역할을 하고 있다. 현존하는 나노패터닝 기술은 포토리소그래피(photolithography), 전자빔 리소그래피(e-beam lithography)와 나노임프린트 리소그래피(nanoimprint lithography; NIL)을 포함한다.
전통적인 포토리소그래피 기술은, 기판 표면에 증착되어 있는, 포토레지스트(photoresist)로 알려진 빛-민감성 화학물질의 미리 규정된 부분에 선택적으로 조사되도록, 보통은 자외선(UV) 조사의 형태로 빛을 이용한다. 선택적인 조사 단계는 포토레지스트의 각 영역을 UV 조사로부터 가리거나 UV 조사에 노출시키기 위한 포토마스크(photomask)의 사용을 통해 보통 성취된다. 이 과정은 보통 포토레지스트 층의 부분적인 제거와, 화학기상증착(chemical vapor deposition;CDV)이나 물리적기상증착(physical vapor deposition;PVD)과 같은 다양한 증착 공정이 뒤따른다. 따라서, 포토리소그래피는 기판에 형성되는 패턴의 모양과 크기를 정확하게 조절할 수 있게 하며, 이러한 패턴은 단일 공정으로 전체 기판에 걸쳐 형성될 수 있다.
포토리소그래피와 관련된 하나의 문제점은 형성된 패턴의 해상도가 100nm 범위 아래로 내려갈 수 없다는 것이다. 이것은 빛의 회절(diffraction) 현상에 크게 기인하는 것으로, 빛의 회절은 빛이 조사되는 포토레지스트에 있어 정확성에 영향을 미친다. 결론적으로, 이는 종래의 포토리소그래피를 통해 얻을 수 있는 해상 한계를 가져온다. 회절은 빛의 고유한 물리적 물성이기 때문에, 포토리소그래피의 해상 한계는 개선되기 상당히 어려울 것이라고 말할 수 있다. 게다가, 공정에 사용되는 포토마스크는 비싸기도 하면서 생산에 시간 소모가 심해 포토리소그래피와 관련된 자본코스트(capital cost)를 증가시킨다.
전자 빔(electron beam; e-beam) 리소그래피는 레지스트로 커버된 기판에 패턴화 된 방식으로 전자 빔을 스캐닝하는 것을 포함하는 패터닝 기술이다. 이것의 목적은 레지스트에 매우 작은 구조를 형성하여, 결과적으로 마이크로 전자기학(microelectronics)과 같은 다른 응용에 사용할 수 있는, 다른 물질로 옮길 수 있게 하는 것이다.
전자빔 리소그래피와 관련된 문제점은, 그 패터닝 과정이 하나의 제곱픽셀(a pixel-by-pixel)을 기본으로 수행되는 매우 느린 과정이라는 것이다. 결론적으로, 밀집되어 있는 패턴을 넓은 영역의 기판에 써야하는 경우에 특히 그 처리량이 심각한 제한이 되었다. 게다가, 전자빔 리소그래피에 요구되는 장치는 비싸고 운용하기가 복잡하여 유지를 위한 막대한 비용이 요구된다.
전자빔 리소그래피와 관련된 더 큰 문제는 데이터 관련 결함이 발생할 잠재적 가능성이 있다는 것이다. 당연스레 기대되듯이, 큰 데이터 파일(큰 패턴들)은 블랭킹(blanking)이나 광학 조절 하드웨어(optical control hardware)로 입력되는 데이터의 모순으로 발생하는 편향 오차(deflection error)와 같은 데이터 관련 결함이 더 많이 발생할 여지가 있다. 샘플 챠징(sample charging), 후방 산란 계산 에러(backscattering calculation errors), 도스 에러(dose errors), 포깅(fogging), 가스 방출(outgassing) 및 오염(contamination)과 같은 결함 또한 발생할 수 있다. 언급하였듯이, 전자빔 리소그래피와 관련된 긴 "쓰는 시간(write time)"은 상기에서 제시한 것과 같은 무작위 결함(random defects) 등이 더 발생하기 쉽게 한다. 이러한 문제점은 짧은 시간 안에 많은 처리량의 패턴을 넓은 표면적의 기판에 형성해야할 필요가 있는 경우 특히 유효하다.
NIL은 상대적으로 낮은 비용, 높은 처리량 그리고 높은 해상도의 장점을 가진 알려진 또 다른 나노패터닝 기술이다. 몰드(mold)는 열역학적 변형(thermomechanical deformation)에 의하여 임프린트 레지스트에 패턴을 형성하는데 전형적으로 사용된다. 그러면 레지스트는 기판에 패턴을 나타내기 위한 에칭(etching) 공정을 통해 제거된다. 임프린트 레지스트는 전형적으로, 임프린트 동안 열이나 자외선에 의해 처리된 단분자 또는 고분자의 형태이다. 레지스트와 몰드 사이의 응착력은 변형 공정 이후에 분리의 용이를 확실히 하기 위해 조절된다.
현존 NIL과 관련된 문제점은 레지스트에 임프린트하기 위한 고해상도의 몰드를 제조할 필요가 있다는 것이다. 몰드의 해상도가 증가함에 따라, NIL 기술의 사용에 관련되는 비용도 증가한다. 따라서, 몰드의 제조는 NIL에 포함된 자본 코스트의 상당한 부분을 차지한다.
따라서, 상기 기술한 문제점들을 회피하거나 최소한 개선하면서 기판의 표면에 더 높은 해상도의 패턴을 임프린트하는 방법의 개량의 필요성이 있다.
또한, NIL 기술을 사용하면서 동시에 주형의 제조 비용을 최소화하여 기판의 표면에 더 높은 해상도의 패턴을 임프린트하는 방법의 개량의 필요성이 있다.
발명의 요약
본 발명은 일 관점에서, 고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는, 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다.
본 발명의 일 구현예는, 고분자 구조 위에 나노 크기(nano-sized) 또는 마이크로 크기(micro-sized)의 2차 임프린트를 형성하기 위하여 고분자 구조의 마이크로 크기 또는 나노 크기 1차 임프린트의 표면에 나노 크기 또는 마이크로 크기의 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는, 고분자 구조에 나노 크기 또는 마이크로 크기의 임프린트를 형성하는 방법을 제공하는 것이다. 본 발명의 일 구현예에서, 1차 임프린트는 마이크로 크기의 차원을 가지고, 2차 임프린트는 나노 크기의 차원을 갖는다.
본 발명의 일 구현예에서, 1차와 2차 임프린트 중 적어도 하나는 일반적으로 세로 채널(a generally longitudinal channel)의 형태이다. 유리하게는, 1차 임프린트의 채널의 폭은 상기 가압 단계 후에 약 2 ~ 약 13 배(fold)의 범위로 감소 된다. 본 발명의 일 구현예에서, 1차 고분자 임프린트는 같은 나노 크기의 임프린트를 가지는 몰드를 사용하지 않고 나노 크기로 형성되어질 수 있다. 그러므로, 본 발명에 개시된 공정을 사용함으로써 1차 임프린트의 채널 폭의 상당한 감소를 얻을 수 있다.
본 발명은 두 번째 관점에서, 다음의 단계를 포함하는 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다:
(a) 고분자 구조 위에 1차 임프린트를 형성하기 위하여 고분자 구조의 표면에 정의된 표면 패턴을 가진 몰드를 가압하는 단계; 및
(b) 고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 또 다른 몰드를 가압하는 단계.
본 발명의 일 구현예는, 다음의 단계를 포함하는 고분자 구조에 나노 크기의 임프린트를 형성하는 방법을 제공하는 것이다:
(a) 고분자 구조 위에 1차 마이크로 크기 채널 임프린트를 형성하기 위하여, 고분자 구조의 표면에 정의된 마이크로 크기의 채널 패턴을 가진 몰드를 가압하는 단계; 및
(b) 고분자 구조 위에 2차 나노 크기 채널 임프린트를 형성하고 채널의 폭을 나노 크기 범위로 감소시키기 위하여, 마이크로 크기 채널 임프린트의 표면에 정의된 나노 크기 채널 패턴을 가지는 또 다른 몰드를 가압하는 단계.
본 발명은 세 번째 관점에서, 고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는 방법에 의해 제조된 임프린트된 고분자 구조를 제공하는 것이다.
본 발명의 일 구현예는, 고분자 구조 위에 나노 크기 또는 마이크로 크기의 2차 임프린트를 형성하기 위하여, 고분자 구조의 마이크로 크기 또는 나노 크기의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는 방법에 의해 제조된 나노 크기 또는 마이크로 크기의 임프린트된 고분자 구조를 제공하는 것이다.
본 발명은 네 번째 관점에서, 상기 정의된 임프린트된 고분자의 나노 전자기학(nanoelectronics)의 용도를 제공하는 것이다.
본 발명에서 개시된 방법은, 나노 미터 규모 패턴의 몰드가 나노 미터 표면 패턴을 얻기 위하여 요구되지 않기 때문에, NIL을 사용하여 나노패턴을 얻을 수 있는 더 값싼 대안을 제공한다. 그것은 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드는 가압함으로써 1차 임프린트의 차원을 감소시키는 것이다. 예를 들어, 1차 임프린트가 채널의 형태일 때, 채널의 폭은 마이크로 크기의 범위에서 나노 크기의 범위로 감소 될 것이다.
유리하게는, 1차 임프린트의 채널 폭은 약 2 ~ 약 13 배의 범위로 감소 될 수 있다. 그러므로, 나노 크기 고분자 임프린트는 나노 크기 고분자 임프린트와 같은 크기의 임프린트를 가지는 몰드의 사용이 없어도 얻어질 수 있다. 그러므로, 본 발명에서 개시한 공정을 사용함으로써 1차 임프린트의 채널 폭의 상당한 감소를 얻을 수 있다.
유리하게는, 본 발명에서 개시한 방법을 사용함으로써 다른 채널 폭을 가지는 다른 타입의 임프린트된 고분자 구조를 생산할 수 있다. 게다가, 1차와 2차 임프린트의 세로 축들이 충분히 수직이거나 정렬각이 서로 45°인 경우 1차 임프린트의 채널 폭의 상당한 감소를 가져온다.
따라서, 본 발명에서 개시된 공정은 나노 전자기학에서 사용하는 금속 선이나 와이어를 증착시키는데 사용할 수 있는 높은 해상도 패턴을 가지는 주형을 제조할 수 있다. 유리하게는, 임프린트된 고분자 구조는 기판에 나노 크기의 형태를 에칭하는 건식 또는 습식 섀도우 마스크(shadow mask)로 사용될 수 있다.
본 발명의 사상과 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게 자명하다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
첨부된 도면은 개시된 구현예를 보여주고, 개시된 구현예의 원리를 설명하기 위한 것이다. 그러나 도면은 단지 예시를 위한 목적으로 디자인된 것이고, 발명을 제한하는 의미로 이해되어서는 안된다.
도 1은 고분자 구조의 1차와 2차 임프린트를 형성하는 단계의 예시도이다.
도 2는 개시된 방법을 사용하여 제조된 고분자 구조의 주사 전자 현미경(scanning electron microscope; SEM) 이미지를 보여준다.
도 3은 2차 몰드 패턴의 기능으로 인해 채널 폭이 감소하는 추세를 그래프로 보여준다.
도 4는 개시된 방법을 사용하여 제조된 고분자 구조의 주사 전자 현미경(SEM) 이미지를 보여준다.
정의( Definitions )
본원에서 사용된 단어 및 용어들은 다음과 같은 뜻을 의미한다:
용어 "나노 크기" 는 두께의 차원이 약 1nm ~ 약 1 마이크론 미만의 나노 크기의 범위를 가지는 구조를 의미한다.
용어 "마이크로 크기" 는 두께의 차원이 약 1 ~ 약 10 마이크론의 마이크로 크기의 범위를 가지는 구조를 의미한다.
명세서의 문맥에서 사용된 "채널" 은 일반적으로 고분자 구조의 기저(base)로부터 확장된 돌출부(projection) 쌍 사이 공간에 배치된 영역을 의미한다. 각 돌출부는 세로 축을 따라 확장된 길이 차원을 가지고, 세로 축에 법선 방향인 높이 차원과 폭 차원을 가진다. 본 발명에서 사용된 용어 "채널 폭" 은 고분자 구조의 세로 축에 수직인 채널의 폭을 의미한다.
용어 "포토레지스트" 는 반도체(semiconductor) 제조 공정에서 일반적으로 사용되는 감광성(photosensitive) 물질을 의미한다. 자세하게는, 포토레지스트는, 특정한 용매(solvent)에 따른 용해도(solubility) 변화 (즉, 방사(irradiation)에 유도된 분자 구조의 일시적 변화에 따른 가용화(solubilization) 또는 불용화(insolubilization))와 같은 물리적 물성에 따른 변화를 나타내는 물질을 의미한다.
본 발명에서 사용한 용어 "양성 포토레지스트" 는 빛(전형적으로 자외선)으로의 노출하에서 상응하는 현상액에서 가용성(soluble)이 되는 모든 형태의 고분자 물질을 의미한다.
본 발명에서 사용한 용어 "음성 포토레지스트" 는 빛(전형적으로 자외선)으로의 노출하에서 상응하는 현상액에서 불용성(insoluble)이 되는 모든 형태의 고분자 물질을 의미한다.
본원에서 사용한 용어 "현상액" 은 다양한 형태의 포토레지스트 고분자에 용매로 사용되는, 보통은 자연 상태에서 염기성인 유기성 또는 수용성 매개물을 의미한다.
본 발명에서 사용한 용어 "몰드" 는 특정한 물품이나 제품의 구현이나 제조에 사용되는 몰드 구조물(mold structure) 또는 마스터 몰드(master mold)를 의미한다.
본 명세서의 문맥에서 용어 "가압" 은 압축력을 주도록 하나의 물체(body)를 다른 물체에 누르거나, 또는 역으로 누르거나, 또는 두 물체를 동시에 서로에게 접근하도록 누르는 것을 의미한다. 예를 들어, 용어 "B에 대한 A의 가압" 은 물체 A로 물체 B를 덮어서 누르는 것 뿐 아니라, 물체 B로 물체 A를 덮어서 누르는 것과, A, B 물체 모두를 서로 누르는 것도 의미한다.
본 발명에서 사용한 용어 "고분자" 는 같은 단분자 구성요소에서 유래된 둘 또는 그 이상의 단위를 가지는 분자를 의미한다. 따라서, "고분자" 는 공중합체(copolymer), 3원공중합체(terpolymer), 다성분계고분자(Multi-component polymers), 접붙임(graft-co-polymers), 블럭공중합체(block-co-polymers) 등을 형성하기 위하여 다른 단분자 구성요소에서 유래된 분자들을 포함한다.
본 발명에서 사용한 용어 "표면 패턴" 은 일반적으로 본 발명에서 개시된 임의의 구조의 바깥 주변 표면을 의미한다.
본 발명에서 사용한 용어 "스핀 코팅", 또는 그것의 문법상 변형체들은 일반적으로 고분자 용액이 표면(예를 들어, 몰드 또는 기판)에 흩뿌려지고, 그 표면이 빠르게 돌아 원심력으로 용액이 퍼져나가게 하고, 탈용매화된(de-solvated) 고분자의 얇은 층(thin layer)을 형성하게 하는 공정을 의미한다.
용어 "충분히(substantially)" 는 "완전히" 를 배제하지 않는다. 예를 들어, B 몰드와 "충분히 평행하게" 위치한 A 몰드는 B 몰드의 세로축에 완전히 평행할 수 있다. 필요한 곳에서, 용어 "충분히" 는 발명의 정의에서 생략될 수 있다.
달리 명시되지 않는다면, 용어 "포함하는" 과 "포함하다", 그리고 그것의 문법상 변형체들은 열거한 요소들을 포함할 뿐 아니라, 부가적이고, 열거하지 않은 요소들의 포함도 허용하는 "개방된" 또는 "포괄적인" 언어를 나타내는 것으로 의도된다.
본 발명에서 사용된, 용어 "약" 은 조성물의 구성 요소의 농도의 문맥에서 전형적으로 제시된 값의 +/- 5%, 좀더 전형적으로 제시된 값의 +/- 4%, 좀더 전형적으로 제시된 값의 +/- 3%, 좀더 전형적으로 제시된 값의 +/- 2%, 더욱더 전형적으로 제시된 값의 +/- 1%, 더욱더 전형적으로 제시된 값의 +/- 0.5%를 의미한다.
본 개시물의 전반에서, 어떤 구현예들은 범위 형태로 개시될 수도 있다. 범위 형태의 기재는 단지 편의와 간결함을 위한 것으로 이해되어야 하고 개시된 범위의 범주에서 고정된 제한으로 이해되어서는 안 된다. 따라서, 이 범위의 기재는 그 범위 안의 개별적인 수치 값 뿐만 아니라 모든 가능한 세부 범위(sub-range)의 특정한 예시라고 생각되어야 한다. 예를 들어, 1 ~ 6 와 같은 범위의 기재는 그 범위 안의 개별적인 수치 값인, 예를 들면, 1, 2, 3, 4, 5, 6 뿐 아니라 1 ~ 3, 1 ~ 4, 1 ~ 5, 2 ~ 4, 2 ~ 6, 3 ~ 6 등과 같은 세부 범위도 예시하고 있다고 이해해야 한다. 이는 범위의 폭에는 관계없이 적용된다.
구현예의 상세한 설명
고분자 구조에 임프린트를 형성하는 방법의 대표적이고 제한적이지 않은 구현예를 아래에서 개시한다.
본 발명의 일 구현예는, 고분자 구조 위에 나노 크기 또는 마이크로 크기 2차 임프린트를 형성하기 위하여 고분자 구조의 마이크로 크기 또는 나노 크기 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계를 포함하는, 고분자 구조에 나노 크기 또는 마이크로 크기 임프린트를 형성하는 방법을 제공하는 것이다.
본 발명의 다른 구현예에서, 2차 임프린트는 상기 1차 임프린트에 비해 상대적으로 작은 차원이다. 본 발명의 일 구현예에서, 1차 임프린트는 나노 크기 또는 마이크로 크기가 될 수 있다. 유리하게는, 1차 고분자 임프린트는 같은 크기의 나노 크기 임프린트를 가지는 몰드의 사용이 없이 나노 크기로 만들어질 수 있다. 임프린트된 고분자와 같은 크기의 나노 크기 임프린트를 가지는 몰드는 일반적으로 더 비싸기 때문에 이것은 나노 임프린트 리소그래피에 관련된 비용을 효과적으로 줄여준다.
고분자 구조의 1차 임프린트는, 임프린트된 고분자 구조의 표면에 임프린트된 다수개의 일반적으로 세로인 채널로 이루어질 것이다. 마찬가지로, 2차 임프린트는 1차 고분자 구조의 표면에 임프린트된 다수개의 일반적으로 세로인 채널로 이루어질 것이다.
본 발명의 다른 구현예는, 상기 1차 임프린트의 채널의 폭을 줄일 수 있는 가압 단계를 포함하는 고분자 구조의 임프린트를 형성하는 방법을 제공하는 것이다.
본 발명의 일 구현예에서, 1차 임프린트의 채널 폭은 약 2 ~ 약 13 배(fold); 약 2 ~ 약 10 배; 약 2 ~ 약 8 배; 및 약 2 ~ 약 5 배로 구성된 군으로부터 선택된 범위 내로 감소 될 수 있다.
유리하게는, 1차 임프린트의 감소된 채널 폭은 나노 금속(nano-metal) 선이나 와이어(wire)를 증착시키는데 사용될 수 있다.
본 발명의 일 구현예에서, 상기 1차 임프린트의 채널 폭은 상기 가압 단계에 의해 상기 폭이 감소된 후에 마이크로 크기의 범위에서 나노 크기의 범위로 감소 될 수 있다. 본 발명의 일 구현예에서, 상기 1차 임프린트의 채널 폭은 상기 가압 단계 전에 약 2 마이크론 이상; 약 1.5 마이크론 이상; 약 1 마이크론 이상; 및 약 0.5 마이크론 이상의 크기 범위로부터 감소 될 수 있다. 본 발명의 다른 구현예에서, 상기 1차 임프린트의 채널 폭은 상기 가압 단계 후에 약 800nm 이하; 약 750nm 이하; 약 700nm 이하; 약 650nm 이하; 약 500nm 이하; 약 450nm 이하; 약 400nm 이하; 약 350nm 이하; 및 약 150nm 이하의 크기 범위로 감소 될 수 있다.
본 발명의 특정한 구현예에서, 상기 1차 임프린트의 채널 폭은 상기 가압 단계 후에 약 1 마이크론 이상의 크기 범위에서 약 800nm 이하의 크기 범위로 감소될 수 있다. 더 바람직하게는, 상기 1차 임프린트의 채널 폭은 상기 가압 단계 후에 약 1 마이크론 이상의 크기 범위에서 약 500nm 이하의 크기 범위로 감소될 수 있다.
본 발명의 일 구현예에서, 고분자 구조는 포토레지스트로 구성될 수 있다. 본 발명의 다른 구현예에서, 포토레지스트는 SU-8, 디아조나프토퀴논-노볼락 수지(diazonaphtoquinone-novolac resin; DNA/NR), BF410 (Tokyo Oka, Japan) 및 이들의 조합으로 구성된 군으로부터 선택할 수 있다.
본 발명의 일 구현예에서, 본원에 개시된 고분자는 열가소성(thermoplastic) 고분자를 포함할 수 있다. 예를 들어, 열가소성 고분자는 아크릴로니트릴 부타디엔 스티렌(acrylonitrile butadiene styrene; ABS), 아크릴계(acrylic), 셀룰로이드(celluloid), 에틸렌-비닐 아세테이트(ethylene-vinyl acetate; EVA), 에틸렌 비닐 알콜(ethylene vinyl alcohol; EVAL), 불소 수지(fluoroplastics), 액정 중합체(liquid crystal polymer; LCP), 폴리아세탈(polyacetal; POM or acetal), 폴리아크릴로나트릴(polyacrylonitrile; PAN or Acrylonitrile), 폴리아미드-이미드(polyamide-imide; PAI), 폴리아릴에테르케톤(polyaryletherketone; PAEK or Ketone), 폴리부타디엔(polybutadiene; PBD), 폴리카프로락톤(polycaprolactone; PCL), 폴리크로로트리플오로에틸렌(polychlorotrifluoroethylene; PCTFE), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET), 폴리시클로헥실렌 디메틸렌 테레프탈레이트(polycyclohexylene dimethylene terephthalate; PCT), 폴리하이드록시알칸산(polyhydroxyalkanoates; PHAs), 폴리케톤(polyketone; PK), 폴리에스터(polyester), 폴리에틸렌(polyethylene; PE), 폴리에테르에테르케톤(polyetheretherketone; PEEK), 폴리에테르이미드(polyetherimide; PEI), 폴리에테르술폰(polyethersulfone; PES), 폴리에틸렌클로리네이트(polyethylenechlorinates; PEC), 폴리유산(polylactic acid; PLA), 폴리메틸펜텐(polymethylpentene; PMP), 폴리페닐렌 옥사이드(polyphenylene oxide; PPO), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리프탈아미드(polyphthalamide; PPA), 폴리술폰(polysulfone; PSU), 폴리비닐리덴 클로라이드(polyvinylidene chloride; PVDC), 스펙트랄온(spectralon), 폴리메틸 메타크릴레이트(polymethyl methacrylate; PMMA), 폴리카보네이트(polycarbonate; PC), 폴리비닐아세테이트(polyvinylacetate; PVAc), 이축연신 폴리 프로필렌(Biaxially Oriented Poly Propylene; BOPP), 폴리스티렌(polystyrene; PS), 폴리프로필렌(polypropylene), 고밀도 폴리에틸렌(High-Density Polyethylene; HDPE), 폴리(아미드계)(poly(amides)), 폴리아크릴계(polyacryl), 폴리(부틸렌)(poly(butylene)), 폴리(펜타디엔)(poly(pentadiene)), 폴리비닐 클로라이드(polyvinyl chloride), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리부틸렌 테레프탈레이트(polybutylene terephthalate), 폴리술폰(polysulfone), 폴리이미드(polyimide), 셀룰로스(cellulose), 초산셀룰로스(cellulose acetate), 에틸렌-프로필렌 공중합체(ethylene-propylene copolymer), 에틸렌-부텐-프로필렌 3원공중합체(ethylene-butene-propylene terpolymer), 폴리옥사졸린(polyoxazoline), 폴리에틸렌 옥사이드(polyethylene oxide), 폴리프로필렌 옥사이드(polypropylene oxide), 폴리비닐피롤리돈(polyvinylpyrrolidone), 및 이들의 조합으로 구성된 군으로부터 선택된 고분자를 포함하나, 목록에 한정하는 것은 아니다.
본 발명의 하나의 구체적인 구현예에서, 열가소성 고분자는 폴리스티렌(polystyrene; PS)을 포함할 수 있다.
본 발명의 일 구현예는, 고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 유리전이온도(glass transition temperature)보다 낮은 온도에서 수행될 수 있는 가압 단계를 포함하는, 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다. 다른 구현예에서, 가압 단계는 약 20 ~ 약 100℃; 약 20 ~ 약 85℃; 약 20 ~ 약 65℃; 약 20 ~ 약 45℃; 약 30 ~ 약 100℃; 약 45 ~ 약 100℃; 약 65 ~ 약 100℃; 및 약 85 ~ 약 100℃로 구성된 군으로부터 선택된 범위 내의 온도에서 수행될 수 있다. 본 발명의 하나의 구체적인 구현예에서, 가압 단계 동안의 온도 조건은 약 40 ~ 약 65℃ 이다.
본 발명의 일 구현예는, 가압 단계에 앞서서, 고분자 구조에 1차 임프린트를 형성하기 위하여 고분자 구조의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하여 상기 1차 임프린트를 형성하는 단계를 추가로 포함하는 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다.
본 발명의 일 구현예에서, 고분자 구조에 1차 임프린트를 형성하는 가압 단계는 약 50 ~ 약 180℃; 약 50 ~ 약 150℃; 약 50 ~ 약 100℃; 약 50 ~ 약 80℃; 약 100 ~ 약 180℃; 및 약 150 ~ 약 180℃로 구성된 군으로부터 선택된 범위 내의 온도에서 수행될 수 있다. 본 발명의 하나의 구체적인 구현예에서, 가압 단계 동안의 온도 조건은 약 90 ~ 약 140℃ 이다.
본 발명의 일 구현예는, 가압단계 동안 압력 조건이 약 2 ~ 약 10 MPa; 약 2 ~ 약 8 MPa; 및 약 2 ~ 약 5 MPa으로 구성된 군으로부터 선택된 범위 내인 것을 특징으로 하는, 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다. 본 발명의 하나의 구체적인 구현예에서, 가압 단계 동안의 압력 조건은 약 4 ~ 약 6 PMa 이다.
본 발명의 일 구현예는, 가압단계 동안 시간 조건이 약 1 ~ 약 15분; 약 1 ~ 약 10분; 약 1 ~ 약 5분; 약 5 ~ 약 15분; 및 약 10 ~ 약 15분으로 구성된 군으로부터 선택된 범위 내인 것을 특징으로 하는, 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다. 본 발명의 하나의 구체적인 구현예에서, 가압 단계 동안의 시간 조건은 약 5 ~ 약 10분이다.
본 발명의 일 구현예는, 가압 단계 후에, 고분자 구조 위에 3차 임프린트를 형성하기 위하여 고분자 구조의 2차 임프린트의 표면에 정의된 표면 패턴을 가지는 또 다른 몰드를 가압하는 단계를 추가로 포함하는 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다.
유리하게는, 2차 임프린트의 표면에 3차 임프린트를 형성하는 단계는 2차 임프린트의 채널 폭의 감소를 가져올 수 있다. 그러므로, 3차 나노 크기 임프린트는 3차 나노 크기 임프린트와 동일 크기의 몰드를 사용하지 않고도 만들어질 수 있다.
본 발명의 일 구현예에서, 1차와 2차 임프린트는 일반적인 세로 채널의 형태일 수 있고, 가압 단계는 1차와 2차 임프린트의 세로축이 서로 약 0 ~ 약 90°; 서로 약 0 ~ 약 80°; 서로 약 0 ~ 약 65°; 서로 약 0 ~ 약 45°; 서로 약 0 ~ 약 25°; 서로 약 10 ~ 약 90°; 서로 약 20 ~ 약 90°; 서로 약 35 ~ 약 90°; 서로 약 45 ~ 약 90°; 및 서로 약 60 ~ 약 90°로 구성된 군으로부터 선택된 범위 내의 정렬각(alignment angle)을 이룰 수 있도록, 가압 단계 동안 몰드의 방향을 맞추는 단계를 포함할 수 있다. 본 발명의 하나의 구체적인 구현예에서, 1차와 2차 임프린트의 세로 축 사이의 정렬각은 서로 약 25 ~ 약 60°가 될 수 있다.
본 발명의 일 구현예에서, 몰드는 가압 단계 동안 1차와 2차 임프린트의 세로 축들이 서로 충분히 평행할 수 있도록 방향이 맞추어 질 수 있다. 본 발명의 다른 구현예에서, 몰드는 가압 단계 동안 1차와 2차 임프린트의 세로 축들의 정렬각이 서로 약 45°가 되도록 방향이 맞추어 질 수 있다. 본 발명의 또 다른 구현예에서, 몰드는 가압 단계 동안 1차와 2차 임프린트의 세로 축들이 충분히 수직이 되도록 방향이 맞추어 질 수 있다.
유리하게는, 몰드가 가압 단계 동안 1차와 2차 임프린트의 세로축이 서로 약 0 ~ 약 90°의 정렬각을 가지도록 방향을 맞추는 경우, 다른 채널 폭을 가지는 다른 타입의 임프린트된 고분자 구조가 생산될 수 있다. 게다가, 1차와 2차 임프린트의 세로 축들이 충분히 수직이거나 정렬각이 서로 45°인 경우 1차 임프린트의 채널 폭의 상당한 감소를 가져올 수 있다. 게다가, 1차와 2차 임프린트의 세로축들이 충분히 서로 수직인 경우 채널 폭의 더욱 상당한 감소를 가져올 수 있다. 그러므로, 감소된 채널 폭을 가지는 1차 임프린트는 나노 금속 선이나 와이어를 증착시키는데 유용하다.
1차 임프린트의 채널 폭의 감소는 사용된 고분자의 타입과 가압 단계 동안 적용된 압력과 같은 요인의 조합에 영향을 받는다. 예를 들어, 다른 열-역학적 물성을 가진 다른 타입의 고분자는 가압 단계 동안 채널 폭의 크기에 영향을 미칠 수 있다.
1차 임프린트를 형성하기 위한 몰드 및/또는 2차 임프린트를 형성하기 위한 몰드의 정의된 표면 패턴은, 몰드의 기저(base)로부터 확장된, 상기 몰드의 세로 축에 수직인 폭의 차원을 가지고 있는 다수개의 돌출부(projection)로 구성될 것이다. 본 발명의 일 구현예에서, 고분자 구조에 1차 임프린트를 형성하기 위한 몰드의 폭 차원은 약 0.25 ~ 약 10 ㎛; 약 0.25 ~ 약 4 ㎛; 약 0.25 ~ 약 2 ㎛; 약 0.5 ~ 약 10 ㎛; 약 1.5 ~ 약 10 ㎛; 및 약 4 ~ 약 10 ㎛으로 구성된 군으로부터 선택된 범위 내일 수 있다. 본 발명의 하나의 구체적인 구현예에서, 1차 임프린팅을 위한 몰드의 폭 차원은 약 0.25 ~ 약 2 ㎛이다.
본 발명의 일 구현예는, 상기 가압 단계 전에, 고분자 구조를 형성하기 위해 기판에 고분자를 스핀 코팅(spin-coating)하는 단계를 추가로 포함하는 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다. 기판은 상기 고분자에 화학적으로 비활성(chemically inert)일 수 있다. 본 발명의 일 구현예에서, 기판은 실리콘(silicon), 유리(glass), 금속(metal), 금속 산화물(metal oxide), 이산화 실리콘(silicon dioxide), 질화 실리콘(silicon nitride), 산화인듐주석(Indium Tin oxide), 세라믹(ceramic), 사파이어(sapphire), 고분자계(polymeric) 및 이들의 조합으로 구성된 군으로부터 선택될 수 있다.
본 발명의 일 구현예는, 가압 단계 후에, 기판으로부터 잔유층을 제거하는 단계를 추가로 포함하는 고분자 구조에 1차 임프린트를 형성하는 방법을 제공하는 것이다. 본 발명의 일 구현예에서, 산소 플라즈마(oxygen plasma)가 기판에서 잔유층을 제거하기 위해 도입되었다.
유리하게는, 올바른 에칭 저항(right etch resistance)을 가진 고분자가 사용된다면, 고분자 임프린트의 채널 폭은 기판의 밑면에 노출되어 기판에 채널 폭의 복제를 에칭할 수 있다. 그러므로, 임프린트된 고분자 구조는 기판에 나노미터 크기의 형상을 새길 수 있는 건식 또는 습식 에칭 마스크(a dry or wet etch mask)로 사용될 수 있다.
본 발명의 일 구현예는, 다음의 단계를 포함하는 고분자 구조에 임프린트를 형성하는 방법을 제공하는 것이다:
(a) 고분자 구조 위에 1차 임프린트를 형성하기 위하여 고분자 구조의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하는 단계; 및
(b) 고분자 구조 위에 2차 임프린트를 형성하기 위하여 고분자 구조의 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 다른 몰드를 가압하는 단계.
바람직한 구현예의 상세한 설명
도 1을 참조하면, 고분자 구조에 1차와 2차 임프린트를 형성하기 위한 개시된 공정 10의 개략도가 개시되어 있다.
1 단계에서, 실리콘(Si) 몰드 A의 길이를 따라 확장된 돌출부 (12A, 12B)로 이루어진 임프린트된 표면 패턴을 가지고 있는, 첫 번째 실리콘 몰드 A는 평면의 폴리스티렌 고분자(PS) 기판의 표면 위로 일직선으로 정렬되어 있다. Si 몰드 A는 140℃의 온도에서 10분 동안 6 MPa의 압력으로 트렌치 갭(trench gaps)(14A, 14B)과 1차 임프린트의 표면을 따른 돌출부(16A, 16B, 16C)로 구성된 1차 임프린트를 형성하기 위하여 PS 고분자의 표면을 향해 가압된다.
그 다음에, 1차 임프린트는 잔유층을 제거하기 위해 반응성 이온 에칭(reactive ion etching)에 노출된다(도시하지 않음).
2단계에서, 돌출부(18A, 18B, 18C, 18D, 18E, 18F)로 구성된 정의된 표면 패턴을 가지는 두 번째 Si 몰드 B는 정확히 PS 고분자의 1차 임프린트의 표면 위에 위치된다. 두 번째 Si 몰드 B는, Si 몰드 B와 PS 고분자의 세로 축이 서로 0°의 정렬각을 가지도록(즉, 서로 평행하게) 방향이 맞춰진다.
Si 몰드 B는 65℃의 온도에서 10분 동안 6 MPa의 압력으로 1차 임프린트의 표면의 트렌치 갭(20A, 20B, 20C, 20D, 20E, 20F)으로 이루어지는 2차 임프린트를 형성하기 위하여 1차 임프린트의 표면을 향해 가압된다. 1 단계 트렌치 갭(14A, 14B)의 폭과 2 단계 트랜치 갭(14A', 14B')의 폭의 상당한 감소가 명백하게 관찰된다.
실시예
본 발명의 제한되지 않는 실시예들은 특정한 실시예를 참조함으로써 훨씬 더 상세히 기술될 수 있으며, 발명의 범위를 제한하는 어떠한 방식으로도 해석되어서는 안 될 것이다.
실시예 1
이 실시예는 미국의 Micro Chem Corp에서 구입한 음성 포토레지스트(SU-8)와 싱가폴의 Sigma Aldrich에서 구입한 폴리스티렌(PS)을 사용하여 NIL에서 패턴의 크기 감소를 얻기 위한 몰드 준비와 임프린팅의 방법을 묘사하는 것이다.
몰드 다루기( Mold Treatment )
1차 임프린팅 단계에서 사용되는 몰드는 실리콘(Si)으로 만들어진다. 몰드는 다이아몬드 침을 사용하여 2cm × 2cm의 크기로 잘라진다. 그리고 나서 아세톤에서, 그 후엔 이소프로판올(isopropanol)에서 10분간 초음파(sonication) 세척된다. 몰드는 산소 플라즈마(80W, 250 Torr)에서 10분간 더 처리된다. 산소 처리 후, 몰드는 질소 글러브박스(nitrogen glovebox) 안에서 반 시간 동안 20mM 퍼플루오르데실트리클로로실란(perfluorodecyltrichlorosilane; FDTS) 용액으로 실란 처리된다(silanized). 글러브 박스의 상대 습도는 10 ~ 15% 사이로 유지된다. 몰드는 헵탄(heptane)과 이소프로판올(isopropanol)으로 각각 헹궈진다. 그 후에 몰드는 잔여 용매를 제거하기 위해 95℃에서 오븐에 한 시간 동안 살짝 구워진다.
임프린팅 전에, 모든 몰드들은 아세톤과 이소프로판올로 10분간 다시 한번 초음파 세척되고 사용 전 질소에 의해 건조된다.
박막( Film ) 준비
모든 레지스트(SU-8) 박막은 오염되지 않은 Si 웨이퍼(wafer) 또는 산화 인듐 주석(ITO) 기판 중 하나에 레지스트를 스핀 코팅하여 준비된다. 기판은 산소 플라즈마(80W, 250Torr)에 의해 10분간 처리된다. SU-8 2002는 원래 시클로펜타논(cyclopentanone)으로 제조되었고 공급자로부터 제공받아 사용되었었다. 사용된 코팅 조건은 2 ㎛ 두께의 레지스트 박막을 제공할 수 있다. 기판 표면의 매 1㎠ 영역에 거의 1 ml의 레지스트가 사용된다. 스핀 주기는 30초당 3000rpm으로 설정되었다. 레지스트가 기판에 적용된 이후에, 레지스트 코팅된 기판(샘플)은 65℃에서 5분간 가볍게 구워지고, 그 다음 용매를 증발시키고 레지스트 박막의 밀도를 높이기 위해 95℃에서 5분간 가볍게 구워진다. 샘플은 디지털 방식의 전열기에서 구워진다.
폴리스티렌(PS) 박막은 12% PS 용액(45k)을 오염되지 않은 실리콘 웨이퍼에 스핀 코팅하여 준비된다. 사용된 코팅 조건은 1.8 ~ 2 ㎛ 사이의 두께를 가지는 레지스트 박막을 제공할 수 있다. 기판 표면의 매 1㎠ 영역에 거의 1 ml의 12% PS가 사용된다. 스핀 주기는 PS 샘플에 188nm의 최소의 잔유층을 얻기 위해 30초당 500rpm으로 설정되었다. 스핀 코팅 후에, 샘플은 용매를 증발시키기 위해 65℃에서 5분간 가볍게 구워진다. 샘플은 디지털 방식의 전열기에서 구워진다.
임프린팅 조건
임프린팅은 Obducat사의 임프린터(imprinter)로 수행된다. 몰드는 샘플의 꼭대기에 위치되고 임프린터에 실어진다. 레지스트는 90℃, 60 bars(absolute)에서 600초 동안 임프린트되고, PS는 140℃, 40bars(absolute)에서 600초 동안 임프린트된다. 1차 임프린트는 1:1의 듀티비(duty cycle)를 가진 2㎛ 격자 몰드와 역시 1:1 의 듀티비를 가진 두 번째 250nm 격자 몰드에서 수행된다.
1차 임프린팅의 처음 단계가 완료된 후에, 2차 임프린트가 수행되기 전에 산소 플라즈마(RIE Trion)가 잔유층(열역학적으로 변형된 레지스트/PS 영역)을 날려버리는데에 사용된다.
그러므로, 처음의 1차 레지스트 구조가 과도하게 에칭(over-etching)되는 것을 피하기 위해 1차 임프린트의 잔유층을 최소화하는 것이 중요하다. 게다가, 잔유층을 제거하는 단계는 1차 고분자의 돌출부의 측면 움직임을 허용해서 2차 임프린팅 단계 동안 1차 고분자의 채널 폭이 효율적으로 감소 될 수 있다.
10초의 최적 에칭 시간이 잔유층을 날리는데 사용된다. 잔유층의 두께에 따른 에칭 기간은 하기 표 1에 나타낸 바와 같다.
스핀 조건, 상응하는 잔유층 두께 및 요구되는 에칭 시간에 따른 PS 임프린트의 잔유층의 최적화를 나타냄.

상품 이름
스핀 속도
(rpm)
PS 잔유층의 두께
(nm)		 25nms-1의 에칭률에 따른 에칭 시간
(s)



PS
2000
< 100 nm
< 4

1000
125 nm
5-6

500
188 nm
8-10
표 1에서 스핀 속도의 감소에 따라 에칭 기간이 증가함을 볼 수 있다.
1차 임프린팅과 잔유층 에칭 후에, 2차 임프린트 단계가 레지스트에 대해 40℃, 60 bar에서 600초 및 PS에 대해 65℃, 40 bar에서 600초 동안 감소된 온도(유리 전이 온도 Tg 이하)에서 수행된다.
레지스트 샘플에 대해, 잔유물 제거 후에, 샘플은 임프린터에서 10초 동안 UV 빛에 노출이 되고, 그 결과 레지스트 구조 안의 가교(crosslinking)가 될 것이다. 샘플은 그 다음에 대류식 오븐(convection oven)에서 180℃에서 2.5시간 동안 구워진다. 온도는 천천히 감소하여 샘플이 차츰 냉각되도록 할 것이다. 이것은 샘플에서 발생할 수 있는 열 응력(thermal stress)을 방지하기 위함이다. 샘플은 그 다음에 몰드를 기판으로부터 분리하기 위해 이형된다(demolded). PS 샘플은 어떠한 노광 또는 포스트 베이킹(exposure or post baking) 처리를 필요로 하지 않고, 간단하게 이형되어 몰드가 기판으로부터 분리된다.
실시예 2
이번 실시예에서 사용된 샘플은 실시예 1에서 묘사한 것과 같은 프로토콜(protocol)의 사용으로 준비된다. 임프린팅 프로토콜 또한 실시예 1에서 묘사된 것과 같다. 이 실시예에서는 포토레지스트 (SU-8) 코팅에 패턴 해상도를 증진시키기 위한 2차 임프린트의 사용에 대해 더 설명한다.
도 2(a)는 격자 몰드에 의한 1차 임프린팅 후의 1차 레지스트 구조의 5,000x 의 배율 SEM 상을 보여준다. 나타난 바와 같이, 2㎛의 폭 트렌치 갭을 가지는 격자 패턴이 실리콘 기판에 침전된 음성 포토레지스트(SU-8) 층에 임프린트 되었다. 2㎛ 폭의 트렌치 갭은 사용된 격자 몰드의 해상도 패턴과 합동한다. 1차 레지스트 구조는 4㎛ 의 피치(pitch)를 가진다.
도 2(b)는 250nm격자 몰드(2차 몰드)가 도 2(a)로부터 얻어진 1차 임프린트의 표면에 더 임프린트 되었을 때 얻어진 2차 격자 패턴의 13,000x 배율 SEM 상을 보여준다. 2차 몰드의 채널의 세로축의 정렬은 1차 임프린트의 채널의 세로축에 거의 평행하고, 이것은 평행한 홈(trench)들이 1차 레지스트 구조를 따라 진행되게 한다. 2㎛로부터 550nm로의 트렌치 갭 폭의 감소(3.6의 인수(factor)로 감소)가 1차 임프린트에서 명백하게 관찰될 수 있다.
도 2(c)는 250nm격자 몰드(2차 몰드)가 도 2(a)로부터 얻어진 1차 임프린트의 표면에 더 임프린트 되었을 때 얻어진 2차 격자 패턴의 5,000x 배율 SEM 상을 보여준다. 2차 몰드는 1차 임프린트의 세로축에 수직으로 위치되었다. 2㎛로부터 300nm로의 트렌치 갭 폭의 감소가 1차 임프린트에서 명백하게 관찰될 수 있다.
도 2(d)는 250nm격자 몰드(2차 몰드)가 도 2(a)로부터 얻어진 1차 임프린트의 표면에 더 임프린트 되었을 때 얻어진 2차 격자 패턴의 6,000x 배율 SEM 상을 보여준다. 2차 몰드는 1차 임프린트의 세로축에 45°각을 이루며 위치되었다. 2㎛로부터 281nm로의 트렌치 갭 폭의 감소가 1차 임프린트에서 명백하게 관찰될 수 있다.
레지스트 고분자 층에 대한 나노임프린트 리소그래피(nanoimprint lithography; NIL)에 의해 제조된 트렌치(trench) 폭의 감소의 요약 표.
1차 임프린트 몰드 2차 임프린트 몰드
고분자 물질		 감소 후의
갭의 크기
(nm)
정렬		 퍼센트
/갭 크기의 감소 배율

2 ㎛ 격자
250 nm 격자
SU-8
550
평행		 72.5
(~ 3.6 배
감소)

2 ㎛ 격자
250 nm 격자
SU-8
300
90°		 85.0
(~6.6배
감소)

2 ㎛ 격자
250 nm 격자
SU-8
281
45°		 85.9
(~7 배
감소)
표 2는 1차와 2차 몰드 임프린팅이 다양한 정렬의 조합에서 이루어졌을 때, 레지스트 1차 구조의 트렌치 폭 감소의 요약을 제공한다. 250nm 2차 임프린트 몰드가 1차 임프린트의 세로축과 45° 또는 90°로 임프린트 되었을 때, 1차 임프린트의 트렌치 폭의 중요한 감소가 관찰될 수 있다.
점점 더 작은 차원의 임프린트를 가지는 2차 몰드가 사용되었을 때 1차 임프린트의 채널 폭에 더 큰 감소가 있음을 도 3에서 관찰할 수 있다.
실시예 3
이번 실시예에서 사용된 샘플은 실시예 1에서 묘사한 것과 같은 프로토콜(protocol)의 사용으로 준비된다. 임프린팅 프로토콜 또한 실시예 1에서 묘사된 것과 같다. 이 실시예에서는 PS 1차 구조에 패턴 해상도를 감소시키기 위한 2차 임프린트의 사용에 대해 더 설명한다.
도 4는 본 발명에서 제시된 방법에 의해 제조된 PS 구조의 SEM 상들을 보여주고, 2차 몰드의 패턴의 형태가 1차 구조의 트렌치 폭 감소에 미치는 영향이 조사된다.
도 4(a)는 2㎛ 격자 1차 몰드로 임프린팅하여 얻어진 격자 패턴을 묘사하는 3,500x 배율의 SEM 상을 보여준다. 2㎛의 트렌치 폭 갭이 1차 PS 구조에서 관찰된다. 2㎛의 트렌치 폭 갭은 사용한 격자 1차 몰드의 해상도 패턴과 합동한다.
도 4(b)는 1차 임프린트에 대해 90°로 적용된 500nm 격자 2차 몰드에 따른 2㎛ 격자 1차 몰드로 임프린팅하여 얻어진 격자 패턴을 묘사하는 5,500x 배율의 SEM 상을 보여준다. 2㎛로부터 409nm로의 트렌치 폭 갭 감소가 1차 임프린트에서 명백하게 관찰될 수 있다.
도 4(c)는 1차 임프린트에 대해 90°로 적용된 150nm 격자 2차 몰드에 따른 2㎛ 격자 1차 몰드로 처음 임프린팅하여 얻어진 격자 패턴을 묘사하는 7,500x 배율의 SEM 상을 보여준다. 2㎛로부터 150nm로의 트렌치 폭 갭 감소가 관찰될 수 있다.
도 4(d) 1차 임프린트에 대해 90°로 적용된 2㎛ 격자 2차 몰드에 따른 2㎛ 격자 1차 몰드로 처음 임프린팅하여 얻어진 격자 패턴을 묘사하는 2,300x 배율의 SEM 상을 보여준다. 2㎛로부터 1.7㎛로의 트렌치 폭 갭 감소가 관찰될 수 있다.
PS 고분자 층에 대한 나노임프린트 리소그래피(nanoimprint lithography; NIL)에 의해 제조된 갭(gap)의 크기의 요약 표.
1차 임프린트
몰드		 2차 임프린트
몰드
고분자 물질		 가장 작은 갭 크기(nm)
정렬		 퍼센트
/갭 크기의 감소 배율

2㎛ 격자
2㎛ 격자
PS
1700
90°
15%

2㎛ 격자
500 nm 격자
PS
409
90°		 79.6%
(~4-5 배
감소)

2㎛ 격자
250 nm 격자
PS
150
90°		 92.5%
(~13 배
감소)

500nm 격자
250 nm 격자
PS
263
90°		 47.4%
(~2 배
감소)

250nm 격자
250 nm 격자
PS
200
90°		 20%
(~1.7 배
감소)
표 3은 다양한 정렬에서의 1차와 2차 몰드 임프린팅으로 부터 얻어지는 PS 1차 구조의 트렌치 폭 감소의 요약을 제공한다. PS 1차 구조에 대해, 90° 정렬의 250nm 격자를 가지는 2차 임프린팅 몰드를 적용하는 경우 1차 PS 구조의 트렌치 폭 감소에 가장 효율적임을 관찰할 수 있다. 2차 몰드의 해상도가 1차 몰드의 그것과 동일한 경우 매우 작은 크기의 감소가 얻어진다는 것 또한 관찰할 수 있다.

Claims (27)

  1. 다음 단계를 포함하는 고분자 구조에 임프린트를 형성하는 방법:
    (a) 고분자 구조(polymer structure) 위에 세로 채널(longitudinal channel)의 형태인 1차 임프린트를 제공하는 단계;
    (b) 열역학적으로 변형된 부분을 포함하는 잔여층을 제거하기 위하여 상기 1차 임프린트를 에칭하는 단계; 및
    (c) 2차 임프린트를 형성하기 위하여 1차 임프린트(imprint)의 표면에 정의된 표면 패턴(pattern)을 가지는 몰드(mold)를 가압하여 1차 임프린트의 채널의 폭을 2 ~ 13배(fold)의 범위 내로 감소시키는 단계.
  2. 제 1 항에 있어서, 상기 2차 임프린트는, 상기 1차 임프린트보다 작은 차원(dimension)을 가지는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  3. 제 2 항에 있어서, 상기 1차 임프린트는 나노 크기(nano-sized) 또는 마이크로 크기(micro-sized)의 차원을 가지는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  4. 제 2 항에 있어서, 상기 1차 임프린트는 마이크로 크기의 차원을 가지고, 2차 임프린트는 나노 크기의 차원을 가지는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  5. 제 4 항에 있어서, 상기 2차 임프린트는 나노 크기 범위에 속하는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  6. 제 1 항에 있어서, 상기 2차 임프린트는 세로 채널(longitudinal channel)의 형태인 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서, 상기 가압 단계에 의해 상기 폭이 감소된 이후에, 상기 1차 임프린트의 채널의 폭은 마이크로 크기 범위에서 나노 크기 범위로 감소되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  10. 제 9 항에 있어서, 상기 가압 단계 이후에, 상기 1차 임프린트의 채널 폭이 1 마이크론 이상의 크기 범위에서 800nm 이하의 크기 범위로 감소되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  11. 제 1 항에 있어서, 고분자 구조는 포토레지스트(photoresist)로 구성되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  12. 제 11 항에 있어서, 상기 포토레지스트는 SU-8로 구성되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  13. 제 1 항에 있어서, 고분자 구조는 열가소성 고분자(thermoplastic polymer)로 구성되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법
  14. 제 13 항에 있어서, 상기 열가소성 고분자는 폴리스티렌(polystyrene; PS)을 포함하는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  15. 제 1 항에 있어서, 상기 (c)의 가압 단계는 고분자 구조의 유리 전이 온도(glass transition temperature)보다 낮은 온도에서 수행되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  16. 제 1 항에 있어서, 상기 (a) 단계는 (d) 고분자 구조의 표면에 정의된 표면 패턴을 가지는 몰드를 가압하여 그 위에 1차 임프린트를 형성하는 단계인 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  17. 제 16 항에 있어서, 상기 (c)의 가압 단계와 (d)의 가압 단계 중 적어도 하나는 다음의 조건 중 하나 이상의 조건에서 수행되는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법:
    i) 40 ~ 140℃의 범위 내의 온도 조건;
    ii) 4 ~ 6 MPa의 범위 내의 압력 조건; 및
    iii) 5 ~ 10분의 범위 내의 시간 조건.
  18. 제 1 항에 있어서, 상기 1차와 2차 임프린트는 세로 채널의 형태이고, 상기 (c)의 가압 단계는 (c)의 가압 단계 동안 1차와 2차 임프린트의 세로축 정렬각(alignment angle)이 서로 0 ~ 90°가 되도록 몰드의 방향을 맞추는 단계를 포함하는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  19. 제 18 항에 있어서, 상기 1차와 2차 임프린트의 세로축 사이의 정렬각은 서로 25 ~ 60°인 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  20. 제 1 항에 있어서, 상기 (c)의 가압 단계 전에, (e) 기판(substrate)에 고분자를 스핀 코팅(spin-coating)하여 고분자 구조를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  21. 제 20 항에 있어서, 상기 기판은 상기 고분자에 대하여 화학적으로 비활성(chemically inert)인 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  22. 제 21 항에 있어서, 상기 기판은 실리콘(silicon), 유리(glass), 금속(metal), 금속 산화물(metal oxide), 이산화 실리콘(silicon dioxide), 질화 실리콘(silicon nitride), 산화인듐주석(Indium Tin oxide), 세라믹(ceramic), 사파이어(sapphire), 고분자계(polymeric) 및 이들의 조합으로 구성된 군으로부터 선택된 것을 특징으로 하는 고분자 구조에 임프린트를 형성하는 방법.
  23. 다음의 단계를 포함하는 고분자 구조에 임프린트를 형성하는 방법:
    (a) 고분자 구조 위에 세로 채널(longitudinal channel)의 형태인 1차 임프린트를 형성하기 위하여 고분자 구조의 표면에 정의된 표면 패턴을 가진 몰드를 가압하는 단계;
    (b) 열역학적으로 변형된 부분을 포함하는 잔여층을 제거하기 위하여 상기 1차 임프린트를 에칭하는 단계; 및
    (c) 고분자 구조 위에 2차 임프린트를 형성하기 위하여 1차 임프린트의 표면에 정의된 표면 패턴을 가지는 또 다른 몰드를 가압하는 단계,
    단, (c)의 가압 단계는 채널의 길이에 따른 상기 세로 채널의 폭이 감소되는 것을 특징으로 함.
  24. 하기 단계를 포함하는 방법에 의해 제조된 임프린트된 고분자 구조:
    (a) 고분자 구조(polymer structure) 위에 세로 채널(longitudinal channel)의 형태인 1차 임프린트를 제공하는 단계;
    (b) 열역학적으로 변형된 부분을 포함하는 잔여층을 제거하기 위하여 상기 1차 임프린트를 에칭하는 단계; 및
    (c) 2차 임프린트를 형성하기 위하여 1차 임프린트(imprint)의 표면에 정의된 표면 패턴(pattern)을 가지는 몰드(mold)를 가압하여 1차 임프린트의 채널의 길이에 따른 상기 세로 채널의 폭이 2 ~ 13배(fold)의 범위 내로 감소시키는 단계.
  25. 고분자 구조 위에 나노 크기 또는 마이크로 크기의 2차 임프린트를 형성하기 위하여 다음 단계를 포함하는 방법에 의해 제조된 나노 크기 또는 마이크로 크기 임프린트된 고분자 구조:
    (a) 고분자 구조(polymer structure) 위에 세로 채널(longitudinal channel)의 형태인 나노 크기 또는 마이크로 크기의 1차 임프린트를 제공하는 단계;
    (b) 열역학적으로 변형된 부분을 포함하는 잔여층을 제거하기 위하여 상기 나노 크기 또는 마이크로 크기의 1차 임프린트를 에칭하는 단계; 및
    (c) 나노 크기 또는 마이크로 크기의 2차 임프린트를 형성하기 위하여 나노 크기 또는 마이크로 크기의 1차 임프린트(imprint)의 표면에 정의된 표면 패턴(pattern)을 가지는 몰드(mold)를 가압하여 1차 임프린트의 채널의 길이에 따른 상기 세로 채널의 폭이 2 ~ 13배(fold)의 범위 내로 감소시키는 단계.
  26. 제 24 항에 있어서, 나노 전자기학(nanoelectronics)에서 사용되는 것을 특징으로 하는 임프린트된 고분자 구조.
  27. 제 25 항에 있어서, 나노 전자기학(nanoelectronics)에서 사용되는 것을 특징으로 하는 나노 크기 또는 마이크로 크기 임프린트된 고분자 구조.
KR1020107001855A 2007-06-27 2008-06-23 임프린트된 고분자에 2차 임프린트를 형성하는 방법 KR101590075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94644307P 2007-06-27 2007-06-27
US60/946,443 2007-06-27

Publications (2)

Publication Number Publication Date
KR20100041788A KR20100041788A (ko) 2010-04-22
KR101590075B1 true KR101590075B1 (ko) 2016-02-12

Family

ID=40185894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001855A KR101590075B1 (ko) 2007-06-27 2008-06-23 임프린트된 고분자에 2차 임프린트를 형성하는 방법

Country Status (7)

Country Link
US (1) US20100193993A1 (ko)
EP (1) EP2171538A4 (ko)
JP (1) JP5395789B2 (ko)
KR (1) KR101590075B1 (ko)
AU (1) AU2008269284A1 (ko)
TW (1) TWI409582B (ko)
WO (1) WO2009002272A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283098B1 (ko) 2020-04-02 2021-07-29 주식회사 스몰머신즈 유체 분석용 칩을 제작하는 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226353A (ja) * 2011-04-19 2012-11-15 Agency For Science Technology & Research 反射防止階層構造
TWI466819B (zh) * 2011-04-27 2015-01-01 Nat Univ Tsing Hua 利用奈米壓印技術在聚合物壓電性材料上形成高深寬比的奈米柱的方法
KR101385976B1 (ko) * 2012-08-30 2014-04-16 한국전기연구원 나노-마이크로 복합 패턴 형성을 위한 몰드의 제조 방법
KR102168402B1 (ko) * 2018-07-19 2020-10-21 한국세라믹기술원 전달판, 그 제조 방법, 이를 포함하는 방열판, 및 이를 포함하는 진동판.
JP7345843B2 (ja) 2020-03-04 2023-09-19 国立研究開発法人産業技術総合研究所 マイクロウェル付きナノピラー構造基板、および、その製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046772A1 (en) 2005-10-20 2007-04-26 Agency For Science, Technology & Research Hierarchical nanopatterns by nanoimprint lithography

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
KR100335070B1 (ko) * 1999-04-21 2002-05-03 백승준 압축 성형 기법을 이용한 미세 패턴 형성 방법
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US6936194B2 (en) * 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
EP1443344A1 (en) * 2003-01-29 2004-08-04 Heptagon Oy Manufacturing micro-structured elements
KR20050112940A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 의사 음각부를 갖는 하이브리드 마스크 몰드 및 이를이용한 분리 격벽 및 에치 배리어의 제조방법
US7686970B2 (en) * 2004-12-30 2010-03-30 Asml Netherlands B.V. Imprint lithography
JP5002207B2 (ja) * 2006-07-26 2012-08-15 キヤノン株式会社 パターンを有する構造体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046772A1 (en) 2005-10-20 2007-04-26 Agency For Science, Technology & Research Hierarchical nanopatterns by nanoimprint lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283098B1 (ko) 2020-04-02 2021-07-29 주식회사 스몰머신즈 유체 분석용 칩을 제작하는 방법

Also Published As

Publication number Publication date
EP2171538A4 (en) 2011-08-17
JP5395789B2 (ja) 2014-01-22
KR20100041788A (ko) 2010-04-22
US20100193993A1 (en) 2010-08-05
TW200912546A (en) 2009-03-16
JP2010532283A (ja) 2010-10-07
WO2009002272A1 (en) 2008-12-31
TWI409582B (zh) 2013-09-21
EP2171538A1 (en) 2010-04-07
AU2008269284A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
Austin et al. 6 nm half-pitch lines and 0.04 µm2 static random access memory patterns by nanoimprint lithography
KR101590075B1 (ko) 임프린트된 고분자에 2차 임프린트를 형성하는 방법
JP5596133B2 (ja) ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
US6893966B2 (en) Method of patterning the surface of an article using positive microcontact printing
KR101097557B1 (ko) 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이
US8226838B2 (en) Method of forming polymer features by directed self-assembly of block copolymers
JP5638523B2 (ja) ポリマー構造上にインプリントを作製する方法
NL2007940A (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography.
CA2525364A1 (en) Nanoimprint lithograph for fabricating nanoadhesive
Nagel et al. Large area nano-transfer printing of sub-50-nm metal nanostructures using low-cost semi-flexible hybrid templates
US6897158B2 (en) Process for making angled features for nanolithography and nanoimprinting
Lohse et al. Versatile fabrication method for multiscale hierarchical structured polymer masters using a combination of photo-and nanoimprint lithography
EP1787164B1 (de) Verfahren zur strukturierung eines substrats und vorrichtung hierzu
Yu et al. Fabrication of 30 nm pitch imprint moulds by frequency doubling for nanowire arrays
Park et al. Chemical patterning of sub-50-nm half pitches via nanoimprint lithography
US6777167B2 (en) Method of producing an etch-resistant polymer structure using electron beam lithography
Sasaki et al. Photomask process development for next generation lithography
JP2007129217A (ja) 半導体デバイス製造におけるフォトリソグラフィ法
JP3953412B2 (ja) ポジ型マイクロコンタクト印刷を使用して物品の表面にパターンを形成する方法
US7897301B2 (en) Fine pattern forming method and stamper
Hu Ultrahigh resolution electron beam lithography for molecular electronics
KR101984054B1 (ko) 미세 패턴의 형상 제어 방법
JPH03141632A (ja) パターン形成法及び半導体装置の製造方法
EP1485757B1 (en) Method of producing an etch-resistant polymer structure using electron beam lithography
Abad et al. Soft lithographic patterning of oxide thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 4