KR101561549B1 - 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법 - Google Patents

금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101561549B1
KR101561549B1 KR1020090021810A KR20090021810A KR101561549B1 KR 101561549 B1 KR101561549 B1 KR 101561549B1 KR 1020090021810 A KR1020090021810 A KR 1020090021810A KR 20090021810 A KR20090021810 A KR 20090021810A KR 101561549 B1 KR101561549 B1 KR 101561549B1
Authority
KR
South Korea
Prior art keywords
thin film
metal compound
compound thin
metal
content
Prior art date
Application number
KR1020090021810A
Other languages
English (en)
Other versions
KR20100103268A (ko
Inventor
전성진
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020090021810A priority Critical patent/KR101561549B1/ko
Publication of KR20100103268A publication Critical patent/KR20100103268A/ko
Application granted granted Critical
Publication of KR101561549B1 publication Critical patent/KR101561549B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법에 관한 것으로, 기판 상에 금속 탄화물이 제 1 함량으로 함유된 제 1 금속 화합물 박막을 형성하는 단계 및 상기 제 1 금속 화합물 박막 상에 상기 금속 탄화물이 상기 제 1 함량보다 적은 제 2 함량으로 함유된 제 2 금속 화합물 박막을 형성하는 단계를 포함하는 금속 화합물 박막 형성 방법 그리고, 이를 통해 제작된 금속 화합물 박막 및 이를 갖는 반도체 소자의 제조 방법을 제공한다.
이와 같이 본 발명은 질소 및/또는 탄소 함유 가스를 플라즈마화 하기 위한 RF 파워를 조절하거나, 증착 공정의 공정 온도를 조절하여 금속 화합물 박막 내의 금속 탄화물의 함량을 조절할 수 있다.
금속 탄화물, 금속 질화물, 전구체, 플라즈마, 증착 온도, RF 파워

Description

금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법{METAL COMPOUND THIN FILM AND METHOD FOR MANUFACTURING THERE OF AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING THE SAME}
본 발명은 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법에 관한 것으로, 수십나노급 이하에서 사용되는 고유전율막의 열화를 방지하고, 박막의 표면 거칠기와 일함수를 개선하여 접촉 저항을 줄일 수 있는 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 경우 그 사이즈가 지속적으로 줄어 들어 근래에는 서브마이크로급(일반적으로 50 내지 100nm급) 소자 및 그 이하의 수십나노급 소자들이 양산되고 있다. 그리고, 이와 같은 수십나노급 소자 제작을 위해 고유전율 박막을 사용한다. 이러한 고유전율 박막으로는 하프늄 및 지르코늄 산화물막이 사용된다.
그리고, 종래에는 반도체 소자의 금속 배선 및 금속 전극 제작을 위해 금속 화합물 박막을 사용하였다. 이러한 금속 화합물 박막의 경우 그 특성이 우수하여 수십나노급 소자의 배선 및 전극으로 사용되고 있다. 이러한 금속 화합물 박막으로는 티타늄 및 티타늄 질화막이 사용된다.
하지만, 고유전율 박막 상에 금속 화합물 박막을 증착하는 경우 고유전율 박막이 열화되는 문제가 발생하였다. 그리고, 이러한 고유전율 박막의 열화로 인해 소자 특성이 변화되거나, 소자가 정상적으로 동작하지 않는 문제가 발생하였다.
이는 금속 화합물 박막 제조를 위한 원료 물질 내에 함유된 염소기가 그 원인으로, 특히 금속 화합물 박막으로 티타늄 질화막을 사용하는 경우, 이 티타늄 질화막 제조를 위해 사용되는 전구 물질로는 사염화티타늄(TiCl4)가 사용된다. 사염화티타늄을 이용한 증착 공정을 통해 티타늄 질화막을 증착하는 경우, 증착 공정시 발생한 염소기에 의해 고유전율 박막의 표면이 열화되는 문제가 발생한다.
더욱이 소자의 사이즈가 줄어드는 수십나노급 소자에서는 이러한 고유전율 박막의 표면 열화로 인해 소자 특성 또한 열화되는 문제가 발생한다. 예를 들어 반도체 소자의 커패시터 제작시, 고유전율 유전체 박막 상에 금속 화합물 박막을 증착하여 전극을 형성한다. 전극 형성시 고유전율 유전체 박막의 표면이 열화됨으로 인해 커패시터의 전체 커패시턴스가 감소하게 되는 문제가 발생한다.
또한, 금속 박막으로 티타늄막을 사용하는 경우 티타늄막 제조를 위해 사용되는 플라즈마화된 수소 함유 가스에 의해 고유전율 박막의 표면이 환원되는 문제가 발생한다.
그리고, 기존의 사염화티타늄을 사용하여 제작된 티타늄 질화막의 경우 그 표면 거칠기가 거칠다. 즉, 돌출부와 오목부간의 차가 커지게 되어 일부 영역에서는 볼록하게 돌출되고, 일부 영역에서는 오목하게 들어가게 된다. 따라서, 수십나노급 소자에서 실린더 구조의 커패시터를 제작하는 경우 실린더 간의 간격이 매우 작기 때문에 티타늄 질화막 전극의 경우 실린더 내부에서 인접 커패시터의 전극들 간이 전기적으로 합선되는 문제가 발생한다. 이로인해 반도체 소자가 정상 동작을 하지 못하게 되는 단점이 있다.
상기와 같은 문제를 해결하기 위해 최근에는 사염화티타늄과 같은 염소기가 함유된 원료물질 대신 금속 유기물 전구체를 이용하여 금속 화합물 박막을 제작하였다.
하지만, 금속 유기물 전구체를 원료물질로 하여 금속 화합물 박막을 제작하는 경우에는 금속 화합물 박막 내에 탄소가 불균일하게 잔류하고, 이는 금속 화합물 박막의 저항을 증가시키는 단점이 있다.
이에 본 발명은 금속 유기물 전구체를 이용한 금속 화합물 박막의 제작 공정을 조절하여 고유전율 박막의 표면 열화를 방지하고, 박막의 표면 거칠기를 감소시키고, 일함수를 개선하여 접촉 저항을 줄일 수 있는 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 기판 상에 금속 탄화물이 제 1 함량으로 함유된 제 1 금속 화합물 박막을 형성하는 단계 및 상기 제 1 금속 화합물 박막 상에 상기 금속 탄화물이 상기 제 1 함량보다 적은 제 2 함량으로 함유된 제 2 금속 화합물 박막을 형성하는 단계를 포함하는 금속 화합물 박막 형성 방법을 제공한다.
상기 제 1 함량은 박막 전체 함량의 0.7 내지 10% 이고, 상기 제 2 함량은 0.7% 이하인 것이 효과적이다.
탄소가 함유된 금속 유기물 전구체와, 플라즈마화된 질소 함유 가스를 이용하여 상기 제 1 및 제 2 금속 화합물 박막을 형성하는 것이 가능하다.
상기 제 1 금속 화합물 박막을 형성하는 단계는, 제 1 공정 온도에서 제 1 RF 파워를 인가하여 질소 함유 가스를 플라즈마화 하고, 상기 제 2 금속 화합물 박막을 형성하는 단계는, 상기 제 1 RF 파워보다 낮은 제 2 RF 파워를 인가하여 질소 함유 가스를 플라즈마화하는 것이 바람직하다.
상기 제 2 금속 화합물 박막은 상기 제 1 공정 온도보다 낮은 제 2 공정 온도에서 형성되고, 상기 제 1 공정 온도는 270 내지 300도이고, 상기 제 1 RF 파워는 11000 내지 20000W이며, 상기 제 2 공정 온도는 200 이상 270도 이하이고, 상기 제 2 RF 파워는 7000W 이상 11000W 이하인 것이 바람직하다.
상기 제 1 및 제 2 금속 화합물 박막은 알루미늄(Al)화합물, 티타늄(Ti)화합물, 탄탈늄(Ta)화합물, 하프늄(Hf)화합물 중 적어도 어느 하나를 사용하는 것이 가능하다.
상기 제 1 및 제 2 금속 화합물 박막으로 질화 티타늄막을 사용하고, 상기 금속 탄화물로 탄화 티타늄을 사용하는 것이 효과적이다.
또한, 본 발명에 따른 탄소가 함유된 금속 유기물 전구체와 플라즈마화된 질소 함유 가스를 이용하여 박막을 증착하되, 상기 박막 증착시 질소 함유 가스를 플라즈마화하기 위한 RF 파워 및 공정 온도 중 적어도 하나를 가변시키는 금속 화합물 박막 형성 방법을 제공한다.
상기 RF 파워 및 공정 온도 중 적어도 하나를 박막 증착 공정 동안 순차적으 로 변화시키는 것이 가능하고, 상기 RF 파워 및 공정 온도 중 적어도 하나를 박막 증착 공정 동안 연속적으로 변화시키는 것이 가능하다.
상기 RF 파워의 가변 범위는 7000 내지 20000W 이고, 상기 공정 온도의 가변 범위는 200 내지 300도인 것이 바람직하다.
또한, 본 발명에 따른 제 1 함량의 금속 탄화물이 함유된 제 1 박막 및 상기 제 1 함량보다 적은 제 2 함량의 금속 탄화물이 함유된 제 2 박막을 포함하는 금속 화합물 박막을 제공한다.
상기 제 1 함량은 박막 전체 함량의 0.7 내지 10% 이고, 상기 제 2 함량은 0.7% 이하인 것이 효과적이다.
상기 제 1 및 제 2 박막은 알루미늄(Al)화합물, 티타늄(Ti)화합물, 탄탈늄(Ta)화합물, 하프늄(Hf)화합물 중 적어도 어느 하나를 사용하는 것이 가능하다.
상기 제 1 및 제 2 박막으로 질화 티타늄막을 사용하고, 상기 금속 탄화물로 탄화 티타늄을 사용하는 것이 효과적이다.
상기 제 1 및 제 2 박막이 다수번 적층되거나, 상기 제 2 함량 보다 작은 제 3 함량의 금속 탄화물이 함유된 제 3 박막을 더 포함하는 것이 가능하다.
또한, 본 발명에 따른 하부 구조물이 형성된 반도체 기판을 마련하는 단계와, 상기 하부 구조물 상에 금속 탄화물이 제 1 함량으로 함유된 제 1 금속 화합물 박막을 형성하는 단계와, 상기 제 1 금속 화합물 박막 상에 상기 금속 탄화물이 상기 제 1 함량보다 적은 제 2 함량으로 함유된 제 2 금속 화합물 박막을 형성하는 단계 및 식각 마스크를 이용한 식각 공정을 통해 상기 제 1 및 제 2 금속 화합물을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
상기 제 1 함량은 박막 전체 함량의 0.7 내지 10% 이고, 상기 제 2 함량은 0.7% 이하이고, 탄소가 함유된 금속 유기물 전구체와, 플라즈마화된 질소 함유 가스를 이용하여 상기 제 1 및 제 2 금속 화합물 박막을 형성하는 것이 가능하다.
270 내지 300도의 공정 온도와 11000 내지 20000W의 RF 파워를 인가하여 상기 제 1 금속 화합물 박막을 형성하고, 200도 이상 270도 이하의 공정 온도와 7000W 이상 11000W 이하의 RF 파워를 인가하여 상기 제 2 금속 화합물 박막을 형성하는 것이 바람직하다.
상술한 바와 같이 본 발명은 금속 유기물 전구체와 플라즈마화된 불활성 가스(즉, 탄소 라디칼)을 이용하여 금속 화합물 박막을 형성하여 하부 구조물(즉, 고유전유 박막)의 열화를 방지할 수 있다.
또한, 본 발명은 불활성 가스에 질소 및 탄소 함유 가스를 첨가하고 이를 플라즈마화 하기 위한 RF 파워를 조절하거나, 증착 공정의 공정 온도를 조절하여 금속 화합물 박막 내의 금속 탄화물의 함량을 조절할 수 있다.
또한, 본 발명은 기판(즉, 하부 구조물)에 접하는 영역에서의 금속 탄화물의 함량이 다른 영역에 보다 많게 하여 경계면에서의 접촉 저항을 줄일 수 있다.
또한, 본 발명은 금속 탄화물 함량을 일정 범위 내에서 증가 및/또는 감소 시키거나 전체 박막 내에서 금속 탄화물의 함량을 균일하게 하여 박막의 비저항을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1 및 도 2는 본 발명의 제 1 실시예에 따른 금속 화합물 박막의 제조 방법을 설명하기 위한 단면도이다. 도 3은 탄화 티타늄 함유량에 따른 비저항 비율을 나타낸 그래프이다. 도 4는 RF 파워에 따른 탄화 티타늄 함유량 및 비저항 비율을 나타낸 그래프이다. 도 5는 웨이퍼 온도에 따른 탄화티타늄 함유량의 비를 나타낸 그래프이다.
본 실시예에 따른 금속 화합물 박막 제조 방법은 도 1에 도시된 바와 같이 기판(100) 상에 제 1 공정 조건을 통해 제 1 금속 화합물 박막(110)을 형성한다.
이때, 기판(100)으로는 반도체 기판을 사용하는 것이 바람직하다. 물론 이에 한정되지 않고, 상기 기판(100)으로 절연성 기판을 사용할 수 있다. 그리고, 상기 기판(100) 상에는 반도체 소자 제작을 위한 다양한 하부 구조물이 형성될 수도 있다. 예를 들어 그 상부에 고유전율 박막이 형성된 기판(100)을 사용할 수도 있다.
상기와 같은 하부 구조물이 형성된 기판(100) 상에 제 1 공정 조건으로 탄화 금속(즉, 금속 탄화물)이 제 1 함량으로 함유된 제 1 금속 화합물 박막(110)을 형성한다.
이때, 제 1 금속 화합물 박막(110)을 형성하기 위해 탄소가 함유된 금속 유기물 전구체(metal organic precursor)를 사용한다. 그리고, 반응 가스로 질소(N) 함유 가스를 사용하되, 이를 플라즈마화하여 사용한다. 이때, 제 1 RF 파워를 인가하여 질소 함유 가스를 플라즈마화하고, 제 1 증착 온도에서 증착 공정을 수행하여 제 1 금속 화합물 박막(110)을 형성한다.
즉, 챔버 내의 반응 공간에 위치한 기판 안치부에 상기 기판(100)을 안치한다. 그리고, 기판(100)을 상기 제 1 증착 온도로 가열한다. 이후, 금속 유기물 전구체를 반응 공간에 공급하고, 이와 동시에 플라즈마화된 질소 함유 가스를 반응 공간에 공급하여 제 1 금속 화합물 박막(110)을 형성한다. 이러한 제조 과정에 의해 기판 상에는 탄화 금속이 함유된 금속 질화물이 형성된다. 물론 상기와 같은 제작 방법 이외에 다양한 반도체 제작 방법이 적용될 수 있다. 그 일예로, 반응 공간에 금속 유기물 전구체를 공급한다. 이어서, 퍼지가스로 기판(100)에 흡착되지 않은 금속 유기물 전구체를 퍼지한다. 이어서, 플라즈마화된 질소 함유 가스를 반응 공간에 공급하고, 이후 퍼지가스로 미반응된 플라즈마화된 질소 함유 가스를 퍼지하여 제 1 금속 화합물 박막(110)을 형성할 수도 있다. 여기서, 상기 제 1 증착 온도는 기판(100)의 온도를 지칭한다. 그리고, 본 실시예에서는 금속 유기물 전구체를 원료로 사용함으로 인해 염소기에 의한 하부 구조물(예를 들어 고유전율 박 막)의 손상(즉, 열화)을 방지할 수 있다.
여기서, 상기 금속 화합물로 알루미늄(Al)화합물, 티타늄(Ti)화합물, 탄탈늄(Ta)화합물, 하프늄(Hf)화합물 중 적어도 어느 하나를 사용할 수 있다.
여기서, 상기 탄화 금속은 금속 및/또는 금속 화합물과 탄소(C)가 반응하여 형성된 화합물을 지칭한다. 본 실시예에서 상기 탄화 금속의 함량은 탄소의 함량과 동일하다.
하기에서는 금속 화합물중 티타늄(Ti) 화합물을 중심으로 설명한다.
예를 들어 상기 제 1 금속 화합물 박막(110)으로 질화 티타늄막(TiN)을 사용하는 경우, 질화 티타늄막(TiN) 내에 탄화 티타늄막(TiC)이 제 1 함량으로 함유되어 있다. 이때, 상기 제 1 함량으로는 0.7 내지 10% 인 것이 효과적이다. 이는 전체를 100으로 할 경우 0.7 내지 10% 함유됨을 의미한다. 바람직하게는 0.7 내지 5%인 것이 좋다. 상기 함량은 중량%를 지칭한다. 이는 도 3 및 도 4에 도시된 바와 같이 상기 범위로 유지하는 것이 비저항을 낮출 수 있고, 제 1 금속 화합물 박막(110) 형성을 위해 필요한 공정 에너지도 절감할 수 있다. 그리고, 상기 비율로 탄화 티타늄(TiC)이 함유되는 경우에는 도 3 및 도 4에 도시된 바와 같이 질화 티타늄(TiN)으로 구성된 막에 비하여 비저항 비율이 감소함을 할 수 있다. 이는 상기 함량 범위의 탄화 티타늄(TiC)이 질화 티타늄(TiN)의 입계 및/또는 입자내에 함유됨으로 인해 제 1 금속 화합물 박막(110)의 비저항을 낮출 수 있다.
그리고, 상기의 탄화 티타늄(TiC)은 다아이몬드와 같은 염화나트륨구조를 갖는다. 따라서, 탄화 티타늄(TiC)의 경우 강도, 경도, 내마모성, 화학 및 열적 안 정성이 우수하다. 그리고, 그 비저항은 티타늄보다 약간 높은 4.2 μΩ㎝를 갖는다. 그리고, 일함수가 약 4eV 미만의 값을 갖는다. 따라서, 본 실시예에서와 같이 탄화 티타늄(TiC)이 질화 티타늄(TiN)의 입계 및 입자내에 함유된 제 1 금속 화합물 박막(110)을 기판(100) 상에 형성함으로 인해 계면 접촉 저항을 낮출 수 있다. 이는 탄화 티타늄(TiC)이 일함수가 낮은 금속과 유사한 특성을 가지기 때문이다.
상기 설명에서는 질화 티타늄(TiN) 내에 탄화 티타늄(TiC)이 제 1 함량으로 함유됨을 중심으로 설명하였다. 하지만, 앞서 언급한 바와 같이 상기 탄화 티타늄(TiC)의 함량은 탄소(C)의 함량을 지칭하는 것으로 상기 질화 티타늄(TiN) 내에 탄화 티타늄(TiC)은 물론 탄질화 티타늄(TiNC)도 함유될 수 있다. 본 실시예에서는 이둘을 통칭하여 탄화 티타늄(TiC)로 한다.
본 실시예에서는 상술한 바와 같은 질화 티타늄(TiN) 내에 제 1 함량의 탄화 티타늄(TiC)이 함유되도록 하기 위해 금속유기물 전구체로 TDMAT(Tetrakis Dimethylamino Titanium)를 사용하고, 플라즈마화된 질소 함유 가스를 사용한다. 물론 상기 금속 유기물 전구체로 TTIP(Titanium-tetra-isopropoxide), TDEAT(Tetrakis Diethylamino Titanium), TEMAT(tetrakis(ethylmethylamino)titanium) 중 어느 하나를 사용할 수도 있다. 또한, 질소 함유 가스로 N2, HCN 중 어느 하나를 사용할 수 도 있다.
그리고, 질소 함유 가스를 플라즈마화하기 위해 11000 내지 20000W의 제 1 RF 파워를 인가한다. 그리고, 제 1 금속 화합물 박막(110) 증착을 위해 270 내지 300도의 제 1 증착 온도 범위에서 증착 공정을 진행한다. 박막 증착을 위한 온도범위는 사용되는 금속유기물 전구체의 열분해 특성에 따른다. 이때, 질소 함유 가스는 외부에서 플라즈마화되어 챔버 내로 제공될 수도 있다.
즉, 본 실시예에서는 기판(100)의 온도를 300도 이하로 가열한 상태에서 높은 플라즈마 에너지를 갖는 플라즈마(즉, 고에너지의 질소 라디칼)를 반응 공간에 제공한다. 이를 통해 금속유기물 전구체가 분해되어 금속 질화막을 형성하고, 분해시 방출되는 탄소에 의해 금속 탄화물막이 형성된다. 이러한 반응은 원자층 증착 거동과 유사한 형태로 진행된다. 즉, 최초 반응기(즉, 챔버) 내부로 유입된 금속 유기물 전구체와 이를 분해/반응하기 위해 유입된 질소 라디칼이 상호 반응하고, 이를 통해 형성된 탄소/탄소화합물이 반응기 내부로 유입된 질소 라디칼에 의하여 칸화금속 및/또는 탄질화 금속을 형성한다. 물론 반응 후 최종 부산물은 배기라인을 통해 배기된다. 물론 이에 한정되지 않고, 플라즈마를 이용한 원자층 증착을 통해 형성할 수도 있다.
여기서, 본 실시예에서는 질소 함유 가스를 플라즈마화하기 위한 RF 파워에 따른 제 1 금속 화합물 박막(110)의 변화를 살펴보기 위해 RF 파워를 제외한 다른 공정 조건을 일정하게 한 상태에서 RF 파워를 8000에서 15000W까지 가변(즉, 변화)시켜 가면서 기판 상에 제 1 금속 화합물 박막(110)을 형성하였다. 이에 따라 RF 파워에 따른 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC)의 함유량과 비저항 비율을 측정하여 이를 도 4의 그래프로 나타내었다.
도 4의 실선과 같이 RF 파워가 증가할 수록 제 1 금속 화합물 박막(110)내의 탄화 티타늄(TiC) 함유량도 증가한다. 그리고, 도 4의 점선과 같이 RF 파워가 증가할 수록 제 1 금속 화합물 박막(110)의 비저항 비율은 감소한다. 이에 본 실시예에서는 제 1 RF 파워를 상기 범위로 조절하여 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC) 함량과 비저항 비율을 일정 범위 내로 제어할 수 있게 된다.
도 4의 실험 결과는 RF 파워에 따른 탄화 티타늄(TiC)의 함유량의 경향을 보기 위한 것이다. 따라서, RF 파워가 증가할 수록 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC)의 함유량이 증가한다. 이에 제 1 금속 화합물 박막(110)을 제조하기 위한 제 1 RF 파워의 범위는 상술한 범위보다 더 클 수도 있다. 즉, 상기 제 1 RF 파워의 범위보다 약 30% 정도 더 큰 것이 효과적이다. 이와 같이 30% 큰 범위보다 더 클 경우에는 과도한 RF 파워로 인한 문제가 발생할 수 있다.
또한, 본 실시예에서는 증착 온도에 따른 제 1 금속 화합물 박막(110)의 변화를 살펴보기 위해 다른 공정 조건을 일정하게 유지한 상태에서 웨이퍼 온도를 가변시켜 기판(100) 상에 제 1 금속 화합물 박막(110)을 형성하였다. 그리고, 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC)의 함유량을 측정하고 이를 도 5의 그래프로 나타내었다.
도 5의 그래프와 같이 증착 온도(즉, 웨이퍼 온도)가 증가할 수록 제 1 금속 화합물 박막(110)내의 탄화 티타늄(TiC) 함유량도 증가한다. 따라서, 본 실시예에서는 제 1 증착 온도를 상술한 범위로 조절하여 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC) 함량을 목표로 하는 범위 내로 제어할 수 있다.
그리고, 도 5의 실험 결과 또한, 증착 온도에 따른 탄화 티타늄(TiC)의 함유 량의 경향을 보기 위한 것이다. 이에 증착 온도가 증가할 수록 제 1 금속 화합물 박막(110) 내의 탄화 티타늄(TiC)의 함유량이 증가한다. 하지만, 앞서 언급한 300도 이상의 온도에서는 제 1 금속 화합물 박막(110) 증착을 위한 금속 유기물 전구체의 자연분해가 가속화되어 탄소 화합물 형성이 억제되는 단점이 있다. 따라서, 예시한 금속 유기물전구체를 사용한 경우 제 1 증착 온도를 270 내지 300도 범위 내로 유지하는 것이 효과적이다.
기판(100)의 온도가 높을 때에는 열 에너지에 의해 탄소가 높은 에너지를 갖게 된다. 그리고, 상기 탄소는 챔버 내부로 유입되는 높은 에너지의 질소 라디칼과 반응하여 여기된다. 이때, 여기된 탄소가 제 1 금속 화합물 박막(110) 내에서 탄화 티타늄(TiC)을 형성하게 된다. 즉, 질화 티타늄(TiN) 내의 탄화 티타늄(TiC)의 함량은 열 에너지에 의해서도 제어되고, 질소 라디칼의 에너지에 의해서도 제어된다. 이와 같이 본 실시예에서는 탄화 티타늄의 함량을 증착 온도와 RF 파워로 조절하여 목표로 하는 박막 특성을 획득할 수 있다.
이어서, 도 2에 도시된 바와 같이 제 1 금속 화합물 박막(110) 상에 제 2 공정 조건을 통해 제 2 금속 화합물 박막(120)을 형성한다.
제 2 공정 조건은 상기 제 1 공정 조건의 제 1 RF 파워보다 낮은 제 2 RF 파워를 갖고, 상기 제 1 공정 온도보다 낮은 제 2 공정 온도를 갖는다. 이를 통해 탄화 금속(즉, 금속 탄화물)이 제 1 함량보다 작은 제 2 함량으로 함유된 제 2 금속 화합물 박막(120)을 형성한다.
즉, 예를 들어 상기 제 2 금속 화합물 박막(120)으로 질화 티타늄막(TiN)을 사용하는 경우, 질화 티타늄막(TiN) 내에 탄화 티타늄막(TiC)이 제 2 함량으로 함유된다. 이때, 제 2 함량은 0.7% 이하인 것이 효과적이다. 이는 제 2 금속 화합물 박막(120)으로 탄화 티타늄(TiC)이 함유되지 않은 순수한 질화 티타늄막(TiN)을 사용할 수 있기 때문이다.
상기와 같은 제 2 금속 화합물 박막(120)을 제작하기 위해서는 기판(100)을 제 2 공정 온도로 가열한 상태에서 금속유기물 전구체를 반응 공간에 제공하고, 제 2 RF 파워에 의해 플라즈마화된 질소 함유 가스를 공급한다.
이때, 상기 제 2 공정 온도는 200 내지 270도 이하인 것이 효과적이고, 제 2 RF 파워는 7000 내지 11000W 이하인 것이 효과적이다. 상기와 같은 제 2 공정 온도와 제 2 RF 파워를 인가하여 증착 공정을 진행 함으로 인해 도 4 및 도 5에 도시된 바와 같이 제 2 금속 화합물 박막(120) 내의 탄화 티타늄(TiC)의 함량을 0.7%이하로 유지할 수 있다. 물론 제 2 공정 온도와 제 2 RF 파워를 상기 범위보다 작게 할 경우에는 탄화티타늄이 함유된 박막이 잘 형성되지 않는 단점이 있다.
상술한 바와 같이 기판(100) 상에 제 1 및 제 2 금속 화합물 박막(110, 120)을 형성하되, 이들의 증착 공정 조건을 가변시켜 진행함으로 인해 금속 화합물 박막 내의 금속 탄화물의 함량을 가변시킬 수 있다. 이때, 제 1 금속 화합물 박막(110)과 제 2 금속 화합물 박막(120)을 교번으로 증착할 수도 있다. 그리고, 상기 제 1 및 제 2 금속 화합물 박막(110, 120)는 단일 챔버에서 인시츄로 진행되는 것이 바람직하다.
이를 통해 본 실시예에서는 금속 탄화물의 함량이 서로 다른 두층의 금속 화 합물 박막을 제작할 수 있다.
그리고, 본 실시예에서는 하부 구조물이 형성된 기판(100)과 접하는 영역에 금속 탄화물의 함량이 더 많은 제 1 금속 화합물 박막(110)을 형성한다. 이를 통해 제 1 금속 화합물 박막(110)의 비저항을 낮춤으로 인해 기판(100)과의 계면에서의 접촉 저항을 낮출 수 있다. 또한, 제 1 금속 화합물 박막(110)이 배리어 역할을 하여 기존의 다층 배리어막 형성 공정을 간략화할 수도 있다.
물론 본 실시예의 금속 화합물 박막은 상술한 설명에 한정되지 않고, 다양한 변형이 가능하다.
도 6 내지 도 8은 제 1 실시예의 변형예에 따른 금속 화합물 박막 및 이의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 6에 도시된 바와 같이 기판(100) 상에 금속 화합물 박막(130)을 형성하되, 금속 탄화물의 함량이 서로 다른 다수의 박막(130-a 내지 130-d)을 적층하여 형성한다. 이를 위해 도 6의 (a) 및 (b)에 도시된 바와 같이 금속 화합물 박막(130) 형성시 RF 파워 및/또는 공정 온도를 순차적으로 변화(즉, 감소)시킨다.
즉, RF 파워 및/또는 공정 온도를 4단계로 감소시켜 증착 공정을 수행하여 제 1 내지 제 4 금속 화합물 박막(130-a 내지 130-b)을 형성한다.
즉, 가장 높은 제 1 RF 파워 및/또는 제 1 공정 온도 조건으로 제 1 금속 화합물 박막(130-a)을 형성한다. 이어서, RF 파워 및/또는 공정 온도를 조절하여, 제 1 RF 파워보다 낮은 제 2 RF 파워 및/또는 제 1 공정 온도보다 낮은 제 2 공정 온도 조건으로 제 2 금속 화합물 박막(130-b)을 형성한다. 이어서, 각기 제 2 RF 파 워 및/또는 제 2 공정 온도 보다 낮은 제 3 RF 파워 및/또는 제 3 공정 온도로 제 3 금속 화합물 박막(130-c)을 형성한다. 그리고, 가장 낮은 제 4 RF 파워 및/또는 제 4 공정 온도로 제 4 금속 화합물 박막(130-d)을 형성한다.
상기와 같은 조건으로 제 1 내지 제 4 금속 화합물 박막(130-a 내지 130-d)를 형성하여, 각 금속 화합물 박막 내의 금속 탄화물의 함량을 서로 다르게 조절할 수 있다. 이때, 제 1 금속 화합물 박막(130-a) 내의 금속 탄화물의 함량이 가장 높고, 제 4 금속 화합물 박막(130-d) 내의 금속 탄화물 함량이 가장 낮다.
도 6에서는 제 1 내지 제 4 금속 화합물 박막(130-a 내지 130-d)의 두께가 서로 동일하게 도시하였다. 하지만, 이에 한정되지 않고, RF 파워 및/또는 공정 온도에 의한 공정 시간을 가변하여 박막들의 두께를 서로 다르게 할 수 있다. 예를 들면 금속 탄화물의 함량이 가장 작은 제 4 금속 화합물 박막(130-d)의 두께가 가장 두껍게 형성할 수 있다.
또한, 도 7의 변형예에 도시된 바와 같이 기판(100) 상에 금속 화합물 박막(140)을 형성하되, 금속 화합물 박막(140) 내의 금속 탄화물의 함량이 깊이 방향(즉, 금속 화합물 박막(140)의 상측 표면에서 내측으로 연장된 방향)으로 증가하도록 한다. 즉, 금속 탄화물의 함량이 그 표면에서 가장 낮고 내측으로 갈수록 점차 증가하다가 기판(100)과 접하는 면에서의 함량이 가장 높은 것이 바람직하다.
이를 위해 도 7의 (a) 및 (b)에 도시된 바와 같이 금속 화합물 박막(140) 형성시 RF 파워 및/또는 공정 온도를 연속적으로 변화(즉, 감소)시킨다. 이를 통해 기판(100)과의 접합면에서 상측 방향으로 갈 수록 금속 탄화물의 함량이 줄어드는 금속 화합물 박막(140)을 제작할 수 있다.
상술한 설명에서 상기 RF 파워의 가변 범위는 7000 내지 20000W 이고, 상기 공정 온도의 가변 범위는 200 내지 300도인 것이 효과적이다. 그리고, 상기 금속 탄화물의 함량은 최대 10%범위 내에서 가변되는 것이 효과적이다.
또한, 도 8의 변형예에 도시된 바와 같이 기판(100) 상에 금속 화합물 박막(140)을 형성하되, 금속 화합물 박막(140) 내의 금속 탄화물의 함량이 깊이 방향으로 균일하도록 한다. 즉, 금속 화합물 박막(140) 내의 금속 탄화물이 균일하게 분포되도록 한다.
이는 앞서 언급한 바와 같이 공정 중의 RF 파워 및/또는 공정 온도를 일정하게 조절하여 제어할 수 있다. 이때, 금속 화합물 박막(140) 내의 금속 탄화물의 함량은 0.2 내지 10%인 것이 효과적이다.
이와 같이 금속 화합물 박막(140) 내에 금속 탄화물이 국부적으로 집중 되지 않고, 박막 전체에 대하여 균일하게 분포되도록 하여 금속 화합물 박막(140)의 막질을 향상시킬 수 있다. 즉, 박막의 비저항을 줄이고, 박막 표면의 거칠기를 줄일 수 있다.
상술한 설명에서는 금속 질화물 내측에 함유되는 금속 탄화물의 함량을 조절함에 관해 설명하였다. 하지만, 이에 한정되지 않고, 금속 탄화물로 이루어진 금속 화합물 박막을 기판(즉, 저유전율 박막이 형성된 기판) 상에 형성하고, 그 상부에 금속 질화물로 이루어진 금속 화합물 박막을 형성하여 목표로 하는 금속 화합물 박막을 제작할 수도 있다.
하기에서는 상술한 본 발명의 제 2 실시예에 따른 금속 화합물 박막 및 이의 제조 방법을 설명한다. 후술되는 설명중 상술한 제 1 실시예에 따른 설명과 중복되는 설명은 생략한다. 제 2 실시예의 기술은 제 1 실시예에 적용 될 수도 있다.
도 9 및 도 10은 본 발명의 제 2 실시예에 따른 금속 화합물 박막의 제조 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 기판(200) 상에 제 1 금속 화합물 박막(210)을 형성한다. 상기 제 1 금속 화합물 박막(210)으로 금속 탄화물막을 사용한다.
본 실시예에서는 제 1 금속 화합물 박막(210)으로 탄화 티타늄(TiC)를 사용한다. 물론 이에 한정되지 않고, 앞선 제 1 실시예에서 설명한 금속들을 이용한 금속 탄화물을 사용할 수 있다.
상기 제 1 금속 화합물 박막(210) 즉, 탄화 티타늄(TiC) 박막을 형성하기 위한 원료 물질로 금속유기물 전구체로 TDMAT(Tetrakis Dimethylamino Titanium)를 사용하고, 반응 가스로 탄소 함유 가스를 사용한다.
물론 상기 제 1 금속 화합물 박막(210)으로 탄질화 티타늄(TiNC)을 사용할 수도 있다. 이때, 탄질화 티타늄(TiNC)를 사용하는 경우, 금속 유기물 전구체와 플라즈마화된 질소 함유 가스를 사용하는 것이 효과적이다. 이때, 질소 함유 가스를 플라즈마화하기 위한 RF 파워는 15,000W 이상인 것이 효과적이다. 물론 최대 20,000W이하인 것이 바람직하다. 이는 RF 파워가 클 경우 질소 라디칼에 의해 하부 구조물 즉, 기판(200)이 손상되기 때문이다.
이어서, 도 10에 도시된 바와 같이 제 1 금속 화합물 박막(210) 상에 제 2 금속 화합물 박막(220)을 형성하되, 제 1 및 제 2 금속 화합물 박막(210, 220)을 단일 챔버 내에서 인시츄로 진행하는 것이 효과적이다.
여기서, 제 2 금속 화합물 박막(220)으로 금속 질화물막을 사용한다. 즉, 본 실시예에서는 제 2 금속 화합물 박막(220)으로 질화 티타늄(TiN)막을 사용한다. 앞선 설명에서와 같이 질화 티타늄(TiN)막은 증착 온도를 낮추고 질소 라디칼의 에너지를 낮추어 증착하는 것이 효과적이다.
상술한 바와 같이 본 실시예에서는 제 1 두께의 탄화 티타늄(TiC)막을 제 1 금속 화합물 박막(210)으로 하여 기판(200) 즉, 하부 구조물 상에 증착함으로 인해 하부 구조물과의 계면 접촉 저항을 줄일 수 있다. 또한, 제 1 금속 화합물 박막(210)이 배리어층으로 작용하게 되어 별도의 배리어 물질층을 형성하지 않을 수 있다. 이어서, 제 1 두께보다 두꺼운 제 2 두께의 질화 티타늄(TiN)막을 제 2 금속 화합물 박막(220)으로 제작하여 목표로 하는 도전성 박막을 빠른 시간 내에 제작할 수 있다.
여기서, 상기 제 2 금속 화합물 박막(220)으로 앞서 설명한 제 1 실시예의 금속 화합물 박막(110, 120)이 사용될 수 있다.
이는 기판(200) 상에 탄화 티타늄(TiC)막을 형성한다. 그리고, 이 탄화 티타늄(TiC)막 상에 탄화 티타늄(TiC)이 제 1 함량으로 함유된 질화 티타늄(TiN)막을 형성하고, 계속하여 탄화 티타늄(TiC)가 제 1 함량보다 작은 제 2 함량으로 함유된 질화 티타늄(TiC)막을 형성할 수도 있다.
또한, 본 발명은 상술한 설명들에 한정되지 않고, 질화 티타늄(TiN) 막 내에 탄소를 이온 주입하여 제 1 함량 및 제 2 함량의 탄화 티타늄(TiC) 및/또는 탄질화 티타늄(TiNC)이 함유된 질화 티타늄(TiN)막을 제작할 수도 있다.
그리고, 상술한 바와 같이 제작된 금속 화합물 박막을 반도체 소자의 배선 또는 전극으로 사용할 수 있다.
하기에서는 도면을 참조하여 반도체 소자의 제조 방법을 설명한다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
도 11을 참조하면, 소정의 배선 트랜치(301)가 형성된 하부 구조물(300)을 마련한다. 이때, 하부 구조물(300)로는 트랜치 구조가 형성된 기판과, 기판 상에 마련된 고유전율 절연막을 구비할 수 있다. 물론 이에 한정되지 않고, 하부 구조물(300)로는 반도체 소자 제작시 적용되는 다양한 형태의 구조가 포함될 수 있다. 그리고, 본 실시예에서는 하부 구조물(300)에 배선 트랜치(301)가 형성되고, 이를 매립하여 배선 또는 전극을 형성함을 중심으로 설명한다. 하지만, 이에 한정되지 않고, 하부 구조물(300) 상에 배선 또는 전극을 형성할 수도 있고, 하부 구조물(300)의 일부가 돌출되고, 이 돌출된 영역 상에 배선 또는 전극을 형성할 수도 있다.
이어서, 도 12에 도시된 바와 같이 하부 구조물(300) 전면에 그 단차를 따라 제 1 함량의 금속 탄화물이 함유된 제 1 금속 화합물 박막(310)을 형성한다.
이어서, 도 13에 도시된 바와 같이 제 1 금속 화합물 박막(310) 상에 제 1 함량보다 적은 제 2 함량의 금속 탄화물이 함유된 제 2 금속 화합물 박막(320)을 형성한다. 그리고, 배선 트랜치(301) 영역을 제외한 영역 상에 형성된 제 1 및 제 2 금속 화합물 박막(310, 320)을 제거하여 제 1 및 제 2 금속 화합물 박막(310, 320)을 포함하는 금속 배선(330)을 형성한다. 이때, 식각 마스크를 이용한 반도체 식각 공정이 적용될 수 있다.
물론 이때, 금속 배선(330)과 하부 구조물 내의 트랜지스터간을 연결하기 위한 콘택 플러그가 형성될 수도 있다. 또한, 상기 금속 화합물 박막이 전극(예를 들어 커패시터의 전극)으로 사용되는 경우, 하부 구조물 또는 유전체막 상에 상술한 실시예들에 따라 금속 화합물 박막을 형성하여 전극을 형성한다. 여기서, 금속 화합물 박막을 금속 유기물 전구체를 이용하여 형성함으로 인해 하부 고유전율 박막의 열화를 방지할 수 있다. 이를 통해 소자 특성을 향상시킬 수 있다. 그리고, 커패시터의 커패시턴스를 향상시킬 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1 및 도 2는 본 발명의 제 1 실시예에 따른 금속 화합물 박막의 제조 방법을 설명하기 위한 단면도.
도 3은 탄화 티타늄 함유량에 따른 비저항 비율을 나타낸 그래프.
도 4는 RF 파워에 따른 탄화 티타늄 함유량 및 비저항 비율을 나타낸 그래프.
도 5는 웨이퍼 온도에 따른 탄화티타늄 함유량의 비를 나타낸 그래프.
도 6 내지 도 8은 제 1 실시예의 변형예에 따른 금속 화합물 박막 및 이의 제조 방법을 설명하기 위한 도면.
도 9 내지 도 10은 본 발명의 제 2 실시예에 따른 금속 화합물 박막의 제조 방법을 설명하기 위한 단면도.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부호에 대한 부호의 설명>
100, 200 : 기판
110, 210, 130, 140, 150, 210, 220, 310, 320 : 금속 화합물 박막
300 : 하부 구조물

Claims (19)

  1. 탄소가 함유된 금속 유기물 전구체와 플라즈마화된 질소 함유 가스를 이용하여 기판 상에 금속 탄화물이 제 1 함량으로 함유된 제 1 금속 화합물 박막을 형성하는 단계; 및
    탄소가 함유된 금속 유기물 전구체와 플라즈마화된 질소 함유 가스를 이용하여 상기 제 1 금속 화합물 박막 상에 상기 금속 탄화물이 상기 제 1 함량보다 적은 제 2 함량으로 함유된 제 2 금속 화합물 박막을 형성하는 단계를 포함하는 금속 화합물 박막 형성 방법.
  2. 청구항 1에 있어서,
    상기 제 1 함량은 박막 전체 함량의 0.7 내지 10% 이고, 상기 제 2 함량은 0.7% 이하인 금속 화합물 박막 형성 방법.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제 1 금속 화합물 박막을 형성하는 단계는,
    제 1 공정 온도에서 제 1 RF 파워를 인가하여 질소 함유 가스를 플라즈마화 하고,
    상기 제 2 금속 화합물 박막을 형성하는 단계는,
    상기 제 1 RF 파워보다 낮은 제 2 RF 파워를 인가하여 질소 함유 가스를 플라즈마화하는 금속 화합물 박막 형성 방법.
  5. 청구항 4에 있어서,
    상기 제 2 금속 화합물 박막은 상기 제 1 공정 온도보다 낮은 제 2 공정 온도에서 형성되고,
    상기 제 1 공정 온도는 270 내지 300도이고, 상기 제 1 RF 파워는 11000 내지 20000W이며, 상기 제 2 공정 온도는 200 이상 270도 이하이고, 상기 제 2 RF 파워는 7000W 이상 11000W 이하인 금속 화합물 박막 형성 방법.
  6. 청구항 1에 있어서,
    상기 제 1 및 제 2 금속 화합물 박막은 알루미늄(Al)화합물, 티타늄(Ti)화합물, 탄탈늄(Ta)화합물, 하프늄(Hf)화합물 중 적어도 어느 하나를 사용하는 금속 화합물 박막 형성 방법.
  7. 청구항 6에 있어서,
    상기 제 1 및 제 2 금속 화합물 박막으로 질화 티타늄막을 사용하고, 상기 금속 탄화물로 탄화 티타늄을 사용하는 금속 화합물 박막 형성 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020090021810A 2009-03-13 2009-03-13 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법 KR101561549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021810A KR101561549B1 (ko) 2009-03-13 2009-03-13 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021810A KR101561549B1 (ko) 2009-03-13 2009-03-13 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086713A Division KR20150080468A (ko) 2015-06-18 2015-06-18 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100103268A KR20100103268A (ko) 2010-09-27
KR101561549B1 true KR101561549B1 (ko) 2015-10-19

Family

ID=43008077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021810A KR101561549B1 (ko) 2009-03-13 2009-03-13 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101561549B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075427A1 (en) 2005-09-30 2007-04-05 Lavoie Adrien R Amine-free deposition of metal-nitride films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075427A1 (en) 2005-09-30 2007-04-05 Lavoie Adrien R Amine-free deposition of metal-nitride films

Also Published As

Publication number Publication date
KR20100103268A (ko) 2010-09-27

Similar Documents

Publication Publication Date Title
US11233133B2 (en) NbMC layers
KR101515675B1 (ko) 반도체 장치 및 그 제조 방법, 그리고 흡착 사이트ㆍ블로킹 원자층 퇴적법
US8026184B2 (en) Semiconductor device and method of manufacturing the same
US20060097305A1 (en) Capacitor with zirconium oxide and method for fabricating the same
US20120064690A1 (en) Method for manufacturing semiconductor device
US7759717B2 (en) Capacitors comprising dielectric regions having first and second oxide material portions of the same chemical compositon but different densities
US10475644B2 (en) Dielectric-metal stack for 3D flash memory application
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
US7144771B2 (en) Methods of forming electronic devices including dielectric layers with different densities of titanium
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR101561549B1 (ko) 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
US20070264770A1 (en) Capacitor forming method
KR20150080468A (ko) 금속 화합물 박막, 이의 제조 방법 및 이를 갖는 반도체 소자의 제조 방법
KR20100078496A (ko) 반도체 소자의 커패시터 형성 방법
KR101075527B1 (ko) 반도체장치 및 그 제조 방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR100431743B1 (ko) 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR20020017834A (ko) 반도체소자의 캐패시터 제조 방법
KR20070099999A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070099993A (ko) 반도체 소자의 캐패시터 제조 방법
KR20060080463A (ko) 다층유전막을 가지는 커패시터 형성방법
KR20100135097A (ko) 반도체 소자의 커패시터 및 형성 방법
KR20070106287A (ko) 반도체소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180817

Year of fee payment: 4