KR101559221B1 - Pwm 신호 생성 회로 및 프로세서 시스템 - Google Patents

Pwm 신호 생성 회로 및 프로세서 시스템 Download PDF

Info

Publication number
KR101559221B1
KR101559221B1 KR1020137025655A KR20137025655A KR101559221B1 KR 101559221 B1 KR101559221 B1 KR 101559221B1 KR 1020137025655 A KR1020137025655 A KR 1020137025655A KR 20137025655 A KR20137025655 A KR 20137025655A KR 101559221 B1 KR101559221 B1 KR 101559221B1
Authority
KR
South Korea
Prior art keywords
value
signal
pwm signal
duty
setting
Prior art date
Application number
KR1020137025655A
Other languages
English (en)
Other versions
KR20130132624A (ko
Inventor
야스유끼 후지와라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20130132624A publication Critical patent/KR20130132624A/ko
Application granted granted Critical
Publication of KR101559221B1 publication Critical patent/KR101559221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명에 따른 PWM 신호 생성 회로는 초기 듀티 설정 신호, 목표 듀티 설정 신호, 기울기 설정 신호, 및 클록 신호에 기초하여 PWM 신호의 각각의 주기에 대응하는 듀티비를 지정하는 듀티 제어 신호를 생성하도록 구성된 듀티 설정 유닛(10), PWM 신호의 1주기의 길이를 나타내는 주기 설정값을 출력하도록 구성된 주기 설정 유닛(20), 및 주기 설정값에 대응하는 주기를 갖고 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 PWM 신호를 생성하도록 구성된 출력 제어 유닛(30)을 포함한다. 듀티 설정 유닛(10)은 클록 신호의 클록 펄스의 수가 주기 설정값에 도달한 횟수가 기울기 설정값에 도달할 때마다 초기 듀티비의 값을 목표 듀티비의 값까지 증가시킨다.

Description

PWM 신호 생성 회로 및 프로세서 시스템{PWM SIGNAL GENERATING CIRCUIT AND PROCESSOR SYSTEM}
본 발명은 PWM 신호 생성 회로 및 프로세서 시스템에 관한 것으로, 특히 PWM 신호의 듀티(duty)를 점차적으로 증가시키는 소프트 스타트 기능(soft start function)을 갖는 PWM 신호 생성 회로 및 프로세서 시스템에 관한 것이다.
최근에, 다양한 유형의 회로에서 펄스 폭 변조(pulse width modulation; PWM) 신호가 종종 이용되고 있다. 예를 들면, 스위칭 전원 회로에서는 PWM 신호를 이용하여 스위칭 동작을 수행한다. 이때, 스위칭 전원 회로는 PWM 신호의 펄스 폭(pulse width)을 변경함으로써 생성되는 출력 전압의 전압 레벨을 제어할 수 있다. PWM 신호를 이용할 경우, 스위칭 전원 회로는 PWM 신호의 초기 듀티비(initial duty ratio)를 작은 값으로 설정한 다음, 시간의 경과에 따라 듀티비를 증가시키는 소프트 스타트 제어를 수행함으로써 출력 전압의 상승 파형(rising waveform)을 형상화(shape)할 수가 있다.
이와 같이 소프트 스타트 제어를 이용하여 PWM 신호를 생성하는 PWM 신호 생성 회로가 많이 제안되었다. 특허 문헌 1에는 이러한 PWM 신호 생성 회로의 일례가 개시되어 있다. 특허 문헌 1에 개시되어 있는 스위칭 전원의 소프트 스타트 방법은 스위칭 전원 회로의 출력 전압(VOUT)의 전압 레벨을 모니터링하면서 생성되는 PWM 신호의 듀티비를 점차적으로 증가시키는 단계를 포함한다. 그러나, 특허 문헌 1에 개시된 스위칭 전원의 소프트 스타트 방법은 항상 기준 전압(Vref)과 출력 전압(VOUT) 간의 차분을 계산하는 단계를 수반한다. 따라서, 프로세서가 연산 처리를 통해 이와 같은 차분을 계산한다고 가정하면, 프로세서는 높은 연산 능력을 갖도록 요구된다는 점에서 불리하다.
상술한 바에 비추어, 특허 문헌 2 및 3에는 스위칭 전원 회로와 같은 제어 대상 회로의 출력 전압을 모니터하지 않고 PWM 신호의 소프트 스타트 제어를 수행하는 PWM 신호 생성 회로가 개시되어 있다.
특허 문헌 2에서는 다양한 설정 신호(setting signals)를 논리 회로에 제공하여 PWM 신호를 생성한다(특허 문헌 2의 도 1 내지 도 3). 이때, 특허 문헌 2에서는 특허 문헌 2의 도 7에 도시된 회로를 이용하여 소프트 스타트 제어를 수행한다. 특허 문헌 2의 도 7에 도시된 회로는 동작을 개시한 직후에 DFF5의 출력값을 "0H"로 설정하고 신호 EN1을 "L"로 설정한다. 출력값이 "0H"이고 신호 PM1ONS이 "L"이기 때문에, 게이트(612)의 출력은 "H"로 설정되고, DFF5의 출력값 "0H"이 "1H"로 변경되어 CB15로 송신된다. 그 장치에서는 온 폭(on width)이 "1H"인 경우와 마찬가지 연산이 수행된다. 신호 PM1은 "L"에서 "H"로 변경되는 한편, 신호 EN1은 "L"이다. 따라서, 게이트(205)에 의해 신호 PWM1은 "L"로 유지된다. 신호 PM1ONS이 "H"이고 신호 RDWN1이 "L"이기 때문에, DFF5의 출력값은 "0H"로 유지된 채로 CB15에 입력된다. 그 후, DFF5의 레지스터 값은 미리 결정된 연산을 통해 "1H"로 갱신된다. 온 폭 출력 제어 유닛(61)의 신호 EN1 역시 "H"로 변경되어, PWM 신호가 출력된다.
특허 문헌 3에서는 스위칭 전원의 소프트 스타트 회로가 개시되어 있다. 이 스위칭 전원은 삼각파(triangular wave) 발생 회로, 오차(error) 증폭기, 및 PWM 비교기를 포함한다. 통상적으로, 스위칭 전원은 PWM 비교기를 이용하여 삼각파 발생 회로의 삼각파 진폭 출력과 기준(비교) 전압으로 작용하는 오차 증폭기의 출력 전압을 비교하여 PWM 펄스를 얻는다. 스위칭 전원의 소프트 스타트 회로는 소프트 스타트 기준값 설정부 및 카운팅(counting) 회로를 포함한다. 소프트 스타트 기준값 설정부는 저항 네트워크(resistance networks) 및 스위치를 포함하고, 전원 개시시 삼각파 발생 회로에 의해 발생되는 삼각파의 진폭의 상한치 및 하한치를 설정하는 네트워크 및 스위치를 포함하는 상한치/하한치 설정부와 동일한 수단을 이용한다. 카운팅 회로는 스위치들 간의 스위칭을 위해 삼각파 발생 회로에 의해 발생되는 삼각파 주기를 카운트하여 복수의 임의의 소프트 스타트 시간 길이를 얻는다.
일본 미심사 특허 출원 공개 제2004-297985호 일본 미심사 특허 출원 공개 제9-74737호 일본 미심사 특허 출원 공개 제2002-218737호
상술한 바와 같이, 특허 문헌 2 및 3에서는 스위칭 전원 등의 출력 전압을 모니터하지 않고 PWM 신호의 소프트 스타트 제어를 수행할 수 있다. 그러나, 특허 문헌 2의 도 11 또는 특허 문헌 3의 도 6을 참조하면, 특허 문헌 2 및 3에서는 PWM 신호의 생성 처리를 개시하고 나서, 실제로 PWM 신호가 출력될 때까지 미리 결정된 시간이 소요된다(예를 들면, 특허 문헌 2의 도 11의 타이밍 t4까지의 기간, 특허 문헌 3의 도 6의 기간 tsoft1). 즉, 특허 문헌 2 및 3에서는 PWM 신호의 생성 개시 직후에 PWM 신호를 출력할 수 없고, PWM 신호의 수신처 회로(destination circuit)를 정지 상태에서 동작 상태로 전환하는 타이밍을 최적으로 제어할 수도 없다는 점에서 불리하다(예를 들면, 해당 회로가 동작 상태로 전환하는 타이밍에 제한이 있다).
본 발명의 일 양태는 PWM 신호를 생성하는 PWM 신호 생성 회로로서, 이 회로는 상기 PWM 신호의 생성 개시 시의 상기 PWM 신호의 초기 듀티비((initial duty ratio)의 값을 지정하는 초기 듀티 설정 신호, 상기 PWM 신호의 목표 듀티비(target duty ratio)의 값을 지정하는 목표 듀티 설정 신호, 상기 초기 듀티비에서 상기 목표 듀티비로의 듀티비의 변화율을 지정하는 기울기(slope) 설정값을 지정하는 기울기 설정 신호, 및 클록 신호에 기초하여 상기 PWM 신호의 각각의 주기(each period)에 대응하는 듀티비를 지정하는 듀티 제어 신호를 생성하도록 구성된 듀티 설정 유닛, 주기 설정 신호에 기초하여 상기 PWM 신호의 1주기의 길이를 나타내는 주기 설정값을 출력하도록 구성된 주기 설정 유닛, 및 상기 클록 신호에 기초하여, 상기 주기 설정값에 대응하는 주기를 갖고 상기 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 상기 PWM 신호를 생성하도록 구성된 출력 제어 유닛을 포함한다. 상기 듀티 설정 유닛은, 상기 클록 신호의 클록 펄스의 수가 상기 주기 설정값에 도달한 횟수가 상기 기울기 설정값에 도달할 때마다 상기 초기 듀티비의 값을 상기 목표 듀티비의 값까지 증가시킨다.
본 발명의 일 양태는 PWM 신호를 프로세서 시스템의 외부에 배치된 제어 대상 회로로 출력하는 프로세서 시스템으로서, 이 시스템은 상기 프로세서 시스템에서 이용되는 프로그램 및 설정값을 저장하도록 구성된 메모리(MEM), PWM 신호 생성 유닛, 및 연산 코어를 포함한다. 상기 PWM 신호 생성 유닛은, 상기 PWM 신호의 생성 개시 시의 상기 PWM 신호의 초기 듀티비의 값을 지정하는 초기 듀티 설정 신호, 상기 PWM 신호의 목표 듀티비의 값을 지정하는 목표 듀티 설정 신호, 상기 초기 듀티비에서 상기 목표 듀티비로의 듀티비의 변화율을 지정하는 기울기 설정값을 지정하는 기울기 설정 신호, 및 클록 신호에 기초하여 상기 PWM 신호의 각각의 주기에 대응하는 듀티비를 지정하는 듀티 제어 신호를 생성하도록 구성된 듀티 설정 유닛, 주기 설정 신호에 기초하여 상기 PWM 신호의 1주기의 길이를 나타내는 주기 설정값을 출력하도록 구성된 주기 설정 유닛, 및 상기 클록 신호에 기초하여, 상기 주기 설정값에 대응하는 주기를 갖고 상기 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 상기 PWM 신호를 생성하도록 구성된 출력 제어 유닛을 포함한다. 상기 듀티 설정 유닛은, 상기 클록 신호의 클록 펄스의 수가 상기 주기 설정값에 도달한 횟수가 상기 기울기 설정값에 도달할 때마다 상기 초기 듀티비의 값을 상기 목표 듀티비의 값까지 증가시키고, 상기 연산 코어는 상기 프로그램 및 상기 설정값을 판독하여 상기 초기 듀티 설정 신호, 상기 목표 듀티 설정 신호, 상기 기울기 설정 신호, 및 상기 주기 설정 신호를 생성하고, 상기 생성된 신호들을 상기 PWM 신호 생성 유닛에 제공한다.
본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템은 각각이 고정값을 나타내는 초기 듀티 설정 신호, 목표 듀티 설정 신호, 기울기 설정 신호, 및 주기설정 신호에 기초하여 PWM 신호를 생성한다. 따라서, 본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템은 PWM 신호의 생성을 개시한 직후에도 PWM 신호를 생성할 수 있다. 또한, 본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템은 클록 신호에 기초하여 PWM 신호를 생성한다. 이때, 본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템은 상기 클록 신호에 기초하여 상기 초기 듀티비의 값을 갱신한다. 따라서, 본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템은 PWM 신호의 생성 개시 후에 듀티비를 시간에 따라 변화시켜, 소프트 스타트 제어를 수행할 수 있다.
본 발명에 따른 PWM 신호 생성 회로 및 프로세서 시스템에 따르면, PWM 신호의 생성 처리를 개시한 직후에도 소프트 스타트 제어된 PWM 신호를 출력할 수 있다.
도 1은 본 발명이 적용되는 프로세서 시스템의 블록도이다.
도 2a는 도 1에 도시된 프로세서 시스템에 의해 제어되는 전원 회로의 회로도의 일례이다.
도 2b는 도 1에 도시된 프로세서 시스템에 의해 제어되는 전원 회로의 회로도의 일례이다.
도 2c는 도 1에 도시된 프로세서 시스템에 의해 제어되는 전원 회로의 회로도의 일례이다.
도 2d는 도 1에 도시된 프로세서 시스템에 의해 제어되는 전원 회로의 회로도의 일례이다.
도 3은 제1 실시예에 따른 PWM 신호 생성 회로의 블록도이다.
도 4는 제1 실시예에 따른 PWM 신호 생성 회로의 동작을 보여주는 타이밍도이다.
도 5는 제1 실시예에 따른 PWM 신호 생성 회로에서 이용되는 초기 듀티값 및 목표 듀티값과, 전원 회로의 출력 전압 간의 관계를 보여주는 제1 타이밍도이다.
도 6은 제1 실시예에 따른 PWM 신호 생성 회로에서 이용되는 초기 듀티값 및 목표 듀티값과, 전원 회로의 출력 전압 간의 관계를 보여주는 제2 타이밍도이다.
도 7은 제1 실시예에 따른 PWM 신호 생성 회로에서 이용되는 초기 듀티값 및 목표 듀티값과, 전원 회로의 출력 전압 간의 관계를 보여주는 제3 타이밍도이다.
도 8은 제1 실시예에 따른 PWM 신호 생성 회로에서 이용되는 초기 듀티값 및 목표 듀티값과, 전원 회로의 출력 전압 간의 관계를 보여주는 제4 타이밍도이다.
도 9는 제1 실시예에 따른 PWM 신호 생성 회로에서 이용되는 초기 듀티값 및 목표 듀티값과, 전원 회로의 출력 전압 간의 관계를 보여주는 제5 타이밍도이다.
도 10은 제2 실시예에 따른 PWM 신호 생성 회로의 블록도이다.
도 11은 제2 실시예에 따른 출력 모니터 유닛에 대한 상세 블록도의 제1 예이다.
도 12는 제2 실시예에 따른 출력 모니터 유닛에 대한 상세 블록도의 제2 예이다.
도 13은 도 11에 도시된 출력 모니터 유닛을 이용한 출력 전압 검출 결과를 보여주는 제1 타이밍도이다.
도 14는 도 11에 도시된 출력 모니터 유닛을 이용한 출력 전압 검출 결과를 보여주는 제2 타이밍도이다.
도 15는 도 11에 도시된 출력 모니터 유닛을 이용한 출력 전압 검출 결과를 보여주는 제3 타이밍도이다.
도 16은 제2 실시예에 따른 소프트 스타트의 설정값의 설정 단계를 보여주는 흐름도이다.
도 17은 제3 실시예에 따른 PWM 신호 생성 회로의 블록도이다.
도 18은 제3 실시예에 따른 PWM 신호 생성 회로에 의해 생성되는 PWM 신호 및 PWM 신호에 기초하여 전원 회로가 생성하는 출력 전압을 보여주는 타이밍도이다.
도 19는 제4 실시예에 따른 PWM 신호 생성 회로의 블록도이다.
제1 실시예(First Embodiment)
이하, 도면을 참조하여 본 발명의 실시예들이 설명될 것이다.
본 발명의 실시예들을 상세히 설명하기 전에, 본 발명이 적용되는 프로세서 시스템의 개요가 설명될 것이다. 본 발명은 이하에서 설명되는 프로세서 시스템에 적용되지만, 프로세서 시스템은 단지 예시적이며 본 발명은 다른 프로세서 시스템에도 적용가능하다.
도 1은 본 발명이 적용되는 프로세서 시스템(MCU)의 개략도이다. 도 1에 도시된 바와 같이, 본 발명에 따른 프로세서 시스템(MCU)은 메모리(MEM), 연산 코어(PE), 클록 생성 유닛(CG), PWM 신호 생성 유닛(PG), 출력 모니터 유닛(MON), IO유닛(IOU), 및 주변 회로(PERI)를 포함한다. 도 1에서는 프로세서 시스템(MCU)에 의해 제어되는 제어 대상 회로(PWR)를 도시한다는 점을 주목해야 한다. 제어 대상회로(PWR)는, 예를 들면, PWM 신호 생성 유닛(PG)에 의해 생성되는 PWM 신호에 기초하여 전원 전압을 승압(step up) 또는 감압(step down)한 다음, 그 결과로 얻은 전압을 또 다른 회로에 공급하는 전원 회로이다.
메모리(MEM)는 프로세서 시스템(MCU)에 의해 이용되는 프로그램, 및 프로세서 시스템(MCU)을 실행하는데 이용되는 설정값 등을 저장한다. 연산 코어(PE)는 메모리(MEM)에 저장된 프로그램 또는 외부로부터 판독된 프로그램에 기초하여 프로세서 시스템(MCU)이 실행하도록 요구되는 특정 프로세스를 수행한다. 클록 생성 유닛(CG)은 프로세서 시스템(MCU)의 회로 블록들에 의해 이용되는 클록 신호를 생성한다. 클록 생성 유닛(CG)에 의해 생성된 클록 신호는 외부로 출력될 수 있다. 프로세서 시스템(MCU)에서 이용되는 클록 신호는 외부 회로에 의해 제공될 수도 있다는 점을 주목해야 한다.
PWM 신호 생성 유닛(PG)은 외부로 출력할 PWM 신호를 생성한다. PWM 신호 생성 유닛(PG)은, 예를 들면, 프로세서 시스템(MCU)의 타이머 기능을 이용하여 실현될 수 있거나, 또는 타이머 기능과 다른 기능 회로로서 구현될 수 있다.
출력 모니터 유닛(MON)은 외부 회로의 노드의 전압을 모니터한다. 출력 모니터 유닛(MON)은 아날로그 전압값을 디지털 값으로 변환한다. 출력 모니터 유닛(MON)은 외부로부터 얻은 전압값의 전압 레벨을 디지털 값의 형태로 프로세서 시스템(MCU)으로 송신한다. 도 1에 도시된 일례에서, 출력 모니터 유닛(MON)은 외부에 배치된 전원 회로의 출력 전압을 모니터하고, 그 출력 전압의 레벨에 해당하는 디지털 값을 프로세서 시스템(MCU)에 포함시킬 수 있다. 아날로그 값을 디지털 값으로 변환할 수 있는 회로, 이를 테면, 아날로그 디지털 변환기(ADC) 또는 비교기 회로가 출력 모니터 유닛(MON)의 역할을 할 수 있다.
IO 유닛(IOU)은 외부 회로와 통신하는데, 예를 들면, 프로세서 시스템(MCU)으로 송신된 제어 신호 등을 수신하거거나 프로세서 시스템(MCU)에 의해 수행되는 프로세스의 결과를 송신한다. IO 유닛(IOU)으로 생각할 수 있는 구체적인 예로는 SPI 유닛 및 UART 유닛을 포함한다. SPI 유닛은, 3선 또는 4선의 직렬 통신인 시스템 패킷 인터페이스(SPI) 표준에 따라 통신을 수행한다. UART(universal asynchronous receiver transmitter) 유닛은 시작 정지(start-stop) 동기 직렬 신호를 병렬 신호로 변환하고, 그 반대로도 변환한다.
주변 회로(PERI)는 상술한 회로 블록 이외의 회로로서, 연산 코어(PE)에 의해 이용되는 회로 블록을 포함한다. 주변 회로(PERI)에 대해 생각할 수 있는 예들로는 타이머 유닛, 워치독(watch dog) 타이머 유닛, DMA(direct memory access) 유닛, 저전압 검출 유닛, 및 파워 온 리셋(POR) 유닛을 포함한다.
본 발명이 적용되는 프로세서 시스템(MCU)은, 연산 코어(PE), 메모리(MEM), PWM 신호 생성 유닛(PG), PWM 신호 생성 유닛(PG), 출력 모니터 유닛(MON), IO 유닛(IOU), 및 주변 회로(PERI)가 버스를 통해 서로 접속되는 구성을 갖는다. 도시되지는 않았지만, 프로세서 시스템(MCU)은 또 다른 회로로부터 전원을 수신한다. 상술한 프로세서 시스템(MCU)은 본 발명이 적용되는 프로세서 시스템의 일례를 도시한다. 예를 들면, 메모리(MEM)에 저장된 프로그램 및 데이터는 시스템의 사양에 따라 적절히 변경될 수 있다. 또한, 회로 블록들은, 예를 들면, 복수의 버스를 통해 서로 접속될 수 있고, 또는 주변 회로(PERI) 및 다른 회로 블록들은 버스를 통하지 않고 직접적으로 서로 접속될 수 있다.
프로세서 시스템(MCU)은 PWM 신호를 생성하고, 이 신호를 제어 대상 회로(PWR)에 제공할 수 있다. 프로세서 시스템(MCU)은 또한 제어 대상 회로의 노드의 전압 또는 또 다른 회로에 의해 제공되는 제어 신호 등을 이용하여 PWM 신호의 듀티(duty) 또는 생성 타이밍 등을 제어할 수 있다. 프로세서 시스템(MCU)에 의해 생성된 PWM 신호의 용도를 명확하게 하기 위해, 제어 대상 회로(PWR)의 일례인 전원 회로에 대해 설명될 것이다. 이하에서 설명되는 전원 회로는 부하 회로로서 발광 다이오드(LED)를 구동하지만, 부하 회로는 LED로 한정되지 않고 범용 회로일 수 있다.
도 2a 내지 도 2d는 LED를 구동하는 전원 회로의 예들을 도시한다. 도 2a 내지 도 2d에서, 전원 회로에는 참조 부호 PWR이 부여된다. 도 2a 내지 도 2d에 도시된 전원 회로(PWR)는 각각 스위칭 동작을 수행하는 출력 트랜지스터로서 NMOS 트랜지스터를 이용하지만, 이들 전원 회로는 그러한 출력 트랜지스터로서 PMOS 트랜지스터, 또는 PNP 트랜지스터나 NPN 트랜지스터를 이용할 수도 있다.
도 2a에 도시된 전원 회로(PWR)는 감압형(step-down) 전원 회로이다. 전원 회로(PWR)는 NMOS 트랜지스터(OM), 인덕터(L), 다이오드(Di), 커패시터(C), 및 저항기(Rm)를 포함한다. NMOS 트랜지스터(OM)의 드레인(drain)은 입력 전압(Vin)이 제공되는 전원 단자에 접속되고; 그의 소스(source)는 다이오드(Di)의 캐소드(cathode)에 접속된다. NMOS 트랜지스터(OM)는 그의 게이트(gate)에서 PWM 신호를 수신하고, PWM 신호의 전압 레벨에 따라 스위칭 동작을 수행한다. 다이오드(Di)의 애노드(anode)는 접지 단자에 접속된다. NMOS 트랜지스터(OM)의 소스와 다이오드(Di)의 캐소드 사이의 노드에는 인덕터(L)의 일단이 접속된다. 인덕터(L)의 타단과 접지 단자 사이에는 커패시터(C)가 접속된다. 커패시터(C)의 일단과 인덕터(L)의 타단 사이의 노드에서 커패시터(C)에 축적된 전하량에 해당하는 출력 전압(VOUT)이 생성된다. 또한, 커패시터(C)에 축적된 전하는 출력 전류(IOUT)의 형태로 LED로 제공된다. LED의 캐소드와 접지 단자 사이에는 저항기(Rm)가 접속된다. LED를 통과한 출력 전류(IOUT)는 저항기(Rm)를 통과한다. 즉, 저항기(Rm)의 양단에는 출력 전류(IOUT)와 저항기(Rm)의 저항에 대응하는 전압이 발생한다. 출력 전류 모니터 전압의 역할을 하는 이 전압은 프로세서 시스템(MCU)의 출력 모니터 유닛(MON)에 제공된다. 프로세서 시스템(MCU)은 출력 전류 모니터 전압의 전압 레벨을 고정시키는 듀티비 또는 주파수를 갖는 PWM 신호를 생성한다. 즉, 도 2a에 도시된 전원 회로(PWR)가 이용된 경우, 프로세서 시스템(MCU) 및 전원 회로(PWR)는 정전류(constant current)를 이용하여 LED를 구동하는 회로를 형성한다.
도 2b에 도시된 전원 회로(PWR)는 승압형(step-up) 전원 회로이다. 전원 회로(PWR)는 NMOS 트랜지스터(OM), 인덕터(L), 다이오드(Di), 커패시터(C), 및 저항기(Rm)를 포함한다. 인덕터의 일단은 입력 전압(Vin)이 제공되는 전원 단자에 접속된다. NMOS 트랜지스터(OM)의 드레인은 인덕터(L)의 타단에 접속되고; 그의 소스는 접지 단자에 접속된다. NMOS 트랜지스터(OM)는 그의 게이트에서 PWM 신호를 수신하고, PWM 신호의 전압 레벨에 따라 스위칭 동작을 수행한다. 다이오드(Di)의 애노드는 인덕터(L)의 타단과 NMOS 트랜지스터(OM)의 드레인 사이의 노드에 접속된다. 다이오드(Di)의 캐소드와 접지 단자 사이에는 커패시터(C)가 접속된다. 커패시터(C)의 일단과 다이오드(Di)의 캐소드 사이의 노드에서는 커패시터(C)에 축적된 전하량에 해당하는 출력 전압(VOUT)이 생성된다. 또한, 커패시터(C)에 축적된 전하는 출력 전류(IOUT)의 형태로 LED에 제공된다. LED의 캐소드와 접지 단자 사이에는 저항기(Rm)가 접속된다. LED를 통과한 출력 전류(IOUT)는 저항기(Rm)를 통과한다. 즉, 저항기(Rm)의 양단에는 출력 전류(IOUT) 및 저항기(Rm)의 저항에 해당하는 전압이 발생된다. 출력 전류 모니터 전압의 역할을 하는 이 전압은 프로세서 시스템(MCU)의 출력 모니터 유닛(MON)에 제공된다. 프로세서 시스템(MCU)은 출력 전류 모니터 전압의 전압 레벨을 고정시키는 듀티비 또는 주파수를 갖는 PWM 신호를 생성한다. 즉, 도 2b에 도시된 전원 회로(PWR)가 이용된 경우, 프로세서 시스템(MCU) 및 전원 회로(PWR)는 정전류를 이용하여 LED를 구동하는 회로를 형성한다.
도 2c에 도시된 전원 회로(PWR)는 감압형 전원 회로이다. 전원 회로(PWR)는 NMOS 트랜지스터(OM), 인덕터(L), 다이오드(Di), 커패시터(C), 및 저항기(Rm1 및 Rm2)를 포함한다. NMOS 트랜지스터(OM)의 드레인은 입력 전압(Vin)이 제공되는 전원 단자에 접속되고; 그의 소스는 다이오드(Di)의 캐소드에 접속된다. NMOS 트랜지스터(OM)는 그의 게이트에서 PWM 신호를 수신하고, PWM 신호의 전압 레벨에 따라 스위칭 동작을 수행한다. 다이오드(Di)의 애노드는 접지 단자에 접속된다. NMOS 트랜지스터(OM)의 소스와 다이오드(Di)의 캐소드 사이의 노드에는 인덕터(L)의 일단이 접속된다. 인덕터(L)의 타단과 접지 단자 사이에는 커패시터(C)가 접속된다. 커패시터(C)의 일단과 인덕터(L)의 타단 사이의 노드에서는 커패시터(C)에 축적된 전하량에 해당하는 출력 전압(VOUT)이 생성된다. 커패시터(C)에 축적된 전하는 출력 전류(IOUT)의 형태로 LED에 제공된다. 저항기(Rm1 및 Rm2)는 LED와 병렬이 되게 하는 방식으로 서로 직렬로 접속된다. 즉, 출력 전압(VOUT)은 LED의 양단에 인가될 뿐만 아니라, 저항기(Rm1 및 Rm2)의 양단에도 인가된다. 두 저항기 사이의 저항비(resistance ratio)에 따라 출력 전압(VOUT)을 분압하여 얻은 출력 전압 모니터 전압이 저항기(Rm1 및 Rm2) 사이의 노드로부터 출력된다. 이 출력 전압 모니터 전압은 프로세서 시스템(MCU)의 출력 모니터 유닛(MON)에 제공된다. 프로세서 시스템(MCU)은 출력 전압 모니터 전압의 전압 레벨을 고정시키는 듀티비 또는 주파수를 갖는 PWM 신호를 생성한다. 즉, 도 2c에 도시된 전원 회로(PWR)가 이용된 경우, 프로세서 시스템(MCU) 및 전원 회로(PWR)는 정전압을 이용하여 LED를 구동하는 회로를 형성한다.
도 2d에 도시된 전원 회로(PWR)는 승압형 전원 회로이다. 전원 회로(PWR)는 NMOS 트랜지스터(OM), 인덕터(L), 다이오드(Di), 커패시터(C), 및 저항기(Rm1 및 Rm2)를 포함한다. 인덕터의 일단은 입력 전압(Vin)이 제공되는 전원 단자에 접속된다. NMOS 트랜지스터(OM)의 드레인은 인덕터(L)의 타단에 접속되고; 그의 소스는 접지 단자에 접속된다. NMOS 트랜지스터(OM)는 그의 게이트에서 PWM 신호를 수신하고, PWM 신호의 전압 레벨에 따라 스위칭 동작을 수행한다. 다이오드(Di)의 애노드는 인덕터(L)의 타단과 NMOS 트랜지스터(OM)의 드레인 사이의 노드에 접속된다. 다이오드(Di)의 캐소드와 접지 단자 사이에는 커패시터(C)가 접속된다. 커패시터(C)의 일단과 다이오드(Di)의 캐소드 사이의 노드에서는 커패시터(C)에 축적된 전하량에 해당하는 출력 전압(VOUT)이 생성된다. 또한, 커패시터(C)에 축적된 전하는 출력 전류(IOUT)의 형태로 LED에 제공된다. 저항기(Rm1 및 Rm2)는 LED와 병렬이 되게 하는 방식으로 서로 직렬로 접속된다. 즉, 출력 전압(VOUT)은 LED의 양단에 인가될 뿐만 아니라, 저항기(Rm1 및 Rm2)의 양단에도 인가된다. 두 저항기 사이의 저항비에 따라 출력 전압(VOUT)을 분압하여 얻은 출력 전압 모니터 전압이 저항기(Rm1 및 Rm2) 사이의 노드로부터 출력된다. 이 출력 전압 모니터 전압은 프로세서 시스템(MCU)의 출력 모니터 유닛(MON)에 제공된다. 프로세서 시스템(MCU)은 출력 전압 모니터 전압의 전압 레벨을 고정시키는 듀티비 또는 주파수를 갖는 PWM 신호를 생성한다. 즉, 도 2d에 도시된 전원 회로(PWR)가 이용된 경우, 프로세서 시스템(MCU) 및 전원 회로(PWR)는 정전압을 이용하여 LED를 구동하는 회로를 형성한다.
프로세서 시스템(MCU)에 대한 상기 설명은 본 발명이 적용되는 프로세서 시스템의 전체 구성을 설명하기 위한 것이다. 그러나, 프로세서 시스템(MCU)에 대한 설명에서 언급되지 않은 구성 요소들에 대해서도 본 발명의 실시예들에서 적절히 추가로 설명될 것이다.
본 발명의 하나의 특징은 프로세서 시스템(MCU)의 PWM 신호 생성 유닛(PG)이다. 도 3은 PWM 신호 생성 유닛(PG)에 포함된 PWM 신호 생성 회로(1)의 블록도를 도시한다. 도 3에 도시된 바와 같이, PWM 신호 생성 회로(1)는 듀티 설정 유닛(10), 주기 설정 유닛(20), 및 출력 제어 유닛(30)을 포함한다. PWM 신호 생성 회로(1)는 클록 신호, 초기(initial) 듀티 설정 신호, 목표(target) 듀티 설정 신호, 기울기(slope) 설정 신호, 및 주기(period) 설정 신호를 수신한다. 본 실시예에서, 초기 듀티 설정 신호, 목표 듀티 설정 신호, 기울기 설정 신호, 및 주기 설정 신호는 프로세서 시스템(MCU)의 연산 코어(PE)에 의해 제공되지만, 이러한 신호들은 또 다른 회로에 의해서도 제공될 수 있다.
초기 듀티 설정 신호는, PWM 신호의 생성이 막 개시되었을 때의 PWM 신호의 듀티비인, PWM 신호의 초기 듀티비의 값을 지정한다. 목표 듀티 설정 신호는 PWM 신호의 목표 듀티비의 값을 지정한다. 기울기 설정 신호는, 초기 듀티비에서 목표 듀티비로의 듀티비의 변화율을 지정하는 기울기 설정값을 지정한다.
듀티 설정 유닛(10)은 초기 듀티 설정 신호, 목표 듀티 설정 신호, 및 기울기 설정 신호에 기초하여 PWM 신호의 각각의 주기에 대응하는 듀티비를 지정하는 듀티 제어 신호(DUT)를 생성한다. 듀티 설정 유닛(10)은, 클록 신호의 클록 펄스의 수가 주기 설정 신호의 값에 도달한 횟수가 기울기 설정 신호의 값에 도달할 때마다 초기 듀티비의 값을 목표 듀티비의 값까지 증가시킨다. 본 실시예에서, 클록 신호의 클록 펄스의 수가 주기 설정 신호의 값에 도달한 횟수는 후술하는 주기 개시 신호(CRS1)의 펄스 수를 카운팅함으로써 얻어진다.
보다 구체적으로, 듀티 설정 유닛(10)은 제1 카운터(12), 제1 비교기(13), 제2 비교기(16), 및 선택 회로(17)를 포함한다. 듀티 설정 유닛(10)은 또한 기울기 레지스터(11), 초기 듀티 레지스터(14), 및 목표 듀티 레지스터(15)를 포함한다. 기울기 레지스터(11)는 기울기 설정 신호에 제공된 기울기 설정값(SLP)을 저장한다. 초기 듀티 레지스터(14)는 초기 듀티 설정 신호에 의해 제공된 초기 듀티비의 값(이하 초기 듀티값(SRT)이라 칭함)을 저장한다. 목표 듀티 레지스터(15)는 목표 듀티 설정 신호에 의해 제공된 목표 듀티비의 값(이하 목표 듀티값(TGT)이라 칭함)을 저장한다.
제1 카운터(12)는 클록 신호의 클록 펄스의 수가 주기 설정 신호의 값에 도달한 횟수를 카운팅, 즉, 주기 개시 신호(CRS1)의 펄스 수를 카운팅하여 제1 카운트 값(CNT1)을 생성한다. 제1 카운트 값(CNT1)이 기울기 설정 값에 도달한 것에 응답하여, 제1 비교기(13)는 제1 카운트 값(CNT1)을 초기 카운트 값(initial count value)으로 리셋할 뿐만 아니라, 초기 듀티비의 값을 증가시킨다. 보다 구체적으로, 제1 카운트 값(CNT1)이 기울기 설정 값에 도달한 것에 응답하여, 제1 비교기(13)는 제1 카운터(12)에 제공될 제1 리셋 신호(CLR1)를 어서트(assert)한다. 제1 리셋 신호(CLR1)가 어서트된 것에 응답하여, 제1 카운터(12)는 제1 카운트 값(CNT1)을 초기 카운트 값(예를 들면, 1)으로 리셋한다. 또한, 제1 카운트 값(CNT1)이 기울기 설정 값(SLP)에 도달한 것에 응답하여, 제1 비교기(13)는 초기 듀티값(SRT)을 증가시키는 가산 지시 신호(addition instruction signal; ADD)를 어서트한다. 가산 지시 신호(ADD)가 어서트된 것에 응답하여, 초기 듀티 레지스터(14)는 그 내부에 저장된 초기 듀티값(SRT)을 증가시킨다(예를 들면, 초기 듀티 레지스터(14)는 그 내부에 저장된 초기 듀티값(SRT)에 1을 더하여 초기 듀티값(SRT)을 갱신한다).
제2 비교기(16)는 초기 듀티 레지스터(14)에 저장된 초기 듀티값(SRT)과 목표 듀티 레지스터(15)에 저장된 목표 듀티값(TGT) 사이의 크기 관계(magnitude relationship)를 나타내는 선택 신호(SEL)를 생성한다. 보다 구체적으로, 목표 듀티값이 초기 듀티값(SRT)보다 작은 경우, 제2 비교기(16)는 선택 신호(SEL)를 제1 논리 레벨(예를 들면, 0)로 설정한다. 초기 듀티값(SRT)이 목표 듀티값(TGT)보다 크거나 같은 경우, 제2 비교기(16)는 선택 신호(SEL)를 제2 논리 레벨(예를 들면, 1)로 설정한다.
선택 신호(SEL)의 논리 레벨에 따라, 선택 회로(17)는 초기 듀티값(SRT) 및 목표 듀티값(TGT) 중 하나를 듀티 제어 신호(DUT)로서 출력한다. 보다 구체적으로, 선택 신호(SEL)가 0을 나타내는 경우, 선택 회로(17)는 초기 듀티값(SRT)을 듀티 제어 신호(DUT)로서 출력하고; 선택 신호(SEL)가 1을 나타내는 경우에는 목표 듀티값(TGT)을 듀티 제어 신호(DUT)로서 출력한다.
주기 설정 유닛(20)은 주기 설정 신호에 기초하여 PWM 신호의 1주기의 길이를 나타내는 주기 설정값(TRM)을 출력한다. 보다 구체적으로, 주기 설정 유닛(20)은 주기 레지스터(21)를 포함한다. 주기 레지스터(21)는 주기 설정 신호에 의해 나타낸 주기 설정값(TRM)을 저장한다. 주기 설정 유닛(20)은 주기 레지스터(21)에 저장된 주기 설정값(TRM)을 출력한다.
출력 제어 유닛(30)은, 클록 신호에 기초하여, 주기 설정값에 대응하는 주기에 해당할 뿐만 아니라 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 PWM 신호를 생성한다. 출력 제어 유닛(30)은 제2 카운터(31), 제3 비교기(32), 제4 비교기(33), 및 PWM 신호 생성기(34)를 포함한다.
제2 카운터(31)는 클록 신호의 클록 펄스를 카운트하여 제2 카운트 값(CNT2)을 생성한다. 제3 비교기(32)는 주기 설정값(TRM) 및 제2 카운트 값(CNT2)을 수신한다. 제2 카운트 값(CNT2)이 주기 설정값(TRM)에 도달한 것에 응답하여, 제3 비교기(32)는 제2 카운트 값(CNT2)을 초기 카운트 값으로 리셋할 뿐만 아니라, 주기 개시를 나타내는 주기 개시 신호(CRS1)를 출력한다. 보다 구체적으로, 제2 카운트 값(CNT2)이 주기 설정값(TRM)에 도달한 것에 응답하여, 제3 비교기(32)는 제2 카운터(31)에 제공될 제2 리셋 신호(CLR2)를 어서트한다. 제2 리셋 신호(CLR2)가 어서트된 것에 응답하여, 제2 카운터(31)는 제2 카운트 값(CNT2)을 초기 카운트 값(예를 들면, 1)으로 리셋한다.
제2 카운트 값(CNT2)이 듀티 제어 신호(DUT)에 의해 나타낸 듀티비를 나타내는 값에 도달한 것에 응답하여, 제4 비교기(33)는 PWM 신호의 논리 레벨의 스위칭을 지시하는 스위칭 신호(CRS2)를 출력한다.
주기 개시 신호(CRS1)에 따라, PWM 신호 생성기(34)는 출력 신호(PWM 신호)의 논리 레벨을 개시 논리 레벨(initial logic level)로 설정하고; 스위칭 신호(CRS2)에 따라, PWM 신호 생성기(34)는 PWM 신호의 논리 레벨을 개시 논리 레벨과 반대 논리 레벨인 종료(end) 논리 레벨로 설정한다. 본 실시예에서는, 출력될 PWM 신호의 1주기의 개시 시의 논리 레벨(개시 논리 레벨)이 1로 설정되고; PWM 신호의 1주기의 종료 시의 논리 레벨(종료 논리 레벨(end logic level))이 0으로 설정된다.
다음에, 제1 실시예에 따른 PWM 신호 생성 회로(1)의 동작에 대해 설명될 것이다. 초기 듀티값(SRT), 목표 듀티값(TGT), 기울기 설정값(SLP), 주기 설정값(TRM)이 초기 듀티 설정 신호, 목표 듀티 설정 신호, 기울기 설정 신호, 및 주기설정 신호를 이용하는 대응하는 레지스터에 저장된 것에 응답하여, PWM 신호 생성 회로(1)는 PWM 신호의 생성 프로세스를 개시한다. 도 4는 PWM 신호 생성 회로(1)가 이들 설정값들에 따라 PWM 신호를 생성하는 동작을 보여주는 타이밍도를 도시한다. 도 4에 도시된 바와 같이, PWM 신호 생성 회로(1)는 클록 신호에 동기하여 PWM 신호의 생성 프로세스를 수행한다.
도 4에 도시된 타이밍도에 있어서, 타이밍 t1에서, 초기 듀티값(SRT), 목표 듀티값(TGT), 기울기 설정값(SLP), 및 주기 설정값(TRM)이 대응하는 레지스터에 저장된다. 도 4에 도시된 동작예에 있어서, 타이밍 t1에서, 초기 듀티값(SRT)이 1로 설정되고; 목표 듀티값(TGT)이 3으로 설정되고; 기울기 설정값(SLP)이 2로 설정되고; 주기 설정값(TRM)이 4로 설정된다. 이들 설정값들이 레지스터에서 설정된 것에 응답하여, 제1 카운터(12)는 주기 개시 신호(CRS1)의 펄스 수의 카운팅을 개시하고, 제2 카운터(31)는 클록 신호의 클록 펄스의 카운팅을 개시한다.
타이밍 t1에서는, 초기 듀티값(SRT)이 목표 듀티값(TGT)보다 작기 때문에, 제2 비교기(16)는 선택 신호(SEL)를 0으로 설정한다. 따라서, 타이밍 t1에서, 선택 회로(17)는 듀티 제어 신호(DUT)로서 초기 듀티값(SRT)(도 4에 도시된 예에서는 1)을 출력한다. 이 듀티 제어 신호(DUT)의 값은 타이밍 t1에서의 제2 카운트 값(CNT2)과 동일하기 때문에, 제4 비교기(33)는 후속 클록 신호가 입력될 때까지 스위칭 신호(CRS2)를 하이 레벨로 유지한다. 제2 카운트 값(CNT2)이 2로 천이한 것에 응답하여, 제4 비교기(33)는 스위칭 신호(CRS2)를 로우 레벨로 설정한다. 스위칭 신호(CRS2)의 하강 에지(falling edge)에서, PWM 신호 생성기(34)는 PWM 신호를 하이 레벨로부터 로우 레벨로 스위칭한다. 후속해서, 제2 카운트 값(CNT2)이 주기 설정값(TRM)(도 4에 도시된 예에서는 4)에 도달하는 경우에, 제3 비교기(32)는, 제2 카운트 값(CNT2)이 4인 한, 주기 개시 신호(CRS1)를 하이 레벨로 유지한다. 또한, 제2 카운트 값(CNT2)이 4인 한, 제3 비교기(32)는 제2 리셋 신호(CLR2)를 어서트한다(이를 하이 레벨로 유지한다). 타이밍 t2에서, 제2 리셋 신호(CLR2)에 따라, 제2 카운트 값(CNT2)이 초기 카운트 값(예를 들면, 1)으로 리셋된다. 타이밍 t2에서 제2 카운트 값(CNT2)이 주기 설정값(TRM)과 일치하지 않기 때문에, 주기 개시 신호(CRS1)가 로우 레벨로 스위칭된다. 주기 개시 신호(CRS1)의 하강 에지에서, PWM 신호 생성기(34)는 PWM 신호를 개시 논리 레벨(예를 들면, 하이 레벨)로 설정한다.
후속해서, 타이밍 t2와 t3 사이의 기간 동안, 제2 카운트 값(CNT2)은 클록 신호에 따라 1부터 4까지 천이한다. 제2 카운트 값(CNT2)의 천이에 따라, 출력 제어 유닛(30)은 타이밍 t1과 t2 사이에서 수행되는 동작들을 반복한다.
한편, 제1 카운트 값(CNT1)은 타이밍 t2에서 리셋되지 않고, 타이밍 t1과 t3 사이의 기간 동안 주기 개시 신호(CRS1)가 계속해서 카운트된다. 즉, 제1 카운트 값(CNT1)은 타이밍 t1과 t3 사이의 기간 동안 1부터 2까지 천이한다. 제1 카운트 값(CNT1)이 기울기 설정값(SLP)(도 4에 도시된 예에서는 2)에 도달한 경우에, 제1 비교기(13)는, 제1 카운트 값(CNT1)이 2인 한, 제1 리셋 신호(CLR1) 및 가산 지시 신호(ADD)를 어서트한다(이들 신호를 하이 레벨로 유지한다). 제1 리셋 신호(CLR1)가 어서트된 것에 응답하여, 제1 카운트 값(CNT1)은 초기 카운트 값(예를 들면, 1)으로 리셋된다. 타이밍 t3에서 제1 카운트 값(CNT1)이 기울기 설정값(SLP)과 일치하지 않기 때문에, 제1 비교기(13)는 가산 지시 신호(ADD)를 부정(negate)한다. 가산 지시 신호(ADD)가 부정된 것에 응답하여, 초기 듀티 레지스터(14)는 초기 듀티값(SRT)에 1을 더하여 얻은 값을 이용하여 초기 듀티값(SRT)을 갱신한다.
타이밍 t1과 t3 사이의 기간 동안, 제1 카운트 값(CNT1)이 기울기 설정값(SLP)에 도달할 때까지 가산 지시 신호(ADD)는 부정된다. 따라서, 초기 듀티값(SRT)은 동일하게 유지된다. 이 때문에, 타이밍 t1과 t3 사이의 기간 동안 듀티 제어 신호(DUT)에 의해 나타낸 값은 동일하게 유지된다. 즉, 타이밍 t1과 t3 사이의 기간 동안 PWM 신호의 듀티비는 동일하게 유지된다.
타이밍 t3에서 초기 듀티값(SRT)이 목표 듀티값(TGT)보다 작기 때문에, 제2 비교기(16)는 선택 신호(SEL)를 0으로 설정한다. 따라서, 타이밍 t3에서, 선택 회로(17)는 초기 듀티값(SRT)(도 4에 도시된 예에서는 2)을 듀티 제어 신호(DUT)로서 출력한다. 제2 카운트 값(CNT2)이 2로 천이하여, 제2 카운트 값(CNT2)이 듀티 제어 신호(DUT)와 일치한다. 따라서, 제4 비교기(33)는 후속 클록 신호가 입력될 때까지 스위칭 신호(CRS2)를 하이 레벨로 유지한다. 제2 카운트 값(CNT2)이 3으로 천이한 것에 응답하여, 제4 비교기(33)는 스위칭 신호(CRS2)를 로우 레벨로 설정한다. 스위칭 신호(CRS2)의 하강 에지에서, PWM 신호 생성기(34)는 PWM 신호를 하이 레벨에서 로우 레벨로 스위칭한다. 후속해서, 제2 카운트 값(CNT2)이 주기 설정값(TRM)(도 4에 도시된 예에서는 4)에 도달하는 경우에, 제3 비교기(32)는, 제2 카운트 값(CNT2)이 4인 한, 주기 개시 신호(CRS1)를 하이 레벨로 유지한다. 제3 비교기(32)는, 제2 카운트 값(CNT2)이 4인 한, 제2 리셋 신호(CLR2)(예를 들면, 이를 하이 레벨로 설정)를 어서트한다. 제2 리셋 신호(CLR2)에 따라, 타이밍 t4에서 제2 카운트 값(CNT2)이 초기 카운트 값(예를 들면, 1)으로 리셋된다. 또한, 타이밍 t4에서 제2 카운트 값(CNT2)이 주기 설정값(TRM)과 일치하지 않기 때문에, 주기 개시 신호(CRS1)가 로우 레벨로 스위칭된다. 주기 개시 신호(CRS1)의 하강 에지에서, PWM 신호 생성기(34)는 PWM 신호를 개시 논리 레벨(예를 들면, 하이 레벨)로 설정한다.
후속해서, 타이밍 t4와 t5 사이의 기간 동안, 제2 카운트 값(CNT2)은 클록 신호에 따라 1부터 4까지 천이한다. 제2 카운트 값(CNT2)이 천이한 것에 응답하여, 출력 제어 유닛(30)은 타이밍 t3과 t4 사이에서 수행되는 동작들을 반복한다.
한편, 제1 카운트 값(CNT1)은 타이밍 t4에서 리셋되지 않고, 타이밍 t3과 t5 사이의 기간 동안 주기 개시 신호(CRS1)가 계속해서 카운트된다. 즉, 제1 카운트 값(CNT1)은 타이밍 t3과 t5 사이의 기간 동안 1부터 2까지 천이한다. 제1 카운트 값(CNT1)이 기울기 설정값(SLP)(도 4에 도시된 예에서는 2)에 도달하는 경우에, 제1 비교기(13)는, 제1 카운트 값(CNT1)이 2인 한, 제1 리셋 신호(CLR1) 및 가산 지시 신호(ADD)를 어서트한다(이러한 신호들을 하이 레벨로 유지한다). 제1 리셋 신호(CLR1)가 어서트된 것에 응답하여, 제1 카운트 값(CNT1)이 초기 카운트 값(예를 들면, 1)으로 리셋된다. 타이밍 t5에서 제1 카운트 값(CNT1)이 기울기 설정값(SLP)과 일치하지 않기 때문에, 제1 비교기(13)는 가산 지시 신호(ADD)를 부정한다. 가산 지시 신호(ADD)가 부정된 것에 응답하여, 초기 듀티 레지스터(14)는 초기 듀티값(SRT)에 1을 더하여 얻은 값을 이용하여 초기 듀티값(SRT)을 갱신한다.
타이밍 t3과 t5 사이의 기간 동안, 제1 카운트 값(CNT1)이 기울기 설정값(SLP)에 도달할 때까지 가산 지시 신호(ADD)가 부정된다. 따라서, 초기 듀티값(SRT)은 동일하게 유지된다. 이 때문에, 타이밍 t3과 t5 사이의 기간 동안, 듀티 제어 신호(DUT)에 의해 나타낸 값은 동일하게 유지된다. 즉, 타이밍 t3과 t5 사이의 기간 동안 PWM 신호의 듀티비는 동일하게 유지된다. 타이밍 t3과 t5 사이의 기간 동안 듀티 제어 신호(DUT)의 값은 타이밍 t1과 t3 사이의 기간보다 크다. 따라서, 타이밍 t3과 t5 사이의 기간 동안 생성된 PWM 신호의 듀티비는 타이밍 t1과 t3 사이의 기간 동안 생성된 PWM 신호의 듀티비보다 크다.
타이밍 t5에서 초기 듀티값(SRT)이 목표 듀티값(TGT)과 일치하기 때문에, 제2 비교기(16)는 선택 신호(SEL)를 1로 설정한다. 따라서, 타이밍 t5에서, 선택 회로(17)는 목표 듀티값(TGT)(도 4에 도시된 예에서는 3)을 듀티 제어 신호(DUT)로서 출력한다. 후속해서, 제2 카운트 값(CNT2)이 3으로 천이하여, 제2 카운트 값(CNT2)이 듀티 제어 신호(DUT)의 값과 일치한다. 따라서, 제4 비교기(33)는 후속 클록 신호가 입력될 때까지 스위칭 신호(CRS2)를 하이 레벨로 유지한다. 제2 카운트 값(CNT2)이 4로 천이한 것에 응답하여, 제4 비교기(33)는 스위칭 신호(CRS2)를 로우 레벨로 설정한다. 스위칭 신호(CRS2)의 하강 에지에서, PWM 신호 생성기(34)는 PWM 신호를 하이 레벨에서 로우 레벨로 스위칭한다. 후속해서, 제2 카운트 값(CNT2)이 주기 설정값(TRM)(도 4에 도시된 예에서는 4)에 도달하는 경우에, 제3 비교기(32)는, 제2 카운트 값(CNT2)이 4인 한, 주기 개시 신호(CRS1)를 하이 레벨로 유지한다. 제3 비교기(32)는 또한 제2 카운트 값(CNT2)이 4인 한, 제2 리셋 신호(CLR2)(예를 들면, 이를 하이 레벨로 유지한다)를 어서트한다. 제2 리셋 신호(CLR2)에 응답하여, 타이밍 t6에서 제2 카운트 값(CNT2)이 초기 카운트 값(예를 들면, 1)으로 리셋된다. 또한, 타이밍 t6에서 제2 카운트 값(CNT2)이 주기 설정값(TRM)과 일치하지 않기 때문에, 주기 개시 신호(CRS1)가 로우 레벨로 스위칭된다. 주기 개시 신호(CRS1)의 하강 에지에서, PWM 신호 생성기(34)는 PWM 신호를 개시 논리 레벨(예를 들면, 하이 레벨)로 설정한다.
후속해서, 타이밍 t6과 t7 사이의 기간 동안, 제2 카운트 값(CNT2)은 클록 신호에 따라 1부터 4까지 천이한다. 제2 카운트 값(CNT2)이 천이한 것에 응답하여, 출력 제어 유닛(30)은 타이밍 t5와 t6 사이의 기간 동안 수행된 동작들을 반복한다.
한편, 제1 카운트 값(CNT1)은 타이밍 t6에서 리셋되지 않고, 타이밍 t5와 t7 사이의 기간 동안 주기 개시 신호(CRS1)가 계속해서 카운트된다. 즉, 제1 카운트 값(CNT1)은 타이밍 t5와 t7 사이의 기간 동안 1부터 2까지 천이한다. 제1 카운트 값(CNT1)이 기울기 설정값(SLP)(도 4에 도시된 예에서는 2)에 도달하는 경우에, 제1 비교기(13)는, 제1 카운트 값(CNT1)이 2인 한, 제1 리셋 신호(CLR1) 및 가산 지시 신호(ADD)를 어서트한다(이러한 신호들을 하이 레벨로 유지한다). 제1 리셋 신호(CLR1)가 어서트된 것에 응답하여, 제1 카운트 값(CNT1)이 초기 카운트 값(예를 들면, 1)으로 리셋된다. 타이밍 t5에서 제1 카운트 값(CNT1)이 기울기 설정값(SLP)과 일치하지 않기 때문에, 제1 비교기(13)는 가산 지시 신호(ADD)를 부정한다. 가산 지시 신호(ADD)가 부정된 것에 응답하여, 초기 듀티 레지스터(14)는 초기 듀티값(SRT)에 1을 더하여 얻은 값을 이용하여 초기 듀티값(SRT)을 갱신한다.
타이밍 t5 이후에, 초기 듀티값(SRT)이 증가할 때조차, 목표 듀티값(TGT)은 초기 듀티값(SRT)보다 작거나 같은 값을 유지한다. 이 때문에, 타이밍 t5 이후에 듀티 제어 신호(DUT)에 의해 나타낸 값은 동일하게 유지된다(목표 듀티값(TGT)). 즉, 타이밍 t5 이후에 PWM 신호의 듀티비는 동일하게 유지된다. 타이밍 t5 이후에, 듀티 제어 신호(DUT)의 값은 타이밍 t3과 t5 사이의 기간 동안보다 더 크게 유지된다. 따라서, 타이밍 t5 이후에 생성된 PWM 신호의 듀티비는 타이밍 t3과 t5 사이의 기간 동안 생성된 PWM 신호의 듀티비보다 더 크게 유지된다.
제1 실시예에 따른 PWM 신호 생성 회로(1)에 의해 생성된 PWM 신호가 전원 회로(예를 들면, 도 2b의 전원 회로(PWR))에 제공된다고 가정하면, PWM 신호의 소프트 스타트 제어와 출력 전압 간의 관계는 도 5 내지 도 9에 도시된다. 도 5 내지 도 9를 참조하면, 제1 실시예에 따른 PWM 신호 생성 회로(1)에 의해 이용되는 초기 듀티값(SRT), 목표 듀티값(TGT), 및 기울기 설정값(SLP)과, 출력 전압 간의 관계에 대해 설명될 것이다. 도 5 내지 도 7에 도시된 예에서, 목표 듀티값(TGT) 및 기울기 설정값(SLP)이 일정하다고 가정하고; 도 5, 도 8, 및 도 9에 도시된 예에서는, 초기 듀티값(SRT) 및 목표 듀티값(TGT)이 일정하다고 가정한다.
도 5에 도시된 제1 타이밍도는 초기 듀티값(SRT) 및 목표 듀티값(TGT)이 적절한 값으로 설정된 경우의 출력 전압의 상승 파형을 도시한다. 도 5에 도시된 예에서는, PWM 신호의 생성이 개시된 이후부터 출력 전압이 목표 하한값(VREF1)에 도달할 때까지 시간 TSS1이 소요된다. 목표 하한값(VREF1)을 초과한 후, 출력 전압은 목표 하한값(VREF1)과 목표 상한값(VREF2) 사이의 전압 레벨들에서 안정화된다.
도 6에 도시된 제2 타이밍도에서, 초기 듀티값(SRT)은 제1 타이밍도에 도시된 것보다 작다. 기울기 설정값(SLP)이 도 5에 도시된 것과 동일하기 때문에, 출력 전압이 목표 하한값(VREF1)에 도달할 때까지 소요되는 시간 TSS2은 도 5의 TSS1보다 길다. 이 경우, 시간 TSS2이 표준값보다 더 긴 경우에 문제가 발생한다.
도 7에 도시된 제3 타이밍도에서, 초기 듀티값(SRT)은 제1 타이밍도에 도시된 것보다 크다. 기울기 설정값(SLP)이 도 5에 도시된 것과 동일하기 때문에, 출력 전압이 목표 하한값(VREF1)에 도달할 때까지 소요되는 시간 TSS2은 도 5의 TSS1보다 짧다. 그러나, 도 7에 도시된 바와 같이, 출력 전압이 목표 상한값(VREF2)을 초과하는 기간이 존재한다. 즉, 도 7에 도시된 예에서는, 출력 전압의 상승 에지에서 오버슈트(overshoot)가 발생할 수 있다는 문제를 수반한다.
도 8에 도시된 제4 타이밍도에서, 기울기 설정값(SLP)은 제1 타이밍도에 도시된 것보다 작다. 기울기 설정값(SLP)이 도 5에 도시된 것보다 작기 때문에, 출력 전압이 목표 하한값(VREF1)에 도달할 때까지 소요되는 시간 TSS4은 도 5의 TSS1보다 길다. 이 경우, 도 8 에 도시된 바와 같이, 출력 전압이 목표 하한값(VREF1)을 초과한 후 다시 목표 하한값(VREF1) 아래로 떨어지는 기간이 존재한다. 즉, 도 8에 도시된 예에서는, 출력 전압의 상승 에지에서 언더슈트(undershoot)가 발생할 수 있다는 문제를 수반한다.
도 9에 도시된 제5 타이밍도에서, 기울기 설정값(SLP)은 제1 타이밍도에 도시된 것보다 크다. 기울기 설정값(SLP)이 도 5에 도시된 것보다 크기 때문에, 출력 전압이 목표 하한값(VREF1)에 도달할 때까지 소요되는 시간 TSS5은 도 5의 TSS1보다 짧다. 그러나, 도 9에 도시된 바와 같이, 출력 전압이 목표 상한값(VREF2)을 초과하는 기간이 존재한다. 즉, 도 9에 도시된 예에서는, 출력 전압의 상승 에지에서 오버슈트가 발생할 수 있다는 문제를 수반한다.
출력 전압을 안정적으로 상승시키는 경우, 출력 전압이 도 5에 도시된 바와 같은 상승 파형을 갖도록 초기 듀티값(SRT), 목표 듀티값(TGT), 및 기울기 설정값(SLP)을 미리 설정할 필요가 있다. 이러한 설정값들은 PWM 신호 생성 회로(1)를 이용하여 출력 전압을 미리 측정함으로써 최적화되어 최적값들을 얻을 수 있다. 목표 듀티값(TGT)을 증가시키거나 감소시킴으로써 출력 전압의 최종적인 전압 레벨을 증가시키거나 감소시킬 수 있음을 주목해야 한다.
상술한 바와 같이, 초기 듀티값(SRT), 목표 듀티값(TGT), 기울기 설정값(SLP), 및 주기 설정값(TRM)이 설정된 것에 응답하여, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 PWM 신호의 생성을 개시한다. 이때, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 이들 설정값들로부터 직접 PWM 신호의 듀티비를 결정한다. 즉, PWM 신호 생성 회로(1)는 PWM 신호의 생성을 개시할 때, PWM 신호의 듀티비를 계산하지 않고 이를 결정할 수 있다. 또한, PWM 신호 생성 회로(1)는 아날로그 전압으로서 제공되는 기준 전압 등을 요구하지 않기 때문에, 그러한 전압이 상승할 때까지 대기하지 않고 PWM 신호의 생성을 개시할 수 있다. 이러한 이유로, PWM 신호 생성 회로(1)는 PWM 신호의 생성을 개시한 직후에도 PWM 신호를 생성할 수 있다.
또한, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 클록 신호에 동기하여 PWM 신호를 생성할 뿐만 아니라, 클록 신호의 카운트된 빈도에 따라 PWM 신호의 듀티비를 변경한다. 듀티비를 변경하기 위해, PWM 신호 생성 회로(1)는 단지 카운트된 클록 펄스에 따라 듀티비의 값을 갱신한다. 따라서, PWM 신호 생성 회로(1)는 연산과 연관된 프로세스를 간략화하면서 PWM 신호의 소프트 스타트 제어를 수행할 수 있다.
또한, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 초기 듀티값(SRT), 목표 듀티값(TGT), 및 기울기 설정값(SLP)의 설정값을 변경함으로써 전원 회로 등에 의해 출력되는 전압의 상승 특성을 최적화할 수 있다. 도 2a 내지 도 2d에 도시된 바와 같이 전원 회로에 의해 구동되는 부하 회로가 LED인 경우, 출력 전압의 오버슈트는 LED의 수명을 단축시킬 수 있다는 문제가 있다. 또한, LED를 구동하는 출력 전압의 언더슈트는 깜박거림(flicker) 등을 야기할 수 있다는 문제가 있다. 그러나, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 설정값을 이용하여 PWM 신호의 상승 파형을 최적화할 수 있으므로, 제어 대상 회로(전원 회로 및 부하 회로)와 연관된 상기 문제들을 쉽게 해결할 수 있다.
또한, 제1 실시예에 따른 PWM 신호 생성 회로(1)는 크기가 작은 회로, 이를 테면, 카운터, 레지스터, 비교기, 및 선택 회로로 구성될 수 있다. 따라서, PWM 신호 생성 회로(1)의 회로 크기 및 칩 면적을 감소시킬 수 있다.
제2 실시예(Second Embodiment)
제2 실시예에서는, 제1 실시예에 따른 PWM 신호 생성 동작에서 이용되는 초기 듀티값(SRT), 목표 듀티값(TGT), 또는 기울기 설정값(SLP) 등을 자동으로 조정하는 방법에 대해 설명될 것이다. 제2 실시예에 따른 설정값 조정 방법에서는 도 1에 도시된 연산 코어(PE), 출력 모니터 유닛(MON), 메모리(MEM), 및 PWM 신호 생성 유닛(PG)을 이용한다. 또한, 제2 실시예에서는, PWM 신호 생성 유닛(PG)으로서 PWM 신호 생성 회로(2)가 이용된다.
도 10은 제2 실시예에 따른 PWM 신호 생성 회로(2)의 블록도를 도시한다. 도 10에 도시된 바와 같이, PWM 신호 생성 회로(2)는 제1 실시예에 따른 PWM 신호 생성 회로(1)에 PWM 신호 생성 개시 신호를 이용하는 동작 제어 기능을 추가함으로써 얻어진다. PWM 신호 생성 회로(2)는 제1 카운터(12) 및 제2 카운터(31) 각각 대신에 제1 카운터(12a) 및 제2 카운터(31a)를 구비한다.
제1 카운터(12a)는 클록 신호의 클록 펄스의 수가 주기 설정 신호의 값에 도달한 횟수를 카운트, 즉, 주기 개시 신호(CRS1)의 펄스 수를 카운트하여 제1 카운트 값(CNT1)을 생성한다. 제1 리셋 신호(CLR1)가 어서트된 것에 응답하여, 제1 카운터(12a)는 제1 카운트 값(CNT1)을 초기 카운트 값으로 리셋한다. PWM 신호 생성 개시 신호가 어서트된 경우에, 제1 카운터(12a)는 클록 신호의 클록 펄스를 카운트하고; PWM 신호 생성 개시 신호가 부정된 경우는 클록 신호의 클록 펄스의 카운트를 정지한다.
제2 카운터(31a)는 클록 신호의 클록 펄스를 카운트하여 제2 카운트 값(CNT2)을 생성한다. 제2 리셋 신호(CLR2)가 어서트된 것에 응답하여, 제2 카운터(31a)는 제2 카운트 값(CNT2)을 초기 카운트 값으로 리셋한다. PWM 신호 생성 개시 신호가 어서트된 경우에, 제2 카운터(31a)는 클록 신호의 클록 펄스를 카운트하고; PWM 신호 생성 개시 신호가 부정된 경우에는 클록 신호의 클록 펄스의 카운트를 정지한다.
제1 카운터(12a) 및 제2 카운터(31a)가 정지된 경우에, 이들 카운터는 클록 신호의 클록 펄스를 카운트하지 않는다. 따라서, PWM 신호 생성 회로(2)는 PWM 신호의 생성을 정지한다. 반면에, 제1 카운터(12a) 및 제2 카운터(31a)가 동작 중인 경우, PWM 신호 생성 회로(2)는 이들 카운터의 카운트 동작에 따라 PWM 신호를 생성한다. 즉, PWM 신호 생성 개시 신호는 PWM 신호 생성 회로(2)에 의한 PWM 신호 생성 프로세스의 개시 및 정지를 제어하기 위한 신호이다. 제2 실시예에서, PWM 신호 생성 개시 신호는 그의 어서트(assertion) 및 부정(negation)을 연산 코어(PE)가 제어하는 신호라고 가정한다.
도 11 및 도 12는 출력 모니터 유닛(MON)의 상세 블록도를 도시한다. 도 11은 출력 모니터 유닛(MON)의 일례를 도시한다. 도 11에 도시된 출력 모니터 유닛(40)은 비교기(COMP1 및 COMP2) 및 시계열(time-series) 정보 저장 레지스터(41)를 포함한다.
비교기(COMP1)는 그의 비반전(non-inverting) 입력 단자에서 제어 대상 회로(예를 들면, 전원 회로(PWR))로부터 얻은 모니터 전압을 수신하고, 그의 반전(inverting) 입력 단자에서 목표 하한값(VREF1)을 수신한다. 모니터 전압이 목표 하한값(VREF1)보다 큰 경우, 비교기(COMP1)는 출력 신호(예를 들면, 하한 검출 신호)를 하이 레벨로 설정한다.
비교기(COMP2)는 그의 비반전 입력 단자에서 전원 회로(PWR)로부터 얻은 모니터 전압을 수신하고, 그의 반전 입력 단자에서 목표 상한값(VREF2)을 수신한다. 모니터 전압이 목표 상한값(VREF2)보다 큰 경우, 비교기(COMP2)는 출력 신호(예를 들면, 상한 검출 신호)를 하이 레벨로 설정한다.
시계열 정보 저장 레지스터(41)는 클록 신호(예를 들면, PWM 신호 생성 회로(2)에 제공되는 클록 신호와 마찬가지 신호) 및 PWM 신호 생성 개시 신호를 수신한다. PWM 신호 생성 개시 신호가 어서트된 동안, 시계열 정보 저장 레지스터(41)는 클록 신호를 샘플링 클록으로서 이용하여 하한 및 상한 검출 신호의 논리 레벨을 축적한다. 즉, 시계열 정보 저장 레지스터(41)는 PWM 신호 생성 개시 신호가 어서트된 시점을 개시 시점으로 하고, PWM 신호 생성 개시 신호가 부정된 시점을 종료 시점으로 한 측정값들의 시계열 정보를 생성한다. 이러한 시계열 정보는 연산 코어(PE)에 의해 참조된다.
도 12는 출력 모니터 유닛(MON)의 또 다른 형태를 도시하는 블록도를 도시한다. 도 12에 도시된 출력 모니터 유닛(50)은 A/D 변환기(51) 및 시계열 정보 저장 레지스터(52)를 포함한다.
A/D 변환기(51)는 전원 회로(PWR)로부터 얻은 모니터 전압의 전압 레벨에 해당하는 모니터 전압값 신호를 출력한다. 이 모니터 전압값 신호는 디지털 신호이며 모니터 전압의 전압 레벨을 나타내는 값을 갖는다.
시계열 정보 저장 레지스터(52)는 클록 신호(예를 들면, PWM 신호 생성 회로(2)에 제공되는 클록 신호와 마찬가지 신호) 및 PWM 신호 생성 개시 신호를 수신한다. PWM 신호 생성 개시 신호가 어서트된 동안, 시계열 정보 저장 레지스터(52)는 클록 신호를 샘플링 클록으로서 이용하여 모니터 전압값 신호들의 값들을 축적한다. 즉, 시계열 정보 저장 레지스터(52)는 PWM 신호 생성 개시 신호가 어서트된 시점을 개시 시점으로 하고, PWM 신호 생성 개시 신호가 부정된 시점을 종료 시점으로 한 측정값들의 시계열 정보를 생성한다. 이 시계열 정보는 연산 코어(PE)에 의해 참조된다.
이제, 출력 모니터 유닛(40)이 출력 모니터 유닛(MON)으로 이용된 경우의 모니터 전압의 검출 결과에 대해 설명될 것이다. 도 13 내지 도 15는 전원 회로에 의해 생성되는 출력 전압의 상승 파형과, 그 출력 전압의 상승 파형을 모니터링할 때의 상한 및 하한 검출 신호들에 있어서의 변화 사이의 관계를 보여주는 타이밍도를 도시한다.
도 13에 도시된 제1 타이밍도는 출력 전압의 오버슈트 및 언더슈트가 목표 하한값(VREF1) 및 목표 상한값(VREF2)으로 규정된 미리 결정된 범위 내에 있는 경우의 타이밍도를 도시한다. 도 13에 도시된 예에서는, PWM 신호 생성 개시 신호가 어서트되고; 시간 TSS가 경과하고; 후속해서 출력 전압이 목표 하한값(VREF1)을 초과한다. 이 때문에, PWM 신호 생성 개시 신호의 어서트 이래로 시간 TSS가 경과한 후에, 하한 검출 신호가 상승한다. 후속해서, 하한 검출 신호는 하이 레벨로 유지된다. 한편, 출력 전압은 목표 상한값(VREF2)을 초과하지 않으므로 상한 검출 신호는 로우 레벨로 유지된다.
도 14에 도시된 제2 타이밍도는 출력 전압의 오버슈트가 발생하는 경우의 타이밍도를 도시한다. 도 14에 도시된 예에서는, PWM 신호 생성 개시 신호가 어서트되고; 시간 TSS가 경과하고; 후속해서, 출력 전압이 목표 하한값(VREF1)을 초과한다. 이 때문에, PWM 신호 생성 개시 신호의 어서트 이래로 시간 TSS가 경과한 후에, 하한 검출 신호가 상승한다. 후속해서, 하한 검출 신호는 하이 레벨로 유지된다. 한편, 상한 검출 신호는 출력 전압이 목표 상한값(VREF2)을 초과하는 동안의 기간에 해당하는 기간 동안 하이 레벨로 유지된다.
도 15에 도시된 제3 타이밍도는 출력 전압의 언더슈트가 발생하는 경우의 타이밍도를 도시한다. 도 15에 도시된 예에서는, PWM 신호 생성 개시 신호가 어서트되고; 시간 TSS가 경과하고; 후속해서, 출력 전압이 목표 하한값(VREF1)을 초과한다. 이 때문에, PWM 신호 생성 개시 신호의 어서트 이래로 시간 TSS가 경과한 후에, 하한 검출 신호가 상승한다. 후속해서, 출력 전압이 목표 하한값 아래로 떨어진다. 이 때문에, 하한 검출 신호는 출력 전압이 목표 하한값 아래로 떨어지는 동안의 기간에 해당하는 기간 동안 로우 레벨로 유지된다. 출력 전압이 목표 하한값(VREF1)을 초과하면, 하한 검출 신호는 하이 레벨로 설정된다. 출력 전압은 목표 상한값(VREF2)을 초과하지 않기 때문에, 상한 검출 신호는 로우 레벨로 유지된다.
도 13 내지 도 15에 도시된 바와 같이, 출력 모니터 유닛(40)에서는, 출력 전압의 변동에 따라 하한 검출 신호 및 상한 검출 신호의 논리 레벨이 달라진다. 출력 모니터 유닛(40)은 시계열 정보 저장 레지스터에 하한 및 상한 검출 신호의 논리 레벨을 시계열 방식으로 축적함으로써 출력 전압의 시계열 변화를 기록한다. 측정값의 시계열 정보를 참조함으로써, 연산 코어(PE)는 출력 전압의 변동이 적절한지 여부 뿐만 아니라, 파라미터 설정값 중 어느 것을 변경해야 하는지를 판단할 수 있다.
이하에서는, 연산 코어에 의해 수행된 설정값의 조정 프로세스에 대해 설명될 것이다. 도 16은 제2 실시예에 따른 조정 방법의 단계들을 보여주는 흐름도를 도시한다. 연산 코어(PE)는 도 16에 도시된 흐름도에 따른 프로세스를 수행한다. 도 16에 도시된 예에서는, 연산 코어(PE)가 테스트 모드(test mode) 기간 동안 설정값을 조정한다. 설정값들의 조정이 수행될 수 있는 타이밍에 대해 말하자면, 예를 들면, 프로세서 시스템(MCU)의 개시 프로세스의 일환으로서 수행될 수도 있고, 또는 항상 수행될 수도 있다.
도 16에 도시된 바와 같이, 테스트 모드가 개시되면, 연산 코어(PE)는 PWM 신호 생성 회로(2)를 동작시키기 위한 설정값들(예를 들면, 초기 듀티값 등)을 메모리(MEM)로부터 판독하고, 판독한 값들을 PWM 신호 생성 회로(2)의 레지스터에 저장한다(단계 S1).
후속해서, 연산 코어(PE)는 PWM 신호 생성 개시 신호를 어서트하고, 미리 결정된 시간 후에 그것을 부정한다(단계 S2). 따라서, PWM 신호 생성 회로(2)는 미리 결정된 시간 동안 PWM 신호를 생성한다. 출력 모니터 유닛(40)은 시계열 정보 저장 레지스터(41)에서 출력 전압을 측정하여 얻은 측정값의 시계열 정보를 생성한다. 다음에, 연산 코어(PE)는 시계열 정보 저장 레지스터(41)로부터 시계열 정보를 얻는다(단계 S3).
다음에, 연산 코어(PE)는 얻은 시계열 정보에서 최종 기간에 대응하는 값을 참조하여, 하한 검출 신호의 최종 기간의 값이 로우 레벨인지 여부를 판단한다(단계 S4). 단계 S4에서 하한 검출 신호의 최종 기간의 값이 로우 레벨인 경우, 연산 코어(PE)는 목표 듀티값을 증가시킨다(단계 S5). 다음에, 연산 코어(PE)는 증가된 목표 듀티값을 이용하여 메모리(MEM)에 저장된 목표 듀티값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
단계 S4에서 하한 검출 신호의 최종 기간의 값이 로우 레벨인 경우, 연산 코어(PE)는 상한 검출 신호의 최종 기간의 값이 하이 레벨인지 여부를 판단한다(단계 S7). 단계 S7에서 상한 검출 신호의 최종 기간의 값이 하이 레벨인 경우, 연산 코어(PE)는 목표 듀티값을 감소시킨다(단계 S8). 다음에, 연산 코어(PE)는 감소된 목표 듀티값을 이용하여 메모리(MEM)에 저장된 목표 듀티값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
단계 S7에서 상한 검출 신호의 최종 기간의 값이 로우 레벨인 경우, 연산 코어(PE)는 상승 시간(TSS)이 미리 결정된 범위보다 긴지 여부를 판단한다(단계 S9). 단계 S9에서 상승 시간(TSS)이 미리 결정된 범위보다 긴 경우, 연산 코어(PE)는 초기 듀티값을 증가시킨다(단계 S10). 다음에, 연산 코어(PE)는 증가된 초기 듀티값을 이용하여 메모리(MEM)에 저장된 초기 듀티값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
단계 S9에서 상승 시간(TSS)이 미리 결정된 범위보다 길지 않은 경우, 연산 코어(PE)는 상승 시간(TSS)이 미리 결정된 범위보다 짧은지 여부를 판단한다(단계 S11). 단계 S11에서 상승 시간(TSS)이 미리 결정된 범위보다 짧은 경우, 연산 코어(PE)는 초기 듀티값을 감소시킨다(단계 S12). 다음에, 연산 코어(PE)는 감소된 초기 듀티값을 이용하여 메모리(MEM)에 저장된 초기 듀티값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
단계 S11에서 상승 시간(TSS)이 미리 결정된 범위보다 짧지 않은 경우, 연산 코어(PE)는 하한 검출 신호가 하이 레벨로 유지된 후에 로우 레벨로 유지되는 동안의 기간이 존재하는지 여부를 판단한다(단계 S13). 단계 S13에서 하한 검출 신호가 하이 레벨로 유지된 후에 로우 레벨로 유지되는 동안의 기간이 존재하는 경우, 연산 코어(PE)는 기울기 설정값을 증가시킨다(단계 S14). 다음에, 연산 코어(PE)는 증가된 기울기 설정값을 이용하여 메모리(MEM)에 저장된 기울기 설정값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
단계 S13에서 하한 검출 신호가 하이 레벨로 유지된 후에 로우 레벨로 유지되는 동안의 기간이 존재하지 않는 경우, 연산 코어(PE)는 상한 검출 신호가 하이 레벨로 유지되는 동안의 기간이 존재하는지 여부를 판단한다(단계 S15). 단계 S15에서 상한 검출 신호가 하이 레벨로 유지되는 동안의 기간이 존재하는 경우, 연산 코어(PE)는 기울기 설정값을 감소시킨다(단계 S16). 다음에, 연산 코어(PE)는 감소된 기울기 설정값을 이용하여 메모리(MEM)에 저장된 기울기 설정값을 갱신한다(단계 S6). 다음에, 연산 코어(PE)는 단계 S1 내지 S3의 프로세스들을 다시 수행한다.
연산 코어(PE)가 단계 S4, S7, S9, S11, S13, 및 S15를 모두 패스하면, 테스트 모드는 종료된다. 이러한 방식으로 테스트 모드가 종료된 경우, 조정된 설정값에 기초하여 동작하는 PWM 신호 생성 회로(2)에 의해 생성된 PWM 신호를 수신함으로써 생성된 출력 전압은 오버슈트 및 언더슈트를 야기하지 않고, 전압값은 목표 하한값(VREF1) 및 목표 상한값(VREF2)으로 규정된 범위 내에 있다. 즉, 출력 전압은 도 13에 도시된 상승 파형을 갖는다.
상기 설명에서 알 수 있는 바와 같이, 제2 실시예에 따른 조정 방법을 이용하여 결정된 설정값에 기초하여 동작하는 PWM 신호 생성 회로(2)는 제어 대상 회로를 이상적으로 동작하도록 하는 PWM 신호를 생성할 수 있다.
또한, 제2 실시예에 따른 조정 방법을 수행할 수 있는 프로세서 시스템(MCU)이 LED를 구동하는 전원 회로를 제어하는 경우, LED의 수명이 연장될 수 있다. 일반적으로, LED의 특성은 노화 열화(aging degradation)로 인해 변화한다. 이 때문에, LED가 고정된 설정값에 기초하여 생성된 PWM 신호에 기초하여 제어되는 경우에 휘도(luminance)에 있어서의 감소와 같은 열화를 겪는다. 그러나, 제2 실시예에 따른 조정 방법을 적절히 수행하면서 LED를 구동하기 위한 PWM 신호를 생성함으로써, LED의 특성 열화를 보정하는 출력 전압을 생성할 수 있다. LED의 특성 열화를 보정하는 출력 전압을 생성함으로써, LED의 수명을 실질적으로 연장할 수 있다.
제2 실시예에 따른 설정값의 조정 방법을 이용하여 갱신된 설정값은 메모리(MEM)에 저장된다. 따라서, 프로세서 시스템(MCU)은, 재개시된 경우에 메모리(MEM)로부터 설정값을 판독함으로써, 설정값을 조정하지 않고, 최적화된 설정값을 이용하여, PWM 신호 생성 회로(2)가 최적화된 상태에서 동작을 개시하게 할 수 있다.
제3 실시예(Third Embodiment)
도 17은 제3 실시예에 따른 PWM 신호 생성 회로(3)의 블록도를 도시한다. 도 17에 도시된 바와 같이, 제3 실시예에 따른 PWM 신호 생성 회로(3)는 제1 실시예에 따른 PWM 신호 생성 회로(1)의 PWM 신호 생성기(34) 대신에 PWM 신호 생성기(34a)를 이용한다. 도 17에서, PWM 신호 생성기(34a)를 포함하는 출력 제어 유닛에는 참조 부호 30a가 부여된다.
PWM 신호 생성기(34a)는 주기 설정 신호(CRS1) 및 스위칭 신호(CRS2)뿐만 아니라, PWM 출력 게이트 신호를 수신한다. PWM 출력 게이트 신호가 어서트되는 경우에, PWM 신호 생성기(34a)는 PWM 신호 생성기(34)와 동일한 동작을 수행한다. 반면에, PWM 출력 게이트 신호가 부정되는 경우에, PWM 신호 생성기(34a)는 PWM 신호의 생성을 정지한다.
PWM 출력 게이트 신호는 연산 코어(PE)에 의해 선택적으로 어서트되거나 부정된다. PWM 출력 게이트 신호가 어서트된 시점에, 연산 코어(PE)는 메모리(MEM)로부터 판독된 설정값에 기초하여, PWM 신호 생성 회로(3)의 기울기 레지스터(11)에 저장될 기울기 설정값, 그의 초기 듀티 레지스터(14)에 저장될 초기 듀티값, 그의 목표 듀티 레지스터(15)에 저장될 목표 듀티값, 및 그의 주기 레지스터(21)에 저장될 주기 설정값을 설정한다.
다음에, 제3 실시예에 따른 PWM 신호 생성 회로(3)의 동작에 대해 설명될 것이다. 도 18은 제3 실시예에 따른 PWM 신호 생성 회로(3)의 동작을 도시하는 타이밍도를 도시한다. 도 18에 도시된 바와 같이, 제3 실시예에 따른 PWM 신호 생성 회로(3)는 타이밍 t11에서 PWM 출력 게이트 신호가 어서트될 때 PWM 신호의 생성을 개시한다. 이때, PWM 신호는 소프트 스타트 제어되면서 생성된다. 소프트 스타트 제어된 PWM 신호에 기초하여 생성되는 전원 회로의 출력 전압은 오버슈트 또는 언더슈트를 야기하지 않고 상승한다.
후속해서, 타이밍 t12에서 PWM 출력 게이트 신호가 부정되는 경우에, PWM 신호 생성 회로(3)는 PWM 신호의 출력을 정지하여, 전원 회로의 출력 전압을 감소시킨다.
후속해서, 타이밍 t13에서 다시 PWM 출력 게이트 신호가 어서트되는 경우에, PWM 신호 생성 회로(3)는 소프트 스타트 제어하면서 PWM 신호를 생성한다. 후속해서, 생성된 PWM 신호에 기초하여 전원 회로의 출력 전압이 상승한다.
도 18에 도시된 바와 같이, PWM 신호 생성 회로(3)는 PWM 출력 게이트 신호를 간헐적으로(intermittently) 어서트함으로써, PWM 신호를 간헐적으로 생성한다. 간헐적 간격은 PWM 출력 게이트 신호의 어서트 기간(TH)과 부정 기간(TL) 사이의 비율에 기초하여 결정될 수 있다. 또한, PWM 신호 생성 회로(3)는 PWM 신호의 생성을 재개시할 때마다, 소프트 스타트 제어를 이용하여 PWM 신호를 생성한다.
전원 회로에 의해 구동되는 부하 회로가 LED인 경우, PWM 출력 게이트 신호의 어서트 기간(TH)과 부정 기간(TL) 사이의 비율을 제어하면 LED에서 조광(dimming)이 수행되게 할 수 있다. 이는 LED의 휘도가 LED의 점등(light up) 동안의 시간의 적분값을 이용하여 제어될 수 있기 때문이다.
상기 설명에서 알 수 있는 바와 같이, 제3 실시예에 따른 PWM 신호 생성 회로(3)를 이용하면 LED의 조광 제어를 허용한다. 제3 실시예에 따른 PWM 신호 생성 회로(3)는 PWM 출력 게이트 신호를 어서트할 때마다 소프트 스타트 제어를 이용하여 PWM 신호를 생성한다. 따라서, 전원 회로의 출력 신호는 어떠한 상승 타이밍 에서도 오버슈트 또는 언더슈트를 야기하지 않고 상승한다. 이러한 제어를 수행하면 LED에 과전압이 인가되는 것과 LED가 열화되는 것을 방지할 수 있다.
또한, 외부 회로로부터 프로세서 시스템(MCU)의 IO 유닛(IOU)을 통해 제어 신호(예를 들면, 조광 제어 신호)를 수신하고, 수신된 조광 제어 신호에 기초하여 연산 코어(PE)를 이용하여 PWM 출력 게이트 신호의 어서트 기간(TH)과 부정 기간(TL) 사이의 비율을 제어할 수 있다. 이러한 구성때문에, 제3 실시예에 따른 PWM 신호 생성 회로(3)를 포함하는 프로세서 시스템(MCU)은 외부로부터의 지시에 기초하여 LED에서 조광을 수행할 수 있다.
제4 실시예(Four Embodiment)
도 19는 제4 실시예에 따른 PWM 신호 생성 회로(4)의 블록도를 도시한다. 도 19에 도시된 바와 같이, PWM 신호 생성 회로(4)는 듀티 설정 유닛(10a 및 10b), 주기 설정 유닛(20), 및 출력 제어 유닛(30b)을 포함한다. 주기 설정 유닛(20)은 제1 실시예에 따른 것과 동일하므로 설명되지 않을 것이다.
듀티 설정 유닛(10a 및 10b)은 제1 실시예에 따른 듀티 설정 유닛(10)과 동일한 구성을 갖지만, 이들은 상호 독립적인 설정 신호를 수신한다. 도 19에 도시된 예에서, 듀티 설정 유닛(10a)은 제1 기울기 설정 신호, 제1 초기 듀티 설정 신호, 및 제1 목표 듀티 설정 신호를 수신한다. 듀티 설정 유닛(10b)은 제2 기울기 설정 신호, 제2 초기 듀티 설정 신호, 및 제2 목표 듀티 설정 신호를 수신한다. 듀티 설정 유닛(10a 및 10b)은 각각 상호 독립적인 값을 갖는 설정 신호에 기초하여 상호 독립적인 값을 갖는 듀티 제어 신호(DUT1 및 DUT2)를 출력한다.
출력 제어 유닛(30b)은 제1 실시예에 따른 출력 제어 유닛(30)에 제5 비교기(35)를 추가하고, PWM 신호 생성기(34) 대신에 PWM 신호 생성기(34b)를 구비하여 형성된다. 제2 카운트 값(CNT2)이 듀티 제어 신호(DUT2)에 의해 나타낸 듀티비를 나타내는 값에 도달한 것에 응답하여, 제5 비교기(35)는 PWM 신호의 논리 레벨의 스위칭을 지시하는 스위칭 신호(CRS3)를 출력한다. 제4 비교기(33)는 제1 실시예에 따른 제4 비교기(33)에 대응하는 한편, 듀티 제어 신호(DUT)에 대응하는 신호로서 듀티 제어 신호(DUT1)를 수신한다.
PWM 신호 생성기(34b)는 주기 개시 신호(CRS1)에 따라 제1 PWM 신호의 논리 레벨을 개시 논리 레벨로 설정하고; 스위칭 신호(CRS2)에 따라 제1 PWM 신호의 논리 레벨을 개시 논리 레벨과 반대의 논리 레벨인 종료 논리 레벨로 설정한다. 또한, PWM 신호 생성기(34b)는 주기 개시 신호(CRS1)에 따라 제2 PWM 신호의 논리 레벨을 개시 논리 레벨로 설정하고; 스위칭 신호(CRS3)에 따라 제2 PWM 신호의 논리 레벨을 개시 논리 레벨과 반대의 논리 레벨인 종료 논리 레벨로 설정한다. 본 실시예에서는, 출력될 PWM 신호의 1주기의 개시 시의 논리 레벨(개시 논리 레벨)이 1로 설정되고; PWM 신호의 1주기의 종료 시의 논리 레벨(종료 논리 레벨)이 0으로 설정된다.
즉, 출력 제어 유닛(30b)은 복수의 듀티 설정 유닛에 의해 출력되는 듀티 제어 신호에 의해 나타낸 듀티비의 값에 대응하는 듀티비를 갖는 복수의 PWM 신호를 생성한다.
상기 구성 때문에, 제4 실시예에 따른 PWM 신호 생성 회로(4)는 동일한 주기 및 상호 독립적인 듀티비를 갖는 제1 및 제2 PWM 신호를 생성한다. 출력될 신호의 수는 단순히 2로 증가하고 그의 실질적인 동작은 제1 실시예에 따른 PWM 신호 생성 회로(1)와 동일하기 때문에 PWM 신호 생성 회로(4)의 동작은 설명되지 않을 것이다.
상기 설명에서 알 수 있는 바와 같이, 제4 실시예에 따른 PWM 신호 생성 회로(4)는 듀티비의 설정 및 PWM 신호의 소프트 스타트 제어의 설정을 독립적으로 수행할 수 있다. 상기 설명에서는 출력될 PWM 신호의 수가 2개이지만, PWM 신호 생성 회로(1)를 PWM 신호 생성 회로(4)로 변경하는 규칙을 적용하여 3개의 PWM 신호가 생성될 수 있다. 최근에, LED를 이용한 조명 시스템에서는 3개의 컬러에 대응하는 LED를 이용할 수 있다. 이러한 경우에, LED들에 따라 특성들이 다를 수 있다. 그러나, PWM 신호 생성 회로(4)를 이용하면 복수의 PWM 신호의 특성을 독립적으로 설정할 수 있다. 따라서, PWM 신호 생성 회로(4)를 이용함으로써, 한 세트의 발광 소자로서 이용되는 LED들 사이의 격차(variations)를 보정하여 LED들의 특성을 균일하게 하는 것이 가능하다.
또한, 제2 실시예에 따른 PWM 신호 생성 회로의 설정값의 조정 방법을 제4 실시예에 따른 PWM 신호 생성 회로(4)에 적용할 수도 있다. 또한, 제3 실시예에 따른 PWM 신호 생성 회로(3)의 PWM 신호의 간헐적 출력 기능을 제4 실시예에 따른 PWM 신호 생성 회로(4)에 추가할 수도 있다. 특히, PWM 신호 생성 회로(3)의 PWM 신호의 간헐적 출력 기능을 추가함으로써, 3개의 LED의 각각의 휘도를 조정하고, LED의 조광뿐만 아니라 조색(toning)을 수행하는 것이 가능하다.
본 발명은 상기 실시예들에 한정된 것이 아니라, 본 발명의 취지 및 범위를 벗어나지 않고 실시예들에 대한 적절한 변경이 실시될 수 있다. 예를 들면, 제2 실시예에 따른 설정값의 조정 방법에서 파라미터 설정 순서는 사양에 따라 적절히 변경될 수 있다.
본 출원은 2011년 3월 28일 출원된 일본 미심사 특허 출원 제2011-070437호에 기초하여 우선권을 주장하며, 그 개시의 전체는 본 명세서에 포함된다.
1 ~ 4: PWM신호 생성 회로
10, 10a, 10b: 듀티 설정 유닛
11: 기울기 레지스터
12, 12a, 31, 31a; 카운터
13, 16, 32, 33, 35: 비교기
14: 초기 듀티 레지스터
15: 목표 듀티 레지스터
17: 선택 회로
20: 주기 설정 유닛
21: 주기 레지스터
30, 30a, 30b: 출력 제어 유닛
34, 34a, 34b: 신호 생성기
40, 50: 출력 모니터 유닛
41, 52: 시계열 정보 저장 레지스터
51: A/D 변환기
C: 커패시터
L: 인덕터
Di: 다이오드
R: 저항기
OM: 트랜지스터
MCU: 프로세서 시스템
MEM: 메모리
MON: 출력 모니터 유닛
PE: 연산 코어
PERI; 주변 회로
PG: PWM 신호 생성 유닛
CG: 클록 생성 유닛

Claims (15)

  1. PWM 신호를 생성하는 PWM 신호 생성 회로로서,
    상기 PWM 신호의 생성 개시 시의 상기 PWM 신호의 초기 듀티비(initial duty ratio)의 값을 지정하는 초기 듀티 설정 신호, 상기 PWM 신호의 목표 듀티비(target duty ratio)의 값을 지정하는 목표 듀티 설정 신호, 상기 초기 듀티비에서 상기 목표 듀티비로의 듀티비의 변화율에 대응하는 기울기 설정값(slope setting value)을 지정하는 기울기 설정 신호, 및 클록 신호에 기초하여 상기 PWM 신호의 각각의 주기(period)에 대응하는 듀티비를 지정하는 듀티 제어 신호를 생성하도록 구성된 듀티 설정 유닛;
    주기 설정 신호에 기초하여 상기 PWM 신호의 1주기의 길이를 나타내는 주기 설정값을 출력하도록 구성된 주기 설정 유닛; 및
    상기 클록 신호에 기초하여, 상기 주기 설정값에 대응하는 주기를 갖고 상기 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 상기 PWM 신호를 생성하도록 구성된 출력 제어 유닛
    을 포함하고,
    상기 듀티 설정 유닛은,
    상기 클록 신호의 클록 펄스의 수가 상기 주기 설정값에 도달한 횟수를 카운트하여 제1 카운트 값을 생성하도록 구성된 제1 카운터;
    상기 제1 카운터가 상기 기울기 설정값에 도달한 것에 응답하여, 상기 제1 카운트 값을 초기 카운트 값(initial count value)으로 리셋할 뿐만 아니라, 상기 초기 듀티비의 값을 증가시키도록 구성된 제1 비교기;
    상기 초기 듀티비의 값과 상기 목표 듀티비의 값 사이의 크기 관계(magnitude relationship)를 나타내는 선택 신호를 생성하도록 구성된 제2 비교기; 및
    상기 목표 듀티비의 값이 상기 초기 듀티비의 값보다 작다는 것을 상기 선택 신호가 나타내는 경우에는, 상기 초기 듀티비의 값을 출력하고, 상기 초기 듀티비의 값이 상기 목표 듀티비의 값보다 크거나 같다는 것을 상기 선택 신호가 나타내는 경우에는, 상기 목표 듀티비의 값을 출력하도록 구성된 선택 회로
    를 포함하고,
    상기 듀티 설정 유닛은, 상기 클록 신호의 클록 펄스의 수가 상기 주기 설정값에 도달한 횟수가 상기 기울기 설정값에 도달할 때마다 상기 초기 듀티비의 값을 상기 목표 듀티비의 값까지 증가시키는 PWM 신호 생성 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 듀티 설정 유닛은,
    상기 초기 듀티비의 값을 저장하도록 구성된 초기 듀티 레지스터;
    상기 목표 듀티비의 값을 저장하도록 구성된 목표 듀티 레지스터; 및
    상기 기울기 설정값을 저장하도록 구성된 기울기 레지스터
    를 포함하고,
    상기 주기 설정 유닛은 상기 주기 설정값을 저장하도록 구성된 주기 레지스터를 포함하는 PWM 신호 생성 회로.
  4. 제1항에 있어서, 상기 출력 제어 유닛은,
    상기 클록 신호의 클록 펄스를 카운트하여 제2 카운트 값을 생성하도록 구성된 제2 카운터;
    상기 주기 설정값 및 상기 제2 카운트 값을 수신하고, 상기 제2 카운트 값이 상기 주기 설정값에 도달한 것에 응답하여, 상기 제2 카운트 값을 초기 카운트 값으로 리셋할 뿐만 아니라, 주기 개시를 나타내는 주기 개시 신호를 출력하도록 구성된 제3 비교기;
    상기 제2 카운트 값이 상기 듀티 제어 신호에 의해 나타낸 듀티비를 나타내는 값에 도달한 것에 응답하여, 상기 PWM 신호의 논리 레벨의 스위칭을 지시하는 스위칭 신호를 출력하도록 구성된 제4 비교기; 및
    상기 주기 개시 신호에 따라, 상기 PWM 신호의 논리 레벨을 개시 논리 레벨(initial logic level)로 설정하고, 상기 스위칭 신호에 따라, 상기 PWM 신호의 논리 레벨을 상기 개시 논리 레벨과 반대의 논리 레벨인 종료 논리 레벨(end logic level)로 설정하도록 구성된 PWM 신호 생성기
    를 포함하는 PWM 신호 생성 회로.
  5. 제4항에 있어서, 상기 PWM 신호 생성기는 PWM 출력 게이트 신호를 수신하고, 상기 PWM 출력 게이트 신호의 논리 레벨에 따라, 상기 PWM 신호를 출력할 것인지 여부를 선택하는 PWM 신호 생성 회로.
  6. 제1항에 있어서,
    상기 듀티 설정 유닛은 복수의 듀티 설정 유닛을 포함하고,
    상기 출력 제어 유닛은 상기 듀티 설정 유닛에 의해 출력되는 듀티 제어 신호들에 의해 나타낸 듀티비들의 값들에 대응하는 듀티비들을 갖는 복수의 PWM 신호를 생성하는 PWM 신호 생성 회로.
  7. 프로세서 시스템의 외부에 배치된 제어 대상 회로에 PWM 신호를 출력하는 프로세서 시스템으로서,
    상기 프로세서 시스템에서 이용되는 프로그램 및 설정값을 저장하도록 구성된 메모리(MEM);
    PWM 신호 생성 유닛; 및
    연산 코어
    를 포함하고,
    상기 PWM 신호 생성 유닛은,
    상기 PWM 신호의 생성 개시 시의 상기 PWM 신호의 초기 듀티비의 값을 지정하는 초기 듀티 설정 신호, 상기 PWM 신호의 목표 듀티비의 값을 지정하는 목표 듀티 설정 신호, 상기 초기 듀티비에서 상기 목표 듀티비로의 듀티비의 변화율에 대응하는 기울기 설정값을 지정하는 기울기 설정 신호, 및 클록 신호에 기초하여 상기 PWM 신호의 각각의 주기에 대응하는 듀티비를 지정하는 듀티 제어 신호를 생성하도록 구성된 듀티 설정 유닛;
    주기 설정 신호에 기초하여 상기 PWM 신호의 1주기의 길이를 나타내는 주기 설정값을 출력하도록 구성된 주기 설정 유닛; 및
    상기 클록 신호에 기초하여, 상기 주기 설정값에 대응하는 주기를 갖고 상기 듀티 제어 신호의 값에 대응하는 듀티비를 갖는 상기 PWM 신호를 생성하도록 구성된 출력 제어 유닛을 포함하며,
    상기 듀티 설정 유닛은 상기 클록 신호의 클록 펄스의 수가 상기 주기 설정값에 도달한 횟수가 상기 기울기 설정값에 도달할 때마다 상기 초기 듀티비의 값을 상기 목표 듀티비의 값까지 증가시키고,
    상기 연산 코어는 상기 프로그램 및 상기 설정값을 판독하여 상기 초기 듀티 설정 신호, 상기 목표 듀티 설정 신호, 상기 기울기 설정 신호, 및 상기 주기 설정 신호를 생성하고, 생성된 상기 신호들을 상기 PWM 신호 생성 유닛에 제공하는 프로세서 시스템.
  8. 제7항에 있어서,
    상기 연산 코어는 PWM 신호 생성 개시 신호를 출력하고,
    상기 PWM 신호 생성 유닛은 상기 PWM 신호 생성 개시 신호에 따라 상기 PWM 신호의 생성을 개시하는 프로세서 시스템.
  9. 제8항에 있어서,
    상기 제어 대상 회로 내의 노드에서 생성되는 전압의 레벨을 나타내는 측정값의 시계열(time-series) 정보를 생성하도록 구성된 출력 모니터 유닛을 더 포함하고,
    상기 출력 모니터 유닛은 상기 PWM 신호 생성 개시 신호에 따라 상기 측정값의 시계열 정보의 생성을 개시하는 프로세서 시스템.
  10. 제9항에 있어서,
    상기 측정값의 시계열 정보의 최종값이 미리 결정된 목표 하한값 아래가 되는 경우에, 상기 연산 코어는 상기 목표 듀티비의 값을 증가시키고,
    상기 측정값의 시계열 정보의 최종값이 미리 결정된 목표 상한값을 초과하는 경우에, 상기 연산 코어는 상기 목표 듀티비의 값을 감소시키고,
    상기 측정값의 시계열 정보의 개시 시점부터 상기 측정값이 상기 목표 하한값을 최초로 초과하는 시점까지 소요되는 시간이 미리 결정된 상승 시간보다 짧은 경우에, 상기 연산 코어는 상기 초기 듀티비의 값을 증가시키고,
    상기 측정값의 시계열 정보의 개시 시점부터 상기 측정값이 상기 목표 하한값을 최초로 초과하는 시점까지 소요되는 시간이 미리 결정된 상승 시간보다 긴 경우에, 상기 연산 코어는 상기 초기 듀티비의 값을 감소시키고,
    상기 측정값이 상기 목표 하한값을 최초로 초과한 후에 다시 상기 목표 하한값 아래가 되는 경우에, 상기 연산 코어는 상기 기울기 설정값을 증가시키고,
    상기 측정값이 상기 목표 상한값을 최초로 초과한 후에 다시 상기 목표 상한값 아래가 되는 경우에, 상기 연산 코어는 상기 기울기 설정값을 감소시키고,
    상기 연산 코어는 상기 메모리에 저장된 설정값들에 포함되어 있는 상기 목표 듀티비의 값, 상기 초기 듀티비의 값, 및 상기 기울기 설정값을 갱신하는 프로세서 시스템.
  11. 제8항에 있어서, 상기 연산 코어가 상기 PWM 신호 생성 개시 신호를 출력할 때마다, 상기 연산 코어는 상기 메모리로부터 상기 설정값을 판독하고 상기 초기 듀티 설정 신호, 상기 목표 듀티 설정 신호, 상기 기울기 설정 신호, 및 상기 주기 설정 신호를 상기 PWM 신호 생성 유닛에 제공하는 프로세서 시스템.
  12. 제8항에 있어서, 상기 연산 코어는, 상기 PWM 신호 생성 유닛이 상기 PWM 신호를 간헐적으로(intermittently) 출력하도록 상기 PWM 신호 생성 개시 신호를 이용하여 제어를 수행하는 프로세서 시스템.
  13. 제7항에 있어서,
    상기 프로세서 시스템의 외부에 배치된 회로에 의해 제공된 제어 신호를 수신하도록 구성된 IO 유닛을 더 포함하고,
    상기 연산 코어는 상기 IO 유닛을 통해 얻은 상기 제어 신호에 기초하여 상기 PWM 신호 생성 유닛에 의해 상기 PWM 신호의 출력에 대한 개시 또는 정지를 지시하는 PWM 출력 게이트 신호를 생성하고, 상기 PWM 신호 생성 유닛이 상기 PWM 출력 게이트 신호를 이용하여 상기 PWM 신호를 출력하는 간격을 제어하고, 상기 연산 코어가 상기 PWM 신호의 출력에 대한 개시를 지시할 때마다, 상기 메모리로부터 상기 설정값을 판독하고 상기 초기 듀티 설정 신호, 상기 목표 듀티 설정 신호, 상기 기울기 설정 신호, 및 상기 주기 설정 신호를 상기 PWM 신호 생성 유닛에 제공하는 프로세서 시스템.
  14. 제7항에 있어서, 상기 제어 대상 회로는 스위칭 동작에 기초하여 출력 전압의 전압 레벨을 제어하도록 구성된 전원 회로인 프로세서 시스템.
  15. 제14항에 있어서, 상기 전원 회로는 LED 소자를 구동하는 프로세서 시스템.
KR1020137025655A 2011-03-28 2012-02-24 Pwm 신호 생성 회로 및 프로세서 시스템 KR101559221B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-070437 2011-03-28
JP2011070437 2011-03-28
PCT/JP2012/001287 WO2012132221A1 (ja) 2011-03-28 2012-02-24 Ｐｗｍ信号生成回路及びプロセッサシステム

Publications (2)

Publication Number Publication Date
KR20130132624A KR20130132624A (ko) 2013-12-04
KR101559221B1 true KR101559221B1 (ko) 2015-10-14

Family

ID=46930017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025655A KR101559221B1 (ko) 2011-03-28 2012-02-24 Pwm 신호 생성 회로 및 프로세서 시스템

Country Status (5)

Country Link
US (2) US8947145B2 (ko)
JP (1) JP5584824B2 (ko)
KR (1) KR101559221B1 (ko)
CN (1) CN103493349B (ko)
WO (1) WO2012132221A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014092370A (ja) * 2012-10-31 2014-05-19 Agilent Technologies Inc 電圧電流特性発生器
DE102013210094A1 (de) * 2013-04-12 2014-10-16 Behr Gmbh & Co. Kg Wärmeübertragerbauteil
US9351373B2 (en) * 2013-08-23 2016-05-24 Chia-Teh Chen Security light with lifestyle solutions
CN103607185B (zh) * 2013-11-27 2016-03-30 矽力杰半导体技术(杭州)有限公司 产生脉宽调制信号的装置及方法
US20160269016A1 (en) * 2015-03-12 2016-09-15 Microchip Technology Incorporated Combinatorial/sequential pulse width modulation
CN108141944A (zh) * 2015-09-28 2018-06-08 凯尔西-海耶斯公司 可编程led驱动器
JP6589765B2 (ja) * 2016-07-19 2019-10-16 株式会社デンソー 負荷駆動制御装置
JP6966694B2 (ja) * 2017-09-27 2021-11-17 富士通株式会社 電源装置及び電源管理プログラム
US10595373B2 (en) 2017-10-31 2020-03-17 Fulham Company Limited Methods and apparatuses to provide dimming for a light emitting diode system
US20190132921A1 (en) * 2017-10-31 2019-05-02 Fulham Company Limited Led dimming using switch mode power supply control loop parameter modification
US10015858B1 (en) * 2017-12-12 2018-07-03 GE Lighting Solutions, LLC Deep dimming control in LED lighting system
US10367411B2 (en) * 2017-12-20 2019-07-30 Analog Devices Global Unlimited Company Interleaved boost converter with holdup time extension
CN107995744A (zh) * 2017-12-26 2018-05-04 深圳市联达奇科技有限公司 用于led照明的色彩偏差消除电路
JP6962203B2 (ja) * 2018-01-11 2021-11-05 株式会社デンソー 昇圧システム
US11323052B2 (en) * 2018-10-25 2022-05-03 Microchip Technology Incorporated Automated speed ramp control of stepper motors
CN109361381B (zh) 2018-12-10 2024-05-03 珠海一微半导体股份有限公司 一种pwm生成电路、处理电路及芯片
US11064589B2 (en) * 2019-01-23 2021-07-13 Whelen Engineering Company, Inc. System and method for variable intensity patterns
US11039517B2 (en) * 2019-04-01 2021-06-15 Sct Ltd. Fraction PWM with multiple phase display clock
CN111262563B (zh) * 2020-03-19 2023-09-08 湖南品腾电子科技有限公司 大电流输出电路
CN111555603B (zh) * 2020-06-22 2021-05-11 无锡英迪芯微电子科技股份有限公司 一种降压转换器的自校准软启动电路
CN112967670B (zh) * 2021-03-03 2022-11-18 北京集创北方科技股份有限公司 显示驱动方法、装置和芯片、显示设备以及存储介质
CN114002985A (zh) * 2021-11-02 2022-02-01 湖南航天机电设备与特种材料研究所 一种基于fpga的pwm波形产生方法及装置
CN114221642B (zh) * 2022-02-22 2022-06-17 浙江地芯引力科技有限公司 Pwm波生成及占空比控制方法、装置、定时器及设备
CN115658440B (zh) * 2022-04-11 2024-01-26 摩尔线程智能科技(北京)有限责任公司 片上功耗控制电路、芯片以及功耗控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025497A (ja) * 2004-07-06 2006-01-26 Brother Ind Ltd モータ制御方法及び制御装置
WO2008041666A1 (fr) 2006-10-02 2008-04-10 Panasonic Corporation Convertisseur cc/cc
JP2009112168A (ja) 2007-10-31 2009-05-21 Sharp Corp スイッチング電源回路及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05161262A (ja) * 1991-11-29 1993-06-25 Oki Electric Ind Co Ltd 直流給電回路
JP2838133B2 (ja) * 1993-03-10 1998-12-16 サンケン電気株式会社 電力変換装置
JPH0974737A (ja) 1995-09-01 1997-03-18 Canon Inc Ｐｗｍ信号生成装置
JP3817958B2 (ja) * 1999-03-16 2006-09-06 セイコーエプソン株式会社 Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器
JP3675339B2 (ja) 2001-01-18 2005-07-27 株式会社日立製作所 スイッチング電源
JP2004159473A (ja) * 2002-11-08 2004-06-03 Toyota Industries Corp 絶縁型電圧変換回路
JP3738014B2 (ja) 2003-03-28 2006-01-25 Ｔｄｋ株式会社 スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源
JP4368787B2 (ja) * 2004-12-15 2009-11-18 Ｓｍｋ株式会社 パルス幅変調信号生成装置及びパルス幅変調信号の生成方法
JP4840328B2 (ja) * 2007-10-25 2011-12-21 住友電装株式会社 Ｐｗｍ制御方法及び装置、並びに、調光装置
US8115419B2 (en) * 2008-01-23 2012-02-14 Cree, Inc. Lighting control device for controlling dimming, lighting device including a control device, and method of controlling lighting
US7791386B2 (en) * 2008-01-23 2010-09-07 Microchip Technology Incorporated Externally synchronizing multiphase pulse width modulation signals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025497A (ja) * 2004-07-06 2006-01-26 Brother Ind Ltd モータ制御方法及び制御装置
WO2008041666A1 (fr) 2006-10-02 2008-04-10 Panasonic Corporation Convertisseur cc/cc
JP2009112168A (ja) 2007-10-31 2009-05-21 Sharp Corp スイッチング電源回路及び電子機器

Also Published As

Publication number Publication date
US20140009081A1 (en) 2014-01-09
US20150145574A1 (en) 2015-05-28
CN103493349B (zh) 2016-03-23
CN103493349A (zh) 2014-01-01
KR20130132624A (ko) 2013-12-04
US9419600B2 (en) 2016-08-16
JPWO2012132221A1 (ja) 2014-07-24
JP5584824B2 (ja) 2014-09-03
US8947145B2 (en) 2015-02-03
WO2012132221A1 (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
KR101559221B1 (ko) Pwm 신호 생성 회로 및 프로세서 시스템
CN108243542B (zh) 发光控制电路、光源装置以及投射型影像显示装置
US8049480B2 (en) Comparator-system DC-DC converter
US7876081B2 (en) DC-DC converter with substantially constant on-time and constant switching frequency
US8035365B2 (en) DC converter which has switching control unit to select PWM signal or PFM signal
US10334694B2 (en) Light emission control circuit, light source device, and projection type video display apparatus
US11737180B2 (en) Control circuit, chip and control method
KR20170002329A (ko) 스위치 제어 회로 및 이를 포함하는 벅 컨버터
JP2009136105A (ja) スイッチング電源装置及びその初期設定方法
US20180062511A1 (en) Control Method, Control Circuit and Device for Switching Circuit
US9841779B2 (en) Variable reference signal generator used with switching mode power supply and the method thereof
US9391512B2 (en) Control apparatus, switching power supply and control method for maintaining power conversion efficiency
US7800353B2 (en) Control unit, power supply device and electronic apparatus
EP3675603A1 (en) Driving circuit and driving method for driving light emitting diode load
WO2021134752A1 (en) Current mode dc-dc converter
CN102647087B (zh) 用于降低输出涟波的脉宽调变控制器及方法
JP2010081749A (ja) Ｄｃ−ｄｃコンバータの制御回路、およびｄｃ−ｄｃコンバータの制御方法
US9621019B2 (en) Indirect regulation of output current in power converter
CN211151514U (zh) 一种过温保护电路及电源电路
CN113507766A (zh) 一种恒流驱动电路、恒流驱动装置及灯具
CN215898060U (zh) 一种恒流驱动电路、恒流驱动装置及灯具
TW202135474A (zh) 控制dac之輸出電壓
CN116937980A (zh) 消耗电能评估装置以及消耗电能评估方法
JP5516683B2 (ja) 電源装置
JP2004147481A (ja) 電流出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 4