JP2009112168A - スイッチング電源回路及び電子機器 - Google Patents

Abstract

【課題】起動時にソフトスタート回路によりオンデューティの制限を徐々に開放するスイッチング電源回路において、ソフトスタート回路によるデューティ開放時間内に電源電圧が立ち上がらなかったことにより起動時の安定性が損なわれるのを回避する。
【解決手段】ソフトスタート回路１００ａを有するスイッチング電源回路１００において、出力電圧とその目標電圧とを比較して誤差信号電圧Ｅｏを出力するＰＷＭコンパレータ１０８と、該ソフトスタート回路１００ａによるオンデューティ制限が行われている間に、ＰＷＭコンパレータ１０８の出力信号Ｃ２に基づいて、電源電圧Ｖｏが目標電圧に対する許容範囲まで達しているか否かを判定し、この判定の結果、電源電圧Ｖｏが目標電圧に対する許容範囲まで達していないとき、エラーフラグ信号ＥＦを出力するステータスラッチ回路１１３とを備えた。
【選択図】図１

Description

本発明は、スイッチング電源回路及び電子機器に関し、特に、外部電源と出力端子との間に接続されたスイッチ回路を備え、スイッチ回路のスイッチングにより所望の電源電圧を出力するスイッチング電源回路において、その起動時に該スイッチ回路をそのオンデューティが徐々に増大するよう制御するソフトスタート回路を備えたスイッチング電源回路、及び該スイッチング電源回路を用いた電子機器に関するものである。

従来から電子機器に用いられる高効率の電源回路として、インダクタ（つまりコイル）を用いたスイッチングレギュレータが広く用いられている。

スイッチングレギュレータの制御方式には、大きく２つの方式が知られている。１つは一定周波数のクロックパルスのデューティサイクルを変化させて出力電圧が一定になるようにスイッチング制御を行うパルス幅変調（ＰＷＭ：ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）制御方式であり、もう１つはパルス幅が一定でクロックの周期を変化させて出力電圧が一定になるようにスイッチング制御を行うパルス周波数変調（ＰＦＭ：ｐｕｌｓｅ ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ）制御方式である。

このようなスイッチングレギュレータ（以下、スイッチング電源回路ともいう。）では、コイルに流れる電流量は時間によって増加し、かつ電流を停止した瞬間に電流を流し続けようとするエネルギー量はそのもともと流れていた電流量によって決定する。つまり、クロック信号におけるオン時間がながければ長いほど、多くの電力を供給することとなる。

また、電源の出力電圧（以下、電源電圧ともいう。）のフィードバックには、周波数固定のデューティ制御によりオン時間を決めるもの（ＰＷＭ制御方式）と、固定オン時間後のオフ時間を制御して、コイルに蓄えられたエネルギーを放出する時間、つまりオフ時間を制御するもの（ＰＦＭ制御方式）とがある。

ＰＷＭ制御方式は、スイッチング周波数が固定であることから、ノイズが読みやすく、フィルタ設計がしやすいので、現在一般的に使われいるが、負荷が小さくなっても固定周波数でスイッチングを行うので、スイッチング損失はそのままである。一方、ＰＦＭ制御方式は、負荷が小さくなると、オフ時間が長くなるので、軽負荷時には損失が減るが、周波数が変化するため、フィルタの設計は困難である。

そこで、以下では、従来のスイッチング電源回路として、一般的に利用されているＰＷＭ制御方式のスイッチング電源回路について説明する。

図７は、一般的なＰＷＭ降圧型スイッチング電源回路の回路構成を説明するための図である。

このＰＷＭ降圧型スイッチング電源回路（以下、単にスイッチング電源回路ともいう。）５００は、外部電源ライン５２４と接地ライン（ＧＮＤ）５２５ｂとの間に直列に接続されたＰｃｈトランジスタ（以下Ｐｃｈドライバともいう。）５２３およびダイオード５３４と、該Ｐｃｈトランジスタ５２３およびダイオード５３４の接続ノード５３０と出力ノード５２５ａとの間に接続されたコイル５２６とを有している。ここで、Ｐｃｈトランジスタ５２３は、スイッチ回路を構成するもので、外部電源ライン５２４と接続ノード５３０との間に接続されている。また、上記ダイオード５３４のカソードは、上記接続ノード５３０に接続され、そのアノードは接地ライン５２５ｂに接続されている。

また、スイッチング電源回路５００は、出力ノード５２５ａと接地ライン５２５ｂとの間に直列に接続された２つの抵抗５３１および５３２と、該直列接続の２つの抵抗に並列に接続されたコンデンサ５３３とを有している。このスイッチング電源回路５００では、該出力ノード５２５ａと接地ライン５２５ｂとが一対の出力端子を構成しており、この出力端子間には負荷５２７が接続されるようになっている。ここで、コイル５２６は、Ｐｃｈドライバ５２３のオン時には電源ライン５２４から電流を供給されることによりエネルギーを蓄積し、該Ｐｃｈドライバ５２３がオフしたときには、該蓄積したエネルギにより、接地ライン５２３ｂからコンデンサ５３３に充電電流を供給するものであり、コンデンサ５３３には、その充電により、Ｐｃｈドライバ５２３のオンデューティに応じた電圧が、スイッチング電源回路５００の出力電圧Ｖｏとして発生する。この出力電圧Ｖｏは、外部電源ラインからの入力電圧Ｖｉｎを所望の電圧値まで降圧した電圧である。このように上記コイル５２６とコンデンサ５３３は、外部電源ラインからの入力電圧Ｖｉｎを降圧する降圧型ＤＣ／ＤＣコンバータを構成している。

上記スイッチング電源回路５００は、基準電圧Ｖｒｅｆを発生する直流電源５０４と、上記出力電圧Ｖｏを上記２つの抵抗５３１および５３２で分割して得られるモニタ電圧ＦＢと基準電圧Ｖｒｅｆとを入力とし、それらの差電圧を増幅して誤差信号電圧Ｅｏを出力するエラーアンプ５０５とを有している。ここで、該エアーアンプ５０５の出力ノードとモニタ電圧ＦＢが入力される入力ノードとの間には、該エラーアンプの出力信号を減衰させる、抵抗あるいは容量を含む位相補償器５０７が接続されており、この位相補償器５０７により、非常にゲインの大きいエアーアンプ５０５の出力信号Ｅｏがモニタ電圧ＦＢの変化に対して過剰に変動するのを抑えるようしている。

また、スイッチング電源回路５００は、該誤差信号電圧Ｅｏとランプ波形電圧ＲＡＭＰとを比較し、その誤差電圧をデューティーパルス信号Ｃ２に変換するＰＷＭコンパレータ５０８を有している。

ここで、このようなランプ波形電圧を用いるのは、以下の理由からである。つまり、スイッチング電源回路５００の出力電圧ＶｏはＤＣ電圧ではあるが、時系列的に徐々に変化するものであり、該電源回路５００の起動時には、該出力電圧Ｖｏはゼロレベルから立ち上がるものである。従って、該出力電圧Ｖｏのレベルに応じてＰｃｈドライバのオンデューティを調整するには、Ｐｃｈドライバ５２３の駆動能力を、該出力電圧Ｖｏをモニタしながら、Ｐｃｈドライバのパルス駆動により徐々に変化させてゆく必要がある。該電源回路５００では、このようなＰｃｈドライバのフィードバック制御を行うために、ランプ波形電圧（基準値）と、出力電圧Ｖｏのモニタ信号である誤差信号電圧ＥｏとをＰＷＭコンパレータ５０８にて時間的に比較しながら、ランプ波形電圧が誤差信号電圧Ｅｏを超えた期間だけ、Ｐｃｈドライバ５２３を駆動するようにしている。

さらに、スイッチング電源回路５００は、クロック信号Ｃｋ３を発生する発振器（ＯＳＣ）５２０と、該クロック信号Ｃｋ３および上記ＰＷＭコンパレータ５０８からのデューティパルス信号Ｃ２に基づいて、上記Ｐｃｈドライバ５２３の制御信号Ｃｓを発生するＰＷＭロジック５１９と、該ＰＷＭロジック５１９からの制御信号Ｃｓを増幅して、Ｐｃｈドライバ５２３にその駆動電圧Ｂｕｆｆを供給するバッファ５２２とを有している。

ここで、上記クロック信号Ｃｋ３は、上記ランプ波形電圧ＲＡＭＰと同一周期で、かつこれと同期した信号である。また、上記ＰＷＭロジック５１９は、セット入力端子（Ｓ入力）、リセット入力端子（Ｒ入力）、及びラッチ出力端子（Ｑ出力）を有するラッチ回路５１８から構成されている。このラッチ回路５１８は、Ｓ入力に入力されるデューティパルス信号Ｃ２の立上りタイミングでセットされ、つまり、Ｑ出力の信号レベルがハイレベルとなり、Ｒ入力に入力されるクロック信号Ｃｋ３によりリセットされ、つまりＱ出力の信号レベルがローレベルとなる。このラッチ回路５１８のＱ出力からは、上記誤差信号電圧Ｅｏとランプ波形電圧ＲＡＭＰとの誤差電圧に応じたオンデューティを有するパルス信号が、Ｐｃｈドライバ５２３の制御信号Ｃｓとして出力される。

図８は、上記スイッチング電源回路５００における主要部から出力される信号の変化を示すタイミングチャートである。

図８中、上記エラーアンプ５０５が出力する誤差信号電圧Ｅｏは、スイッチング電源回路５００の出力電圧Ｖｏが目標電圧に近づくに従って、その電圧レベルがハイレベルからローレベルに徐々に変化する電圧である。また、コンパレータ５０８の出力信号であるデューティーパルス信号Ｃ２は、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏ以上に達している状態ではハイレベルとなり、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏに達していない状態ではローレベルとなる信号である。また、バッファ５２２からＰｃｈドライバ５２３に供給される駆動信号Ｂｕｆｆは、上記ラッチ回路５１８のＱ出力から出力される制御信号Ｃｓと同期して変化する信号である。

次に動作について説明する。

このような構成の従来のスイッチング電源回路５００では、起動時に、外部電源ライン５２４からＰｃｈドライバ５２３に外部電源電圧が供給され、また直流電源５０４が立ち上がる。すると、起動時にはこの電源回路５００の出力電圧Ｖｏは、ゼロレベルであることから、エラーアンプ５０５の出力である誤差信号電圧Ｅｏはハイレベル側に張り付いており、これはランプ波形電圧ＲＡＭＰより遥かに高いレベルにあり、従って、ＰＷＭコンパレータ５０８の出力であるデューティパルス信号Ｃ２のレベルはローレベルに維持される。このため、ラッチ回路５１８のＱ出力からの制御信号Ｃｓにより、Ｐｃｈドライバ５２３はオン状態を維持することとなる。この結果、スイッチング電源回路５００の出力電圧Ｖｏは徐々に立ち上がる。このとき、エラーアンプ５０５の正側入力には、該直流電源５０４から基準電圧Ｖｒｅｆが供給され、ＰＷＭコンパレータ５０８の正側入力にはランプ波形電圧ＲＡＭＰが供給される。またＰＷＭロジック５１９のラッチ回路５１８のＲ入力には、発振器（ＯＳＣ）５２０からクロック信号Ｃｋ３が供給される。

この状態では、エラーアンプ５０５では、直列接続の抵抗１３１および１３２の接続ノードに発生する電位が、出力電圧Ｖｏのモニタ電圧ＦＢとしてエラーアンプ５０５の負側入力にフィードバックされている。そして、このモニタ電圧ＦＢと基準電圧Ｖｒｅｆとがエラーアンプ５０５で比較され、その比較結果である誤差信号電圧ＥｏがＰＷＭコンパレータ５０８の負側入力に供給される。

すると、ＰＷＭコンパレータ５０８では、誤差信号電圧Ｅｏとランプ波形電圧ＲＡＭＰとが比較され、その誤差電圧がデューティーパルス信号Ｃ２に変換されてＰＷＭロジック５１９のラッチ回路５１８のＳ入力に供給される。ここで、誤差信号電圧Ｅｏは、電源回路の出力電圧Ｖｏのレベルが増大するにつれて小さくなり、デューティーパルス信号Ｃ２は、ランプ波形電圧ＲＡＭＰが該誤差信号電圧Ｅｏより大きくなった期間でハイレベルとなる。

ラッチ回路５１８は、このようなデューティパルス信号Ｃ２のハイレベルが入力されたときにセットされて、Ｑ出力はハイレベルとなり、クロック信号Ｃｋ３によりリセットされるまで、該Ｑ出力のハイレベルが維持される。また該ラッチ回路５１８の出力信号であるＰｃｈドライバの制御信号Ｃｓは、バッファ５２２により駆動電圧に変換されてＰｃｈドライバ５２３のゲートに印加される。

該Ｐｃｈドライバ５２３は、バッファ５２２の出力がローレベルであるとき導通状態（オン）となり、バッファ５２２の出力がハイレベルであるとき非導通状態（オフ）となり、出力電圧Ｖｏは、そのオンデューティに応じた電位となる。

言い換えると、このスイッチング電源回路５００では、入力電圧Ｖｉｎに対する出力電圧Ｖｏが目標電圧になるように、上記外部電源ライン５２４と上記コイル５２６との間に接続されたＰｃｈドライバ５２３のオンデューティが制御される。

この時、エラーアンプ５０５は、出力電圧Ｖｏを抵抗５３１および５３２で分割したモニタ電圧ＦＢと基準電圧Ｖｒｅｆとの差電圧を増幅し、該エラーアンプ５０５は、スイッチング電源回路５００の出力電圧Ｖｏが目標電圧に達していないときはハイ側のレベルとなり、該出力電圧Ｖｏが十分な電圧と判断したときはロー側のレベルとなる誤差信号電圧ＥＯを出力する。このように、該誤差信号電圧Ｅｏのレベルは、モニタ電圧ＦＢと基準電圧Ｖｒｅｆとの誤差電圧が小さいほど、ローレベルに近いレベルとなる。

このエラーアンプ５０５の誤差信号電圧Ｅｏとランプ波形５０３は、後段のＰＷＭコンパレータ５０８にて比較され、該比較により得られた誤差電圧は、デューティパルス信号Ｃ２に変換される。このパルス信号Ｃ２は、後段のＰＷＭラッチ回路５１８に入力されると、ＰＷＭラッチ回路５１８は、そのハイレベルの期間には、負荷５２７に供給される電力が十分であると判断し、後段のＰｃｈドライバ５２３をオフさせる。このＰＷＭラッチ回路５１８の出力は、該発振器５２０からのクロックの１周期（１／発振周波数）の間、出力レベルを保持し、該発振器５２０から入力されるリセットパルスＣｋ３で、一旦リセットされる。この時、ＰＷＭコンパレータ５０８の出力がローレベルであれば、またＰｃｈドライバ５２３はオンし、デューティパルス信号Ｃ２がハイレベルとなるまで電力を供給する。

しかしながら、このような回路構成のスイッチング電源回路５００では起動時に外部電源ライン５２４と出力ノード５２５ａとがショートした状態となり、負荷５２７に大電流が流れるという問題がある。

すなわち、このスイッチング電源回路５００の出力電圧Ｖｏは、その起動時には０Ｖまで低下していることから、エラーアンプ出力である誤差信号電圧Ｅｏは完全にハイ側に振り切れ、出力ノード５２５ａと接地ライン５２５ｂとの間の電圧Ｖｏが目標電圧付近まで上昇するまで、ランプ波形電圧ＲＡＭＰよりも高い電位レベルを保持する。その場合ＰＷＭラッチ回路のＳ入力５１８は、随時ローレベルとなり、その結果Ｐｃｈドライバ５２３は、オン状態を維持する。つまり、この状態では、図８に示すように、バッファ出力Ｂｕｆｆには、オンデューティーが１００パーセントとなる領域Ｒ１が表れ、この状態では、外部電源ライン５２４と出力ノード５２５ａとの間が低インピーダンスでショートした状態となり、負荷５２７に大電流が流れ、このような状態は起動時の不安定要因となる。

ところで、このような課題に対しては、ソフトスタート回路付きＰＷＭ降圧型スイッチング電源回路が提案されており、すでに一般的に使用されている。

図９は、ソフトスタート回路付きＰＷＭ降圧型スイッチング電源回路（以下、単にスイッチング電源回路ともいう。）の一例を示している。

すなわち、図９に示すスイッチング電源回路７００は、図７に示すＰＷＭ降圧型スイッチング電源回路５００の回路構成に加えて、該電源回路の起動時にそのＰｃｈドライバ５２３の動作を制限するソフトスタート回路７００ａを備えるとともに、該電源回路５００におけるＰＷＭロジック回路５１９に代えて、該ソフトスタート回路７００ａの出力Ｃ１とＰＷＭコンパレータ５０８の出力Ｃ２とに基づいて、Ｐｃｈドライバの制御信号Ｃｓを出力するＰＷＭロジック回路７１９を備えたものである。

ここで、ソフトスタート回路７００ａは、定電流源７０２と、該定電流源７０２からの電流ＩＢにより充電されるコンデンサ７０１と、該コンデンサ７０１の充電による充電電圧ＳＣと上記ランプ波形電圧ＲＡＭＰとを比較し、その誤差電圧をデューティパルス信号Ｃ１に変換して、ＰＷＭロジック７１９に出力するソフトスタートコンパレータ７１１とを有している。このコンパレータ７１１では、ＰＷＭコンパレータ５０８と同様に、その正側入力にはランプ波形電圧ＲＡＭＰが入力されるが、その負側入力には、コンデンサ７０１の充電電圧ＳＣが入力される。

ここで、ＰＷＭコンパレータ５０８及びソフトスタートコンパレータ７１１は、それぞれ入力電圧を比較するコンパレータであって、エラーアンプ５０５だけが、入力電圧の差分を増幅する増幅器である。また、ＰＷＭコンパレータ５０８及びソフトスタートコンパレータ７１１のそれぞれの正側入力には、同一のランプ波形電圧ＲＡＭＰが入力される。これらのコンパレータでは、その正側入力に入力される三角波電圧としてのランプ波形電圧ＲＡＭＰに対して、その負側入力に入力されているＤＣ電圧値によってコンパレータ出力のデューティが変化する。これは、ランプ波形電圧ＲＡＭＰがその１周期毎に電圧レベルが極端に変化するものであるのに対し、コンデンサ７０１の充電による充電電圧ＳＣやエラーアンプ５０５の出力電圧Ｅｏは、その電圧レベルが非常にゆっくりと変化しているからである。もちろんエラーアンプ５０５は、その出力である誤差信号電圧Ｅｏをモニタしている、つまり出力電圧Ｖｏのフィードバック制御系を構成しているので、負荷条件によってその出力レベルが１周期以内で大きく変化する可能性はあるが、その後段にラッチ回路７１８が接続されているので、Ｐｃｈドライバ５２３の出力が、１周期以内で変化することはない。

このようなランプ波形電圧ＲＡＭＰをコンパレータ５０８および７１１の基準電圧として用いるのは、Ｐｃｈドライバ（スイッチングトランジスタ）５２３のオンデューティを制御するためである。つまり、このオンデューティを制御しているのは、エラーアンプ５０５の出力である誤差信号電圧Ｅｏであり、コンデンサの端子電圧ＳＣである。この２つの電圧値は、ランプ波形電圧の１周期以内で反転するものではない。また、これらの電圧はアナログ値であるので、外部電源電圧に対して中間電圧となっている。ところが、これらのアナログ電圧の処理回路の後段のＰＷＭラッチ回路７１８やＰｃｈドライバ５２３は、すべてロジック回路であるので、ハイ／ロー、つまりＶＣＣ電圧とＧＮＤ電位以外では動作しないことから、これらのアナログ電圧を、ロジックレベルに変換する必要がある。このようなアナログ電圧のロジックレベルへの変換をしているのが、ソフトスタートコンパレータ７１１であり、ＰＷＭコンパレータ５０８である。

また、ランプ波形電圧の代わりに、それぞれのコンパレータに、一定のリファレンス電圧を用いても、ロジックデータに変換することが可能であるが、ただこうするとゆっくり変化する２つのアナログ信号、つまりエラーアンプ５０５からの誤差信号電圧Ｅｏ及びコンデンサ７０１の端子電圧ＳＣは、ランプ波形電圧の１周期からみると、ほとんど変化しないものである。この場合、１周期以内で、Ｐｃｈドライバ５２３のオン期間とオフ期間とがこまめに繰り返されるのではなくて、長い周期で繰り替えされることとなる。そうすると、この電源回路では、過剰な負荷変動にも対応できなくなり、なおかつ負荷がかなり頻繁に変動しないと、デューティを制御できないといったことになる。

このようなことから、クロック信号の１周期以内でデューティ、つまり、Ｐｃｈドライバのオン期間とオフ期間とがこまめに繰り返されるようにするために、各コンパレータの基準電圧として、ランプ波形電圧を用いている。

さらに、ＰＷＭロジック７１９は、該２つのコンパレータ５０８および７１１の出力を入力とする２入力ＯＲ回路７１７と、該ＯＲ回路７１７の出力に基づいて上記Ｐｃｈドライバ５２３の制御信号Ｃｓを出力するＰＷＭラッチ回路７１８とから構成されている。また、上記ＰＷＭラッチ回路７１８は、具体的にはＲＳフリップフロップ回路であり、そのＳ入力には、上記ＯＲ回路７１７の出力が入力され、そのＲ入力には上記発振器（ＯＳＣ）５２０からのクロック信号Ｃｋ３が入力され、そのＱ出力からは制御信号Ｃｓが上記バッファ５２２に出力されるようになっている。

このような構成のスイッチング電源回路７００では、図１０（ａ）に示すように、その起動時には、上記コンデンサ７０１は放電した状態であり、電源システム（スイッチング電源回路）７００の起動時点から定電流源７０２によって該コンデンサ７０１の充電が行われる。このとき、ソフトスタートコンパレータ７１１では、ＰＷＭコンパレータ５０８とは逆に、起動時にはその出力レベルＣ１がハイ側（つまりＰｃｈドライバオフ側）に張り付き、充電の時定数に従ってその出力のローパルス幅（Ｐｃｈ／オン側）が開放されてゆく。

このソフトスタートコンパレータ７１１とＰＷＭコンパレータ５０８の２つの出力信号Ｃ１およびＣ２は、ＯＲ回路７１７を介してＰＷＭラッチ回路７１８のＳ入力（セット側入力）に入力される。これによりソフトスタートコンパレータ７１１とＰＷＭコンパレータ７０８のいずれかがハイ信号（Ｐｃｈ／オフ側信号）を出力するとそれが優先され、起動時は、ソフトスタート回路７００ａにより、また起動後はエラーアンプ５０８により、Ｐｃｈドライバ５２３のスイッチングデューティが調整され、電源回路７００の出力電圧Ｖｏが安定することとなる。図１０（ａ）の領域Ｒ２ａは、スイッチングデューティが、ソフトスタート回路７００ａによる制御から、エラーアンプ５０８による制御に切り替わる点Ｔを示している。

なお、特許文献１には、図９に示すソフトスタート回路付きＰＷＭ降圧型スイッチング電源回路と同様、ＰＷＭ形スイッチング電源装置において、起動時に出力電圧が急激に設定電圧以上に上昇するオーバーシュートと称される異常動作を起こさないように、徐々に出力電圧を上昇させるソフトスタート回路を備えたものが開示されている。また、ＰＷＭ制御方式については、特許文献２などに開示されている。
特開２００４−８８９６４号公報 特開２００７−２０９１８０号公報

しかしながら、従来のソフトスタート付きスイッチング電源回路では、起動時のラッシュ電流を制限するソフトスタート時間（以下、ソフトスタート開放期間ともいう。）内に出力電圧が目標電圧に対する許容範囲まで到達しなかった際に過渡応答が発生し、安定した起動シーケンスを実行することができないという課題があった。

すなわち、図９に示す上記ソフトスタート回路７００ａでは、コンデンサ７０１の容量ＳＣと定電流源７０２からの定電流ＩＢとによって、デューティ開放時間が決定されるので、図１０（ｂ）に示すように、この期間以内に出力電圧Ｖｏが目標電圧まで到達しなかった場合、ソフトスタート時間が経過した後、バッファ５２２の出力Ｂｕｆｆがローレベルに保持されて（図１０（ｂ）の領域Ｒ２ｂ参照）、Ｐｃｈドライバ７２３がオン状態を保持し、その結果、大電流が流れる状態を保持する可能性がある。これはソフトスタート時間が出力電圧Ｖｏの起動時間に対して一定のマージンをもって設定されていることから、出力端子５２５ａおよび５２５ｂ間に接続されている負荷５２７の状態や、電源回路の構成部品のばらつきや劣化などによって、電源回路の起動に想定していた時間以上の時間がかかった場合には、ソフトスタート回路７００ａによるＰｃｈドライバ５２３のスイッチングデューティの調整も、エラーアンプ５０８によるＰｃｈドライバ５２３のスイッチングデューティの調整も行われない状態となるためである。

本発明は、上記従来の問題を解決するためになされたもので、起動時に出力電圧の立上りをモニタして得られるモニタ結果に応じて、起動シーケンスを停止したり、出力電圧を制限する期間であるソフトスタート時間を調整したりすることができ、これにより、出力電圧の立上り時間が想定以上に長くなった場合でも、出力電圧の制限が行われない状態が生ずるのを抑制あるいは回避することができるスイッチング電源回路、及び該スイッチング電源回路を用いた電子機器を得ることを目的とする。

本発明に係るスイッチング電源回路は、外部電源に接続されたスイッチ回路を備え、該スイッチ回路のスイッチング動作により電源電圧を出力するスイッチング電源回路であって、該出力された電源電圧とその目標電圧との誤差電圧に基づいて、該スイッチ回路のオンデューティを第１の制御信号によりフィードバック制御する第１の制御回路と、本スイッチング電源回路の起動時に該スイッチ回路を、そのオンデューティの制限が該スイッチ回路の非動作状態から開放されるよう、第２の制御信号により制御する第２の制御回路と、該第１および第２の制御信号のうちの、該スイッチ回路に対してオンデューティ制限が強くかかる方の制御信号を該スイッチ回路に供給する信号処理回路と、該第１の制御信号に基づいて、該起動後の決められた判定タイミングにて、該電源電圧が、該目標電圧に対する許容範囲まで達しているか否かを判定するステータス判定部とを備えたものであり、そのことにより上記目的が達成される。

この発明は、上記スイッチング電源回路において、前記第１の制御回路は、前記誤差電圧を増幅して誤差信号電圧を出力するエラーアンプと、該誤差信号電圧とランプ波形信号とを比較して、前記スイッチ回路のスイッチングのオフタイミングを演算するパルス幅変調コンパレータとを有し、該パルス幅変調コンパレータの出力は前記第１の制御信号であり、前記第２の制御回路は、前記出力される電源電圧とは無関係に、起動時に該スイッチ回路に対するオンデューティ制限を任意の時間かけて開放するソフトスタート回路を有し、該ソフトスタート回路の出力は前記第２の制御信号であることが好ましい。

この発明は、上記スイッチング電源回路において、前記信号処理回路は、前記パルス幅変調コンパレータの出力である第１の制御信号と、前記ソフトスタート回路の出力信号である第２の制御信号とを入力とするＯＲ回路と、該ＯＲ回路の出力を、前記スイッチ回路に、そのオンデューティを制御する制御信号として出力するラッチ回路とを有することが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、前記スイッチ回路に対する起動時のオンデューティ制限を、起動時を基準とする予め想定されたソフトスタート開放期間にのみ行い、前記ステータス判定部は、該ソフトスタート開放期間内の決められたタイミングにて、前記電源電圧が、前記目標電圧に対する許容範囲まで達していないことを検出したとき、エラーフラグ信号を出力することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部が前記エラーフラグ信号を出力したとき、本スイッチング電源回路の起動シーケンスは停止することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部が前記エラーフラグ信号を出力したとき、本スイッチング電源回路の起動シーケンスが一旦停止し、その後、再度、本スイッチング電源回路の起動シーケンスが前記ソフトスタート回路によるデューティ制御を伴って行われることが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、定電流源と、該定電流源と接地電位との間に接続されたコンデンサと、該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータと、前記ステータス判定部が前記エラーフラグ信号を出力したとき、該エラーフラグ信号をトリガとして該コンデンサを一旦放電する放電スイッチとを有することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部は、起動後の決められたタイミングにて、前記電源電圧が、前記目標電圧に対して決められた許容範囲まで達していないことを検出したとき、前記エラーフラグ信号を出力し、前記ステータス判定部が前記エラーフラグ信号を出力したとき、前記ソフトスタート回路は、前記スイッチ回路のオンデューティをその時点の値に固定することが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、定電流源と、該定電流源と接地電位との間に接続されたコンデンサと、該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、前記ステータス判定部が前記エラーフラグ信号を出力したとき、該定電流源からの定電流による該コンデンサの充電を停止することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部が前記エラーフラグ信号を出力したとき、前記ソフトスタート回路は、該ソフトスタート回路によるオンデューティ制限が開放されるタイミングを、予め設定されているタイミングより遅らせることが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、定電流源と、該定電流源と接地電位との間に接続されたコンデンサと、該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、前記ステータス判定部が前記エラーフラグ信号を出力したとき、該コンデンサの充電電流である該定電流源からの定電流を減少させることが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、定電流源と、該定電流源と接地電位との間に接続されたコンデンサと、該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、前記ステータス判定部が前記エラーフラグ信号を出力したとき、該コンデンサの容量を増大させることが好ましい。

この発明は、上記スイッチング電源回路において、前記ソフトスタート回路は、抵抗およびコンデンサを含むＲＣ回路を有するとともに、該抵抗の抵抗値とコンデンサの容量値とにより決まるＲＣ時定数に従って変化する信号波形電圧と前記ランプ波形電圧とを比較し、その比較結果として前記第２の制御信号を出力するソフトスタートコンパレータを有し、前記ステータス判定部が前記エラーフラグ信号を出力したとき、該抵抗の抵抗値もしくは該コンデンサの容量値を、前記スイッチ回路のオンデューティ制限が開放されるまでの時間が増大するよう調整することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部は、前記スイッチ回路のスイッチング周期と同期した第１のクロック信号の立上りタイミングもしくは立下りタイミングを、データ取り込みタイミングとし、前記ソフトスタート回路の出力をデータ入力する第１の論理回路を有し、該第１の論理回路の出力が期待値となったと判定された時に、前記第１の制御信号に基づいて、前記電源電圧がその目標電圧に対する許容範囲まで達しているか否かを判定することが好ましい。

この発明は、上記スイッチング電源回路において、前記ステータス判定部は、前記スイッチ回路のスイッチング周期と同期した第２のクロック信号の立上りタイミングもしくは立下りタイミングをデータ取り込みタイミングとし、前記第１の制御信号をデータ入力とする第２の論理回路を有し、該第２の論理回路の出力が期待値になったときを、前記電源電圧がその目標電圧に対する許容範囲まで達していないときと判定することが好ましい。

本発明に係る電子機器は、外部電源に接続され、該外部電源の電圧を降圧して内部電源電圧を出力する電源装置を有する電子機器であって、該電源装置は、上記のスイッチング電源回路を含むものであり、そのことにより上記目的が達成される。

以下、本発明の作用について説明する。

本発明においては、スイッチ回路のスイッチング動作により電源電圧を出力するスイッチング電源回路において、該スイッチ回路のオンデューティをフィードバック制御する第１の制御回路による第１の制御系と、起動時に該スイッチ回路に対してオンデューティの制限をかける第２の制御回路による第２の制御系とを備え、起動時に第２の制御系によるオンデューティ制限が行われている間に、電源電圧がその目標電圧に対する許容範囲まで立ち上がっているかを判定するようにしたので、該電源電圧が許容範囲まで立ち上がっていない状態で、該第２の制御系による制御が停止する危険性を警告したり、該電源電圧が許容範囲まで立ち上がっていない状態で、該第２の制御系による制御が停止するのを回避したりすることができる。これにより、第２の制御系の停止時に起動安定性が低下するのを防止することができる。

この発明においては、上記スイッチング電源回路において、ソフトスタート開放期間内の決められたタイミングにて、上記電源電圧がその目標電圧に対する許容範囲まで立ち上がっていないと判定されたとき、エラーフラグを立てるので、ソフトスタート開放期間の経過後に起動安定性が低下する恐れがあることを、未然に電源回路外部で認識することができる。

この発明においては、上記スイッチング電源回路において、上記エラーフラグが立てられたとき、起動シーケンスを停止するので、ソフトスタート開放期間の経過後に、第１の制御系によるスイッチ回路のフィードバック制御も、第２の制御系によるスイッチ回路に対するオンデューティの制限もかからなくなって起動安定性が低下するのを未然に防止することができる。

この発明においては、上記スイッチング電源回路において、上記エラーフラグが立てられたとき、本スイッチング電源回路の起動シーケンスを一旦停止した後、再度、本スイッチング電源回路を、前記ソフトスタート回路によるデューティ制御を行いつつ起動する再起動シーケンスを行うので、ソフトスタート開放期間の経過後に、スイッチ回路に対するオンデューティの制限がかからなくなって起動安定性が低下するのを未然に防止しつつ、本スイッチング電源回路が安定に起動するまで、その起動を繰り返すことができる。

この発明においては、上記スイッチング電源回路において、上記エラーフラグが立てられたとき、オンデューティを該エラーフラグが立てられた時点の値に固定するようにしたので、ソフトスタート回路によるスイッチ回路のオンデューティ制限が解除されることはなくなり、ソフトスタート回路停止時に発生し得る起動安定性低下を未然に防止することができる。

この発明においては、上記スイッチング電源回路において、上記エラーフラグが立てられたとき、上記ソフトスタート回路によるオンデューティ制限が開放されるタイミングを、予め設定されているタイミングより遅らせるので、ソフトスタート回路停止時に、オンデューティのフィードバック制御が行われていない状況は生じにくくなり、ソフトスタート回路停止後の起動安定性低下を起こりにくくすることができる。

この発明においては、上記ステータス判定部は、上記スイッチ回路のスイッチング周期と同期した第１のクロック信号の立上りタイミングもしくは立下りタイミングを、データ取り込みタイミングとし、前記ソフトスタート回路の出力をデータ入力する第１の論理回路を有し、該第１の論理回路の出力が期待値となったと判定された時に、上記第１の制御信号に基づいて、上記電源電圧がその目標電圧に対する許容範囲まで達しているか否かを判定するので、ソフトスタート回路によってオンデューティが制限されている期間内の任意のデューティポイントで、電源電圧の立上り状況を観測することができる。このため、ソフトスタート開放期間の調整を種々の方法で行うことが可能となる。例えば、電源電圧の立上り状況を観測する観測点を複数設け、各観測点での観測結果に基づいてソフトスタート開放期間を延長するようにすることもできる。

以上のように、本発明によれば、外部電源に接続されたスイッチ回路のスイッチング動作により電源電圧を出力するスイッチング電源回路において、該スイッチ回路のオンデューティをフィードバック制御する第１の制御回路による第１の制御系と、起動時に該スイッチ回路に対するオンデューティの制限を該スイッチ回路の非動作状態から徐々に開放していく第２の制御回路による第２の制御系とを備え、起動時に第２の制御系によりスイッチ回路に対するオンデューティの制限を行っている状態で、第１の制御系によるフィードバック制御が可能な程度に電源電圧が立ち上がっているかを判定するようにしたので、電源電圧の立ち上がりに想定時間以上の時間がかかった場合に、該スイッチ回路に対して第１の制御系によるスイッチ回路のフィードバック制御も、第２の制御系によるスイッチ回路に対するオンデューティの制限もかからなくなるのを回避することができ、これにより起動時に、スイッチ回路に大電流が流れ続ける等の不具合が生ずるのを防ぐことができる。

以下、本発明の実施形態について説明する。

本発明の実施形態によるスイッチング電源回路は、外部から供給された電圧を、パルス制御により、コイルを介してコンデンサーに断続的に印加することにより、負荷に対する所望の電圧を該コンデンサーの両端に発生させるスイッチング電源回路において、その起動時にその出力電圧、つまり負荷への印加電圧を制限するソフトスタート回路とともに、該ソフトスタート回路を制御するコントローラ回路を備えたものであり、簡便な回路を追加することにより、想定時間以内に出力電圧が目標電圧付近まで立ち上がらなかった場合に、外部に警告を発したり該スイッチング電源回路の起動を停止したりすることができるようにしたものである。
（実施形態１）
図１は、本発明の実施形態１によるスイッチング電源回路を説明する図である。

この実施形態１のスイッチング電源回路は、想定時間以内に出力電圧が目標電圧付近まで立ち上がらなかった場合に、外部への警告やフェイルセーフ動作を可能にするエラーフラグを生成するようにしたものである。

図１に示す実施形態１のＰＷＭ降圧型スイッチング電源回路（以下、単にスイッチング電源回路ともいう。）１００は、外部電源ライン１２４と接地ライン１２５ｂとの間に直列に接続されたＰｃｈトランジスタ１２３およびダイオード１２９と、該Ｐｃｈトランジスタ１２３およびダイオード１２９の接続ノード１３０と出力ノード１２５ａとの間に接続されたコイル１２６とを有しており、一対の出力端子としての出力ノード１２５ａ及び接地ライン（ＧＮＤ）１２５ｂの間には負荷１２７が接続される。また、該スイッチング電源回路１００は、出力ノード１２５ａと接地ライン１２５ｂとの間に直列に接続された２つの抵抗１３１および１３２と、該直列接続の２つの抵抗に並列に接続されたコンデンサ１３３とを有しており、該コンデンサ１３３は、上記コイル１２６から供給される電流により充電され、その両端に、外部電源の電圧を降圧した電源電圧（以下、出力電圧ともいう。）Ｖｏが発生するものであり、この出力電圧Ｖｏが、該出力ノード１２５ａと接地ノード１２５ｂとの間に接続された負荷１２７に供給される。

ここで、Ｐｃｈトランジスタ１２３は、外部電源ライン１２４と接続ライン１２５ｂとの間に接続され、上記コイル１２６を介してコンデンサ１３３に電流を供給するドライバ（以下Ｐｃｈドライバという。）である。また、上記ダイオード１２９のカソードは上記接続ノード１３０に接続され、そのアノードは上記接地ライン１２５ｂに接続され、上記ダイオード１２９は、上記Ｐｃｈドライバ１２３がオフしたときに、該コイル１２６により接地ライン１２５ｂから電流をコンデンサ１３３に流す電流経路を形成している。

さらに上記スイッチング電源回路１００は、基準電圧Ｖｒｅｆを出力する直流電源１０４と、基準電圧Ｖｒｅｆと、上記出力電圧Ｖｏを上記２つの抵抗１３１および１３２で分割して得られるモニタ電圧ＦＢとの差電圧を増幅して、該差電圧の変化に応じて変化する誤差信号電圧Ｅｏを出力するエラーアンプ１０５と、該誤差信号電圧Ｅｏとランプ波形電圧ＲＡＭＰとを比較し、その誤差電圧をデューティーパルス信号Ｃ２に変換して出力するＰＷＭコンパレータ１０８と、該モニタ電圧ＦＢと上記エラーアンプ１０５の出力Ｅｏとの位相補償により、該エラーアンプ１０５の出力の過度な変動を抑える位相補償器１０７とを有している。

ここで、上記誤差信号電圧Ｅｏは、このスイッチング電源回路１００の出力電圧Ｖｏが目標電圧に近づくに従って、そのレベルがハイレベル側からローレベル側に変化する電圧である。また、デューティーパルス信号Ｃ２は、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏを超えている期間でハイレベルとなり、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏを超えない期間でローレベルとなる信号であり、その周期はランプ波形電圧ＲＡＭＰの周期と同一である。

また、このスイッチング電源回路１００は、図９に示す従来のスイッチング電源回路７００におけるソフトスタート回路７００ａと同一の回路構成を有するソフトスタート回路１００ａと、該スイッチング電源回路７００におけるＰＷＭロジック回路７１９と同一の回路構成を有するＰＷＭロジック回路１１９と、該ＰＷＭロジック回路１１９にクロックＣｋ３を供給する発振器１２０と、該ＰＷＭロジック回路１１９の出力を受け、上記Ｐｃｈドライバ１２３に駆動電流を供給するバッファ１１２とを有している。なお、この発振器１２０は、上記クロックＣｋ３の他に、第１および第２のクロック信号Ｃｋ１およびＣｋ２を出力する構成となっている。ここで、クロック信号Ｃｋ１とＣｋ２とは、ハイ／ローのデューティ、つまり１クロック周期内でのハイレベルの期間とローレベルの期間との比率が異なるクロック信号であり、それぞれ上記ランプ波形電圧ＲＡＭＰの周期と同じ周期を有し、かつそれぞれの立下りタイミングは該ランプ波形電圧ＲＡＭＰの立下りタイミングに同期している。

詳述すると、上記ソフトスタート回路１００ａは、定電流源１０２と、該定電流源１０２からの電流ＩＢにより充電されるコンデンサ１０１と、該コンデンサ１０１の充電による充電電圧ＳＣと上記ランプ波形電圧ＲＡＭＰとを比較し、その誤差電圧を第１のデューティーパルス信号Ｃ１に変換して出力するソフトスタートコンパレータ１１１とを有している。また、ＰＷＭロジック回路１１９は、ソフトスタート回路１００ａの出力である第１のデューティーパルス信号Ｃ１とＰＷＭコンパレータ１０８の出力である第２のデューティパルス信号Ｃ２とを入力とする２入力ＯＲ回路１１７と、その出力に基づいて上記Ｐｃｈドライバ１２３を駆動するＰＷＭラッチ回路１１８とから構成されている。該ＰＷＭラッチ回路１１８は、具体的にはＲＳフリップフロップ回路であり、そのＳ入力には上記ＯＲ回路１１７の出力が入力され、そのＲ入力には上記発振器１２０からのクロック信号Ｃｋ３が入力され、そのＱ出力からはラッチ出力が上記バッファ１２２に出力されるようになっている。

さらに、本実施形態１のスイッチング電源回路１００は、ＰＷＭコンパレータ１０８の出力Ｃ２を反転するインバータ１１４と、該インバータ１１４の出力に基づいて該ＰＷＭコンパレータ１０８の出力Ｃ２をモニタするステータスラッチ回路１１３と、ソフトスタートコンパレータ１１１の出力Ｃ１に基づいて、該ステータスラッチ回路１１３にモニタ結果を出力させる判定タイミングを出力する判定タイミングラッチ回路１２８とを有している。

ここで、これらのラッチ回路１１３および１２８は、本スイッチング電源回路のステータス判定部を構成しており、これらの回路について詳しく説明する。

該判定タイミング回路１２８は、データ入力（Ｄ入力）、ラッチ出力（Ｑ出力）、およびクロック入力（ｃｋ入力）を有するフリップフロップ回路からなり、該Ｄ入力にはソフトスタートコンパレータ１１１の出力Ｃ１が入力され、ｃｋ入力に入力される発振器１２０からの第１のクロック信号Ｃｋ１の立ち上がりで、該Ｄ入力に入力されるソフトスタートコンパレータ１１１の出力Ｃｋ１をラッチしてＱ出力に出力するものである。

また、該ステータスラッチ回路１１３は、データ入力（Ｄ入力）、クロック入力（ｃｋ入力）、リセット入力（Ｒ入力）、およびラッチ出力（Ｑ出力）を有するフリップフロップ回路からなり、そのＤ入力には上記インバータ１１４の出力が入力され、ｃｋ入力には上記発振器１２０からの第２のクロック信号Ｃｋ２が入力され、Ｒ入力には、上記判定タイミングラッチ回路１２８の出力信号であるＣｈｅｃｋ信号が入力されるようになっている。

ここで、上記ステータスラッチ回路１１３は、入力されるクロック信号Ｃｋ２の立上りタイミングで、Ｄ入力のデータをラッチするものであり、Ｒ入力に入力されるＣｈｅｃｋ信号がハイレベルであるときは、リセット状態を維持し、つまり、Ｄ入力のデータのレベルに拘わらず、Ｑ出力をローレベルに固定し、つまりエラーフラグＥＦは出力せず、一方、Ｒ入力に入力されるＣｈｅｃｋ信号がローレベルであるときは、Ｄ入力のデータを、クロック信号Ｃｋ２の立上りタイミングでラッチし、Ｑ出力のレベルをハイレベルにする、つまりエラーフラグを出力するものである。なお、上記ラッチ回路１１３および１２８はそれぞれ、クロック信号Ｃｋ１およびＣｋ２の立上りタイミングでＤ入力のデータを取り込むものに限定されるものではなく、これらのラッチ回路１１３および１２８は、立下りタイミングで、Ｄ入力のデータを取り込むものでもよい。

従って、各クロック信号のレベルがローレベルである期間（ロー期間）が、それぞれのラッチ回路を含む信号伝達経路での設定デューティ時間となる。

次に作用効果について説明する。

このスイッチング電源回路１００は、Ｐｃｈドライバ１２３によってオン／オフデューティを制御して入力電圧Ｖｉｎを降圧し、出力電圧Ｖｏを出力するもの、いわゆるＰＷＭ降圧スイッチングレギュレータであり、その起動後の動作、つまり出力電圧Ｖｏが目標電圧に達した後の動作は、従来のスイッチング電源回路５００あるいは７００と同一である。

すなわち、起動が完了した後は、このスイッチング電源回路１００では、出力電圧Ｖｏが目標電圧になるように、上記外部電源ライン１２４と上記コイル１２６との間に接続されたＰｃｈドライバ１２３のオンデューティが制御される。

この時、エラーアンプ１０５は、出力電圧Ｖｏを、抵抗１３１および１３２で分割して得られるモニタ電圧ＦＢと基準電圧Ｖｒｅｆとの差電圧を増幅し、スイッチング電源回路１００の出力電圧Ｖｏが目標電圧に達していないときはハイ側に、該出力電圧Ｖｏが十分な電圧と判断したときは、つまり、該出力電圧Ｖｏが目標電圧に対する許容範囲内に達していると判断したとき、ロー側にそのレベルが変化する誤差信号電圧Ｅｏを出力する。このように、該誤差信号電圧Ｅｏのレベルは、モニタ電圧ＦＢと基準電圧Ｖｒｅｆとの差電圧が小さいほど、ローレベルに近いレベルとなる。

このエラーアンプ１０５の誤差信号電圧Ｅｏとランプ波形信号ＲＡＭＰとは、後段のＰＷＭコンパレータ１０８にて比較され、該比較により得られた誤差電圧は、デューティパルス信号Ｃ２に変換されて出力される。このパルス信号Ｃ２は、ＯＲ回路１１７を介して後段のＰＷＭラッチ回路１１８に入力されると、ＰＷＭラッチ回路１１８は、該パルス信号Ｃ２のハイレベルの期間には、負荷１２７に供給される電力が十分であると判断し、後段のＰｃｈドライバ１２３をオフさせる。このＰＷＭラッチ回路１１８の出力は、該発振器１２０からのクロックの１周期（１／発振周波数）の間、出力レベルを保持し、該発振器１２０から入力されるリセットパルスＣｋ３で、一旦リセットされる。この時、ＰＷＭコンパレータ１０８の出力Ｃ２がローレベルであれば、またＰｃｈドライバ１２３はオンし、デューティパルス信号Ｃ２がハイレベルとなるまで電力を供給する。

このように、本実施形態１のスイッチング電源回路においても、Ｐｃｈドライバ１２３のオン／オフデューティを制御して入力電圧Ｖｉｎを降圧し、出力電圧Ｖｏを目標電圧になるよう制御するＰＷＭ降圧スイッチングレギュレータが構成されているので、従来の技術で説明したとおり、起動時は、出力電圧Ｖｏが放電されていることから、エラーアンプ１０５の出力Ｅｏはハイ側に張り付き、これによりＰＷＭコンパレータ１０８の出力Ｃ１はローレベルに保持され、つまりオンデューティ最大状態となっている。この時、ソフトスタートコンパレータ１１１では、逆に、負側入力のレベルが、ローレベルからゆっくりと定電流源１０２からのコンデンサ１０１への充電電流によって上昇することから、該コンパレータ１１１は、ハイレベル、つまりＰｃｈドライバのオンデューティ最小とするレベルから、該Ｐｃｈドライバの駆動を開始するような信号を出力する。

ＰＷＭロジック回路１１９の入力段は、ＯＲ回路１１７となっており、ＰＷＭコンパレータ１０８、およびソフトスタートコンパレータ１１１のいずれかが、ハイレベル信号、つまりＰｃｈドライバ１２３のオフ信号を出力した場合、そのステータスが優先される。このことにより、起動時はソフトスタート経路によるデューティ制御が優先され、フルデューティ駆動を防止し、起動の安定性を図っている。

このソフトスタートコンパレータ１１１によってデューティが開放されていくソフトスタート開放時間は、接続されているコンデンサ１０１の容量値ＳＣとその充電電流ＩＢによって決まるが、このソフトスタート開放時間と、電源回路の出力電圧Ｖｏが目標電圧に到達するまでの時間との間に相関はない。このため、ソフトスタート開放時間は、出力電圧Ｖｏが目標電圧付近（目標電圧に対する許容範囲内）まで達するのに要する起動時間に対し十分な余裕を確保する必要がある。

しかしながら、ソフトスタート開放時間を、起動時間に対して十分な余裕を確保したものとできないシステムや、起動時に出力端子に接続されている負荷１２７の電流が変化するアプリケーションでは、設定しているソフトスタート開放時間以内に起動を完了させることが困難となる場合がある。

この場合、Ｐｃｈドライバのデューティ制限がかからない状態が発生し、その結果、電源回路の起動時に負荷に対して大電流が流れる状態が続き、起動の安定性が損なわれる。

本発明の実施形態１による電源回路１００では、このような課題に対し、ＰＷＭコンパレータ１０８の出力をモニタするステータスラッチ回路１１３を搭載し、判定タイミングラッチ回路１２８が発生するソフトスタート期間（ソフトスタート開放時間）の終了間際のタイミングで、ＰＷＭコンパレータ１０８の出力に基づいて、出力電圧が目標電圧付近に達しているかを判定することによりこの問題を回避している。

すなわち、この２つのラッチ回路１１３および１２８は、共に発振器１２０からのクロック信号Ｃｋ１およびＣｋ２を用いて動作する。この２つのクロック信号は、上述のとおり、ハイ／ローデューティが異なり、立上りタイミングでそれぞれのラッチ回路はデータを取り込む。従って、それぞれのクロック信号のロー期間がそれぞれの経路の設定デューティ時間となる。

この設定したデューティタイミングが閾値となっており、判定タイミングラッチ回路１２８では、設定タイミング後にソフトスタートコンパレータ１１１の出力Ｃ１がローになる時、つまり閾値以降にＰｃｈドライバのオフ信号が出力された時（図２（ａ）および（ｂ）のＢ点参照）、ステータスラッチ１１３のリセットラインを開放し、ＰＷＭコンパレータ１０８の出力信号の受付を開始する。このステータスラッチ１１３はクロック信号Ｃｋ２によって設定された閾値以降にＰＷＭコンパレータ１０８の出力Ｃ２がローであるとき時（閾値以前にＰｃｈドライバのオフ信号が出力された時）に、エラーフラグ１１２を出力する。

図２は、本実施形態１のスイッチング電源回路１００の主要回路からの出力信号の変化を示すタイミングチャートであり、図２（ａ）は正常起動シーケンスを示し、図２（ｂ）は異常起動シーケンスを示している。

図２中、コンデンサ１０１の両端に発生する充電電圧ＳＣは、その電圧レベルがローレベルからハイレベルに徐々に変化する電圧である。コンパレータ１１１の出力信号であるデューティーパルス信号Ｃ１は、上記ランプ波形電圧ＲＡＭＰが上記充電電圧ＳＣを超えている期間にはハイレベルとなり、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏに達していない期間ではローレベルとなる信号である。

また、エラーアンプ１０５が出力する誤差信号電圧Ｅｏは、スイッチング電源回路１００の出力電圧Ｖｏが目標電圧に近づくに従って、その電圧レベルがハイレベルからローレベルに徐々に変化する電圧である。コンパレータ１０８の出力信号であるデューティーパルス信号Ｃ２は、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏを超えている状態ではハイレベルとなり、上記ランプ波形電圧ＲＡＭＰが誤差信号電圧Ｅｏに達していない状態ではローレベルとなる信号である。また、バッファ１２２からＰｃｈドライバ１２３に供給される駆動信号Ｂｕｆｆは、上記ラッチ回路１１８のＱ出力と同期して変化するものである。

図２（ａ）に示す正常起動シーケンスでは、ステータスラッチ回路１１３の起動ポイントであるＢ点前に、ステータスラッチ回路１１３のデータ取り込みタイミング（クロック信号Ｃｋ２の立上りタイミング）でＰＷＭコンパレータ１０８の出力Ｃ２がハイレベルとなっている点Ａがあるため、エラーフラグ信号ＥＦは、ローレベルのままとなっている。

逆に、図２（ｂ）に示す異常起動シーケンスでは、ステータスラッチ回路１１３のデータ取り込みタイミングでＰＷＭコンパレータ１０８の出力Ｃ２がハイレベルとなっているＡ点は、ステータスラッチ回路１１３の起動ポイントであるＢ点以降にある、言い換えると、Ａ点はＢ点以前にはないので、観測点Ｂ点の直後にクロック信号Ｃｋ２が立ち上がるタイミングにて、エラーフラグ信号ＥＦがハイレベルとなる。

例えば、第１のクロック信号Ｃｋ１のローデューティが７０％で、第２のクロック信号Ｃｋ２のローデューティが８０％とした場合は、ソフトスタートコンパレータ１１１の経路で制御されているＰｃｈドライバ１２３のオンデューティが７０％以上まで増大したとき、ＰＷＭコンパレータ１０８、つまり出力電圧Ｖｏをモニタしている経路でのＰｃｈドライバ１２３のオンデューティが８０％以下まで低下していなければ、エラーフラグＥＦがハイレベルとなるということである。

このように、第１および第２のクロック信号Ｃｋ１およびＣｋ２のローデューティを設定することにより、ソフトスタート開放時間内の任意のポイントで、エラーアンプ経路の制御状態を観測でき、この観測結果を出力することによって、出力端子１２８に接続されている負荷１２７の破損や、周辺素子の劣化、破損などによって規定の起動シーケンスをトレースできなかったことを、マイコン等の制御チップにフィードバックすることができ、その後に発生しうる不具合を未然に防止するフェールセーフ機能として使用することができる。

このように、本実施形態１によるスイッチング電源回路１００では、出力電圧Ｖｏとその目標電圧とを比較して誤差信号電圧Ｅｏを出力するＰＷＭコンパレータ１０８の出力（ステータス）をモニタするステータスラッチ回路１１３を備え、判定タイミングラッチ回路１２８が発生するソフトスタート期間の終了間際のタイミングで、ＰＷＭコンパレータ１０８の出力信号Ｃ２から、出力電圧Ｖｏが目標電圧に対する許容範囲内まで立ち上がっているかを判定するようにし、この判定の結果、出力電圧が上記許容範囲内まで立ち上がっていないとき、エラーフラグ信号がハイレベルとなる、つまりエラーフラグを出力するようにしたので、ソフトスタート回路によるデューティ開放時間以内に出力電圧の起動が完了しなかったことによって起動時の安定性が損なわれるのを回避することが可能となる。

また、本実施形態１では、起動時にハイ側に張り付いているエラーアンプ出力が、ソフトスタート開放期間内にデューティ制御可能となるランプ波形振幅の範囲内まで降下しているか否かを、ＰＷＭコンパレータの出力に基づいて確認するようにしているので、エラーアンプ出力を観測する観測回路を別途設ける必要はなく、追加回路を最小限に留めることができる。

さらに、ＰＷＭコンパレータ１０８の出力であるデューティパルス信号Ｃ２を取り込むタイミングを、Ｐｃｈドライバ１２３の駆動周期と一致させることにより、エラーアンプによるデューティ制御のための誤差信号電圧Ｅｏがランプ波形電圧ＲＡＭＰの振幅範囲内のいずれのレベルまで達しているかをランプ波形電圧の１周期の波形毎に確認することができ、その結果、ソフトスタート開始期間内の判定時点で、ランプ波形電圧の振幅範囲内に誤差信号電圧Ｅｏが含まれていないときには、該判定時点の直後のクロック信号Ｃｋ２の立上りタイミングで直ちにエラーフラグを出力することができる。

さらに、このＰＷＭコンパレータの出力であるデューティパルス信号Ｃ２に基づいて、フィールドバック制御によるオンデューティを、ソフトスタート開放時間内に観測するので、出力電圧の立上り想定時間の範囲以内に電源回路の起動が完了するか否か、言い換えると、ソフトスタート開放時間の経過後にフルデューティ駆動にならないか否かを監視することができ、その結果、ソフトスタート時間の延長、もしくは外部システムへの警告出力等、起動時の不安定性が生じる問題を未然に回避することができる。
（実施形態２）
図３は、本発明の実施形態２によるスイッチング電源回路を説明する図である。

この実施形態２のスイッチング電源回路２００は、実施の形態１のスイッチング電源回路１００におけるソフトスタート回路１００ａに代えて、ステータスラッチ回路１１３からのエラーフラグ信号ＥＦに基づいて充電電流を調整するソフトスタート回路２００ａを備えたものである。なお、この実施形態２のスイッチング電源回路２００のソフトスタート回路以外の構成は実施形態１のものと同一であるので、以下ソフトスタート回路２００ａについて説明する。

すなわち、ソフトスタート回路２００ａは、エラーフラグＥＦに基づいて、出力する電流ＩＢを調整する定電流源２２０と、該定電流源２２０からの電流ＩＢにより充電されるコンデンサ１０１と、該コンデンサの充電により発生する充電電圧ＳＣと上記ランプ波形電圧ＲＡＭＰとを比較し、その誤差電圧をデューティーパルス信号Ｃ１に変換して出力するソフトスタートコンパレータ１１１とを有している。

このソフトスタート回路２００ａは、ＰＷＭコンパレータ１０８の出力が、ステータスラッチ回路１１３を介してソフトスタート回路２００ａの定電流源２２０へフィードバックされる構成となっている。

図４（ａ）は、上記電源回路２２０の具体的な回路構成を示す回路図である。

この電源回路２２０は、一端が外部電源ライン１２４に接続され、他端が一定の負荷（図示せず）を介して接地側に接続された第１のＰｃｈトランジスタ２２１と、それぞれ一端が外部電源ライン１２４に接続された第２及び第３のＰｃｈトランジスタ２２２及び２２３とを有しており、これらのトランジスタのゲートは、第１のＰｃｈトランジスタの他端に接続されている。また、該電源回路２２０は、上記第２のＰｃｈトランジスタ２２２の他端と上記コンデンサ１０１との間に接続された第１のスイッチ２２４と、上記第３のＰｃｈトランジスタ２２３の他端と上記コンデンサ１０１との間に接続された第２のスイッチ２２５と、上記エラーフラグ信号ＥＦに基づいて上記スイッチ２２４及び２２５を開閉制御するスイッチ制御回路２２６とを有している。

ここで、上記３つのＰｃｈトランジスタ２２１〜２２３の駆動能力は同一であり、該第２及び第３のＰｃｈトランジスタ２２２及び２２３は、それぞれ第１のＰｃｈトランジスタ２２１とともにカレントミラー回路を構成しており、そのオン状態では、第１のＰｃｈトランジスタと同様に電流Ｉが流れるようになっている。また、スイッチ制御回路２２６は、エラーフラグ信号ＥＦがローレベルのときは、上記２つのスイッチ２２４及び２２５を共にオンし、上記コンデンサ１０１に供給される定電流ＩＢは２Ｉとなり、エラーフラグ信号ＥＦがハイレベルのときは、上記第１及び第２のスイッチの一方をオフし、上記コンデンサ１０１に供給される定電流ＩＢはＩとなるよう構成されている。

次に動作について説明する。

この実施形態２のスイッチング電源回路２００では、起動時以外の動作は実施形態１のものと同一であり、以下起動時の動作について説明する。

起動時には、ソフトスタート回路２００ａでは、コンデンサ１０１は、その放電した状態から定電流源２０２によって充電され、これによりコンデンサ１０１の電位が上昇する。第１のクロック信号Ｃｋ１の立上りタイミング、つまりローデューティによって決定しているソフトスタート開放期間における中間観測ポイントＢ（図５（ａ）および（ｂ）参照）にて、ステータスラッチ回路１１３のリセットが解除され、ＰＷＭコンパレータ１０８の出力信号Ｃ２が、クロック信号Ｃｋ２の立上りタイミングでステータスラッチ回路１１３に入力される。すると、ステータスラッチ回路１１３では、この時点でのＰＷＭコンパレータ１０８の出力信号Ｃ２のデューティに応じてエラーフラグ信号ＥＦを出力する。

上記実施の形態１では、異常起動時にはステータスラッチ回路１１３からエラーフラグ信号ＥＦを外部へ出力していたが、本実施形態２では、このエラーフラグ信号ＥＦは定電流源２２０に供給され、定電流源２２０では、このエラーフラグ信号ＥＦに基づいてソフトスタート回路２００におけるコンデンサ１０１への充電電流ＩＢを減少させる。これによりソフトスタート回路２００ａによるデューティ開放速度が緩和され、実質的にソフトスタート時間を延長することができる。

図５は、この動作を説明するタイミングチャートを示す。

図５（ａ）は、正常起動時のシーケンスを示し、図５（ｂ）は、異常起動時のシーケンスを示している。

図１に示す実施形態１と同様、ソフトスタート回路２００ａでは、充電電流ＩＢによりコンデンサ１０１が充電され、該コンデンサ１０１の充電電圧ＳＣが増大するにつれて、ソフトスタートコンパレータ１１１の比較出力Ｃ１のローデューティが増大していく。そして、比較出力Ｃ１のローデューティが上記ソフトスタート中間観測ポイントＢに相当する値に達すると、ステータスラッチ回路１１３のＲ入力は、判定タイミングラッチ回路１２８のＱ出力からのＣｈｅｃｋ信号により開放される。

正常動作時には、ステータスラッチ回路１１３のＲ入力が開放された時点Ｂで、すでに、ＰＷＭコンパレータ１０８の出力Ｃ２のローデューティ（つまりＰｃｈドライバのオンデューティ）は、クロック信号Ｃｋ２により決まる値より小さくなっているので、ステータスラッチ回路１１３のＱ出力はローレベルを維持し、エラーフラグ信号ＥＦのハイレベルがソフトスタート回路２００ａに出力されることはない。なお、この場合、ステータスラッチ回路１１３の起動ポイントであるＢ点前に、ステータスラッチ回路１１３のデータ取り込みタイミング（クロック信号Ｃｋ２の立上りタイミング）でＰＷＭコンパレータ１０８の出力Ｃ２がハイレベルとなっている点Ａが位置している。

一方、異常起動時には、ステータスラッチ回路１１３のＲ入力が開放された時点Ｂでは、まだ、ＰＷＭコンパレータ１０８の出力Ｃ２のローデューティ（つまりＰｃｈドライバのオンデューティ）は、クロック信号Ｃｋ２により決まる値より小さくなっていないので、ステータスラッチ回路１１３のＱ出力からのエラーフラグ信号ＥＦがローレベルからハイレベルに変化する。なお、この場合、ステータスラッチ回路１１３の起動ポイントであるＢ点の後に、ステータスラッチ回路１１３のデータ取り込みタイミング（クロック信号Ｃｋ２の立上りタイミング）でＰＷＭコンパレータ１０８の出力Ｃ２がハイレベルとなっている点（図示せず）が位置している。

定電流電源２０２は、このエラーフラグ信号ＥＦのローレベルからハイレベルへのレベル変化に応答して、レベル変化が生じたポイントＢから充電電流ＩＢを低減する。

つまり、定電流源２２０では、スイッチ制御回路２２６が、エラーフラグ信号ＥＦのローレベルからハイレベルの変化に応じて、上記第１及び第２のスイッチ２２４及び２２５の一方をオフし、上記コンデンサ１０１に供給される定電流ＩＢを、２ＩからＩに変化させる。これにより、コンデンサ１０１の充電速度は低下し、充電電圧の上昇率は図５（ｂ）の領域Ｒ３に示すように低下し、実質的にソフトスタート開放期間が延長されることとなる。

このため、本来であれば、コンデンサ１０１の電位波形（充電電圧）ＳＣは破線に沿って上昇していくところ、充電電流ＩＢの減少のため、充電電流ＢＩＡＳの変更以降、そのコンデンサの充電電圧の上昇率が実線で示すように下がる。これによってデューティ開放速度が低減される。

このように本実施形態２では、上記実施形態１のスイッチング電源回路の構成に加えて、エラーフラグ信号ＥＦに基づいて、ソフトスタート回路２００ａにおける定電流源２２０の出力する電流量ＩＢを変化させるようにしたので、上記実施形態１の効果に加えて、ソフトスタート開放期間の終了間際になっても、電源回路２００の出力電圧Ｖｏが目標電圧付近まで立ち上がっていないときには、ソフトスタート開放期間を延長することができる効果がある。

なお、上記実施形態２では、ソフトスタート回路の定電流源は、カレントミラー回路を構成する３つのＰｃｈトランジスタを備え、そのうちの、コンデンサへ充電電流を供給する２つのＰｃｈトランジスタ２２４および２２５をエラーフラグ信号に応じて切り替えるようにしたものを示しているが、この電源回路は、図４（ｂ）に示すように、上記Ｐｃｈトランジスタに代えて２つの抵抗を用いたものでもよい。

すなわち、図４（ｂ）に示す電源回路２３０は、一端が外部電源ライン１２４に接続された第１及び第２の２つの抵抗２３１及び２３２と、第１の抵抗２３１の他端と上記コンデンサ１０１との間に接続された第１のスイッチ２３３と、第２の抵抗２３２の他端と上記コンデンサ１０１との間に接続された第２のスイッチ２３４と、上記エラーフラグ信号ＥＦに基づいて上記スイッチ２２４及び２２５を開閉制御するスイッチ制御回路２３５とを有している。

ここで、上記２つの抵抗はその抵抗値が等しいものとしている。該スイッチ制御回路２３５は、エラーフラグ信号がローレベルのときは、上記２つのスイッチ２３３及び２３４を共にオンし、上記コンデンサ１０１に供給される定電流ＩＢは２Ｉとなり、エラーフラグ信号がハイレベルのときは、上記第１及び第２のスイッチ２３３及び２３４の一方をオフし、上記コンデンサ１０１に供給される定電流ＩＢはＩとなるよう構成されている。

また、図４（ｂ）に示す電源回路２３０では、定電流源からの電流の供給経路に位置する抵抗の抵抗値を変えて定電流量を調整しているが、コンデンサの充電電流を調整する回路構成は、上記のものに限るものではなく、例えば、コンデンサ１０１を容量値可変のものとし、エラーフラグ信号ＥＦのレベルに応じてその容量値を変更するものでもよい。

さらに、上記図４（ａ）及び図４（ｂ）のように、このソフトスタート回路における電源を定電流源方式、つまり定電流源とコンデンサとにより充電速度が決まるものから、ＣＲ充電回路、つまり該定電流の代わりに抵抗を使用ものとした時は、上記のようにコンデンサの容量値Ｃ，あるいは抵抗の抵抗値Ｒのいずれかを変化させるのではなく、その両方をこのエラーフラグ信号に応じて変化させるようにしてもよく、この場合も上記と同様にソフトスタート回路によるデューティ開放速度を緩和することができる。

またさらに、上述したソフトスタート回路における電源の構成例では、エラーフラグ信号に応じて、コンデンサ１０１の充電電流を低減するものを示したが、場合によっては、定電流源からの充電電流を停止するようにしてもよい。例えば、図４（ａ）及び図４（ｂ）に示す回路構成の定電流源２２０及び２３０では、エラーフラグ信号がハイレベルとなったとき、２つのスイッチをともに開状態とするようにしてもよい。

また、上述したソフトスタート回路における電源の構成例では、エラーフラグ信号ＥＦに応じて、定電流源からの電流量を減少させる、あるいは停止するといった調整を行うものを示しているが、この定電流源からの電流量の調整は３段階以上に分けて段階的に行うようにしてもよい。

例えば、実施形態２のスイッチング電源回路において、ＰＷＭコンパレータの出力をモニタするラッチ回路１１３（図２参照）と、ソフトスタートコンパレータの出力に基づいて判定タイミングを出力する判定タイミングラッチ回路１２８とをそれぞれ複数設け、出力電圧が目標電圧付近、つまり目標電圧に対する許容範囲内まで立ち上がっているかを、複数ポイントで観測するようにしてもよい。

この場合、各観測点で、出力電圧が目標電圧付近まで立ち上がっていないと判定されるたびに、コンデンサに供給される充電電流を低減することによりソフトスタート開放期間を延長することとなるが、起動時点から時間的に遠い観測点ほど、充電電流を小さな値に変更するのが望ましい。例えば、時間軸上で起動時からの経過時間の小さい順に並ぶ４つの観測点Ｂ１〜Ｂ４で、それぞれ出力電圧の立上りレベルを判定する場合、観測点Ｂ１で、出力電圧Ｖｏの立上りが不十分と判定されたときは、充電電流ＩＢをＩＢ／２に制限し、さらに観測点Ｂ２〜Ｂ４でそれぞれ、出力電圧Ｖｏの立上りが不十分と判定されたときは、充電電流をＩＢ／４、ＩＢ／８、ＩＢ／１６といった値に制限する。

この場合、実質的には、ソフトスタート時間を、出力電圧の立上りが完了するまで延長することが可能となり、ソフトスタート回路停止時に発生しうる起動安定性低下をほぼ回避することができる。
（実施形態３）
図６は、本発明の実施形態３によるスイッチング電源回路を説明する図である。

この実施形態３のスイッチング電源回路３００は、実施の形態１のスイッチング電源回路１００におけるソフトスタート回路１００ａに代えて、ステータスラッチ回路１１３からのエラーフラグ信号ＥＦが、出力電圧が目標電圧付近まで達していないことを示すときは、ソフトスタート回路によるデューティ制御を最初から行う、つまり、ソフトスタート開放期間を再設定するようにしたソフトスタート回路３００ａを備えたものである。なお、この実施形態３のスイッチング電源回路３００のソフトスタート回路以外の構成は実施形態１のものと同一であるので、以下ソフトスタート回路３００ａについて説明する。

すなわち、ソフトスタート回路３００ａは、実施形態１のソフトスタート回路１００ａに加えて、コンデンサ１０１と並列に接続されたスイッチ回路３０１を備え、エラーフラグ信号ＥＦが、出力電圧が目標電圧付近まで達していないことを示すとき、該スイッチ回路３０１を、該コンデンサ１０１が放電するよう一時的に導通するように構成したものである。

このような構成の実施形態３のスイッチング電源回路３００では、実施形態１のスイッチング電源回路１００の構成に加えて、エラーフラグ信号ＥＦが、出力電圧が目標電圧付近まで達していないことを示すとき、該スイッチ回路３０１を、該コンデンサ１０１が放電するよう一時的にオンするようにしたので、出力電圧が目標ステータス（目標電圧付近）に到達していないときには、起動シーケンスを一旦停止し、ソフトスタートのデューティ制御を始めから行うといった再起動シーケンスにより、ソフトスタート回路停止時に発生し得る起動安定性低下を未然に防止することができる。

なお、上記実施形態１〜３では、特に説明しなかったが、上記実施形態１〜３のスイッチング電源回路１００，２００および３００の少なくともいずれかは、例えば、ファクシミリ装置や複写機などのＯＡ機器、オーディオレコーダやビデオレコーダといったＡＶ機器、さらにはデスクトップ型パーソナルコンピュータやノート型パーソナルコンピュータなどの電力消費量の大きい電子機器の電源装置として用いられるものである。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、上述の実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、外部電源に接続されたスイッチ回路を備え、スイッチ回路のスイッチングにより所望の電源電圧を出力するスイッチング電源回路であって、その起動時に該スイッチング回路をそのオンデューティが徐々に増大するよう制御するソフトスタート回路を備えた電源回路の分野において、起動時に出力電圧の立上りをモニタして得られるモニタ結果に応じて、起動時に出力電圧を制限する期間であるソフトスタート時間を調整することができ、これにより、出力電圧の立上り時間が想定以上に長くなった場合でも、出力電圧の制限が行われない状態が生ずるのを抑制あるいは回避することができるスイッチング電源回路及び該スイッチング電源回路を用いた電子機器を得ることができるものである。

図１は、本発明の実施形態１によるスイッチング電源回路を示すブロック図である。 図２は、上記実施形態１のスイッチング電源回路の動作をタイミングチャートで説明する図であり、図２（ａ）は正常起動シーケンスを示し、図２（ｂ）は異常起動シーケンスを示している。 図３は、本発明の実施形態２によるスイッチング電源回路を示すブロック図である。 図４は、上記実施形態２のスイッチング電源回路を構成するソフトスタート回路の定電流源を説明する回路図であり、図（ａ）は、出力電流可変の定電流源の一例を示し、図（ｂ）は、出力電流可変の定電流源の他の例を示している。 図５は、上記実施形態２のスイッチング電源回路の動作をタイミングチャートで説明する図であり、図５（ａ）は正常起動シーケンスを示し、図５（ｂ）は異常起動シーケンスを示している。 図６は、本発明の実施形態３によるスイッチング電源回路を示すブロック図である。 図７は、従来技術である一般的なＰＷＭ降圧型スイッチング電源回路を説明するブロック図である。 図８は、図７に示す従来のスイッチング電源回路の動作をタイミングチャートで説明する図である。 図９は、従来技術である一般的なソフトスタート付ＰＷＭ降圧型スイッチング電源回路を説明するブロック図である。 図１０は、図９に示すスイッチング電源回路の動作をタイミングチャートで説明する図であり、図１０（ａ）は正常起動シーケンスを示し、図１０（ｂ）は異常起動シーケンスを示している。

符号の説明

１００，２００，３００ スイッチング電源回路
１００ａ，２００ａ，３００ａ ソフトスタート回路
１０１，１３３ コンデンサ
１０２，２２０，２３０ 定電流源
１０５ エラーアンプ
１０８ ＰＷＭコンパレータ
１１１ ソフトスタートコンパレータ
１１３ ステータスラッチ回路
１１７ ＯＲ回路
１１９ ＰＷＭロジック
１２０ 発振器
１２３ Ｐｃｈドライバ
１２４ 外部電源ライン
１２５ａ 出力ノード
１２５ｂ 接地ライン
１２６ コイル
１２７ 負荷
１２８ 判定タイミングラッチ回路
１２９ ダイオード
１３１，１３２ 抵抗
３０１ 短絡スイッチ

Claims (16)

1. 外部電源に接続されたスイッチ回路を備え、該スイッチ回路のスイッチング動作により電源電圧を出力するスイッチング電源回路であって、
   該出力された電源電圧とその目標電圧との誤差電圧に基づいて、該スイッチ回路のオンデューティを第１の制御信号によりフィードバック制御する第１の制御回路と、
   本スイッチング電源回路の起動時に該スイッチ回路を、そのオンデューティの制限が該スイッチ回路の非動作状態から開放されるよう、第２の制御信号により制御する第２の制御回路と、
   該第１および第２の制御信号のうちの、該スイッチ回路に対してオンデューティ制限が強くかかる方の制御信号を該スイッチ回路に供給する信号処理回路と、
   該第１の制御信号に基づいて、該起動後の決められた判定タイミングにて、該電源電圧が、該目標電圧に対する許容範囲まで達しているか否かを判定するステータス判定部とを備えたスイッチング電源回路。
2. 前記第１の制御回路は、
   前記誤差電圧を増幅して誤差信号電圧を出力するエラーアンプと、
   該誤差信号電圧とランプ波形信号とを比較して、前記スイッチ回路のスイッチングのオフタイミングを演算するパルス幅変調コンパレータとを有し、
   該パルス幅変調コンパレータの出力は前記第１の制御信号であり、
   前記第２の制御回路は、
   前記出力される電源電圧とは無関係に、起動時に該スイッチ回路に対するオンデューティ制限を任意の時間かけて開放するソフトスタート回路を有し、
   該ソフトスタート回路の出力は前記第２の制御信号である請求項１に記載のスイッチング電源回路。
3. 前記信号処理回路は、
   前記パルス幅変調コンパレータの出力である第１の制御信号と、前記ソフトスタート回路の出力信号である第２の制御信号とを入力とするＯＲ回路と、
   該ＯＲ回路の出力を、前記スイッチ回路に、そのオンデューティを制御する制御信号として出力するラッチ回路とを有する請求項２に記載のスイッチング電源回路。
4. 前記ソフトスタート回路は、前記スイッチ回路に対する起動時のオンデューティ制限を、起動時を基準とする予め想定されたソフトスタート開放期間にのみ行い、
   前記ステータス判定部は、該ソフトスタート開放期間内の決められたタイミングにて、前記電源電圧が、前記目標電圧に対する許容範囲まで達していないことを検出したとき、エラーフラグ信号を出力する請求項２に記載のスイッチング電源回路。
5. 前記ステータス判定部が前記エラーフラグ信号を出力したとき、本スイッチング電源回路の起動シーケンスは停止する請求項４に記載のスイッチング電源回路。
6. 前記ステータス判定部が前記エラーフラグ信号を出力したとき、本スイッチング電源回路の起動シーケンスが一旦停止し、その後、再度、本スイッチング電源回路の起動シーケンスが前記ソフトスタート回路によるデューティ制御を伴って行われる請求項４に記載のスイッチング電源回路。
7. 前記ソフトスタート回路は、
   定電流源と、
   該定電流源と接地電位との間に接続されたコンデンサと、
   該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータと、
   前記ステータス判定部が前記エラーフラグ信号を出力したとき、該エラーフラグ信号をトリガとして該コンデンサを一旦放電する放電スイッチとを有する請求項６に記載のスイッチング電源回路。
8. 前記ステータス判定部は、起動後の決められたタイミングにて、前記電源電圧が、前記目標電圧に対して決められた許容範囲まで達していないことを検出したとき、前記エラーフラグ信号を出力し、
   前記ステータス判定部が前記エラーフラグ信号を出力したとき、前記ソフトスタート回路は、前記スイッチ回路のオンデューティをその時点の値に固定する請求項２に記載のスイッチング電源回路。
9. 前記ソフトスタート回路は、
   定電流源と、
   該定電流源と接地電位との間に接続されたコンデンサと、
   該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、
   前記ステータス判定部が前記エラーフラグ信号を出力したとき、該定電流源からの定電流による該コンデンサの充電を停止する請求項８に記載のスイッチング電源回路。
10. 前記ステータス判定部が前記エラーフラグ信号を出力したとき、前記ソフトスタート回路は、該ソフトスタート回路によるオンデューティ制限が開放されるタイミングを、予め設定されているタイミングより遅らせる請求項４に記載のスイッチング電源回路。
11. 前記ソフトスタート回路は、
    定電流源と、
    該定電流源と接地電位との間に接続されたコンデンサと、
    該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、
    前記ステータス判定部が前記エラーフラグ信号を出力したとき、該コンデンサの充電電流である該定電流源からの定電流を減少させる請求項１０に記載のスイッチング電源回路。
12. 前記ソフトスタート回路は、
    定電流源と、
    該定電流源と接地電位との間に接続されたコンデンサと、
    該定電流源からの定電流による該コンデンサの充電により生ずる充電電圧と前記ランプ波形電圧とを比較して、前記第２の制御信号として、該充電電圧が該ランプ波形電圧を上回る期間のみ前記スイッチ回路をオンさせるデューティパルス信号を出力するソフトスタートコンパレータとを備え、
    前記ステータス判定部が前記エラーフラグ信号を出力したとき、該コンデンサの容量を増大させる請求項１０に記載のスイッチング電源回路。
13. 前記ソフトスタート回路は、
    抵抗およびコンデンサを含むＲＣ回路を有するとともに、該抵抗の抵抗値とコンデンサの容量値とにより決まるＲＣ時定数に従って変化する信号波形電圧と前記ランプ波形電圧とを比較し、その比較結果として前記第２の制御信号を出力するソフトスタートコンパレータを有し、
    前記ステータス判定部が前記エラーフラグ信号を出力したとき、該抵抗の抵抗値もしくは該コンデンサの容量値を、前記スイッチ回路のオンデューティ制限が開放されるまでの時間が増大するよう調整する請求項４に記載のスイッチング電源回路。
14. 前記ステータス判定部は、
    前記スイッチ回路のスイッチング周期と同期した第１のクロック信号の立上りタイミングもしくは立下りタイミングを、データ取り込みタイミングとし、前記ソフトスタート回路の出力をデータ入力する第１の論理回路を有し、
    該第１の論理回路の出力が期待値となったと判定された時に、前記第１の制御信号に基づいて、前記電源電圧がその目標電圧に対する許容範囲まで達しているか否かを判定する請求項２ないし１３のいずれかに記載のスイッチング電源回路。
15. 前記ステータス判定部は、前記スイッチ回路のスイッチング周期と同期した第２のクロック信号の立上りタイミングもしくは立下りタイミングをデータ取り込みタイミングとし、前記第１の制御信号をデータ入力とする第２の論理回路を有し、
    該第２の論理回路の出力が期待値になったときを、前記電源電圧がその目標電圧に対する許容範囲まで達していないときと判定する請求項２ないし１４のいずれかに記載のスイッチング電源回路。
16. 外部電源に接続され、該外部電源の電圧を降圧して内部電源電圧を出力する電源装置を有する電子機器であって、
    該電源装置は、請求項１〜１５のいずれかに記載のスイッチング電源回路を含む電子機器。

Images