JPH05161262A - 直流給電回路 - Google Patents
直流給電回路Info
- Publication number
- JPH05161262A JPH05161262A JP3342142A JP34214291A JPH05161262A JP H05161262 A JPH05161262 A JP H05161262A JP 3342142 A JP3342142 A JP 3342142A JP 34214291 A JP34214291 A JP 34214291A JP H05161262 A JPH05161262 A JP H05161262A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- duty ratio
- drive pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 給電開始の際にスイッチ素子をＯＮさせた瞬
間に入力電圧が低下するのを防止した直流給電回路を提
供する。 【構成】 負荷１１にスイッチ用ＭＯＳ ＦＥＴ Ｑ1
を介して直流電圧ＶINを供給する直流給電回路におい
て、ＭＯＳ ＦＥＴ Ｑ1 をＯＮさせる場合、ＰＷＭ回
路１６にて一定期間においてデューティ比が徐々に増大
する駆動パルスを生成し、その駆動パルスによってＭＯ
Ｓ ＦＥＴ Ｑ1 をスイッチング駆動し、立ち上がり時
間を制御して緩やかな立ち上がりを実現するとともに、
完全に立ち上がった時点でＭＯＳ ＦＥＴ Ｑ1 を連続
でＯＮし続けるように制御する。
間に入力電圧が低下するのを防止した直流給電回路を提
供する。 【構成】 負荷１１にスイッチ用ＭＯＳ ＦＥＴ Ｑ1
を介して直流電圧ＶINを供給する直流給電回路におい
て、ＭＯＳ ＦＥＴ Ｑ1 をＯＮさせる場合、ＰＷＭ回
路１６にて一定期間においてデューティ比が徐々に増大
する駆動パルスを生成し、その駆動パルスによってＭＯ
Ｓ ＦＥＴ Ｑ1 をスイッチング駆動し、立ち上がり時
間を制御して緩やかな立ち上がりを実現するとともに、
完全に立ち上がった時点でＭＯＳ ＦＥＴ Ｑ1 を連続
でＯＮし続けるように制御する。
Description
【０００１】
【産業上の利用分野】本発明は、直流給電回路に関し、
特にスイッチ素子を介して負荷への直流給電を行う直流
給電回路に関するものである。
特にスイッチ素子を介して負荷への直流給電を行う直流
給電回路に関するものである。
【０００２】
【従来の技術】直流給電方式の回路システムの構成例を
図４に示す。図において、交流電圧はＡＣ‐ＤＣコンバ
ータ４１で直流電圧に変換され、この直流電圧はパワー
バス４２を介して例えば３個の直流給電回路４３〜４５
に供給される。直流給電回路４３〜４５は、制御回路４
６から発せられるＯＮ／ＯＦＦ制御信号ＶONに応じて回
路基板やユニット等の負荷への直流電圧の供給を行うた
めのものである。直流給電回路４３〜４５の各入力側に
は、パワーバス４２と各直流給電回路４３〜４５を接続
するコネクタ４７〜４９が設けられている。なお、かか
る直流給電方式の回路システムの動作は周知であるの
で、その詳細な説明は省略する。
図４に示す。図において、交流電圧はＡＣ‐ＤＣコンバ
ータ４１で直流電圧に変換され、この直流電圧はパワー
バス４２を介して例えば３個の直流給電回路４３〜４５
に供給される。直流給電回路４３〜４５は、制御回路４
６から発せられるＯＮ／ＯＦＦ制御信号ＶONに応じて回
路基板やユニット等の負荷への直流電圧の供給を行うた
めのものである。直流給電回路４３〜４５の各入力側に
は、パワーバス４２と各直流給電回路４３〜４５を接続
するコネクタ４７〜４９が設けられている。なお、かか
る直流給電方式の回路システムの動作は周知であるの
で、その詳細な説明は省略する。
【０００３】図５は、直流給電回路の従来例を示す回路
図である。図において、コネクタ４７を介して供給され
る直流電圧ＶINは、スイッチ素子である電界効果トラン
ジスタ（以下、ＭＯＳ ＦＥＴと称する）Ｑ1 を介して
出力電圧ＶOUT として電子回路等の負荷１１に給電され
る。ＭＯＳ ＦＥＴ Ｑ1 は、コネクタ４７を介して供
給されるＯＮ／ＯＦＦ制御信号ＶONに応じてドライブ回
路１２によってＯＮ／ＯＦＦ駆動される。
図である。図において、コネクタ４７を介して供給され
る直流電圧ＶINは、スイッチ素子である電界効果トラン
ジスタ（以下、ＭＯＳ ＦＥＴと称する）Ｑ1 を介して
出力電圧ＶOUT として電子回路等の負荷１１に給電され
る。ＭＯＳ ＦＥＴ Ｑ1 は、コネクタ４７を介して供
給されるＯＮ／ＯＦＦ制御信号ＶONに応じてドライブ回
路１２によってＯＮ／ＯＦＦ駆動される。
【０００４】かかる構成の直流給電回路において、当該
回路とパワーバス４２を接続するコネクタ４７が接続さ
れた状態で、ＭＯＳ ＦＥＴ Ｑ1 のドライブ回路１２
に、コネクタ４７を介して入力されるＯＮ／ＯＦＦ制御
信号ＶONが“Ｈ”レベルになると、ＭＯＳ ＦＥＴ Ｑ
1 がＯＮし、出力電圧ＶOUT が出力されて負荷１１に印
加される。一方、ＯＮ／ＯＦＦ制御信号ＶONが“Ｌ”レ
ベルになると、ＭＯＳＦＥＴ Ｑ1 がＯＦＦし、出力電
圧ＶOUT が出力されなくなる。
回路とパワーバス４２を接続するコネクタ４７が接続さ
れた状態で、ＭＯＳ ＦＥＴ Ｑ1 のドライブ回路１２
に、コネクタ４７を介して入力されるＯＮ／ＯＦＦ制御
信号ＶONが“Ｈ”レベルになると、ＭＯＳ ＦＥＴ Ｑ
1 がＯＮし、出力電圧ＶOUT が出力されて負荷１１に印
加される。一方、ＯＮ／ＯＦＦ制御信号ＶONが“Ｌ”レ
ベルになると、ＭＯＳＦＥＴ Ｑ1 がＯＦＦし、出力電
圧ＶOUT が出力されなくなる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の直流給電回路では、図６に示すように、ＯＮ／
ＯＦＦ制御信号ＶONが“Ｈ”レベルになると、ＭＯＳ
ＦＥＴ Ｑ1 がＯＮした瞬間に、ＭＯＳ ＦＥＴ Ｑ1
に極めて大きな突入電流が流れることにより、入力電圧
ＶINが０．３Ｖ〜０．５Ｖ程度低下するため、出力電圧
ＶOUT には影響はないものの、パワーバス４２に接続さ
れている他の直流給電回路（図４参照）の入力電圧も同
時に低下し、他の直流給電回路の動作を保証できないと
いう不具合があった。
た従来の直流給電回路では、図６に示すように、ＯＮ／
ＯＦＦ制御信号ＶONが“Ｈ”レベルになると、ＭＯＳ
ＦＥＴ Ｑ1 がＯＮした瞬間に、ＭＯＳ ＦＥＴ Ｑ1
に極めて大きな突入電流が流れることにより、入力電圧
ＶINが０．３Ｖ〜０．５Ｖ程度低下するため、出力電圧
ＶOUT には影響はないものの、パワーバス４２に接続さ
れている他の直流給電回路（図４参照）の入力電圧も同
時に低下し、他の直流給電回路の動作を保証できないと
いう不具合があった。
【０００６】そこで、本発明は、給電開始の際にスイッ
チ素子をＯＮさせた瞬間に入力電圧が低下するのを防止
した直流給電回路を提供することを目的とする。
チ素子をＯＮさせた瞬間に入力電圧が低下するのを防止
した直流給電回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による直流給電回
路は、負荷に直流電圧を供給するスイッチ素子と、給電
を開始する一定期間においてデューティ比が徐々に増大
する駆動パルスを発生するＰＷＭ回路と、この駆動パル
スによってスイッチ素子をオン／オフ駆動するドライブ
回路とを備えた構成となっている。
路は、負荷に直流電圧を供給するスイッチ素子と、給電
を開始する一定期間においてデューティ比が徐々に増大
する駆動パルスを発生するＰＷＭ回路と、この駆動パル
スによってスイッチ素子をオン／オフ駆動するドライブ
回路とを備えた構成となっている。
【０００８】
【作用】負荷にスイッチ素子を介して直流電圧を供給す
る直流給電回路において、給電を開始する一定期間にお
いてデューティ比が徐々に増大する駆動パルスによって
スイッチ素子をスイッチング駆動することで、出力電圧
が緩やかに立ち上がるとともに、スイッチ素子に突入電
流が流れることはないため、入力電圧の低下を防止でき
る。
る直流給電回路において、給電を開始する一定期間にお
いてデューティ比が徐々に増大する駆動パルスによって
スイッチ素子をスイッチング駆動することで、出力電圧
が緩やかに立ち上がるとともに、スイッチ素子に突入電
流が流れることはないため、入力電圧の低下を防止でき
る。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明の一実施例を示すブロック図
である。図において、コネクタ４７を介して供給される
直流電圧ＶINは、スイッチ素子であるＭＯＳ ＦＥＴ
Ｑ1 を介して出力電圧ＶOUT として電子回路等の負荷１
１に給電される。ＭＯＳ ＦＥＴ Ｑ1 は、コネクタ４
７を介して供給されるＯＮ／ＯＦＦ制御信号ＶONに応じ
てドライブ回路１２によってＯＮ／ＯＦＦ駆動される。
に説明する。図１は本発明の一実施例を示すブロック図
である。図において、コネクタ４７を介して供給される
直流電圧ＶINは、スイッチ素子であるＭＯＳ ＦＥＴ
Ｑ1 を介して出力電圧ＶOUT として電子回路等の負荷１
１に給電される。ＭＯＳ ＦＥＴ Ｑ1 は、コネクタ４
７を介して供給されるＯＮ／ＯＦＦ制御信号ＶONに応じ
てドライブ回路１２によってＯＮ／ＯＦＦ駆動される。
【００１０】ＯＮ／ＯＦＦ制御信号ＶONは、コネクタ４
７を介してＯＮ／ＯＦＦ回路１３に供給される。ＯＮ／
ＯＦＦ回路１３は、入力されるＯＮ／ＯＦＦ制御信号Ｖ
ONが“Ｈ”レベルになると、発振回路１４、初期デュー
ティ比設定回路１５及びＰＷＭ回路１６に対して起動指
令を発する。この起動指令に応答して、発振回路１４は
発振を開始し、初期デューティ比設定回路１５はＰＷＭ
回路１６に対して例えば１０％のデューティ比を初期デ
ューティ比として設定する。
７を介してＯＮ／ＯＦＦ回路１３に供給される。ＯＮ／
ＯＦＦ回路１３は、入力されるＯＮ／ＯＦＦ制御信号Ｖ
ONが“Ｈ”レベルになると、発振回路１４、初期デュー
ティ比設定回路１５及びＰＷＭ回路１６に対して起動指
令を発する。この起動指令に応答して、発振回路１４は
発振を開始し、初期デューティ比設定回路１５はＰＷＭ
回路１６に対して例えば１０％のデューティ比を初期デ
ューティ比として設定する。
【００１１】ＰＷＭ回路１６は、起動指令が発せられて
からの一定期間において、初期デューティ比設定回路１
５によって設定された初期デューティ比から徐々にデュ
ーティ比が増大し、一定期間の終了時点でデューティ比
が１００％となるような駆動パルスを生成し、ＭＯＳ
ＦＥＴ Ｑ1 のドライブ回路１２に供給する。ドライブ
回路１２は、このデューティ比が徐々に増大する駆動パ
ルスに応じてＭＯＳＦＥＴ Ｑ1 をＯＮ／ＯＦＦ駆動す
る。ＭＯＳ ＦＥＴ Ｑ1 のドレインと基準電位（０
Ｖ）間には、平滑用のコンデンサＣが接続されている。
からの一定期間において、初期デューティ比設定回路１
５によって設定された初期デューティ比から徐々にデュ
ーティ比が増大し、一定期間の終了時点でデューティ比
が１００％となるような駆動パルスを生成し、ＭＯＳ
ＦＥＴ Ｑ1 のドライブ回路１２に供給する。ドライブ
回路１２は、このデューティ比が徐々に増大する駆動パ
ルスに応じてＭＯＳＦＥＴ Ｑ1 をＯＮ／ＯＦＦ駆動す
る。ＭＯＳ ＦＥＴ Ｑ1 のドレインと基準電位（０
Ｖ）間には、平滑用のコンデンサＣが接続されている。
【００１２】次に、かかる構成の本発明による直流給電
回路の回路動作につき、図２の波形図を参照しつつ説明
する。直流給電回路とパワーバス４２を接続するコネク
タ４７が接続された状態で、ＯＮ／ＯＦＦ回路１３に入
力されるＯＮ／ＯＦＦ制御信号ＶONが“Ｈ”レベルにな
り、これに伴いＯＮ／ＯＦＦ回路１３から起動指令が発
せられると、発振回路１４が発振を開始すると同時に、
初期デューティ比設定回路１５によりＰＷＭ回路１６に
対して初期デューティ比が設定される。
回路の回路動作につき、図２の波形図を参照しつつ説明
する。直流給電回路とパワーバス４２を接続するコネク
タ４７が接続された状態で、ＯＮ／ＯＦＦ回路１３に入
力されるＯＮ／ＯＦＦ制御信号ＶONが“Ｈ”レベルにな
り、これに伴いＯＮ／ＯＦＦ回路１３から起動指令が発
せられると、発振回路１４が発振を開始すると同時に、
初期デューティ比設定回路１５によりＰＷＭ回路１６に
対して初期デューティ比が設定される。
【００１３】また、ＰＷＭ回路１６は、初期デューティ
比が設定されることにより、出力を休止している状態か
ら動作状態に移行し、先ず初期デューティ比の駆動パル
スをドライブ回路１２に供給する。これにより、ＭＯＳ
ＦＥＴ Ｑ1 は、ＯＮ幅の狭いパルス波形でスイッチ
ングされる。このスイッチングによってＭＯＳ ＦＥＴ
Ｑ1 のドレインに導出される電圧ＶC1をコンデンサＣ
で平滑しても、出力電圧ＶOUT はすぐには高くならな
い。
比が設定されることにより、出力を休止している状態か
ら動作状態に移行し、先ず初期デューティ比の駆動パル
スをドライブ回路１２に供給する。これにより、ＭＯＳ
ＦＥＴ Ｑ1 は、ＯＮ幅の狭いパルス波形でスイッチ
ングされる。このスイッチングによってＭＯＳ ＦＥＴ
Ｑ1 のドレインに導出される電圧ＶC1をコンデンサＣ
で平滑しても、出力電圧ＶOUT はすぐには高くならな
い。
【００１４】ＰＷＭ回路１６からは、立ち上げ時の一定
期間において、デューティ比が初期デューティ比から徐
々に増大していく駆動パルスが発せられることから、特
に図３から明らかなように、ＭＯＳ ＦＥＴ Ｑ1 がＯ
Ｎしている時間ｔONが、ＯＦＦしている時間ｔOFF より
も徐々に長くなり、それに従って出力電圧ＶOUT も徐々
に高くなる。そして、立ち上げ時の一定期間の後期で
は、駆動パルスのデューティ比は１００％に近づき、完
全に立ち上がると、入力電圧ＶIN−ドレイン‐ソース間
電圧ＶDS（０．１Ｖ）の電圧がそのまま出力電圧ＶOUT
になる。
期間において、デューティ比が初期デューティ比から徐
々に増大していく駆動パルスが発せられることから、特
に図３から明らかなように、ＭＯＳ ＦＥＴ Ｑ1 がＯ
Ｎしている時間ｔONが、ＯＦＦしている時間ｔOFF より
も徐々に長くなり、それに従って出力電圧ＶOUT も徐々
に高くなる。そして、立ち上げ時の一定期間の後期で
は、駆動パルスのデューティ比は１００％に近づき、完
全に立ち上がると、入力電圧ＶIN−ドレイン‐ソース間
電圧ＶDS（０．１Ｖ）の電圧がそのまま出力電圧ＶOUT
になる。
【００１５】このように、負荷１１にスイッチ用ＭＯＳ
ＦＥＴ Ｑ1 を介して直流入力電圧ＶINを供給する直
流給電回路において、ＭＯＳ ＦＥＴ Ｑ1 をＯＮさせ
る場合、その駆動パルスのパルス幅制御によるいわゆる
ソフトスタートによって、立ち上がり時間を制御して緩
やかな立ち上がりを実現するとともに、完全に立ち上が
った時点でＭＯＳ ＦＥＴ Ｑ1 を連続でＯＮし続ける
ように制御することにより、立ち上げの瞬間にＭＯＳ
ＦＥＴ Ｑ1に突入電流が流れることはないので、入力
電圧自体の低下を防止できることになる。
ＦＥＴ Ｑ1 を介して直流入力電圧ＶINを供給する直
流給電回路において、ＭＯＳ ＦＥＴ Ｑ1 をＯＮさせ
る場合、その駆動パルスのパルス幅制御によるいわゆる
ソフトスタートによって、立ち上がり時間を制御して緩
やかな立ち上がりを実現するとともに、完全に立ち上が
った時点でＭＯＳ ＦＥＴ Ｑ1 を連続でＯＮし続ける
ように制御することにより、立ち上げの瞬間にＭＯＳ
ＦＥＴ Ｑ1に突入電流が流れることはないので、入力
電圧自体の低下を防止できることになる。
【００１６】なお、上記実施例では、時間管理によって
立ち上げ時の一定期間において、デューティ比が初期デ
ューティ比から徐々に増大していく駆動パルスを生成
し、この駆動パルスによってＭＯＳ ＦＥＴ Ｑ1 をス
イッチング駆動するとしたが、出力電圧ＶOUT に対応し
た基準電圧ＶREF を発生する基準電圧発生回路を設け、
この基準電圧ＶREF に対して出力電圧ＶOUT のレベル差
が小さくなるにつれてデューティ比が増大していく駆動
パルスを生成し、この駆動パルスによってＭＯＳＦＥＴ
Ｑ1 をスイッチング駆動するように構成することも可
能である。
立ち上げ時の一定期間において、デューティ比が初期デ
ューティ比から徐々に増大していく駆動パルスを生成
し、この駆動パルスによってＭＯＳ ＦＥＴ Ｑ1 をス
イッチング駆動するとしたが、出力電圧ＶOUT に対応し
た基準電圧ＶREF を発生する基準電圧発生回路を設け、
この基準電圧ＶREF に対して出力電圧ＶOUT のレベル差
が小さくなるにつれてデューティ比が増大していく駆動
パルスを生成し、この駆動パルスによってＭＯＳＦＥＴ
Ｑ1 をスイッチング駆動するように構成することも可
能である。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
負荷にスイッチ素子を介して直流電圧を供給する直流給
電回路において、給電を開始する一定期間においてデュ
ーティ比が徐々に増大する駆動パルスを生成し、その駆
動パルスによってスイッチ素子をスイッチング駆動する
ことにより、出力電圧が緩やかに立ち上がり、スイッチ
素子に突入電流が流れないため、給電開始時の入力電圧
の低下を防止できることになる。
負荷にスイッチ素子を介して直流電圧を供給する直流給
電回路において、給電を開始する一定期間においてデュ
ーティ比が徐々に増大する駆動パルスを生成し、その駆
動パルスによってスイッチ素子をスイッチング駆動する
ことにより、出力電圧が緩やかに立ち上がり、スイッチ
素子に突入電流が流れないため、給電開始時の入力電圧
の低下を防止できることになる。
【００１８】よって、パワーバスに接続されたある直流
供給回路の立ち上げ時に、従来のように、他の直流給電
回路の入力電圧が低下してその動作を保証できないとい
うような不具合が生じることもなくなる。
供給回路の立ち上げ時に、従来のように、他の直流給電
回路の入力電圧が低下してその動作を保証できないとい
うような不具合が生じることもなくなる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明に係る回路動作を説明するための各部の
波形図である。
波形図である。
【図３】図２のＡ部の拡大波形図である。
【図４】直流給電方式の回路システムのブロック図であ
る。
る。
【図５】従来例の回路図である。
【図６】従来例の回路動作を説明するための各部の波形
図である。
図である。
１１ 負荷 １２ ドライブ回路 １３ ＯＮ／ＯＦＦ回路 １４ 発振回路 １５ 初期デューティ比設定回路 １６ ＰＷＭ回路 Ｑ1 スイッチ用ＭＯＳ ＦＥＴ
Claims (1)
- 【請求項１】 負荷に直流電圧を供給するスイッチ素子
と、 給電を開始する一定期間においてデューティ比が徐々に
増大する駆動パルスを発生するＰＷＭ回路と、 前記駆動パルスによって前記スイッチ素子をオン／オフ
駆動するドライブ回路とを備えたことを特徴とする直流
給電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342142A JPH05161262A (ja) | 1991-11-29 | 1991-11-29 | 直流給電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342142A JPH05161262A (ja) | 1991-11-29 | 1991-11-29 | 直流給電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05161262A true JPH05161262A (ja) | 1993-06-25 |
Family
ID=18351455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342142A Pending JPH05161262A (ja) | 1991-11-29 | 1991-11-29 | 直流給電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05161262A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1146620A2 (en) * | 2000-03-30 | 2001-10-17 | Hitachi, Ltd. | Driving method of semiconductor switching device and power supply apparatus operated according to said method |
| JP2007093696A (ja) * | 2005-09-27 | 2007-04-12 | Casio Comput Co Ltd | 電源回路及びその駆動制御方法 |
| JP2010118918A (ja) * | 2008-11-13 | 2010-05-27 | Nec Corp | 無線通信装置、電力増幅器の電源電圧制御方法 |
| WO2012132221A1 (ja) * | 2011-03-28 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Ｐｗｍ信号生成回路及びプロセッサシステム |
| JP2017153171A (ja) * | 2016-02-22 | 2017-08-31 | 株式会社フジクラ | 過電流保護装置、電力分配装置、及び制御方法 |
-
1991
- 1991-11-29 JP JP3342142A patent/JPH05161262A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1146620A2 (en) * | 2000-03-30 | 2001-10-17 | Hitachi, Ltd. | Driving method of semiconductor switching device and power supply apparatus operated according to said method |
| EP1146620A3 (en) * | 2000-03-30 | 2001-10-24 | Hitachi, Ltd. | Driving method of semiconductor switching device and power supply apparatus operated according to said method |
| US6381152B1 (en) | 2000-03-30 | 2002-04-30 | Hitachi, Ltd. | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device |
| JP2007093696A (ja) * | 2005-09-27 | 2007-04-12 | Casio Comput Co Ltd | 電源回路及びその駆動制御方法 |
| JP2010118918A (ja) * | 2008-11-13 | 2010-05-27 | Nec Corp | 無線通信装置、電力増幅器の電源電圧制御方法 |
| WO2012132221A1 (ja) * | 2011-03-28 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Ｐｗｍ信号生成回路及びプロセッサシステム |
| CN103493349A (zh) * | 2011-03-28 | 2014-01-01 | 瑞萨电子株式会社 | Pwm信号生成电路和处理器系统 |
| JP5584824B2 (ja) * | 2011-03-28 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | Ｐｗｍ信号生成回路及びプロセッサシステム |
| US8947145B2 (en) | 2011-03-28 | 2015-02-03 | Renesas Electronics Corporation | PWM signal generation circuit and processor system |
| US9419600B2 (en) | 2011-03-28 | 2016-08-16 | Renesas Electronics Corporation | PWM signal generation circuit and processor system |
| JP2017153171A (ja) * | 2016-02-22 | 2017-08-31 | 株式会社フジクラ | 過電流保護装置、電力分配装置、及び制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3957019B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| JP4431405B2 (ja) | 低コストｄｃ−ｄｃ電圧スイッチングコンバータレギュレータ装置 | |
| JPH10257761A (ja) | 急速再起動が可能な電源装置 | |
| US20030035260A1 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| JPH10136640A (ja) | スイッチング電圧レギュレータ回路およびスイッチング電圧レギュレータを制御する方法 | |
| JP2006054955A (ja) | 電源装置 | |
| JPH0442771A (ja) | 高効率型ｄｃ／ｄｃコンバータ | |
| US20070253229A1 (en) | Startup for DC/DC converters | |
| US7199643B2 (en) | Hot swappable pulse width modulation power supply circuits | |
| US5555167A (en) | Power supply apparatus with a power-saving function | |
| JPH05161262A (ja) | 直流給電回路 | |
| JP3567355B2 (ja) | 節電機能付きスイッチング電源装置 | |
| JPH0235553B2 (ja) | ||
| JPH0583930A (ja) | 電源装置 | |
| JP2000116155A (ja) | 圧電トランスインバータ | |
| JP2737452B2 (ja) | 電源システム | |
| JPH10164834A (ja) | 可変スタートアップ周波数回路付きスイッチモード電源装置 | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| JPH10285914A (ja) | 整流回路 | |
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ | |
| KR100958181B1 (ko) | 직류전원 컨버터의 보조전원제어장치 | |
| JP2006148988A (ja) | スイッチング電源回路 | |
| JP2001178147A (ja) | インバータ装置 | |
| JP2000299977A (ja) | 電圧変換装置 |