JP2007093696A - 電源回路及びその駆動制御方法 - Google Patents

電源回路及びその駆動制御方法 Download PDF

Info

Publication number
JP2007093696A
JP2007093696A JP2005279529A JP2005279529A JP2007093696A JP 2007093696 A JP2007093696 A JP 2007093696A JP 2005279529 A JP2005279529 A JP 2005279529A JP 2005279529 A JP2005279529 A JP 2005279529A JP 2007093696 A JP2007093696 A JP 2007093696A
Authority
JP
Japan
Prior art keywords
power supply
voltage
drive
output
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005279529A
Other languages
English (en)
Inventor
Takahiro Harada
貴浩 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005279529A priority Critical patent/JP2007093696A/ja
Publication of JP2007093696A publication Critical patent/JP2007093696A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 装置規模の大型化や消費電力の増大を抑制しつつ、安定した駆動電圧を供給することができる電源回路、及び、その駆動制御方法を提供する。
【解決手段】 電源回路は、オペアンプOP1を含む非反転増幅回路と、オペアンプOP1の出力端子及びVSH出力端子TM間に接続されたスイッチSW11と、VSH出力端子TM及び低電位の電源電圧ssa間に接続されたスイッチSW12と、VSH出力端子TMに接続された出力ラインLNに接続された安定化容量Csと、を備え、スタンバイ状態においては、オペアンプOP1の出力駆動動作が停止されるとともに、スイッチSW1がオフ、スイッチSW2がオン状態に設定され、表示駆動状態への移行時には、オペアンプOP1の出力駆動動作が開始され、スイッチSW2がオフ状態に設定されるとともに、一定の期間、スイッチSW1が所定の周期でオン、オフ動作を繰り返すように制御される。
【選択図】 図1

Description

本発明は、電源回路及びその駆動制御方法に関し、特に、表示装置の駆動用電源(表示駆動電圧)の生成に適用して良好な電源回路、及び、その駆動制御方法に関する。
近年、液晶表示パネルや有機エレクトロルミネッセンス素子を備えた表示パネル(有機EL表示パネル)等の表示装置を備えた電子機器の普及が著しい。このような表示装置においては、一般に、電源回路(電圧供給回路)により特定の電源電圧から一又は複数種類の駆動電圧を生成して、表示駆動用のドライバ回路(表示駆動回路)に供給することにより、表示パネルにおける画像表示動作を実現するように構成されている。このような電源回路を備えた表示装置(液晶表示装置)については、例えば、特許文献1等に詳しく記載されている。
ここで、電源回路により生成された駆動電圧は、個別の電源ラインを介してドライバ回路に供給されるが、電源回路の動作状態に起因して生じる駆動電圧の変動を抑制して安定化させるために、例えば、接地電位等の一定電圧と電源ライン間に容量成分(安定化容量)が接続された構成を有している。
特開2001−337638号公報 (第3頁、図2)
しかしながら、上述したように、電源ラインに安定化容量が接続された構成を有する電源回路においては、表示装置の電源投入時(パワーオン時)や、スタンバイ状態からの復起動作時等の表示駆動状態への移行時(表示駆動動作の開始時)に、上記安定化容量を所定の電圧(駆動電圧)まで充電させる必要がある。ここで、電源回路から電源ラインに上記駆動電圧を一時に印加して安定化容量を充電しようとすると、電源回路から電源ラインに非常に大きな電流値(ピーク電流値)を有する充電電流(突入電流)が流れることになる。なお、従来技術における電源回路の駆動制御方法については、後述する本発明の実施形態の記載中で、比較例として一例を図4に示す。
そのため、表示装置内に、複数の電源回路が設けられ、各電源回路に安定化容量が接続された電源ラインが接続された構成を有している場合には、上記表示駆動状態への移行時に、一斉に突入電流が流れることにより、電源電圧や駆動電圧が一時的に降下する現象が生じるという問題を有していた。このような問題を解決するためには、各電源回路が充分な電流供給能力を備えた構成を有している必要があるが、この場合には、電源回路や表示装置が大型化して製品コストが上昇するとともに、消費電力も増大するという問題を有していた。
そこで、本発明は、上述した問題点に鑑み、装置規模の大型化や消費電力の増大を抑制しつつ、安定した駆動電圧を供給することができる電源回路、及び、その駆動制御方法を提供することを目的とする。
請求項1記載の発明は、機器の動作状態に応じて、所定の駆動電圧を生成する駆動電圧生成手段と、前記機器に接続された電源ラインへの前記駆動電圧の印加状態を制御する電圧印加制御手段と、少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電圧印加制御手段により前記駆動電圧を前記電源ラインに所定の周期で断続的に印加する制御信号を生成するタイミング制御手段と、を備えたことを特徴とする。
請求項2記載の発明は、相互に並列に設けられた複数の出力経路を備え、機器の動作状態に応じて、所定の駆動電圧を生成する駆動電圧生成手段と、少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電圧生成手段に設けられた前記複数の出力経路のうちの特定の出力経路のみを介して、前記駆動電圧を前記機器に接続された電源ラインに印加する制御信号を生成するタイミング制御手段と、を備えたことを特徴とする。
請求項3記載の発明は、相互に並列に設けられた複数の出力経路を備え、機器の動作状態に応じて、電源電圧を生成する電源電圧生成手段と、前記機器の動作状態に応じて、前記電源電圧に基づいて所定の駆動電圧を生成して前記機器に接続された電源ラインに印加する駆動電圧生成手段と、少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電源電圧生成手段に設けられた前記複数の出力経路のうちの特定の出力経路のみを介して、前記電源電圧を前記駆動電圧生成手段に印加する制御信号を生成するタイミング制御手段と、を備えたことを特徴とする。
請求項4記載の発明は、請求項2又は3記載の電源回路において、前記電圧生成手段に設けられた前記複数の出力経路は、各々、トランジスタサイズの異なる出力トランジスタを備えて構成され、前記特定の出力経路を構成する前記出力トランジスタは、他の出力経路を構成する他の出力トランジスタに比較して、トランジスタサイズが小さく設定されていることを特徴とする。
請求項5記載の発明は、請求項1乃至4のいずれかに記載の電源回路において、前記駆動電圧は、表示パネルに所望の画像情報を表示する表示駆動動作に用いる表示駆動電圧であることを特徴とする。
請求項6記載の発明は、機器の動作状態に応じて、所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、前記機器の停止状態から駆動状態への移行時から一定期間、前記駆動電圧を前記機器に接続された電源ラインに所定の周期で断続的に印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、前記一定期間の経過後、前記電源ラインを介して前記駆動電圧を前記機器に供給するステップと、を含むことを特徴とする。
請求項7記載の発明は、機器の動作状態に応じて、所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、前記機器の停止状態から駆動状態への移行時から一定期間、前記電源回路の出力段に相互に並列に設けられた複数の出力経路のうちの特定の出力経路のみを介して、前記駆動電圧を前記機器に接続された電源ラインに印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、前記一定期間の経過後、前記複数の出力経路の全てを介して生成された前記駆動電圧を、前記電源ラインを介して前記機器に供給するステップと、を含むことを特徴とする。
請求項8記載の発明は、機器の動作状態に応じて、電源電圧に基づいて所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、前記機器の停止状態から駆動状態への移行時から一定期間、前記電源電圧を生成する電源電圧生成手段の出力段に相互に並列に設けられた複数の出力経路のうちの特定の出力経路のみを介して、前記電源電圧を前記電源回路に印加し、当該電源電圧に基づいて生成された前記駆動電圧を前記機器に接続された電源ラインに印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、前記一定期間の経過後、前記複数の出力経路の全てを介して生成された前記電源電圧に基づいて生成された前記駆動電圧を、前記電源ラインを介して前記機器に供給するステップと、を含むことを特徴とする。
本発明に係る電源回路及びその駆動制御方法においては、当該電源回路を搭載した電子機器の動作状態の変化時、すなわち、スタンバイ状態から表示駆動状態への移行時に、一定期間、電圧印加制御手段を切り換え制御して、駆動電圧生成手段(オペアンプ)からの駆動電圧(出力電圧)を電源ライン(出力ライン)に所定の周期で断続的に印加することにより、駆動電圧の印加に伴って電源ラインに流れる供給電流を複数回に分けて供給することができるので、当該供給電流(従来技術における突入電流に相当する)の電流値(ピーク電流値)を小さく設定しつつ、安定化容量を充電することができる。
また、本発明に係る電源回路及びその駆動制御方法においては、当該電源回路を搭載した電子機器のスタンバイ状態から表示駆動状態への移行時に、一定期間、駆動電圧生成手段(オペアンプ)の出力段に並列に設けられた複数の出力経路のうち、トランジスタサイズが小さく、電流供給能力の低い出力トランジスタを備えた出力経路のみを介して、電源ラインに駆動電圧を印加して安定化容量を充電することにより、駆動電圧の印加に伴って電源ラインに流れる供給電流の電流値を小さく設定することができるので、突入電流の発生を抑制しつつ、安定化容量を充電することができる。
さらに、本発明に係る電源回路及びその駆動制御方法においては、当該電源回路を搭載した電子機器のスタンバイ状態から表示駆動状態への移行時に、一定期間、電源電圧生成手段(電源電圧生成回路のオペアンプ)の出力段に並列に設けられた複数の出力経路のうち、トランジスタサイズが小さく、電流供給能力の低い出力トランジスタを備えた出力経路のみを介して、電源回路に電源電圧を印加し、当該電源電圧に基づいて生成された駆動電圧を駆動電圧生成手段(電源回路のオペアンプ)から電源ラインに印加して安定化容量を充電することにより、駆動電圧の印加に伴って電源ラインに流れる供給電流の電流値を小さく設定することができるので、突入電流の発生を抑制しつつ、安定化容量を充電することができる。
したがって、表示装置に設置される複数の電源回路の各々について、安定化容量を充電するために必要となる電流供給能力を低く設定することができるので、電源回路や表示装置の小型化や製品コストの低減を図ることができる。また、突入電流の発生を抑制することができるので、電源回路や表示装置における消費電力を削減することができる。
以下、本発明に係る電源回路及びその駆動制御方法について、実施の形態を示して詳しく説明する。
<第1の実施形態>
(電源回路)
まず、本発明に係る電源回路の構成について説明する。
図1は、本発明に係る電源回路の第1の実施形態を示す概略構成図である。ここでは、表示装置(詳しくは、後述する)に複数備えられた電源回路のうちの、一の電源回路のみを示し、電源電圧VDC1(例えば、15V)に基づいて、特定の駆動電圧VSH(例えば、4.6V)を生成、出力する場合について説明する。
図1に示すように、第1の実施形態に係る電源回路は、概略、参照電圧Vrefを出力する、バッテリ等の直流電源DCSと、該参照電圧Vrefが+側入力端子に印加され、接点N11が−側入力端子に接続されたオペアンプ(駆動電圧生成手段)OP1と、接点N11と低電位側の電源電圧Vssa(例えば、接地電位Vgnd)間に接続された抵抗素子(分圧抵抗)R11と、オペアンプOP1の出力端子と接点N12間に接続されたスイッチ(電圧印加制御手段)SW11と、接点N12と接点N11間に接続された抵抗素子(分圧抵抗)R12と、接点N12に接続されたVSH出力端子TMと、接点N12と電源電圧ssa間に接続されたスイッチSW12と、VSH出力端子TMに接続された出力ライン(電源ライン)LNに接続された安定化容量(容量成分)Csと、を備えた構成を有している。
すなわち、非反転増幅回路(オペアンプOP1、抵抗素子R11、R12)の出力電圧が、スイッチSW11及びVSH出力端子TMを介して、出力ラインLNに駆動電圧VSHとして印加されるように構成されている。
ここで、オペアンプOP1には、高電位側の駆動電源として電源電圧VDC1(例えば、15V)が印加され、低電位側の駆動電源として電源電圧Vssa(例えば、接地電位Vgnd)が印加されている。
また、オペアンプOP1は、スタンバイ信号STBYに基づいて駆動状態が制御される。すなわち、ローレベル(L)のスタンバイ信号STBYを印加することにより、オペアンプOP1がスタンバイ状態に設定され、ハイレベル(H)のスタンバイ信号STBYを印加することにより、出力駆動状態に設定される。
スイッチSW11は、制御信号STBY VSHに基づいて導通状態(オン、オフ状態)が制御され、ハイレベル(H)の制御信号STBY VSHを印加することによりオフ動作して、オペアンプOP1がハイインピーダンス状態に設定され、ローレベル(L)の制御信号STBY VSHを印加することによりオン動作して、オペアンプOP1の出力電圧がVSH出力端子TMに印加される。なお、制御信号STBY VSHは、後述する駆動制御方法においても説明するように、特定の期間のみ任意の周期(周波数)でハイレベルとローレベルを繰り返すように設定されている。
スイッチSW12は、制御信号CNTに基づいて導通状態(オン、オフ状態)が制御され、ハイレベル(H)の制御信号CNTを印加することによりオン動作して、VSH出力端子TM及び出力ラインLNに低電位の電源電圧Vssa(接地電位Vgnd)が印加され、ローレベル(L)の制御信号CNTを印加することによりオフ動作して、VSH出力端子TM及び出力ラインLNへの電源電圧Vssaの印加が遮断される。
なお、図示を省略したが、上述したスタンバイ信号STBY、制御信号STBY VSH、CNTは、例えば、後述する表示装置の構成例において示すLCDコントローラのようなタイミング制御手段から供給される。
(電源回路の駆動制御方法)
次いで、上述した構成を有する電源回路の駆動制御方法について、図面を参照して説明する。
図2は、本実施形態に係る電源回路の駆動制御方法の一例を示すタイミングチャートであり、図3は、本実施形態に係る電源回路の駆動制御方法の他の例を示すタイミングチャートである。ここでは、スタンバイ状態から表示駆動状態へ移行する際の電源回路の駆動制御動作について説明する。
本実施形態に係る電源回路の駆動制御方法は、図2に示すように、オペアンプOP1にローレベル(L)のスタンバイ信号STBYが印加されることにより、オペアンプOPにおける出力駆動動作が停止され、出力電圧が生成、出力されないスタンバイ状態に設定される。また、スイッチSW11にハイレベル(H)の制御信号STBY VSHが印加されることにより当該スイッチSW11がオフ動作して、オペアンプOP1がハイインピーダンス状態に設定される。更に、この状態においては、スイッチSW12にハイレベル(H)の制御信号CNTが印加されることにより、当該スイッチSW12がオン動作して、VSH出力端子TM及び出力ラインLNに低電位の電源電圧Vssa(接地電位Vgnd)が印加されるとともに、出力ラインLNに接続された安定化容量Csに蓄積された電荷が低電位の電源電圧Vssaに放電される。これにより、出力ラインLNに接続されたドライバ回路(図示を省略)には、所定の駆動電圧VSHが印加されなくなる(接地電位Vgndが印加される)ので、表示パネル(図示を省略)における表示駆動動作が停止して画像情報は表示されない(非表示状態となる)。
次いで、上記スタンバイ状態から通常の表示駆動状態へ移行する際においては、図2に示すように、まず、スイッチSW12にローレベル(L)の制御信号CNTが印加されることにより、当該スイッチSW12がオフ動作して、VSH出力端子TM及び出力ラインLNへの低電位の電源電圧Vssaの印加が遮断される。また、オペアンプOP1にハイレベル(H)のスタンバイ信号STBYが印加されることにより、オペアンプOP1は出力駆動状態に設定されて、直流電源DCSから供給される参照電圧Vrefと接点N11の電位との電位差を増幅して出力する動作が開始される(表示駆動状態に移行する)。
そして、本実施形態に係る電源回路においては、このスタンバイ状態から通常の表示駆動状態に移行するタイミング(オペアンプOP1の出力駆動状態への移行タイミング)から、予め設定した一定期間が経過するまで、スイッチSW11に対して印加する制御信号STBY VSHの信号レベルが所定の周期(周波数)でハイレベルとローレベルを繰り返すように制御する。
これにより、上述したオペアンプOP1により生成される出力電圧は、制御信号STBY VSHがローレベル(H)のときにスイッチSW11がオン動作してVSH出力端子TMに印加されるので、出力ラインLNに接続された安定化容量Csが充電される。一方、制御信号STBY VSHがハイレベル(L)のときには、スイッチSW11がオフ動作して出力電圧のVSH出力端子TMへの印加が遮断される(オペアンプOP1はハイインピーダンス状態となる)ので、上記安定化容量Csは充電されず、上記制御信号STBY VSHがハイレベル(H)となるタイミングで充電された電位が保持される。したがって、VSH出力端子TM(出力ラインLN)の電位は、図2に示すように、制御信号STBY VSHの信号レベルが変化(ハイレベルとローレベルの繰り返し)する時間の経過に応じて徐々に上昇する(充電期間)。
ここで、スイッチSW11がオン動作して安定化容量Csが充電されるタイミングにおいて、高電位側の電源電圧VDC1からオペアンプOP1の出力段を介してVSH出力端子TMに流れる供給電流(従来技術に示した突入電流に相当する)IDC1の電流値は、制御信号STBY VSHの信号レベルがハイレベルとローレベルを繰り返す動作を実行した場合、当該信号レベルが切り替わる周波数(周期)に依存して変化する。
具体的には、図2に示すように、当該周波数が比較的低い場合(周期が長い場合)、上記供給電流IDC1の電流値(ピーク電流値)は大きくなるため、制御信号STBY VSHの信号レベルがハイレベルとなるタイミングで安定化容量Csに充電される電荷量も多くなり、VSH出力端子TM(出力ラインLN)の電位が所定の駆動電圧(目標電圧)VSHに到達するまでに要する時間は比較的短くなる。
一方、図3に示すように、当該周波数が高い場合(周期が短い場合)には、上記供給電流IDC1の電流値は小さくなるため、制御信号STBY VSHの信号レベルがハイレベルとなるタイミングで安定化容量Csに充電される電荷量は少なくなり、VSH出力端子TM(出力ラインLN)の電位が所定の駆動電圧VSHに到達するまでに要する時間は比較的長くなる。
ところで、VSH出力端子TM(出力ラインLN)の電位は、スタンバイ状態が終了して(解除されて)、通常の表示駆動状態に移行し、表示パネル(画素アレイ)に所望の画像情報を表示する動作が開始されるまでの期間に、上記駆動電圧VSHに到達していればよいので、この期間(充電期間に相当する)及び駆動電圧VSHに基づいて、制御信号STBY VSHの信号レベルを切り換える周波数(周期)、すなわち、供給電流IDC1の供給タイミング、及び、当該供給電流IDC1の電流値を適宜設定することができる。
次いで、上記充電期間の経過後においては、図2に示すように、スイッチSW11にハイレベル(H)の制御信号STBY VSHが継続的に印加されることにより、当該スイッチSW11がオン動作して、オペアンプOP1により生成された出力電圧が、VSH出力端子TM及び出力ラインLNを介して、図示を省略したドライバ回路に所定の電圧値を有する駆動電圧VSHとして供給される。
このように、スタンバイ状態から表示駆動状態への移行時に、出力ラインLNに対してオペアンプOP1から出力電圧を所定の周期で断続的に印加して、出力ラインLNへの供給電流IDC1を複数回に分けて供給することにより、当該供給電流IDC1の電流値(ピーク電流値)を小さく設定しつつ、安定化容量Csを充電することができる。
すなわち、図4に示すように、安定化容量Csを充電するための出力電圧の印加を一時に行う場合、比較的短い時間でVSH出力端子TM(出力ラインLN)の電位を駆動電圧VSHに到達するように安定化容量Csを充電することができるが、供給電流IDC1の電流値(ピーク電流値)が非常に大きくなって、従来技術に示した突入電流が流れることになるのに対して、本実施形態のように、出力電圧を断続的に複数回に分けて印加することにより、各回ごとに供給される供給電流IDC1の電流値を大幅に低減することができる。なお、上述した図4は、本実施形態に係る電源回路の駆動制御方法の作用効果を説明するための比較例を示すタイミングチャートである。なお、図2、図3に示したタイミングチャートにおいては、出力ラインLNの電位の変化を明瞭にするために、図4に示したタイミングチャートに比較して、安定化容量Csへの充電期間を便宜的に長く示した。
したがって、表示装置に設置される複数の電源回路の各々について、安定化容量を充電するために必要となる電流供給能力を低く設定することができるので、電源回路や表示装置の小型化や製品コストの低減を図ることができる。また、突入電流の発生を抑制することができるので、電源回路や表示装置における消費電力を削減することができる。
<第2の実施形態>
(電源回路)
次に、本発明に係る電源回路の第2の実施形態について図面を参照して説明する。
図5は、本発明に係る電源回路の第2の実施形態を示す概略構成図である。ここで、上述した第1の実施形態と同等の構成については、同等の符号を付してその説明を簡略化する。また、図6は、本実施形態に係る電源回路に適用されるオペアンプの出力段の一例を示す概略構成図である。
図5に示すように、第2の実施形態に係る電源回路は、上述した第1の実施形態に示した回路構成と比較して、出力端子とVSH出力端子TMとの間にスイッチ(図1に示したスイッチSW11に相当する)が備えていないオペアンプ(駆動電圧生成手段)OP2を有し、当該オペアンプOP2は、図6に示すように、参照電圧Vrefと接点N21の電位との差分電圧に基づく制御信号を生成する周知の差動段PPCと、該差動段PPCにより生成される制御信号VCTに基づいて、出力電圧の出力経路の切り換え制御を行う出力段RPCと、を備えた構成を有している。
オペアンプOP2の出力段RPCは、具体的には、図6に示すように、高電位側の電源電圧Vdd(オペアンプOP2の駆動電源である電源電圧VDC1に相当する)と接点N23との間に電流路が接続され、差動段PPCからの制御信号VCTが制御端子(ゲート端子)に印加されるp−MOSトランジスタMOS21と、接点N23と低電位側の電源電圧Vss(オペアンプOP2の駆動電源である電源電圧Vssaに相当する)との間に接続された電流源IS21と、スタンバイ信号STBY VSHに基づいて、上記差動段PPCから出力される制御信号VCTの接点N24への印加を制御するスイッチSW23と、スタンバイ信号STBY VSHに基づいて、高電位側の電源電圧Vddの接点N24への印加を制御するスイッチSW24と、高電位側の電源電圧Vddと接点N25との間に電流路が接続され、接点N24が制御端子に接続されたp−MOSトランジスタMOS22と、接点N25と低電位側の電源電圧Vssとの間に接続された電流源IS22と、を備えた構成を有している。また、接点N23及びN25は共通に接続され、その電位が出力電圧として図5に示したVSH出力端子TM(接点N22)に出力される。
すなわち、本実施形態に係る電源回路に適用されるオペアンプOP2においては、p−MOSトランジスタMOS21と電流源IS21からなる第1の出力経路と、p−MOSトランジスタMOS22と電流源IS22からなる第2の出力経路からなる、2系統の出力経路が並列(パラレル)に設けられ、制御信号STBY VSHに基づいて、スイッチSW23、SW24を制御することにより、電流供給能力を切り換える可能なように構成されている。また、第1の実施形態と同様に、スタンバイ信号STBYに基づいて、駆動状態(スタンバイ状態、出力駆動状態)が制御される。
ここで、本実施形態に適用されるオペアンプOP2においては、出力段RPCを構成するp−MOSトランジスタMOS21、MOS22は、各トランジスタサイズの合計が、出力段に単一の出力経路のみを有するオペアンプに設けられている出力トランジスタのトランジスタサイズと同じになるように設定されている。すなわち、p−MOSトランジスタMOS21、MOS22の各電流供給能力の合計(トランジスタサイズの合計)が、従来技術における電流供給能力(例えば、図4に示したタイミングチャートにおける供給電流(突入電流)を流すことができる電流供給能力)と同一又は同等となるように設定する。さらに、p−MOSトランジスタMOS21に比較して、p−MOSトランジスタMOS22のトランジスタサイズが大きくなるように設定されている。
(電源回路の駆動制御方法)
次いで、上述した構成を有する電源回路の駆動制御方法について、図面を参照して説明する。
図7は、本実施形態に係る電源回路の駆動制御方法の一例を示すタイミングチャートである。
本実施形態に係る電源回路の駆動制御方法は、図7に示すように、まず、スタンバイ状態においては、オペアンプOP2にローレベル(L)のスタンバイ信号STBY、及び、ローレベル(L)の制御信号STBY VSHが供給されることにより、出力駆動動作が停止され、スタンバイ状態に設定される。
具体的には、ローレベル(L)のスタンバイ信号STBYが供給されることにより差動段PPCからハイレベルの制御信号VCTが出力され、また、ローレベル(L)の制御信号STBY VSHが供給されることにより、出力段RPCのスイッチSW23、SW24がオフ状態に設定されるとともに、p−MOSトランジスタMOS21、MOS22がオフ状態に設定される。また、このスタンバイ状態においては、VSH出力端子TMに接続されたスイッチSW22にハイレベル(H)の制御信号CNTが印加されることにより、当該スイッチSW22がオン動作して、VSH出力端子TM及び出力ラインLNに低電位の電源電圧Vssa(接地電位Vgnd)が印加されるとともに、安定化容量Csに蓄積された電荷が放電される。これにより、出力ラインLNには所定の駆動電圧VSHが印加されないので、表示パネルにおける表示駆動動作が停止した表示スタンバイ状態となる。
次いで、上記スタンバイ状態から通常の表示駆動状態への移行時においては、図7に示すように、スイッチSW22にローレベル(L)の制御信号CNTが印加されることにより、スイッチSW22がオフ動作して、VSH出力端子TM及び出力ラインLNへの低電位の電源電圧Vssaの印加が遮断され、また、このとき、オペアンプOP2にハイレベル(H)のスタンバイ信号STBYが印加されることにより、オペアンプOP2は出力駆動状態に設定される。なお、この表示駆動状態への移行時には、制御信号STBY VSHはローレベル(L)に維持されている。
これにより、オペアンプOP2の差動段PPCにおいて、参照電圧Vrefと接点N21の電位との差分電圧に基づいてローレベルの制御信号VCTが生成されて出力段RPCに出力されるが、出力段RPCに設けられたスイッチSW21、SW22にはローレベル(L)の制御信号STBY VSHが継続して印加されてオフ状態に設定されているので、p−MOSトランジスタMOS22と電流源IS22からなる第2の出力経路においては出力動作が行われず、制御信号VCTによりオン動作したp−MOSトランジスタMOS21と電流源IS21からなる第1の出力経路によって出力電圧が生成、出力される。
ここで、第1の出力経路に設けられたp−MOSトランジスタMOS21は、上述したように、従来技術よりも電流供給能力が低く、出力トランジスタのトランジスタサイズも小さく設定されているので、スタンバイ状態から通常の表示駆動状態への移行時に、オペアンプOP2からVSH出力端子TM及び出力ラインLNに印加される出力電圧に伴って、当該オペアンプOP2の出力段RPC(第1の出力経路)を介して供給される供給電流IDC1の電流値は小さく(電荷量は少なく)なり、当該出力ラインLNに接続された安定化容量Csは少しずつ充電されることになるため、VSH出力端子TM(出力ラインLN)の電位は、図7に示すように、時間の経過とともに緩やかに上昇する。これは換言すると、供給電流IDC1のピーク電流値がp−MOSトランジスタMOS21の電流供給能力に基づいて小さく抑えられるので、いわゆる突入電流の発生を防止することができることを意味している。
次いで、上述したように、オペアンプOP2の出力段RPCに設けられた第1の出力経路のみを利用して安定化容量Csを充電する動作を、予め設定した任意の時間(充電期間)継続し、当該安定化容量Csの充電が完了するタイミング、又は、充電が完了した後の任意のタイミングで、ハイレベル(H)の制御信号STBY VSHを印加することにより、出力段RPCに設けられたスイッチSW23、SW24をオン動作させる。これにより、出力段RPCの第2の出力経路を構成するp−MOSトランジスタMOS22の制御端子に、差動段PPCからの制御信号VCTが印加されるので、上記第1の出力経路及び第2の出力経路の双方により出力電圧が生成されて、VSH出力端子TM及び出力ラインLNを介して、図示を省略したドライバ回路に所定の電圧値を有する駆動電圧VSHとして供給される。
次いで、上記充電期間の経過後においては、図2に示すように、スイッチSW11にハイレベル(H)の制御信号STBY VSHが継続的に印加されることにより、当該スイッチSW11がオン動作して、オペアンプOP1により生成された出力電圧が、
このように、オペアンプOP2の出力段RPCに並列に複数(本実施形態では2つ)の出力経路を設け、スタンバイ状態から通常の表示駆動状態に移行した直後から所定の充電期間が経過するまでの間、従来技術に比較して電流供給能力の低い出力トランジスタ(MOSトランジスタ)を備えた出力経路を用いて、出力ラインLNに接続された安定化容量Csを充電するように制御することにより、電源電圧VDC1からオペアンプOP2を介して流れる供給電流IDC1を、当該出力トランジスタの電流供給能力に応じた小さい電流値に設定することができるので、突入電流の発生を抑制することができる。したがって、表示装置に設置される複数の電源回路の各々について、電流供給能力を低く設定することができるので、表示装置の小型化や製品コストの低減を図ることができるとともに、消費電力を削減することができる。
なお、本実施形態に適用されるオペアンプOP2の出力段RPCを構成するp−MOSトランジスタMOS21とMOS22のトランジスタサイズの比率は、上述した駆動制御方法において、VSH出力端子TM(出力ラインLN)の電位が、スタンバイ状態から通常の表示駆動状態に移行し、表示パネルに所望の画像情報を表示する動作が開始されるまでの期間に、安定化容量Csへの充電動作が完了して所定の駆動電圧VSH(目標電圧)に到達するように、p−MOSトランジスタMOS21のトランジスタサイズ(電流供給能力)を設定することにより、略一義的に決定することができる。
また、本実施形態においては、従来技術(又は、第1の実施形態)におけるオペアンプの構成に対して、出力段の出力トランジスタを分割して複数設けた構成を有しているが、トランジスタサイズ(電流供給能力)の合計は同等であるので、当該トランジスタの素子形成面積の合計は略同等になり、スイッチSW23、SW24とその接続配線を設けることにより出力段の面積がわずかに増加するものの、電源回路、もしくは、当該電源回路を備えた表示駆動装置を構成するチップサイズにほとんど影響を与えることはない。
<第3の実施形態>
次に、本発明に係る電源回路の第3の実施形態について図面を参照して説明する。
図8は、本発明に係る電源回路の第3の実施形態を示す概略構成図である。ここで、上述した第1及び第2の実施形態と同等の構成については、同等の符号を付してその説明を簡略化する。
第3の実施形態に係る電源回路は、上述した第2の実施形態に示したオペアンプの回路構成を、高電位側の電源電圧VDCを生成するためのチャージポンプ型電源電圧生成回路に適用した構成を有している。具体的には、本実施形態に係る電源回路は、図8(a)に示すように、第2の実施形態と同様に、複数の出力経路が並列に設けられた出力段を備えたオペアンプOP3B及び周知の2倍チャージポンプ回路CHPを備えたチャージポンプ型電源電圧生成回路(電源電圧生成手段)と、図8(b)に示すように、上述した第1の実施形態と同様に、電源電圧VDCとスタンバイ信号STBY、制御信号CNTに基づいて、駆動電圧VSHを生成するオペアンプ(駆動電圧生成手段)OP3Aを備えた電源回路と、を有して構成されている。
このような構成を有するチャージポンプ型電源電圧生成回路及び電源回路において、図7に示したタイミングチャートと同様の駆動制御動作により、スタンバイ状態においては、ローレベルのスタンバイ信号STBY、ローレベルの制御信号STBY VDC(上述した制御信号STBY VSHと同等の信号レベル、変化タイミングを有する)に基づいて、ローレベル(Vssa;例えば、接地電位Vgnd)の出力電圧が生成されて、図8(b)に示した電源回路の電源端子TDに電源電圧VDCとして印加される。
このスタンバイ状態においては、電源回路は、第1の実施形態に示した場合と同様に、ローレベルのスタンバイ信号STBYによりオペアンプOPSAがスタンバイ状態に設定されているとともに、ハイレベルの制御信号CNTが印加されているので、出力端子TM及び出力ラインLNの電位はローレベルに設定され、ドライバ回路に駆動電圧VSHは出力されない。
次いで、ハイレベルのスタンバイ信号、ローレベルの制御信号CNTが印加されることにより、チャージポンプ型電源電圧生成回路のオペアンプOP3B及び電源回路のオペアンプOP3Aが出力駆動状態に設定され、上記スタンバイ状態から表示駆動状態に移行する。ここで、制御信号STBY VDCをローレベルに維持することにより、第2の実施形態と同様に、オペアンプOP3Bの出力段に設けられた複数の出力経路のうち、電流供給能力の低い特定の出力経路(上述した第1の出力経路)を用いて出力電圧が生成されるので、2倍チャージポンプ回路CHPを介して電源端子TDに接続された容量成分Cbが徐々に充電されて、電源端子TDの電位(電源回路に供給される電源電圧VDC)は、図7に示した出力ラインLNの電位と同様に、緩やかに上昇する。これに伴って、電源回路のオペアンプOP3AからVSH出力端子TM及び出力ラインLNに印加される出力電圧も徐々に上昇するので、安定化容量Csが徐々に充電されて、当該出力ラインLNの電位も緩やかに上昇する。
そして、安定化容量Csの充電が完了して、VSH出力端子TMの電位(駆動電圧VSH)が安定する所定の充電時間が経過した時点で、オペアンプOP3Bに印加される制御信号STBY VDCをハイレベルに切り換えることにより、オペアンプOP3Bの出力段に設けられた複数の出力経路を用いて出力電圧が生成されて、2倍チャージポンプ回路CHP及び電源端子TDを介して高電位側の電源電圧VDCとして電源回路のオペアンプOP3Aに印加される。これにより、電源回路からVSH出力端子TM及び出力ラインLNを介して、図示を省略したドライバ回路に安定した駆動電圧VSHが供給される。
したがって、スタンバイ状態から通常の表示駆動状態に移行する際に、電源回路に印加される高電位側の電源電圧VDCを徐々に上昇させるとともに、電源電圧VDCからオペアンプOP3Aを介して流れる供給電流を小さい電流値に設定することにより、突入電流の発生を抑制することができるので、表示装置に設置される複数の電源回路の各々について電流供給能力を低く設定することができ、表示装置の小型化や製品コストの低減を図ることができるとともに、消費電力を削減することができる。
なお、上述した各実施形態に示した電源回路は、当該電源回路により生成、出力された駆動電圧に基づいて、表示パネルにおける表示駆動動作を実行するドライバ回路(表示駆動装置)とともに単一のドライバチップ内に一体的に設けられるものであってもよいし、当該ドライバ回路とは別個に構成され、ドライバチップ外に設けられるものであってもよい。以下、表示装置の全体構成を示して簡単に説明する。
(表示装置)
図9は、本発明に係る電源回路が適用される表示装置の第1の例を示す概略ブロック図であり、図10は、本発明に係る電源回路が適用される表示装置の第2の例を示す概略ブロック図である。なお、以下の説明においては、表示装置として、周知の液晶表示装置等を示し、各構成の具体的な説明を省略する。
本発明に係る電源回路又は当該電源回路を備えた表示駆動装置を適用可能な表示装置の第1の例は、例えば、図9に示すように、複数の表示画素が2次元配列された表示パネル10と、表示パネル10の列方向に設けられた信号ドライバ(ドライバ回路)20と、表示パネル10の行方向に配置された走査ドライバ(ドライバ回路)30と、映像信号に基づいて表示データ(輝度階調データ)及びタイミング信号(システムクロック等)を生成する表示信号生成回路40と、信号ドライバ20及び走査ドライバ30に制御信号を供給するLCDコントローラ50と、を備えた周知の構成において、信号ドライバ20や走査ドライバ30を構成するドライバチップ内に、上述した各実施形態に示した電源回路が一体的に形成されている。
そして、各ドライバチップ内において、外部から供給される電源電圧(上述した各実施形態に示した高電位側及び低電位側の電源電圧VDC1、Vssa等)、及び、LCDコントローラ50から供給される水平制御信号及び垂直制御信号に含まれる、上述した各実施形態に示したスタンバイ信号STBYや制御信号STBY VSH、CNT等に基づいて、当該信号ドライバ及び走査ドライバの駆動動作(すなわち、表示駆動動作)に用いる表示駆動電圧(上述した駆動電圧VSH等)を生成するように構成されている。
また、本発明を適用可能な表示装置の第2の例は、例えば、図10に示すように、上述した第1の例の構成において、信号ドライバ20及び走査ドライバ30における駆動電圧を生成する電源供給回路60(上述した電源回路に相当する)が、当該信号ドライバ20や走査ドライバ30を構成するドライバチップとは別個に設けられた構成を有している。
そして、電源供給回路60において、外部から供給される電源電圧(高電位側及び低電位側の電源電圧VDC1、Vssa等)、及び、LCDコントローラ50から供給される電源制御信号(スタンバイ信号STBYや制御信号STBY VSH、CNT等)に基づいて駆動電圧(駆動電圧VSH等)を生成し、信号ドライバ20及び走査ドライバ30に供給するように構成されている。
したがって、上述した各実施形態に示した電源回路又は該電源回路を備えた表示駆動装置(ドライバ回路)を適用した表示装置を、例えば、携帯電話やデジタルカメラ、携帯情報端末(PDA)等の電子機器に搭載することにより、当該機器の小型化を図りつつ、電池の消耗を抑制して長時間使用が可能な電子機器を提供することができる。
なお、上述した各実施形態及び適用例においては、本発明に係る電源回路を、直接、又は、表示駆動装置と一体的に構成して、液晶表示装置等の表示装置に適用する場合について説明したが、本発明はこれに限定されるものではなく、電源回路単体として他の電子機器に適用するものであってもよい。すなわち、携帯機器等のように頻繁にスタンバイ状態と駆動状態を繰り返す使用形態を有する電子機器等に適用することにより、突入電流の発生を抑制して電源回路の電流供給能力を低く設定することができるので、装置規模の小型化や製品コストの低減を図ることができるとともに、消費電力を削減することができる。
本発明に係る電源回路の第1の実施形態を示す概略構成図である。 第1の実施形態に係る電源回路の駆動制御方法の一例を示すタイミングチャートである。 第1の実施形態に係る電源回路の駆動制御方法の他の例を示すタイミングチャートである。 第1の実施形態に係る電源回路の駆動制御方法の作用効果を説明するための比較例を示すタイミングチャートである。 本発明に係る電源回路の第2の実施形態を示す概略構成図である。 第2の実施形態に係る電源回路に適用されるオペアンプの出力段の一例を示す概略構成図である。 第2の実施形態に係る電源回路の駆動制御方法の一例を示すタイミングチャートである。 本発明に係る電源回路の第3の実施形態を示す概略構成図である。 本発明に係る電源回路が適用される表示装置の第1の例を示す概略ブロック図である。 本発明に係る電源回路が適用される表示装置の第2の例を示す概略ブロック図である。
符号の説明
OP1 オペアンプ
TM VSH出力端子
Cs 安定化容量
LN 出力ライン
VDC1 高電位側の電源電圧
SW11、SW12 スイッチ

Claims (8)

  1. 機器の動作状態に応じて、所定の駆動電圧を生成する駆動電圧生成手段と、
    前記機器に接続された電源ラインへの前記駆動電圧の印加状態を制御する電圧印加制御手段と、
    少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電圧印加制御手段により前記駆動電圧を前記電源ラインに所定の周期で断続的に印加する制御信号を生成するタイミング制御手段と、
    を備えたことを特徴とする電源回路。
  2. 相互に並列に設けられた複数の出力経路を備え、機器の動作状態に応じて、所定の駆動電圧を生成する駆動電圧生成手段と、
    少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電圧生成手段に設けられた前記複数の出力経路のうちの特定の出力経路のみを介して、前記駆動電圧を前記機器に接続された電源ラインに印加する制御信号を生成するタイミング制御手段と、
    を備えたことを特徴とする電源回路。
  3. 相互に並列に設けられた複数の出力経路を備え、機器の動作状態に応じて、電源電圧を生成する電源電圧生成手段と、
    前記機器の動作状態に応じて、前記電源電圧に基づいて所定の駆動電圧を生成して前記機器に接続された電源ラインに印加する駆動電圧生成手段と、
    少なくとも前記機器の停止状態から駆動状態への移行時から一定期間、前記電源電圧生成手段に設けられた前記複数の出力経路のうちの特定の出力経路のみを介して、前記電源電圧を前記駆動電圧生成手段に印加する制御信号を生成するタイミング制御手段と、
    を備えたことを特徴とする電源回路。
  4. 前記電圧生成手段に設けられた前記複数の出力経路は、各々、トランジスタサイズの異なる出力トランジスタを備えて構成され、前記特定の出力経路を構成する前記出力トランジスタは、他の出力経路を構成する他の出力トランジスタに比較して、トランジスタサイズが小さく設定されていることを特徴とする請求項2又は3記載の電源回路。
  5. 前記駆動電圧は、表示パネルに所望の画像情報を表示する表示駆動動作に用いる表示駆動電圧であることを特徴とする請求項1乃至4のいずれかに記載の電源回路。
  6. 機器の動作状態に応じて、所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、
    前記機器の停止状態から駆動状態への移行時から一定期間、前記駆動電圧を前記機器に接続された電源ラインに所定の周期で断続的に印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、
    前記一定期間の経過後、前記電源ラインを介して前記駆動電圧を前記機器に供給するステップと、
    を含むことを特徴とする電源回路の駆動制御方法。
  7. 機器の動作状態に応じて、所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、
    前記機器の停止状態から駆動状態への移行時から一定期間、前記電源回路の出力段に相互に並列に設けられた複数の出力経路のうちの特定の出力経路のみを介して、前記駆動電圧を前記機器に接続された電源ラインに印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、
    前記一定期間の経過後、前記複数の出力経路の全てを介して生成された前記駆動電圧を、前記電源ラインを介して前記機器に供給するステップと、
    を含むことを特徴とする電源回路の駆動制御方法。
  8. 機器の動作状態に応じて、電源電圧に基づいて所定の駆動電圧を生成して供給する電源回路の駆動制御方法において、
    前記機器の停止状態から駆動状態への移行時から一定期間、前記電源電圧を生成する電源電圧生成手段の出力段に相互に並列に設けられた複数の出力経路のうちの特定の出力経路のみを介して、前記電源電圧を前記電源回路に印加し、当該電源電圧に基づいて生成された前記駆動電圧を前記機器に接続された電源ラインに印加することにより、前記電源ラインに接続された安定化容量を充電するステップと、
    前記一定期間の経過後、前記複数の出力経路の全てを介して生成された前記電源電圧に基づいて生成された前記駆動電圧を、前記電源ラインを介して前記機器に供給するステップと、
    を含むことを特徴とする電源回路の駆動制御方法。
JP2005279529A 2005-09-27 2005-09-27 電源回路及びその駆動制御方法 Pending JP2007093696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005279529A JP2007093696A (ja) 2005-09-27 2005-09-27 電源回路及びその駆動制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279529A JP2007093696A (ja) 2005-09-27 2005-09-27 電源回路及びその駆動制御方法

Publications (1)

Publication Number Publication Date
JP2007093696A true JP2007093696A (ja) 2007-04-12

Family

ID=37979551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279529A Pending JP2007093696A (ja) 2005-09-27 2005-09-27 電源回路及びその駆動制御方法

Country Status (1)

Country Link
JP (1) JP2007093696A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310477B2 (en) 2008-07-28 2012-11-13 Samsung Electronics Co., Ltd. Power circuit and liquid crystal display having the same
US8373693B2 (en) 2008-04-24 2013-02-12 Mitsubishi Electric Corporation Potential generation circuit and liquid crystal display device
JP2019060961A (ja) * 2017-09-25 2019-04-18 ローム株式会社 電圧レギュレータ回路および液晶表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576167A (ja) * 1991-09-13 1993-03-26 Nippon Motoroola Kk Dc/dc電圧変換装置
JPH0583930A (ja) * 1991-09-19 1993-04-02 Sony Corp 電源装置
JPH05161262A (ja) * 1991-11-29 1993-06-25 Oki Electric Ind Co Ltd 直流給電回路
JP2003167636A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電子機器
JP2004023965A (ja) * 2002-06-19 2004-01-22 Ricoh Co Ltd 突入電流防止電源回路および携帯画像処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576167A (ja) * 1991-09-13 1993-03-26 Nippon Motoroola Kk Dc/dc電圧変換装置
JPH0583930A (ja) * 1991-09-19 1993-04-02 Sony Corp 電源装置
JPH05161262A (ja) * 1991-11-29 1993-06-25 Oki Electric Ind Co Ltd 直流給電回路
JP2003167636A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電子機器
JP2004023965A (ja) * 2002-06-19 2004-01-22 Ricoh Co Ltd 突入電流防止電源回路および携帯画像処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373693B2 (en) 2008-04-24 2013-02-12 Mitsubishi Electric Corporation Potential generation circuit and liquid crystal display device
US8736594B2 (en) 2008-04-24 2014-05-27 Mitsubishi Electric Corporation Potential generation circuit and liquid crystal display device
US8310477B2 (en) 2008-07-28 2012-11-13 Samsung Electronics Co., Ltd. Power circuit and liquid crystal display having the same
JP2019060961A (ja) * 2017-09-25 2019-04-18 ローム株式会社 電圧レギュレータ回路および液晶表示装置

Similar Documents

Publication Publication Date Title
US8139015B2 (en) Amplification circuit, driver circuit for display, and display
US8526568B2 (en) Shift register and driving method thereof
US8004334B2 (en) Data latch circuit and electronic device
US8552960B2 (en) Output amplifier circuit and data driver of display device using the circuit
US7019735B2 (en) Pumping circuit and flat panel display device
US7554389B2 (en) Differential amplifier and digital-to-analog converter
JP4462844B2 (ja) 電源回路
JP2008112143A (ja) ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ
JP4676507B2 (ja) 負荷容量の駆動回路
JP2007093696A (ja) 電源回路及びその駆動制御方法
US7330171B2 (en) Amplifier circuit
KR20100076259A (ko) 디스플레이의 소스 드라이버
JP4269457B2 (ja) 電源装置、表示装置及び表示装置の駆動方法
KR20230021257A (ko) 터치 디스플레이 장치, 구동 신호 출력 회로, 터치 디스플레이 장치의 구동 신호 출력 방법
KR20170079701A (ko) 표시 장치 및 그의 구동 방법
JP2008176057A (ja) ソースドライバ回路およびそれを用いた電子機器
JP2008209696A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080508

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110616

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Effective date: 20110810

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20120730

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A02 Decision of refusal

Effective date: 20130716

Free format text: JAPANESE INTERMEDIATE CODE: A02