KR101529149B1 - 게이트 구동 장치 - Google Patents

게이트 구동 장치 Download PDF

Info

Publication number
KR101529149B1
KR101529149B1 KR1020130104937A KR20130104937A KR101529149B1 KR 101529149 B1 KR101529149 B1 KR 101529149B1 KR 1020130104937 A KR1020130104937 A KR 1020130104937A KR 20130104937 A KR20130104937 A KR 20130104937A KR 101529149 B1 KR101529149 B1 KR 101529149B1
Authority
KR
South Korea
Prior art keywords
gate
control signal
driver chip
transistor
dead time
Prior art date
Application number
KR1020130104937A
Other languages
English (en)
Other versions
KR20150026291A (ko
Inventor
남경훈
강성희
김종배
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020130104937A priority Critical patent/KR101529149B1/ko
Priority to US14/249,068 priority patent/US20150061749A1/en
Priority to JP2014088857A priority patent/JP2015050923A/ja
Priority to CN201410400467.5A priority patent/CN104426334A/zh
Publication of KR20150026291A publication Critical patent/KR20150026291A/ko
Application granted granted Critical
Publication of KR101529149B1 publication Critical patent/KR101529149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches

Landscapes

  • Power Conversion In General (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

게이트를 구동하는 게이트 구동 장치가 개시된다. 게이트 구동장치는 입력된 제어 신호를 증폭하여 상측 트렌지스터의 게이트와 하측 트렌지스터의 게이트를 구동한다. 상측 구동 칩은 상기 상측 트렌지스터의 제어를 위한 상측 제어 신호를 증폭하여 증폭된 상측 제어 신호를 상기 상측 트렌지스터의 게이트에 출력한다. 하측 구동 칩은 하측 제어 신호를 증폭하여 하측 트렌지스터의 게이트에 출력한다. 상기 상측 트랜지스터의 게이트의 에미터 단자는 상기 하측 트랜지스터의 콜렉터 단자에 연결된다. 상기 상측 구동 칩은 상기 하측 구동 칩과는 별개이다.

Description

게이트 구동 장치{THREE PHASE APRRATUS FOR DRIVING GATE}
본 발명의 기술 분야는 게이트 구동 장치에 관한 것으로서 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar mode Transistor: IGBT)와 같은 대용량 파워소자인 게이트를 위한 게이트 구동 장치에 관한 것이다.
산업용 현장에서 사용되는 고전압 3상 모터 구동 장치는 FET 또는 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 6개의 전력 스위칭 소자를 사용한 전압형 인버터가 사용된다. 이러한 인버터는 펄스폭변조(PWM: Pulse Width Modulation) 구동 방법에 의해 주로 제어된다. 일반적으로 PWM 구동방법은 전압을 일정하게 놓고 전류를 펄스방식으로 주어서 평균전류를 제어하는 것으로 이때 펄스폭의 비율을 제어하는 방식이 PWM 제어이다.
그리고, 절연 게이트 바이폴라 트랜지스터의 구동을 위해 게이트 구동장치가 이용되고 있다. 게이트 구동장치 IC는 산업용 인버터, 자동차의 모터 등 많은 산업에 필수 적으로 사용되는 반도체 칩을 의미한다. 일반적으로 게이트 구동 장치 IC는 상측(high side)과 하측(low side)을 하나의 칩에 모두 포함한다. 이에 따라 많은 문제점이 발생하고 있다.
절연 게이트 바이폴라 트랜지스터와 같은 고전력 3상 게이트들을 구동하는 게이트 구동 장치로서 고전압에 의한 각 상의 간섭을 최소화할 수 있는 게이트 구동장치를 제공하는 것이다.
본 발명의 일 실시예에 따라 입력된 제어 신호를 증폭하여 상측 트렌지스터의 게이트와 하측 트렌지스터의 게이트를 구동하는 게이트 구동 장치는 상기 상측 트렌지스터의 제어를 위한 상측 제어 신호를 증폭하여 증폭된 상측 제어 신호를 상기 상측 트렌지스터의 게이트에 출력하는 상측 구동 칩; 및 하측 제어 신호를 증폭하여 하측 트렌지스터의 게이트에 출력하는 하측 구동 칩을 포함하고, 상기 상측 트랜지스터의 게이트의 에미터 단자는 상기 하측 트랜지스터의 콜렉터 단자에 연결되고, 상기 상측 구동 칩은 상기 하측 구동 칩과는 별개이다.
절연 게이트 바이폴라 트랜지스터와 같은 고전력 3상 게이트들을 구동하는 고전압에 의한 각 상의 간섭을 최소화하고 게이트 구동 장치 작동시 발생하는 열의 영향을 최소화할 수 있는 게이트 구동 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 게이트 구동 장치를 보여준다.
도 2는 본 발명의 일 실시예에 따른 게이트 구동 장치의 블락도이다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동 장치의 동작을 보여주는 흐름도이다.
도 4는 본 발명의 또 다른 실시예에 따른 게이트 구동 장치를 보여준다.
도 5는 본 발명의 또 다른 실시예에 따른 게이트 구동 장치의 블락도를 보여준다.
도 6은 본 발명의 또 다른 실시예에 따른 게이트 구동 장치의 동작을 보여주는 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서는 도 1 내지 도 3를 참고하여 본 발명의 일 실시예에 따른 게이트 구동 장치를 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 게이트 구동 장치를 보여준다.
본 발명의 일 실시예에 따른 게이트 구동 장치(100)의 입력단은 Vcc, HINB 1,2,3, LINB 1,2,3, FAULT TB, FLT_CLRB, SD, ITRIP, SGND 단자를 포함한다. Vcc는 직류 전압 입력 단자이다. HINB 1,2,3은 상측의 게이트 구동 장치 출력을 위한 논리 입력 단자이다. LINB 1,2,3은 하측의 게이트 구동 장치 출력을 위한 논리 입력 단자이다. FAULT TB는 과전류(over current) 또는 부족전압(under voltage) 으로 인한 동작 정지를 표시한다. FLT_CLRB는 과전류 또는 부족전압으로 인한 동작 정지후 재동작을 위한 입력 단자이다. SD는 소프트 동작 정지(soft shut down)을 위한 입력 단자이다. ITRIP는 과전류가 발생한 경우 소프트 동작 정지(soft shut down)를 위한 입력 단자이다. SGND는 모든 신호 전압의 기준되는 단자인 신호 접지 단자이다.
본 발명의 일 실시예에 따른 게이트 구동 장치(100)의 출력단은 VB 1,2,3, HO1, HO2, HO3, VS1,2,3, LO1, LO2, LO3, COM를 포함한다. VB 1,2,3은 각각 접지되지 않은 상태로 공급되는 부동 공급 전압(floating supply voltage) 단자이다. HO1, HO2, HO3은 게이트 구동 장치(100)의 상측 제1, 제2, 제3 출력 단자이다. L01, LO2, LO3은 각각 게이트 구동 장치(100)의 하측 제1, 제2, 제3 출력 단자이다. VS1,2,3은 고전압 부동 공급 리턴 단자(high voltage floating supply return)이다. COM은 브레이크와 하측 게이트 구동장치 리턴 단자이다.
본 발명의 일 실시예에 따른 3 상 게이트 구동 장치에 총 6개의 절연 게이트 바이폴라 트랜지스터가 연결될 수 있다. 절연 게이트 바이폴라 트랜지스터 각각은 게이트 구동 장치의 상측 제1(HO1), 제2(HO2), 제3(HO3) 출력 단자와 게이트 구동 장치의 하측 제1(LO1), 제2(LO2), 제3(LO3) 출력 단자에 연결된다. 구체적으로 상측 제1(HO1), 제2(HO2), 제3(HO3) 출력 단자와 게이트 구동 장치의 하측 제1(LO1), 제2(LO2), 제3(LO3) 출력 단자에 저항(RON1), 저항(RON2), 저항(RON3), 저항(RON4), 저항(RON5), 저항(RON6)의 일단이 각각 연결된다. 저항(RON1), 저항(RON2), 저항(RON3), 저항(RON4), 저항(RON5) 및 저항(RON6)의 타단에 절연 게이트 바이폴라 트랜지스터(IGBT1), 절연 게이트 바이폴라 트랜지스터(IGBT2), 절연 게이트 바이폴라 트랜지스터(IGBT3), 절연 게이트 바이폴라 트랜지스터(IGBT4), 절연 게이트 바이폴라 트랜지스터(IGBT5) 및 절연 게이트 바이폴라 트랜지스터(IGBT6) 각각의 게이트 단자가 각각 연결된다.
도 2는 본 발명의 일 실시예에 따른 게이트 구동 장치의 블락도이다.
게이트 구동장치(100)는 입력 제어부(101), 데드 타임(dead time) 제어부(103), 레벨 쉬프터(level shifter)(105), 제1 래치(latch) 및 보호회로(107), 제2 래치 및 보호회로(109), 출력 드라이버(111)를 포함한다.
입력 제어부(101)는 펄스형태로 입력된 제어 신호를 진폭이 일정하게 제어하여 전달한다. 입력 제어부(101)는 슈미트 트리거(schmtt trigger) 회로일 수 있다. 슈미트 트리거 회로는 펄스 입력의 진폭이 소정의 값을 넘으면 급격히 작동하고 소정의 값 이하가 되면 즉시 작동을 중지하여 일정한 출력을 얻도록 하는 회로이다.
데드 타임 제어부(103)는 전달된 하측과 상측 제어 신호가 동시에 전달되지 않도록 데드 타임 제어하여 전달된 하측과 상측 제어 신호를 전달한다. 데드 타임 제어(dead time control)란, 상측 제어 신호와 하측 제어 신호가 동시에 인가되어 소자에 매우 큰 전류가 흘러 파괴되는 것을 막기위한 것이다. 구체적으로 데드 타임 제어는 상측 제어 신호와 하측 제어 신호가 충분한 시간차를 두고 증폭되어 게이트에 전달되도록 제어하는 것이다.
레벨 쉬프터(105)는 데드 타임 제어된 상측 제어 신호를 600v이상의 고 레벨 전압으로 레벨 쉬프트한다. 하측 제어 신호는 기본 전원이 직류 전압(Vcc)을 통해 제어 되기 때문에 레벨 쉬프터(105)에 의한 레벨 쉬프트가 필요하지 않다.
제1 래치 및 보호회로(107)는 래치와 보호회로를 포함한다. 래치는 레벨 쉬프트된 신호가 입력되는 경우 이를 저장하고 신호가 비입력되는 경우 이를 전달한다. 보호회로는 게이트의 전압이 매우 낮은 저전압 상태인 경우 또는 불포화(desaturation) 상태에서 게이트를 보호하기 위하여 게이트 구동장치(100)를 소프트 동작 정지(soft shut down)한다. 게이트 전압이 저전압인지 여부는 소정의 기준 전압보다 낮은지 여부로 판단할 수 있다. 게이트의 전압이 저전압 상태인 경우, 절연 게이트 바이폴라 트랜지스터는 액티브(active)영역에서 동작 할 수 있으며 빠르게 과열될 수 있다. 따라서 게이트 구동장치(100)를 소프트 동작 정지하여 게이트를 보호할 필요가 있다. 또한 불포화(desaturation) 상태인 경우는 절연 게이트 바이폴라 트랜지스터의 에미터 단자의 전압이 5에서 8 ??트 사이이고 게이트 단자의 전압이 하이이고 절연 게이트 바이폴라 트랜지스터을 통과하는 전류가 정상 동작시의 크기보다 매우 크다. 따라서 게이트 구동장치(100)를 소프트 동작 정지하여 게이트를 보호할 필요가 있다.
제2 보호회로(109)는 제1 래치 및 보호회로(107)의 보호회로와 동일하게 동작한다. 다만, 제2 보호회로(109)는 레벨 쉬프트되지 않은 하측 제어 신호를 입력 받는다. 따라서 하측 제어 신호를 전달받아 이를 전달하며, 게이트의 전압이 매우 낮은 저전압 상태인 경우 또는 불포화(desaturation) 상태에서 게이트를 보호하기 게이트 구동장치(100)를 소프트 동작 정지(soft shut down)한다.
출력 드라이버(111)는 전달 받은 신호를 증폭하여 출력한다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동 장치의 동작을 보여주는 흐름도이다.
입력 제어부(101)는 펄스형태로 입력된 제어 신호를 진폭이 일정하게 제어하여 전달한다(S101). 특히 슈미트 트리거 회로가 펄스형태로 입력된 제어 신호를 제어할 수 있다.
데드 타임 제어부(103)는 전달된 하측과 상측 제어 신호가 동시에 전달되지 않도록 데드 타임 제어하여 전달된 하측과 상측 제어 신호를 전달한다(S103). 구체적으로 데드 타임 제어부(103)는 상측의 제어 신호가 전달된 다음 일정시간이 경과한 후 하측 제어 신호를 전달할 수 있다.
레벨 쉬프터(105)는 데드 타임 제어된 상측 제어 신호를 600v이상의 고 레벨 전압으로 레벨 쉬프트한다(S105).
제1 래치 및 보호회로(107)는 레벨 쉬프트된 신호가 입력되는 경우 이를 저장하고 신호가 비입력되는 경우 이를 전달한다(S107). 이때 게이트의 전압이 매우 낮은 저전압 상태인 경우 또는 불포화(desaturation) 상태라면, 제1 래치 및 보호회로(107)는 게이트 구동장치(100)를 소프트 동작 정지(soft shut down)한다. 게이트 전압이 저전압인지 여부는 소정의 기준 전압보다 낮은지 여부로 판단할 수 있다.
제2 는 레벨 쉬프트된 신호가 입력되는 경우 이를 저장하고 신호가 비입력되는 경우 이를 전달한다(S109). 이때 게이트의 전압이 매우 낮은 저전압 상태인 경우 또는 불포화(desaturation) 상태라면, 제2 보호회로(109)는 게이트 구동장치(100)를 소프트 동작 정지(soft shut down)한다.
출력 드라이버(111)는 전달 받은 신호를 증폭하여 출력한다(S111). 증폭된 신호에 따라 게이트는 동작한다.
이렇게 하나의 칩에 게이트 구동장치(100)의 상측과 하측이 모두 포함되는 경우, 각 상인 U, V, W 상에 대해 서로 위상 별 동시 동작 및 고전압 신호에 대한 서로간의 간섭이 일어날 수 있다. 또한 이에 따라 오동작이 발생할 수 있다. 따라서 이를 해결할 수 있는 게이트 구동장치(100)가 필요하다.
도 4는 본 발명의 또 다른 실시예에 따른 게이트 구동 장치를 보여준다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)는 상측 구동 칩(500)과 하측 구동 칩(700)을 포함하고 상측 구동 칩(500)과 하측 구동 칩(700)은 별개이다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 상측 구동 칩(500) 입력단은 Vcc, HINB 1,2,3를 포함한다. HINB 1,2,3은 상측 구동 칩(500)의 게이트 구동 장치 출력을 위한 논리 입력 단자이다. Vcc는 직류 전압 입력 단자이다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 상측 구동 칩(500) 출력단은 VB 1,2,3, HO1, HO2, HO3, VS1,2,3을 포함한다. VB 1,2,3은 각각 접지되지 않은 상태로 공급되는 부동 공급 전압(floating supply voltage) 단자이다. HO1, HO2, HO3은 게이트 구동 장치(200)의 상측 구동 칩(500)의 제1, 제2, 제3 출력 단자이다.
또한 본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 상측 구동 칩(500)은 측면에 HINB 1, 2, 3의 출력 단자를 포함한다. HINB 1, 2, 3의 출력 포트는 HINB 1, 2, 3의 입력 단자를 통해 입력되는 상측 제어 신호를 출력한다. 그리고 상측 구동 칩(500)의 측면에 입력 단자인 FAULTI는 하측 구동 칩(700)으로부터 저전압 또는 과전류에 따른 이상 동작으로 인한 동작 정지 신호를 입력 받는다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 하측 구동 칩(700) 입력단은 LINB 1,2,3, FAULT TB, FLT_CLRB, SD, ITRIP, SGND 단자를 포함한다. LINB 1,2,3은 하측 구동 칩(700)의 게이트 구동 장치 출력을 위한 논리 입력 단자이다. FAULT TB는 과전류(over current) 또는 부족전압(under voltage) 으로 인한 동작 정지를 표시한다. FLT_CLRB는 과전류 또는 부족전압으로 인한 동작 정지후 재동작을 위한 입력 단자이다. SD는 소프트 동작 정지(soft shut down)을 위한 입력 단자이다. ITRIP는 과전류가 발생한 경우 소프트 동작 정지(soft shut down)를 위한 입력 단자이다. SGND는 모든 신호 전압의 기준되는 단자인 신호 접지 단자이다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 하측 구동 칩(700)의 출력단은 LO1, LO2, LO3, COM를 포함한다. L01, LO2, LO3은 각각 게이트 구동 장치(200)의 하측 제1, 제2, 제3 출력 단자이다. VS1,2,3은 고전압 부동 공급 리턴 단자(high voltage floating supply return)이다. COM은 브레이크와 하측 게이트 구동장치 리턴 단자이다.
본 발명의 또 다른 실시예에 따른 게이트 구동 장치(200)의 하측 구동 칩(700)은 측면에 HINB 1,2,3 입력 단자를 포함한다. 측면의 HINB 1,2,3 입력 단자는 상측 구동 칩(500)으로부터 상측 제어 신호를 입력 받는다. 또한 하측 구동 칩(700)은 측면에 FAULT0 출력 단자를 포함한다. FAULT0 출력 단자는 저전압 또는 과전류에 따른 이상 동작으로 인한 동작 정지 신호를 출력한다.
본 발명의 또 다른 실시예에 따른 3 상 게이트 구동 장치에 총 6개의 절연 게이트 바이폴라 트랜지스터가 연결될 수 있다. 절연 게이트 바이폴라 트랜지스터 각각은 게이트 구동 장치의 상측 구동 칩(500)의 제1(HO1), 제2(HO2), 제3(HO3) 출력 단자와 게이트 구동 장치의 하측 구동 칩(700)의 제1(LO1), 제2(LO2), 제3(LO3) 출력 단자에 연결된다. 구체적으로 상측 구동 칩(500) 제1(HO1), 제2(HO2), 제3(HO3) 출력 단자와 게이트 구동 장치의 하측 구동 칩(700) 제1(LO1), 제2(LO2), 제3(LO3) 출력 단자에 저항(RON1), 저항(RON2), 저항(RON3), 저항(RON4), 저항(RON5), 저항(RON6)의 일단이 각각 연결된다. 저항(RON1), 저항(RON2), 저항(RON3), 저항(RON4), 저항(RON5) 및 저항(RON6)의 타단에 절연 게이트 바이폴라 트랜지스터(IGBT1), 절연 게이트 바이폴라 트랜지스터(IGBT2), 절연 게이트 바이폴라 트랜지스터(IGBT3), 절연 게이트 바이폴라 트랜지스터(IGBT4), 절연 게이트 바이폴라 트랜지스터(IGBT5) 및 절연 게이트 바이폴라 트랜지스터(IGBT6) 각각의 게이트 단자가 각각 연결된다.
도 5는 본 발명의 또 다른 실시예에 따른 게이트 구동 장치의 블락도를 보여준다.
게이트 구동장치(200)는 상측 구동 칩(500)과 하측 구동 칩(700) 두 개의 칩을 포함한다. 상측 구동 칩(500)은 입력 제어부(501), 레벨 쉬프터(level shifter)(503), 제1 래치(latch) (505), 저전압 감지부(507), 출력 드라이버(509)를 포함한다.
입력 제어부(501)는 펄스형태로 입력된 제어 신호를 진폭이 일정하게 제어하여 전달한다. 입력 제어부(501)는 슈미트 트리거(schmtt trigger) 회로일 수 있다. 슈미트 트리거 회로는 펄스 입력의 진폭이 소정의 값을 넘으면 급격히 작동하고 소정의 값 이하가 되면 즉시 작동을 중지하여 일정한 출력을 얻도록 하는 회로이다.
레벨 쉬프터(503)는 제어된 상측 제어 신호를 600v이상의 고 레벨 전압으로 레벨 쉬프트한다.
래치(505)는 레벨 쉬프트된 제어 신호가 입력되는 경우 이를 저장하고 신호가 비입력되는 경우 이를 전달한다.
게이트의 전압이 매우 낮은 저전압 상태인 경우, 저전압 감지부(507)는 저전압 감지 신호를 출력한다. 게이트 전압이 저전압인지 여부는 소정의 기준 전압보다 낮은지 여부로 판단할 수 있다. 저전압 감지 신호에 따라서 상측 구동 칩(500)은 소프트 동작 정지(soft shut down)한다.
출력 드라이버(509)는 전달 받은 제어 신호를 증폭하여 출력한다.
하측 구동 칩(700)은 입력 제어부 및 데드 타임 제어부(701), 보호회로(703), 출력 드라이버(output driver)(705), 폴트 논리 회로(707)를 포함한다.
입력 제어부 및 데드 타임 제어부(701)는 입력 제어부와 데드 타임 제어부를 포함한다. 입력 제어부는 펄스형태로 입력된 제어 신호를 진폭이 일정하게 제어하여 전달한다. 입력 제어부(501)는 슈미트 트리거(schmtt trigger) 회로일 수 있다. 데드 타임 제어부는 전달된 상측 제어 신호와 하측 제어 신호가 동시에 게이트에 전달되지 않도록 데드 타임 제어하여 전달된 하측과 상측 제어 신호를 전달한다. 따라서 데드 타임 제어부는 상측의 신호에 대해서 판단할 수 있도록 상측의 입력 제어부에 연결되어 있어야 한다. 본 발명의 또 다른 실시예에 따른 게이트 구동장치(200)는 측면의 HINB 1,2,3 포트를 통해 상측 제어 신호를 수신한다.
게이트의 전압이 매우 낮은 저전압 상태인 경우, 저전압 감지부(703)는 저전압 감지 신호를 출력한다.
출력 드라이버(705)는 전달 받은 신호를 증폭하여 출력한다.
FAULTB 단자 또는 ITRIP 단자에 기준 값 이상의 입력있는 경우 또는 저전압 감지부(703)가 소프트 동작 정지 신호를 출력하는 경우, 폴트 논리 회로(707)는 상측 구동 칩(500)과 하측 구동 칩(700)의 동작을 모두 소프트 동작 정지(soft shut down)한다. 따라서 하측 구동 칩(700)뿐만 아니라 하측 구동 칩(700)도 소프트 동작 정지해야 하므로 폴트 논리 회로(707)는 상측 구동 칩(500)의 FAULTI 단자를 통해 소프트 동작 정지(soft shut down) 신호를 전달한다.
본 발명의 또 다른 실시예에 따른 게이트 구동장치는 위에서 기재한바와 같이 상측과 하측이 별개의 칩으로 나누어져 있으므로 고 전력에서도 각 상에 의한 간섭이 일어나지 않는다. 또한 게이트 구동장치 동작시 상측 구동 칩(500)에 의해 발생하는 열이 하측 구동 칩(700)에 미치는 영향을 줄일 수 있고. 하측 구동 칩(700)에 의해 발생하는 열이 상측 구동 칩(500)에 미치는 영향을 줄일 수 있다.
또한 본 발명의 일시예에 따라 하나의 칩에 상측과 하측을 모두 포함하는 경우의 칩 크기보다 본 발명의 또 다른 실시예에 따른 상측 구동 칩(500)과 하측 구동 칩(700)을 합친 크기가 작다. 따라서 본 발명의 또 다른 실시예에 따른 게이트 구동장치는 본 발명의 일 실시예에 비해 크기를 줄일 수 있는 장점이 있다.
도 6은 본 발명의 또 다른 실시예에 따른 게이트 구동 장치의 동작을 보여주는 흐름도이다.
상측 구동 칩(500)의 입력 제어부(501)는 펄스형태로 입력된 제어 신호를 진폭이 일정하게 제어하여 전달한다(S301).
상측 구동 칩(500)의 레벨 쉬프터(503)는 전달된 제어 신호를 600v이상의 고 레벨 전압으로 레벨 쉬프트한다(S303).
상측 구동 칩(500)의 래치(505)는 레벨 쉬프트된 제어 신호가 입력되는 경우 이를 저장하고 제어 신호가 비입력되는 경우 이를 전달한다(S305).
상측 구동 칩(500)의 저전압 감지부(507)는 게이트의 전압이 매우 낮은 저전압 상태인지 판단한다(S307). 게이트 전압이 저전압인지 여부는 소정의 기준 전압보다 낮은지 여부로 판단할 수 있다.
게이트의 전압이 매우 낮은 저전압 상태인 경우, 상측 구동 칩(500)의 저전압 감지부(507)는 저전압 감지 신호를 출력한다(S309).
상측 구동 칩(500)은 저전압 감지 신호에 따라 소프트 동작 정지(soft shut down)한다(S311).
상측 구동 칩(500)의 출력 드라이버(309)는 전달 받은 제어 신호를 증폭하여 출력한다(S313).
하측 구동 칩(700)의 입력 제어부 및 데드 타임 제어부(701)는 펄스형태의 하측 제어 신호를 진폭이 일정하게 제어하고 데드 타임 제어하여 전달한다(S315).
데드 타임 제어부는 하측 구동 칩(500) 측면의 HINB 1,2,3을 통해 수신된 상측 제어 신호에 기초하여 하측 제어 신호를 데드 타임 제어하여 전달할 수 있다. 구체적으로 데드 타임 제어부는 상측 제어 신호가 전달된 다음 일정시간이 경과한 후 하측 제어 신호를 전달할 수 있다.
저전압 감지부(703)는 게이트의 전압이 매우 낮은 저전압 상태인지 판단한다(S317).
저전압 감지부(703)는 게이트의 전압이 매우 낮은 저전압 상태라면, 저전압 감지부(703)는 게이트 구동장치(200)의 하측 구동 칩(700)을 소프트 동작 정지(soft shut down)하고 소프트 동작 정지 신호를 폴트 논리 회로에 전달한다(S319).
폴트 논리 회로(707)는 FAULTB 단자 또는 ITRIP 단자에 기준 값 이상의 입력있는 경우 또는 보호회로(703)가 소프트 동작 정지 신호를 출력하는가 판단한다(S321).
FAULTB 단자 또는 ITRIP 단자에 기준 값 이상의 입력있는 경우 또는 저전압 감지부(703)가 저전압 감지 신호를 출력하는 경우, 폴트 논리 회로(707)는 상측 구동 칩(500)과 하측 구동 칩(700)의 동작을 모두 소프트 동작 정지(soft shut down)한다(S323). 따라서 하측 구동 칩(700)뿐만 아니라 상측 구동 칩(500)도 소프트 동작 정지해야 하므로 폴트 논리 회로(707)는 출력은 상측 구동 칩(500)의 입력 제어부(501)에 연결된다. 구체적으로 하측 구동 칩(500) 측면의 FAULTO 단자와 상측 구동 칩(700) 측면의 FAULTI 단자를 통해 연결된다.
하측 구동 칩(700)의 출력 드라이버(705)는 전달 받은 신호를 증폭하여 출력한다(S325).

Claims (5)

  1. 입력된 제어 신호를 증폭하여 상측 트렌지스터의 게이트와 하측 트렌지스터의 게이트를 구동하는 게이트 구동 장치에 있어서,
    상기 상측 트렌지스터의 제어를 위한 상측 제어 신호를 증폭하여 증폭된 상측 제어 신호를 상기 상측 트렌지스터의 게이트에 출력하는 상측 구동 칩; 및
    하측 제어 신호를 증폭하여 하측 트렌지스터의 게이트에 출력하는 하측 구동 칩을 포함하고,
    상기 상측 트랜지스터의 에미터 단자는 상기 하측 트랜지스터의 콜렉터 단자에 연결되고,
    상기 상측 구동 칩은 상기 하측 구동 칩과는 별개이고,
    상기 하측 구동 칩은 상기 하측 구동 칩에 과전류가 발생한 경우 상기 하측 구동 칩을 소프트 아웃하고, 상기 상측 구동 칩에 소프트 아웃을 위한 제어 신호를 전달하는 폴트 논리 회로를 포함하는
    게이트 구동 장치.
  2. 제1항에 있어서,
    상기 하측 구동 칩은 상기 하측 제어 신호를 데드 타임 제어하여 데드 타임 제어된 하측 제어 신호를 생성하는 데드 타임 제어부와,
    상기 데드 타임 제어된 하측 제어 신호를 증폭하여 출력하는 출력 드라이버를 포함하는
    게이트 구동 장치.
  3. 제2항에 있어서,
    상기 데드 타임 제어부는 상기 상측 제어 신호에 기초하여 상기 하측 제어 신호를 데드 타임 제어하는
    게이트 구동 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 하측 구동 칩은 저전압 감지부를 포함하고,
    상기 게이트의 전압이 기준 전압 보다 낮은 경우, 상기 저 전압 감지부는 상기 폴트 논리 회로에 저전압 감지신호를 입력하는
    게이트 구동 장치.
KR1020130104937A 2013-09-02 2013-09-02 게이트 구동 장치 KR101529149B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130104937A KR101529149B1 (ko) 2013-09-02 2013-09-02 게이트 구동 장치
US14/249,068 US20150061749A1 (en) 2013-09-02 2014-04-09 Gate driver
JP2014088857A JP2015050923A (ja) 2013-09-02 2014-04-23 ゲート駆動装置
CN201410400467.5A CN104426334A (zh) 2013-09-02 2014-08-14 栅极驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130104937A KR101529149B1 (ko) 2013-09-02 2013-09-02 게이트 구동 장치

Publications (2)

Publication Number Publication Date
KR20150026291A KR20150026291A (ko) 2015-03-11
KR101529149B1 true KR101529149B1 (ko) 2015-06-17

Family

ID=52582357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104937A KR101529149B1 (ko) 2013-09-02 2013-09-02 게이트 구동 장치

Country Status (4)

Country Link
US (1) US20150061749A1 (ko)
JP (1) JP2015050923A (ko)
KR (1) KR101529149B1 (ko)
CN (1) CN104426334A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185802A1 (ja) * 2015-05-15 2016-11-24 富士電機株式会社 駆動回路
US10581351B2 (en) * 2018-01-24 2020-03-03 Texas Instruments Incorporated Method to reduce the commutation loss in a motor inverter
CN110247550B (zh) * 2018-03-09 2024-08-02 上海贝岭股份有限公司 一种升压型同步dc-dc电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201486A (ja) * 2002-10-31 2004-07-15 Internatl Rectifier Corp トランジスタの保護を備えた半ブリッジ高電圧ゲートドライバ
JP2006034030A (ja) * 2004-07-20 2006-02-02 Renesas Technology Corp ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1118425A (ja) * 1997-06-27 1999-01-22 Yokogawa Electric Corp パルス幅制御ｉｃ回路
US6025683A (en) * 1998-12-23 2000-02-15 Stryker Corporation Motor control circuit for regulating a D.C. motor
JP4076376B2 (ja) * 2002-06-13 2008-04-16 ローム株式会社 駆動装置
GB0227792D0 (en) * 2002-11-29 2003-01-08 Koninkl Philips Electronics Nv Driver for switching circuit and drive method
JP4682007B2 (ja) * 2004-11-10 2011-05-11 三菱電機株式会社 電力用半導体装置
EP2241270B1 (en) * 2005-06-28 2012-10-10 Stryker Corporation Control assembly for a motorized surgical tool that contains a sensor that monitors the state of the motor rotor
KR20070110997A (ko) * 2006-05-16 2007-11-21 페어차일드코리아반도체 주식회사 스위치 구동장치, 이를 사용하는 하프 브릿지 컨버터 및 그구동방법
JP4339872B2 (ja) * 2006-05-25 2009-10-07 株式会社日立製作所 半導体素子駆動装置、電力変換装置、及びモータ駆動装置、並びに半導体素子駆動方法、電力変換方法、及びモータ駆動方法
JP2008236983A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd モータ駆動装置およびモータ駆動方法
US8362748B2 (en) * 2007-09-12 2013-01-29 Rohm Co., Ltd. Voltage comparison circuit
US7808222B2 (en) * 2007-10-12 2010-10-05 Monolithic Power Systems, Inc. Method and apparatus for high performance switch mode voltage regulators
US7994769B2 (en) * 2007-11-29 2011-08-09 Rohm Co., Ltd. Switching regulator and control circuit thereof
US20090322291A1 (en) * 2008-06-30 2009-12-31 Ngo Mike M Integrated circuit with output drive power section
JP4762274B2 (ja) * 2008-07-16 2011-08-31 株式会社東芝 半導体装置
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
JP2011193543A (ja) * 2010-03-11 2011-09-29 Fuji Electric Co Ltd 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール
JP2011211799A (ja) * 2010-03-29 2011-10-20 Panasonic Corp モータ駆動装置
US9812942B2 (en) * 2012-01-10 2017-11-07 Renesas Electronics America Inc. Distributed driving system
CN102801290B (zh) * 2012-08-16 2014-07-30 电子科技大学 一种h半桥驱动电路
US9621045B2 (en) * 2013-06-26 2017-04-11 Infineon Technologies Austria Ag Multiphase regulator with self-test

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201486A (ja) * 2002-10-31 2004-07-15 Internatl Rectifier Corp トランジスタの保護を備えた半ブリッジ高電圧ゲートドライバ
JP2006034030A (ja) * 2004-07-20 2006-02-02 Renesas Technology Corp ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置

Also Published As

Publication number Publication date
KR20150026291A (ko) 2015-03-11
CN104426334A (zh) 2015-03-18
US20150061749A1 (en) 2015-03-05
JP2015050923A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
US10560086B2 (en) Fault and short-circuit protected output driver
US10384561B2 (en) Active discharge circuit for link capacitor using phase leg switches
US10109995B2 (en) Switch drive circuit
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
US20140192449A1 (en) Short-circuit protection circuit
US9059648B2 (en) Driving circuit, driving module and motor driving apparatus
JP3780898B2 (ja) パワーデバイスの駆動回路
CN109599845B (zh) 一种保护电路、上桥驱动芯片及ipm模块
CN111490665A (zh) 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器
KR101529149B1 (ko) 게이트 구동 장치
US8994437B2 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
JP5810973B2 (ja) スイッチング素子の駆動回路
CN103907275A (zh) 晶体管保护电路
JP4770063B2 (ja) Ｉｐｍ回路
US20180351344A1 (en) Drive circuit
KR101280424B1 (ko) 비대칭 ｐｗｍ 방식을 위한 3상 비대칭 인버터회로
KR101836247B1 (ko) 인버터 구동 장치
US11664796B2 (en) Driver circuit and semiconductor device
Motto et al. A new intelligent power module with enhanced diagnostics and protection
JP6233235B2 (ja) ゲート駆動回路
CN220492642U (zh) 开关控制电路与电子设备
US20240088891A1 (en) Shoot through protection in motor drives with single supply gate drives
EP4080762A1 (en) Power switching circuit and corresponding method of operation
KR101913964B1 (ko) Igbt 게이트 구동장치
KR20240040045A (ko) 단락 회로 조건을 검출하기 위한 게이트 드라이버 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4