JPH1118425A - パルス幅制御ｉｃ回路 - Google Patents
パルス幅制御ｉｃ回路Info
- Publication number
- JPH1118425A JPH1118425A JP9171544A JP17154497A JPH1118425A JP H1118425 A JPH1118425 A JP H1118425A JP 9171544 A JP9171544 A JP 9171544A JP 17154497 A JP17154497 A JP 17154497A JP H1118425 A JPH1118425 A JP H1118425A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- built
- main switch
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源の大幅な低価格化、高実装
密度化、高信頼化を図ることができるパルス幅制御ＩＣ
回路を提供すること。 【解決手段】 ＩＣ外部の主スイッチ５０のオンオフを
制御する主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、
内蔵ＭＯＳＦＥＴのオンオフを制御する補助制御回路２
０を、一つのチップ上に構成することを特徴としてい
る。
密度化、高信頼化を図ることができるパルス幅制御ＩＣ
回路を提供すること。 【解決手段】 ＩＣ外部の主スイッチ５０のオンオフを
制御する主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、
内蔵ＭＯＳＦＥＴのオンオフを制御する補助制御回路２
０を、一つのチップ上に構成することを特徴としてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ等の
電子機器に用いられるパルス幅制御ＩＣ回路に関し、特
に補助電源を持つ場合のＰＷＭ制御ＩＣとスイッチング
素子の構成に関する。
電子機器に用いられるパルス幅制御ＩＣ回路に関し、特
に補助電源を持つ場合のＰＷＭ制御ＩＣとスイッチング
素子の構成に関する。
【０００２】
【従来の技術】従来のスイッチング電源装置において
は、本出願人の提案にかかる実開平２−３７５９２号公
報に開示されているように、出力電圧安定化回路を有す
る主コンバータと、リンギング・チョーク・コンバータ
（ＲＣＣ電源）等の簡易な回路構成の補助コンバータと
を組み合わせた回路が知られている。主コンバータの容
量は数百Ｗ程度であるのに対して、補助コンバータの容
量は数Ｗ程度である。
は、本出願人の提案にかかる実開平２−３７５９２号公
報に開示されているように、出力電圧安定化回路を有す
る主コンバータと、リンギング・チョーク・コンバータ
（ＲＣＣ電源）等の簡易な回路構成の補助コンバータと
を組み合わせた回路が知られている。主コンバータの容
量は数百Ｗ程度であるのに対して、補助コンバータの容
量は数Ｗ程度である。
【０００３】
【発明が解決しようとする課題】しかし、補助コンバー
タであっても独立したコンバータであることに変わりは
なく、スイッチング素子やその制御回路等が必要であ
り、たとえ数Ｗといえども主コンバータに劣らない程の
部品点数を必要とする。従って、補助コンバータの一次
側回路の価格及びプリント基板上の実装面積が、電源装
置全体に占める割合はかなりの大きさになるという課題
があった。また補助コンバータ用のスイッチング素子に
は高耐圧が必要とされるため、必要以上の電流定格を持
つ大型パッケージのＦＥＴやトランジスタを採用し、原
価低減の要請から再考すべきという課題があった。
タであっても独立したコンバータであることに変わりは
なく、スイッチング素子やその制御回路等が必要であ
り、たとえ数Ｗといえども主コンバータに劣らない程の
部品点数を必要とする。従って、補助コンバータの一次
側回路の価格及びプリント基板上の実装面積が、電源装
置全体に占める割合はかなりの大きさになるという課題
があった。また補助コンバータ用のスイッチング素子に
は高耐圧が必要とされるため、必要以上の電流定格を持
つ大型パッケージのＦＥＴやトランジスタを採用し、原
価低減の要請から再考すべきという課題があった。
【０００４】本発明は上述の課題を解決したもので、ス
イッチング電源の大幅な低価格化、高実装密度化、高信
頼化を図ることができるパルス幅制御ＩＣ回路を提供す
ることを目的とする。
イッチング電源の大幅な低価格化、高実装密度化、高信
頼化を図ることができるパルス幅制御ＩＣ回路を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成する請
求項１記載のパルス幅制御ＩＣ回路は、ＩＣ外部の主ス
イッチ５０のオンオフを制御する主制御回路１０と、内
蔵ＭＯＳＦＥＴ４０と、こＭＯＳＦＥＴのオンオフを制
御する補助制御回路２０を、一つのチップ上に構成する
ことを特徴としている。
求項１記載のパルス幅制御ＩＣ回路は、ＩＣ外部の主ス
イッチ５０のオンオフを制御する主制御回路１０と、内
蔵ＭＯＳＦＥＴ４０と、こＭＯＳＦＥＴのオンオフを制
御する補助制御回路２０を、一つのチップ上に構成する
ことを特徴としている。
【０００６】請求項１記載の構成によれば、主制御回路
は主スイッチの駆動を制御するもので、例えばパルス幅
制御方式により主スイッチの出力電圧を負荷電流によら
ず安定化している。補助制御回路は内蔵ＭＯＳＦＥＴを
駆動するもので、例えばパルス幅制御方式により内蔵Ｍ
ＯＳＦＥＴの出力電圧を安定化している。半導体の製造
技術を駆使することで、主制御回路と補助制御回路、並
びにＭＯＳＦＥＴを１チップ上に構成している。
は主スイッチの駆動を制御するもので、例えばパルス幅
制御方式により主スイッチの出力電圧を負荷電流によら
ず安定化している。補助制御回路は内蔵ＭＯＳＦＥＴを
駆動するもので、例えばパルス幅制御方式により内蔵Ｍ
ＯＳＦＥＴの出力電圧を安定化している。半導体の製造
技術を駆使することで、主制御回路と補助制御回路、並
びにＭＯＳＦＥＴを１チップ上に構成している。
【０００７】請求項２では、主制御回路がＰＷＭコンパ
レータと主スイッチドライバを有する点を明確にしてい
る。これにより、主スイッチの出力電圧を所定の設定値
に安定化する帰還ループが構成される。請求項３では、
主制御回路が最大電流リミット回路を有する点を明確に
している。これにより、主スイッチの過電流保護を行っ
ている。請求項４では、オアゲートとＰＷＭラッチ回路
を有する点が明確にされている。オアゲートにより、Ｐ
ＷＭコンパレータと最大電流リミット回路が帰還ループ
に旨く導入される。
レータと主スイッチドライバを有する点を明確にしてい
る。これにより、主スイッチの出力電圧を所定の設定値
に安定化する帰還ループが構成される。請求項３では、
主制御回路が最大電流リミット回路を有する点を明確に
している。これにより、主スイッチの過電流保護を行っ
ている。請求項４では、オアゲートとＰＷＭラッチ回路
を有する点が明確にされている。オアゲートにより、Ｐ
ＷＭコンパレータと最大電流リミット回路が帰還ループ
に旨く導入される。
【０００８】請求項５では、補助制御回路が誤差アンプ
とＰＷＭコンパレータと内蔵ＦＥＴドライバを有する点
を明確にしている。これにより、内蔵ＭＯＳＦＥＴの出
力電圧を所定の設定値に安定化する帰還ループが構成さ
れる。請求項６では、補助制御回路が最大電流リミット
回路を有する点を明確にしている。これにより、内蔵Ｍ
ＯＳＦＥＴの過電流保護を行っている。請求項７では、
オアゲートとＰＷＭラッチ回路を有する点が明確にされ
ている。オアゲートにより、ＰＷＭコンパレータと最大
電流リミット回路が帰還ループに旨く導入される。
とＰＷＭコンパレータと内蔵ＦＥＴドライバを有する点
を明確にしている。これにより、内蔵ＭＯＳＦＥＴの出
力電圧を所定の設定値に安定化する帰還ループが構成さ
れる。請求項６では、補助制御回路が最大電流リミット
回路を有する点を明確にしている。これにより、内蔵Ｍ
ＯＳＦＥＴの過電流保護を行っている。請求項７では、
オアゲートとＰＷＭラッチ回路を有する点が明確にされ
ている。オアゲートにより、ＰＷＭコンパレータと最大
電流リミット回路が帰還ループに旨く導入される。
【０００９】請求項８記載のパルス幅制御ＩＣ回路は、
ＩＣ外部の主スイッチ５０のオンオフを制御する電流制
御式の主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、内
蔵ＭＯＳＦＥＴのオンオフを制御する電流制御式の補助
制御回路２０を、一つのチップ上に構成することを特徴
としている。電流制御型では一次遅れ系の制御系となる
ので、特に内蔵ＭＯＳＦＥＴの制御回路を構成する際
に、非常に安定な制御系となるため、デバイスとしての
信頼性が向上する。これに対して、電圧制御型では二次
遅れ系の制御系となるので、一次遅れ系の制御系に比較
して制御系の安定性が良好でない。
ＩＣ外部の主スイッチ５０のオンオフを制御する電流制
御式の主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、内
蔵ＭＯＳＦＥＴのオンオフを制御する電流制御式の補助
制御回路２０を、一つのチップ上に構成することを特徴
としている。電流制御型では一次遅れ系の制御系となる
ので、特に内蔵ＭＯＳＦＥＴの制御回路を構成する際
に、非常に安定な制御系となるため、デバイスとしての
信頼性が向上する。これに対して、電圧制御型では二次
遅れ系の制御系となるので、一次遅れ系の制御系に比較
して制御系の安定性が良好でない。
【００１０】請求項９では、主制御回路が電流検出コン
パレータと主スイッチドライバを有する点を明確にして
いる。これにより、主スイッチの出力電圧を所定の設定
値に安定化する帰還ループが構成される。請求項１０で
は、主制御回路が最大電流リミット回路を有する点を明
確にしている。これにより、主スイッチのドレイン電流
最大値が制限される。請求項１１では、補助制御回路が
電流検出コンパレータと内蔵ＦＥＴドライバを有する点
を明確にしている。これにより、内蔵ＭＯＳＦＥＴの出
力電圧を所定の設定値に安定化する帰還ループが構成さ
れる。請求項１２では、補助制御回路が最大電流リミッ
ト回路を有する点を明確にしている。これにより、内蔵
ＭＯＳＦＥＴのドレイン電流最大値が制限される。
パレータと主スイッチドライバを有する点を明確にして
いる。これにより、主スイッチの出力電圧を所定の設定
値に安定化する帰還ループが構成される。請求項１０で
は、主制御回路が最大電流リミット回路を有する点を明
確にしている。これにより、主スイッチのドレイン電流
最大値が制限される。請求項１１では、補助制御回路が
電流検出コンパレータと内蔵ＦＥＴドライバを有する点
を明確にしている。これにより、内蔵ＭＯＳＦＥＴの出
力電圧を所定の設定値に安定化する帰還ループが構成さ
れる。請求項１２では、補助制御回路が最大電流リミッ
ト回路を有する点を明確にしている。これにより、内蔵
ＭＯＳＦＥＴのドレイン電流最大値が制限される。
【００１１】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す回路図である。図
において、パルス幅制御ＩＣ回路は、主コンバータ部１
０、補助コンバータ部２０、共通部３０、内蔵ＭＯＳＦ
ＥＴ４０を有すると共に、外付け部品として抵抗Ｒ２、
Ｒ３、ＲＴ、コンデンサＣＴ、トランスＴ２、フォトカ
プラ等を有している。さらに主スイッチ５０としてＦＥ
Ｔを有している。
する。図１は本発明の一実施例を示す回路図である。図
において、パルス幅制御ＩＣ回路は、主コンバータ部１
０、補助コンバータ部２０、共通部３０、内蔵ＭＯＳＦ
ＥＴ４０を有すると共に、外付け部品として抵抗Ｒ２、
Ｒ３、ＲＴ、コンデンサＣＴ、トランスＴ２、フォトカ
プラ等を有している。さらに主スイッチ５０としてＦＥ
Ｔを有している。
【００１２】主コンバータ部１０は、ＰＷＭコンパレー
タ１１、最大電流リミット回路１２、ＰＷＭラッチ回路
１４、主スイッチドライバ１５を有している。ＰＷＭコ
ンパレータ１１は、ＩＣの帰還端子ＦＢに入力された信
号と発振器回路３２からの鋸波とを比較して、ＦＢ端子
信号に応じたデューティー比のパルス信号を生成する。
ＩＣの帰還端子ＦＢには、フォトカプラ５５が接続され
ており、主スイッチ５０の二次側にある誤差増幅器から
のフィードバック信号が入力される。ＩＣの帰還端子Ｆ
Ｂと、ＰＷＭコンパレータ１１のプラス端子の間は、プ
ルアップ抵抗Ｒ１により電位がバイアスされている。
タ１１、最大電流リミット回路１２、ＰＷＭラッチ回路
１４、主スイッチドライバ１５を有している。ＰＷＭコ
ンパレータ１１は、ＩＣの帰還端子ＦＢに入力された信
号と発振器回路３２からの鋸波とを比較して、ＦＢ端子
信号に応じたデューティー比のパルス信号を生成する。
ＩＣの帰還端子ＦＢには、フォトカプラ５５が接続され
ており、主スイッチ５０の二次側にある誤差増幅器から
のフィードバック信号が入力される。ＩＣの帰還端子Ｆ
Ｂと、ＰＷＭコンパレータ１１のプラス端子の間は、プ
ルアップ抵抗Ｒ１により電位がバイアスされている。
【００１３】最大電流リミット回路１２は、主スイッチ
のドレイン電流Ｉｓを抵抗Ｒ３で検出し、リミット値Ｖ
LMT1を超えると、ＰＷＭラッチ回路１４をリセットして
次のサイクルまで主スイッチドライバ１５をオフして、
過電流保護を行う。オアゲート１３は、ＰＷＭコンパレ
ータ１１と最大電流リミット回路１２の出力信号の論理
和をとって、主スイッチドライバ１５に送る。ＰＷＭラ
ッチ回路１４は、リセット端子Ｒにオアゲート１３の出
力信号が入力され、セット端子Ｓには発振器回路３２か
らのブリンキングパルスが入力され、Ｑ端子の出力信号
は主スイッチドライバ１５に入力される。
のドレイン電流Ｉｓを抵抗Ｒ３で検出し、リミット値Ｖ
LMT1を超えると、ＰＷＭラッチ回路１４をリセットして
次のサイクルまで主スイッチドライバ１５をオフして、
過電流保護を行う。オアゲート１３は、ＰＷＭコンパレ
ータ１１と最大電流リミット回路１２の出力信号の論理
和をとって、主スイッチドライバ１５に送る。ＰＷＭラ
ッチ回路１４は、リセット端子Ｒにオアゲート１３の出
力信号が入力され、セット端子Ｓには発振器回路３２か
らのブリンキングパルスが入力され、Ｑ端子の出力信号
は主スイッチドライバ１５に入力される。
【００１４】主スイッチドライバ１５は、発振器回路３
２からのブリンキングパルスに同期してＨになり、ＰＷ
Ｍコンパレータ１１がＰＷＭラッチ回路１３をリセット
したところでＬになる。従って、主スイッチ５０は、Ｆ
Ｂ端子電圧が低下するとオンデューティーが大きくなる
ように制御される。インバータ１６は、主スイッチドラ
イバ１５の出力信号に応じてＯＵＴ端子から抵抗Ｒ２を
介して主スイッチ５０を駆動すると共に、駆動用電力Ｖ
ccは正電圧端子Ｖcより受け、グランド端子ＰGndより接
地されている。
２からのブリンキングパルスに同期してＨになり、ＰＷ
Ｍコンパレータ１１がＰＷＭラッチ回路１３をリセット
したところでＬになる。従って、主スイッチ５０は、Ｆ
Ｂ端子電圧が低下するとオンデューティーが大きくなる
ように制御される。インバータ１６は、主スイッチドラ
イバ１５の出力信号に応じてＯＵＴ端子から抵抗Ｒ２を
介して主スイッチ５０を駆動すると共に、駆動用電力Ｖ
ccは正電圧端子Ｖcより受け、グランド端子ＰGndより接
地されている。
【００１５】補助コンバータ部２０は、誤差アンプ２
１、ＰＷＭコンパレータ２２、最大電流リミット回路２
３、ＰＷＭラッチ回路２５及び保護回路２６を有してい
る。誤差アンプ２１は、正電源電圧Ｖccを分圧抵抗Ｒ
４，Ｒ５で分圧してプラス端子に入力し、マイナス端子
の基準電源電圧Ｖref2と比較をして、誤差増幅を行い、
しきい値電圧ＶthとしてＰＷＭコンパレータ２２のプラ
ス端子に送っている。ここでは、低電圧誤動作防止回路
３３により起動前にスイッチＳＷを開いて、正電源電圧
Ｖccから分圧抵抗Ｒ４，Ｒ５を切り離しておくことで、
低スタンバイ電流としている。
１、ＰＷＭコンパレータ２２、最大電流リミット回路２
３、ＰＷＭラッチ回路２５及び保護回路２６を有してい
る。誤差アンプ２１は、正電源電圧Ｖccを分圧抵抗Ｒ
４，Ｒ５で分圧してプラス端子に入力し、マイナス端子
の基準電源電圧Ｖref2と比較をして、誤差増幅を行い、
しきい値電圧ＶthとしてＰＷＭコンパレータ２２のプラ
ス端子に送っている。ここでは、低電圧誤動作防止回路
３３により起動前にスイッチＳＷを開いて、正電源電圧
Ｖccから分圧抵抗Ｒ４，Ｒ５を切り離しておくことで、
低スタンバイ電流としている。
【００１６】ＰＷＭコンパレータ２２は、しきい値電圧
Ｖthと発振器回路３２からの鋸波とを比較して、しきい
値電圧Ｖthに応じたデューティー比のパルス信号を生成
する。最大電流リミット回路２３は、ＭＯＳＦＥＴのマ
ルチソースから検出したドレイン電流が、最大値リミッ
ト値ＶLMT2を超えると、ＰＷＭラッチ回路２５をリセッ
トして次のサイクルまで内蔵ＦＥＴドライバ２７をオフ
して、過電流保護を行う。オアゲート２４は、ＰＷＭコ
ンパレータ２２と最大電流リミット回路２３の出力信号
の論理和をとって、内蔵ＦＥＴドライバ２７に送る。Ｐ
ＷＭラッチ回路２５は、リセット端子Ｒにオアゲート２
４の出力信号が入力され、セット端子Ｓには発振器回路
３２からのブリンキングパルスが入力され、Ｑ端子の出
力信号は内蔵ＦＥＴドライバ２７に入力される。
Ｖthと発振器回路３２からの鋸波とを比較して、しきい
値電圧Ｖthに応じたデューティー比のパルス信号を生成
する。最大電流リミット回路２３は、ＭＯＳＦＥＴのマ
ルチソースから検出したドレイン電流が、最大値リミッ
ト値ＶLMT2を超えると、ＰＷＭラッチ回路２５をリセッ
トして次のサイクルまで内蔵ＦＥＴドライバ２７をオフ
して、過電流保護を行う。オアゲート２４は、ＰＷＭコ
ンパレータ２２と最大電流リミット回路２３の出力信号
の論理和をとって、内蔵ＦＥＴドライバ２７に送る。Ｐ
ＷＭラッチ回路２５は、リセット端子Ｒにオアゲート２
４の出力信号が入力され、セット端子Ｓには発振器回路
３２からのブリンキングパルスが入力され、Ｑ端子の出
力信号は内蔵ＦＥＴドライバ２７に入力される。
【００１７】保護回路２６は、シットダウンラッチ回路
２６２、過熱保護回路２６４、過電圧保護回路２６６を
有している。過電圧保護回路２６６は、正電源電圧Ｖcc
に過電圧が発生すると、シットダウンラッチ回路２６２
をセットして、内蔵ＦＥＴドライバ２７と主スイッチド
ライバ１５の双方をシャットダウンする。過熱保護回路
２６４は、チップのジャンクション温度が遮断温度に達
した場合も、主スイッチドライバ１５と内蔵ＦＥＴドラ
イバ２７の双方をシャットダウンする。シットダウンラ
ッチ回路２６２は、正電源電圧Ｖccがストップ電圧以下
となることでリセットされる。
２６２、過熱保護回路２６４、過電圧保護回路２６６を
有している。過電圧保護回路２６６は、正電源電圧Ｖcc
に過電圧が発生すると、シットダウンラッチ回路２６２
をセットして、内蔵ＦＥＴドライバ２７と主スイッチド
ライバ１５の双方をシャットダウンする。過熱保護回路
２６４は、チップのジャンクション温度が遮断温度に達
した場合も、主スイッチドライバ１５と内蔵ＦＥＴドラ
イバ２７の双方をシャットダウンする。シットダウンラ
ッチ回路２６２は、正電源電圧Ｖccがストップ電圧以下
となることでリセットされる。
【００１８】内蔵ＦＥＴドライバ２７は、内蔵ＭＯＳＦ
ＥＴ４０を駆動するもので、発振器回路３２からのブリ
ンキングパルスがＰＷＭラッチ回路２５をセットする
と、内蔵ＭＯＳＦＥＴ４０をターンオンする。また、Ｐ
ＷＭコンパレータ２２がＰＷＭラッチ回路２５をリセッ
トすると、内蔵ＦＥＴドライバ２７が内蔵ＭＯＳＦＥＴ
４０をターンオフする。ブリンキングパルスとＰＷＭコ
ンパレータ２２の出力パルスは同期しており、誤差アン
プ２１の出力するしきい値電圧Ｖthが低い場合に、オン
デューティーが大きくなるように内蔵ＭＯＳＦＥＴ４０
は制御される。
ＥＴ４０を駆動するもので、発振器回路３２からのブリ
ンキングパルスがＰＷＭラッチ回路２５をセットする
と、内蔵ＭＯＳＦＥＴ４０をターンオンする。また、Ｐ
ＷＭコンパレータ２２がＰＷＭラッチ回路２５をリセッ
トすると、内蔵ＦＥＴドライバ２７が内蔵ＭＯＳＦＥＴ
４０をターンオフする。ブリンキングパルスとＰＷＭコ
ンパレータ２２の出力パルスは同期しており、誤差アン
プ２１の出力するしきい値電圧Ｖthが低い場合に、オン
デューティーが大きくなるように内蔵ＭＯＳＦＥＴ４０
は制御される。
【００１９】内蔵ＭＯＳＦＥＴ４０は、スイッチングデ
バイスとして使用されるパワーＭＯＳＦＥＴで、制御回
路と同じチップに搭載され、ＡＣ入力電源に使用できる
充分な高耐圧を持っている。マルチソース或いはオン抵
抗を使って、ドレイン電流を検出することができる。こ
こでは、マルチソースの接地抵抗Ｒ６と、抵抗Ｒ７とコ
ンデンサＣ２のＣＲ回路を用いて、ドレイン電流が最大
電流リミット回路２３に送られる。
バイスとして使用されるパワーＭＯＳＦＥＴで、制御回
路と同じチップに搭載され、ＡＣ入力電源に使用できる
充分な高耐圧を持っている。マルチソース或いはオン抵
抗を使って、ドレイン電流を検出することができる。こ
こでは、マルチソースの接地抵抗Ｒ６と、抵抗Ｒ７とコ
ンデンサＣ２のＣＲ回路を用いて、ドレイン電流が最大
電流リミット回路２３に送られる。
【００２０】共通部３０は、予備電源回路３１、発振器
回路３２、低電圧誤動作防止回路３３並びに基準電圧回
路３４を有しており、主コンバータ部１０と補助コンバ
ータ部２０に共通に設けられている。予備電源回路３１
は、ＩＣの起動時またはシャッダウンしたときにドレイ
ン端子ＤＲから正電源電圧端子ＶccのコンデンサＣ１に
電流を供給し、正電源電圧Ｖccを一定電圧に制御するも
ので、プリレギュレータとも呼ばれている。発振器回路
３２は、ＰＷＭラッチ回路１４，２５をセットする為の
ブリンキングパルス、ＰＷＭコンパレータ１１，２２が
パルス幅を決定するのに用いる鋸波、主スイッチドライ
バ１５と内蔵ＦＥＴドライバ２７の最大オンデューティ
ーを設定するパルス波を発生する。これらの信号は同期
しており、周波数はＲＴ端子に接続される抵抗５２の抵
抗値と、ＣＴ端子に接続されるコンデンサ５３の容量値
から定まる。
回路３２、低電圧誤動作防止回路３３並びに基準電圧回
路３４を有しており、主コンバータ部１０と補助コンバ
ータ部２０に共通に設けられている。予備電源回路３１
は、ＩＣの起動時またはシャッダウンしたときにドレイ
ン端子ＤＲから正電源電圧端子ＶccのコンデンサＣ１に
電流を供給し、正電源電圧Ｖccを一定電圧に制御するも
ので、プリレギュレータとも呼ばれている。発振器回路
３２は、ＰＷＭラッチ回路１４，２５をセットする為の
ブリンキングパルス、ＰＷＭコンパレータ１１，２２が
パルス幅を決定するのに用いる鋸波、主スイッチドライ
バ１５と内蔵ＦＥＴドライバ２７の最大オンデューティ
ーを設定するパルス波を発生する。これらの信号は同期
しており、周波数はＲＴ端子に接続される抵抗５２の抵
抗値と、ＣＴ端子に接続されるコンデンサ５３の容量値
から定まる。
【００２１】低電圧誤動作防止回路３３は、正電源電圧
Ｖccが低いときにＩＣの誤動作を防止する働きをするも
ので、ＵＶＬＯ回路と表示している。即ち、正電源電圧
Ｖccがあるストップ電圧以下であればＩＣの動作を停止
させ、全てのステータスの初期化を行う。また正電源電
圧Ｖccがあるスタート電圧以上に回復すると、予備電源
回路３１を正電源電圧端子Ｖccから切り離し、ＩＣの動
作を開始させる。基準電圧回路３４は、アナログＩＣ回
路に汎用されているバンドギャップを用いた基準電圧の
発生回路である。
Ｖccが低いときにＩＣの誤動作を防止する働きをするも
ので、ＵＶＬＯ回路と表示している。即ち、正電源電圧
Ｖccがあるストップ電圧以下であればＩＣの動作を停止
させ、全てのステータスの初期化を行う。また正電源電
圧Ｖccがあるスタート電圧以上に回復すると、予備電源
回路３１を正電源電圧端子Ｖccから切り離し、ＩＣの動
作を開始させる。基準電圧回路３４は、アナログＩＣ回
路に汎用されているバンドギャップを用いた基準電圧の
発生回路である。
【００２２】このように構成された装置の動作を次に説
明する。主コンバータ部１０は、主スイッチ５０をスイ
ッチング素子とするＰＷＭ型スイッチング電源におい
て、出力電圧を安定化する制御回路として動作する。即
ち、ＰＷＭ型スイッチング電源の出力電圧は、ＩＣの帰
還端子ＦＢにフォトカプラ５５を介して入力される。こ
の帰還電圧に応じたデューティー比のパルス幅信号が、
ＰＷＭコンパレータ１１よりオアゲート１３、ＰＷＭラ
ッチ回路１４を介して主スイッチドライバ１５に送られ
る。そして、インバータ１６を介して、主スイッチドラ
イバ１５の駆動信号が主スイッチ５０をスイッチングす
る。
明する。主コンバータ部１０は、主スイッチ５０をスイ
ッチング素子とするＰＷＭ型スイッチング電源におい
て、出力電圧を安定化する制御回路として動作する。即
ち、ＰＷＭ型スイッチング電源の出力電圧は、ＩＣの帰
還端子ＦＢにフォトカプラ５５を介して入力される。こ
の帰還電圧に応じたデューティー比のパルス幅信号が、
ＰＷＭコンパレータ１１よりオアゲート１３、ＰＷＭラ
ッチ回路１４を介して主スイッチドライバ１５に送られ
る。そして、インバータ１６を介して、主スイッチドラ
イバ１５の駆動信号が主スイッチ５０をスイッチングす
る。
【００２３】過負荷防止のためには、最大電流リミット
回路１２が主スイッチ５０のドレイン電流を検出して、
オアゲート１３とＰＷＭラッチ回路１４を介して主スイ
ッチドライバ１５をオフする。また、過熱保護回路２６
４や過電圧保護回路２６６が動作したときも、シャット
ダウン信号Ｓ／Ｄにより主スイッチドライバ１５をオフ
する。さらに、低電圧誤動作防止回路３３により、正電
源電圧Ｖccがあるストップ電圧以下であれば主スイッチ
ドライバ１５をオフして、全てのステータスの初期化を
行う。
回路１２が主スイッチ５０のドレイン電流を検出して、
オアゲート１３とＰＷＭラッチ回路１４を介して主スイ
ッチドライバ１５をオフする。また、過熱保護回路２６
４や過電圧保護回路２６６が動作したときも、シャット
ダウン信号Ｓ／Ｄにより主スイッチドライバ１５をオフ
する。さらに、低電圧誤動作防止回路３３により、正電
源電圧Ｖccがあるストップ電圧以下であれば主スイッチ
ドライバ１５をオフして、全てのステータスの初期化を
行う。
【００２４】補助コンバータ部２０は、内蔵ＭＯＳＦＥ
Ｔ４０をスイッチング素子とする補助電源において、出
力電圧を安定化する制御回路として動作する。即ち、補
助電源の出力電圧たる正電源電圧Ｖccは、スイッチＳＷ
と分圧抵抗Ｒ４，Ｒ５を介して誤差アンプ２１に入力さ
れる。この正電源電圧Ｖccに応じたデューティー比のパ
ルス幅信号が、ＰＷＭコンパレータ２２よりオアゲート
２４、ＰＷＭラッチ回路２５を介して内蔵ＦＥＴドライ
バ２７に送られる。そして、内蔵ＦＥＴドライバ２７の
駆動信号が内蔵ＭＯＳＦＥＴ４０をスイッチングする。
過負荷防止のための最大電流リミット回路２３、過熱保
護回路２６４、過電圧保護回路２６６、低電圧誤動作防
止回路３３の動作については、主コンバータ部１０の場
合と同様である。
Ｔ４０をスイッチング素子とする補助電源において、出
力電圧を安定化する制御回路として動作する。即ち、補
助電源の出力電圧たる正電源電圧Ｖccは、スイッチＳＷ
と分圧抵抗Ｒ４，Ｒ５を介して誤差アンプ２１に入力さ
れる。この正電源電圧Ｖccに応じたデューティー比のパ
ルス幅信号が、ＰＷＭコンパレータ２２よりオアゲート
２４、ＰＷＭラッチ回路２５を介して内蔵ＦＥＴドライ
バ２７に送られる。そして、内蔵ＦＥＴドライバ２７の
駆動信号が内蔵ＭＯＳＦＥＴ４０をスイッチングする。
過負荷防止のための最大電流リミット回路２３、過熱保
護回路２６４、過電圧保護回路２６６、低電圧誤動作防
止回路３３の動作については、主コンバータ部１０の場
合と同様である。
【００２５】続いて、本発明の第２の実施例について説
明する。図２は本発明の第２の実施例を示す回路図であ
る。図１の実施例と比較すると、制御回路に電流制御方
式を用いる点が特徴となっている。まず、発振器回路３
２については、ＰＷＭラッチ回路１４，２５をセットす
る為のブリンキングパルス、主スイッチドライバ１５と
内蔵ＦＥＴドライバ２７の最大オンデューティーを設定
するパルス波を発生する点は共通しているが、鋸波は存
在していない。
明する。図２は本発明の第２の実施例を示す回路図であ
る。図１の実施例と比較すると、制御回路に電流制御方
式を用いる点が特徴となっている。まず、発振器回路３
２については、ＰＷＭラッチ回路１４，２５をセットす
る為のブリンキングパルス、主スイッチドライバ１５と
内蔵ＦＥＴドライバ２７の最大オンデューティーを設定
するパルス波を発生する点は共通しているが、鋸波は存
在していない。
【００２６】そこで、主コンバータ部１０は、ＰＷＭラ
ッチ回路１４、主スイッチドライバ１５が図１と同様で
あるが、最大電流リミット回路１７と電流検出コンパレ
ータ１８が設けられ、ＰＷＭコンパレータ１１は存在し
ない。最大電流リミット回路１７では、ＩＣの帰還端子
ＦＢからの信号を、ダイオードＤ２と分圧抵抗Ｒ１０，
Ｒ１１を介して接地しており、抵抗Ｒ１１と並列にゼナ
ーダイオードＤ３が設けられている。電流検出コンパレ
ータ１８は、マイナス端子にゼナーダイオードＤ３から
の信号が送られ、プラス端子にＩｓ端子の主スイッチ５
０のドレイン電流を帰還している。
ッチ回路１４、主スイッチドライバ１５が図１と同様で
あるが、最大電流リミット回路１７と電流検出コンパレ
ータ１８が設けられ、ＰＷＭコンパレータ１１は存在し
ない。最大電流リミット回路１７では、ＩＣの帰還端子
ＦＢからの信号を、ダイオードＤ２と分圧抵抗Ｒ１０，
Ｒ１１を介して接地しており、抵抗Ｒ１１と並列にゼナ
ーダイオードＤ３が設けられている。電流検出コンパレ
ータ１８は、マイナス端子にゼナーダイオードＤ３から
の信号が送られ、プラス端子にＩｓ端子の主スイッチ５
０のドレイン電流を帰還している。
【００２７】補助コンバータ部２０は、誤差アンプ２
１、ＰＷＭラッチ回路２５及び保護回路２６は図１と同
様であるが、最大電流リミット回路２８と電流検出コン
パレータ２９は独自のものである。誤差アンプ２１で
は、図１に示す分圧抵抗Ｒ４，Ｒ５に加えて、出力端子
とプラス端子とを接続する帰還抵抗Ｒ１２が設けられて
おり、誤差増幅信号はしきい値電流値Ｉthとして出力さ
れる。最大電流リミット回路２８は、誤差アンプ２１の
出力端子に対して、ダイオードＤ４と分圧抵抗Ｒ１３，
Ｒ１４を介して接地しており、抵抗Ｒ１４と並列にゼナ
ーダイオードＤ５が設けられている。電流検出コンパレ
ータ２９は、プラス端子にゼナーダイオードＤ４からの
しきい値電流値Ｉth信号が送られ、マイナス端子に内蔵
ＭＯＳＦＥＴのマルチレートから検出したドレイン電流
を帰還している。
１、ＰＷＭラッチ回路２５及び保護回路２６は図１と同
様であるが、最大電流リミット回路２８と電流検出コン
パレータ２９は独自のものである。誤差アンプ２１で
は、図１に示す分圧抵抗Ｒ４，Ｒ５に加えて、出力端子
とプラス端子とを接続する帰還抵抗Ｒ１２が設けられて
おり、誤差増幅信号はしきい値電流値Ｉthとして出力さ
れる。最大電流リミット回路２８は、誤差アンプ２１の
出力端子に対して、ダイオードＤ４と分圧抵抗Ｒ１３，
Ｒ１４を介して接地しており、抵抗Ｒ１４と並列にゼナ
ーダイオードＤ５が設けられている。電流検出コンパレ
ータ２９は、プラス端子にゼナーダイオードＤ４からの
しきい値電流値Ｉth信号が送られ、マイナス端子に内蔵
ＭＯＳＦＥＴのマルチレートから検出したドレイン電流
を帰還している。
【００２８】このように構成された装置の動作を次に説
明する。主スイッチドライバ１５は、発振器回路３２か
らのブランキングパルスに同期してＨになり、ドレイン
電流が帰還端子ＦＢからの指令値まで達し、電流検出コ
ンパレータ１８がＰＷＭラッチ回路１４をリセットした
ところでＬになる。ここでは、最大電流リミット回路１
７によって、電流検出コンパレータ１８の反転入力端子
電圧を制限することによって、主スイッチ５０のドレイ
ン電流最大値を制限して、過電流保護を行っている。
明する。主スイッチドライバ１５は、発振器回路３２か
らのブランキングパルスに同期してＨになり、ドレイン
電流が帰還端子ＦＢからの指令値まで達し、電流検出コ
ンパレータ１８がＰＷＭラッチ回路１４をリセットした
ところでＬになる。ここでは、最大電流リミット回路１
７によって、電流検出コンパレータ１８の反転入力端子
電圧を制限することによって、主スイッチ５０のドレイ
ン電流最大値を制限して、過電流保護を行っている。
【００２９】内蔵ＭＯＳＦＥＴは、発振器回路３２から
のブランキングパルスに同期してターンオンし、ドレイ
ン電流がしきい値電流値Ｉthに達して電流検出コンパレ
ータ２９がＰＷＭラッチ回路２５をリセットすると、タ
ーンオフする。即ち、内蔵ＭＯＳＦＥＴは、ドレイン電
流が正電源電圧Ｖccと基準電圧Ｖref2の差を誤差増幅し
たしきい値電流値Ｉthに達する期間だけ、ターンオンす
るように制御される。ここでは、最大電流リミット回路
２８のゼナーダイオードＤ５によって、電流検出コンパ
レータ２９の反転入力端子電圧を制限することによっ
て、内蔵ＭＯＳＦＥＴのドレイン電流最大値を制限し
て、過電流保護を行っている。
のブランキングパルスに同期してターンオンし、ドレイ
ン電流がしきい値電流値Ｉthに達して電流検出コンパレ
ータ２９がＰＷＭラッチ回路２５をリセットすると、タ
ーンオフする。即ち、内蔵ＭＯＳＦＥＴは、ドレイン電
流が正電源電圧Ｖccと基準電圧Ｖref2の差を誤差増幅し
たしきい値電流値Ｉthに達する期間だけ、ターンオンす
るように制御される。ここでは、最大電流リミット回路
２８のゼナーダイオードＤ５によって、電流検出コンパ
レータ２９の反転入力端子電圧を制限することによっ
て、内蔵ＭＯＳＦＥＴのドレイン電流最大値を制限し
て、過電流保護を行っている。
【００３０】尚、上記実施例においては、パルス幅制御
ＩＣ回路の一実施例を示したものに過ぎず、従ってパル
ス幅制御回路といて通常使用されている機能を追加した
り、或いはこの実施例に設けてある機能を削除して構成
しても差し支えない。例えば、主スイッチ５０に過電流
が流れたときに動作するタイマーラッチ回路を追加して
もよく、また発振器回路３２の周波数を固定にするため
ＲＴ端子とＣＴ端子を削除してもよい。
ＩＣ回路の一実施例を示したものに過ぎず、従ってパル
ス幅制御回路といて通常使用されている機能を追加した
り、或いはこの実施例に設けてある機能を削除して構成
しても差し支えない。例えば、主スイッチ５０に過電流
が流れたときに動作するタイマーラッチ回路を追加して
もよく、また発振器回路３２の周波数を固定にするため
ＲＴ端子とＣＴ端子を削除してもよい。
【００３１】
【発明の効果】以上説明したように請求項１記載の本発
明によれば、ＩＣ外部の主スイッチ５０のオンオフを制
御する主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、こ
ＭＯＳＦＥＴのオンオフを制御する補助制御回路２０
を、一つのチップ上に構成しているので、従来十数点必
要であった補助電源のスイッチングデバイスとその制御
回路が一体化されるため、小型かつ低価格になる。補助
電源のスイッチングデバイスとして、必要以上に電流定
格や外形が大きいＭＯＳＦＥＴをしなくてすむという効
果がある。
明によれば、ＩＣ外部の主スイッチ５０のオンオフを制
御する主制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、こ
ＭＯＳＦＥＴのオンオフを制御する補助制御回路２０
を、一つのチップ上に構成しているので、従来十数点必
要であった補助電源のスイッチングデバイスとその制御
回路が一体化されるため、小型かつ低価格になる。補助
電源のスイッチングデバイスとして、必要以上に電流定
格や外形が大きいＭＯＳＦＥＴをしなくてすむという効
果がある。
【００３２】請求項８記載の本発明によれば、ＩＣ外部
の主スイッチ５０のオンオフを制御する電流制御式の主
制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、内蔵ＭＯＳ
ＦＥＴのオンオフを制御する電流制御式の補助制御回路
２０を、一つのチップ上に構成しているので、上述の効
果に加えて次の効果がある。即ち、電流制御型では一次
遅れ系の制御系となるので、特に内蔵ＭＯＳＦＥＴの制
御回路を構成する際に、非常に安定な制御系となるた
め、デバイスとしての信頼性が向上する。
の主スイッチ５０のオンオフを制御する電流制御式の主
制御回路１０と、内蔵ＭＯＳＦＥＴ４０と、内蔵ＭＯＳ
ＦＥＴのオンオフを制御する電流制御式の補助制御回路
２０を、一つのチップ上に構成しているので、上述の効
果に加えて次の効果がある。即ち、電流制御型では一次
遅れ系の制御系となるので、特に内蔵ＭＯＳＦＥＴの制
御回路を構成する際に、非常に安定な制御系となるた
め、デバイスとしての信頼性が向上する。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
１０ 主コンバータ部 ２０ 補助コンバータ部 ３０ 共通部 ４０ 内蔵ＭＯＳＦＥＴ ５０ 主スイッチ（外部ＭＯＳＦＥＴ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｍ 1/08 Ｈ０３Ｆ 3/45 Ｂ ３１１ Ｈ０１Ｌ 27/04 Ｄ Ｈ０３Ｆ 3/45 (72)発明者 大江 巧 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内
Claims (12)
- 【請求項１】ＩＣ外部の主スイッチ（５０）のオンオフ
を制御する主制御回路（１０）と、 内蔵ＭＯＳＦＥＴ（４０）と、 この内蔵ＭＯＳＦＥＴのオンオフを制御する補助制御回
路（２０）と、 を一つのチップ上に構成することを特徴とするパルス幅
制御ＩＣ回路。 - 【請求項２】前記主制御回路は、 ＩＣの帰還端子に入力された信号と鋸波とを比較して、
帰還端子信号に応じたデューティー比のパルス信号を生
成するＰＷＭコンパレータ（１１）と、 このＰＷＭコンパレータのパルス信号を入力して、帰還
端子電圧が低下するとオンデューティーが大きくなるよ
うに制御する主スイッチドライバ（１５）とを有し、 当該主スイッチドライバにより前記ＩＣ外部の主スイッ
チをオンオフし、この主スイッチによる出力電圧を前記
帰還端子信号として帰還することを特徴とする請求項１
記載のパルス幅制御ＩＣ回路。 - 【請求項３】前記主制御回路は、 前記ＩＣ外部の主スイッチの負荷電流を検出し、所定の
リミット値（ＶLMT1）を超えると、前記主スイッチドラ
イバをオフして、過電流保護を行う最大電流リミット回
路（１２）を設けたことを特徴とする請求項２記載のパ
ルス幅制御ＩＣ回路。 - 【請求項４】前記主制御回路は、 前記ＰＷＭコンパレータの出力信号と前記最大電流リミ
ット回路の出力信号の論理和をとるオアゲート（１３）
と、 このオアゲートの出力信号をリセット端子に入力し、セ
ット端子には発振器回路（３２）から送られるブランキ
ングパルスを入力し、Ｑ出力端子の信号を前記主スイッ
チドライバに出力するＰＷＭラッチ回路（１４）と、 を設けたことを特徴とする請求項３記載のパルス幅制御
ＩＣ回路。 - 【請求項５】前記補助制御回路は、 補助電源電圧（Ｖcc）と所定の基準電圧（Ｖref2）とを
比較して誤差信号を生成する誤差アンプ（２１）と、 この誤差アンプの出力する誤差増幅信号と鋸波とを比較
して、誤差増幅信号に応じたデューティー比のパルス信
号を生成するＰＷＭコンパレータ（２２）と、 このＰＷＭコンパレータのパルス信号を入力して、補助
電源電圧が低下するとオンデューティーが大きくなるよ
うに制御する内蔵ＦＥＴドライバ（２７）とを有し、 当該内蔵ＦＥＴドライバにより前記内蔵ＭＯＳＦＥＴを
オンオフし、この内蔵ＭＯＳＦＥＴによる出力電圧を前
記補助電源電圧として帰還することを特徴とする請求項
１記載のパルス幅制御ＩＣ回路。 - 【請求項６】前記補助制御回路は、 前記内蔵ＭＯＳＦＥＴの負荷電流を検出し、所定のリミ
ット値（ＶLMT2）を超えると、前記内蔵ＦＥＴドライバ
をオフして、過電流保護を行う最大電流リミット回路
（２３）を設けたことを特徴とする請求項５記載のパル
ス幅制御ＩＣ回路。 - 【請求項７】前記補助制御回路は、 前記ＰＷＭコンパレータの出力信号と前記最大電流リミ
ット回路の出力信号の論理和をとるオアゲート（２４）
と、 このオアゲートの出力信号をリセット端子に入力し、セ
ット端子には発振器回路（３２）から送られるブランキ
ングパルスを入力し、Ｑ出力端子の信号を前記内蔵ＦＥ
Ｔドライバに出力するＰＷＭラッチ回路（２５）と、 を設けたことを特徴とする請求項６記載のパルス幅制御
ＩＣ回路。 - 【請求項８】ＩＣ外部の主スイッチ（５０）のオンオフ
を制御する電流制御式の主制御回路（１０）と、 内蔵ＭＯＳＦＥＴ（４０）と、 この内蔵ＭＯＳＦＥＴのオンオフを制御する電流制御式
の補助制御回路（２０）と、 を一つのチップ上に構成することを特徴とするパルス幅
制御ＩＣ回路。 - 【請求項９】前記主制御回路は、 ＩＣの帰還端子に入力された主スイッチによる出力電圧
信号と、当該主スイッチの負荷電流信号とを比較して、
負荷電流信号が帰還端子ＦＢの出力電圧信号の指令値ま
で達したか判断する電流検出コンパレータ（１８）と、 この電流検出コンパレータのパルス信号を入力して、出
力電圧信号が低下するとオンデューティーが大きくなる
ように制御する主スイッチドライバ（１５）とを有し、 当該主スイッチドライバにより前記ＩＣ外部の主スイッ
チをオンオフすることを特徴とする請求項８記載のパル
ス幅制御ＩＣ回路。 - 【請求項１０】前記主制御回路は、 前記出力電圧信号の最大電圧を所定値に制限する最大電
流リミット回路（１７）を設け、 前記主スイッチのドレイン電流最大値を制限することを
特徴とする請求項９記載のパルス幅制御ＩＣ回路。 - 【請求項１１】前記補助制御回路は、 補助電源電圧（Ｖcc）と所定の基準電圧（Ｖref2）とを
比較して誤差信号を生成する誤差アンプ（２１）と、 この誤差アンプの出力する誤差増幅信号と、当該内蔵Ｍ
ＯＳＦＥＴの負荷電流信号とを比較して、負荷電流信号
が帰還端子ＦＢの出力電圧信号の指令値まで達したか判
断する電流検出コンパレータ（２９）と、 この電流検出コンパレータのパルス信号を入力して、補
助電源電圧が低下するとオンデューティーが大きくなる
ように制御する内蔵ＦＥＴドライバ（２７）とを有し、 当該内蔵ＦＥＴドライバにより前記内蔵ＭＯＳＦＥＴを
オンオフし、この内蔵ＭＯＳＦＥＴによる出力電圧補助
電源電圧として帰還することを特徴とする請求項８記載
のパルス幅制御ＩＣ回路。 - 【請求項１２】前記補助制御回路は、 前記電流検出コンパレータの誤差増幅信号の最大値を所
定値に制限する最大電流リミット回路（２８）を設け、 前記内蔵ＭＯＳＦＥＴのドレイン電流最大値を制限する
ことを特徴とする請求項１１記載のパルス幅制御ＩＣ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9171544A JPH1118425A (ja) | 1997-06-27 | 1997-06-27 | パルス幅制御ｉｃ回路 |
| US09/050,583 US6023178A (en) | 1997-04-09 | 1998-03-30 | Pulse width control IC circuit and switching power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9171544A JPH1118425A (ja) | 1997-06-27 | 1997-06-27 | パルス幅制御ｉｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1118425A true JPH1118425A (ja) | 1999-01-22 |
Family
ID=15925102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9171544A Pending JPH1118425A (ja) | 1997-04-09 | 1997-06-27 | パルス幅制御ｉｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1118425A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078274A1 (ja) * | 2007-12-14 | 2009-06-25 | Fuji Electric Device Technology Co., Ltd. | 集積回路および半導体装置 |
| JP2015050923A (ja) * | 2013-09-02 | 2015-03-16 | エルエス産電株式会社Lsis Co., Ltd. | ゲート駆動装置 |
| JP2016144310A (ja) * | 2015-02-02 | 2016-08-08 | 富士電機株式会社 | スイッチング電源装置 |
-
1997
- 1997-06-27 JP JP9171544A patent/JPH1118425A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078274A1 (ja) * | 2007-12-14 | 2009-06-25 | Fuji Electric Device Technology Co., Ltd. | 集積回路および半導体装置 |
| JP5104878B2 (ja) * | 2007-12-14 | 2012-12-19 | 富士電機株式会社 | 集積回路および半導体装置 |
| US8638160B2 (en) | 2007-12-14 | 2014-01-28 | Fuji Electric Co., Ltd. | Integrated circuit and semiconductor device |
| US9411346B2 (en) | 2007-12-14 | 2016-08-09 | Fuji Electric Co., Ltd. | Integrated circuit and semiconductor device |
| JP2015050923A (ja) * | 2013-09-02 | 2015-03-16 | エルエス産電株式会社Lsis Co., Ltd. | ゲート駆動装置 |
| JP2016144310A (ja) * | 2015-02-02 | 2016-08-08 | 富士電機株式会社 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459652A (en) | Boot strap circuit for power up control of power supplies | |
| US6208538B1 (en) | PWM control apparatus | |
| JP5056055B2 (ja) | スイッチング電源制御用集積回路およびスイッチング電源装置 | |
| EP1239573B1 (en) | Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system | |
| EP1952519B1 (en) | Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof | |
| US7119524B2 (en) | Control of DC/DC converters having synchronous rectifiers | |
| US8482938B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| US7782638B2 (en) | Switching power supply device, semiconductor device, and control method | |
| US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
| US7714555B2 (en) | Switching regulation device and related method with over-current protection | |
| KR101228354B1 (ko) | 전력 과부하 검출 방법 및 이를 위한 구조 | |
| US8384366B2 (en) | System and method for providing stable control for power systems | |
| US5926383A (en) | Integrated protection circuit for a power converter and method of operation thereof | |
| JP4853182B2 (ja) | 非安定絶縁型ｄｃ−ｄｃコンバータおよび電源装置 | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US6392906B2 (en) | Circuit and method for a pulse width modulated | |
| EP1196981A2 (en) | Control of dc/dc converters having synchronous rectifiers | |
| US5724235A (en) | Overcurrent protecting device for use in DC--DC converter | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| US6256179B1 (en) | Switching power supply apparatus | |
| JPH03159561A (ja) | スイツチングレギユレータ用回路装置 | |
| JPH1118425A (ja) | パルス幅制御ｉｃ回路 | |
| KR950007463B1 (ko) | 스위칭모드 전원공급장치의 전류검출회로 | |
| JP3470695B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP3134913B2 (ja) | スイッチングデバイス |