KR101501709B1 - 중공 패키지를 구비한 패키징 시스템 - Google Patents

중공 패키지를 구비한 패키징 시스템 Download PDF

Info

Publication number
KR101501709B1
KR101501709B1 KR1020080061964A KR20080061964A KR101501709B1 KR 101501709 B1 KR101501709 B1 KR 101501709B1 KR 1020080061964 A KR1020080061964 A KR 1020080061964A KR 20080061964 A KR20080061964 A KR 20080061964A KR 101501709 B1 KR101501709 B1 KR 101501709B1
Authority
KR
South Korea
Prior art keywords
terminal leads
compound
cover
cavity
micro
Prior art date
Application number
KR1020080061964A
Other languages
English (en)
Other versions
KR20080114627A (ko
Inventor
지그문드 라미레즈 카마초
헨리 데스칼조 바산
라이오넬 치엔 후이 테이
제프리 디. 푼잘란
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080114627A publication Critical patent/KR20080114627A/ko
Application granted granted Critical
Publication of KR101501709B1 publication Critical patent/KR101501709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 패키징 방법(2200)은, 단자 리드(104)를 형성하는 단계; 화합물(108)로 단자 리드(104)를 부분적으로 캡슐화하여 캐비티(110)를 구성하는 단계; 집적 회로 소자(112), 미세-기전 시스템(112), 미세-기계 시스템, 또는 이들의 조합체를 캐비티(110) 내에 부착하는 단계; 및 캐비티(110)를 덮도록 커버(120)를 단자 리드(104)에 접합하는 단계를 포함한다.
패키징 시스템, 집적 회로, 미세-기전 시스템, 단자 리드, 화합물, 캐비티, 커버

Description

중공 패키지를 구비한 패키징 시스템{PACKAGING SYSTEM WITH HOLLOW PACKAGE}
본 발명은 일반적으로 집적 회로 패키징에 관한 것으로, 보다 구체적으로는 집적 회로와 미세-기전 시스템(micro-electromechanical systems)을 패키징하기 위한 시스템에 관한 것이다.
휴대 전화, 디지털 기록 장치 및 개인용 오디오 재생기와 같은 고집적 분야에서는, 미세-기전 시스템과 집적 회로가 중요한 역할을 한다. 이러한 초소형 소자는 극히 작은 형상 인자(form factor)를 달성하기 위한 기능 통합을 가능하게 한다.
MEMS 소자는, 널리 확립된 2가지 기술인 벌크 미세-가공 또는 표면 미세-가공의 이용에 의하여, 전형적으로 실리콘 웨이퍼 상에 제조된다. 두 방법에 있어서, MEM 소자는, 표준 IC형 제조 설비를 사용하여 실리콘 웨이퍼 상에 제조된다. 웨이퍼가 처리되면, 웨이퍼는 절단되어 개개의 다이를 형성한다. 이러한 MEMS 다이는 (CMOS 상에) 전자 구성요소와 함께 집적될 수 있거나 집적되지 않을 수도 있다. 다이가 개별화(singulation)되면, IC 패키지와 유사한 소정 형태의 패키지로 패키징 되어야 한다. 이 패키지는 궁극적으로는, 휴대 전화와 같은 전체 시스템의 일부로서 소켓 내에 삽입되거나 인쇄 회로 보드(PCB)에 접합된다. 이러한 패키지는, 진공 패키지 요건을 포함하여 MEMS 형태와 용도에 따라서 상당히 정교할 수 있다. 또한, 많은 MEMS 소자는 작동 중에 움직일 필요가 있기 때문에, 패키지는 이러한 움직임을 가능하게 하는 캐비티(cavity)를 제공하여야 한다.
이러한 유형의 MEMS 패키징 방법에 있어서의 하나의 문제점은, 패키지가 전체 MEMS 소자 비용의 상당 부분을 차지한다는 것이며, 전체 비용의 30% 내지 70% 정도를 차지한다. 따라서 패키징 비용은, 휴대 전화 시장과 같은 가격에 민감한 시장에 그와 같은 MEMS 소자가 진출할 가능성에 상당한 영향을 미칠 수 있다.
기존의 MEMS 패키징에 있어서의 다른 문제점은, MEMS 패키지와 나머지 시스템 사이의 전기 접속과 관련된 고유의 소음이다. 패키지에 내장된 MEMS와 회로의 연결과 관련된 접합, 배선 및 전기 접속은, 잡음 또는 낮은 증폭 신호를 야기하는 임피던스 부정합(impedance mismatch)을 필연적으로 증가시킨다.
그러나, 패키징 문제가 해결될 수만 있다면, MEMS 기술은 신기술에 대해 성숙기에 접어든 시장 내에서 휴대폰과 같은 시스템에 가치를 부가할 수 있다는 점이 점차 입증되고 있다. 휴대 전화를 계속 예로 들면, 카메라가 장착된 휴대 전화(camera-on-cell phone)는 시장에 상당한 영향을 미칠 것이 틀림없다. 휴대 전화 시장이 더욱 확장될 수 있도록 하는 차세대 부가 기능에 대한 연구가 계속되고 있다.
MEMS는 마이크로폰, RF 소자, 화상 포착, 식별, 고급 표시 기능, 개인 건강 및 안전 감시 및 동화상 포착에 이용될 수 있다. 휴대 전화 시장으로의 MEMS의 진출에 장애가 되는 것은 가격과 성능이다. 전술한 바와 같이, 패키징은 MEMS 소자 비용의 30% 내지 70%이다. 비용 문제로 인하여, 모든 휴대 전화, 표시 시스템 및 기타 유형의 많은 전자 장치에 MEMS가 충분히 채용되고 있지는 않다.
MEMS 소자는 마이크로미터 규모의 변환기 또는 작동기와 같은 구조 소자의 개발을 위하여 사용될 수 있는 반도체 IC 공정의 논리적 파생물이며, 전형적으로 실리콘 기판 상에 제조된다. MEMS 소자는 젼형적으로 물리적 변수와 전자 신호 회로를 인터페이싱한다. 보다 큰 규모의 시스템 내로의 MEMS의 집적은, 공정 난이도와 CMOS와 같은 MEMS 표준 IC 기술 통합과 관련된 비용 때문에 제조 비용이 높았다. 글라스 상에 MEMS를 제조하기 위해 사용되는 공정은 전기적 및 기계적 기능의 통합이 용이하게 이루어질 수 있다는 장점을 제공한다. 이러한 방식으로, 시스템 레벨 통합이 가능하고 비용 효율적이다.
따라서, 목표로 하는 분야에서의 전기적 요건을 충족하는 비용 효율적인 집적을 용이하게 하는 패키징 시스템에 대한 필요성이 아직도 존재한다. 계속 소형화되는 패키지 내에서의 기능 증가에 대한 상당한 필요성의 관점에서, 이러한 문제점에 대한 해결책이 마련되어야 한다는 점은 더욱 중요하다. 소비자의 기대 증가와 시장 내에서의 확연한 상품 차별화에 대한 기회 감소와 함께, 계속 증가하는 상업적 경쟁 압력을 고려하면, 이러한 문제에 대한 해결책이 마련되어야 한다는 점은 중요하다. 또한, 비용을 절감하고 효율과 성능을 향상시키고 경쟁 압력에 대처하기 위한 필요성은, 이러한 문제점에 대한 해결책을 마련해야 할 중대하고도 불가피한 상황에 더욱 큰 긴급성을 부가한다.
이러한 문제에 대한 해결책이 오랜 시간에 걸쳐 강구되어 왔으나, 선행 기술은 어떠한 해결책도 제시하거나 제안하지 못하였으며, 따라서 당해 분야의 기술자 들은 이러한 문제에 대한 해결책을 오랜 시간 동안 찾지 못하였다.
본 발명은, 단자 리드를 형성하는 단계; 화합물로 단자 리드를 연결하여 캐비티를 구성하는 단계; 집적 회로 소자, 미세-기전 시스템, 미세-기계 시스템, 또는 이들의 조합체를 캐비티 내에 부착하는 단계; 및 단자 리드(104)에 커버를 접합하여 캐비티를 덮는 단계를 포함하는 패키징 방법을 제공하다.
본 발명의 특정 실시예는 전술한 구성에 부가하여 또는 그 대신에 다른 태양(aspect)을 가진다. 이러한 태양은, 첨부 도면을 참조하여 아래의 상세한 설명을 읽음으로써 당업자에게는 명백해질 것이다.
본 발명의 기본적인 태양은, 종래의 이송 성형(transfer molding) 공정을 사용하여 리드 프레임을 성형하는 것을 가능하게 한다.
본 발명의 다른 태양은, 평탄한 시트의 재료가 커버로서 사용될 수 있도록 하고, 커버 부착 공정을 단순화한다. 또한 본 발명은 대량 생산에 적합하고 저비용의 제조 공정에 기여한다.
본 발명의 다른 중요한 태양은, 비용 감소, 시스템 간략화 및 성능 증가와 같은 시대적 경향을 상당히 지지하고 지원한다.
결과적으로, 이러한 본 발명의 중요한 태양 및 다른 태양은, 관련 기술의 상태를 적어도 다음 레벨로 향상시킨다.
따라서, 본 발명의 패키징 시스템은, 중요하고 이제까지 알려지지 않았고 이 용 가능하지 않았던 해결안, 성능 및 기능적 특징을 제공한다는 점이 밝혀졌다. 그에 따른 공정과 구성은, 간결하고 비용 효율적이고 복잡하지 않고 상당히 용도가 다양하고 효율적이고, 공지의 기술을 채용함으로써 경이롭고 명백하게 구현될 수 있으며, 그에 따라 종래의 제조 공정 및 기술과 완전히 호환되는 미세-기전 시스템 소자를 효율적이고 경제적으로 제조함에 있어서 상당히 적합하다. 그에 따른 공정과 구성은, 간결하고 비용 효율적이고 복잡하지 않고 상당히 용도가 다양하고 정확하고 감도가 우수하고 효과적이며, 편리하고 효율적이고 경제적인 제조, 응용 및 활용을 위하여 공지의 구성요소를 채용함으로써 구현될 수 있다.
당해 분야의 기술자가 본 발명을 실시하고 이용할 수 있도록 이하에서 실시예에 대하여 충분하고 상세히 설명하기로 한다. 본 발명의 개시 내용에 기초한 다른 실시예도 가능하다는 점과, 본 발명의 범위로부터 벗어나지 않고 공정 또는 기구적 변경이 이루어질 수 있다는 점을 이해하여야 한다.
이하의 설명에서, 본 발명의 완전한 이해를 위하여 구체적인 여러 상세 내용을 제공한다. 그러나, 본 발명이 이러한 구체적인 상세 내용 없이도 실시 가능하다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위하여, 공지된 회로, 시스템 구성, 및 공정 단계들 중 일부는 상세히 설명되어 있지는 않다. 마찬가지로, 시스템의 실시예를 나타내는 도면은 반-도식적이고 실제 비율을 따르지 아니하며, 특히 일부 치수들은 명확히 표현되도록 도면 내에 상당히 과장되어 도시되어 있다. 일부 특징을 공유하는 다수의 실시예가 개시되고 설명된 경우에는, 예시, 설 명 및 이해의 명확성과 편의를 위하여, 서로 유사하거나 동일한 특징에 대해서는 대체적으로 동일한 도면부호를 사용하여 설명하기로 한다.
설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)"이라는 용어는, 방향에 무관하게, 다이의 평면 또는 표면에 평행한 면으로 정의된다. "수직(vertical)"이라는 용어는 위에서 정의한 수평에 대하여 수직인 방향을 칭한다. "위(above)", "아래(below)", "하부(bottom)", "상부(top)", ("측벽(sidewall)"에서와 같이) "측(side)", "상위(higher)", "하위(lower)", "상측(upper)", "상방(over)" 및 "하방(under)"와 같은 용어는 수평면에 대하여 정의된다. 여기에서 사용된 "상(on)"이라는 용어는 부재들 사이의 직접 접촉을 의미하고 나타낸다. 여기에서 사용된 "시스템"이라는 용어는, 이 용어가 사용된 문맥에 따라 본 발명의 방법과 장치를 의미하고 지칭한다. 여기에서 사용된 "처리(processing)"라는 용어는, 설명된 구조체를 형성함에 있어서 필요로 하는 바와 같은 스탬핑(stamping), 단조(forging), 패턴화(patterning), 노광(exposure), 현상(development), 식각(etching), 세정(cleaning) 및/또는 물질 제거(removal) 또는 레이저 트리밍(laser trimming)을 포함한다.
도 1을 참조하면, 본 발명의 한 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템(100)의 단면도가 도시되어 있다. 중공 패키지를 구비한 패키징 시스템(100)의 단면도는, 다이 패드(106)의 면으로부터 수직 변위(vertical displacement)(105)를 제공하도록 굴곡형 단자 리드(104)를 구비하는 리드 프레임(102)을 나타낸다. 단자 리드(104)의 굴곡부는 수직 변위(105)를 제공하는 굴곡 부들 또는 아치부들의 조합일 수도 있다. 리드 프레임(102)은 액정 폴리머 또는 에폭시 성형 화합물과 같은 화합물과 함께 사전-성형(pre-molding)될 수 있다. 화합물(108)은, 추후 조립을 위해 개방된 용기형(bowl type) 공간과 같은 캐비티(110)를 형성하도록, 다이 패드(106)와 단자 리드(104) 사이의 모든 공간을 채움으로써 리드 프레임(102)을 부분적으로 캡슐화(encapsulating)할 수 있다.
캐비티(110)는 다이 패드(106)를 구비하지 않도록 형성될 수도 있다는 점을 이해하여야 한다. 대부분의 용도에 있어서, 화합물(108)의 연속 영역으로 이루어진 성형 패드는 캐비티(110)를 제조하기에 충분할 수 있다.
미세-기전 시스템(MEMS), 미세-기계 시스템 또는 집적 회로 소자와 같은 다이(112)는 다이 부착 재료(114)에 의하여 다이 패드(106)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)는 다이(112)를 단자 리드(104)에 연결한다. 비전도성 접착제와 같은 접착제(118)가 단자 리드(104)와 화합물(108)의 개재 영역의 상부 표면에 도포될 수 있다. 커버(120)가 접착제(118) 상에 부착됨으로써, 캐비티(110)를 밀폐하고 다이(112)를 위한 중공 패키지(122)를 형성한다.
적용 분야에 따라서는, 유닛이 진공 환경 또는 불활성 가스로 충진된 환경일 때에 커버(120)가 부착될 수도 있다. 커버(120)가 접착제(118)에 부착되며, 캐비티(110)는 진공 또는 가스를 수용한 밀봉 공간이 될 수 있다.
도 2를 참조하면, 도 1의 중공 패키지(122)의 저면도가 도시되어 있다. 중공 패키지(122)의 저면도는 다이 패드(106) 주위의 어레이 내에 형성된 다수의 단자 리드(104)의 예를 나타낸다. 화합물(108)은 다이 패드(106)와 단자 리드(104)의 어 레이 주위에 성형되어 있다. 타이 바(tie bar)(202)는 반이 식각될 수 있고, 그에 따라 다이 패드(106)와 단자 리드(104) 사이의 우발적인 전기 접속을 방지한다. 방향 표식부(orientation marker)(204)가 다이 패드(106) 내로 스탬핑 또는 식각될 수 있다. 적용 분야에 따라서, 방향 표식부는 다이 패드(106)를 에워싸는 화합물(108)로 충진될 수 있다. 방향 표식부(204)는 도 1의 다이(112)의 핀 1에 연결되는 단자 리드(104)의 위치를 나타내기 위하여 사용될 수 있다.
도 3을 참조하면, 본 발명의 대안적 실시예에 있어서, 중공 패키지를 구비한 패키지 시스템(300)의 단면도가 도시되어 있다. 패키지 시스템(300)의 단면도는 화합물(108)에 의해 부분적으로 피복된 단자 리드(104)를 나타낸다. 접착제(118)는, 커버(120)가 부착되도록, 화합물(108)의 상부 표면에 도포된다. 이와 같이 하여, 단자 리드(104) 상에 작은 접촉 영역(304)을 제공하는 중공 패키지(302)가 생성될 수 있다. 적용 분야에 따라서, 이러한 구성은 밀집 상호접속을 요건으로 하는 설계에 대해서는 보다 제조 가능한 해결책일 수 있다.
도 4를 참조하면, 도 3의 중공 패키지(302)의 저면도가 도시되어 있다. 중공 패키지(302)의 저면도는 방향 표식부(204)와 타이 바(202)를 구비하는 다이 패드(106)를 나타낸다. 타이 바(202)는 화합물(108)에 의해 완전히 피복된다. 작은 접촉 영역(304)이 화합물(108)을 통해 노출되어 있고, 단자 리드(104)의 나머지 부분은 화합물(108)에 의해 덮여 접기 접속을 이용 가능하지 않게 한다.
도 5를 참조하면, 본 발명의 다른 대안적 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템(500)의 단면도가 도시되어 있다. 패키징 시스템(500)의 단면 도는, 단자 리드(104)의 굴곡부에 의하여 다이 패드(106)의 면으로부터 수직 방향으로 변위된 단자 리드(104)를 구비하는 리드 프레임(102)을 나타낸다. 리드 프레임(102)은 액정 폴리머 또는 에폭시 성형 화합물과 같은 화합물(108)과 함께 사전-성형될 수 있다. 화합물(108)은 다이 패드(106)와 단자 리드(104) 사이의 공간을 충진하여, 추후 조립을 위한 개방되어 있는 용기형 공간과 같은 캐비티(110)를 형성한다.
MEMS, 미세-기계 시스템, 또는 집적 회로 소자와 같은 다이(112)는 다이 부착 재료(114)에 의해 다이 패드(106)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)는 다이(112)를 단자 리드(104)에 연결한다. 자체-접착성(self-adhesive) 테이프 재료와 같은 커버(502)가 부착되어, 캐비티(110)를 밀폐하고 다이(112)를 위한 중공 패키지(504)를 형성한다. 커버(502)를 형성하기 위한 자체-접착성 테이프 재료의 사용은 조립 공정 중에 제조 단계의 수를 감소시킨다.
도 6을 참조하면, 본 발명의 또 다른 대안적 실시예에 있어서, 중공 패키지를 구비하는 패키징 시스템(600)의 단면도가 도시되어 있다. 패키징 시스템(600)의 단면도는 다이 패드(106)의 면으로부터 수직 방향으로 변위된 단자 리드(104)를 구비하는 리드 프레임(102)을 나타낸다. 리드 프레임(102)은 액정 폴리머 또는 에폭시 성형 화합물과 같은 화합물(108)과 함께 사전-성형될 수 있다. 화합물(108)은 다이 패드(106)와 단자 리드(104) 사이의 모든 공간을 충진하여, 추후 조립을 위해 개방된 용기형 공간과 같은 캐비티(110)를 형성할 수 있다. 화합물(108)은 단자 리드(104)의 단부 캡(end cap)(602)을 형성할 수도 있다. 단부 캡(602)은 추후 조립 공정 중에 이격체(spacer)로서 작용한다.
MEMS, 미세-기계 시스템, 또는 집적 회로 소자와 같은 다이(112)는 다이 부착 재료(114)에 의해 다이 패드(106)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)는 다이(112)를 단자 리드(104)에 연결한다. 땜납 또는 전도성 에폭시와 같은 전도성 상호접속부(604)는 단부 캡(602) 근방의 단자 리드(104)의 상부 표면에 부착될 수 있다. 커버가 캐비티(110)를 밀폐하고 다이(112)를 위한 중공 패키지(608)를 형성하도록, 인쇄 회로 보드, 인쇄 배선 보드, 가요성 기판, 또는 단일 리-라우팅(re-routing) 매체와 같은 전도성 라미네이트 기판(606)이 부착될 수 있다. 저부 접촉 패드(610)가 전도성 상호접속부(604)에 의해 단자 리드(104)에 전기적으로 접속될 수 있다. 인쇄 회로 보드 트레이스(trace)와 같은 전도성 링크(link)(612)가 상부 접촉 패드(614)를 저부 접촉 패드(610)에 전기적으로 접속시킨다. 상부 접촉 패드는 개별 구성요소 또는 추가 집적 회로, 미세-기계 시스템 또는 MEMS 패키지와 같은 외부 구성요소(도시 생략)와의 접속을 위하여 이용될 수 있다.
도 7을 참조하면, 패키지-온-패키지(package on package) 구성에 있어서, 중공 패키지를 구비한 패키징 시스템(700)의 단면도가 도시되어 있다. 패키징 시스템(700)의 단면도는, 상부 접촉 패드(614)를 구비한 중공 패키지(608)와 함께, 추가 집적 회로 소자, 추가 MEMS, 추가 미세-기계 시스템, 중공 패키지(608)의 추가 유닛, 또는 상하로 장착된 이들의 조합과 같은 추가 패키지(702)를 나타낸다. 전도성 상호접속부(604)가 상부 접촉 패드(614) 상에 위치하고, 추가 패키지(702)는 전 도성 상호접속부(604) 상에 위치한다.
도 8을 참조하면, 마이크로폰(microphone)으로 구성된 중공 패키지(802)에 있어서, 패키지 시스템(800)의 단면도를 나타낸다. 패키징 시스템(800)의 단면도는 다이 패드(106)의 면으로부터 수직 방향으로 변위된 단자 리드(104)를 구비하는 리드 프레임(102)을 나타낸다. 리드 프레임(102)은 액정 폴리머 또는 에폭시 성형 화합물과 같은 화합물(108)과 함께 사전-성형될 수 있다. 화합물(108)은 다이 패드(106)와 단자 리드(104) 사이의 모든 공간을 충진하여, 추후 조립을 위하여 개방된 용기형 공간과 같은 캐비티(110)를 형성할 수 있다.
MEMS, 미세-기계 시스템, 또는 집적 회로 소자와 같은 다이(112)는 다이 부착 재료(114)에 의하여 다이 패드(106)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)는 다이(112)를 단자 리드(104)에 접속시킨다. 비전도성 접착제와 같은 접착제(118)는 단자 리드(104)와 화합물(108)의 모든 개재 영역의 상부 표면에 도포될 수 있다. 접착제(118) 상에는 커버(804)가 부착되어, 캐비티(110)를 덮고 다이(112)를 위한 중공 패키지(802)를 형성한다.
커버(804)는 음향 에너지에 반응하여 전기 신호를 생성하는 MEMS와 같은 다이(112)의 활성화를 가능하게 하는 음향 오리피스(orifice)(806)를 구비할 수 있다. 음향 오리피스(806)는 음향 에너지를 다이(112) 상의 적정 위치로 향하게 하여 변환시킨다. 이 실시예에서, 음향 에너지가 캐비티(110)로 진입하지만, 다른 유형의 에너지 또는 물질이 캐비티(110) 내로 진입하여 전기 신호를 생성할 수도 있다.
도 9를 참조하면, 마이크로폰으로서 구성된 다른 구조에 있어서, 중공 패키 지를 구비한 패키징 시스템(900)의 단면도를 나타내다. 패키징 시스템(900)의 단면도는 저부 접촉면(904)으로부터의 수직 변위(105)를 제공하도록 굴곡된 단자 리드(104)를 구비하는 리드 프레임(902)을 나타낸다. 리드 프레임(902)은, 저부 접촉면(904)으로부터 수직 방향으로 변위된 저면(bottom side)(907)과, 음향 에너지가 캐비티(110) 내로 진입할 수 있도록 하는 오리피스(908)를 구비하는 장착 패드(906)를 구비할 수도 있다. 화합물(108)은, 연속 표면을 제공하고 캐비티(110)로의 입구로서의 오리피스(908)만을 남겨 두도록, 리드 프레임(902)에 성형될 수 있다. 이 실시예에서, 음향 에너지가 캐비티(110) 내로 진입하나, 다른 유형의 에너지 또는 물질이 캐비티(110) 내로 진입하여 전기 신호를 생성할 수 있다는 점을 이해하여야 한다.
MEMS, 미세-기계 시스템, 또는 집적 회로 소자와 같은 다이(112)는 다이 부착 재료(114)에 의해 장착 패드(906)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)는 다이(112)를 단자 리드(104)에 접속시킨다. 비전도성 접착제와 같은 접착제(118)는 단자 리드(104)와 화합물(108)의 모든 개재 영역의 상부 표면에 도포될 수 있다. 커버(120)는 접착제(118) 상에 부착되어, 캐비티(110)를 덮고 다이(112)를 위한 중공 패키지(910)를 형성한다.
도 10을 참조하면, 마이크로폰으로서 구성되고 인쇄 회로 보드 상에 장착되는 중공 패키지(910)의 다른 대안적 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템(1000)의 단면도가 도시되어 있다. 패키징 시스템(1000)의 단면도는, 단자 리드(104)와 마찬가지로 장착 패드(906)를 저부 접촉면(904)에 구비하도록 구성 된 중공 패키지(904)를 나타낸다. 중공 패키지(910)는, 전도성 상호접속부(604)에 의하여, 인쇄 회로 보드와 같은 라미네이트 기판(1004) 상의 칩 패드(1002)에 전기적으로 접속될 수 있다. 라미네이트 기판(1004) 내의 개구부(1006)는 개구부(908)와 정렬된다. 이러한 구성은 음향 에너지가 캐비티(110)로 진입하여 전기 신호로 변환될 수 있도록 한다. 이 실시예에서, 음향 에너지가 캐비티(110)로 진입하지만, 다른 유형의 에너지 또는 물질이 캐비티(100)로 진입하여 전기 신호를 생성할 수 있다는 점을 이해하여야 한다.
도 11을 참조하면, 중공 패키지(1102)의 또 다른 대안적 실시예에 있어서, 중공 패키지를 구비하는 패키징 시스템(1100)의 저면도가 도시되어 있다. 패키징 시스템(1100)의 저면도는 단자 리드(104)들 사이에 통공(vent)을 구비하는 중공 패키지(1102)를 나타낸다. 이러한 구성은 유체 또는 가스가 중공 패키지(1102)를 통과할 수 있도록 한다. 그러한 구성은 유량계 또는 압력 변화기를 포함하는 소자를 구현함에 있어서 유용할 수 있다. 통공(1104)은 성형 공정 중에 형성된다. 단자 리드(104)들 사이에서 화합물(108)의 유동이 방지될 수 있고, 그에 따라 통공(1104)을 형성할 수 있다.
도 12를 참조하면, 패키징 시스템(100)의 조립을 위한 구성요소 스테이지 계획(component staging)(1200)의 흐름도가 도시되어 있다. 구성요소 스테이지 계획(1200)의 흐름도는, 다이 부착 단계(1204)에서 리드 프레임(102), 다이 부착 재료(114) 및 다이(112)가 조합되는 제1 구성요소 스테이지(1202)를 나타낸다. 제2 구성요소 스테이지(1206)에서는, 땜납 페이스트(solder paste)와 같은 전도성 상호 접속부(604)와, 패키지에 추가될 수도 있는 모든 수동 구성요소를 추가한다. 개별 구성요소 부착 단계(1208)에서는 리드 프레임(102)에 개별 구성요소를 추가할 수 있다. 제2 구성요소 스테이지(1210)에서는 금 본드 와이어와 같은 전기 상호접속부(116)를 부여한다. 와이어 본드 상호접속 단계(1212)에서는 패키징 시스템(100)의 상호접속 요건을 만족하는 전기 상호접속부(116)를 사용한다.
제4 구성요소 스테이지(1214)에서는 접착제(118)와 커버(120)를 추가한다. 커버 부착 단계(1216)에서는 리드 프레임(102) 상에 커버(120)를 조립하여 중공 패키지(122)를 형성한다. 리드 마무리(finishing) 단계(1218)에서는, 리드 프레임(102)의 노출 영역에, 땜납 피복 공정, 니켈 팔라듐(NiPd) 피복 공정, 또는 금 피복 공정과 같은 피복 공정을 실시할 수 있다. 본 발명의 한 실시예에서, 땜납 피복 공정이 리드 마무리를 위한 가장 비용 효율적인 피복 방안인 것으로 나타났고, 성형 공정 전에 실시될 수 있다. 개별화(singulation) 공정(1220)에서는, 절단기 또는 전단기를 사용하여 중공 패키지(122)의 시트를 단일 유닛으로 분리한다.
도 13을 참조하면, 제조의 준비 단계에 있어서, 리드 프레임 시트(1300)의 단면도가 도시되어 있다. 리드 프레임 시트(1300)의 단면도는 단자 리드(104)에 의해 연결된 여러 리드 프레임(102)을 나타낸다. 화합물(108)은 리드 프레임(102) 전체에 걸쳐서 성형되어 견고한 용기형 구조체를 형성한다.
리드 프레임 시트(1300)는 시트에 형성된 3개의 유닛을 구비하는 것으로 나타나 있다. 이는 일례에 불과하고, 어떠한 수의 리드 프레임(102)이라도 "X-Y" 어레이 내에 결합될 수 있다는 점을 이해하여야 한다. 여기서 X와 Y가 전체 수이고, 리드 프레임 시트(1500)는 열 내에 X 유닛과 행 내에 Y 유닛을 실제로 구비할 수 있다는 것을 나타낸다.
도 14를 참조하면, 제조의 다이 부착 단계에 있어서, 사전-성형된 리드 프레임 시트(1400)의 단면도가 도시되어 있다. 사전-성형 리드 프레임 시트(1400)의 단면도는 리드 프레임(102)의 다이 패드(106) 상에 배치된 다이 부착 재료(114)와 다이(112)를 나타낸다.
사전 성형 리드 프레임 시트(1400)는 시트 내에 형성된 3개의 유닛을 구비하는 것으로 도시되어 있다. 이는 일례에 불과하고, 어떠한 수의 리드 프레임(102)이라도 "X-Y" 어레이 내에 결합될 수 있다는 점을 이해하여야 한다. 여기서 X와 Y가 전체 수이고, 리드 프레임 시트(1500)는 열 내에 X 유닛과 행 내에 Y 유닛을 실제로 구비할 수 있다는 것을 나타낸다.
도 15를 참조하면, 제조의 와이어 본드 단계에 있어서, 사전-성형 리드 프레임 시트(1500)의 단면도가 도시되어 있다. 사전-성형 리드 프레임 시트(1500)의 단면도는 다이(112)와 단자 리드(104) 사이의 전기 접속을 이루기 위한 전기 상호접속부(116)를 나타낸다.
사전-성형 리드 프레임 시트(1500)는 시트 내에 형성된 3개의 유닛을 구비하는 것으로 나타나 있다. 이는 일례에 불과하고, 어떠한 수의 리드 프레임(102)이라도 "X-Y" 어레이 내에 결합될 수 있다는 점을 이해하여야 한다. 여기서 X와 Y가 전체 수이고, 리드 프레임 시트(1500)는 열 내에 X 유닛과 행 내에 Y 유닛을 실제로 구비할 수 있다는 것을 나타낸다.
도 16을 참조하면, 제조의 커버 밀봉 단계에서의 패키지 시트(1600)의 단면도가 도시되어 있다. 패키지 시트(1600)의 단면도는, 단자 리드(104)와 커버(120) 사이에 도포되고 캐비티(110)를 형성하는 접착제(118)를 나타낸다.
패키지 시트(1600)는 시트 내에 형성된 3개의 유닛을 구비하는 것으로 나타나 있다. 이는 일례에 불과하고, 어떠한 수의 리드 프레임(102)이라도 "X-Y" 어레이 내에 결합될 수 있다는 점을 이해하여야 한다. 여기서 X와 Y가 전체 수이고, 리드 프레임 시트(1500)는 열 내에 X 유닛과 행 내에 Y 유닛을 실제로 구비할 수 있다는 것을 나타낸다.
도 17을 참조하면, 제조의 개별화 단계에서의 중공 패키지(122)의 단면도가 도시되어 있다. 중공 패키지(122)의 단면도는, 절단 또는 전단 공정에 의해 개별화된 후의 여러 중공 패키지(122)를 나타낸다. 이 실시예는 3개의 중공 패키지(122)만을 나타내고 있으나, 중공 패키지(122)의 실제 수는 다를 수도 있다는 점을 이해하여야 한다.
도 18을 참조하면, 중공 패키지를 구비하는 패키징 시스템(1800)의 저면도가 도시되어 있다. 패키징 시스템(1800)의 저면도는 반이 식각되어 있는 타이 바(1802)를 구비하는 다이 패드(106)를 나타낸다. 타이 바(1802)는 화합물(108)에 의하여 부분적으로 피복되어 있다. 작은 접촉 영역(304)이 화합물(108)을 통해 노출되어 있고, 단자 리드(104)의 나머지 부분은 화합물(108)에 의해 덮여 패키지 외측과의 전기 접속이 이용 가능하지 않게 한다. 또한 패키징 시스템(1800)은 타이 바(1802)를 종단하는 제1 구획선 19--19와 단자 리드(104)를 종단하는 제2 구획선 20--20을 나타낸다.
도 19를 참조하면, 도 18의 구획선 19--19를 따라 절단한 패키징 시스템(1900)의 단면도가 도시되어 있다. 패키징 시스템(1900)의 단면도는, 반이 식각된 타이 바(1802)를 구비하여 화합물(108)이 타이 바(1802)를 부분적으로 피복할 수 있도록 한 다이 패드(106)를 나타낸다. 부분적으로 피복된 타이 바(1802)는 그 주위의 자유 공간을 충진하는 화합물(108)을 구비하고, 적어도 일부 표면(1902)은 전기 접속을 위해 피복되지 않은 상태로 남겨져 있다.
땜납 또는 전도성 에폭시와 같은 전도성 상호접속부(604)는 타이 바(1802)와 전도성 커버(1904) 사이에 전기 접속부를 형성한다. 이러한 구성에서는, 금속 커버와 같은 전도성 커버(1904)는 중공 패키지(1906) 내에 장착된 다이(112)에 대한 전기 차폐체(shield)로서 작용할 수 있다.
도 20을 참조하면, 도 18의 구획선 20--20을 따라 절단한 패키징 시스템(200)의 단면도가 도시되어 있다. 패키징 시스템(2000)의 단면도는, 다이(112)를 다이 패드(106)에 연결하는 다운(down) 본드 전기 상호접속부(2002)를 구비하는 중공 패키지(302)를 나타낸다. 이 기술은 다이(112)의 추가 접지(grounding)를 제공하기 위하여 통상적으로 채용된다.
도 21을 참조하면, 도 1의 중공 패키지(122) 내측의 구석부(2100)의 사시도가 도시되어 있다. 캐비티(110) 내측의 구석부(2100)의 사시도는 화합물(108)에 의해 부분적으로 캡슐화된 단자 리드(104)를 나타낸다. 저부 접촉부(2102)는 화합물(108)에 의해 덮여 있지 않지만, 단자 리드(104), 다이 패드(106) 및 타이 바(202) 사이의 공간은 부분적으로 캡슐화되어 있다. 또한 표면(1902)은 화합물(108)에 의해 덮여 있지 않다.
본 발명의 한 실시예에서, 단자 리드(104)의 상부 표면(2104)은 화합물로 덮일 수 있다. 커버(120)가 금속일 경우, 화합물(108)은 단자 리드(104)에 대하여 절연체로서 작용하고, 커버는 타이 바(202)에 전기적으로 접속될 수 있다.
도 22를 참조하면, 본 발명의 한 실시예에 있어서, 패키징 시스템(100)을 제조하기 위항 패키징 방법(2200)의 흐름도가 도시되어 있다. 중공 패키지를 형성하는 패키징 방법(2200)은, 블록 2202에서 단자 리드를 형성하고; 블록 2204에서 화합물로 단자 리드를 부분적으로 캡슐화함으로써 캐비티를 구성하고; 블록 2206에서 집적 회로 소자, 미세-기전 시스템, 미세-기계 시스템 또는 이들의 조합을 캐비티 내에 부착하고; 블록 2208에서 캐비티를 덮기 위하여 단자 리드에 커버를 접합하는 것을 포함한다.
본 발명의 기본적인 태양은, 종래의 이송 성형(transfer molding) 공정을 사용하여 리드 프레임을 성형하는 것을 가능하게 한다.
본 발명의 다른 태양은, 평탄한 시트의 재료가 커버로서 사용될 수 있도록 하고, 커버 부착 공정을 단순화한다. 또한 본 발명은 대량 생산에 적합하고 저비용의 제조 공정에 기여한다.
본 발명의 다른 중요한 태양은, 비용 감소, 시스템 간략화 및 성능 증가와 같은 시대적 경향을 상당히 지지하고 지원한다.
결과적으로, 이러한 본 발명의 중요한 태양 및 다른 태양은, 관련 기술의 상 태를 적어도 다음 레벨로 향상시킨다.
따라서, 본 발명의 패키징 시스템은, 중요하고 이제까지 알려지지 않았고 이용 가능하지 않았던 해결안, 성능 및 기능적 특징을 제공한다는 점이 밝혀졌다. 그에 따른 공정과 구성은, 간결하고 비용 효율적이고 복잡하지 않고 상당히 용도가 다양하고 효율적이고, 공지의 기술을 채용함으로써 경이롭고 명백하게 구현될 수 있으며, 그에 따라 종래의 제조 공정 및 기술과 완전히 호환되는 미세-기전 시스템 소자를 효율적이고 경제적으로 제조함에 있어서 상당히 적합하다. 그에 따른 공정과 구성은, 간결하고 비용 효율적이고 복잡하지 않고 상당히 용도가 다양하고 정확하고 감도가 우수하고 효과적이며, 편리하고 효율적이고 경제적인 제조, 응용 및 활용을 위하여 공지의 구성요소를 채용함으로써 구현될 수 있다.
최량의 특정 실시예와 함께 본 발명이 설명되었으나, 당해 분야의 기술자에게는 전술한 설명에 기초하여 많은 대체예, 수정예 및 변경예가 명백하다는 점을 이해하여야 한다. 따라서, 본 발명은 첨부된 청구범위 내에 속하는 그러한 대체예, 수정예 및 변경예를 모두 포함하는 것으로 의도된다. 본 명세서에 이제까지 기재되거나 첨부 도면에 도시된 모든 사항들은 예시적이고 비제한적인 의미로 해석되어야 한다.
도 1은, 본 발명의 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템의 단면도.
도 2는 도 1의 중공 패키지의 저면도.
도 3은, 본 발명의 대안적 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템의 단면도.
도 4는 도 3의 중공 패키지의 저면도.
도 5는, 본 발명의 다른 대안적 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템의 단면도.
도 6은, 본 발명의 또 다른 대안적 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템의 단면도.
도 7은, 패키지-온-패키지 구성에 있어서, 중공 패키지를 구비한 패키징 시스템의 단면도.
도 8은 마이크로폰으로서 구성된 중공 패키지에 있어서의 패키징 시스템의 단면도.
도 9는, 마이크로폰으로서 구성된 대안적 중공 패키지에 있어서, 중공 패키지를 구비하는 패키징 시스템의 단면도.
도 10은, 마이크로폰으로서 구성되고 인쇄 회로 보드 상에 장착된 다른 대안적 실시예에 있어서, 중공 패키지를 구비하는 패키징 시스템의 단면도.
도 11은, 중공 패키지의 또 다른 대안적 실시예에 있어서, 중공 패키지를 구 비하는 패키징 시스템의 저면도.
도 12는 중공 패키지를 구비한 패키징 시스템의 조립을 위한 구성요소 스테이지 계획의 흐름도.
도 13은 제조의 준비 단계에서의 리드 프레임 시트의 단면도.
도 14는 제조의 다이 부착 단계에서의 리드 프레임 시트의 단면도.
도 15는 제조의 와이어 본드 단계에서의 사전-성형 리드 프레임 시트의 단면도.
도 16은 제조의 커버 밀봉 단계에서의 패키지 시트의 단면도.
도 17은 제조의 개별화 단계에서의 패키지 시트의 단면도.
도 18은 중공 패키지를 구비한 패키징 시스템의 저면도.
도 19는 도 18의 구획선 19--19를 따라 절단한 패키징 시스템의 단면도.
도 20은 도 18의 구획선 20-20을 따라 절단한 패키징 시스템의 단면도.
도 21은 도 1의 캐비티 내측의 구석부의 사시도.
도 22는, 본 발명의 실시예에 있어서, 중공 패키지를 구비한 패키징 시스템을 제조하기 위한 패키징 방법의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
100: 패키징 시스템 102: 리드 프레임
104: 단자 리드 105: 수직 변위
106: 다이 패드 108: 화합물
110: 캐비티 112: 다이
114: 다이 부착 재료 116: 상호접속부
118: 접착제 120: 커버
122: 중공 패키지

Claims (10)

  1. 패키징 방법으로서,
    저부 접촉면으로부터의 수직 변위를 제공하는 단자 리드 굴곡부를 형성하는 단계;
    화합물을 단자 리드들 상에 및 상기 단자 리드들 사이에 성형(molding)하는 것을 포함하여, 상기 화합물로 상기 단자 리드들을 부분적으로 캡슐화함에 의해서 캐비티를 갖는 상기 화합물과 단자 리드들을 구성하는 단계;
    집적 회로, 미세-기전 시스템, 미세-기계 시스템, 또는 이들의 조합을 상기 단자 리드들에 전기적으로 연결함에 의해서, 상기 집적 회로, 미세-기전 시스템, 미세-기계 시스템, 또는 이들의 조합을 상기 캐비티 내에 부착하는 단계;
    상기 단자 리드들 상에 비전도성 접착제를 도포하는 단계; 및
    커버로부터 상기 단자 리드들을 전기적으로 절연시키는 상기 비전도성 접착제로 상기 커버를 상기 단자 리드들에 접합하는 단계
    를 포함하며,
    상기 단자 리드들, 상기 화합물, 및 상기 커버 사이에 도포된 상기 비전도성 접착제는 상기 캐비티를 밀폐하며,
    상기 화합물과 상기 단자 리드들은 그 전체가 상기 커버 아래에 있으며 그리고 상기 커버쪽에서 보았을 때 보이지 않는 것을 특징으로 하는 패키징 방법.
  2. 제1항에 있어서,
    상기 화합물을 구성하는 단계는, 상기 단자 리드들 사이에 통공을 형성하도록 상기 단자 리드들을 캡슐화하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  3. 제1항에 있어서,
    상기 화합물을 구성하는 단계는,
    상기 단자 리드들의 일부가 노출되어 리드리스 패키지를 형성하도록, 상기 단자 리드들 주위를 상기 화합물로 성형하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  4. 제1항에 있어서,
    상기 커버를 상기 단자 리드들에 접합하는 단계는, 전도성 라미네이트 기판을 상기 단자 리드들에 접합하는 단계를 포함하고;
    상기 패키징 방법은,
    상기 캐비티의 상방과 하방 중 일방 또는 양방의 전도성 라미네이트 기판과 단자 리드들 사이에 전도성 상호접속부를 형성하는 단계; 및
    추가 집적 회로 소자, 추가 미세-기전 시스템, 추가 미세-기계 시스템 또는 이들의 조합을 상기 전도성 라미네이트 기판에 장착하는 단계
    를 더 포함하는 것을 특징으로 하는 패키징 방법.
  5. 제1항에 있어서,
    상기 화합물을 구성하는 단계는, 상기 화합물의 저면에 오목부(recess)를 생성하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  6. 패키징 시스템으로서,
    저부 접촉면으로부터의 수직 변위를 제공하는 단자 리드 굴곡부;
    화합물로 단자 리드들을 부분적으로 캡슐화함에 의해서 캐비티를 갖도록 구성된 상기 화합물과 단자 리드들, 상기 화합물은 상기 단자 리드들 상에 및 상기 단자 리드들 사이에 성형(molding)되며;
    상기 캐비티 내에 부착되며 상기 단자 리드들에 전기적으로 연결되는 집적 회로, 미세-기전 시스템, 미세-기계 시스템, 또는 이들의 조합;
    상기 단자 리드들 상의 비전도성 접착제; 및
    상기 비전도성 접착제로 상기 단자 리드들에 접합되며 상기 단자 리드들로부터 전기적으로 절연된 커버
    를 포함하며,
    상기 단자 리드들, 상기 화합물, 및 상기 커버 사이에 도포된 상기 비전도성 접착제는 상기 캐비티를 밀폐하며,
    상기 화합물과 상기 단자 리드들은 그 전체가 상기 커버 아래에 있으며 그리고 상기 커버쪽에서 보았을 때 보이지 않는 것을 특징으로 하는 패키징 시스템.
  7. 제6항에 있어서,
    상기 단자 리드들은 그 사이에 통공(vent)을 갖는 것을 특징으로 하는 패키징 시스템.
  8. 제6항에 있어서,
    상기 단자 리드들의 일부가 노출되어 리드리스 패키지를 형성하도록, 상기 단자 리드들은 상기 단자 리드들 주위에 성형된 화합물로 부분적으로 캡슐화되는 것을 특징으로 하는 패키징 시스템.
  9. 제6항에 있어서,
    상기 단자 리드들에 접합된 커버는 상기 단자 리드들에 접합된 전도성 라미네이트 기판을 포함하며,
    상기 패키징 시스템은,
    상기 캐비티의 상방과 하방 중 일방 또는 양방의 전도성 라미네이트 기판과 상기 단자 리드들 사이에 형성된 전도성 상호접속부; 및
    상기 전도성 라미네이트 기판에 장착된 추가 집적 회로 소자, 추가 미세-기전 시스템, 추가 미세-기계 시스템 또는 이들의 조합
    을 더 포함하는 것을 특징으로 하는 패키징 시스템.
  10. 제6항에 있어서,
    상기 단자 리드들과 상기 화합물은 저면에 오목부(recess)를 갖도록 형성되는 것을 특징으로 하는 패키징 시스템.
KR1020080061964A 2007-06-27 2008-06-27 중공 패키지를 구비한 패키징 시스템 KR101501709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/769,520 2007-06-27
US11/769,520 US8493748B2 (en) 2007-06-27 2007-06-27 Packaging system with hollow package and method for the same

Publications (2)

Publication Number Publication Date
KR20080114627A KR20080114627A (ko) 2008-12-31
KR101501709B1 true KR101501709B1 (ko) 2015-03-11

Family

ID=40160167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061964A KR101501709B1 (ko) 2007-06-27 2008-06-27 중공 패키지를 구비한 패키징 시스템

Country Status (4)

Country Link
US (1) US8493748B2 (ko)
KR (1) KR101501709B1 (ko)
SG (2) SG168516A1 (ko)
TW (1) TWI469233B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256245A1 (en) * 2008-04-14 2009-10-15 Yong Liu Stacked Micro-Module Packages, Systems Using the Same, and Methods of Making the Same
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
US20090315162A1 (en) * 2008-06-20 2009-12-24 Yong Liu Micro-Modules with Molded Passive Components, Systems Using the Same, and Methods of Making the Same
US20110103632A1 (en) * 2009-10-30 2011-05-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Integrated acoustic horn and lead frame
WO2011134167A1 (en) * 2010-04-30 2011-11-03 Ubotic Intellectual Property Co., Ltd. Air cavity package configured to electrically couple to a printed circuit board and method of providing same
ITTO20110577A1 (it) * 2011-06-30 2012-12-31 Stmicroelectronics Malta Ltd Incapsulamento per un sensore mems e relativo procedimento di fabbricazione
CN107657197B (zh) 2012-09-25 2020-07-28 霍尼韦尔国际公司 基于层叠封装的集成电路芯片成像器
ITMI20130473A1 (it) * 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US9986354B2 (en) 2013-06-26 2018-05-29 Infineon Technologies Ag Pre-mold for a microphone assembly and method of producing the same
US20150054099A1 (en) * 2013-08-25 2015-02-26 Kai Yun Yow Pressure sensor device and assembly method
US9409768B2 (en) * 2013-10-28 2016-08-09 Teledyne Scientific & Imaging, Llc MEMS device with integrated temperature stabilization
EP3259302A1 (en) 2015-02-20 2017-12-27 SABIC Global Technologies B.V. Poly(amic acid) synthesis and conversion to high molecular weight polyimide
CN107527874B (zh) 2016-06-20 2023-08-01 恩智浦美国有限公司 腔式压力传感器器件
DE102017114142A1 (de) 2017-06-26 2018-12-27 USound GmbH Schallwandleranordnung mit einer MEMS-Einheit
TWI663692B (zh) * 2018-02-27 2019-06-21 菱生精密工業股份有限公司 Pressure sensor package structure
US11837532B2 (en) * 2020-01-15 2023-12-05 Texas Instruments Incorporated Leadframe with delamination resistant feature

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261453A1 (en) * 2005-03-16 2006-11-23 Yonggill Lee Semiconductor package and stack arrangement thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7217588B2 (en) 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
JP3838572B2 (ja) * 2003-09-03 2006-10-25 松下電器産業株式会社 固体撮像装置およびその製造方法
US20050082654A1 (en) 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US7184202B2 (en) 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
JP4450378B2 (ja) * 2004-10-27 2010-04-14 Ｎｅｃトーキン株式会社 表面実装型コンデンサ及びその製造方法
US7202552B2 (en) 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
JP4827593B2 (ja) 2005-07-19 2011-11-30 パナソニック株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261453A1 (en) * 2005-03-16 2006-11-23 Yonggill Lee Semiconductor package and stack arrangement thereof

Also Published As

Publication number Publication date
SG168516A1 (en) 2011-02-28
SG148927A1 (en) 2009-01-29
US20090002961A1 (en) 2009-01-01
TW200903680A (en) 2009-01-16
TWI469233B (zh) 2015-01-11
US8493748B2 (en) 2013-07-23
KR20080114627A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
KR101501709B1 (ko) 중공 패키지를 구비한 패키징 시스템
JP5813007B2 (ja) マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイスのための音響（ａｃｏｕｓｔｉｃ）エアチャネルを有するリードフレームベースのプリモールドされたパッケージ
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
US9952110B2 (en) Multi-die pressure sensor package
CN102659069B (zh) 具有至少一个mems组件的部件及其制造方法
US9013013B1 (en) Pressure sensor package having a stacked die arrangement
US20140374848A1 (en) Semiconductor sensor device with metal lid
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
CN104254045A (zh) 用于麦克风组件的预制模及其制造方法
CN104422553A (zh) 微机械传感器装置及相应的制造方法
EP3624468B1 (en) Micro-electrical mechanical system sensor package and method of manufacture thereof
CN107527874B (zh) 腔式压力传感器器件
CN110677793A (zh) 麦克风封装结构
CN109292725A (zh) 传感器器件和用于制造传感器器件的方法
EP3647755A1 (en) Sensor device with flip-chip die and interposer
US8994157B1 (en) Circuit system in a package
US20080182434A1 (en) Low Cost Stacked Package
EP1898667A2 (en) Microphone package
US6683370B1 (en) Semiconductor component and method of manufacturing same
JP2007227596A (ja) 半導体モジュール及びその製造方法
JPH11126865A (ja) 半導体素子および製造方法
JP2008113009A (ja) 外部コンタクトを有する電気的構成エレメント
US9638596B2 (en) Cavity-down pressure sensor device
US9508632B1 (en) Apparatus and methods for stackable packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 6