KR101493867B1 - 레벨 쉬프팅 회로 - Google Patents

레벨 쉬프팅 회로 Download PDF

Info

Publication number
KR101493867B1
KR101493867B1 KR20080012208A KR20080012208A KR101493867B1 KR 101493867 B1 KR101493867 B1 KR 101493867B1 KR 20080012208 A KR20080012208 A KR 20080012208A KR 20080012208 A KR20080012208 A KR 20080012208A KR 101493867 B1 KR101493867 B1 KR 101493867B1
Authority
KR
South Korea
Prior art keywords
unit
signal
voltage
level shifting
level
Prior art date
Application number
KR20080012208A
Other languages
English (en)
Other versions
KR20090086758A (ko
Inventor
김정희
김민수
박진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080012208A priority Critical patent/KR101493867B1/ko
Priority to TW097132425A priority patent/TW200935744A/zh
Priority to US12/208,056 priority patent/US7768336B2/en
Publication of KR20090086758A publication Critical patent/KR20090086758A/ko
Application granted granted Critical
Publication of KR101493867B1 publication Critical patent/KR101493867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따른 레벨 쉬프팅 회로는, 복수개의 신호 전달 유닛들을 포함하는 제1레벨 쉬프팅 유닛; 클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제1동작 제어 유닛; 상기 제1레벨 쉬프팅 유닛과 병렬로 연결되고, 복수개의 신호 전달 유닛들을 포함하는 제2레벨 쉬프팅 유닛; 상기 클램핑 신호에 응답하여, 상기 제2레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제2동작 제어 유닛; 상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단에 연결되는 신호 출력 유닛; 및 상기 클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단을 기설정된 전압 레벨로 고정시키는 클램핑 유닛을 구비하고, 상기 제1동작 제어 유닛 및 제2동작 제어 유닛은, 상기 클램핑 신호를 수신하는 게이트; 상기 신호 전달 유닛에 연결되는 제1단; 및 상기 그라운드에 연결되거나, 상기 제1전압 또는 상기 제2전압에 연결되는 제2단을 각각 구비하는 적어도 하나의 트랜지스터를 포함한다.

Description

레벨 쉬프팅 회로{Level shifting circuit}
본 발명은 레벨 쉬프팅 회로에 관한 것으로써, 특히, 전압 변화에 관계없이 듀티비를 유지할 수 있고 특정 전압 레벨로 출력을 고정시킬 수 있는 레벨 쉬프팅 회로에 관한 것이다.
모바일 기기의 특징은 한정된 배터리를 이용하여 장시간 적정 성능을 보장하는 것이다. 이러한 성능 보장을 위하여 여러 가지 방법들이 도입되고 있으며 그 중에 하나가 블록 단위로 서로 다른 전압을 사용하는 것이다. 이 경우 고성능을 요구하는 곳에는 고전압을 인가하고 저성능을 요구하는 곳에는 저전압을 인가하도록 설계하는 것이다.
그러나, 블록간에 서로 다른 전압을 사용하기 때문에, 서로 다른 블록들 사이의 인터페이스에서 전압 차이로 인해 누설 전류가 증가하거나 회로 동작에 문제가 생길 수 있다.
이것을 해결하기 위해 레벨 쉬프터를 사용한다. 레벨 쉬프터는 수신된 전압 레벨을 변경하여 출력한다. 서로 다른 전압을 사용하는 블록들 사이에 레벨 쉬프터를 배치시킴으로써, 서로 다른 전압을 사용하는 블록들 사이에서 발생할 수 있는 누설 전류문제나 회로 오동작의 문제를 해결할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 전압 변화에 관계없이 듀티비를 일정하게 유지할 수 있는 레벨 쉬프팅 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 특정 모드에서 특정 전압 레벨로 출력을 고정시키는 레벨 쉬프팅 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 특정 모드에서 신호 전달 유닛들의 일부를 동작 전압 또는 그라운드로부터 차단하는 레벨 쉬프팅 회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 레벨 쉬프팅 회로는, 복수개의 신호 전달 유닛들을 포함하는 제1레벨 쉬프팅 유닛; 클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제1동작 제어 유닛; 상기 제1레벨 쉬프팅 유닛과 병렬로 연결되고, 복수개의 신호 전달 유닛들을 포함하는 제2레벨 쉬프팅 유닛; 상기 클램핑 신호에 응답하여, 상기 제2레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제2동작 제어 유닛; 상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단에 연결되는 신호 출력 유닛; 및 상기 클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단을 기설정된 전압 레벨로 고정시키는 클램핑 유닛을 구비하고, 상기 제1동작 제어 유닛 및 제2동작 제어 유닛은, 상기 클램핑 신호를 수신하는 게이트; 상기 신호 전달 유닛에 연결되는 제1단; 및 상기 그라운드에 연결되거나, 상기 제1전압 또는 상기 제2전압에 연결되는 제2단을 각각 구비하는 적어도 하나의 트랜지스터를 포함한다.
상기 제1 및 제2동작 제어 유닛은, 상기 클램핑 신호가 제1레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 신호 전달 유닛들의 일부를 그라운드에 연결시키거나, 제1전압 또는 제2전압에 연결시키고, 상기 클램핑 신호가 제2레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 신호 전달 유닛들의 일부를 상기 그라운드, 상기 제1전압 및 상기 제2전압에 연결시키지 않는다.
상기 클램핑 유닛은, 상기 클램핑 신호가 제1레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 출력단의 전압 레벨을 그대로 유지시키고, 상기 클램핑 신호가 제2레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 출력단을 상기 기설정된 전압 레벨로 고정시킨다.
본 발명에 따른 레벨 쉬프팅 회로는, 전압 변화에 관계없이 듀티비를 일정하게 유지할 수 있고 특정 모드에서 특정 전압 레벨로 출력을 고정시킬 수 있다.
또한, 신호 전달 유닛들의 일부를 동작 전압 또는 그라운드로부터 차단함으로써, 누설전류를 방지할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1실시예에 따른 레벨 쉬프팅 회로의 블록도이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 레벨 쉬프팅 회로는 제1레벨 쉬프팅 유닛(110), 제1동작 제어 유닛(130), 제2레벨 쉬프팅 유닛(120), 제2동작 제어 유닛(140), 신호 출력 유닛(190), 및 클램핑 유닛(170)을 구비한다.
제1레벨 쉬프팅 유닛(110)과 제2레벨 쉬프팅 유닛(120)은, 신호를 천이 지연하는 복수개의 신호 전달 유닛들을 각각 구비한다. 예를 들어, 도 1에서처럼 제1 및 제2레벨 쉬프팅 유닛(110, 120)은 4개의 신호 전달 유닛들을 각각 구비할 수 있다.
각각의 신호 전달 유닛은 다수개의 신호 전달 스테이지들을 포함한다. 각각의 신호 전달 유닛으로 입력되는 입력신호가 논리 하이 레벨에서 논리 로우 레벨로 천이하는 경우와 논리 로우 레벨에서 논리 하이 레벨로 천이하는 경우에, 입력신호는 서로 다른 신호 전달 스테이지들을 통과한다. 그러므로, 입력 신호가 하이->로우로 천이하는 경우에 레벨 쉬프팅 유닛의 천이 지연 시간(하이->로우 천이 지연 시간)과 로우->하이로 천이하는 경우에 레벨 쉬프팅 유닛의 천이 지연 시간(로우->하이 천이 지연 시간)은 서로 달라진다.
또한, 신호 전달 유닛에 공급되는 전압 레벨이 달라지면, 해당 신호 전달 유닛에 포함되는 신호 전달 스테이지들의 천이 지연 시간이 달라지고, 그에 따라, 레벨 쉬프팅 유닛의 하이->로우 천이 지연 시간도 변경될 수 있고, 로우->하이 천이 지연 시간도 변경될 수 있다.
본 발명의 제1실시예는, 공급되는 동작 전압들(VDDA, VDDB)의 레벨들이 변화되더라도, 레벨 쉬프팅 유닛(110, 120)의 하이->로우 천이 지연 시간과 로우->하이 천이 지연 시간이 동일한 양만큼 변하게 하는 신호 전달 경로를 선택한다. 그에 따라, 레벨 쉬프팅 유닛(110, 120)의 출력 신호의 듀티비를 변하지 않도록 할 수 있다.
도 1을 참조하면, 제1레벨 쉬프팅 유닛(110)과 제2레벨 쉬프팅 유닛(120)은 병렬로 연결된다. 이 경우, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단에는, 2개의 레벨 쉬프팅 유닛들(110, 120)의 출력 신호들의 평균 신호가 출력된다. 본 발명의 제1실시예는, 평균 신호의 하이->로우 천이 지연 시간과 평균 신호의 로우->하이 천이 지연 시간이 동일한 양만큼 변하게 하는 신호 전달 경로를 선택한다.
신호 출력 유닛(190)은 제1레벨 쉬프팅 유닛(110)과 제2레벨 쉬프팅 유닛(120)의 출력단에 연결되고, 상기 출력단의 평균 신호를 천이 지연시켜서 출력신호(OUT)를 발생한다.
클램핑 유닛(170)은 클램핑 신호(CLAMP)에 응답하여, 제1레벨 쉬프팅 유닛(110)과 제2레벨 쉬프팅 유닛(120)의 출력단을 기설정된 전압 레벨로 고정시킨다. 도 1에서는 기설정된 전압 레벨은 제2전압(VDDB)인 것으로 도시되었으나, 이는 단순한 예시일 뿐이고, 기설정된 전압 레벨은 다른 전압 레벨일 수 있다.
제1동작 제어 유닛(130)은 클램핑 신호(CLAMP)에 응답하여, 제1레벨 쉬프팅 유닛(110)의 신호 전달 유닛들(112, 114, 116, 118) 중에서 일부를 비활성화시킨 다. 제2동작 제어 유닛(140)은 클램핑 신호(CLAMP)에 응답하여, 제2레벨 쉬프팅 유닛(120)의 신호 전달 유닛들(122, 124, 126, 128) 중에서 일부를 비활성화시킨다. 이를 위하여, 신호 전달 유닛들(112, 114, 116, 118, 122, 124, 126, 128) 중에서 일부를 그라운드로부터 차단시킴으로써, 일부 신호 전달 유닛들을 동작시키지 않을 수 있다.
예를 들어, 도 1을 참조하면, 제1서브 제어 유닛(132)은 제2신호 전달 유닛(114)과 그라운드 사이에 연결되고, 제2신호 전달 유닛(114)을 그라운드에 연결시키거나 또는 그라운드로부터 차단한다. 마찬가지로, 제2, 제3, 제4, 및 제5서브 제어 유닛(134, 142, 144, 146)은 제4, 제5, 제7, 및 제8신호 전달 유닛(118, 122, 126, 128)을 그라운드에 연결시키거나 또는 그라운드로부터 차단한다.
도 2는 도 1의 레벨 쉬프팅 회로의 제1예이다.
도 2를 참조하면, 클램핑 유닛(170)은 트랜지스터(PX0)를 포함할 수 있다. 예를 들어, 트랜지스터(PX0)는 클램핑 신호(CLAMP)를 수신하는 게이트, 제2전압(VDDB)에 연결되는 제1단, 및 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단에 연결되는 제2단을 구비할 수 있다.
클램핑 신호(CLAMP)가 논리 로우 레벨을 가지면, 트랜지스터(PX0)는 턴-온 되고, 그에 따라 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 출력 신호와 무관하게 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단은 제2전압(VDDB)으로 고정된다. 반면에, 클램핑 신호(CLAMP)가 논리 하이 레벨을 가지면, 트랜지스터(PX0)는 턴-오프 되고, 그에 따라 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단에는 제1 및 제2 레벨 쉬프팅 유닛들(110, 120)의 출력 신호들의 평균 신호가 출력된다.
각각의 서브 제어 유닛(132, 134, 142, 144, 146)은 각각의 트랜지스터(NX2, NX3, NX4, NX5, NX6)를 포함할 수 있다. 예를 들어, 트랜지스터(NX2)는 클램핑 신호(CLAMP)를 수신하는 게이트, 신호 전달 유닛(114)에 연결되는 제1단, 그라운드에 연결되는 제2단을 구비할 수 있다.
클램핑 신호(CLAMP)가 논리 하이 레벨을 가지면, 트랜지스터(NX2)는 턴-온 되고 신호 전달 유닛(114)은 그라운드에 연결되어 신호의 천이 지연 동작을 수행한다. 반면에, 클램핑 신호(CLAMP)가 논리 로우 레벨을 가지면, 트랜지스터(NX2)는 턴-오프 되고 신호 전달 유닛(114)은 그라운드로부터 차단되어 동작하지 않는다. 이처럼, 클램핑 신호(CLAMP)의 논리 레벨을 조절함으로써, 신호 전달 유닛(114)의 동작 여부를 결정할 수 있다. 그에 따라, 신호 전달 유닛(114)를 동작시킬 필요가 없는 경우에는, 신호 전달 유닛(114)의 누설 전류를 방지할 수 있다.
제1레벨 쉬프팅 유닛(110)에 포함되는 제1 내지 제4신호 전달 유닛(112, 114, 116, 118)은 신호를 천이 지연 시키는 유닛으로써, 인버터 또는 차동 증폭기 일 수 있다. 도 2에는 제1신호 전달 유닛(112), 제3신호 전달 유닛(116) 및 제4신호 전달 유닛(118)은 인버터이고 제2신호 전달 유닛(114)은 차동 증폭기인 것으로 도시되었다. 다만, 도 2에서 제4신호 전달 유닛(118)은 풀업/풀다운 기능을 수행한다. 마찬가지로, 제2레벨 쉬프팅 유닛(120)에 포함되는 제5 내지 제8신호 전달 유닛(122, 124, 126, 128)도 신호를 천이 지연 시키는 유닛으로써, 인버터 또는 차동 증폭기 일 수 있다. 도 2에는 제6신호 전달 유닛(124), 제7신호 전달 유닛(126) 및 제8신호 전달 유닛(128)은 인버터이고 제5신호 전달 유닛(122)은 차동 증폭기인 것으로 도시되었다. 다만, 도 2에서 제7신호 전달 유닛(126)은 풀업/풀다운 기능을 수행한다. 물론, 각 신호 전달 유닛은 인버터, 차동 증폭기 이외에 다른 신호 천이 지연 유닛일 수도 있다.
각각의 신호 전달 유닛은 다수개의 신호 전달 스테이지들을 포함한다. 예를 들어, 제1신호 전달 유닛(112)은 PMOS 트랜지스터(P10)와 NMOS 트랜지스터(N10)를 구비할 수 있다. 입력신호(IN)가 논리 하이 레벨에서 논리 로우 레벨로 천이하는 경우에는 PMOS 트랜지스터(P10)를 통과하는 반면에, 입력신호(IN)가 논리 로우 레벨에서 논리 하이 레벨로 천이하는 경우에는 NMOS 트랜지스터(N10)를 통과한다.
한편, 제1신호 전달 유닛(112)으로 공급되는 제1전압(VDDA)의 레벨에 따라 PMOS 트랜지스터(P10)와 NMOS 트랜지스터(N10)의 통과 시간(천이 지연 시간)이 달라진다. 제1전압(VDDA)의 레벨에 따라 트랜지스터(P10, N10)의 게이트-소스 전압이 변한다. 게이트-소스 전압이 높으면 트랜지스터(P10, N10)의 통과 시간이 짧아지고, 게이트-소스 전압이 낮으면 트랜지스터(P10, N10)의 통과 시간이 길어진다.
이처럼, 입력신호(IN)의 논리 레벨과 제1전압(VDDA)의 레벨에 따라 제1신호 전달 유닛(112)의 천이 지연 시간이 달라진다. 마찬가지로, 입력되는 신호의 논리 레벨과 공급되는 전압(VDDA, VDDB)의 레벨에 따라 신호 전달 유닛들(114, 116, 118, 122, 124, 126, 128)의 천이 지연 시간이 달라지고, 그에 따라 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 천이 지연 시간이 달라진다.
도 2에 도시된 본 발명의 제1실시예는, 공급되는 동작 전압들(VDDA, VDDB)의 레벨들이 변화되더라도, 레벨 쉬프팅 유닛(110, 120)의 하이->로우 천이 지연 시간과 로우->하이 천이 지연 시간이 동일한 양만큼 변하게 하는 트랜지스터들을 선택한다.
이하에서는 제1전압(VDDA)이 제2전압(VDDB)보다 낮은 경우의 동작을 설명한다.
입력 신호(IN)가 제1전압(VDDA) 레벨(논리 하이 레벨)에서 접지 전압 레벨(논리 로우 레벨)로 천이하는 경우를 살펴보면, 제1레벨 쉬프팅 유닛(110)의 트랜지스터들(P10, N20, P21)과 제2레벨 쉬프팅 유닛(120)의 트랜지스터들(P31, N41, P43)이 턴-온 된다. 그에 따라, 입력 신호(IN)는 제1레벨 쉬프팅 유닛(110)의 트랜지스터들(P10, N20, P21)을 통과하고, 제2레벨 쉬프팅 유닛(120)의 트랜지스터들(P31, N41, P43)을 통과한다.
이 경우, 제1전압(VDDA)이 제2전압(VDDB)보다 낮으므로, 트랜지스터(P10)의 게이트-소스 전압은 트랜지스터(P21)의 게이트-소스 전압보다 낮다. 그러므로, 트랜지스터(P10)의 통과 시간은 트랜지스터(P21)의 통과 시간보다 길다. 이와 같이, 제1레벨 쉬프팅 유닛(110)에 포함되는 트랜지스터들(P10, N20)의 통과 시간은 트랜지스터(P21)의 통과 시간보다 길다. 또한, 제2레벨 쉬프팅 유닛(120)에 포함되는 트랜지스터들(P31, N41)의 통과 시간은 길고, 트랜지스터(P43)의 통과 시간은 짧다. 이하에서는 트랜지스터의 통과 시간이 긴 경우를 "L"로 나타내고, 통과 시간이 짧은 경우를 "S"로 나타낸다.
그러므로, 제1레벨 쉬프팅 유닛(110)의 전체 통과 시간은 "L(P10)+L(N20)+S(P21) = 2L1S"가 된다. 또한, 제2레벨 쉬프팅 유닛(120)의 전체 통과 시간은 "L(P31)+L(N41)+S(P43) = 2L1S"가 된다. 그 결과, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 통과 시간은 "2L1S"가 된다.
다음으로, 입력 신호(IN)가 논리 로우 레벨(접지 전압 레벨)에서 논리 하이 레벨(제1전압(VDDA) 레벨)로 천이하는 경우를 살펴보면, 제1레벨 쉬프팅 유닛(110)의 트랜지스터들(N10, P11, N21)과 제2레벨 쉬프팅 유닛(120)의 트랜지스터들(N40, P41, N43)이 턴-온 된다. 그에 따라, 입력 신호(IN)는 제1레벨 쉬프팅 유닛(110)의 트랜지스터들(N10, P11, N21)을 통과하고, 제2레벨 쉬프팅 유닛(120)의 트랜지스터들(N40, P41, N43)을 통과한다.
이 경우, 제1전압(VDDA)이 제2전압(VDDB)보다 낮으므로, 제1레벨 쉬프팅 유닛(110)에 포함되는 트랜지스터들(N10, P11, N21)의 통과 시간은 길다. 또한, 제2레벨 쉬프팅 유닛(120)에 포함되는 트랜지스터(N40)의 통과 시간은 길고, 트랜지스터(P41, N43)의 통과 시간은 짧다.
그러므로, 제1레벨 쉬프팅 유닛(110)의 전체 통과 시간은 "L(N10)+L(P11)+L(N21) = 3L"가 된다. 또한, 제2레벨 쉬프팅 유닛(120)의 전체 통과 시간은 "L(N40)+S(P41)+S(N43) = 1L2S"가 된다. 그 결과, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 통과 시간은 "2L1S"가 된다.
이하에서는 제1전압(VDDA)이 제2전압(VDDB)보다 높은 경우의 동작을 설명한다.
입력 신호(IN)가 논리 하이 레벨에서 논리 로우 레벨로 천이하는 경우를 살 펴보면, 제1전압(VDDA)이 제2전압(VDDB)보다 높으므로, 제1레벨 쉬프팅 유닛(110)에 포함되는 트랜지스터들(P10, N20)의 통과 시간은 짧고, 트랜지스터(P21)의 통과 시간은 길다. 또한, 제2레벨 쉬프팅 유닛(120)에 포함되는 트랜지스터들(P31, N41)의 통과 시간은 짧고, 트랜지스터(P43)의 통과 시간은 길다.
그러므로, 제1레벨 쉬프팅 유닛(110)의 전체 통과 시간은 "S(P10)+S(N20)+L(P21) = 1L2S"가 된다. 또한, 제2레벨 쉬프팅 유닛(120)의 전체 통과 시간은 "S(P31)+S(N41)+L(P43) = 1L2S"가 된다. 그 결과, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 통과 시간은 "1L2S"가 된다.
다음으로, 입력 신호(IN)가 논리 로우 레벨에서 논리 하이 레벨로 천이하는 경우를 살펴보면, 제1전압(VDDA)이 제2전압(VDDB)보다 높으므로, 제1레벨 쉬프팅 유닛(110)에 포함되는 트랜지스터들(N10, P11, N21)의 통과 시간은 짧다. 또한, 제2레벨 쉬프팅 유닛(120)에 포함되는 트랜지스터(N40)의 통과 시간은 짧고, 트랜지스터들(P41, N43)의 통과 시간은 짧다.
그러므로, 제1레벨 쉬프팅 유닛(110)의 전체 통과 시간은 "S(N10)+ S(P11)+ S(N21) = 3S"가 된다. 또한, 제2레벨 쉬프팅 유닛(120)의 전체 통과 시간은 "S(N40)+ L(P41)+ L(N43) = 2L1S"가 된다. 그 결과, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 통과 시간은 "1L2S"가 된다.
이와 같이, 제1 및 제2전압(VDDA, VDDB)의 레벨들이 변화할 때, 입력 신호(IN)의 논리 레벨이 천이하는 경우에, 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 통과 시간은 "2L1S"와 "1L2S" 사이를 천이한다. 즉, 평균 신호의 하이->로우 천이 지연 시간과 평균 신호의 로우->하이 천이 지연 시간이 동일한 양("1L1S")만큼 변화한다. 그에 따라, 출력 신호(OUT)의 듀티비를 그대로 유지할 수 있다.
도 3은 도 1의 레벨 쉬프팅 회로의 제2예이다.
도 2와 도 3을 비교하면, 도 2에는 트랜지스터(NX1)가 구비되어 있는 반면에, 도 3에는 트랜지스터(PX4)가 추가되어 있다는 점이 다르다. 그 이외에, 도 3의 레벨 쉬프팅 회로의 구성은 도 2의 레벨 쉬프팅 회로의 구성에 대응된다. 그러므로, 도 3에 관한 자세한 설명은 생략된다.
도 4는 본 발명의 제2실시예에 따른 레벨 쉬프팅 회로의 회로도이다.
도 4의 제1 및 제2레벨 쉬프팅 유닛(110, 120)은 도 2의 제1 및 제2레벨 쉬프팅 유닛(110, 120)에 대응되므로, 그에 관한 자세한 설명은 생략된다.
도 4의 클램핑 유닛(170)은 NMOS 트랜지스터(NX0)를 포함하는 점에서, 도 2의 클램핑 유닛(170)과 구별된다. 도 4의 트랜지스터(NX0)는 클램핑 신호(CLAMP)를 수신하는 게이트, 그라운드에 연결되는 제1단, 및 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단에 연결되는 제2단을 구비할 수 있다.
클램핑 신호(CLAMP)가 논리 하이 레벨을 가지면, 트랜지스터(NX0)는 턴-온 되고, 그에 따라 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 평균 출력 신호와 무관하게 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단은 접지 전압으로 고정된다. 반면에, 클램핑 신호(CLAMP)가 논리 로우 레벨을 가지면, 트랜지스터(NX0)는 턴-오프 되고, 그에 따라 제1 및 제2레벨 쉬프팅 유닛(110, 120)의 출력단에는 제1 및 제2 레벨 쉬프팅 유닛들(110, 120)의 출력 신호들의 평균 신호가 출력된다.
도 4의 제1 및 제2동작 제어 유닛(130, 140)은 PMOS 트랜지스터들(PX1, PX2, PX4, PX5, PX6)을 포함하는 점에서, 도 2의 제1 및 제2동작 제어 유닛(130, 140)과 구별된다. 예를 들어, 트랜지스터(PX1)는 클램핑 신호(CLAMP)를 수신하는 게이트, 신호 전달 유닛(118)에 연결되는 제1단, 제2전압(VDDB)에 연결되는 제2단을 구비할 수 있다.
클램핑 신호(CLAMP)가 논리 로우 레벨을 가지면, 트랜지스터(PX1)는 턴-온 되고 신호 전달 유닛(118)은 제2전압(VDDB)에 연결되어 신호의 천이 지연 동작을 수행한다. 반면에, 클램핑 신호(CLAMP)가 논리 하이 레벨을 가지면, 트랜지스터(PX1)는 턴-오프 되고 신호 전달 유닛(118)은 제2전압(VDDB)으로부터 차단되어 동작하지 않는다. 이처럼, 클램핑 신호(CLAMP)의 논리 레벨을 조절함으로써, 신호 전달 유닛(118)의 동작 여부를 결정할 수 있다. 그에 따라, 신호 전달 유닛(118)를 동작시킬 필요가 없는 경우에는, 신호 전달 유닛(118)의 누설 전류를 방지할 수 있다.
도 2에 도시된 레벨 쉬프팅 회로는, 신호 전달 유닛들(118, 526) 및 서브 제어 유닛들(534, 544)을 구비하지 않을 수도 있다. 이 경우, 제1레벨 쉬프팅 유닛(110)은, 입력 신호를 수신하고 제1전압에 기초하여 동작하는 제1인버터; 상기 제1인버터의 출력단에 연결되고 제2전압에 기초하여 동작하는 제1차동증폭기; 및 제1인버터의 출력단에 제1차동증폭기와 병렬로 연결되고 제1전압에 기초하여 동작하는 제2인버터를 구비할 수 있다. 제1동작 제어 유닛은, 제1차동증폭기와 그라운드 사이에 연결되는 제1서브 제어 유닛을 구비하고, 클램핑 유닛은, 제1차동증폭기 의 출력단과 제2전압 사이에 연결될 수 있다. 또한, 제2레벨 쉬프팅 유닛은, 입력 신호를 수신하고 제2전압에 기초하여 동작하는 제2차동증폭기; 입력 신호를 수신하며 제2차동증폭기에 병렬로 연결되고 제1전압에 기초하여 동작하는 제3인버터; 및 제2차동증폭기의 출력단에 연결되는 제4인버터를 구비할 수 있다. 제2동작 제어 유닛은, 제2차동증폭기와 그라운드 사이에 연결되는 제2서브 제어 유닛; 및 제3인버터와 그라운드 사이에 연결되는 제3서브 제어 유닛을 구비할 수 있다. 클램핑 유닛은, 제4인버터의 출력단과 제2전압 사이에 연결될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1실시예에 따른 레벨 쉬프팅 회로의 블록도이다.
도 2는 도 1의 레벨 쉬프팅 회로의 제1예이다.
도 3은 도 1의 레벨 쉬프팅 회로의 제2예이다.
도 4는 본 발명의 제2실시예에 따른 레벨 쉬프팅 회로의 회로도이다.

Claims (13)

  1. 복수개의 신호 전달 유닛들을 포함하는 제1레벨 쉬프팅 유닛;
    클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제1동작 제어 유닛;
    상기 제1레벨 쉬프팅 유닛과 병렬로 연결되고, 복수개의 신호 전달 유닛들을 포함하는 제2레벨 쉬프팅 유닛;
    상기 클램핑 신호에 응답하여, 상기 제2레벨 쉬프팅 유닛의 신호 전달 유닛들 중에서 일부를 비활성화시키는 제2동작 제어 유닛;
    상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단에 연결되는 신호 출력 유닛; 및
    상기 클램핑 신호에 응답하여, 상기 제1레벨 쉬프팅 유닛과 상기 제2레벨 쉬프팅 유닛의 출력단을 기설정된 전압 레벨로 고정시키는 클램핑 유닛을 구비하고,
    상기 제1동작 제어 유닛 및 제2동작 제어 유닛은,
    상기 클램핑 신호를 수신하는 게이트;
    상기 신호 전달 유닛에 연결되는 제1단; 및
    그라운드에 연결되거나, 제1전압 또는 제2전압에 연결되는 제2단을 각각 구비하는 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  2. 제1항에 있어서, 상기 제1동작 제어 유닛 및 제2동작 제어 유닛은,
    상기 클램핑 신호가 제1레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 신호 전달 유닛들의 일부를 상기 그라운드에 연결시키거나, 상기 제1전압 또는 상기 제2전압에 연결시키고,
    상기 클램핑 신호가 제2레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 신호 전달 유닛들의 일부를 상기 그라운드, 상기 제1전압 및 상기 제2전압에 연결시키지 않는 것을 특징으로 하는 레벨 쉬프팅 회로.
  3. 삭제
  4. 제1항에 있어서, 상기 클램핑 유닛은,
    상기 클램핑 신호가 제1레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 출력단의 전압 레벨을 그대로 유지시키고,
    상기 클램핑 신호가 제2레벨을 가지는 경우, 상기 제1 및 제2레벨 쉬프팅 유닛의 출력단을 상기 기설정된 전압 레벨로 고정시키는 것을 특징으로 하는 레벨 쉬프팅 회로.
  5. 삭제
  6. 제1항에 있어서, 상기 제1레벨 쉬프팅 유닛은,
    입력 신호를 수신하고 제1전압에 기초하여 동작하는 제1신호 전달 유닛;
    상기 제1신호 전달 유닛의 출력단에 연결되고 제2전압에 기초하여 동작하는 제2신호 전달 유닛;
    상기 제1신호 전달 유닛의 출력단에 상기 제2신호 전달 유닛과 병렬로 연결되고 상기 제1전압에 기초하여 동작하는 제3신호 전달 유닛; 및
    상기 제2신호 전달 유닛의 제1출력단과 제2출력단에 각각 연결되는 제1 및 제2입력단; 및 상기 신호 출력 유닛의 입력단에 연결되는 출력단을 포함하고, 상기 제2전압에 기초하여 동작하는 제4신호 전달 유닛을 구비하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  7. 삭제
  8. 제6항에 있어서, 상기 제1동작 제어 유닛은,
    상기 제2신호 전달 유닛과 그라운드 사이에 연결되는 제1서브 제어 유닛; 및
    상기 제4신호 전달 유닛과 그라운드 사이에 연결되는 제2서브 제어 유닛을 구비하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  9. 제1항에 있어서, 상기 제2레벨 쉬프팅 유닛은,
    입력 신호를 수신하고 제2전압에 기초하여 동작하는 제5신호 전달 유닛;
    상기 입력 신호를 수신하며 상기 제5신호 전달 유닛에 병렬로 연결되고 제1전압에 기초하여 동작하는 제6신호 전달 유닛;
    상기 제5신호 전달 유닛의 제1출력단과 제2출력단에 각각 연결되는 제1 및 제2입력단을 포함하고, 상기 제2전압에 기초하여 동작하는 제7신호 전달 유닛; 및
    상기 제7신호 전달 유닛의 출력단에 연결되는 입력단; 및 상기 신호 출력 유닛의 입력단에 연결되는 출력단을 포함하고, 상기 제2전압에 기초하여 동작하는 제8신호 전달 유닛을 구비하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  10. 삭제
  11. 제9항에 있어서, 상기 제2동작 제어 유닛은,
    상기 제5신호 전달 유닛과 그라운드 사이에 연결되는 제3서브 제어 유닛;
    상기 제7신호 전달 유닛과 그라운드 사이에 연결되는 제4서브 제어 유닛; 및
    상기 제8신호 전달 유닛과 그라운드 사이에 연결되는 제5서브 제어 유닛을 구비하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  12. 제1항에 있어서, 상기 제1레벨 쉬프팅 유닛은,
    입력 신호를 수신하고 제1전압에 기초하여 동작하는 제1인버터;
    상기 제1인버터의 출력단에 연결되고 제2전압에 기초하여 동작하는 제1차동증폭기; 및
    상기 제1인버터의 출력단에 상기 제1차동증폭기와 병렬로 연결되고 상기 제1전압에 기초하여 동작하는 제2인버터를 구비하고,
    상기 제1동작 제어 유닛은,
    상기 제1차동증폭기와 그라운드 사이에 연결되는 제1서브 제어 유닛을 구비하고,
    상기 클램핑 유닛은,
    상기 제1차동증폭기의 출력단과 상기 제2전압 사이에 연결되는 것을 특징으로 하는 레벨 쉬프팅 회로.
  13. 제1항에 있어서, 상기 제2레벨 쉬프팅 유닛은,
    입력 신호를 수신하고 제2전압에 기초하여 동작하는 제2차동증폭기;
    상기 입력 신호를 수신하며 상기 제2차동증폭기에 병렬로 연결되고 제1전압에 기초하여 동작하는 제3인버터; 및
    상기 제2차동증폭기의 출력단에 연결되는 제4인버터를 구비하고,
    상기 제2동작 제어 유닛은,
    상기 제2차동증폭기와 그라운드 사이에 연결되는 제2서브 제어 유닛; 및
    상기 제3인버터와 그라운드 사이에 연결되는 제3서브 제어 유닛을 구비하고,
    상기 클램핑 유닛은,
    상기 제4인버터의 출력단과 상기 제2전압 사이에 연결되는 것을 특징으로 하는 레벨 쉬프팅 회로.
KR20080012208A 2008-02-11 2008-02-11 레벨 쉬프팅 회로 KR101493867B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080012208A KR101493867B1 (ko) 2008-02-11 2008-02-11 레벨 쉬프팅 회로
TW097132425A TW200935744A (en) 2008-02-11 2008-08-25 Level shifting circuit
US12/208,056 US7768336B2 (en) 2008-02-11 2008-09-10 Level shifting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080012208A KR101493867B1 (ko) 2008-02-11 2008-02-11 레벨 쉬프팅 회로

Publications (2)

Publication Number Publication Date
KR20090086758A KR20090086758A (ko) 2009-08-14
KR101493867B1 true KR101493867B1 (ko) 2015-02-17

Family

ID=40938390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080012208A KR101493867B1 (ko) 2008-02-11 2008-02-11 레벨 쉬프팅 회로

Country Status (3)

Country Link
US (1) US7768336B2 (ko)
KR (1) KR101493867B1 (ko)
TW (1) TW200935744A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5624441B2 (ja) * 2010-11-30 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5662122B2 (ja) 2010-11-30 2015-01-28 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP6524829B2 (ja) * 2015-07-13 2019-06-05 株式会社デンソー レベルシフト回路
TWI688841B (zh) * 2018-11-30 2020-03-21 虹光精密工業股份有限公司 利用電容特性操作之移位電路及其列印頭與列印裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122820A1 (en) 2003-12-05 2005-06-09 Jong-Hyun Choi Semiconductor devices including an external power voltage control function and methods of operating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188718A (ja) 1992-12-15 1994-07-08 Mitsubishi Electric Corp 半導体集積回路装置
US5973900A (en) * 1997-10-31 1999-10-26 Micron Technology, Inc. High voltage protection for an integrated circuit input buffer
KR100407991B1 (ko) 2001-03-31 2003-12-01 주식회사 하이닉스반도체 레벨 시프터
KR100465599B1 (ko) * 2001-12-07 2005-01-13 주식회사 하이닉스반도체 데이타 출력 버퍼
JP3657243B2 (ja) * 2002-06-28 2005-06-08 Ｎｅｃエレクトロニクス株式会社 レベルシフタ、半導体集積回路及び情報処理システム
US6753698B2 (en) * 2002-08-08 2004-06-22 International Business Machines Corporation Low power low voltage transistor—transistor logic I/O driver
KR100675274B1 (ko) 2004-12-09 2007-01-26 삼성전자주식회사 입력 회로 및 방법
KR101166071B1 (ko) 2005-05-20 2012-07-19 삼성전자주식회사 안정된 천이 지연 특성을 갖는 전압 레벨 변환 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122820A1 (en) 2003-12-05 2005-06-09 Jong-Hyun Choi Semiconductor devices including an external power voltage control function and methods of operating the same

Also Published As

Publication number Publication date
KR20090086758A (ko) 2009-08-14
TW200935744A (en) 2009-08-16
US7768336B2 (en) 2010-08-03
US20090201069A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
US7268588B2 (en) Cascadable level shifter cell
KR100312625B1 (ko) 드라이버 회로 장치
US7425844B1 (en) Input buffer for multiple differential I/O standards
KR100591520B1 (ko) 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
EP2427966B1 (en) Drive supporting multiple signaling modes
KR101987881B1 (ko) 고속 전압 레벨 시프터
KR101493867B1 (ko) 레벨 쉬프팅 회로
KR100884001B1 (ko) 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
JPH04233320A (ja) 状態遷移制御式の３安定出力バッファ
JP6871519B2 (ja) 半導体集積回路
TW202119759A (zh) 全數位靜態真單相時鐘（tspc）觸發器
US7282958B2 (en) Multiplex (MUX) circuit having a single selection signal and method of generating a MUX output signal with single selection signal
US10594265B2 (en) Semiconductor device and semiconductor integrated circuit using the same
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
CN114079455A (zh) 高速电平移位器
KR20100133610A (ko) 전압 레벨 시프터
JP2004153690A (ja) トライステートバッファ回路
US7365572B2 (en) Multipath input buffer circuits
US5898320A (en) Programmable interconnect point having reduced crowbar current
EP0813304B1 (en) Symmetric selector circuit for event logic
JP2002280893A (ja) 半導体装置
US8207775B2 (en) VOL up-shifting level shifters
US7515392B2 (en) High voltage circuits implemented using low voltage transistors
US5331207A (en) Latch circuit with independent propagation delays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 6