KR101476497B1 - 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 - Google Patents
고체 촬상 장치 및 고체 촬상 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101476497B1 KR101476497B1 KR1020120010273A KR20120010273A KR101476497B1 KR 101476497 B1 KR101476497 B1 KR 101476497B1 KR 1020120010273 A KR1020120010273 A KR 1020120010273A KR 20120010273 A KR20120010273 A KR 20120010273A KR 101476497 B1 KR101476497 B1 KR 101476497B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- core
- solid
- photoelectric conversion
- conversion unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000003384 imaging method Methods 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000005253 cladding Methods 0.000 claims abstract description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 36
- 239000010410 layer Substances 0.000 description 27
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 25
- 230000000875 corresponding effect Effects 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 18
- 238000012546 transfer Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
광전 전환 유닛을 포함하는 기판과, 기판의 상부에 배치되고, 광전 전환 유닛에 대응한 코어와, 클래딩로 이루어지는 도파로를 포함하는 고체 촬상 장치의 제조 방법이며, 고밀도 플라즈마 화학 기상 성장법에 의해, 클래딩의 개구에 코어로 될 부재를 형성하는 제1 공정 및 제2 공정을 갖고, 제2 공정은, 제1 공정 후에, 고밀도 플라즈마 화학 기상 성장법의 기판의 표면측의 고주파 파워에 대한 기판의 이면측의 고주파 파워의 비율이 제1 공정에 비교해서 높은 조건에서 코어로 될 부재를 형성한다.
Description
본 발명은 고체 촬상 장치 및 고체 촬상 장치의 제조 방법에 관한 것이다.
최근, 광전 전환 유닛에 입사하는 광량을 증가시키기 위해서, 도파로를 포함하는 고체 촬상 장치가 제안되어 있다. 일본 특허공개공보 제2010-103458호에는, 도파로를 형성하기 위해서, 절연막의 개구에 굴절률이 높은 막을 매립하는 방법이 기재되어 있다. 구체적으로는, 초기에 스퍼터링 효과가 높은 조건에서 막을 형성하고, 계속해서 성막 효과가 높은 조건에서 막을 형성하는 방법이다.
일본 특허공개공보 제2005-251804호에는, 효율적으로 광을 광전 전환 유닛으로 유도하기 위한 도파로의 측벽의 경사에 대해서 기재되어 있다.
그러나, 본 발명자들은, 일본 특허공개공보 제2010-103458호에 기재된 조건으로는, 고굴절률 부재를 형성할 때에 절연막의 개구가 폐색되기 쉽고, 고굴절률 부재를 보이드(void) 없이 매립하는 것이 곤란하다는 것을 발견했다.
본 발명자들은, 매립용의 고굴절률 부재와 주위의 층간 절연막의 밀착성이 낮아, 박리가 생기고, 또한 매립용의 고굴절률 부재에 생기는 내부 응력에 의해 웨이퍼의 변형이 생긴다는 것을 발견했다. 또한, 본 발명자들은, 일본 특허공개공보 제2005-251804호에 기재된 구성에서도, 화소의 미세화가 이루어진 경우에, 고굴절률 부재를 보이드 없이 매립하는 것이 곤란하다는 것을 발견했다.
본 발명의 여러 태양에 따르면, 상기의 과제의 적어도 하나는 해결된다.
본 발명의 일 태양에 따르면, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어(core)와 클래딩(cladding)을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법은, 코어로서 형성될 부재가 고밀도 플라즈마 화학 기상 성장법에 의해 클래딩의 개구 내에 형성되는 제1 공정 및 제2 공정을 포함하고, 제1 공정 후에, 제2 공정에서는, 기판의 표면측의 고주파 파워에 대한 기판의 이면측의 고주파 파워의 비율이 제1 공정에서보다 높은 조건하에서, 코어로서 형성될 부재가 고밀도 플라즈마 화학 기상 성장법에 의해 형성된다.
본 발명의 다른 태양에 따르면, 고체 촬상 장치는, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하며, 코어는, Si-H 결합과 N-H 결합을 포함하는 질화 실리콘을 포함하고, 질화 실리콘은 Si-H 결합에 대한 N-H 결합의 비율, 즉 N-H 결합/Si-H 결합이 1.0 내지 10이다.
본 발명의 다른 태양에 따르면, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법은, 고밀도 플라즈마 화학 기상 성장법에 의해, 클래딩 내의 개구를 코어로 매립하는 공정을 포함하고, 고밀도 플라즈마 화학 기상 성장법에 있어서, 개구의 바닥면으로부터 기판의 주면에 수직한 방향으로의 성막 속도는 개구의 측면으로부터 기판의 주면에 평행한 방향으로의 성막 속도의 1.5배 내지 10배이다.
본 발명의 다른 태양에 따르면, 고체 촬상 장치는, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하며, 코어는, 폭 L1의 바닥면과, 폭 L2의 상면과, 기판의 주면에 대해 각도 α의 기울기를 갖는 측면을 갖고, 상면은 바닥면으로부터 높이 H를 가지며, 코어는, L1 <L2, H/L2 ≤2 및 72.8°<α <90°를 만족한다.
본 발명의 다른 태양에 따르면, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법은, 코어로서 형성될 부재가 고밀도 플라즈마 화학 기상 성장법에 의해 클래딩의 개구 내에 형성되는 제1 공정 및 제2 공정을 포함하고, 제2 공정에서, 코어로서 형성될 부재는, 성막 효과에 대한 스퍼터링 효과의 비율이 제1 공정에 비해 큰 조건하에서 형성된다.
본 발명의 다른 특징은 첨부 도면을 참조하여 예시적인 실시예에 대한 이하의 설명으로부터 명백해질 것이다.
도 1은 제1 실시예에 따른 고체 촬상 장치의 화소 셀의 회로도.
도 2는 제1 실시예에 따른 고체 촬상 장치의 화소 셀의 평면 레이아웃.
도 3a, 도 3b 및 도 3c는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 4a, 도 4b 및 도 4c는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 5a 및 도 5b는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 6a 및 도 6b는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 7a는 제2 실시예에 따른 고체 촬상 장치의 단면 모식도이고, 도 7b는 제2 실시예에 따른 고체 촬상 장치의 그래프.
도 8a 및 도 8b는 제3 실시예에 따른 고체 촬상 장치의 단면 모식도.
도 9a 및 도 9b는 제4 실시예에 따른 고체 촬상 장치를 설명하기 위한 단면 모식도.
도 10은 제5 실시예에 따른 고체 촬상 장치의 단면 모식도.
도 11a 및 도 11b는 제5 실시예를 설명하기 위한 그래프.
도 12는 제5 실시예의 변형예를 설명하기 위한 단면 모식도.
도 13은 고밀도 플라즈마 화학 기상 성장 장치를 설명하기 위한 모식도.
도 14는 고체 촬상 장치 및 촬상 시스템의 모식도.
도 15는 제6 실시예를 설명하기 위한 그래프.
도 2는 제1 실시예에 따른 고체 촬상 장치의 화소 셀의 평면 레이아웃.
도 3a, 도 3b 및 도 3c는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 4a, 도 4b 및 도 4c는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 5a 및 도 5b는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 6a 및 도 6b는 제1 실시예에 따른 고체 촬상 장치의 제조 방법을 나타내는 도면.
도 7a는 제2 실시예에 따른 고체 촬상 장치의 단면 모식도이고, 도 7b는 제2 실시예에 따른 고체 촬상 장치의 그래프.
도 8a 및 도 8b는 제3 실시예에 따른 고체 촬상 장치의 단면 모식도.
도 9a 및 도 9b는 제4 실시예에 따른 고체 촬상 장치를 설명하기 위한 단면 모식도.
도 10은 제5 실시예에 따른 고체 촬상 장치의 단면 모식도.
도 11a 및 도 11b는 제5 실시예를 설명하기 위한 그래프.
도 12는 제5 실시예의 변형예를 설명하기 위한 단면 모식도.
도 13은 고밀도 플라즈마 화학 기상 성장 장치를 설명하기 위한 모식도.
도 14는 고체 촬상 장치 및 촬상 시스템의 모식도.
도 15는 제6 실시예를 설명하기 위한 그래프.
본 발명의 개시된 태양 중 하나는, 광전 전환 유닛을 포함하는 기판과, 기판 위에 배치되고, 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법에 관한 것이다. 이 방법은, 고밀도 플라즈마 화학 기상 성장법(고밀도 플라즈마 CVD)에 의해, 클래딩의 개구에 코어를 형성하는 제1 공정 및 제2 공정을 포함한다. 제1 공정 후에, 제2 공정에서는 고밀도 플라즈마 화학 기상 성장법에 의해, 기판의 표면측의 고주파 파워에 대한 기판의 이면측의 고주파 파워의 비율이 제1 공정에서보다 높은 조건하에서 코어로서 형성될 부재가 형성된다.
이러한 구성에 의해, 매립용의 고굴절률 부재의 밀착성이 높아져, 박리가 생기기 어려운 고체 촬상 장치를 제공할 수 있다. 고굴절률 부재를 보이드 없이 매립하는 것이 가능하게 된다. 또한, 고굴절률 부재에 생기는 내부 응력에 의해 웨이퍼의 변형이 생기는 것을 억제 가능하다.
여기에서, "개구"라는 용어는, 개구가 절연막을 관통하는 경우 및 개구가 관통하지 않는 경우(오목부)를 포함하고, "구멍"으로도 지칭될 수 있다. 개구를 포함하는 구성으로서, 실시예에서는 도파로를 포함하는 구성을 설명한다. 다른 구성에서도 적용 가능하다. 이하의 실시예에서는, 고체 촬상 장치에 적용한 예를 나타낸다. 일반적인 반도체 장치에 적용할 수도 있다. 이하의 설명에 있어서, 공지의 반도체의 제조 기술로 제조 가능한 구성의 제조 방법 및 구조의 상세에 대해서는 생략 하는 경우가 있다. 이하, 첨부 도면을 이용해서 상세하게 설명한다.
[제1 실시예]
본 실시예에서는, 반도체 장치로서 고체 촬상 장치를 예로 든다. 고체 촬상 장치의 제조 방법에 대해서는, 도 1 내지 도 5b 및 도 14를 참조하여 설명한다. 우선, 도 1, 도 2 및 도 14를 참조하여, 본 실시예에 따른 고체 촬상 장치에 대해서 설명한다.
도 1은 본 실시예에 따른 고체 촬상 장치의 화소 셀의 회로도이다. 도 2는 화소 셀의 평면도이다. 도 14는 본 발명의 여러 태양에 따른 고체 촬상 장치를 포함하는 촬상 시스템을 도시하는 블록도이다. 도 1에 있어서, 화소 셀(100)은, 4개의 포토다이오드(이하, "PD"라고 함)(101 내지 104)와, 4개의 전송 트랜지스터(105 내지 108)와, 리셋 트랜지스터(110)와, 증폭 트랜지스터(112)와, 플로팅 디퓨전 노드(이하, "FD 노드")(109)를 포함한다.
4개의 PD(101 내지 104)는, 입사광을 입사광의 광량에 따른 전하로 광전 전환한다. 4개의 전송 트랜지스터(105 내지 108)는, 4개의 각각의 PD(101 내지 104)에서 발생한 전하를 FD 노드(109)로 전송하도록 구성된 전송 유닛으로서 기능한다. 구체적으로는, 제1 전송 트랜지스터(105)가 제1 PD(101)에서 발생된 전하를 전송한다. 제2 전송 트랜지스터(106)가 제2 PD(102)에서 발생된 전하를 전송한다. 제3 전송 트랜지스터(107)가 제3 PD(103)에서 발생된 전하를 전송한다. 제4 전송 트랜지스터(108)가 제4 PD(104)에서 발생된 전하를 전송한다. FD 노드(109)는 복수의 광전 전환 유닛 사이에서 공유된다. 증폭 트랜지스터(112)에 대해, 게이트가 FD 노드(109)에 전기적으로 접속된다. 드레인에는 전원 공급선(111)으로부터 소정의 전압이 공급된다. 소스는 출력 신호선(113)에 전기적으로 접속된다. FD 노드(109)의 전위에 기초하는 신호가 출력 신호선(113)에 공급된다. 리셋 트랜지스터(110)는, FD 노드(109)의 전위를 임의의 전위로 리셋한다. 리셋 트랜지스터(110)와 전송 트랜지스터(105 내지 108) 중 어느 하나를 동시에 도통 시킴으로써, PD(101 내지 104) 중 대응하는 하나의 전위를 리셋 가능하다. 전원 공급선(111)은 적어도 2개의 전위를 공급하도록 구성된다. FD 노드(109)의 전위를 2개의 값으로 설정함으로써, 출력 신호선(113)에의 신호의 공급을 선택적으로 행할 수 있다. 단자(114)는 이하에서 설명하는 판독 회로와 접속하고 있다.
적어도 1개의 광전 전환 유닛을 포함하는 반복 단위를 화소로 규정하면, 도 1에서는, 화소 셀(100)은 4개의 화소를 포함한다. 화소 셀(100)은, 예를 들어, 선택 트랜지스터 및 용량을 포함할 수 있다. 광전 전환 유닛으로서 포토다이오드를 예로 들었지만, 예를 들어 포토게이트도 사용될 수 있다.
도 14에 있어서, 고체 촬상 장치(1601)는, 화소 유닛(1611)과, 수직 주사 회로(1612)와, 2개의 판독 회로(1613)와, 2개의 수평 주사 회로(1614)와, 2개의 출력 앰프(1615)를 포함한다. 화소 유닛(1611) 이외의 영역을 주변 회로부(1616)라 칭한다.
화소 유닛(1611)에는, 도 1에 나타낸 복수의 화소 셀이 2차원적으로 배열되어 있다. 즉, 화소 유닛(1611)에는 화소가 2차원적으로 배열되어 있다. 판독 회로(1613) 각각은, 예를 들면, 열 앰프(column amplifier), 상관된 이중 샘플링(CDS) 회로 및 가산 회로를 포함한다. 판독 회로(1613) 각각은, 수직 주사 회로(1612)에 의해 선택된 행의 화소로부터 수직 신호선을 통해서 신호를 판독하고, 이 신호를 예를 들어 증폭 및 가산한다. 열 앰프, CDS 회로, 가산 회로 등은, 예를 들면, 화소 열 또는 복수의 화소 열 마다 배치된다. 수평 주사 회로(1614)는, 판독 회로(1613)의 신호를 선택적으로 판독하기 위한 신호를 생성한다. 출력 앰프(1615)는, 수평 주사 회로(1614)에 의해 선택된 열의 신호를 증폭해서 출력한다. 이상의 구성은, 고체 촬상 장치의 하나의 구성예에 지나지 않는다. 본 실시예는 이에 한정되는 것은 아니다. 예를 들면, 도 14에 있어서, 각각의 판독 회로(1613)와, 각각의 수평 주사 회로(1614)와, 각각의 출력 앰프(1615)는, 2개의 출력 경로를 구성하기 위해서, 화소 유닛(1611) 상하에 1개씩 배치되어 있다. 대안적으로, 출력 경로는 3개 이상 설치될 수도 있다.
도 2를 이용하여, 도 1에 대응한 평면 레이아웃을 이하 설명한다. 도 2에 있어서, 제1 내지 제4 PD 각각의 일부인 전하 축적 영역(N형 반도체 영역)(201 내지 204)이 배치되어 있다. 전하 축적 영역(201 내지 204)은 "제1 내지 제4 PD(201 내지 204)"라고 한다. 제1 내지 제4 PD(201 내지 204)에 대응하는 제1 내지 제4 전송 트랜지스터의 게이트 전극(205 내지 208)이 배치되어 있다. 도 1의 FD 노드에 대응하는 영역으로서 제1 FD 영역(209) 및 제2 FD 영역(210)이 각각 배치되어 있다. 제1 FD 영역(209) 및 제2 FD 영역(210)은 다른 활성 영역에 배치되어 있다. 제1 FD 영역(209)에는 제1 및 제2 PD로부터의 전하가 전송된다. 제2 FD 영역(210)에는 제3 및 제4 PD로부터의 전하가 전송된다. 제1 FD 영역(209)과, 제2 FD 영역(210)과, 증폭 트랜지스터의 게이트 전극(212)이 접속 배선(213)에 의해 전기적으로 접속되어 있다. 접속 배선(213)은 증폭 트랜지스터의 게이트 전극을 구성하는 폴리실리콘 성분의 연장에 의해 형성할 수 있다. 제1 FD 영역(209)과 접속 배선(213)은 셰어드 컨택트(214)와 접속된다. 제2 FD 영역(210)과 접속 배선(213)은 셰어드 컨택트(215)와 접속되어 있다. "셰어드 컨택트"라는 용어는, 반도체 영역끼리, 반도체 영역과 게이트 전극 사이, 또는 게이트 전극끼리를, 배선층을 통하지 않고 접속하는 컨택트 플러그를 가리킨다. 도 2에서는, 제2 FD 영역(210)이 리셋 트랜지스터의 소스 혹은 드레인에 공통인 활성 영역에 배치되어 있다. 도면 부호 "211"은 리셋 트랜지스터의 게이트 전극이다.
여기에서, PD와, 트랜지스터의 소스, 드레인 및 채널이 되는 영역이 배치된 영역이 활성 영역이다. 그 밖의 영역은 소자 분리 영역(217)이다. 신호 캐리어에 대한 반도체 영역을 구성하는 포텐셜 배리어(216)는 활성 영역에서, 인접한 PD 사이 및 인접한 게이트 전극 사이에 배치된다. 포텐셜 배리어(216)는 인접한 PD 사이의 전하 캐리어의 왕래를 억제하는 소자 분리 영역으로서의 역할을 한다. 포텐셜 배리어를 P형 반도체 영역으로 구성하는 경우, 전자에 대한 포텐셜 배리어가 된다. 포텐셜 배리어를 N형 반도체 영역으로 구성하는 경우에는, 홀에 대한 포텐셜 배리어가 된다.
이러한 고체 촬상 장치의 제조 방법을, 도 3a 내지 도 5b를 참조하여 설명한다. 도 3a 내지 도 5b는, 도 2의 Ⅲ-Ⅲ선, Ⅳ-Ⅳ선 및 Ⅴ-Ⅴ선을 따라 취해진 단면 모식도이다. 구체적으로는, 도 3a 내지 도 5b는, 도 2의 Ⅲ-Ⅲ선, Ⅳ-Ⅳ선 및 Ⅴ-Ⅴ선을 따라 취해진 화소 셀의 제2 및 제3 PD의 단면과, 화소 셀의 임의의 트랜지스터(303)와, 주변 회로부의 임의의 트랜지스터(304)의 단면도이다. 전술한 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 또한, 일반적인 반도체 기술에 의해 형성 가능한 공정에 대해서는, 그 상세한 설명을 생략한다.
도 3a를 참조하여, 소자를 포함하는 반도체 기판을 준비하는 공정을 이하 설명한다. 준비된 반도체 기판(301)은, 실리콘으로 구성되고, 주면(표면)(302)을 갖는다. 반도체 기판(301)은, PD의 2개의 N형 반도체 영역(202, 203)과, 화소 셀의 트랜지스터(303)와, 주변 회로부의 트랜지스터(304)를 포함한다. N형 반도체 영역(202, 203)에 전자가 수집된다. 이하, N형 반도체 영역(202, 203)은 편의적으로 "전하 축적 영역(202, 203)"이라 부른다. 도 3a에 있어서, 화소 유닛의 트랜지스터(303)는 N형의 소스 및 드레인 영역(309)과 게이트 전극(308)을 갖는다. 전하 축적 영역(202, 203)의 하부에는 N형 반도체 영역(314)이 설치되어 있다. 이 N형 반도체 영역(314)은 전하 축적 영역보다도 불순물 농도가 낮고, 전하 축적 영역과 함께 광전 전환 유닛의 일부를 구성한다. N형 반도체 영역(314)의 하부에는, 광전 전환 유닛의 일부로서 기능하는 P형 반도체 영역(315)이 배치되어 있다. 트랜지스터(303)의 소스 및 드레인 영역(309)과 제2 FD 영역(210)의 하부에는 P형 반도체 영역(316)이 배치되어 있다. 주변 회로부의 트랜지스터(304)로서는, CMOS 회로를 구성하는 트랜지스터가 배치된다. 그러나, 본 실시예에서는, N형의 트랜지스터만을 나타내고 있다. 주변 회로부의 트랜지스터(304)는, P형의 반도체 영역(313)에 배치된 N형의 소스 및 드레인 영역(311)과, 소스 및 드레인 영역의 사이의 반도체 기판의 주면(302)에 배치된 게이트 전극(310)을 갖는다. 이러한 소자를 포함하는 반도체 기판(301)을 준비한다. 각 도면에 있어서, 게이트 절연막은 도시되어 있지 않음을 인식해야 한다.
도 3a에서는, 반도체 기판에 형성된 소자 위에 절연막을 형성하는 공정을 나타내고 있다. 화소 유닛(1611)에는, 산화 실리콘으로 이루어지는 절연막(도시 생략)과, 질화 실리콘으로 이루어지는 절연막(305)과, 산화 실리콘으로 이루어지는 절연막(306)이 주면(302) 측으로부터 이 순서로 적층해서 배치되어 있다. 이들 막은 플라즈마 화학 기상 성장법(이하 "CVD"라 함)에 의해 형성될 수 있다.
트랜지스터(304)는, 게이트 전극(310)의 측벽에 사이드 스페이서(312)를 갖는다. 소스 및 드레인 영역(311)은 라이틀리 도프트 드레인(lightly doped drain; LDD) 구조(도시 생략)를 갖는다. 사이드 스페이서(312)는, 산화 실리콘막, 질화 실리콘막, 산화 실리콘막의 적층 구조를 갖는다. 이들 막은 플라즈마 CVD에 의해 형성될 수 있다. 사이드 스페이서(312)를 구성하는 막은, 화소 유닛(1611)에 형성되는 절연막(도시 생략)과, 절연막(305)과, 절연막(306)과 동일할 수 있다.
도 3a에 있어서, 화소 유닛(1611)과 주변 회로부(1616) 위에 질화 실리콘으로 이루어지는 절연막(307)을, 예를 들면 저압 플라즈마 CVD(LP-CVD법)에 의해 형성한다. 여기에서, 절연막(307)을 형성하기 전에, 화소 유닛(1611)과 주변 회로부(1616) 위에 산화 실리콘으로 이루어지는 막(도시 생략)을 플라즈마 CVD에 의해 형성할 수도 있다. 이것은, 막의 형성이 주변 회로부의 트랜지스터(304)의 소스 및 드레인 영역(311)에 있어서 반도체 기판의 주면(302)의 노출을 방지하기 때문이다.
도 3b에 있어서, 화소 유닛(1611)과 주변 회로부(1616) 위에 형성되어 있는 절연막(307)을, 공지의 리소그래피 기술 및 에칭 기술에 의해, 원하는 형상으로 패터닝하여, 절연막(317)과 절연막(318)을 형성한다. 절연막(317)은, 전하 축적 영역(202, 203) 위, 즉 광전 전환 유닛 위의 부분으로부터 전송 트랜지스터의 게이트 전극의 일부 위의 부분으로 연장해서 설치된다. 화소 유닛(1611)의 다른 영역에서는, 도 3a의 절연막(307)은 에칭에 의해 제거되어 있다. 주변 회로부(1616)에 있어서 도 3a의 절연막(307)은 에칭되는 일없이, 절연막(318)으로서 형성된다.
도 3c에 있어서, 도 3b의 구성 상에, 복수의 층간 절연막(319)과, 컨택트 플러그(320)와, 제1 배선층(321)과, 비아 플러그를 포함하는 제2 배선층(322)을 형성한다. 여기에서, 컨택트 및 배선층의 배선은 각각 복수 배치되어 있다. 복수의 층간 절연막(319)은, 산화 실리콘으로 이루어지는 절연막과 질화 실리콘으로 이루어지는 절연막이 교대로 적층되어 있다. 산화 실리콘으로 이루어지는 복수의 절연막의 각각은, 플라즈마 화학 기상 성장법에 의해, 120nm 내지 1000nm의 막 두께로 형성된다. 질화 실리콘으로 이루어지는 복수의 절연막 각각은, 플라즈마 CVD에 의해, 10nm 내지 200nm의 막 두께로 형성된다. 따라서, 복수의 층간 절연막(319)의 대부분은 산화 실리콘이다. 질화 실리콘으로 이루어지는 복수의 절연막은, 배선층 및 비아 플러그를 형성할 때의 에칭 스톱막, 및 배선층을 구성하는 금속의 확산을 방지하도록 구성된 확산 방지막으로서 기능한다. 복수의 층간 절연막(319)은 형성될 도파로의 클래딩이 된다.
컨택트 플러그(320)는 주로 텅스텐으로 이루어진다. 제1 배선층(321) 및 비아 플러그와 일체로 형성된 제2 배선층(322)은 주로 구리로 이루어진다. 제1 배선층(321)은 싱글 다마신법에 의해 형성된다. 제2 배선층(322)은 듀얼 다마신법에 의해 형성되어 있다. 컨택트 플러그, 비아 플러그 및 배선층의 도전 패턴은 각각 배리어 메탈을 포함한다. 제1 및 제2 배선층은 다마신 기법 대신, 알루미늄을 이용해서 패터닝에 의해 형성되어 있어도 된다.
도 3c에 있어서, 질화 실리콘으로 이루어지는 복수의 절연막 중, 제1 및 제2 배선층의 상면과 접해서 배치되는 절연막은, 금속, 즉 구리의 확산을 방지하도록 구성된 확산 방지막으로서 기능한다. 제1 및 제2 배선층의 하면측에 배치되는 절연막은, 제1 및 제2 배선층을 다마신 기법으로 형성할 때의 에칭 스톱막으로서 기능한다. 확산 방지막으로서 기능하는 절연막보다도 에칭 스톱막으로서 기능하는 절연막의 막 두께는 얇다. 다마신 기법에서는, 절연막에 배선용의 홈 혹은 배선 및 비아 플러그용의 홈을 형성하는 공정이 행해진다. 이 홈을 형성할 때의 에칭에 있어서, 홈의 형상 제어를 위해, 에칭 스톱막이 배치될 수 있다. 따라서, 제1 및 제2 배선층의 하면측에 에칭 스톱막으로서 기능하는 절연막이 배치되어 있다. 에칭 스톱막은 홈을 형성할 때에 제거된다. 이에, 에칭 스톱막의 하면은 제1 및 제2 배선층의 하면과 일치하거나, 상부에 배치되게 된다. 대안적으로, 도 3c의 구성이 형성된 웨이퍼를 입수하고, 그 후 개구를 형성하는 공정을 행할 수 있다.
다음으로, 도 3c의 복수의 층간 절연막(319)에 개구(323)를 형성해 도 4a의 구성을 형성한다. 복수의 층간 절연막(319) 위에, 광전 전환 유닛에 대응한 영역에 개구를 갖는 포토레지스트 패턴(도시 생략)이 형성된다. 포토레지스트 패턴을 마스크로 하여 에칭이 행해진다. 에칭은, 예를 들면 이방성의 에칭이 행해진다. 구체적으로는, 플라즈마 에칭 처리가 복수의 층간 절연막에 대하여 행해지고, 절연막(317)이 노출될 때까지 에칭된다. 절연막(317)은, 에칭 시에 있어서의 광전 전환 유닛에의 플라즈마 데미지를 저감하기 위한 막이며, 또한, 에칭 스톱막으로서도 기능한다. 반도체 기판의 주면(302)과 절연막(317) 사이에 배치된 산화 실리콘으로 이루어지는 절연막(도시 생략)과, 절연막(305)과, 절연막(306)은, 광전 전환 유닛에 입사해야 할 광에 대한 반사 방지막으로서 기능한다.
도 4a의 개구(323)에, 클래딩이 되는 복수의 층간 절연막(3191)보다도 굴절률이 높은 투명 재료를 매립하여, 도파로의 코어가 될 부분을 형성한다. 여기에서는, 복수의 층간 절연막(3191)을 구성하는 주재료인 산화 실리콘보다도 굴절률이 높은 질화 실리콘을 개구 내에 형성한다. 구체적으로는, 고밀도 플라즈마 CVD(이하, "HDP-CVD법" 이라 함)에 의해, 질화 실리콘을 전체면에 퇴적하여, 개구(323)에 질화 실리콘을 매립한다. HDP-CVD법은, 후술하는 도 13에 나타내는 고밀도 플라즈마 CVD 장치에 의해 행해진다. 예를 들면, 개구(323) 이외의 복수의 층간 절연막(3191) 위 등의 불필요한 부분에 형성된 질화 실리콘을, 화학 기계 연마(Chemical Mechanical Polishing, 이하 "CMP"라 함) 혹은 플라즈마 에칭에 의해 제거한다. 이 공정에 의해, 질화 실리콘의 표면은 평탄화된다. 따라서, 이들 공정에 의해 개구(323)에 고굴절률 부재(324)를 형성한다. 도파로는, 복수의 층간 절연막(3191)과 고굴절률 부재(324)를 포함한다. 여기에서, 본 실시예에서는, CMP를 행해 실리콘 질화막의 제거 및 평탄화를 행한다. 복수의 층간 절연막(3191) 상의 질화 실리콘의 일부를 남기는 것에 의해, 고굴절률 부재(324)와 복수의 층간 절연막(3191)의 상면 위에 절연막(325)이 형성되고, 절연막(325)의 두께는 약 100nm 내지 500nm이다. 실리콘 질화막을 남기는 것에 의해, 배선층에의 플라즈마 데미지를 억제하는 것이 가능하게 된다. 그리고 절연막(325)의 표면에는 산질화 실리콘으로 이루어지는 절연막(326)을 형성한다. 절연막(326)은 플라즈마 CVD에 의해, 약 50nm 내지 약 150nm의 막 두께로 형성된다.
도 4b의 공정 후에, 절연막(325) 및 절연막(326)의 임의의 영역을 제거한다. 본 실시예에서는, 주변 회로 영역에 대응하는 영역에 배치된 절연막(325, 326)을 전부 제거해서 개구(329)를 형성한다. 그러나, 적어도 비아 플러그가 배치되는 영역을 에칭에 의해 제거할 수 있다. 제거는, 이방성의 에칭, 예를 들면 플라즈마 에칭에 의해 행해질 수 있다. 이 공정에 의해 절연막(325) 및 절연막(326)은 개구(329)를 갖는 절연막(327) 및 절연막(328)이 된다. 그 후, 개구(329)를 매립하고, 절연막(327) 및 절연막(328)을 피복하도록 절연막(330)을 형성한다. 절연막(330)은, 예를 들면 산화 실리콘으로 이루어지고, 플라즈마 CVD에 의해 형성될 수 있다. 절연막(330)과 제2 배선층(322) 위에 배치된 복수의 층간 절연막(319)의 일부를 관통하는 비아 플러그(331)를 형성한다. 비아 플러그(331)는 예를 들면 텅스텐으로 이루어지고, 티타늄이나 질화 티타늄의 배리어 메탈을 포함한다.
비아 플러그(331)의 상부에 제3 배선층(333)이 형성되어, 도 4c의 구성이 얻어진다. 제3 배선층(333)은, 예를 들면 알루미늄을 주성분으로 하는 도전체로 구성되고, 패터닝에 의해 형성된다. 여기에서, 제3 배선층(333)은, 주변 회로 영역의 차광막으로서도 기능한다. 도 4c에 있어서, 절연막(334)이 되는 절연막과 절연막(335)이 되는 절연막을 이 순서로 형성한다. 절연막(334)이 되는 절연막은 플라즈마 CVD에 의해 형성되는 산질화 실리콘으로 구성된다. 절연막(335)이 되는 절연막은 플라즈마 CVD에 의해 형성되는 질화 실리콘으로 구성된다. 절연막(335)이 되는 절연막 상에 렌즈 형상의 포토레지스트를 형성한다. 그것을 마스크로 하여 에칭을 행함으로써, 절연막(335)이 되는 절연막에 렌즈를 형성한다. 렌즈 위에 절연막(336)이 되는 절연막을 형성한다. 입력 혹은 출력 패드에 대응하는 영역에 있어서, 3개의 절연막을 제거함으로써, 도 5a의 구성이 얻어진다. 여기에서, 절연막(335)은 층내 렌즈(337)를 포함하는 렌즈층이다. 절연막(334)과 절연막(336)은 절연막(335)의 반사 방지 코팅으로서 기능할 수 있다.
도 5a의 공정 후에, 수지로 이루어지는 평탄화층(338)과, 복수의 색에 대응한 컬러 필터를 포함하는 컬러 필터층(339)과, 마이크로렌즈(341)를 포함하는 마이크로렌즈층(340)을 이 순서로 형성하여, 도 5b의 구성이 얻어진다.
이상과 같이, 도 3a 내지 도 5b의 절차에 의해, 고체 촬상 장치를 형성하는 것이 가능하다. 또한, 도 3a 내지 도 5b에 있어서, 반도체 기판(301)은 주면측의 일부를 나타낸 것이다.
이상과 같은 고체 촬상 장치의 제조 방법에 있어서, 본 실시예에서는, 도 4b에 도시한 고굴절률 부재(324)를 형성하는 공정에 특징을 갖는다. 이하, 본 공정에 대해서, 도 6a, 도 6b 및 도 13을 이용하여, 상세하게 설명한다.
본 실시예에서는, 고굴절률 부재(324)를 2단계의 공정에 의해 형성한다. 도 6a는 도 4b에 대응하는 고체 촬상 장치의 단면 모식도이다. 도 6b는 도 6a의 일부를 확대한 단면 모식도이다. 도 6a 및 도 6b에 있어서, 도 4b와 공통인 구성에 대해서는 동일한 부호를 붙이고, 설명을 생략한다. 우선, 도 6a 및 도 6b에 도시한 바와 같이, 도 4b의 고굴절률 부재(324)와 절연막(325)에 도 6a 및 도 6b의 고굴절률 부재(324a)와 절연막(325a)이 각각 대응한다. 고굴절률 부재(324a)와 절연막(325a)은, 각각 2개의 부재로 형성된다. 도 6a 및 도 6b에 있어서, 제1 부재(601) 및 절연막(602)은, 도 4a의 개구(323)의 측벽을 따라 형성되어, 복수의 층간 절연막(3191)을 덮고 있다. 제2 부재(603) 및 절연막(604)은, 제1 부재(601)와 절연막(602)을 덮고 있다. 고굴절률 부재(324a)는 제1 부재(601)와 제2 부재(603)를 포함한다. 도 4a의 절연막(325)에 대응하는 절연막(325a)은, 절연막(602)과 절연막(604)을 포함한다. 이하, 도 6b을 이용해서 고굴절률 부재(324a)의 제조 방법에 대해서 상술한다.
도 13을 참조하여, 고굴절률 부재(324a)를 형성하는 고밀도 플라즈마 CVD 장치에 대해서 설명한다. 고밀도 플라즈마 CVD 장치란, 고주파 전계나 자계 등을 이용해서 가스를 고밀도로 플라즈마화하고, 막을 퇴적시키는 CVD 장치이다. 도 13은, 고주파 전계를 이용한 고밀도 플라즈마 CVD 장치(1500)의 개략적인 도면이다. 고밀도 플라즈마 CVD 장치(1500)는, 챔버(1506)와, 온도 제어 기구가 장착된 스테이지(1503)와, 제1 전극에 접속하는 고주파 전원(1501)과, 스테이지(제2 전극)에 접속하는 고주파 전원(1502)을 포함한다. 스테이지(1503) 위에는 반도체 웨이퍼(1504)가 배치된다. 상부의 고주파 전원(1501)과 하부의 고주파 전원(1502)은 각각 개별의 고주파 파워가 설정 가능하다. 성막 시에는, 원하는 가스를 공급 구(1505)로부터 도입하고 반응시킨다. 고밀도 플라즈마 CVD는, 스퍼터링 효과와 성막 효과를 조정하면서 행한다. 상하의 고주파 전원의 고주파 파워, 가스, 웨이퍼 온도 등을 조정함으로써, 성막 효과에 대한 스퍼터링 효과의 비율이 조정된다.
본 실시예의 고굴절률 부재의 형성 방법은, 제1 부재를 형성하는 제1 공정과, 제2 부재를 형성하는 제2 공정을 포함한다. 상기 제2 공정은, 상기 제1 공정에서보다 성막 효과에 대한 스퍼터링 효과의 비율이 높은 조건에서 행한다. 여기서, "성막 효과"란 용어는 CVD법에 의해 원하는 막종이 성장하고 있는 상태를 가리킨다. "스퍼터링 효과"란 용어는 플라즈마 혹은 종(species)이 충돌함으로써 스퍼터링 하는 상태를 말한다.
이러한 조건에서 형성되는 제1 부재는, 제2 부재보다도 도 4a의 개구(323)의 측벽 및 바닥부, 및 층간 절연막(3191)과의 밀착성이 높기 때문에, 제1 부재의 박리를 억제하고, 고굴절률 부재를 형성하는 것이 가능하게 된다. 또한, 제2 부재에 생기는 응력을 작게 할 수 있기 때문에, 웨이퍼의 변형을 억제하는 것이 가능하게 된다. 고밀도 플라즈마 CVD에 있어서, 성막 효과가 높은 조건에서 형성되는 부재는, 밀도가 높고, 기초막과의 밀착성이 높다. 즉, 제1 공정에서 기초막과의 밀착성이 높은 막을 형성한다. 그 후, 제2 공정에서 개구에 대한 보충이 용이한 조건에서 고굴절 부재를 형성한다. 기초막과의 밀착성이 높은 막은 응력이 커지는 경향이 강하다. 이러한 막으로 개구를 매립하는 경우 막 두께가 두꺼워지기 때문에, 웨이퍼의 변형도 생기기 쉬워진다. 본 실시예에 따른 제조 방법에서, 박리를 저감하면서, 웨이퍼의 변형을 억제하는 것이 가능하게 된다.
제1 공정에서는, 실리콘 함유 가스와, 질소와, 질소 함유 가스와, 불활성 가스를 포함하는 혼합 가스가 공급되어, 고주파 전원(1501)으로부터 고주파 전계가 인가된다. 제2 공정에서는, 실리콘 함유 가스와, 질소와, 질소 함유 가스와, 불활성 가스를 포함하는 혼합 가스가 공급되어, 고주파 전원(1501) 및 고주파 전원(1502)으로부터 고주파 전계가 인가된다.
실리콘 함유 가스의 예에는, 실란, 테트라에톡시실란(TEOS), 트리메틸실란, 테트라메틸실란이 포함된다. 질소 함유 가스의 일예로 암모니아가 있다. 불활성 가스의 예에는 아르곤 및 헬륨이 포함된다. 본 실시예에서, 제1 공정 및 제2 공정 각각에 있어서의 혼합 가스는, 실란과, 질소와, 암모니아와, 아르곤을 포함한다.
고주파 전원(1501)은, 1000 내지 7000W의 고주파 파워의 800kHz의 고주파를 공급한다. 고주파 전원(1502)은, 0 내지 5000W의 고주파 파워의 13.56MHz의 고주파를 공급한다. 본 실시예에 따르면, 제1 공정의 고주파 전원(1501)의 고주파 파워는 5000W이며, 고주파 전원(1502)의 고주파 파워는 0W이다. 제2 공정의 고주파 전원(1501)의 고주파 파워는 5000W이며, 고주파 전원(1502)의 고주파 파워는 3000W이다. 제1 공정은, 반도체의 웨이퍼(1504), 즉 반도체 기판의 표면측에 인접한 전극에만 고주파 전계가 인가되어 있다. 즉, 제1 공정은, 제2 공정에 비해, 반도체 기판의 이면측에 인접한 전극에 인가되는 고주파 파워에 대한 반도체 기판의 표면측에 인접한 전극에 인가되는 고주파 파워의 비율이 높다.
즉, 제2 공정은, 제1 공정에 비해, 성막 효과에 대한 스퍼터링 효과의 비율이 보다 높은 조건에서 실시된다. 이것은 예를 들면, 제1 공정의 경우에 비해, 제2 공정의 반도체 기판의 표면측에 인접한 전극에 인가되는 고주파 파워에 대한 반도체 기판의 이면측에 인접한 전극에 인가되는 고주파 파워의 비율을 높인 조건이다. 즉, 제1 공정에 있어서의 비율보다도 제2 공정에 있어서의 비율이 높다. 또한, 불활성 가스의 비율을 높게 하는 것으로 실현할 수 있다. 이 경우에, 불활성 가스의 비율을 과도하게 크게 하면, 스퍼터링 효과가 과도하게 높아진다. 따라서, 도 4a의 개구(323)의 측면의 절연막, 즉 기초막이 제거될 수 있다. 따라서, 예를 들면 제2 공정에 있어서의 실란에 대한 아르곤의 비율을 1.0 내지 6.0의 범위로 할 수 있다.
이상과 같은 조건에서, 도 4a의 개구(323) 위에, 제1 부재(601)를 형성하는 제1 공정 후에, 제2 부재(603)를 형성하는 제2 공정을 행하여, 고굴절률 부재(324a)를 형성한다. 제1 부재는, 10nm 내지 50nm의 두께를 가질 수 있다. 제1 부재의 두께가 10nm 미만인 경우에는 충분한 밀착성이 얻어지지 않고, 두께가 50nm보다도 두꺼울 경우에는, 부재의 응력에 의해 웨이퍼의 변형이 생겨버리기 때문이다.
이상 설명한 바와 같이, 본 실시예에 따른 제조 방법에 의해, 기초막으로부터의 박리가 억제된 고굴절률 부재(324a)를 형성하는 것이 가능하게 된다. 또한, 고굴절률 부재의 응력을 저감하는 것이 가능하여, 웨이퍼의 변형을 저감하는 것이 가능하게 된다.
또한, 제1 공정과 제2 공정 사이에서, 제3 부재를 형성하는 제3 공정을 더 포함할 수 있다. 제3 공정에서는, 성막 효과에 대한 스퍼터링 효과의 비율, 예를 들면 반도체 기판의 표면측에 인접한 전극에 인가되는 고주파 파워에 대한 이면측에 인접한 전극에 인가되는 고주파 파워의 비율이 제1 공정의 조건과 제2 공정의 조건 사이의 조건으로 설정된다. 이렇게, 제1 공정과 제2 공정 사이의 조건의 공정을 행하고, 연속적으로 고굴절률 부재를 형성해도 좋다. 전술한 내용에 있어서, 간략화를 위해 제1 부재, 제2 부재 등을 이용하여 설명하였다. 대안적으로, 일체의 부재가 최종 구성으로서 제공될 수도 있다. 도 4a의 각 개구(323)의 테이퍼 각도(cone angle)는 본 실시예의 각도에 한정되지 않는다.
[제2 실시예]
본 실시예는, 제1 실시예와는 고굴절률 부재(324)를 하나의 공정으로 형성하는 점에서 상이하다. 다른 구성 및 제조 방법에 대해서는, 제1 실시예에 준한다. 도 7a는 도 6b와 대응하고, 도 4b에 대응하는 고체 촬상 장치의 단면 모식도의 일부를 확대한 것이다. 도 7a에 도시한 바와 같이, 고굴절률 부재(324b)는, 1개의 부재(701)로 형성된다. 본 실시예에서, 부재(701)는, 도 7b의 스펙트럼(702)에 도시한 바와 같은 성질을 갖는 재료로 구성된다. 이러한 재료를 갖는 것으로, 도 4a의 개구(323)를 고굴절률 재료로 매립할 때에, 보이드의 형성을 억제하는 것이 가능하게 된다. 이하, 도 7b에 대해서 상술한다.
도 7b는 푸리에 전환 적외 분광법(이하, "FT-IR법"이라 함)에 의한 분석 결과를 나타내는 그래프이다. 횡축이 파수를 나타낸다. 종축이 흡광도를 나타낸다. 그래프 중의 피크(704)는 N-H 결합의 존재를 나타낸다. 피크(705)는 Si-H 결합의 존재를 나타낸다. 피크(706)는 Si-N 결합의 존재를 나타낸다. 부재(701)의 분석 결과는 스펙트럼(702)으로 나타내져 있다. 스펙트럼(703)은 도 4a의 개구(323)를 매립할 때에 보이드가 형성된 비교 부재의 분석 결과를 나타낸다. 플라즈마 CVD에 의해 형성되는 질화 실리콘은, Si와, H와, N을 포함한다. 스펙트럼(702)은 N-H 결합을 나타내는 피크(704)를 갖고, N-H 결합이 많이 포함되어 있는 것을 안다. 스펙트럼(703)에서는 N-H 결합보다도 Si-H 결합이 많다. 보이드의 형성을 억제하는 것이 가능한 막질로서, Si-H 결합과 N-H 결합의 비가, 1.0≤N-H 결합/Si-H 결합≤10을 만족하는 것이 바람직하다.
부재(701)는 제1 실시예의 제2 공정의 조건의 고밀도 플라즈마 CVD에 의해 형성된다. N-H 결합의 수를 증가시키기 위해서는, 일반적인 고밀도 플라즈마 CVD에 의해 N-H 결합이 많은 막이 얻어지는 조건을 설정하면 된다. 예를 들면, 제1 실시예의 제2 공정과 같은 성막 효과에 대한 스퍼터링 효과의 비율이 높은 조건이다. 또한, 제1 실시예에 기재된 혼합 가스 중, 질소의 비율을 증대시킬 수도 있다. 예를 들면, 질소의 비율은, 실리콘 함유 가스의 1.2 내지 2.0배, 질소 함유 가스의 2.0 내지 4.0배, 불활성 가스의 2.0 내지 4.0배로 설정된다. N-H 결합이 상기 범위에 있는 경우에, 고굴절률 부재를 보이드 없이 매립하는 것이 가능하다. 또한, 내부 응력을 적절한 범위 내로 제어하는 것이 가능해서, 웨이퍼의 변형을 억제하는 것이 가능하게 된다. 따라서, 도 5b에 도시한 바와 같은, 고굴절률 부재(324)에 절연막(327)이 배치되는 구성에 적절하다.
클래딩이 되는 절연막과의 밀착성을 향상시키기 위해서, 제1 실시예와 같이 고굴절률 부재(324)를 2개의 공정에 의해 형성할 수도 있다.
[제3 실시예]
본 실시예는, 고굴절률 부재(324)를 하나의 공정으로 형성한다는 점에서 제1 실시예와 상이하다. 다른 구성 및 제조 방법에 대해서는, 제1 실시예에 준한다. 도 8a는 도 6b와 대응하고, 도 4b에 대응하는 고체 촬상 장치의 단면 모식도의 일부를 확대한 것이다. 도 8a에 도시한 바와 같이, 고굴절률 부재(324c)는, 하나의 부재(803)로 형성된다. 도 8a에 있어서, 고굴절률 부재(324c)가 형성되는 영역인 도 4a의 개구(323) 중 하나는, 바닥면(801), 도 4a의 개구(323) 주위의 영역에 있어서의 복수의 층간 절연막(3191)의 상면을 포함하는 상면(802)과, 측면(805)으로 이루어진다. 여기에서, 바닥면(801)에 수직한 방향을 방향(804)이라 한다. 바닥면(801)에 수평한 방향을 방향(806)이라고 한다. 바닥면(801)은 기판의 주면(302)에 평행한다.
본 실시예에서는, 고밀도 플라즈마 CVD에 의해 부재(803)가 되는 막을 성막해서 대응하는 개구(323)를 매립할 때에, 부재(803)가 되는 막의 성막 속도가, 이하의 관계를 충족시키도록 하는 조건으로 행해진다. 그것은, 측면(805)으로부터 방향(806)으로의 성막 속도에 대하여 바닥면(801)으로부터 방향(804)으로의 성막 속도가 1.5배 내지 10배가 되는 조건이다. 예를 들면, 제1 실시예의 제2 공정과 같은 조건에서 행한다. 이러한 조건에 의해, 도 8b의 부재(807)와 같이 볼록부(809)를 갖는 일이 없다. 도 8b는 보이드가 형성되는 조건에서의 매립 과정을 나타낸 도면이다. 볼록부(809)가 존재함으로써, 개구의 상부가 메워지고, 보이드가 형성된다. 그러나, 본 실시예의 제조 방법에 따르면, 보이드의 형성이 억제된 도파로를 형성 가능하다.
[제4 실시예]
본 실시예는, 고굴절률 부재(324)와 절연막(325)을 3개의 공정(3개의 부재)으로 형성한다는 점에서 제1 실시예와 상이하다. 다른 구성 및 제조 방법에 대해서는, 제1 실시예에 준한다. 도 9a는, 도 6a와 대응하는 고체 촬상 장치의 단면 모식도이다. 도 9b는 도 6b와 대응하는 고체 촬상 장치의 단면 모식도의 일부를 확대한 것이다. 도 9a에 도시한 바와 같이, 고굴절률 부재(324d) 및 절연막(325d) 각각은 3개의 부재를 포함한다. 고굴절률 부재(324d)는 제1 부재(601)와, 제2 부재(603)와, 제3 부재(901)를 포함한다. 절연막(325d)은 절연막(602), 절연막(903) 및 절연막(902)을 포함한다. 절연막(903)은, 도 6a에 있어서의 절연막(604)의 일부가 제거된 부재이다.
도 9a의 제조 방법에서, 제1 실시예에 기재된 제1 공정과 제2 공정을 행한 후, 제2 공정에서 형성된 도 6a의 절연막(604)의 일부를 제거하는 에칭 공정을 행한다. 여기에서, 도 6a의 절연막(604)은 절연막(903)이 된다. 그리고, 제2 공정과 같은 조건에서, 제3 부재(901) 및 절연막(902)을 형성하는 제3 공정을 행한다. 이러한 사이에 에칭 공정을 행한다. 이로써, 고굴절률 부재(324d) 및 절연막(325d)을 형성한 후의 평탄화가 용이해진다. 도 6a의 절연막(604)의 일부를 제거함으로써, 응력을 저감하는 것이 가능해지고, 크랙이나 고굴절률 부재의 박리의 발생을 저감하는 것이 가능하게 된다. 또한, 3개의 부재는 일체를 이룰 수 있다.
[제5 실시예]
본 실시예에서는, 도 4a의 개구(323) 각각의 형상에 대해서, 도 10을 이용하여 설명한다. 도 10은 도 5b에 대응하는 구성을 확대한 것이다. 공통 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 다른 구성 및 제조 방법에 대해서는, 제1 실시예에 준한다.
도 4a의 각 개구(323), 즉 고굴절률 부재(324e)의 형상은, 바닥면(1001)과, 상면(1003)과, 바닥면(1001)과 상면(1003)을 연결하는 측면(1002)으로 형성된다. 바닥면(1001)과 상면(1003)은, 수광면을 포함하는 주면(302)에 평행한다. 바닥면(1001)의 가장 넓은 폭을 L1으로 나타낸다. 상면(1003)의 가장 넓은 폭을 L2로 나타낸다. 상면(1003)과 바닥면(1001)을 연결하는 선분을 길이 H로 나타낸다. 측면(1002)과 바닥면(1001)을 포함하는 면과의 기울기 각도를 α로 나타낸다. 높이 H는 주면(302)에 수직한다. 고굴절률 부재(324e)의 형상은, L1 <L2이며, H/L2≤2 및 72.8°<α <90°을 만족한다. 이러한 관계에 의해, 고굴절률 부재(324e)를 보이드 없이 형성하는 것이 가능하게 된다. 이 관계에 대해서, 도 11a 및 도 11b를 참조하여 설명한다.
도 11a은 종축에 L1, 횡축에 L2를 취했을 때의 보이드의 형성의 유무를 나타낸 그래프이다. 도 11b는 종축에 H, 횡축에 L2를 취했을 때의 보이드의 형성의 유무를 나타낸 그래프이다. 각 값은, 임의의 값에 대한 비율이다. 제1 실시예의 고굴절률 부재의 구성을 갖는 경우에 대해 측정하고 있다. 도 11a 및 도 11b로부터 경계를 발견했다. 도 11a의 경계선(1101)은 L1=L2를 나타내고 있다. 도 11b의 경계선(1102)은 H/L2=2를 나타내고 있다. 각각에 있어서, L1 <L2 및 H/L2≤2인 영역에 있어서, 보이드가 없는 고굴절률 부재(324e)를 형성하는 것이 가능하다.
또한, 본 실시예의 구성을 제1 내지 제4 실시예에 적절히 조합하는 것이 가능하다. 예를 들면, 제4 실시예의 구성에 본 실시예의 구성을 적용한 것을 도 12에 나타낸다. 도 12에서는, 도 10에 나타낸 테이퍼 각도 α를 갖고, 도 9a 및 도 9b에 나타낸 제1 내지 제3 부재와 절연막을 갖는다. 이러한 구성에 의해, 보이드의 형성을 더욱 저감하는 것이 가능하게 된다.
[제6 실시예]
본 실시예에서는, 고굴절률 부재(324a)의 제2 부재(603)(도 6b 참조)를 형성하는 방법(제2 공정)이 제1 실시예와 상이하다. 본 실시예의 다른 구성 및 제조 방법에 대해서는 제1 실시예에 준한다.
여기에서, 도 15를 참조하여 질소의 유량과 고굴절률 부재의 응력의 관계를 설명한다. 도 15는 고굴절률 부재를 형성할 때의 CVD 장치의 챔버 내에 있어서의 질소의 유량(sccm)을 횡축에 나타낸다. 이 경우에, 유량은, 개구가 고굴절률 부재로 매립될 수 있을 때, 기준 유량이 100%로서 규정되는 방식으로 규격화된다. 종축은 고굴절률 부재의 응력을 나타내고 있다. 고굴절률 부재의 응력은, 평탄한 기판에 균일하게 고굴절률 부재를 형성하고, 응력 측정 장치로 측정했을 때의 응력이다. 이 경우에, 고굴절률 부재로 개구가 매립될 수 있는 질소 유량이 설정될 때 고굴절률 부재의 기준 응력이 1로서 규격화된다. 도 15에서, 질소의 유량이 적어짐에 따라, 제1 실시예에 기재된 제2 공정에 있어서의 고굴절률 부재의 응력이 저감하고 있는 것을 알았다. 질소 유량의 감소 분은 헬륨 유량의 증가에 의해 상쇄됨을 인식해야 한다.
표 1은 챔버 내의 여러 압력(mTorr)에서의 매립의 성공 또는 실패를 나타낸다.
평가 기준이 아래에 기재된다.
좋음 : 개구가 고굴절률 부재로 매립되었음.
나쁨 : 개구가 고굴절률 부재로 매립되지 않았음.
| 압력 (mTorr) |
2.8 | 3.0 | 6.0 | 9.0 | 10.0 | 12.0 | 13.0 |
| 매립의 성공 또는 실패 | 나쁨 | 좋음 | 좋음 | 좋음 | 좋음 | 나쁨 | 나쁨 |
표 1은, 챔버 내의 압력은 3mTorr 내지 10mTorr의 범위가 바람직하고, 6mTorr 내지 9mTorr가 더욱 바람직하다는 것을 나타낸다.
도 15 및 표 1로부터, 질소뿐만 아니라 헬륨을 첨가함으로써 응력이 낮은 막으로 개구를 매립하는 것이 가능하다는 것을 알 수 있다. 챔버 내의 압력을 3mTorr 내지 10mTorr로 함으로써, 매립이 용이해진다. 질소의 유량을 감소시키고, 헬륨의 유량을 증가시키며, 챔버 내의 압력을 3mTorr 내지 10mTorr의 범위로 하는 경우, 보다 낮은 응력의 질화 실리콘 막으로 개구를 매립하는 것이 가능하게 된다.
[제7 실시예]
본 실시예는, 고굴절률 부재(324a)의 제1 부재(601)(도 6b 참조)를 형성하는 방법(제1 공정)이 제1 실시예와 상이하다. 다른 구성 및 제조 방법에 대해서는 제1 실시예에 준한다. 본 실시예는 고굴절률 부재(324a)를 형성하는 제1 공정에서 평행 평판 플라즈마 CVD에 의해 질화 실리콘 막을 형성하여 제1 부재를 형성한다. 본 실시예의 제1 공정에서는, 실리콘 함유 가스, 질소 및 질소 함유 가스를 공급하여, 질화 실리콘 막을 형성한다. 이 질화 실리콘 막은 제1 실시예에서와 같이 10nm 이상의 두께로 형성될 수 있다. 10nm 미만의 두께는 충분한 밀착성이 얻어지지 않는다. 따라서, 그 후의 공정에 있어서 고굴절률 부재가 박리될 수 있다. 제2 공정은, 제1 실시예에서와 같은 방식으로 고밀도 플라즈마 CVD에 의해 실행되어 개구를 매립한다. 본 실시예의 방법인 평행 평판 플라즈마 CVD에 의해 형성된 제1 공정의 질화 실리콘 막은, 제1 실시예의 방법인 고밀도 플라즈마 CVD에 의해 형성된 제1 공정의 질화 실리콘 막에 비해 응력이 낮다. 따라서, 고굴절률 부재(324a)의 응력을 저감하는 것이 가능하여, 고굴절률 부재의 박리 발생을 억제하는 것이 가능하게 된다.
<촬상 시스템>
도 14를 이용해서 촬상 시스템의 구성을 설명한다. 도 14는 고체 촬상 장치 및 촬상 시스템의 블록도이다. 촬상 시스템(1600)은, 고체 촬상 장치(1601)와, 고체 촬상 장치(1601)로부터 출력된 전기 신호가 입력되어, 해당 전기 신호를 처리하는 신호 처리 유닛(1602)을 포함한다. 구체적으로는, 전기 신호가 고체 촬상 장치(1601)의 OUT1 및 OUT2로부터 출력되어, 신호 처리 유닛(1602)의 IN에 입력된다. 신호 처리 유닛(1602)의 OUT3으로부터는, 전기 신호를 처리한 결과에 따라서, 화상 신호, 구동 신호 및 제어 신호가 출력된다. 전기 신호로서는, 전류 신호, 전압 신호, 아날로그 신호 또는 디지털 신호가 사용될 수 있다. 고체 촬상 장치(1601)는, 이미지 센서, 초점 검출용 센서, 광량 검출용 센서 등에 이용하는 것이 가능하다. 신호 처리 유닛(1602)은 입력된 전기 신호를 처리하고, 화상 신호, 렌즈 구동을 위한 구동 신호, 노광 시간을 제어하기 위한 제어 신호를 출력한다. 이러한 촬상 시스템을 갖는 것으로, 적절한 화상 신호, 혹은 제어에 이용 가능한 제어 신호가 얻어진다.
이상 설명한 바와 같이, 각 실시예에 따르면, 밀착성의 향상, 웨이퍼의 변형의 억제, 보이드의 저감 중 적어도 하나를 해결하는 것이 가능하게 된다. 각 실시예는, 적절히 변형 가능하고, 서로 조합 가능하다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 본 발명은 개시된 예시적인 실시예에 한정되지 않는다는 점을 이해해야 한다. 이하의 특허청구범위의 범주는 이러한 모든 변형 및 동등 구조와 기능을 모두 포함할 수 있도록 최광의로 해석되어야 한다.
Claims (15)
- 광전 전환 유닛을 포함하는 기판과,
상기 기판 위에 배치되고, 상기 광전 전환 유닛에 대응하며, 코어(core)와 클래딩(cladding)을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법이며,
상기 코어로 형성될 부재가, 상부 전극과 하부 전극을 갖는 플라즈마 화학 기상 성장(plasma-enhanced chemical vapor deposition) 장치에 의해 상기 클래딩의 개구 내에 형성되는 제1 공정 및 제2 공정을 포함하고,
상기 부재는 질화 실리콘을 포함하고,
상기 제1 공정 후에, 상기 제2 공정에서는, 상기 상부 전극의 고주파 파워(radio-frequency power)에 대한 상기 하부 전극의 고주파 파워의 비율이 상기 제1 공정에서의 상기 비율보다 높은 조건하에서, 상기 코어로 형성될 부재가 플라즈마 화학 기상 성장에 의해 형성되는, 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제1 공정 및 상기 제2 공정에서는, 실리콘 함유 가스, 질소, 질소 함유 가스 및 불활성 가스를 함유하는 혼합 가스가 공급되는 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제1 공정에서 형성된 부재는 10nm 내지 50nm의 두께를 갖는 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 코어로 형성될 부재를 상기 개구 내에 형성하는 제3 공정을 더 포함하며,
상기 제3 공정은, 상기 상부 전극의 고주파 파워에 대한 상기 하부 전극의 고주파 파워의 비율이 상기 제1 공정에서의 상기 비율의 값과 상기 제2 공정에서의 상기 비율의 값 사이의 값으로 설정되는 조건하에서, 상기 제1 공정과 상기 제2 공정 사이에 행해지는, 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제2 공정 후에, 상기 코어로 형성될 부재를 부분적으로 제거하는 에칭 공정을 더 포함하는 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제2 공정에서 형성된 부재는 Si-H 결합과 N-H 결합을 갖는 질화 실리콘을 포함하고,
상기 질화 실리콘은 Si-H 결합에 대한 N-H 결합의 비율, 즉 N-H 결합/Si-H 결합이 1.0 내지 10인 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제2 공정에 있어서, 상기 개구의 바닥면으로부터 상기 기판의 주면에 수직한 방향으로의 성막 속도가, 상기 개구의 측면으로부터 상기 기판의 주면에 평행한 방향으로의 성막 속도의 1.5배 내지 10배인 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 개구는, 폭 L1의 바닥면과, 폭 L2의 상면과, 상기 기판의 주면에 대해 각도 α의 기울기를 갖는 측면을 갖고, 상기 상면은 상기 바닥면으로부터 높이 H를 가지며,
상기 개구는, L1 <L2, H/L2 ≤2 및 72.8°<α <90°를 만족하는 고체 촬상 장치의 제조 방법. - 제2항에 있어서,
상기 제2 공정에 있어서, 상기 불활성 가스는 적어도 헬륨을 포함하고,
상기 코어로 형성될 부재를 형성하는 장치의 챔버에 있어서의 압력이 3mTorr 내지 10mTorr의 범위에 있는 고체 촬상 장치의 제조 방법. - 제1항에 있어서,
상기 제1 공정은 평행 평판 플라즈마 화학 기상 성장법에 의해 행해지고,
상기 제2 공정은 고밀도 플라즈마 화학 기상 성장에 의해 행해지는 고체 촬상 장치의 제조 방법. - 광전 전환 유닛을 포함하는 기판과,
상기 기판 위에 배치되고, 상기 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치이며,
상기 코어는, Si-H 결합과 N-H 결합을 갖는 질화 실리콘을 포함하고,
상기 질화 실리콘은 Si-H 결합에 대한 N-H 결합의 비율, 즉 N-H 결합/Si-H 결합이 1.0 내지 10인 고체 촬상 장치. - 제11항에 있어서,
상기 코어의 질화 실리콘은 상기 클래딩의 상부까지 연장되는 고체 촬상 장치. - 광전 전환 유닛을 포함하는 기판과,
상기 기판 위에 배치되고, 상기 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법이며,
고밀도 플라즈마 화학 기상 성장법에 의해, 상기 클래딩의 개구를 상기 코어로 매립하는 공정을 포함하고,
상기 고밀도 플라즈마 화학 기상 성장법에 있어서, 상기 개구의 바닥면으로부터 상기 기판의 주면에 수직한 방향으로의 성막 속도는, 상기 개구의 측면으로부터 상기 기판의 주면에 평행한 방향으로의 성막 속도의 1.5배 내지 10배인 고체 촬상 장치의 제조 방법. - 광전 전환 유닛을 포함하는 기판과,
상기 기판 위에 배치되고, 상기 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치이며,
상기 코어는, 폭 L1의 바닥면과, 폭 L2의 상면과, 상기 기판의 주면에 대해 각도 α의 기울기를 갖는 측면을 갖고, 상기 상면은 상기 바닥면으로부터 높이 H를 가지며,
상기 코어는, L1 <L2, H/L2 ≤2 및 72.8°<α <90°를 만족하는 고체 촬상 장치. - 광전 전환 유닛을 포함하는 기판과,
상기 기판 위에 배치되고, 상기 광전 전환 유닛에 대응하며, 코어와 클래딩을 포함하는 도파로를 포함하는 고체 촬상 장치의 제조 방법이며,
상기 코어로 형성될 부재가 플라즈마 화학 기상 성장에 의해 상기 클래딩의 개구 내에 형성되는 제1 공정 및 제2 공정을 포함하고,
싱기 부재는 질화 실리콘을 포함하고,
상기 제2 공정에서, 상기 코어로 형성될 부재는, 성막 효과에 대한 스퍼터링 효과의 비율이 상기 제1 공정에 비해 높은 조건하에서 형성되는, 고체 촬상 장치의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-026346 | 2011-02-09 | ||
| JP2011026346 | 2011-02-09 | ||
| JP2011223302A JP5284438B2 (ja) | 2011-02-09 | 2011-10-07 | 固体撮像装置、及び固体撮像装置の製造方法 |
| JPJP-P-2011-223302 | 2011-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120092021A KR20120092021A (ko) | 2012-08-20 |
| KR101476497B1 true KR101476497B1 (ko) | 2014-12-24 |
Family
ID=45463485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120010273A KR101476497B1 (ko) | 2011-02-09 | 2012-02-01 | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9224777B2 (ko) |
| EP (1) | EP2487715B1 (ko) |
| JP (1) | JP5284438B2 (ko) |
| KR (1) | KR101476497B1 (ko) |
| CN (1) | CN102637703B (ko) |
| BR (1) | BR102012002818A2 (ko) |
| RU (1) | RU2497233C2 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182426A (ja) * | 2011-02-09 | 2012-09-20 | Canon Inc | 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法 |
| US20120267741A1 (en) * | 2011-04-21 | 2012-10-25 | Panasonic Corporation | Solid-state imaging device and method for manufacturing the same |
| US20140187045A1 (en) * | 2013-01-02 | 2014-07-03 | Applied Materials, Inc. | Silicon nitride gapfill implementing high density plasma |
| JP6136663B2 (ja) * | 2013-07-04 | 2017-05-31 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP6465545B2 (ja) * | 2013-09-27 | 2019-02-06 | ソニー株式会社 | 撮像素子およびその製造方法ならびに電子機器 |
| TWI571626B (zh) | 2015-07-15 | 2017-02-21 | 力晶科技股份有限公司 | 具有奈米腔的集成生物感測器及其製作方法 |
| JP2017069553A (ja) | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
| US10375338B2 (en) * | 2017-02-01 | 2019-08-06 | Omnivision Technologies, Inc. | Two stage amplifier readout circuit in pixel level hybrid bond image sensors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120845A (ja) * | 2004-10-21 | 2006-05-11 | Canon Inc | 光電変換装置およびその製造方法 |
| KR20080111624A (ko) * | 2007-06-19 | 2008-12-24 | 삼성전자주식회사 | 플라즈마 식각장치 및 이를 이용한 챔버 세정방법 |
| US20090215281A1 (en) * | 2008-02-22 | 2009-08-27 | Applied Materials, Inc. | Hdp-cvd sion films for gap-fill |
| KR20100036200A (ko) * | 2008-09-29 | 2010-04-07 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745601A (ja) * | 1993-07-27 | 1995-02-14 | Fuji Electric Co Ltd | プラズマｃｖｄ成膜方法およびその装置 |
| JPH0992813A (ja) * | 1995-09-27 | 1997-04-04 | Sony Corp | 固体撮像素子とその製造方法 |
| KR20010051285A (ko) * | 1999-10-28 | 2001-06-25 | 윌리엄 비. 켐플러 | 평탄화와 간극 충전을 강화시키기 위한ｈｓｑ/ｐｅｔｅｏｓ ｉｌｄ 스택 위의 ｈｄｐ 캡핑층또는 폴리쉬층 |
| US20030110808A1 (en) * | 2001-12-14 | 2003-06-19 | Applied Materials Inc., A Delaware Corporation | Method of manufacturing an optical core |
| JP4427949B2 (ja) * | 2002-12-13 | 2010-03-10 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2005251804A (ja) * | 2004-03-01 | 2005-09-15 | Canon Inc | 撮像素子 |
| US7592645B2 (en) * | 2004-12-08 | 2009-09-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and method for producing photoelectric conversion device |
| JP2007201162A (ja) * | 2006-01-26 | 2007-08-09 | Fujifilm Corp | 固体撮像素子の製造方法および固体撮像素子 |
| US7524690B2 (en) * | 2006-08-10 | 2009-04-28 | United Microelectronics Corp. | Image sensor with a waveguide tube and a related fabrication method |
| US7973271B2 (en) * | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| JP4852016B2 (ja) | 2007-10-29 | 2012-01-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR20100037208A (ko) | 2008-10-01 | 2010-04-09 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| KR101561862B1 (ko) * | 2008-12-26 | 2015-10-21 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 |
| JP5644057B2 (ja) * | 2009-03-12 | 2014-12-24 | ソニー株式会社 | 固体撮像装置とその製造方法および撮像装置 |
| JP5434252B2 (ja) * | 2009-05-14 | 2014-03-05 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| JP2010283145A (ja) | 2009-06-04 | 2010-12-16 | Sony Corp | 固体撮像素子及びその製造方法、電子機器 |
-
2011
- 2011-10-07 JP JP2011223302A patent/JP5284438B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-13 EP EP12151095.2A patent/EP2487715B1/en not_active Not-in-force
- 2012-02-01 KR KR1020120010273A patent/KR101476497B1/ko active IP Right Grant
- 2012-02-02 US US13/365,055 patent/US9224777B2/en not_active Expired - Fee Related
- 2012-02-06 CN CN201210024736.3A patent/CN102637703B/zh not_active Expired - Fee Related
- 2012-02-07 BR BRBR102012002818-2A patent/BR102012002818A2/pt not_active Application Discontinuation
- 2012-02-08 RU RU2012104496/28A patent/RU2497233C2/ru not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120845A (ja) * | 2004-10-21 | 2006-05-11 | Canon Inc | 光電変換装置およびその製造方法 |
| KR20080111624A (ko) * | 2007-06-19 | 2008-12-24 | 삼성전자주식회사 | 플라즈마 식각장치 및 이를 이용한 챔버 세정방법 |
| US20090215281A1 (en) * | 2008-02-22 | 2009-08-27 | Applied Materials, Inc. | Hdp-cvd sion films for gap-fill |
| KR20100036200A (ko) * | 2008-09-29 | 2010-04-07 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2012104496A (ru) | 2013-08-20 |
| JP2012182431A (ja) | 2012-09-20 |
| US9224777B2 (en) | 2015-12-29 |
| KR20120092021A (ko) | 2012-08-20 |
| EP2487715A3 (en) | 2013-02-27 |
| CN102637703B (zh) | 2016-03-16 |
| EP2487715B1 (en) | 2015-03-25 |
| BR102012002818A2 (pt) | 2013-07-23 |
| EP2487715A2 (en) | 2012-08-15 |
| CN102637703A (zh) | 2012-08-15 |
| US20120202310A1 (en) | 2012-08-09 |
| JP5284438B2 (ja) | 2013-09-11 |
| RU2497233C2 (ru) | 2013-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101476497B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
| US8237237B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| TWI599025B (zh) | 半導體影像感測元件與其形成方法 | |
| US9373658B2 (en) | Solid-state image pickup apparatus, image pickup system including solid-state image pickup apparatus, and method for manufacturing solid-state image pickup apparatus | |
| US8384133B2 (en) | Image sensor comprising anti-reflection layer having high refractive index | |
| US20060146233A1 (en) | Image sensor with enlarged photo detection area and method for fabricating the same | |
| US20120147241A1 (en) | Solid-state imaging device, method for producing same, and camera | |
| US20060172450A1 (en) | Manufacturing method for image pickup apparatus | |
| JP5975617B2 (ja) | 固体撮像装置およびその製造方法ならびにカメラ | |
| JP2008510316A (ja) | アレイトランジスタ用のエピタキシャルｓｉｃおよび／または炭化チャンネルを有する低暗電流の画像センサ | |
| US20200035740A1 (en) | Method of manufacturing solid-state image sensor, solid-state image sensor, and camera | |
| CN102637707B (zh) | 半导体装置的制造方法和固态图像拾取装置的制造方法 | |
| US7323758B2 (en) | Solid state imaging device and method for producing the same | |
| US20070029463A1 (en) | Image sensor and method of manufacturing the same | |
| JP5885721B2 (ja) | 固体撮像装置の製造方法 | |
| US20080054317A1 (en) | Image sensor and method for manufacturing the same | |
| JP2014036036A (ja) | 半導体装置の製造方法 | |
| US20110248368A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| US9929303B2 (en) | Method of manufacturing solid-state image sensor | |
| JP2003142676A (ja) | 固体撮像素子およびその製造方法 | |
| KR20100060652A (ko) | 반도체 소자의 제조 방법 | |
| KR20060010892A (ko) | 청색광감도를 향상시킬 수 있는 이미지센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 6 |