KR101474479B1

KR101474479B1 - 자기장 차폐재

Info

Publication number: KR101474479B1
Application number: KR1020120131682A
Authority: KR
Inventors: 김정오
Original assignee: 주식회사 씨에이디
Priority date: 2012-11-20
Filing date: 2012-11-20
Publication date: 2014-12-23
Also published as: KR20140065702A; WO2014081118A1

Abstract

교류 자기장을 이용하여 신호와 에너지를 전달하는 전자 디바이스의 자기장 차폐재가 개시된다. 상기 자기장 차폐재는, 제1면과 상기 제1면에 대향하는 제2면을 포함하고 투자율 5000 ~ 150000을 갖는 금속 연자성재 판을 포함하고, 상기 연자성재 판의 제1면과 상기 제2면 중 적어도 한 면은 슬릿들에 의해 분할되어 복수의 셀 영역들이 형성된다.

Description

자기장 차폐재{MAGNETIC FIELD SHIELD}

본 발명은 교류 자기장을 이용하여 신호와 에너지를 전달하는 전자 디바이스에 적용되어 자기장을 차폐하는 자기장 차폐재에 관한 것으로서, 더 상세하게는, 분할 패턴에 의해 고주파 대역에서의 자기장 차폐재로 유용하게 이용할 수 있는 금속 소재의 자기장 차폐재에 관한 것이다.

교류 자기장을 이용하여 신호와 에너지를 전달하는 다양한 종류의 전자 디바이스가 알려져 있다. 이러한 전자 디바이스의 주위에는 강한 자기장이 형성되는데, 이러한 자기장은 인체에 유해하며 또한 유도전류를 발생시켜 전자 디바이스의 오작동을 야기할 수 있다. 이러한 이유로 전자 디바이스에는 자기장 차단을 위한 자기장 차폐재가 이용된다.

자기장 차폐재로는 투자율 및 포화자속밀도가 높은 금속 자성체로 된 판형 자기장 차폐재가 많이 이용되고 있다. 금속 자성체 소재의 차폐재를 자기장이 통과할 때, 차폐재 내부에서 전기유도현상이 일어나, 자기장은 에너지를 잃게 된다. 따라서, 차폐재를 통과한 후 자기장은 크게 줄어든다.

종래 자기장 차폐재는, 투자율이 및 포화자속밀도가 높은 금속 자성체의 특성으로 인해, 자기이력손실(Hysteresis Loss)에 의해 주로 영향받는 저주파수 대역에서 유용하게 이용될 수 있지만, 낮은 저항으로 인한 와전류 손실로 인하여 고주파수를 갖는 자기장의 차폐에는 한계가 있었다.

본 발명은, 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 연자성재 금속판 표면을 일정 크기로 분할하여 고주파수 대역에서 와전류 손실을 줄이고, 분할 크기의 제어를 통해 투자율을 조절할 수 있도록 한 자기장 차폐재를 제공하는 것이다.

본 발명의 일 측면에 따라, 교류 자기장을 이용하여 신호와 에너지를 전달하는 전자 디바이스의 자기장 차폐재가 제공되며, 상기 자기장 차폐재는, 제1면과 상기 제1면에 대향하는 제2면을 포함하고 투자율 5000 ~ 150000을 갖는 금속 연자성재 판을 포함하고, 상기 연자성재 판의 제1면과 상기 제2면 중 적어도 한 면은 슬릿들에 의해 분할되어 복수의 셀 영역들이 형성된다.

일 실시예에 따라, 상기 금속 연자성재 판은 Fe계 나노결정 연자성재(Fe based nanocrystalline soft magnetic material)로 형성된다.

일 실시예에 따라, 상기 복수의 셀 영역들은 서로 교차하는 제1 슬릿들과 제2 슬릿들에 의해 형성되어 격자 형태로 형성된다.

일 실시예에 따라, 상기 복수의 셀 영역들 각각은 정사각형, 직사각형 또는 마름모꼴 형태를 갖는다.

일 실시예에 따라, 상기 복수의 셀 영역들은 일정 간격으로 나란하게 형성된 복수의 슬릿들에 의해 스트라이프(stripe) 형태로 형성된다.

일 실시예에 따라, 상기 슬릿들은 에칭에 의한 패터닝(patterning) 가공, 레이저 패터닝 가공, 펀치 또는 프레스에 의한 패터닝 가공 또는 커팅에 의한 패터닝 가공에 의해 형성된다.

일 실시예에 따라, 상기 복수의 셀 영역들 각각은 인접 셀 영역과 분리되도록 하기 위해 상기 슬릿들은 상기 금속 연자성재 판을 관통하도록 형성된다.

본 발명에 따라 연자성재 금속판 표면을 일정 크기로 분할하여 형성된 자기장 차폐재가 제공되며, 상기 자기장 차폐재는 상기 분할에 의해 고주파수 대역에서 와전류 손실을 줄일 수 있어서 고주파수 대역에서의 자기장 차폐에 탁월한 효과를 가지며, 분할 크기의 제어를 통해 투자율을 조절할 수 있다는 이점을 갖는다.

도 1은 본 발명의 일 실시예에 따른 자기장 차폐재를 도시한 사시도이고,
도 2는 본 발명의 일 실시예에 따른 자기장 차폐재를 도시한 평면도이고,
도 3은 도 2의 I-I를 따라 취해진 자기장 차폐재의 단면도이고,
도 4a 및 도 4b는 패턴 형상이 변형된 다른 실시예들에 따른 자기장 차폐재의 평면도들이고,
도 5의 (a), (b)는 본 발명에 따른 자기장 차폐재의 여러 변형된 형태들을 예로서 설명한 사시도들이고,
도 6은 본 발명의 다른 실시예에 따른 차폐재를 설명하기 위한 단면도이며,
도 7은 주파수를 변화시키면서 자기장 차폐재 분할에 따른 자기장 차폐 특성 변화를 보여주는 그래프이다.

이하 첨부된 도면들을 참조로 하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 자기장 차폐재를 도시한 사시도이고, 도 2는 본 발명의 일 실시예에 따른 자기장 차폐재를 도시한 평면도이고, 도 3은 도 2의 I-I를 따라 취해진 자기장 차폐재의 단면도이다.

도 1 내지 도 3을 참조하면 본 발명의 일 실시예에 따른 자기장 차폐재는 투자율 5000 ~ 150000의 연자성재 금속판(1)을 포함한다. 상기 연자성재 금속판(1)은 Fe계 나노결정 연자성재(Fe based nanocrystalline soft magnetic material)로 형성된 것이 바람직하며, 더 바람직하게는, Fe, Si, Cu, Nb, 및 B 중 적어도 하나의 원소를 포함하는 연자성재로 형성된다.

상기 연자성재 금속판(1)은 서로 대향하는 제1면(1a)과 제2면(1b)을 포함하며, 상기 제1면(1a)은 일정 깊이를 갖는 제1 및 제2 슬릿들(10a, 10b)들에 의해 다수의 격자 셀 영역(12)으로 분할된다. 상기 연자성재 금속판(1)은 위와 같은 분할에 의해 저항이 높아지며, 높아진 저항에 의해 고주파 대역에서 와전류 손실을 줄일 수 있고, 따라서, 고주파 영역 자기장에 대한 차폐성을 갖게 된다.

상기 슬릿(10a, 10b)들을 형성하여 연자성재 금속판(1)의 영역을 분할하는 가공방법으로는 습식 또는 건식 에칭에 의한 패터닝(patterning) 가공, 레이저 패터닝 가공, 펀치 또는 프레스에 의한 패터닝 가공 또는 커팅에 의한 패터닝 가공이 이용될 수 있다.

본 실시예에서, 복수의 제1 슬릿(10a)들은 상기 제1면(1a)에 수직 방향으로 형성되고 복수의 제2 슬릿(10b)들은 상기 제1면(1a)에 수평 방향으로 형성된다. 상기 제1 슬릿(10a)들의 간격(A), 즉 상기 격자 셀 영역(12) 각각의 세로 길이는 일정하며 또한 상기 제2 슬릿(10b)들의 간격(B), 즉 상기 격자 셀 영역(12) 각각의 가로 길이 또한 일정하다. 본 실시예에서는, 상기 격자 셀 영역(12)의 세로 길이를 결정하는 제1 슬릿(10a)들의 간격(A)과 상기 격자 셀 영역(12)의 가로 길이를 정하는 제2 슬릿(10b)들이 간격(B)이 같게 정해질 수 있으며, 이에 의해, 상기 격자 셀 영역(12) 각각은 정사각형을 가질 수 있다.

상기 자기장 차폐재는, 슬릿(10a, 10b) 각각의 폭 또는 깊이가 일정한 조건에서, 상기 연자성재 판(1)의 단위 면적에 대한, 분할 길이, 즉, 슬릿(10a, 10b)들의 간격 또는 분할된 격자 셀 영역(12)의 세로 길이(A) 또는 가로 길이(B)가 감소함에 따라, 고주파수로 시프팅 됨으로써 가용 주파수 대역이 넓어지게 된다. 따라서 주파수에 따라 단위 면적당 분할 셀 영역(12)의 개수를 조절함으로써 해당 주파수에 적합한 차폐 특성을 갖는 자기장 차폐재의 구현이 가능해진다.

고주파수 대역에서는 와전류 손실(Eddy current Loss)이 주로 영향을 미치므로 금속 자성체 적용시 저항이 낮아 높은 와전류 손실로 인해 자기장 차폐재로 적합하지가 않다.

그러나 본 발명에 따라, 금속 자성체, 특히, 연자성재 판(1)의 영역을 분할해 적용한 자기장 차폐재는, 높아진 저항에 의해 와전류 손실을 낮출 수 있다. 또한, 설계시 분할된 격자 셀 영역(12)의 크기, 여기에서는, 세로 길이(A) 또는 가로 길이(B)를 대략 0.5mm ~ 5mm 범위에서 적절히 제어함으로써, 고주파수에서의 투자율을 조정할 수 있고, 따라서, 고주파 대역에서 유용한 자기장 차폐재를 용이하게 만들 수 있다.

도 4a 및 도 4b는 패턴 형상이 변형된 다른 실시예들에 따른 자기장 차폐재의 평면도들이다.

먼저 도 4a를 참조하면, 연자성재 판(2)의 일면에 제1 및 제2 슬릿(20a, 20b)들이 사선으로 교차하도록 형성되어, 상기 연자성재 판(1)의 일면 전체 영역은 마름모꼴 형태를 갖는 복수의 격자 셀 영역(22)들로 분할된다. 상기 제1 슬릿(20a)들 사이의 간격은 일정하고 상기 제2 슬릿(20b)들 사이의 간격도 일정하다. 분할 크기, 즉, 슬릿들의 간격 또는 격자 셀 영역의 크기를 달리함으로써, 단위 면적당 분할된 격자 셀 영역(22)들의 개수를 늘리거나 줄일 수 있으며. 이에 의해, 특정 고주파수에 최적화된 자기장 차폐 특성을 갖는 자기장 차폐재의 구현이 가능하다. 나머지 구성이나, 작용 효과는 앞선 실시예와 동일하므로 중복을 피하기 위해 설명이 생략된다.

다음 도 4b를 참조하면, 연자성재 판(3)의 일면에 수평 방향 슬릿(30)들이 나란하게 그리고 일정 간격으로 형성되어, 상기 연자성재 판(1)의 일면 전체 영역은 스트라이프 형태를 갖는 복수의 스트라이프 셀 영역(32)들로 분할된다. 상기 슬릿들 사이의 간격 또는 상기 스트라이프 셀 영역의 크기(여기에서는, 폭)을 조절하여, 상기 스트라이프 셀의 개수를 늘리거나 줄일 수 있으며, 이에 의해, 특정 고주파수에 최적화된 자기장 차폐 특성을 갖는 자기장 차폐재의 구현이 가능하다. 나머지 구성이나, 작용 효과는 앞선 실시예들과 동일하므로 중복을 피하기 위해 설명이 생략된다.

본 발명에 따른 자기장 차폐재는 도 1 내지 도 3 그리고 도 4a 및 도 4b에 도시된 것과 같이 연자성재 판(1, 2, 3)이 복수의 분할 영역들을 포함하되 평판의 형태를 그대로 유지하면서 전자 디바이스 등에 적용될 수 있다. 하지만, 설치 조건이나 용도에 따라, 연자성재 판(4 또는 5)이 도 5의 (a) 및 (b)에 도시된 것과 같은 형태 또는 다른 형태로 전자 디바이스에 적용될 수 있다.

위에서는 판의 두 대향면 중 어느 한 면에만 분할 패턴이 형성되는 것으로 설명되었지만, 연자성재 판(6)의 두 대향면 모두에 분할 패턴을 형성할 수 있다. 이 경우, 도 6에 도시된 것과 같이, 일면의 셀 영역(62a)과 타면의 셀 영역(62b)의 위치가 일치하지 않도록 하는 것이 좋으며, 이 경우, 일면 셀 영역들을 한정하는 슬릿과 타면 셀 영역들을 한정하는 슬릿(60a, 60b)의 불일치로 인해 연자성재 판의 완전한 절단이 일어나지 않을 수 있다.

도 7은 주파수 변화에 따른 투자율의 변화 및 자기장 차폐 특성 변화를 보여주는 그래프이며, 도 7을 참조하면, 본 발명에 따라 분할 영역을 갖도록 형성된 자기장 차폐재가 일정 주파수 이상의 고주파수에서 우수한 자기장 차폐특성을 보여줌을 잘 보여준다.

상술한 실시예들은 상기 연자성재 판(1, 2, 3, 4, 5, 6)에 형성되는 슬릿들(10a, 10b, 20a, 20b, 30, 60a, 60b)이 상기 연자성재 판(1, 2, 3, 4, 5, 6)을 관통(절단)하지 않도록 형성되고 있으나, 본 발명의 다른 실시예에 따르면, 상기 연자성재 판(1, 2, 3, 4, 5, 6)에 형성되는 슬릿들(10a, 10b, 20a, 20b, 30, 60a, 60b)은 상기 연자성재 판(1, 2, 3, 4, 5, 6)을 관통(절단)하도록 형성될 수 있다.

즉 저항을 높이거나 우수한 차폐특성을 가지도록 하기 위해 상기 복수의 셀영역들 각각이 인접 셀영역과 분리되어 독립적인 연자성재 판들로 기능하도록 형성하는 것이 가능하다. 상기 연자성재 판(1, 2, 3, 4, 5, 6)은 적어도 일면에 접착테이프나 차폐테이프 등이 부착되기 때문에, 상기 복수의 셀영역들이 독립적으로 분리되어도 고정이 가능하다.

1, 2, 3, 4, 5, 6.......연자성재 판
10a, 10b, 20a, 20b, 30, 60a, 60b: 슬릿
12, 22, 32, 62a, 62b: 셀 영역

Claims

교류 자기장을 이용하여 신호와 에너지를 전달하는 전자 디바이스의 자기장 차폐재로서,
제1면과 상기 제1면에 대향하는 제2면을 포함하고 투자율 5000 ~ 150000을 지는 Fe계 나노결정 연자성재(Fe based nanocrystalline soft magnetic material)로 형성된 금속 연자성재 판을 포함하고,
상기 연자성재 판의 제1면과 상기 제2면 중 적어도 한 면은 슬릿들에 의해 분할되어 복수의 셀 영역들이 형성되되,
상기 슬릿들 사이의 간격 또는 단위면적당 셀 영역들의 개수를 달리함에 의해 차폐주파수 범위가 조절되며,
상기 슬릿들은 에칭에 의한 패터닝(patterning) 가공, 레이저 패터닝 가공, 펀치 또는 프레스에 의한 패터닝 가공, 또는 커팅에 의한 패터닝 가공에 의해 형성됨을 특징으로 하는 자기장 차폐재.
삭제
청구항 1에 있어서, 상기 복수의 셀 영역들은 서로 교차하는 제1 슬릿들과 제2 슬릿들에 의해 형성되어 격자 형태로 형성된 것을 특징으로 하는 자기장 차폐재.
청구항 3에 있어서, 상기 복수의 셀 영역들 각각은 정사각형, 직사각형 또는 마름모꼴 형태를 갖는 것을 특징으로 하는 자기장 차폐재.
청구항 1에 있어서, 상기 복수의 셀 영역들은 일정 간격으로 나란하게 형성된 복수의 슬릿들에 의해 스트라이프 형태로 형성된 것을 특징으로 하는 자기장 차폐재.
삭제
청구항 1에 있어서, 상기 복수의 셀 영역들 각각은 인접 셀 영역과 분리되고, 상기 슬릿들은 상기 금속 연자성재 판을 관통하도록 형성됨을 특징으로 하는 자기장 차폐재.