JP6508933B2

JP6508933B2 - 電磁干渉抑制体及び回路基板

Info

Publication number: JP6508933B2
Application number: JP2014255516A
Authority: JP
Inventors: 近藤　幸一; 幸一近藤; 利昭岡; 吉田　栄吉; 栄吉吉田; 池田　昌; 昌池田
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 2014-12-17
Filing date: 2014-12-17
Publication date: 2019-05-08
Anticipated expiration: 2034-12-17
Also published as: JP2016115888A

Description

本発明は、金属軟磁性扁平粉を結合剤で結合してなるシート状の電磁干渉抑制体とそれを備える回路基板に関する。

電磁干渉抑制体の用途の一つに、信号と共に信号線路上を伝達される伝導ノイズの除去がある。具体的には、伝導ノイズの除去のためには、電磁干渉抑制体を回路基板の信号線路上に貼付する。特許文献１の電磁干渉抑制体は、この貼付の際に、貼付対象が凸凹していた場合であっても適切に貼付できるものである。具体的には、特許文献１の電磁干渉抑制体の表面には、柔軟性を付与するために、破線状の切込みが形成されている。

特開２０１１−４９４０６号公報

信号線上に電磁干渉抑制体を貼付すると伝導ノイズは除去できるものの、信号線路上を伝達される信号の周波数によっては、電磁干渉抑制体を貼付する前と比較して輻射ノイズが逆に増加してしまう場合がある。

そこで、本発明は、輻射ノイズを抑制しつつ、伝導ノイズの除去を行うことのできる電磁干渉抑制体を提供することを目的とする。

上述した電磁干渉抑制体は、面内方向に比較的高い誘電率を有している。本発明の発明者らは、この高い誘電率に起因して電磁干渉抑制体内に電界が誘導されてしまい、そのために周波数によっては輻射ノイズが増加してしまっているものと推定した。その推定に基づき、電磁干渉抑制体にスリットを形成して面内方向に誘起される電界を分断すれば、輻射ノイズを抑制できると推定した。スリットの形成により面内に方向に誘起される電界を適切に分断すると、回路基板周囲への電界の広がりを抑制することができると共に、回路基板に誘起されるコモンモード電流の増加を抑制して輻射ノイズの増加を抑制することができる。実験と考察の結果、面内方向の実効的な誘電率が５００以下となるまでスリットを形成する（即ち、多数のスリットを形成する）と、上述したような効果が得られることを見出した。本発明は、このような推定と知見に基づくものであり、具体的には、以下に掲げる電磁干渉抑制体及び回路基板を提供する。

本発明は、第１の電磁干渉抑制体として、
信号線上に配置される電磁干渉抑制体であって、
前記電磁干渉抑制体は、金属軟磁性扁平粉を結合剤で結合してなるシート状のものであり、
前記電磁干渉抑制体には、面内方向の実効的な誘電率が５００以下となるように、複数のスリットが形成されている
電磁干渉抑制体を提供する。

また、本発明は、第２の電磁干渉抑制体として、第１の電磁干渉抑制体であって、
前記電磁干渉抑制体の面内方向の実効的な誘電率は１００以下である
電磁干渉抑制体を提供する。

また、本発明は、第３の電磁干渉抑制体として、第１又は第２の電磁干渉抑制体であって、
前記スリットの深さは、前記電磁干渉抑制体の厚みの８３％以上である
電磁干渉抑制体を提供する。

また、本発明は、第４の電磁干渉抑制体として、第１乃至第３のいずれかの電磁干渉抑制体であって、
前記スリットの幅は、０．０２ｍｍ以上０．４ｍｍ以下である
電磁干渉抑制体を提供する。

また、本発明は、第５の電磁干渉抑制体として、第４の電磁干渉抑制体であって、
前記スリットの幅は、０．０５ｍｍ以上である
電磁干渉抑制体を提供する。

また、本発明は、第６の電磁干渉抑制体として、第１乃至第５のいずれかの電磁干渉抑制体であって、
前記スリットのピッチＰと前記電磁干渉抑制体の厚みｔとの比Ｐ／ｔが１以上８０以下である
電磁干渉抑制体を提供する。

また、本発明は、第７の電磁干渉抑制体として、第６の電磁干渉抑制体であって、
前記比Ｐ／ｔは、５０以下である
電磁干渉抑制体を提供する。

また、本発明は、第８の電磁干渉抑制体として、第１乃至第７のいずれかの電磁干渉抑制体であって、
前記スリットの誘電率は１以上２０以下である
電磁干渉抑制体を提供する。

更に、本発明は、信号線を有すると共に上述した第１乃至第８のいずれかの電磁干渉抑制体を前記信号線上に配置してなる回路基板を提供する。

本発明によれば、回路基板に誘起されるコモンモード電流の増加を抑制することができ、それによって、輻射ノイズの増加を抑制すると共に広い周波数範囲で電磁干渉を抑制することができる。

本発明の実施の形態による電磁干渉抑制体を備える回路基板を模式的に示す斜視図である。本発明の実施例による電磁干渉抑制体の効果を示すグラフである。

図１を参照すると、本発明の実施の形態による回路基板１は、基板本体２と、電磁干渉抑制体３とを備えている。

本実施の形態による基板本体２は、ガラスエポキシ基板からなる両面２層基板であり、２つの主面を有している。一方の主面上には信号線４が形成されており、他方の主面上にはグランド層５が形成されている。詳しくは、基板本体２の他方の主面上において信号線４の直下を挟むように位置する２つの領域には、本実施の形態のグランド層５は形成されていない。即ち、本実施の形態のグランド層５は、基板本体２の他方の主面上の全面に亘って形成されているわけではない。但し、本発明はこれに限定されるわけではなく、グランド層５は、基板本体２の他方の主面上において全面に亘って形成されていてもよい（ベタパターンであってもよい）し、他のパターン形状を有していてもよい。また、本発明の基板本体２は、ガラスエポキシ基板からなる両面２層基板に限定されるわけではなく、他の構造を有する基板であってもよい。

電磁干渉抑制体３は、金属軟磁性扁平粉を結合剤で結合してなるシート状のものである。金属軟磁性扁平粉としては、例えば、Ｆｅ、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｓｉ−Ｃｒ合金、アモルファス合金、ナノ結晶合金からなるものが挙げられる。図示されたように、本実施の形態の電磁干渉抑制体３は、基板本体２の信号線４上に配置されている。

本実施の形態による電磁干渉抑制体３には、面内方向の実効的な誘電率が５００以下となるように、複数のスリット６が形成されている。電磁干渉抑制体３の面内方向の実効的な誘電率が５００以下であれば、少なくとも電磁干渉抑制体３を貼付しない場合と同等のレベルまで輻射ノイズを抑制することができる。これは、誘電率が５００より大きいと電界を分断する効果が小さいことから、輻射ノイズの抑制効果が得られないのに対して、誘電率が５００以下であると電界が適切に分断され、その結果として、輻射ノイズが抑制されているからであると推定される。更に、電磁干渉抑制体３の面内方向の実効的な誘電率が３００以下であると、広い周波数範囲に亘って、電磁干渉抑制体３を貼付しない場合よりも輻射ノイズを抑制することができる。即ち、電磁干渉抑制体３の面内方向の実効的な誘電率３００以下となるように、多数のスリット６を形成すると、伝導ノイズの抑制のみならず広い周波数範囲に亘って輻射ノイズの抑制も同時に図ることができる。

特に、本実施の形態のスリット６は、電磁干渉抑制体３の面内方向の実効的な誘電率が１００以下となるように設定されている。電磁干渉抑制体３の面内方向の実効的な誘電率が１００以下であると、殆どすべての周波数範囲において、電磁干渉抑制体３を貼付しない場合よりも輻射ノイズを抑制することができる。即ち、電磁干渉抑制体３の面内方向の実効的な誘電率１００以下となるように、多数のスリット６を形成すると、ほぼすべての周波数範囲にわたって、伝導ノイズの抑制のみならず輻射ノイズの抑制も図ることができる。

なお、本実施の形態において電磁干渉抑制体３の面内方向の実効的な誘電率は、摂動法により測定することができる。摂動法については、例えば、特開平１１−１１８７３２号公報の０００２段落などに記載されている。

本実施の形態のスリット６の深さは、電磁干渉抑制体３の厚みの８３％以上である。８３％より小さい深さのスリット６では、電界の分断効果が小さいことから、８３％以上であることが好ましい。スリット６の深さは１００％であっても構わない。特に、スリット６が電磁干渉抑制体３を横断又は縦断している場合には、深さ１００％のスリット６により電磁干渉抑制体３が小片に分断されることになるが、その場合は、両面テープなどの粘着テープからなる基材に電磁干渉抑制体３の小片を貼り付けて分断配置された状態を維持することとすればよい。

推奨するスリット６の幅は、０．０２ｍｍ以上０．４ｍｍ以下である。幅が０．０２ｍｍより小さいと電界の分断効果が得られにくいためであり、０．４ｍｍより大きいと輻射ノイズの抑制効果が低くなってしまうためである。輻射ノイズを更に効果的に抑制するためには、スリット６の幅は、０．０５ｍｍ以上であることが好ましい。

スリット６のピッチをＰとし電磁干渉抑制体３の厚みをｔとした場合において、比Ｐ／ｔが１以上８０以下であることが望ましい。比Ｐ／ｔが１より小さいと製造が困難である。また、比Ｐ／ｔが１より小さいと、スリット６の方向と信号線４の方向の関連も考慮しなければならない。例えば、スリット６が信号線４に略平行に延びるように形成された場合、信号線４に流れる電流により磁界が発生する際に当該電磁干渉抑制体３の面内方向の成分に対して反磁界が大きく働いてしまい、実効透磁率が低下して、磁気損失によるノイズ抑制効果が低下してしまうためである。輻射ノイズを効果的に抑制するためには、上述した比Ｐ／ｔは、５０以下であることが好ましい。

本実施の形態のスリット６は、切断により形成された状態、即ち、空気層である。換言すると、本実施の形態のスリット６の誘電率は１である。スリット６は、そのサイズや形状を維持するために誘電体で埋められていてもよい。但し、スリット６の誘電率が２０を超えてしまうと電界を分断する効果が低くなってしまうことから、スリット６の誘電率は１以上２０以下であることが好ましい。

なお、上述した実施の形態においては、信号線４と直交する方向に延びるスリット６のみが電磁干渉抑制体３に形成されていたが本発明はこれに限定されるわけではない。スリット６の延びる方向は、信号線４と斜交していてもよいし、平行であってもよい。また、スリット６同士も平行なもののみに限られるわけではなく、多角形状の格子を構成するように複数のスリット６を交差させることとしてもよい。

本発明の効果を確認するため、３次元の電磁界シミュレータを用いてシミュレーションを行った。信号線４の一端には１Ｗの電力を入力し、信号線４の他端は７５Ωの終端抵抗で終端することとして、電磁干渉抑制体３の面内方向における実効的な誘電率を変えつつ、３ｍ遠方における放射ノイズ（電界）を計算した。その上で、電磁干渉抑制体３を貼付しない場合との差分の周波数に対する変化をグラフにプロットした。即ち、電磁干渉抑制体３を貼付しない場合に発生していた輻射ノイズと全く同じレベルの輻射ノイズが発生していた場合には、０ｄＢ μＶとなる。結果としてのグラフを図２に示す。

図２を参照すると、実効的な誘電率が１０００の場合には、電磁干渉抑制体３を貼付しない場合よりも輻射ノイズが大きくなりすぎている。しかしながら、実効的な誘電率が５００の場合には、電磁干渉抑制体３を貼付しない場合と比較して輻射ノイズがわずかに増えているものの実用上問題とならないレベルまで抑えられている。更に、実効的な誘電率が３００の場合には、広い周波数範囲に亘って電磁干渉抑制体３を貼付しない場合よりも輻射ノイズを抑制できている。実効的な誘電率が１００の場合には、殆どすべての周波数範囲に亘って電磁干渉抑制体３を貼付しない場合よりも輻射ノイズを抑制できている。

１回路基板
２基板本体
３電磁干渉抑制体
４信号線
５グランド層
６スリット

Claims

信号線上に配置される電磁干渉抑制体であって、
前記電磁干渉抑制体は、金属軟磁性扁平粉を結合剤で結合してなるシート状のものであり、
前記電磁干渉抑制体には、面内方向の実効的な誘電率が５００以下となるように、複数のスリットが形成されており、
前記スリットのピッチＰと前記電磁干渉抑制体の厚みｔとの比Ｐ／ｔが１以上８０以下である
電磁干渉抑制体。
請求項１記載の電磁干渉抑制体であって、
前記電磁干渉抑制体の面内方向の実効的な誘電率は１００以下である
電磁干渉抑制体。
請求項１又は請求項２記載の電磁干渉抑制体であって、
前記スリットの深さは、前記電磁干渉抑制体の厚みの８３％以上である
電磁干渉抑制体。
請求項１から請求項３までのいずれかに記載の電磁干渉抑制体であって、
前記スリットの幅は、０．０２ｍｍ以上０．４ｍｍ以下である
電磁干渉抑制体。
請求項４記載の電磁干渉抑制体であって、
前記スリットの幅は、０．０５ｍｍ以上である
電磁干渉抑制体。
請求項１から請求項５までのいずれかに記載の電磁干渉抑制体であって、
前記比Ｐ／ｔは、５０以下である
電磁干渉抑制体。
請求項１から請求項６までのいずれかに記載の電磁干渉抑制体であって、
前記スリットの誘電率は１以上２０以下である
電磁干渉抑制体。
信号線を有すると共に請求項１から請求項７までのいずれかに記載の電磁干渉抑制体を前記信号線上に配置してなる回路基板。