KR101468318B1 - 전도성 패턴 형성 방법 - Google Patents

Abstract

전도성 패턴 형성 방법이 개시된다. 전도성 패턴을 형성하는 방법은 유전체에 금속 분말을 포함하는 제1 페이스트 레이어를 형성하는 제1 공정; 상기 제1 공정 이후 상기 유전체를 건조 가열하는 제2 공정; 상기 제2 공정 이후 상기 제1 페이스트 레이어의 일면에 저융점 합금을 포함하는 제2 페이스트 레이어를 형성하는 제3 공정; 및 상기 제3 공정 이후 상기 유전체를 가열하는 제4 공정을 포함한다.

Description

전도성 패턴 형성 방법{Method for making conductive pattern}

본 발명은 안테나 등에 이용될 수 있는 전도성 패턴 형성 방법에 관한 것이다.

전도성 패턴을 만드는 일반적인 공정 방법으로는 리소그래피(lithography) 를 이용한 광학적 패터닝이 주로 사용되어 왔다. 하지만 리소그래피를 이용한 패터닝 방법은 공정 단계가 많고 복잡함에 따라 고비용이 요구되며 노광과 식각 공정으로 인해 기판의 종류가 제한된다. 또한 이러한 노광과 식각 공정 시 발생하는 가스, 폐수 등으로 환경오염 발생 가능성이 높다.

따라서 이를 대체하는 저비용, 친환경적인 패터닝 방법들이 많이 연구되고 있으며 그 중 잉크젯 프린팅을 이용한 직접 묘화 방식의 패터닝은 리소그래피를 대체할 수 있는 패터닝 방법으로 많은 관심을 받고 있다.

그러나, 종래의 잉크젯 프린팅을 이용하여 전도성 패턴을 형성하는 공정은 전도성 패턴이 쉽게 유전체로부터 박리되는 현상이 발생하는 문제가 있다.

본 발명은 유전체로부터 박리되지 않고 전도성이 높은 전도성 패턴을 형성하는 방법을 제공하기 위한 것이다.

또한, 본 발명은 종래의 용접 방식에 비해 제조 비용이 상대적으로 저렴한 전도성 패턴 형성 방법을 제공하기 위한 것이다.

본 발명의 일 실시예에 따르면, 유전체로부터 박리되지 않고 전도성이 높은 전도성 패턴을 형성하는 방법이 제공된다.

본 발명의 일 실시예에 따르면, 유전체에 금속 분말을 포함하는 제1 페이스트 레이어를 형성하는 제1 공정; 상기 제1 공정 이후 상기 유전체를 건조 가열하는 제2 공정; 상기 제2 공정 이후 상기 제1 페이스트 레이어의 일면에 저융점 합금을 포함하는 제2 페이스트 레이어를 형성하는 제3 공정; 및 상기 제3 공정 이후 상기 유전체를 가열하는 제4 공정을 포함하는 전도성 패턴 형성 방법이 제공될 수 있다.

상기 제4 공정의 가열은 고주파 유도 가열일 수 있다.

상기 금속 분말은 실버 분말을 포함하며,

상기 합금은 주석(Sn) 또는 비스무트(Bi)를 포함할 수 있다.

상기 제2 페이스트 레이어는 플럭스가 혼합된 페이스트 레이어일 수 있다.

상기 제4 공정에 따라 상기 전도성 패턴 위에 잔류하는 플럭스를 제거하는 제5 공정을 더 포함할 수 있다.

상기 유전체의 일면에는 홈이 형성되되, 상기 제1 페이스트 레이어는 상기 홈에 형성될 수 있다.

본 발명의 일 실시예에 따른 전도성 패턴 형성 방법을 제공함으로써, 유전체로부터 박리되지 않고 전도성이 높은 전도성 패턴을 제조할 수 있다.

또한, 본 발명은 종래의 용접 방식에 비해 제조 비용이 상대적으로 저렴한 이점이 있다.

도 1은 본 발명의 일 실시예에 따른 전도성 패턴 형성 공정을 나타낸 순서도.
도 2는 본 발명의 일 실시예에 따른 제1 페이스트 레이어가 유전체에 형성된 단면도.
도 3은 본 발명의 일 실시예에 따른 제2 페이스트 레이어가 형성된 단면도.
도 4는 본 발명의 일 실시예에 따른 유전체를 가열한 후의 상태를 설명하기 위해 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 유전체에 홈이 형성된 단면을 도시한 단면도.
도 6은 본 발명의 일 실시예에 따른 플럭스를 제거한 후의 단면도.
도 7은 본 발명의 일 실시예에 따른 솔더 페이스트 도포 횟수에 따른 금속 재결정의 높이 관계를 설명하기 위해 도시한 도면.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 전도성 패턴 형성 공정을 나타낸 순서도이고, 도 2는 본 발명의 일 실시예에 따른 제1 페이스트 레이어가 유전체에 형성된 단면도이며, 도 3은 본 발명의 일 실시예에 따른 제2 페이스트 레이어가 형성된 단면도이고, 도 4는 본 발명의 일 실시예에 따른 유전체를 가열한 후의 상태를 설명하기 위해 도시한 도면이며, 도 5는 본 발명의 일 실시예에 따른 플럭스를 제거한 후의 단면도이고, 도 6은 본 발명의 일 실시예에 따른 유전체에 홈이 형성된 단면을 도시한 단면도이고, 도 7은 본 발명의 일 실시예에 따른 솔더 페이스트 도포 횟수에 따른 금속 재결정의 높이 관계를 설명하기 위해 도시한 도면이다.

도 1 내지 도 5를 참조하면, 전도성 패턴을 형성하는 공정은 유전체(10)에 금속 분말을 포함하는 제1 페이스트 레이어(20)를 형성하는 제1 공정(110), 제1 공정에 따른 유전체(10)를 건조 가열하는 제2 공정(120), 제2 공정 이후 제1 페이스트 레이어(20)의 일면에 저융점 합금을 포함하는 제2 페이스트 레이어(30)을 형성하는 제3 공정(130), 제3 공정에 따른 유전체(10)를 고주파 유도 가열하는 제4 공정(140) 및 제4 공정에 따라 위로 뜬 잔류하는 플럭스를 제거하는 제5 공정(150)을 포함한다.

각각의 공정에 대해 도 1 내지 도 5를 참조하여 상세히 설명하기로 한다.

제1 공정(110)은 유전체 일면의 소정 영역에 금속 분말을 포함하는 페이스트(이하, 제1 페이스트라 칭하기로 함)를 도포하여 페이스트 레이어(이하, 제1 레이어라 칭하기로 함)를 형성한다.

즉, 유전체(10) 일면의 소정의 영역에 금속 분말을 포함하는 제1 페이스트를 도포하여 제1 레이어를 형성할 수 있다(도 2 참조). 여기서, 금속 분말은 예를 들어, 2 ~4 마이크로미터(㎛) 크기의 도전성 실버 분말일 수 있다. 제1 페이스트는 금속 분말 이외에도 전도성 첨가제가 혼합될 수 있다.

유전체(10)에 제1 레이어(20)을 형성하는 이유는 유전체(10)와의 밀착력을 증대시키기 위함이다.

유전체(10)의 소정의 영역에 제1 레이어(10)을 형성하는 제1 공정은 공정에 따라 1회 내지 2회 반복 수행될 수 있다.

이와 같이, 제1 공정이 완료되면, 유전체(10)에 제1 레이어(10)를 부착시키기 위해 유전체(10)을 건조 가열한다(제2 공정). 예를 들어, 제2 공정에 따른 건조 가열은 유전체(10)를 열풍 가열할 수도 있다.

제3 공정은 제1 페이스트 레이어(20)의 일면에 저융점 합금을 포함하는 제2 페이스트 레이어(30)을 형성한다(도 3 참조). 여기서, 저융점은 120도 ~ 200도일 수 있다. 또한, 합금은 주석(Sn) 또는 비스무트(Bi)를 포함할 수 있다. 제2 페이스트 레이어(30)을 제1 페이스트 레이어(20) 위에 형성하는 이유는 전도성을 높이기 위함이다.

또한, 제2 페이스트 레이어(30)는 가열하는 과정에서 저융점 합금의 금속화로 인한 재산화를 방지하고 제2 페이스트 레이어(30)의 금속화에 따른 퍼짐 현상을 개선하기 위해 플럭스를 포함할 수 있다. 예를 들어, 제2 페이스트 레이어(30)는 10 ~ 20 중량% 이하의 플럭스를 포함할 수 있다. 플럭스는 로진, 변성로진 및 합성 수진 중 적어도 하나를 재료로 포함할 수 있다. 플럭스는 당업자에게는 자명한 사항이므로 상세한 설명은 생략하기로 한다.

예를 들어, 제2 페이스트 레이어(30)은 솔더 페이스트일 수 있다.

유전체(10)에 금속 분말을 포함하는 제1 페이스트 레이어(20)을 형성하지 않고, 유전체(10) 일면의 소정의 영역에 직접 제2 페이스트 레이어(30)을 형성할 수도 있다. 그러나, 이와 같이 제1 페이스트 레이어(20)을 유전체(10)에 형성하지 않고, 제2 페이스트 레이어(30)를 형성하는 경우, 제2 페이스트 레이어(30)가 유전체(10)과 박리되는 현상이 매우 빈번하게 발생한다.

이에 따라, 본 발명의 일 실시예에 따르면, 유전체(10)의 소정의 영역에 금속 박막을 포함하는 제1 페이스트 레이어(20)을 형성하여 유전체와의 밀착력을 증대시킨 후 제2 페이스트 레이어(30)을 형성하겨 금속 재결정이 유전체(10)로부터 박리되는 현상을 방지할 수 있다.

제2 페이스트 레이어(30)을 형성하는 제3 공정은 공정에 따라 1회 내지 4회 반복 수행될 수 있다.

도 3을 참조하면, 제2 페이스트 레이어(30)에는 저융점 합금(예를 들어, 주석(Si) 또는 비스무트(Bi)를 포함하는 합금)과 플럭스가 혼합되어 있는 것을 알 수 있다.

제4 공정은 제3 공정을 거친 유전체(10)을 고주파 코일을 통과시켜 고주파 유도 가열하는 공정이다.

제4 공정에서 제3 공정을 거친 유전체(10)을 열풍기를 통해 가열할 수도 있으나, 열풍기를 이용하여 가열하는 경우 유전체(10)에도 손상이 발생하게 된다.

이에 본 발명의 일 실시예에서는 제3 공정을 거친 유전체(10)을 고주파 유도 가열하여 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)의 영역만 국소 가열하여 유전체(10)의 손상을 최소화할 수 있다.

고주파 유도 가열은 교류의 고주파 전류가 흐르는 코일 내부에 유전체(10)을 위치시킬 때 발생하는 열로 가열하는 것이다. 즉, 제3 공정을 거친 유전체(10)를 고주파 전류가 흐르는 코일 내부에 위치시키면, 주변의 교류전류에 의한 교번자속이 발생하고, 그 자계속에 놓인 도전체(제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30))에 유도 전류가 발생하게 된다. 이 전류에 의해 유전체(10)에 형성된 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)에 와전류가 발생하게 되며, 와전류의 손실에 의해 발생하는 열로 유전체(10)에 형성된 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)만 가열되게 된다.

이와 같은 유도 전류에 의해 유전체(10)를 가열하는 것은 수 Hz에서 수백 Khz의 교류 고주파를 사용하여 열을 발생시키므로 주파수를 조절하여 유전체(10)에 형성된 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30) 에만 열을 가열하게 된다. 이로 인해, 주파수 조절을 통해 절열체인 유전체(10)의 손상 없이 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)만 국부 가열할 수 있는 이점이 있다.

제 4 공정 이후 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)에 포함된 각 성분들간의 배열 상태가 도 4에 도시되어 있다. 제4 공정에 따라 제2 페이스트 레이어(30)의 금속화(Sn 또는 Bi재결정)에 따라 두께가 증식되게 된다.

도 7에는 제2 페이스트 레이어(30)의 형성 횟수에 따른 제2 페이스트 레이어의 두께를 나타낸 도면이다.

도 7의 710은 2페이스트 레이어(30)을 1회 도포하여 형성한 결과로, 높이는 60 마이크로미터(㎛)로 형성되며, 재결정시 퍼짐이 부족한 것을 알 수 있다.

715는 제2 페이스트 레이어(30)를 2회 도포하였을 경우 제2 페이스트 레이어(30)의 높이를 나타낸 것으로, 제2 페이스트 레이어(30)의 높이는 120 마이크로미터(㎛)로 형성되었다. 610과 마찬가지로 2회 도포하였을 경우에도 재결정시 퍼짐 현상이 부족하게 발생하는 것을 알 수 있다.

720은 제2 페이스트 레이어(30)를 3회 도포한 경우 제3 페이스트 레이어(30)의 높이를 나타낸 것으로, 제2 페이스트 레이어(30)의 높이는 180 마이크로미터(㎛)로 형성되었으며, 재결정에 따른 퍼짐 현상이 비교적 양호하게 발생되는 것을 알 수 있다.

725는 제2 페이스트 레이어(30)를 4회 도포한 경우 제2 페이스트 레이어(30)의 높이를 나타낸 것으로 제2 페이스트 레이어(30)의 높이는 240 마이크로미터(㎛)로 형성되었으며, 재결정에 따라 완전하게 도포된 것을 알 수 있다.

도 7에 도시된 바와 같이, 제2 페이스트 레이어(30)의 금속화(Sn 또는 Bi재결정)에 따라 두께가 증가되므로, 도 6과 같이 유전체(10)에 홈을 형성하여 홈에 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)를 형성할 수 있다.

이에, 본 발명의 일 실시예에 따르면 도 6에 도시된 바와 같이 유전체(10)에 홈을 형성할 수 있다. 이어, 제1 페이스트 레이어(20) 및 제2 페이스트 레이어(30)을 유전체(10)의 홈에 형성할 수 있다. 유전체(10)에 형성되는 홈의 깊이는 제2 페이스트의 도포 횟수에 따라 상이해질 수 있음은 당연하다.

또한, 도 4를 참조하면, 제4 공정에 따라 제2 페이스트 레이어(30)에 포함된 플럭스가 활성화되어 금속화 과정을 촉진하고, 플럭스가 위로 뜨는 현상이 발생하게 된다. 이렇게 잔류하는 플럭스는 저항값을 가지므로 전도성 패턴에 오작동을 일으킬 수 있다.

이에 따라, 제5 공정(150)은 유전체(10)에서 플럭스를 제거한다(도 5 참조).

예를 들어, 제5 공정은 플럭스를 제거하기 위해 TCE 또는 플럭스 제거 약품을 사용하여 전도성 패턴 위에 뜬 플럭스를 제거할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 유전체
20: 제1 페이스트 레이어
30: 제2 페이스트 레이어

Claims (7)

1. 유전체에 금속 분말을 포함하는 제1 페이스트 레이어를 형성하는 제1 공정;
   상기 제1 공정 이후 상기 유전체를 건조 가열하는 제2 공정;
   상기 제2 공정 이후 상기 제1 페이스트 레이어의 일면에 저융점 합금을 포함하는 제2 페이스트 레이어를 형성하는 제3 공정-상기 제2 페이스트 레이어는 플럭스가 혼합된 페이스트 레이어임;
   상기 제3 공정 이후 상기 유전체를 가열하는 제4 공정; 및
   상기 제4 공정에 따라 전도성 패턴 위에 잔류하는 플럭스를 제거하는 제5 공정을 포함하는 전도성 패턴 형성 방법.
2. 제1 항에 있어서,
   상기 제4 공정의 가열은 고주파 유도 가열인 것을 특징으로 하는 전도성 패턴 형성 방법.
3. 제1 항에 있어서,
   상기 금속 분말은 실버 분말을 포함하는 것을 특징으로 하는 전도성 패턴 형성 방법.
4. 제1 항에 있어서,
   상기 합금은 주석(Sn) 또는 비스무트(Bi)를 포함하는 것을 특징으로 하는 전도성 패턴 형성 방법.
5. 삭제
6. 삭제
7. 제1 항에 있어서,
   상기 유전체의 일면에는 홈이 형성되되,
   상기 제1 페이스트 레이어는 상기 홈에 형성되는 것을 특징으로 하는 전도성 패턴 형성 방법.

Images