KR101467267B1 - 스핀 밸브 소자 및 그 제조 방법 - Google Patents

스핀 밸브 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101467267B1
KR101467267B1 KR1020107007998A KR20107007998A KR101467267B1 KR 101467267 B1 KR101467267 B1 KR 101467267B1 KR 1020107007998 A KR1020107007998 A KR 1020107007998A KR 20107007998 A KR20107007998 A KR 20107007998A KR 101467267 B1 KR101467267 B1 KR 101467267B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
parallel
spin valve
series
Prior art date
Application number
KR1020107007998A
Other languages
English (en)
Other versions
KR20100071064A (ko
Inventor
하루오 카와카미
야스시 오기모토
에이키 아다치
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20100071064A publication Critical patent/KR20100071064A/ko
Application granted granted Critical
Publication of KR101467267B1 publication Critical patent/KR101467267B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1171Magnetic recording head with defined laminate structural detail

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

고주파의 발진을 행하는 스핀 밸브 소자에 있어서, 임피던스 매칭을 실현하기 위해, 절연체 또는 비자성체로 이루어진 중간층을 한 쌍의 강자성층에 의해 끼워 지지한 자성 소자를 복수 포함하는 병렬 또는 직렬 자성 소자군, 또한 직렬 또는 병렬로 연결하여 스핀 밸브 소자를 얻고, 병렬과 직렬을 조합하여 접속하는 자성 소자군을 이용함으로써, 스핀 밸브 소자의 임피던스를 소망하는 값으로 매칭시킬 수 있으며, 또한 다공질막을 이용하여 스핀 밸브 소자를 제작함으로써, 고도의 리소그래피법을 이용하지 않고, 개개의 자성 소자에 단일 자구 구조를 실현할 수 있다.

Description

스핀 밸브 소자 및 그 제조 방법{SPIN-VALVE ELEMENT AND ITS MANUFACTURING METHOD}
본 발명은 스핀 밸브 소자, 및 그 구동 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 터널 자기 저항 효과(TMR) 또는 거대 자기 저항 효과(GMR)를 응용한 스핀 밸브 소자 및 그 구동 방법에 관한 것이다.
최근, 나노 일렉트로닉스의 진전에 따라, 미소(微小) 사이즈의 자성 재료 고유의 물리 현상을 응용한 제품의 개발이 진행되고 있다. 그 중에서도, 특히, 자성 재료의 자유 전자가 가지는 스핀을 이용하는 스핀 일렉트로닉스 분야가 급속히 발전하고 있다.
스핀 일렉트로닉스 분야 중에서, 현재 가장 실용 가능성이 높다고 보여지는 것은, 강자성층, 절연층, 강자성층의 순서로 적층 배치된 자성 다층막에서 발생하는 터널 자기저항(TMR: Tunnel Magneto-Resistance) 효과, 또는 강자성층, 비자성층(도전층), 강자성층의 적층 구조에서 발생하는 거대 자기저항(GMR: Giant Magneto-Resistance) 효과를 응용한 스핀 밸브 소자이다.
도 5 및 도 6은 종래의 스핀 밸브 소자의 구성을 도시하는 단면도이다. 이 중, 도 5에는 TMR을 이용한 스핀 밸브 소자의 기본 구성 부분을 나타낸다. 상기 소자는, 1층의 절연체층(24)과, 상기 절연체층을 사이에 끼우는 강자성층(23; 고정층)과, 강자성층(25; 프리층)이 기판(5) 위에 구성된 구성을 가지고 있으며, 여기에 필요에 따라, 전극층(21, 27), 반(反)강자성층(22; 피닝(pinning)층), 캡핑층(26) 등이 더 부가된다. 고정층(23)의 자화는 반강자성층(22)과의 자기 결합 등에 의해 그 방향이 고정되어 있다. 상기 소자에 고정층(23)으로부터 프리층(25)을 향하여 전자를 흘리면, 프리층(25)의 자화에는 고정층(23)의 자화에 대하여 평행이 되게 하는 토크가 작용한다. 또한, 다시 반대로 프리층(25)으로부터 고정층(23)을 향하여 전자를 흘리면, 프리층(25)의 자화에는 고정층(23)의 자화에 대하여 반평행이 되게 하는 토크가 작용한다. 이 때문에, 프리층(25)의 전류의 방향에 의해 프리층(25)의 자화 방향을 제어하는 것이 가능해진다. 이러한 전자의 스핀에 의해 자화가 반전하는 현상을, 스핀 주입 자화 반전이라고 한다. 상술한 이유에서, 종래의 구조에서는 상기 소자에서 자성층의 면내 방향의 크기는 초미소 사이즈(~150㎚ 이하)로 할 필요가 있어, 전자 빔 노광 등, 고액의 설비가 이용되고 있다.
또한, 절연체층(24)을 사이에 끼우는 강자성층(23; 고정층 및 25; 프리층)의 막 단부로부터의 누설 자계에 의한 교환 결합을 억제하기 위해, 절연체층(24) 보다 상측 부분은 기판측 보다 충분히 작게 하여, 그 주위에 절연막(30)을 형성하는 것이 일반적이다. 이러한 구조를 형성하려면 몇 가지 방법이 있지만, 예를 들면 기판으로부터 전극(27)까지의 적층막을 형성한 후, 네거티브 레지스트 도포와 포토리소그래피법에 의한 노광 처리 후, 이온 밀링(milling)에 의해 절연체층(24) 위의 부분을 잘라내며, 그 후, SiO2 피복 등에 의해 절연층(30)을 형성하여, 리프트 오프(lift off) 후에 배선(27)을 실시할 수 있다.
또한, 도 6에는 GMR을 이용한 스핀 밸브 소자의 기본 구성 부분을 나타낸다.도 5의 TMR을 이용한 소자와 GMR을 이용한 소자의 차이는 절연체층(24)을 비자성층(51)으로 치환한 것이며, 그 이외의 구성은 기본적으로 동일하다.
이러한 기술의 응용으로서는, 자기 랜덤 액세스 메모리(MRAM: Magnetic Random Access Memory)가 가장 주목을 받고 있으며, 종래의 DRAM(Dynamic Random Access Memory)이나 SDRAM(Synchronous DRAM)의 대체로서 주목받고 있다.
또한, 이러한 스핀 밸브 소자에 전류와 외부 자장을 동시에 인가하면, 마이크로파의 발진이 발생하는 것이 알려져 있다(예를 들면, 비특허문헌 1). 서로, 예를 들면 전류의 방향에 대해서는, 프리층(25)의 자화에 대하여 작용하는 토크가 고정층(23)의 자화와 반평행이 되도록 전류를 흘리도록 하고, 외부 자장에 대해서는, 프리층(25)의 자화에 대하여 작용하는 토크가 고정층(23)의 자화와 평행이 되도록 한다. 이 경우, 양자의 토크가 길항(拮抗)하는 조건에서, 마이크로파 영역의 고주파를 발진시킬 수 있다.
또한, 2개의 소자를 인접하여 형성하며, 이들에 적절한 전류와 외부 자장을 인가하면, 양자의 발진 주파수와 위상이 정렬되어 주파수폭이 좁아지며, 또한 그때의 마이크로파의 출력도 증대하는 것이 보고되어 있다(예를 들면, 비특허문헌 2, 3 및 4). 이 현상은 위상 록킹(phase locking) 현상이라고 하며, 메커니즘은 아직 명확하지 않지만, 각 소자에서 발생하는 고주파 자장의 상호작용에 기인한다고 추정되고 있어, 출력 증대의 수단으로서 주목받고 있다.
상기 마이크로파 발진 소자의 발진 출력은, 많은 보고예에서는 TMR을 이용한 경우에 0.16㎼ 정도, GMR를 이용한 경우에 10pW 정도에 그치고 있어, 실용화하기에는 미소(微小)하다. 출력을 증대시키는 가장 간편한 수단은 소자를 대면적화하는 것이지만, 이는 이하의 이유로 인해 곤란하다. 즉, 스핀 밸브 소자에 있어서, 스핀 주입 자화 반전에 필요한 스핀의 일제(一齊) 회전을 용이하게 하려면, 자성막의 자구(磁區)가 단일한 것이 필요하다. 예를 들면, 도 5 및 6에 있어서의 좌우의 절연막(30)에 의해 주연(周緣)이 규정되는 자성막에서, 단일 자구를 얻기 위하여, 좌우의 절연막(30)에 의해 규정되는 크기를 작게 할 필요가 있다. 이와 같이, 소자의 크기는 자벽(磁壁)이 존재하지 않는 크기 이하로 하는 것이 요구되는데, 상기 크기는 재료나 형상에 따라 변경되지만, 대체로 150㎚ 정도이다. 종래의 1개의 스핀 밸브 소자의 크기는 이 치수보다 크게 할 수 없다.
1개의 스핀 밸브 소자의 크기에 상한이 있기 때문에, 큰 출력을 얻으려면, 다수의 미소 소자를 집적화할 필요가 있다. 집적화의 수단으로서는 포토리소그래피법이 가장 일반적이며, 또한 고정밀도이지만, 초미소 사이즈(~150㎚ 이하)의 자성체의 제작에는 전자빔 노광 등, 고액의 설비 투자가 필요하며, 제품이 고비용이 된다고 하는 문제가 있었다.
또한, 비특허문헌 5에는, 알루미늄막으로부터 다공성 알루미나(porous alumina) 막을 제작할 때에 다공성 구멍의 사이즈, 피치 및 깊이를 외부 조건의 조작에 의해 제어하는 것이 개시되어 있다. 그리고, 비특허문헌 6에는, 하드 디스크의 소위 비트 패턴드 미디어(bit patterned media)로의 적용을 목표로 하여 개발이 개시되어 있다.
비특허문헌 1 : S. I. Kiselev 외, "Microwave oscillations of a nanomagnet driven by a spin-polarized current", Nature, Vol.425, p. 380 (2003)
비특허문헌 2 : S. Kaka 외, "Mutual phase-locking of microwave spin torque nano-oscillators", Nature, Vol.437, p. 389 (2005)
비특허문헌 3 : F. B. Mancoff 외, "Phase-locking in double- point-contact spin-transfer devices", Nature, Vol.437, p. 393 (2005)
비특허문헌 4 : J. Grollier 외, "Synchronizaion of spin-transfer oscillator driven by stimulated microwave currents", Physical Review B73, p.060409 (2006)
비특허문헌 5 : 마스다 히데키, 「양극 산화 알루미나에 의거하는 고규칙성 메탈 나노 홀 어레이」고체 물리, 제31권, 제5호, p.493, 1996년
비특허문헌 6 : X. M. Yang 외, "Nanoscopic templates using self-assembled cylindrical diblock co-polymers for patterned media", J. Vac. Sci. Technol. B, Vol.22, p. 3331 (2004)
그런데, 상기와 같이 소자를 다수의 소자를 병렬 접속한 경우, 집적 소자 전체의 임피던스(impedance)는 소자 수, 즉 소자의 합계 면적의 증가에 따라 저하한다. 그런데, 일반적으로 고주파 회로에서는, 전송 손실을 억제하기 위해 임피던스를 매칭(matching)할 필요가 있다. 여기서, 마이크로파 영역에서는, 입출력 임피던스는 50Ω으로 설정되는 것이 일반적이다. 그러한 입출력 임피던스의 설정값이 있는 경우여도 상기와 같이 소자를 병렬 접속하여 발진 출력을 올리는 것은 가능하지만, 소자수의 증대와 함께 저하하는 전체의 전기 저항에 대해서는 대책이 필요하다. 또한, 단지 병렬 접속되었을 뿐인 자성 소자에서는, 이들 소자 사이에 동기한 발진이 반드시 일어나지 않는다고 하는 과제도 있다.
또한, 스핀 밸브 소자는 병렬 접속 이외에도 직렬 접속하는 것에 의해서도 발진 출력을 올리는 것이 가능하다. 이 직렬 접속의 경우는 소자 수의 증대와 함께 전체 전기 저항이 증가한다. 직렬 접속을 스핀 밸브 소자를 이용하여 실현하기 위해서는, 포토리소그래피법에 의해 평면적으로 개별 소자를 다수 형성하여, 개별적으로 배선에 의해 접속하는 방법이나, 별도의 기판에 형성한 소자를 배선으로 접속하는 방법을 고려할 수 있다. 그러나, 일반적으로 행해지고 있는 전자빔 노광 등의 수단에 의해 평면적으로 다수의 개별 소자를 형성하는 방법에서는, 고액의 설비 투자가 필요하다는 종래와 같은 문제가 있으며, 별도의 기판에 형성한 소자를 배선에 의해 접속하는 방법에서는, 공정 수가 증가하며, 또한 소자 치수의 제한으로부터 접속 소자 수가 한정되어 버린다고 하는 실용상의 문제가 있다.
이러한 상황으로부터, 소자의 임피던스를 조정하여, 발진한 마이크로파의 전송 손실을 억제하는 저비용의 방법이 요구되고 있다.
또한, 스핀 밸브 소자를 다공질막에 의해 제작하는 경우에 있어서는, 양호한 다공질막을 얻을 수 있는 사이즈에는 상한이 있어, 다공질막을 이용하여 임의의 면적의 스핀 밸브 소자를 형성하는 것은 곤란하다. 그 결과, 임피던스를 낮게 하고자 하는 경우여도, 스핀 밸브 소자의 면적을 넓게 하여 임피던스를 조정하는 것은 곤란하다.
본 발명은, 상기 사정을 감안하여, 다수의 스핀 밸브 소자를 집적화하며, 또한 소자의 임피던스를 조정하여 전송 손실을 억제하고, 대출력의 마이크로파 발진 소자를 저비용으로 제공하는 것을 목적으로 한다.
본원 발명자는, 마이크로파 발진 소자를 동기하기 위하여, 소정의 적절한 범위에 복수의 마이크로파 발진 소자(스핀 밸브 소자)가 배치되어 동시에 구동될 필요가 있는 점을 고려하여, 소정의 임피던스에 매칭시키는 구성을 검토하였다. 그 결과, 각각의 스핀 밸브 소자가 서로 동기하여 발진하는 경우여도, 임피던스 매칭을 행하기 위하여 복수의 마이크로파 발진 소자를 직렬 혹은 병렬로 접속하는 것이 유효함을 발견하였다.
본 발명에 따르면, 절연체 또는 비자성체로 이루어진 중간층과, 상기 중간층을 끼워 지지하는 한 쌍의 강자성층의 적어도 3층을 포함하여 이루어지는 자성 소자를 복수 병렬로 접속하여 이루어지는 병렬 자성 소자군을 복수 구비하고 있으며, 각 병렬 자성 소자군이 서로 직렬 또는 병렬로 접속되어 있는 스핀 밸브 소자가 제공된다. 또한, 본 발명에 따르면, 절연체 또는 비자성체로 이루어진 중간층과, 상기 중간층을 끼워 지지하는 한 쌍의 강자성층의 적어도 3층을 포함하여 이루어지는 자성 소자를 복수 직렬로 접속하여 이루어지는 직렬 자성 소자군을 복수 구비하고 있으며, 각 직렬 자성 소자군이 서로 병렬로 접속되어 있는 스핀 밸브 소자가 제공된다.
상기 발명은, 복수의 자성 소자가 서로 동기하여 발진시키며, 또한 임피던스 매칭을 적절히 행할 시에, 자성 소자를 직렬과 병렬을 조합하여 접속하는 스핀 밸브 소자(자성 소자)에 의해 이것이 달성됨을 본원 발명자가 발견하여 이룬 것이다. 본 발명의 소정의 양태에 있어서는, 상기 자성 소자가 서로 동기한 발진 신호를 생성할 정도로 근접하여 배치되어 있을 수 있다. 이 경우, 실제로 복수의 스핀 밸브 소자에 동기한 발진이 발생하며, 그때의 임피던스가 영향을 받는 원인은, 발진되는 마이크로파 등의 전자파에 근거하는 스핀 밸브 소자 간의 상호작용이지만, 그 종류는 반드시 특정할 수는 없다. 스핀 운동은, 스핀에 작용하는 유효 자장과 스핀 주입 전류에 의존하며, 발진의 동기 현상은 그러한 교류 성분에 의해 유발되는 것이다. 이 중, 직렬 접속된 스핀 밸브 소자 간의 상호작용은 전류의 교류 성분에 의한 가능성이 있으며, 소자 간의 거리에 의존하지 않지만, 병렬 접속된 스핀 밸브 소자 간의 상호작용은 스핀의 회전에 기인한 자장에 의한 것으로 추정되어, 스핀 밸브 소자 서로의 거리가 중요한 역할을 행하고 있는 것을 본원의 발명자는 확인하고 있다. 이 경우, 각 스핀 밸브 소자는, 발진 마이크로파의 파장 정도의 범위에 배치되어 있는 것이 동기 발진 및 임피던스 정합을 행하는데 적합하다.
본 발명의 임의의 실시형태에 의해, 마이크로파 등의 고주파의 발진을 행하는 스핀 밸브 소자를 복수 동기시켜 발진시키면서, 임피던스 매칭을 취할 수 있다. 또한, 본 발명의 임의의 실시형태에 의해, 염가의 제작 프로세스에 의해서 이러한 스핀 밸브 소자를 제조할 수 있다.
도 1은 본 발명의 제 1 실시형태의 스핀 밸브 소자의 구성을 나타내는 종단면도이다.
도 2는 본 발명의 제 1 실시형태의 스핀 밸브 소자의 구성을 나타내는 주요부 확대 단면도이다.
도 3은 본 발명의 제 1 실시형태의 스핀 밸브 소자의 구성을 나타내는 수평 단면도이다.
도 4는 본 발명의 제 2 실시형태의 스핀 밸브 소자의 구성을 나타내는 종단면도이다.
도 5는 종래의 스핀 밸브 소자의 구성을 나타내는 단면도이다.
도 6은 종래의 스핀 밸브 소자의 구성을 나타내는 단면도이다.
본 발명에 있어서는, 복수의 스핀 밸브 소자가 근접하여 위치되며, 그들이 서로 전기적으로 접속되어 있다. 스핀 밸브 소자의 형성 방법은, 종래의 전자빔 노광 등의 수단을 이용할 수 있다. 이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.
[제 1 실시형태]
도 1은 본 발명의 제 1 실시형태에 있어서의 스핀 밸브 소자의 구조를 나타내는 종단면도이며, 도 2는 제 1 실시형태의 스핀 밸브 소자의 구조를 확대하여 나타내는 단면도이다. 본 실시형태에서는, 도시한 바와 같이, 다공성 절연층(10)에 있어서, 절연체(11)에 형성된 복수의 미세 구멍(12) 내에 스핀 밸브층(20)을 복수 적층하여 직렬 접속하도록 형성하며, 그들을 전극(31)과 전극층(21)에 의해 병렬로 접속할 수 있다. 여기에서는 적층한 것을 도시하고 있지만, 본 발명에서는 미세 구멍(12) 내의 스핀 밸브층(20)이 하나만 각 미세 구멍(12)에 배치되고 적층은 행하지 않는 구성으로 하는 것도 가능하다. 또한, 스핀 밸브층(20)이 GMR 구조인 경우를 예로서 이하에 기술하지만, 본 실시형태는 TMR 구조여도 동일한 기능을 얻는 것이 가능하다.
도 2에 도시한 바와 같이, 본 실시형태에 있어서, 스핀 밸브층(20)은 비자성층(51)과 상기 비자성층을 사이에 끼우는 한 쌍의 강자성층(23; 고정층 및 25; 프리층)으로 이루어지며, 필요에 따라 반강자성층(피닝층), 캡핑층(모두 미도시) 등이, 예를 들면 일방의 강자성층(23)에 적층하도록 부가된다. 미세 구멍(12)의 내부에는, 상기 구조를 가지는 스핀 밸브층(20)과 중간 전극(29)으로 이루어지는 자성 소자가 도 2에 도시한 바와 같이 적층되어, 각 미세 구멍(12)의 내부에서 자성 소자의 직렬 접속된 군(직렬 자성 소자군)이 되어 있다.
각 미세 구멍(12)의 직렬 자성 소자군의 상하면에는 전극(31, 21)이 배치되어 있으며, 이와 같이 각 미세 구멍(12)의 내부에 있는 개개의 직렬 자성 소자에는 전기적인 접속이 미세 구멍(12)의 외부에서 취해지고 있다. 전극(31, 21)은 복수의 자성 소자군을 병렬로 접속하고 있다.
제 1 실시형태의 스핀 밸브 소자를 구성하는 재료로서는, 기판(5)으로서 실리콘 기판, 유리 기판, 전극층(21, 29, 31)으로서 Ta, Pt, Cu, Au, 반강자성층(미도시)으로서 IrMn, PtMn, 강자성층(23; 고정층)으로서 Co, CoFe, CoFeB, 절연층(24)로서 MgO, Al산화물, 비자성층(51)으로서 Cu, 강자성층(25; 프리층)로서 Co, CoFe, CoFeB, NiFe, 캡핑층(미도시)으로서 Cu, Pd를 대표예로서 들 수 있지만, 이에 한정되는 것은 아니다. 또한, 강자성층(23; 고정층)과 강자성층(25; 프리층)의 재질을 동일하게 하고, 전자의 막 두께를 후자의 막 두께보다 크게 함으로써, 보자력의 차이에 의해 스핀 밸브 기능을 발현하는 것도 가능하다. 제작에 있어서는, 상기 각 재료를 적층한 후, 각 층의 결정성이나 고정층의 자기 이방성을 조정하기 위해, 자장 중에서 어닐링(annealing) 처리를 실시하는 것이 유효하다. 또한, 필요에 따라서, 강자성층(23; 고정층)이나 강자성층(25; 프리층)을, 예를 들면 CoFeB/Ru/CoFeB 등 반강자성 결합막으로 하는 것도 가능하다. 또한, 사선(/)에 의해서 구분한 복수의 재질을 열기하는 표기는, 각 재질에 따른 층이 이 순서로 적층되어 다층막으로 하는 것을 나타내고 있다.
다공성 절연층(10)을 형성하는 방법으로서는, 예를 들면 알루미늄막을 양극 산화하는 처리나, 수지막에 자기 조직화(self-organization)에 의해 미세 구조를 형성하는 처리, 혹은 나노 임프린트 기술에 의한 미세 구조를 전사하는 처리가 있다. 이들 어느 방법에 의해서도 형상이 균일한 미세 구멍을 염가의 프로세스로 형성하는 것이 가능하다. 특히, 나노 임프린트에 의하면, 높은 애스펙트비(구멍 직경에 대한 구멍 깊이의 비율)를 가지는 미세 구멍의 형성이 가능하며, 다층의 적층 구조를 형성하는데 적합하다. 또한, 나노 임프린트 처리에는, 형상의 제어도 용이하다는 이점이 있다.
도 3은, 상기 예를 나타내는, 다공성 절연층(10)의 수평 단면도이다. 일반적으로, 스핀 밸브 소자에서는 자성막의 면내 이방성의 방향을 제어하는 목적으로 자성막 형상을 타원형으로 하는 것이 많이 행해지지만, 도 3에 나타낸 바와 같은 형상도 용이하게 형성할 수 있다.
이와 달리, 알루미늄막의 양극 산화 처리에서는 미세 구멍 형상은 원형이며, 자성막의 면내 이방성의 방향을 제어하는 것은 곤란하다. 그러나, 막면에 수직인 방향으로 결정 이방성을 배향시킨 수직 자화형을 이용하는 경우에는, 이러한 형상 제어성의 한계는 문제가 되지 않아, 본 발명을 실시하는 것은 가능하다. 또한, 수지의 자기 조직화에 의한 미세 구조 형성 처리에서도 미세 구멍 형상은 통상은 원형이며, 막면에 수직인 방향으로 결정 이방성을 배향시킨 수직 자화형으로 하는 것이 유리하다. 수지 자기 조직화에서는, 나노 임프린트 기술 이상으로 높은 애스펙트비의 미세 구멍이 얻어지므로, 다층의 적층 구조를 얻는데 적합하다.
나노 임프린트를 이용한 다공성 절연층(10)의 제작 방법으로서는, 예를 들면 폴리메틸메타크릴레이트 등의 열가소성 수지를 기판에 도포한 후, 상기 열가소성 수지의 유리 전이점보다 높은 온도로 가열함으로써 열가소성 수지를 연화시켜, 그 후에 스탬퍼(stamper)를 가압하는 것에 의해 스탬퍼의 요철을 전사한다. 그 후, 기판을 냉각함으로써, 기판 위에 소정의 미세 구멍 구조를 가지는 다공성 절연층(10)을 얻을 수 있다. 스탬퍼의 재질로서는 실리콘, 석영, 탄화규소, 탄탈 등이 일반적이지만, 본 발명의 용도에는, 미세 가공이 가능한 실리콘이 특히 적합하다. 스탬퍼와 폴리머층의 이형성을 개선하기 위하여, 스탬퍼의 표면에 불소계 폴리머나 계면활성제를 도포하는 것도 바람직하다. 또한, 다공성 절연층(10)의 재료로서 자외선 경화 수지를 이용하고, 스탬퍼를 가압한 후에 광경화시키는 것에 의해 기판의 가열 냉각 공정을 생략하는 것도 가능하다.
상기 나노 임프린트법에 이용하는 폴리머로서는, 폴리메틸메타크릴레이트, 폴리스티렌, 폴리카보네이트 등의 열가소성 수지, 1,6-헥산디올디아크릴레이트나 비스히드록시에틸-비스페놀A-디메틸아크릴레이트 등이 있지만, 본 발명의 다공질막으로서 이용할 수 있는 재료가 이에 한정되는 것은 아니다.
상기 나노 임프린트법에 의하면, 스탬퍼의 가공 정밀도가 얻어지는 범위이면, 그 요철을 정확하게 전사하는 것이 가능하다. 제조 비용은, 개개의 소자를 전자선 리소그래피 등에 의해 가공하는 것에 비교하면, 상당히 염가이다. 또한, 스탬퍼의 가공 정밀도를 유지하는 범위나, 가공 정밀도가 높은 스탬퍼에는 사이즈에 상한이 있거나 혹은 사이즈가 커지면 극단적으로 고가가 되는 경우가 있다. 이 때문에, 다공질막(10)에 있어서 적절한 미세 구멍(12)이 얻어지는 범위는 필연적으로 한정되어 버린다. 본 실시형태에 있어서는, 그 적절한 미세 구멍(12)이 얻어지는 범위로 확장된 면적을 갖는 개개의 스핀 밸브 소자(자성 소자)를 제작한다. 그리고, 임피던스가 소망하는 값이 되도록, 섬 형상(island shape)으로 제작된 스핀 밸브 소자를 도 4와 같이 서로 접속한다. 이것에 의해, 가공 정밀도 상의 사이즈의 제한과 임피던스 매칭을 양립시킬 수 있다.
알루미늄막에 양극 산화 처리를 실시하여, 다공성 알루미나층을 얻는 기술 그 자체는 이미 이용되고 있는 기술이지만, 본 발명에 필요한 나노미터 오더(nanometer-order) 사이즈의 미세 구멍을 제작하는 기술은, 아직도 실용화되어 있지 않다. 양극 산화 처리를 이용하는 방법에서는, 기본적으로는 다공성 구멍의 사이즈, 피치 및 깊이를 외부 조건의 조작에 의해 제어한다(예를 들면, 비특허문헌 5). 상기 방법에 의하면, 나노 사이즈의 미세 구멍을 2차원적으로 조밀하게 형성할 수 있다. 특히, 다공성 알루미나층은 높은 내열성을 가지므로, 후술하는 스핀 밸브 구조에 필요한 어닐링 공정에 대해서도 충분한 내구성이 있어, 본 발명의 프로세스상 적합하다.
다공성 알루미나층(10)의 제작 방법으로서는, 우선 알루미늄막을 스퍼터링법 등에 의해 형성한다. 필요에 따라서 불활성 가스, 혹은 진공중에서 400~500℃에서의 열처리를 실시하면 결정입자가 조대화(粗大化)하며, 결정입계(粒界)를 적게 하여, 다공성 알루미나층의 미세 구멍의 배열 질서가 개선될 수 있다. 그 후, H3PO4, H2SO4의 수용액 등에 의해 전해 연마를 행함으로써 표면을 평탄화한다. 양극 산화 처리는, 예를 들면 전해액으로서 옥살산을 이용하며, 화성 전압으로서 30~60V 정도의 정전압을 이용함으로써, 미세한 구멍이 규칙적으로 배열하여 고밀도로 형성되게 된다. 이 미세한 구멍의 배열의 규칙화는, 양극 산화의 처리 시간의 경과에 따라 진행하므로, 장시간 양극 산화 처리함으로써, 고도로 규칙화하여 고밀도로 배치된 미세한 구멍을 형성할 수 있다. 또한, 양극 산화 처리에 의해 형성되는 미세 구멍의 간격은, 인가 전압으로 제어하는 것이 가능하며, 대체로 2.8㎚/V가 된다. 즉, 40V 인가한 경우는 112㎚ 정도의 간격이 된다. 또한, 미세 구멍의 간격과 직경의 비율은, 전해액과 처리 온도에 의존하지만, 대체로 1.5~5 정도의 범위에서 조정할 수 있다. 일례로서, 전해액으로서 옥살산을 이용한 경우의 전압당 직경은 4.9㎚/V 정도이며, 따라서 40V 인가한 경우는 23㎚ 정도의 직경이 된다.
이상과 같이 하여 얻어지는 다공성 알루미나층(10)에 있어서는, 다수의 미세한 구멍이 규칙적으로 배열하여 형성되며, 구멍은 다공성 알루미나층(10)의 표면에 대해 수직으로 형성되는데, 그 바닥부는 닫힌 원주 형상 공간으로 되어 있다. 타원 단면의 미세 구멍이 형성되는 경우와 같이, 이 구멍을 관통시키려면, 양극 산화 처리 후, H3PO4로의 침지 처리 등을 실시할 필요가 있다.
수지의 자기 조직화에 의해 미세 구조가 형성되는 현상을 이용하여, 다공성 절연층(10)을 제작하는 기술도, 최근, 하드 디스크의 소위 비트 패턴드 미디어로의 적용을 목표로 하여 개발이 진행되고 있다(예를 들면 비특허문헌 6). 이 기술은, 기본적으로는 2종류 이상의 상용(相溶)하지 않는 폴리머의 용액을 기판 위에 도포하고, 열처리에 의해 폴리머를 상 분리시킨 후, 일방의 폴리머를 화학적 수단 등에 의해 제거함으로써 미세 구멍 구조를 얻는 것이다. 통상, 이 방법에 의해, 수 10㎚ 직경의 미세 구멍을 수 10㎚ 피치로 얻을 수 있다.
수지의 자기 조직화를 이용한 다공성 절연층(10)의 제작 방법으로서는, 예를 들면 폴리스티렌메틸메타크릴레이트코폴리머(PS-PMMA co-polymer)를 톨루엔 등의 용제에 용해시켜, 이를 스핀 코트 등의 방법으로 기판 위에 도포한다. 여기서, 코폴리머의 성분은 PS:PMMA=70:30 정도로 하는 것이 다공질 구조를 얻기 위해서는 적합하다. 스핀 코트 조건이나 용액 농도는 목적으로 하는 다공성 절연층(10)의 막 두께에 따라 적절히 조정할 수 있는데, 예를 들면 40~50㎚의 두께를 얻기 위해서는, 스핀 코트 회전수 1800~2400rpm, 고형분 농도 1~3중량%가 바람직하다. 그 후, 진공 중, 170℃에서 수 시간의 어닐링을 행하면, 폴리스티렌(PS)과 폴리메틸메타크릴레이트(PMMA)가 상(相) 분리한다. 일방의 폴리머(상기 재료에서는 PMMA)를 선택적으로 제거함으로써 다공질 구조를 얻는다. 상기 조성의 경우는, 자외광을 조사하여 PMMA를 열화시킨 후, 빙초산과 물로 세정하여 제거하는 것으로, 직경 20㎚의 구멍을 대략 40㎚ 피치로 얻을 수 있다.
또한, 애스펙트비기 높은 미세 구멍을 기판에 수직으로 형성하려면, 미리 기판을 자기 조직화막 등으로 처리하여, 기판의 표면 에너지를 조정해 두는 것도 행해진다. 상기 방법에 이용하는 폴리머로서는, 폴리스티렌(PS), 폴리메틸메타크릴레이트(PMMA), 폴리이소프렌, 폴리락티드 등이 이용되지만, 이에 한정되는 것은 아니다.
상기 방법에 의해 형성되는 미세 구멍의 간격은, 주로 코폴리머의 성분비로 제어하는 것이 가능하다. 또한, 미세 구멍의 직경은, 상 분리시의 폴리머 재료의 표면 에너지비에 의해 결정되며, 코폴리머 재료, 용제, 어닐링 온도 등에 의해 제어된다.
또한, 나노 임프린트, 혹은, 수지 자기 조직화로 형성된 다공성 절연층(10)은, 고분자 재료로 이루어지며, 일반적으로 내열성이 부족하다. 이 때문에, 일단, 미세 구멍 중에 자성 다층막 구조와 전극을 형성한 후, 다공성 절연층(10)을 제거하고, 남은 자성 다층막의 미세 기둥 구조를 SiO2 등의 무기 절연 재료로 피복하며, 그 후에 표면을 연마하여 전극을 노출시킴으로써, 내열성이 높은 다공성 절연층(10)을 형성하는 것도 유효하다. 이는, 특히, 스핀 밸브 소자를 어닐링 하는 공정을 위해 필요한 수단이다. SiO2 등의 무기 절연 재료에 의한 피복 수단으로서는, CVD, 혹은 TEOS(테트라에톡시실란:Si(OC2H5)4)를 도포한 후 열처리에 의해 SiO2로 변환시키는 등의 수단을 이용할 수 있다.
다공질층의 미세 구멍의 간격은 임의로 선택이 가능하지만, 발명자 등은, 특히 스핀 밸브 간의 위상 록킹(locking)에 의한 출력의 증대 효과에 대해서는, 이것이 각 스핀 밸브로부터 발진되는 마이크로파의 전자계에 의한 상호작용에 기인하는 것임을 발견하였다. 따라서, 상기 효과를 얻으려면, 각 스핀 밸브 간의 거리가, 대체로 상당하는 마이크로파의 파장 정도이면 충분하다. 즉, 예를 들면 주파수 20GHz의 마이크로파라면, 그 파장은 대기중에서 약 15㎜이며, 그 범위에 있는 스핀 밸브 소자에서는, 위상 록킹에 의한 출력의 증대를 기대할 수 있다. 또한, 그 이상의 거리가 있어도, 전기 배선에 의해 각 소자가 접속되어 있으면, 동일한 효과를 얻는 것도 가능하다.
[제 2 실시형태]
본 발명에 있어서의 제 2 실시형태의 스핀 밸브 소자의 일례를 도 4에 나타낸다. 제 2 실시형태의 스핀 밸브 소자는, 예를 들면, 상기의 방법으로 얻은 집적 스핀 밸브 소자를 기판 위에서 한 변이 수 ㎛ 정도의 섬 형상으로 분리되도록 형성하여, 전체가 100㎛ 정도의 범위에 들어가도록 한다. 그리고 각 스핀 밸브 소자를 기판 위에서 병렬 혹은 직렬로 접속하여, 이 전체를 스핀 밸브 소자로 하는 것이다. 상술한 바와 같이, 개별 스핀 밸브 소자(자성 소자)의 치수는 대체로 150㎚ 이하의 치수인 것이 필요하고, 그러한 소자 간의 배선은 전자빔 노광 등, 고가의 설비 투자가 필요하였다. 본 발명의 제 2 실시형태는, 수백~수천 개의 소자가 집적한 스핀 밸브 소자군을 일괄 형성하며, 또한, 복수의 소자군을 설치하여 이들 군을 배선하는 구성으로 한다. 상기 구조를 채용함으로써, 소자군 개개의 소자를 리소그래피를 이용하지 않고 제작할 수 있다. 이것에 의해, 염가의 가시광 노광에 의해 배선이나 소자군 전체의 형상을 형성할 수 있으며, 가시광에 의한 패터닝에 의해 충분한 성능이 얻어지도록 구성할 수 있다. 섬 형상으로 분리된 개개의 스핀 밸브군은, 미세 구멍에 단층 스핀 밸브를 형성한 단순한 병렬 구조여도 좋고, 실시형태 1과 같이 미세 구멍에 적층 스핀 밸브를 형성한 직병렬 구조로 할 수도 있다. 단층 스핀 밸브를 형성한 경우에는, 각 섬의 스핀 밸브군이 병렬 자성 소자군이 된다. 이때, 병렬 소자군을 가지는 섬 형상으로 된 각 자성 소자를 더 병렬로 할 수 있다. 이 경우에는, 예를 들면 모든 자성 소자의 합계와 동일한 면적을 가지는 단일 자성 소자의 경우에는, 그 면적 내에 한 부분이라도 단락하는 부분이 있으면 전체가 단락하지만, 몇 개의 그룹으로 분할하여 두고, 검사를 행하여 문제가 없는 섬만을 병렬로 하는 것 등에 의해, 양품률을 개선할 수 있다.
개개의 스핀 밸브 소자의 임피던스는 막 두께나 소자 면적에 의존하지만, TMR의 경우는 대체로 50Ω~1.5MΩ, GMR의 경우는 대체로 5~50Ω이므로, 전체 소자의 임피던스를 50Ω으로 하려면, TMR의 경우는 직렬 접속수:병렬 접속수=1 :100~30000, GMR의 경우는 직렬 접속수:병렬 접속수=1~10:1이 적합하다.
이와 같이, 다공성 절연층을 이용하여 그 미세 구멍에 스핀 밸브층을 형성함으로써, 염가로 스핀 밸브 소자를 얻을 수 있다. 또한, 미세 구멍에 복수의 스핀 밸브층을 적층함으로써, 직렬 구조의 스핀 밸브 소자를 얻을 수 있으며, 더욱이 이들을 병렬 구조로 함으로써, 직병렬 구조의 스핀 밸브 소자를 얻을 수 있다. 혹은, 기판 위에 병렬 형성된 복수의 스핀 밸브 소자를 그룹화하고, 그들을 일괄하여 직렬 접속함으로써, 필요한 리소그래피 정밀도를 낮게 하여, 제조 비용을 저감하는 것이 가능해진다. 이러한 구성에 의하면, 병렬 접속수와 직렬 접속수의 스핀 밸브층을 임의로 선택하는 것이 가능하므로, 스핀 밸브 소자로서의 임피던스를 용이하게 조정하는 것이 가능해진다.
이와 같이 하여, 다수의 스핀 밸브 소자를 집적화하며, 또한 소자의 임피던스를 조정해 전송 손실을 억제하여, 대출력의 마이크로파 발진 소자를 저비용으로 제공할 수 있다.
이하, 상술한 각 실시형태의 실시예에 대하여 설명한다.
실시예 1
제 1 실시형태의 구조를 이용하여, 우선 TMR 층을 이하의 순서로 제작하였다. 또한 각 재질에 이어서 괄호 내에 그 층의 막 두께를 기재한다. 실리콘 기판(5) 위에, 스퍼터링에 의해 전극층(21)으로서 Cu(80㎚) 박막을 형성하였다. 그 후, 강자성층(23)으로서 Co70Fe30(20㎚), 절연체층(24)으로서 MgO(0.6㎚), 강자성층(25)으로서 Co40Fe40B20(2㎚), 캡핑층(미도시)으로서 Cu(2㎚), 중간 전극층(29)으로서 Pt(10nm)를 차례로 적층하여, 스핀 밸브층(20)을 1층 얻었다. 또한, 상기 프로세스를 반복함으로써, 합계 5층의 스핀 밸브층을 적층하였다.
다음으로, 스핀 밸브층의 최상면에 네거티브 레지스트를 도포하고, 긴 직경 120㎚×짧은 직경 60㎚의 타원이 구멍 중심 간 거리 320㎚로 허니콤(honey comb) 모양으로 배열한 영역이 되도록, 각 타원 영역에 전자선을 조사하였다. 이것에 의해, 타원의 패턴에 레지스트가 남아, 그 패턴이 배열한 네거티브 레지스트 패턴을 얻었다. 그리고, 상기 레지스트 패턴을 이용한 이온 밀링을 행하여, 레지스트가 없는 영역의 바로 아래의 스핀 밸브층을 5층 모두 제거하였다. 그리고, 절연체(11)(도 1, 2)를 형성하기 위하여, CVD법에 의해 SiO2막을 형성하였다. 스핀 밸브 소자 위의 레지스트를 리프트 오프에 의해 제거한 후, 다시 네거티브 레지스트를 도포하여, 포토리소그래피에 의해 복수의 6㎛φ의 레지스트 패턴을 얻고, 이것을 이용하여 레지스트가 없는 영역을 제거하여, 6㎛φ의 섬을 얻었다. 1개의 6㎛φ의 섬에는 스핀 밸브층 구조가 약 176개 형성되었다. 6㎛φ의 섬 위의 레지스트를 박리 후, 스퍼터링에 의해 Cu를 더 적층하여 상부 전극(31)을 형성한 후, 4kOe 정도의 자장 중, 350℃에서 어닐링을 행하여, 실시예 1의 시료를 제작하였다. 이 구성에 의한 스핀 밸브층(20)의 전기 저항은 1층당 약 1.77kΩ, 5층에서의 합계는 약 8.85kΩ이며, 6㎛φ의 섬의 약 176개의 미세 구멍이 전극(21)과 전극(27)으로 병렬로 접속된 결과, 섬 전체에서의 전기 저항은 약 50Ω이 되었다.
실시예 2
실리콘 기판(5) 위에, 스퍼터링에 의해 전극층(21)으로서 Cu(80㎚) 박막을 형성하였다. 그 후, 폴리메틸메타크릴레이트의 톨루엔 용액(고형분 농도 3%)을 스핀 코트법에 의해 도포하고 건조시켜 폴리메틸메타크릴레이트 박막(두께 120nm)을 얻었다. 또한, 이것을 약 120℃에서 가열하여, 실리콘제의 스탬퍼를 가압함으로써, 120㎚×60㎚의 타원형의 미세 구멍 패턴을, 구멍 중심 간 거리 400㎚(도 3)로 허니콤 구조로 배치한 다공질막 구조를 전사하여 제작하였다. 다음으로, 상기 다공질막에 포토레지스트를 도포하고 노광하여, 6㎛φ의 구멍을 복수개 형성하였다. 6㎛φ의 섬에는 약 112개의 미세 구멍이 형성되었다. 그 후, 이온 에칭에 의해 바닥부를 제거하여 관통 구멍으로 하였다.
그 후, 스퍼터링법을 이용하여 미세 구멍(12) 내에, 강자성층(23)으로서 Co70Fe30(20㎚), 절연체층(24)으로서 MgO(0.8㎚), 강자성층(25)으로서 Co40Fe40B20(2㎚), 캡핑층(미도시)으로서 Cu(2㎚)를 차례로 적층하여, 스핀 밸브층(20)을 1층 얻고, 중간 전극층(29)으로서 Pt(10㎚)를 더 적층하였다. 또한, 상기 프로세스를 반복함으로써, 합계 3층의 스핀 밸브층을 적층하였다. 그 후, 포토레지스트를 박리 제거하였다.
그 후, 상부 전극층(31)으로서 Cu를 스퍼터링에 의해 적층하여 미세 구멍(12) 내에 충전하고, 계속해서, 잔존한 폴리머를 산소 플라즈마 처리에 의해 제거함으로써 스핀 밸브의 적층 기둥 구조를 형성하였다. 또한, 적층 기둥 구조 간의 공간에 TEOS(테트라에톡시실란)를 주입 후, 400℃에서 열처리함으로써 SiO2로 변환하고, 적층 기둥 구조의 공간을 SiO2로 충전하여 적층 기둥 구조를 피복하였다. 그 후, 표면을 연마하여 상부 전극층(31)의 Cu를 노출시켰다. 상기 프로세스에 의해, 다공성 절연층(10)을 구성하는 재료는 폴리머로부터 내열성을 가지는 SiO2로 전환된다. 상부 전극(31)을 다공성 절연층(10)의 상부에까지 연장한 후, 4kOe 정도의 자장 중, 350℃에서 어닐링을 행하여 실시예 2의 시료로 하였다.
그 결과, 상기 구성에 의한 6㎛φ의 섬의 미세 구멍수가 약 112개, 스핀 밸브층(20)의 전기 저항이 1층당 약 13.0kΩ, 3층에서의 합계는 약 39.0kΩ이며, 섬 전체에서의 전기 저항은 약 348Ω이 되었다. 이 경우는, 7개의 s섬 간을 병렬 접속함으로써, 소자 전체의 임피던스로서 약 50Ω을 얻었다. 섬 간의 배선은, 네거티브 레지스트 도포와 통상의 가시광을 이용한 포토리소그래피 방법에 의한 노광 처리 후, 스퍼터링에 의해 Al막 배선을 실시함으로써 형성되었다.
실시예 3
몇 가지 변경 이외에는 실시예 2와 동일하게 실시예 3의 시료를 제작하였다. 변경한 것은 이하와 같다. 폴리메틸메타크릴레이트의 톨루엔 용액의 고형분 농도를 5%로 하여 스핀 코트 하였다. 그때의 막 두께는 1200㎚였다. 이것에 의해, 폴리메틸메타크릴레이트에 의한 다공질층(10)을 형성하였다. 여기서, 타원형의 미세 구멍을, 구멍 중심 간 거리 200㎚의 허니콤 구조 패턴으로 하였다. 그리고, 6㎛φ의 직경의 섬이 되도록 리프트 오프에 의해 분할하였다. 이것에 의해, 각 섬의 미세 구멍 수가 약 450개가 된다. 그리고, 다공질층(10)에 생성된 미세 구멍(12) 내에, 이하와 같이 하여 스핀 밸브층을 형성하였다.
우선, 전기 도금에 의해, 미세 구멍(12) 내에, 강자성층(23)으로서 Ni80Fe20(20㎚), 비자성층(51)으로서 Cu(6㎚), 강자성층(25)으로서 Ni80Fe20(2㎚), 캡핑층(26)으로서 Cu(2㎚)를 차례로 30층 적층하여, GMR를 이용하는 스핀 밸브층을 형성하며, 중간 전극층(29)으로서 Pt(10㎚)를 더 형성하였다. 어닐링 조건이, 4kOe의 자장 중, 250℃인 것 이외에는, 실시예 2와 동일하게 하여 실시예 3의 시료를 제작하였다. 기판으로부터 다공성 절연층(10)의 상부까지의 적층 두께는 약 1200㎚였다.
상기 구성에 의한 스핀 밸브층(20)의 전기 저항은 1층당 22.9Ω, 30층에서의 합계는 687Ω이며, 섬 전체에서의 전기 저항은 약 1.53Ω이 되었다. 또한, 이것을 33개의 섬 간을 직렬 접속함으로써, 소자 전체의 임피던스로서 약 50Ω을 얻었다.
실시예 4
실시예 1과 거의 동일한 방법에 의해 실시예 4의 시료를 제작하였다. 실시예 1과 마찬가지로, 실리콘 기판(5) 위에, 스퍼터링에 의해 전극층(21)으로서 Cu(80㎚) 박막을 형성하였다. 그 후, 강자성층(23)으로서 Co70Fe30(20㎚), 절연층(24)으로서 MgO층(0.6㎚), 강자성층(25)으로서 NiFe(4.5㎚), 캡핑층(26)으로서 Cu(2㎚), 중간 전극층(29)으로서 Pt(10㎚)를 차례로 적층하며, 또한 상기 프로세스를 반복함으로써, 합계 3층의 스핀 밸브층을 적층한 것과, 타원형의 미세 구멍 패턴의 치수가 30×50㎚이고, 허니콤 구조로 구멍 중심 간 거리가 140㎚이며, 분할한 섬의 치수가 2㎛φ이고, 이들 섬이 동일한 기판 위에 합계 8개 형성되어, 그 배열이 100㎛ 피치의 4행 2열이 되도록 한 것 이외에는, 실시예 1과 동일한 방법으로, 실시예 4의 시료를 얻었다. 2㎛φ의 섬에는 미세 구멍이 약 100개, 8개의 섬의 합계에서는 800개의 적층 스핀 밸브 소자가 형성되었다.
상기 구성에 의한 스핀 밸브층(20)의 전기 저항은 1층당 13.5kΩ, 3층에서의 합계는 약 40.5kΩ이며, 섬 전체에서의 전기 저항은 약 405Ω가 되었다. 또한, 이들 섬을 8개 병렬 접속함으로써, 소자 전체의 임피던스로서 약 50Ω을 얻었다.
실시예 5
실시예 1과 거의 동일한 방법에 의해 실시예 5의 시료를 제작하였다. 실리콘 기판(5)을, OTS(octadecyltrichlorosilane)의 자기 조직화막으로 처리한 후, 폴리스티렌메틸메타크릴레이트코폴리머(PS-PMMA co-polymer) 박막을 스핀 코트에 의해 도포하였다. 즉, 폴리스티렌메틸메타크릴레이트코폴리머(Polymer Science사 제작, PS:PMMA=70:30)의 톨루엔 용액(고형분 농도 5중량%)을, 스핀 코트 회전수 900rpm로 도포하여, 막 두께 4800㎚의 박막을 얻었다. 또한, 진공 중, 170℃에서 3시간의 어닐링을 행함으로써, 폴리스티렌(PS)과 폴리메틸메타크릴레이트(PMMA)가 상 분리되었다. 그 후, 자외광을 조사하여, 폴리메틸메타크릴레이트(PMMA)를 열화시킨 후, 빙초산과 물로 세정하여 선택적으로 제거함으로써, 미세 구멍이 허니콤 형상으로 규칙적으로 배열된 다공질 구조를 얻었다. 미세 구멍은 기판에 수직인 원통형으로 직경은 약 20㎚, 피치는 약 40㎚였다.
그 후, 전기 도금에 의해, 미세 구멍(12) 내에, 강자성층(23)으로서 Ru(5㎚) /Co70Fe30(20㎚), 비자성층(51)으로서 Cu층(6㎚), 강자성층(25)으로서 NiFe(4.5㎚), 캡핑층(26)으로서 Cu(2㎚), 중간 전극층(29)으로서 Pt(10㎚)를 차례로 적층하여, 스핀 밸브층(20)을 1층 얻었다. 또한, 상기 프로세스를 반복함으로써, 합계 100층의 스핀 밸브층을 적층하였다. 그 후, 상부 전극층(31)으로서 Cu를 스퍼터링에 의해 적층하여, 미세 구멍(12) 내에 충전한 후, 실시예 2와 동일한 수단에 의해, 다공성 절연층(10)을 구성하는 재료는 폴리머로부터 내열성을 가지는 SiO2로 전환하였다. 스퍼터링에 의해 Cu를 더 적층하여, 상부 전극(31)을 다공성 절연층(10)의 상부에까지 연장한 후, 4kOe 정도의 자장 중, 250℃에서 어닐링을 행하여, 실시예 5의 시료를 제작하였다. 기판으로부터 다공성 절연층(10)의 상부까지의 적층 두께는 약 4800㎚였다.
상기 구성에 의한 스핀 밸브층(20)의 전기 저항은 1층당 310Ω이며, 100층에서의 합계는 31kΩ였다. 그 후, 2㎛φ의 면적의 섬을 형성하면, 하나의 섬에 1250개의 미세 구멍이 존재하여, 섬의 임피던스는 약 24.8Ω이 되었다. 이러한 섬을 2개 직렬 접속하여, 소자 전체의 임피던스를 약 50Ω으로 할 수가 있었다.
실시예 1~5의 시료에 대하여, 고정층의 자계와 평행 방향으로 1T의 직류 자장을 인가하고, 프리층으로부터 고정층으로 전자가 흘러 들어가는 방향으로 직류 전류를 흘림으로써, 마이크로파의 발진을 얻을 수 있었다. 측정 결과를 표 1에 나타낸다.
[표 1]
Figure 112010023390721-pct00001
표 1에 나타낸 바와 같이, 본 발명에 의해 수 1000~수 10만개의 스핀 밸브층을 복합화하며, 전체 임피던스를 약 50Ω로 정합시켜, 고출력(35㎼~1.8㎽)의 마이크로파 발진 소자를 제작할 수 있었다. 이는 종래의 단일 소자의 출력(TMR을 이용한 경우에 0.16㎼, GMR을 이용한 경우에 10pW 정도)에 비해 큰 개선이다. 또한, 본 발명에 있어서의 각 미세 구멍의 스핀 밸브층 마다의 평균 출력은 TMR을 이용한 실시예 1, 2, 4에서 각각 1.5㎼, 1.4㎼, 1.8㎼, GMR을 이용한 실시예 3에서 각각 90pW를 얻을 수 있어, 단일 소자라고 해도 큰 개선이 얻어지고 있다. 그 원인은, 상술한 바와 같이 복수의 소자를 인접하여 형성한 경우에 관측되는 위상 록킹 현상에 기인하고 있는 것이라고 추정된다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 상기 실시형태로 한정되는 것이 아니며, 본 발명의 기술적 사상에 근거하여 각종 변형, 변경 및 조합이 가능하다. 본 발명에 의해, 다수의 스핀 밸브 소자를 집적화하며, 또한 소자의 임피던스를 조정하여 전송 손실을 억제하여, 대출력의 마이크로파 발진 소자를 저비용으로 제공할 수 있다.
5 : 기판 10 : 다공질층
11 : 절연체 12 : 미세 구멍
20 : 자성 다층막 21 : 전극층
23 : 강자성층 25 : 강자성층
31 : 배선 41 : 미세 구멍 직경
51 : 비자성층

Claims (9)

  1. 절연체 또는 비자성체로 이루어지는 중간층과, 상기 중간층을 끼워 지지하는 한 쌍의 강자성층의 적어도 3층을 포함하여 이루어지는 자성 소자를 복수개 직렬로 접속하여 이루어지는 제 1의 직렬 자성 소자군을 복수개 병렬로 접속하여 이루어지는 복수의 제 1의 병렬 자성 소자군을 구비하고,
    상기 복수의 제 1의 병렬 자성 소자군을 직렬로 접속하여 이루어지는 하나 이상의 제 2의 직렬 자성 소자군을 구비하며,
    상기 하나 이상의 제 2의 직렬 자성 소자군 내의 모든 상기 자성 소자가 동시에 구동되어, 동기하여 소정 주파수에 대한 마이크로파 발진을 하도록 구성되는 마이크로파 발진 소자.
  2. 절연체 또는 비자성체로 이루어지는 중간층과, 상기 중간층을 끼워 지지하는 한 쌍의 강자성층의 적어도 3층을 포함하여 이루어지는 자성 소자를 복수개 직렬로 접속하여 이루어지는 제 1의 직렬 자성 소자군을 복수개 병렬로 접속하여 이루어지는 복수의 제 1의 병렬 자성 소자군을 구비하고,
    상기 복수의 제 1의 병렬 자성 소자군을 병렬로 접속하여 이루어지는 하나 이상의 제 2의 병렬 자성 소자군을 구비하며,
    상기 하나 이상의 제 2의 병렬 자성 소자군 내의 모든 상기 자성 소자가 동시에 구동되어, 동기하여 소정 주파수에 대한 마이크로파 발진을 하도록 구성되는 마이크로파 발진 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로파 발진 소자의 입출력 임피던스가 50Ω이 되도록 구성되는 마이크로파 발진 소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 자성 소자는 스핀 밸브 소자인, 마이크로파 발진 소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 자성 소자가 서로 동기한 발진 신호를 생성할 정도로 근접하여 배치되어 있는, 마이크로파 발진 소자.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 자성 소자의 각각에, 상기 한 쌍의 강자성체의 각각의 자화(磁化)에 대하여 작용하는 토크가 반(反)평행이 되도록 전류를 흘리고, 상기 한 쌍의 강자성체의 각각의 자화에 대하여 작용하는 토크가 서로 평행이 되도록 상기 자성 소자에 외부 자장을 부여함으로써, 마이크로파 발진을 시키도록 구성되는 마이크로파 발진 소자.
  7. 제 1 항 또는 제 2 항에 있어서,
    복수의 미세 구멍을 가지는 다공질층을 더 구비하고,
    상기 미세 구멍의 각각의 내부에 상기 제 1의 직렬 자성 소자군이 배치되고, 상기 제 1의 직렬 자성 소자군은 상기 미세 구멍의 외부에서 서로 병렬로 접속되어 상기 제 1의 병렬 자성 소자군을 이루는 것을 특징으로 하는 마이크로파 발진 소자.
  8. 제 7 항에 기재된 마이크로파 발진 소자를 제조하는 제조 방법으로서,
    나노 임프린트(nano imprint)법에 의해 상기 다공질층을 형성하는 단계를 포함하는 마이크로파 발진 소자의 제조 방법.
  9. 제 7 항에 기재된 마이크로파 발진 소자를 제조하는 제조 방법으로서,
    알루미늄 박막을 양극 산화하는 단계나, 또는 수지막에 자기 조직화(self-organization)를 행하게 하는 단계에 의해 상기 다공질층을 형성하는 단계를 포함하는 마이크로파 발진 소자의 제조 방법.
KR1020107007998A 2007-10-25 2008-08-28 스핀 밸브 소자 및 그 제조 방법 KR101467267B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-277399 2007-10-25
JP2007277399 2007-10-25

Publications (2)

Publication Number Publication Date
KR20100071064A KR20100071064A (ko) 2010-06-28
KR101467267B1 true KR101467267B1 (ko) 2014-12-01

Family

ID=40579289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007998A KR101467267B1 (ko) 2007-10-25 2008-08-28 스핀 밸브 소자 및 그 제조 방법

Country Status (5)

Country Link
US (2) US9318248B2 (ko)
EP (1) EP2204852A4 (ko)
JP (1) JP5495108B2 (ko)
KR (1) KR101467267B1 (ko)
WO (1) WO2009054182A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2204852A4 (en) * 2007-10-25 2012-02-22 Fuji Electric Co Ltd SPIN VALVE ELEMENT AND METHOD FOR MANUFACTURING THE SAME
US8164861B2 (en) * 2009-12-11 2012-04-24 Hitachi Global Storage Technologies Netherlands B.V. Spin torque oscillator sensor employing antiparallel coupled oscilation layers
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
JPWO2013065751A1 (ja) * 2011-10-31 2015-04-02 国立大学法人九州大学 スピン発振装置及びその製造方法
JP6460388B2 (ja) * 2015-01-30 2019-01-30 Tdk株式会社 磁気抵抗効果デバイス
US11037981B2 (en) * 2018-10-31 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with magnetic tunnel junctions
JP7258332B2 (ja) * 2018-11-21 2023-04-17 国立研究開発法人産業技術総合研究所 スピントルク発振素子
CN110029315B (zh) * 2019-04-29 2020-01-31 电子科技大学 一种超晶格材料及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060204794A1 (en) * 2004-09-09 2006-09-14 Fujitsu Limited Laminate structure, magnetic recording medium and method for producing the same, magnetic recording device, magnetic recording method, and element with the laminate structure
US20070047294A1 (en) * 2005-08-25 2007-03-01 Alex Panchula Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US20070124532A1 (en) * 2005-04-21 2007-05-31 Bennett Jon C Interconnection system

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576456B2 (ja) 1991-01-14 1997-01-29 株式会社村田製作所 磁気センサ
US5691132A (en) 1994-11-14 1997-11-25 Cerus Corporation Method for inactivating pathogens in red cell compositions using quinacrine mustard
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
EP1163676B1 (de) * 1999-03-19 2002-12-11 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
JP2002084018A (ja) 2000-09-08 2002-03-22 Canon Inc 磁気デバイス及びその製造方法、並びに固体磁気メモリ
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP2004314238A (ja) * 2003-04-16 2004-11-11 Canon Inc ナノ構造体の製造方法及びナノ構造体
US7906345B2 (en) * 2003-11-12 2011-03-15 The Board Of Trustees Of The Leland Stanford Junior University Magnetic nanoparticles, magnetic detector arrays, and methods for their use in detecting biological molecules
US6925000B2 (en) 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
KR100698413B1 (ko) * 2004-09-28 2007-03-23 야마하 가부시키가이샤 거대 자기저항 소자를 이용한 자기 센서 및 그 제조 방법
JP4712412B2 (ja) 2005-03-11 2011-06-29 古河電気工業株式会社 ナノ構造体及びそれを用いた磁気記憶材料、配線基板、アンテナ基材
JP4504273B2 (ja) 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7635903B2 (en) * 2005-09-13 2009-12-22 Everspin Technologies, Inc. Oscillator and method of manufacture
JP4886268B2 (ja) * 2005-10-28 2012-02-29 株式会社東芝 高周波発振素子、ならびにそれを用いた車載レーダー装置、車間通信装置および情報端末間通信装置
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
EP2089888B1 (en) * 2006-11-03 2013-12-25 New York University Electronic devices based on current induced magnetization dynamics in single magnetic layers
US7652915B2 (en) * 2006-12-19 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. High density spin torque three dimensional (3D) memory arrays addressed with microwave current
EP2204852A4 (en) * 2007-10-25 2012-02-22 Fuji Electric Co Ltd SPIN VALVE ELEMENT AND METHOD FOR MANUFACTURING THE SAME
US8049567B2 (en) * 2007-11-01 2011-11-01 Johan Persson Circuit for phase locked oscillators
US8053244B2 (en) * 2008-08-13 2011-11-08 Seagate Technology Llc Magnetic oscillator based biosensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060204794A1 (en) * 2004-09-09 2006-09-14 Fujitsu Limited Laminate structure, magnetic recording medium and method for producing the same, magnetic recording device, magnetic recording method, and element with the laminate structure
US20070124532A1 (en) * 2005-04-21 2007-05-31 Bennett Jon C Interconnection system
US20070047294A1 (en) * 2005-08-25 2007-03-01 Alex Panchula Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Persson. Phase-locked spin torque oscillators: Impact of device variability and time delay. Journal of Applied Physics 101, 09A503. 26 April 2007 *
J. Persson. Phase-locked spin torque oscillators: Impact of device variability and time delay. Journal of Applied Physics 101, 09A503. 26 April 2007*

Also Published As

Publication number Publication date
US9928951B2 (en) 2018-03-27
US9318248B2 (en) 2016-04-19
EP2204852A1 (en) 2010-07-07
JPWO2009054182A1 (ja) 2011-03-03
US20160233014A1 (en) 2016-08-11
KR20100071064A (ko) 2010-06-28
WO2009054182A1 (ja) 2009-04-30
US20100291411A1 (en) 2010-11-18
JP5495108B2 (ja) 2014-05-21
EP2204852A4 (en) 2012-02-22

Similar Documents

Publication Publication Date Title
KR101467267B1 (ko) 스핀 밸브 소자 및 그 제조 방법
Karnaushenko et al. Shapeable material technologies for 3D self‐assembly of mesoscale electronics
US20150207062A1 (en) Spin valve element
JP5706707B2 (ja) 磁気抵抗効果素子の形成方法
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
JP4633689B2 (ja) マイクロ波発振素子及びその製造方法、並びに該マイクロ波発振素子を備えたマイクロ波発振装置
CN108269915A (zh) 一种形成磁阻器件的方法以及磁阻器件
Duan et al. Controllability of the Coulomb charging energy in close-packed nanoparticle arrays
Tyagi et al. Advantages of prefabricated tunnel junction-Based molecular spintronics devices
JP5689932B2 (ja) トンネル磁気抵抗素子の製造方法
US20120141748A1 (en) Template-Registered DiBlock Copolymer Mask for MRAM Device Formation
Rahman et al. A large-area mesoporous array of magnetic nanostructure with perpendicular anisotropy integrated on Si wafers
KR101456950B1 (ko) 스핀밸브 소자 및 그 구동 방법
TW202305837A (zh) 鐵磁聚合物複合材料和包括鐵磁聚合物複合材料的結構
CN1248325C (zh) 隧道效应磁电阻器件及制备方法
KR101768860B1 (ko) 그래핀과 강유전체 접합 구조를 이용한 거대자기저항 소자 및 그 제조방법
JPH10283618A (ja) 磁気抵抗効果膜、それを用いたメモリー素子、及びこれらの製造方法
JP2009055050A (ja) スピンバルブ型巨大磁気抵抗薄膜またはtmr膜の製造方法
Dey et al. Shape-dependent switching behavior of exchange-coupled nanomagnet stacks
Lv et al. Design and fabrication of low power consumption micro fluxgate sensor
US20210343936A1 (en) Magnetoresistive stack device fabrication methods
JPH11283829A (ja) 磁性薄膜、その製造方法及び磁気センサーデバイス
TWI278021B (en) Method for manufacturing coating mask
CN118475218A (zh) 一种三维自旋霍尔纳米振荡器串并联阵列及制备方法
KR100609384B1 (ko) 박막 자기 헤드의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 6