KR101460824B1 - 오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템 - Google Patents

오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템 Download PDF

Info

Publication number
KR101460824B1
KR101460824B1 KR1020097020141A KR20097020141A KR101460824B1 KR 101460824 B1 KR101460824 B1 KR 101460824B1 KR 1020097020141 A KR1020097020141 A KR 1020097020141A KR 20097020141 A KR20097020141 A KR 20097020141A KR 101460824 B1 KR101460824 B1 KR 101460824B1
Authority
KR
South Korea
Prior art keywords
filter
frequency
filters
warping
equalization filter
Prior art date
Application number
KR1020097020141A
Other languages
English (en)
Other versions
KR20090122363A (ko
Inventor
리차드 제이 올리버
Original Assignee
디티에스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디티에스 엘엘씨 filed Critical 디티에스 엘엘씨
Publication of KR20090122363A publication Critical patent/KR20090122363A/ko
Application granted granted Critical
Publication of KR101460824B1 publication Critical patent/KR101460824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/005—Tone control or bandwidth control in amplifiers of digital signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Abstract

특정 실시예에서, 복수의 주파수 대역들을 갖는 하나 이상의 디지털 필터들을 주파수 워핑함으로써 개선된 오디오 등화 필터가 생성될 수 있다. 주파수 워핑은, 예를 들어, 하나 이상의 디지털 필터들의 주파수 대역들의 적어도 일부를 더 낮은 주파수 대역들로 변환하는 것을 포함할 수 있다. 그 결과, 다양한 구현에서, 오디오 등화 필터는 특정 현재 이용 가능한 IIR 등화 필터보다 더 정확할 수 있다. 오디오 등화 필터는 또한 특정 현재 이용 가능한 FIR 등화 필터보다 더욱 컴퓨팅 리소스 효율적일 수 있다.

Description

오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템{METHOD FOR GENERATING AN AUDIO EQUALIZATION FILTER, METHOD AND SYSTEM FOR PROCESSING AUDIO SIGNALS}
관련 출원과의 상호참조
본 출원은 2007년 3월 9일 제출된 발명의 명칭이 "오디오 처리 시스템 및 방법(Audio Processing Systems and Methods)"인 미국 가출원 번호 제60/894,076호의 우선권을 주장하며, 이는 그 전체가 참조에 의해 여기에 포함된다.
오디오 이퀄라이저(audio equalizer)는 일반적으로 사용자가 오디오 신호의 주파수 응답을 제어할 수 있게 하는 하나 이상의 슬라이딩 제어부를 포함한다. 슬라이더를 움직임으로써, 사용자는 선택 주파수 대역에서의 오디오 신호의 이득에 영향을 미칠 수 있다. 슬라이더를 올리는 것은 일반적으로 영향을 받는 주파수를 증가시키는 것이며, 슬라이더를 낮추는 것은 일반적으로 영향을 받는 주파수를 차단하거나 감쇄시키는 것이다. 오디오 이퀄라이저는 하드웨어 슬라이더 또는 소프트웨어 슬라이더를 포함할 수 있다. 소정의 주파수 세트에서의 신호 이득을 제어하는 슬라이더 세트를 구비한 이퀄라이저를 종종 그래픽 이퀄라이저로 칭한다.
통상의 오디오 이퀄라이저에 있어서, 각각의 슬라이더는 특정 주파수 대역에 대응한다. 이퀄라이저에서 주파수 대역 또는 슬라이더의 수는 2개만큼 적을 수 있고 30개 이상 만큼 많을 수 있다. 그래픽 이퀄라이저를 구현하는 컴퓨팅 디바이스 에 대하여, ANSI(American National Standards Institute)에 따른 일반 사양은 ± 12 데시벨(dB) 이득 범위를 갖는 10 개의 옥타브 간격의 주파수 대역들이다.
오디오 이퀄라이저를 설계하는데 있어서, 컴퓨팅 리소스 사용(예를 들어, 프로세싱 및 메모리 리소스)과, 사용자의 설정이 오디오 신호의 실제 주파수 응답에 영향을 미치는 정확도와의 사이에는 상충관계가 존재한다.
특정 실시예에서, 오디오 등화 필터(audio equalization filter)를 생성하는 방법은 복수의 주파수 대역들을 포함하는 하나 이상의 필터들을 제공하는 것을 포함하며, 상기 하나 이상의 필터들은 각각 디지털 필터를 포함한다. 방법은 상기 하나 이상의 필터들을 주파수 워핑(frequency warping)하여 오디오 등화 필터를 생성하는 것을 더 포함할 수 있으며, 상기 하나 이상의 필터들을 주파수 워핑하는 것은 상기 하나 이상의 필터들의 주파수 대역들 중 적어도 일부의 변환을 수행하는 것을 포함할 수 있다. 유리하게는, 특정 실시예에서, 상기 오디오 등화 필터는 입력 오디오 신호의 특정 주파수가 사용자의 입력에 적어도 부분적으로 기초하여 선택적으로 강조되거나(emphasized) 덜 강조되도록(deemphasized) 상기 입력 오디오 신호를 필터링할 수 있다.
오디오 신호를 처리하기 위한 시스템의 다양한 실시예들이 또한 제공될 수 있으며, 시스템은 오디오 신호 입력 및 상기 오디오 신호 입력에 연결될 수 있는 오디오 등화 필터를 포함한다. 상기 오디오 등화 필터는 하나 이상의 필터들의 주파수 워핑된 형태일 수 있으며, 상기 하나 이상의 필터들은 각각 디지털 필터를 포함할 수 있다. 또한, 시스템은 상기 오디오 등화 필터와 통신하는 이퀄라이저 인터페이스를 포함할 수 있다. 상기 이퀄라이저 인터페이스는 상기 오디오 등화 필터의 주파수 대역들의 이득 값들을 조정하기 위한 제어부들을 제공할 수 있다. 또한, 상기 이퀄라이저 인터페이스에의 사용자 입력으로 인해 상기 오디오 등화 필터가 상기 오디오 신호 입력의 하나 이상의 주파수 대역들을 선택적으로 강조하거나 덜 강조하도록 할 수 있다.
또한, 오디오 신호를 처리하기 위한 방법이 제공될 수 있으며, 방법은 오디오 입력 신호를 수신하고, 상기 오디오 입력 신호의 하나 이상의 주파수 대역들에 대하여 하나 이상의 원하는 이득 값들을 포함하는 원하는 이득 입력을 수신하고, 상기 원하는 이득 입력을 수신하는 것에 응답하여 등화 필터의 하나 이상의 내부 이득 값들을 조정하고 - 상기 등화 필터는 하나 이상의 디지털 필터들의 주파수 워핑된 형태임 - , 상기 하나 이상의 내부 이득 값들에 적어도 부분적으로 기초하여 상기 하나 이상의 주파수 대역들을 선택적으로 강조하거나 덜 강조하도록 상기 등화 필터로써 상기 오디오 입력 신호를 필터링하는 것을 포함한다.
이러한 개요나 다음의 상세한 설명은 여기에 개시된 본 발명을 정의하는 것으로 의도하지 않는다. 여기에 개시된 확실한 본 발명은 청구범위에 의해 정의된다.
도 1은 오디오 등화 시스템의 실시예를 도시한다.
도 2는 도 1의 오디오 등화 시스템의 특정 실시예로써 사용하기 위한 예시적 인 그래픽 이퀄라이저를 도시한다.
도 3a는 예시적인 초기 필터의 주파수 응답의 실시예를 도시한다.
도 3b는 도 3a의 초기 필터의 주파수 워핑된 버전의 주파수 응답의 실시예를 도시한다.
도 3c는 도 3a의 주파수 응답에 대응하는 극점-영점(pole-zero) 플롯의 실시예를 도시한다.
도 3d는 도 3b의 주파수 응답 곡선에 대응하는 극점-영점 플롯의 실시예를 도시한다.
도 4a 내지 도 4c는 특정 등화 필터로써 사용하기 위한 올패스(all-pass) 필터의 실시예를 도시한다.
도 5는 도 4c의 올패스 필터의 캐스케이드(cascade)의 실시예를 도시한다.
도 6a는 예시적인 초기 필터를 도시한다.
도 6b는 도 4c의 올패스 필터를 사용하여 도 6a의 예시적인 초기 필터를 주파수 워핑함으로써 설계된 등화 필터의 실시예를 도시한다.
도 7은 특정 등화 필터로써 사용하기 위한 올패스 필터의 다른 실시예를 도시한다.
도 8은 도 7의 올패스 필터를 사용하는 등화 필터의 실시예를 도시한다.
도 9는 주파수 워핑된 등화 필터를 사용하여 오디오 신호를 필터링하기 위한 프로세스의 실시예를 도시한다.
도 10a는 예시적인 슬라이더 설정을 갖는 그래픽 이퀄라이저를 도시한다.
도 10b는 도 10a의 예시적인 슬라이더 설정에 대응하는 등화 필터의 특정 실시예의 예시적인 주파수 응답 곡선을 도시한다.
도 11a는 예시적인 슬라이더 설정을 갖는 다른 그래픽 이퀄라이저를 도시한다.
도 11b는 도 11a의 예시적인 슬라이더 설정에 대응하는 등화 필터의 특정 실시예의 예시적인 주파수 응답 곡선을 도시한다.
도 12a는 예시적인 슬라이더 설정을 갖는 다른 그래픽 이퀄라이저를 도시한다.
도 12b는 도 12a의 예시적인 슬라이더 설정에 대응하는 등화 필터의 특정 실시예의 예시적인 주파수 응답 곡선을 도시한다.
도 13은 등화 필터의 기능이 청취자에게 향상된 청취 경험을 제공하도록 구현될 수 있는 예시적인 이동 디바이스를 도시한다.
오디오 이퀄라이저는 일반적으로 입력 오디오 신호의 주파수 응답을 조정하는 하나 이상의 사용자 조정 가능한 등화 필터들을 포함한다. 이퀄라이저에 대하여 선택된 필터의 유형은 이퀄라이저의 정확도 및 컴퓨팅 리소스 사용에 영향을 미칠 수 있다. 2개의 일반적인 등화 필터 유형으로는, 무한 임펄스 응답(IIR; infinite impulse response) 필터를 사용하는 것들과 유한 임펄스 응답(FIR; finite impulse response) 필터를 사용하는 것들이 있다. IIR 등화 필터는 종종 FIR 등화 필터보다 상대적으로 적은 컴퓨팅 리소스로써 구현될 수 있지만, IIR 등화 필터는 꽤 부정확 한 경향이 있다. 반면에, FIR 등화 필터는 많은 IIR 등화 필터보다 훨씬 정확한 주파수 응답을 달성할 수 있으며, 이는 컴퓨팅 리소스의 증가된 사용에 있어서 상충관계를 이룬다.
IIR 등화 필터는 통상적으로 리소스 효율적이기 때문에, 종종 미디어 플레이어(예를 들어, MP3 플레이어), 휴대 전화, 스마트 폰, 개인 휴대정보 단말기(PDA) 등과 같은 이동 디바이스에서 채용될 수 있다. 많은 이동 디바이스에서 사용되는 통상의 IIR 등화 필터에 있어서, 복수의 주파수 선택적(예를 들어, 대역 통과) 필터들이 제공된다. 각각의 주파수 선택적 필터는 등화 필터의 주파수 대역에 대응한다. 이들 필터의 하나의 단점은, 선택 주파수 대역의 이득을 조정하는 것이 인접한 대역들의 주파수에 영향을 미칠 수 있다는 점이다. 그 결과, 이들 단순한 IIR 등화 필터의 정확도가 열악한 경향이 있다. IIR 등화 필터는 주파수 선택적 필터의 차수를 증가시킴으로써 또는 주파수 응답 보정 메커니즘을 포함시킴으로써 개선될 수 있다. 그러나, 이러한 대책들은 이들 필터의 컴퓨팅 리소스 사용을 증가시킬 수 있다.
통상의 FIR 등화 필터에 있어서, 저주파수에서 원하는 주파수 응답을 달성하도록 긴 필터 길이(예를 들어, 많은 계수(coefficient))가 사용된다. 저주파수에서, 통상의 이퀄라이저의 주파수 대역들은 고주파수에서보다 서로 더 밀접하다. 예를 들어, 저주파수 대역들은 32 Hz, 64 Hz, 125 Hz 등을 포함할 수 있으며, 고주파수 대역들은 4 kHz, 8 kHz, 16 kHz 등을 포함할 수 있다. 따라서, 저주파수의 더 밀접한 간격을 달성하도록(예를 들어, 저주파수에서의 더 높은 분해능), 많은 FIR 등화 필터의 필터 길이는 매우 길다. 이러한 긴 필터 길이는 통상의 IIR 등화 필터 이상으로 정확도를 증가시키지만, 종종 더 많은 컴퓨팅 리소스의 사용을 초래한다. FIR 등화 필터의 높은 컴퓨팅 리소스 비용은 이동 디바이스에서의 그들 사용을 방해할 수 있다.
따라서, 특정 실시예에서 상기 언급한 문제점을 감소시키거나 제거하는 오디오 등화 필터를 개선하기 위한 시스템 및 방법이 제공된다. 특정 구현예에서, 예를 들어, 개선된 등화 필터는 유리한 컴퓨팅 리소스 사용 특성을 갖는 초기 필터를 사용하여 설계될 수 있다. 초기 필터는 등화 필터로 주파수 워핑될 수 있으며, 이는 유리하게도 많은 FIR 등화 필터보다 더 효율적으로 컴퓨팅 리소스를 사용할 수 있고 많은 IIR 등화 필터보다 나은 정확도를 가질 수 있다. 그 결과, 주파수 워핑된 등화 필터는 이동 디바이스 사용자의 오디오 청취 경험을 개선할 수 있다. 또한, 주파수 워핑된 등화 필터는 다양한 실시예에서 이동 디바이스가 아닌 컴퓨팅 디바이스에서 구현될 수 있다.
상기 간략하게 언급한 도면을 참조하여 이제 이들 시스템 및 방법의 특징을 설명할 것이다. 전체 도면에 걸쳐, 참조 번호는 참조하는 구성요소들 간의 대응을 나타내도록 재사용된다. 도면, 관련 설명, 및 특정 구현예를 제공하여 여기에 개시된 본 발명의 실시예들을 설명하며 여기에 개시된 본 발명의 범위를 한정하지는 않는다.
또한, 여기에 기재된 신호 처리 알고리즘은 임의의 특정 순서에 한정되지 않고, 이에 관련된 블록 또는 상태가 적합한 다른 순서대로 수행될 수 있다. 예를 들 어, 기재된 블록 또는 상태가 구체적으로 개시된 순서가 아닌 다른 순서대로 수행될 수 있으며, 또는 다수의 블록 또는 상태가 단일 블록 또는 상태로 조합될 수 있다. 게다가, 여기에 기재된 시스템의 다양한 모듈, 블록, 및 컴포넌트는 하나 이상의 컴퓨팅 디바이스 상의 소프트웨어 애플리케이션, 모듈, 또는 하드웨어 컴포넌트로서 구현될 수 있다. 다양한 모듈, 컴포넌트, 및 블록이 개별적으로 도시되어 있지만, 이들은 동일한 하위 로직 또는 코드의 일부 또는 전부를 공유할 수 있다.
도 1을 참조하면, 예시적인 오디오 등화 시스템(100)이 도시되어 있다. 오디오 등화 시스템(100)의 특정 실시예는 오디오 신호의 주파수 응답의 보다 정확한 조정을 가능하게 하면서 특정 현재 이용 가능한 오디오 등화 필터보다 더 적은 컴퓨팅 리소스를 사용할 수 있도록 한다. 오디오 등화 시스템(100)은, 예를 들어, 데스크톱 컴퓨터, 랩톱, 미디어 플레이어, 스마트 폰, PDA, 이들의 조합 등과 같은 컴퓨팅 디바이스 상의 소프트웨어 모듈로서 구현될 수 있다. 또한, 오디오 등화 시스템(100)은 하드웨어 회로로서 또는 소프트웨어와 하드웨어의 조합으로서 구현될 수 있다.
오디오 등화 시스템(100)에서, 사용자 입력(110)이 이퀄라이저 인터페이스(120)에 제공될 수 있다. 이퀄라이저 인터페이스(120)는 오디오 신호의 이득 값을 선택적으로 조정(상승 또는 차단 포함)하기 위한 슬라이더를 포함할 수 있는 하드웨어 또는 소프트웨어 인터페이스일 수 있다. 사용자 입력(110)은 슬라이더의 사용자 조정에 의해 제공된 이득 값을 포함할 수 있다.
예시적인 이퀄라이저 인터페이스(200)가 도 2에 도시되어 있다. 도시된 이퀄 라이저 인터페이스(200)는 소프트웨어로 구현된 인터페이스를 나타낸다. 이퀄라이저 인터페이스(200)는 각각이 주파수 대역에 대응하는 것인 복수의 슬라이더(202)를 갖는다. 32 Hz 내지 16 kHz 범위의 10개 주파수 대역에 대하여 10개의 슬라이더(202)가 도시되어 있다. 슬라이더(202)는 마우스, 버튼, 또는 사용자의 손가락과 같은 입력 디바이스에 의해 위로 그리고 아래로 움직일 수 있다. 도시된 실시예에서, 슬라이더(202)를 위로 움직이는 것은 선택 주파수 대역의 이득을 증가시킬 수 있고, 슬라이더(202)를 아래로 움직이는 것은 선택 주파수 대역의 이득을 감소시킬 수 있다. 예시적인 이퀄라이저 인터페이스(200)에서의 이득 값은 - 12 dB 내지 + 12 dB 범위이다. 많은 다른 이득 값들이 가능하다.
다시 도 1로 돌아가면, 이퀄라이저 인터페이스(120)는 사용자 입력(110)에 기초하여 주파수 워핑된 등화 필터(140)에 출력을 제공한다. 출력은 사용자에 의해 조정된 선택 슬라이더 값들에 대응하는 원하는 이득 값들의 세트를 포함할 수 있다. 주파수 워핑된 등화 필터(140)는 이들 원하는 이득 값들을 사용하여 오디오 입력 신호(130)의 주파수 응답을 조정하여 오디오 출력 신호(150)를 제공할 수 있다. 오디오 출력 신호(150)는, 예를 들어 스피커에 제공될 수 있으며, 또는 하드 디스크, 플래시 드라이브, 메모리, 이들의 조합 등과 같은 컴퓨터 판독가능한 매체 상에 파일로서 저장될 수 있다.
주파수 워핑된 등화 필터(140)는 입력 신호(130)의 주파수 응답을 조정하기 위한 하나 이상의 주파수 선택적 필터들을 포함할 수 있다. 유리하게는, 주파수 워핑된 등화 필터(140)가 주파수 워핑 기술을 사용하여 설계되거나 아니면 생성될 수 있다. 특정 구현예에서, 예를 들어, 등화 필터(140)는 유리한 컴퓨팅 리소스 사용 특성을 갖는 하나 이상의 초기 필터들(예를 들어, 도 6a 및 도 8 참조)을 주파수 워핑함으로써 설계될 수 있다. 특정 실시예에서, 초기 필터(또는 필터들)는 디지털 필터이다. 초기 필터는 FIR 필터일 수 있지만, 반드시 그러한 것은 아니다. 설명의 목적을 위해, 본 명세서의 나머지에서는 FIR 초기 필터들의 주파수 워핑을 참조할 것이지만, 특정 실시예에서, 등화 필터(140)는 또한 IIR 초기 필터들을 주파수 워핑함으로써 설계될 수도 있다.
초기 필터는 특정 실시예에서 등화 필터(140)의 적어도 일부 주파수 대역들보다 높은 중심 주파수들을 갖는 적어도 일부 주파수 대역들을 가질 수 있다. 이들 상대적으로 높은 주파수 대역들은 유리하게는 특정 현재 이용 가능한 등화 필터보다 더 적은 필터 계수로 나타날 수 있다. 초기 필터는 특정 실시예에서 초기 필터의 적어도 일부 주파수 대역들을 더 낮은 주파수 대역들로 주파수 워핑함으로써 등화 필터(140)로 변환될 수 있다. 유리하게는, 이 방식으로 초기 필터를 주파수 워핑함으로써, 특정 FIR 등화 필터보다 양호한 컴퓨팅 리소스를 사용하고 특정 IIR 등화 필터보다 양호한 주파수 응답 정확도를 갖는 등화 필터(140)가 될 수 있다. 예를 들어, 주파수 등화 필터(140)는 하나의 주파수 대역의 변경이 인접한 대역들에 미치는 영향을 최소화시킴으로써 필터(140)의 정확도를 증가시킬 수 있다.
특정 실시예에서, 주파수 워핑된 등화 필터(140)를 생성하는데 사용되는 주파수 워핑 변환은 쌍선형 변환(bilinear transform)과 같은 변환, 또는 보다 일반적으로, 선이나 원을 라플라스(Laplace) 또는 Z 변환 도메인에서의 다른 선이나 원 으로 매핑하는 등각사상(conformal mapping)일 수 있다. 따라서, 주파수 워핑 기술은 특정 실시예에서 초기 필터의 주파수 스케일을 수정된 주파수 스케일로 변환하는데 사용될 수 있다. 특정 실시예에서, 이 변환은 하나의 디지털 필터(초기 필터)의 또 다른 디지털 필터(등화 필터(140))로의 스펙트럼 변환이다. 이 변환은 특정 구현예에서 초기 필터에서의 하나 이상의 지연 블록들을 하나 이상의 올패스 필터들로 교체함으로써 수행된다. 주파수 워핑은 도 3 내지 도 8에 관련하여 아래에 보다 상세하게 기재된다.
여기에서 사용될 때, 용어 "올패스 필터"는, 그의 넓은 보통의 의미를 갖는 것에 더하여, 또한 (예를 들어, 가청 주파수 스펙트럼에서 또는 그의 서브세트 내에서) 상당수나 상당량의 주파수를 통과시키는 임의의 필터를 의미할 수도 있다. 주파수 워핑에 사용되는 다양한 올패스 필터들은 특정 실시예에서 동등하게 모든 주파수를 통과시킬 수 있거나 통과시키지 않을 수 있다. 올패스 필터는 위상 시프트 필터, 시간 지연 필터, 지연 이퀄라이저 등일 수 있다. 하나의 실시예에서, 올패스 필터는 그의 스펙트럼 크기가 단일(unity)이거나 실질적으로 단일인 임의의 필터이다. 여기에 기재된 올패스 필터들은 단일 이득을 갖거나 단일 이득보다 크거나 작은 이득을 가질 수 있다. 또한, 올패스 필터는 그의 진폭 응답이 광범위한 주파수 범위에 걸쳐 평평하거나 실질적으로 평평한 임의의 필터일 수 있으며, 범위가 프로세서에서의 정밀도(precision)의 비트 수 또는 회로 대역폭에 의해 제한될 수 있다. 또한, 본 명세서의 나머지에서는 올패스 필터를 사용하는 주파수 워핑을 참조하지만, 일부 실시예에서, 주파수 워핑을 수행하는데 사용될 수 있는 다른 필터 들이 여기에 기재된 올패스 필터들을 대신할 수 있다.
도 3a 및 도 3b는 2개의 예시적인 필터(도시되지 않음)의 주파수 응답(300)을 도시한다. 도 3a는 초기 필터의 예시적인 주파수 응답(300a)을 도시하며, 도 3b는 초기 필터의 주파수 워핑된 버전의 예시적인 주파수 응답(300b)을 도시한다. 설명을 용이하게 하기 위하여 주파수 응답(300)은 하나의 주파수 대역을 갖는 것으로 도시된다. 그러나, 도 3a 및 도 3b의 원리는 아래에 기재된 바와 같이 다수의 주파수 대역들을 갖는 필터들로 확장될 수 있다.
도 3a를 참조하면, 초기 필터의 예시적인 주파수 응답(300a)은 주파수 응답(300a)의 윤곽(contour)을 나타내는 트레이스(312)로써 도시되어 있다. 트레이스(312)는 예시적인 주파수 응답(300a)이 약 1100 Hz의 피크 크기 또는 중심 주파수를 가지며 1100 Hz 전후에 하강하는 주파수 대역을 포함하는 것을 보여준다. 따라서, 주파수 응답(300a)은 약 1100 Hz의 중심 주파수를 둘러싸는 대역에서의 주파수를 강조하고 다른 주파수를 감쇄시킨다.
주파수 응답(300a)을 갖는 초기 필터의 극점-영점 플롯(300c)이 도 3c에 도시된다. 극점-영점 플롯(300c)은 복소 평면(318a)에 도시되어 있다. 복소 평면(318a)은 초기 필터의 단위 원(314) 및 영점들(316)을 포함한다. 복소 평면(318a)에서의 영점들(316)의 위치는 예시적인 위치이며, 다른 예에서 다양할 수 있다.
도 3b를 참조하면, 주파수 응답(300b)은 주파수 응답(300a)의 주파수 워핑된 버전의 하나의 예를 도시한다. 주파수 응답(300b)은 주파수 응답(300b)의 윤곽을 나타내는 트레이스(322)로써 도시되어 있다. 트레이스(322)는 예시적인 주파수 응답(300b)이 약 125 Hz에서의 피크 크기를 가지며 약 125 Hz 전후에 하강하는 주파수 대역을 포함하는 것을 나타낸다. 따라서, 주파수 응답(300b)은 약 125 Hz의 중심 주파수를 둘러싸는 대역에서의 주파수를 강조하고 다른 주파수를 감쇄시킨다. 도 3a 및 도 3b에서 볼 수 있듯이, 주파수 응답(300a)은 주파수 응답(300b)의 중심 주파수(약 125 Hz)보다 상대적으로 주파수가 더 높은 중심 주파수(약 1100 Hz)를 갖는다.
주파수 응답(300b)을 갖는 주파수 워핑된 필터의 극점-영점 플롯(300d)이 도 3d에 도시된다. 극점-영점 플롯(300d)은 또한 복소 평면(318b)에 도시되어 있다. 복소 평면(318b)은 주파수 워핑된 필터의 단위 원(324) 및 영점들(326)을 포함한다. 복소 평면(318b)에서의 영점들(326)의 위치는 예시적인 위치이며, 아래에 기재되는 바와 같이 다양한 양의 주파수 워핑을 달성하도록 다양할 수 있다.
특정 실시예에서, 주파수 응답(300a)의 주파수 응답(300b)으로의 주파수 워핑은 복소 평면(318)에서 초기 필터의 영점들(316)을 또 다른 위치의 영점들(326)로 변환하거나 매핑함으로서 달성될 수 있다. 본 예에서, 영점들(316)은 영점들(326)로 나타낸 새로운 예시적인 위치들로 변환되거나 매핑되었다. 영점들(326a 내지 326f)의 각각은 영점(316a 내지 316f)에 각각 대응한다. 또한, 극점(328)이 플롯(300d)에 추가되었다. 영점들(316)의 영점들(326)로의 변환과 극점(328)의 추가의 결과로서 주파수 응답(300a)의 주파수 응답(300b)으로의 시프트 또는 워핑이 일어날 수 있다.
사실상, 주파수 워핑은 특정 실시예에서 Z 변환의 단위 원(314)을 그 자체에 매핑함으로써 초기 디지털 필터를 또 다른 디지털 필터에 매핑한다. 따라서, 플롯(300c)의 단위 원(314)이 플롯(300d)의 단위 원(324)으로 매핑되었다. 실시예에서, 영점들(316a, 316b, 316c, 및 316d)을 단위 원(314)을 따라 점 z = 1(330)에 더 가까이 이동하면(또는 매핑하면) 주파수 응답(300a)을 더 낮은 중심 주파수로 "이동" 시키거나 워핑시킨다. 반대로, 영점들(316a, 316b, 316c, 및 316d)을 단위 원(314)을 따라 점 z = -1(332)에 더 가까이 이동하면(또는 매핑하면) 주파수 응답(300a)을 더 높은 중심 주파수로 이동시킬 수 있다.
특정 실시예에서 모든 영점들(326)이 다른 위치들로 이동되어야 하는 것은 아니다. 예를 들어, z = 1(330)인 DC 점에서의 영점(316f)은 영점(326f)으로서 그 자체에 매핑되었고, z = -1(332)인 나이퀴스트(Nyquist) 점에서의 영점(316e)은 영점(326e)으로서 그 자체에 매핑되었다. 또한, 특정 실시예에서, 주파수 워핑은 초기 필터의 DC 점과 나이퀴스트 점 사이의 임의의 주파수를 DC 점과 나이퀴스트 점 사이의 임의의 다른 주파수로 매핑할 수 있다. 영점들(316)이 이동되거나 워핑되는 정도는, 도 4 내지 도 8에 관련하여 아래에 기재되는 바와 같이, 하나 이상의 워핑 팩터(warping factor)들에 의해 제어될 수 있다.
주파수 응답(300a)으로부터 주파수 응답(300b)으로의 주파수 워핑 변환은 특정 구현예에서 초기 필터에서의 각각의 지연 블록(도시되지 않음)을 하나 이상의 올패스 필터들(도 4 내지 도 8 참조)로 교체함으로써 수행될 수 있다. 일부 구현예에서, 각각의 주파수 대역에 대하여 2개의 올패스 필터가 사용된다. 따라서, 도 3a 내지 도 3d에 도시된 예시적인 실시예에서, 주파수 응답(300a)을 주파수 응답(300b)으로 워핑하는데 2개의 올패스 필터가 사용될 수 있다. 그러나, 다른 실시예에서 더 많거나 더 적은 수의 올패스 필터가 각각의 주파수 대역에 대하여 사용될 수 있다. 올패스 필터를 사용함으로써 극점(328)이 주파수 워핑된 응답(300b)의 극점-영점 플롯(300d)에 추가될 수 있다. 예시적인 올패스 필터의 부가적인 상세사항은 도 4 내지 도 8에 관련하여 아래에 기재된다.
도 3a 내지 도 3d에 관련하여 상기 기재한 주파수 워핑의 원리는 다수의 주파수 대역들로 확장될 수 있다. 특정 실시예에서, 적어도 일부의 상대적으로 높은 주파수 대역들을 갖는 초기 필터는 적어도 일부의 상대적으로 낮은 주파수 대역들을 갖는 등화 필터로 주파수 워핑될 수 있다. 예를 들어, 1 kHz, 3 kHz, 5 kHz, 7 kHz, 9 kHz, 11 kHz, 13 kHz, 15 kHz, 17 kHz, 및 19 kHz에 중심 위치된 동일 간격의 주파수 대역들을 갖는 초기 필터는 32 Hz, 64 Hz, 125 Hz, 250 Hz, 500 Hz, 1 kHz, 2 kHz, 4 kHz, 8 kHz, 및 16 kHz에 중심 위치된 옥타브 간격의 주파수 대역들을 갖는 오디오 등화 필터로 각각 주파수 워핑될 수 있다. 이 예는, 예를 들어 1 kHz에서의 초기 필터 대역이 등화 필터의 32 Hz에서의 대역으로 워핑될 수 있고, 초기 필터의 3 kHz 대역이 64 Hz 대역으로 워핑될 수 있고, 다른 것도 마찬가지로 워핑될 수 있다는 것을 나타낸다.
그러나, 동일한 예시적인 초기 필터 대역들 세트가 또한 다른 방식들로 워핑될 수 있다. 예를 들어, 초기 필터 대역들 중 적어도 일부는 더 낮은 주파수로 워핑될 수 반면에, 다른 초기 필터 대역들은 더 높은 주파수로 워핑될 수 있다. 하나 의 예로서, 15 kHz에서의 초기 필터 대역은 16 kHz 대역으로 워핑될 수 있는 반면에, 17 kHz에서의 초기 필터 대역은 8 kHz 대역으로 워핑될 수 있다. 다른 예에서, 1 kHz에서의 초기 필터 대역은 64 Hz 대역으로 워핑될 수 있는 반면에, 3 kHz에서의 초기 필터 대역은 32 Hz 대역으로 워핑될 수 있다. 또한, 일부 구현예에서, 초기 필터 대역들 중 적어도 일부분은 워핑되지 않는 반면에, 다른 것들은 워핑된다. 초기 필터 대역들을 워핑하기 위한 많은 다른 구성들이 다양한 실시예에서 사용될 수 있다.
앞의 예에서는 동일 간격의 대역들이 옥타브 간격의(예를 들어, ANSI) 대역들로 워핑되지만, 일부 실시예에서, 동일하지 않은 간격의 대역들이 옥타브 간격의 대역들로 워핑될 수 있다. 또한, 동일 간격 또는 동일하지 않은 간격의 대역들이 옥타브가 아닌 간격의 대역들로 워핑될 수 있다. 예를 들어, 다양한 대역들은 1/3 옥타브 간격과 같은 옥타브 간격의 어떤 배수에 따라 떨어져 있는 대역들로 워핑될 수 있다. 대안으로서, 다양한 대역들이 바크 스케일(Bark scale), 멜(mel) 스케일 또는 이들의 일부에 따르거나 이들과 실질적으로 유사한 간격의 대역들로 워핑될 수 있다. 바크 또는 멜 스케일 간격은 많은 청취자들이 서로로부터의 간격이 동일하거나 대략 동일하다고 지각할 주파수 대역들의 지각 스케일(perceptual scale)을 제공할 수 있다.
유리하게는, 특정 실시예에서, 초기 필터는 FIR 필터일 수 있다. 상기 설명한 바와 같이, FIR 필터로써 등화 필터를 구현하는 것은 IIR 필터를 사용하는 것보다 양호한 정확도를 달성할 수 있다. 그러나, FIR 필터는 저주파수에서 더 높은 분 해능을 달성하는데 사용되는 긴 필터 길이로 인해 종종 더 많은 컴퓨팅 리소스를 사용한다. 따라서, 하나의 실시예에서, 주파수 워핑된 등화 필터는 등화 필터의 원하는 주파수 대역들에 비해 적어도 일부의 더 높은 주파수 대역들을 갖는 FIR 필터를 주파수 워핑함으로써 생성될 수 있다. 상대적으로 높은 주파수 대역들을 갖는 FIR 필터는 상대적으로 낮은 주파수 대역들을 갖는 FIR 필터보다 짧은 필터 길이를 가질 수 있으므로, 상대적으로 높은 주파수 대역들을 갖는 FIR 필터를 주파수 워핑하는 것은 특정 FIR 등화 필터보다 상대적으로 짧은 필터 길이를 갖는 등화 필터를 달성할 수 있다. 그 결과, 주파수 워핑된 등화 필터는 FIR 등화 필터에 필적하거나 이보다 더 우수한 정확도를 가지면서 IIR 필터에 필적하거나 이보다 더 우수한 성능을 달성할 수 있다.
도 4a 내지 도 4c는 특정 실시예에서 주파수 워핑에 사용될 수 있는 다양한 예시적인 올패스 필터(400)를 도시한다. 상기 기재한 바와 같이, 주파수 워핑은 초기 필터에서의 각각의 지연 블록을 하나 이상의 올패스 필터들로 교체함으로써 구현될 수 있다. 올패스 필터는 1차 또는 그 이상 차수의 필터일 수 있지만, 성능을 개선하도록, 특정 실시예에서, 1차 필터가 사용될 수 있다. 따라서, 여러 예시적인 1차 올패스 필터(400)가 도 4a, 도 4b, 및 도 4c에 도시되어 있다.
도 4a를 참조하면, 올패스 필터(400a)가 도시되어 있다. 올패스 필터(400a)는 직접형(Direct Form) I 구조를 갖는 IIR 필터이다. 올패스 필터(400a)의 직접형 I 구조는 2개의 곱셈기(404, 411), 2개의 가산기(408, 410), 및 2개의 지연 블록(406, 412)을 갖는다. 올패스 필터(400a)는 입력 신호(402)를 수신하고 출력 신 호(414)를 제공한다. 화살표는 출력 필터 구조(400a)에서의 신호 흐름의 방향을 나타내고, 또는 다른 경우에, 알고리즘 흐름의 방향을 나타낸다. 따라서, 예를 들어, 입력 신호(402)는 곱셈기(404)에 그리고 지연 블록(406)에 제공된다.
곱셈기(404)는 가산기(408)에 출력을 제공한다. 마찬가지로, 지연 블록(406)은 가산기(408)에 출력을 제공한다. 곱셈기(404)와 지연 블록(406)의 출력들은 가산기(408)에 의해 가산되고 가산기(410)에 제공된다. 가산기(410)의 출력은 지연 블록(412)에 그리고 출력(414)으로서 제공된다. 피드백 루프의 부분으로서, 지연 블록(412)은 곱셈기(411)에 출력을 제공한다. 곱셈기(411)의 출력은 가산기(410)에 제공되며, 가산기(410)는 상기 기재한 바와 같이 출력 신호(414)를 제공한다.
도시된 실시예에서 곱셈기(404)는 값 ρ을 갖는다. 마찬가지로, 곱셈기(411)는 ρ의 음의 값을 갖는다. 이 값 ρ은 특정 실시예에서 워핑 팩터일 수 있다. 워핑 팩터를 조정하면 올패스 필터(400a)에 의해 제공되는 주파수 워핑의 양을 변경할 수 있다. 하나의 실시예에서, 워핑 팩터 ρ는 - 1 내지 + 1 범위일 수 있으며, 0보다 작은 값은 더 낮은 주파수로의 워핑을 나타내고, 0의 값은 워핑이 없는 것을 나타내고, 0보다 큰 값은 더 높은 주파수로의 워핑을 나타낸다. 예를 들어, 상기 도 3b에 사용된 워핑 팩터는 하나의 실시예에서 -0.9의 값을 가질 수 있다. 많은 다른 범위의 워핑 팩터 ρ가 다양한 실시예에서 가능하다.
도 4b는 올패스 필터(400b)의 다른 구현을 도시한다. 올패스 필터(400b)는 직접형 II 구조를 갖는 IIR 필터이다. 올패스 필터(400b)의 직접형 II 구조는 워핑 팩터 ρ(또는 -ρ)를 갖는 2개의 곱셈기(425, 428), 2개의 가산기(424, 423), 및 하나의 지연 블록(426)을 갖는다. 올패스 필터(400b)는 입력 신호(422)를 수신하고 출력 신호(432)를 제공한다. 올패스 필터(400b)는 올패스 필터(400a)의 2개의 지연 블록(406, 412)과는 달리 하나의 지연 블록(426)을 갖기 때문에, 일부 구현예에서 올패스 필터(400b)는 올패스 필터(400a)보다 훨씬 효율적으로 컴퓨팅 리소스를 사용할 수 있다.
도 4c를 참조하면, 또 다른 올패스 필터(400c)가 도시되어 있다. 올패스 필터(400c)는 올패스 필터(400a, 400b)와 같이 입력 신호(442)를 수신하고 출력 신호(454)를 제공한다. 도시된 구성에서, 올패스 필터(400c)는 하나의 곱셈기, 하나의 가산기, 하나의 감산 블록, 및 2개의 지연 블록(444, 452)을 갖는다. 올패스 필터(400a 및 400b)와 마찬가지로, 올패스 필터(400c)의 곱셈기(448)는 워핑 팩터 ρ인 값을 갖는다. 올패스 필터(400c)는 하나의 곱셈기(448)를 갖기 때문에, 필터(400c)의 구조는 단일 곱셈기 형태로서 간주될 수 있다. 유리하게는, 도 5에 도시된 바와 같이, 다수의 단일 곱셈기 올패스 필터(400c)를 캐스케이딩하는 것의 작은 증분 비용으로 인해, 올패스 필터(400c)의 단일 곱셈기 형태는 올패스 필터(400a, 400b)보다 훨씬 효율적으로 컴퓨팅 리소스를 사용할 수 있다.
도 5는 3개의 캐스케이딩된 올패스 필터(510, 520, 및 530)를 도시한다. 각각의 필터(510, 520, 530)는 개별 필터를 둘러싸는 점선에 의해 도시되어 있다. 도 5는 단일 곱셈기 형태를 사용하는 필터들(510, 520, 530)이 효율적으로 캐스케이딩될 수 있다는 것을 나타낸다. 특히, 특정 실시예에서, 제1 올패스 필터(510)와 캐스케이딩된 각각의 추가적인 올패스 필터(520, 530)는 하나의 곱셈기, 하나의 가산 기, 하나의 감산 블록 및 하나의 지연 블록의 증분 비용을 추가한다.
캐스케이드에서의 제1 올패스 필터(510)는 올패스 필터(400c)의 모든 구성요소를 포함한다. 캐스케이드에서의 제2 올패스 필터(520)는 지연 블록(452)을 공유하고, 감산 블록(502), 곱셈기(504), 가산기(506), 및 지연 블록(508)의 증분 비용을 추가한다. 마찬가지로, 제3 올패스 필터(530)는 제2 올패스 필터(520)와 지연 블록(508)을 공유하고, 감산 블록(512), 곱셈기(514), 가산기(516), 및 지연 블록(518)을 추가한다. 유리하게는, 단일 곱셈기 형태는 필터들의 캐스케이드에 있어서 더 적은 구성요소 또는 블록을 사용하는 것을 용이하게 하고, 그리하여 컴퓨팅 리소스의 보다 효율적인 사용을 용이하게 한다.
도 6a는 예시적인 초기 필터(600a)를 도시하며, 이로부터 도 6b의 예시적인 주파수 워핑된 등화 필터(600b)가 설계될 수 있다. 초기 필터(600a)는 도시된 실시예에서 4개의 주파수 대역들(도시되지 않음)을 갖는 FIR 필터이다. 주파수 대역들의 수는 단지 설명 목적으로 선택된 것이며, 다양할 수 있다. 또한, 초기 필터(600a)는 직접형으로 도시되어 있다. 특정 실시예에서 다른 형태 또는 구조의 FIR 필터가 등화 필터를 설계하는데 사용될 수 있다. 또한, 일부 구현예에서 하나보다 많은 수의 FIR 필터가 등화 필터를 설계하는데 사용될 수 있다.
초기 필터(600a)는 입력 신호(540)를 수신하고 입력 신호(540)를 필터링하여 출력 신호(580)를 생성한다. 초기 필터(600a)는 지연 블록(550a-550f), 곱셈기(560a-560g), 및 가산기(570a-570f)를 포함한다. 화살표는 신호 또는 알고리즘 흐름의 방향을 나타낸다. 각각의 곱셈기(570a-570f)는 초기 필터(600a)의 계수인 값(각각, g0 내지 g6으로 나타냄)을 갖는다. 필터 계수 g0 내지 g6은, 하나의 실시예에서, 초기 필터(600a)의 주파수 대역들 중 적어도 일부가 등화 필터의 원하는 중심 주파수보다 상대적으로 높은 중심 주파수를 가질 수 있도록 선택될 수 있다. 그 결과, 초기 필터(600a)는 유리한 컴퓨팅 리소스 사용 특성을 가질 수 있다.
유리하게는, 이들 중심 주파수는 각각의 지연 블록(550)을 올패스 필터로 교체함으로써 주파수 워핑될 수 있다. 도 6b는 예를 들어 초기 필터(600a)로부터 설계된 주파수 워핑된 등화 필터(600b)의 예시적인 실시예를 도시한다. 주파수 워핑된 등화 필터(600b)는, 예를 들어, 상기 기재한 시스템(100)과 같은 이퀄라이저 시스템에서 사용될 수 있다.
특정 실시예에서, 등화 필터(600)는 선형 중첩(linear superposition)의 원리를 사용하여 단일 필터(600b)로 통합된 캐스케이딩된 올패스 필터들(601, 603, 605, 607, 609, 및 611)의 뱅크를 채용한다. 각각의 올패스 필터(601, 603, 605, 607, 609, 및 611)는 초기 필터(600a)에서의 지연 블록(550)을 대신한다. 도시된 실시예에서, 각각의 올패스 필터(601, 603, 605, 607, 609, 및 611)는 도 4c 및 도 5에 관련하여 상기 기재한 단일 곱셈기 형태로 구성된다. 등화 필터(600)는 개별 올패스 필터(601, 603, 605, 607, 609, 및 611)가 각각 IIR 구조로 구성되는 전체적인 FIR 구조를 갖는다. 따라서, 특정 실시예에서 등화 필터(600)는 FIR 또는 IIR 필터이거나, 또는 이 둘의 하이브리드일 수 있다.
등화 필터(600b)에 있어서, 초기 필터(600a)의 4개의 주파수 대역들은 4개의 새로운 주파수 대역들로 주파수 워핑된다. 이들 새로운 주파수 대역들 중 적어도 일부는 초기 필터(600a)의 주파수 대역들 중 적어도 일부보다 낮은 중심 주파수를 가질 수 있다. 따라서, 특정 실시예에서 저주파수(예를 들어, 저음 주파수)는 등화 필터(600b)에 의해 보다 효율적으로 등화되거나 조정될 수 있다.
편의를 위해, 도 4c 및 도 5로부터의 참조 번호들이 처음 3개의 캐스케이딩된 올패스 필터들(601, 603, 및 605)에 대하여 반복된다. 따라서, 이들 필터들(601, 603, 및 605)은 상기 기재한 컴포넌트들 444 내지 518을 포함한다. 3개의 추가적인 필터들(607, 609, 및 611) 각각은 추가적인 증분(incremental) 필터 요소들을 포함한다. 따라서, 예를 들어, 필터(607)는 필터(605)와 지연 블록(518)을 공유하고, 감산 블록(602), 곱셈기(604), 가산기(606), 및 지연 블록(608)을 포함한다. 마찬가지로, 필터(609)는 필터(607)와 지연 블록(608)을 공유하고, 감산 블록(610), 곱셈기(612), 가산기(614), 및 지연 블록(616)을 포함한다. 마찬가지로, 필터(611)는 필터(609)와 지연 블록(616)을 공유하고, 또한 감산 블록(618), 곱셈기(620), 가산기(624), 및 지연 블록(626)을 포함한다.
4개의 곱셈기들(640, 642, 644, 및 646)은 올패스 필터들(601-611)과 통신하는 것으로 도시되어 있다. 이들 곱셈기들은 등화 필터(600b)의 계수 h0, h1, h2 및 h3을 나타낸다. 계수들의 대칭으로 인해 7개가 아닌 4개의 계수들이 등화 필터(600b)에 제공된다. 대칭 계수를 가짐으로써, 등화 필터(600b)는 필터들(601-611) 사이에 계수들을 공유할 수 있고, 그에 의해 컴퓨팅 리소스를 보다 효율적으 로 사용할 수 있다. 특정 기타 구현예에서, 계수들은 비대칭일 수 있다.
보다 상세하게는, 필터(607)의 출력(637)은 가산기(630)에 의해 필터(603)의 출력(633)과 결합되며, 가산기(630)는 곱셈기(642)(계수 h1)에 출력을 제공한다. 마찬가지로, 필터(609)의 출력(639)은 필터(601)의 출력(631)과 결합되고 가산기(632)에 제공되며, 가산기(632)는 곱셈기(644)(계수 h2)에 출력을 제공한다. 필터(611)의 출력(641)은 입력 신호(442)와 결합되고 가산기(634)에 제공되며, 가산기(634)는 곱셈기(646)(계수 h3)에 출력을 제공한다. 또한, 필터(605)의 출력(635)은 곱셈기(640)(계수 h0)에 제공된다. 각각의 곱셈기(640, 642, 644, 및 646)의 출력들은 각각 가산기들(650, 652, 및 654)에 의해 다같이 합산되어 출력 신호(660)를 생성한다. 특정 실시예에서, 그리하여 필터들(601-611)의 출력들은 함께 중첩된다.
사용자가 하나 이상의 슬라이더들의 이득들을 조정하는 경우, 특정 구현예에서 이는 등화 필터(600)의 필터 계수(h0-h3)를 재계산하도록 할 수 있다. 필터들(601-611)의 출력들이 중첩되기 때문에, 특정 실시예에서 필터 계수(h0-h3)를 변경하는 것은 연립 방정식의 시스템을 푸는 것에 의해 수행된다.
예시적인 등화 필터(600b)의 각각의 필터(601-611)는, 곱셈기들(448, 504, 514, 604, 612, 및 620)로 나타낸 바와 같이, 동일한 워핑 팩터 ρ를 포함한다. 이 워핑 팩터 ρ의 조정은 등화 필터(600b)에서의 워핑의 양의 조정을 가능하게 하며, 여기서 각각의 필터(601-611)는 하나의 주파수 대역에 대응한다. 예를 들어, 워핑 팩터 ρ는 초기 필터(600a)의 적어도 일부의 높은 주파수 대역들이 등화 필터(600b)의 낮은 주파수 대역들로 워핑될 수 있도록 한다. 유리하게는, 특정 실시예에서, 그리하여 등화 필터(600b)는 하나의 주파수 대역의 변경이 인접한 대역들에 미치는 영향을 최소화할 수 있으며, 그에 의해 현재 이용 가능한 등화 필터 이상으로 등화 필터(600b)의 정확도를 증가시킬 수 있다. 또한, 등화 필터(600b)는 특정 현재 이용 가능한 IIR 등화 필터와 유사하거나 이보다 양호한 리소스를 사용할 수 있다.
필터들(601-611)에 의해 나타나는 주파수 대역들의 간격(예를 들어, 대역들의 중심 주파수들의 간격)은 특정 실시예에서 주파수 워핑 팩터 ρ에 의해 조정될 수 있으며, 하나의 실시예에서 주파수 워핑 팩터 ρ는 주파수 대역들의 전체 세트를 조정하기 위한 하나의 자유도를 나타낸다. 유리하게는, 워핑 팩터 ρ는 하나의 실시예에서 주파수 대역들의 바크 스케일 또는 대략적인 바크 스케일을 생성하도록 조정될 수 있다. 그러나, 다른 간격(예를 들어, ANSI 간격)을 원하는 경우, 워핑 팩터 ρ의 하나의 자유도로써 이러한 간격을 달성하는 것은 어려울 수 있다.
이 문제를 극복하기 위해, 일부 구현예에서, 추가적인 주파수 대역들이 추가의 필터들을 제공함으로써 추가될 수 있다. 그 다음, 잠재적으로 일부 추가적인 컴퓨팅 리소스 비용으로 등화 필터(600b)에서의 특정 주파수 대역들 사이에 보간(interpolating)함으로써 원하는 중심 주파수들에 가까워질 수 있다. 예를 들어, 주파수 대역의 원하는 중심 주파수가 125 Hz이고, 필터(600b)에서의 가장 가까운 중심 주파수가 100 Hz인 경우, 150 Hz의 중심 주파수를 갖는 필터가 등화 필터(600b)에 추가될 수 있다. 그러면, 100 Hz와 150 Hz 주파수 대역들로부터 125 Hz의 원하는 중심 주파수가 보간될 수 있다.
특정 실시예에서, 추가적인 대역들을 이용한 보간은 각각의 추가된 주파수 대역을 위한 추가적인 올패스 필터 또는 기타 필터 유형을 추가함으로써 구현될 수 있다. 따라서, 그 결과의 등화 필터(600b)는 추가적인 계수 또는 내부 이득을 갖는 더 긴 필터 구조를 가질 수 있다. 이들 내부 이득은 사용자 입력 이득(예를 들어, 슬라이더 입력)의 수보다 더 큰 수가 될 수 있다. 따라서, 하나의 실시예에서, 필터(600b)의 내부 이득의 더 높아진 수는 사용자 입력 이득의 더 낮은 수의 선형 조합일 수 있다.
특정 기타 실시예에서, 하나의 워핑 팩터 ρ를 사용하는 것의 특정 단점은 주파수 대역들의 일부 또는 전부에 대하여 개별 워핑 팩터들을 포함하는 필터를 설계함으로써 감소되거나 극복될 수 있다. 하나의 이러한 필터 설계의 예시적인 구현은 아래의 도 7 및 도 8에서 설명된다.
도 7은 등화 필터의 주파수 대역에 대하여 개별 워핑 팩터들을 제공하는데 사용될 수 있는 이차 올패스 필터(700)의 예를 도시한다. 다수의 올패스 필터들(700)이 등화 필터를 생성하도록 다함께 캐스케이딩될 수 있으며, 이의 예가 도 8에 관련하여 아래에 기재되어 있다.
올패스 필터(700)는 도 4 내지 도 6에 관련하여 상기 기재한 올패스 필터와는 상이한 구조를 갖는다. 올패스 필터(700)는 입력 신호(702)를 수신하며, 이는 지연 블록(704)에 그리고 감산 블록(707)에 제공된다. 지연 블록(704)의 출력은 가산기(706)에 제공되며, 감산 블록(707)의 출력은 곱셈기 블록(710)에 제공된다. 곱셈기 블록(710)의 값은, 도시된 실시예에서, 주파수 워핑 팩터 ρ x를 나타낸다. 첨자 "x"는 주파수 워핑 팩터 ρ x가 상이한 주파수 대역들에 대하여 상이할 수 있다는 것을 나타낸다.
곱셈기(710)의 출력은 가산기(706)에 제공된다. 가산기(706)는 지연 블록(712)에 출력을 제공하며, 지연 블록(712)은 이어서 감산 블록(707)에 그리고 가산기(718)에 출력을 제공한다. 또한, 가산기(706)는 감산 블록(714)에 출력을 제공한다. 감산 블록(714)은 곱셈기 블록(716)에 출력을 제공하며, 곱셈기 블록(716)은 또한 값 ρ x의 주파수 워핑 팩터를 갖는다. 곱셈기(716)는 이어서 가산기(718)에 출력을 제공하며, 가산기(718)는 지연 블록(720)에 출력을 제공한다. 지연 블록(720)은 마찬가지로 감산 블록(714)에 출력을 제공한다. 또한, 가산기(718)는 올패스 필터(700)의 출력(722)을 제공한다.
도 8은 도 7의 올패스 필터(700)를 사용할 수 있는 주파수 워핑된 등화 필터(800)의 실시예를 도시한다. 등화 필터(800)는 예를 들어 상기 기재한 시스템(100)과 같은 이퀄라이저 시스템에서 사용될 수 있다. 등화 필터(800)는 유리하게는 다수의 주파수 워핑 팩터 ρ x를 포함하며, 이는 등화 필터(800)의 주파수 대역들이 원하는 중심 주파수들로 개별적으로 조정될 수 있도록 한다.
등화 필터(800)는 복수의 블록들(810, 820, 830, 860)을 가지며, 이들 각각 은 올패스 필터로 교체된 초기 필터(도시되지 않음)의 지연 블록을 나타낸다. 초기 필터는 예를 들어 FIR 필터일 수 있다. 특정 구현예에서, 각각의 블록(810, 820, 830, 860)에 사용된 올패스 필터는 올패스 필터(700)일 수 있다. 따라서, 예를 들어, 올패스 필터(700)의 입력(702)은 블록(810)에의 입력에 대응할 수 있고, 올패스 필터(700)의 출력(722)은 블록(810)의 출력에 대응할 수 있으며, 다른 것들도 마찬가지로 대응할 수 있다. 그러나, 여기에 기재한 임의의 올패스 필터 구조 또는 기타 올패스 필터 구조가 또한 특정 기타 실시예에서 등화 필터(800)와 함께 사용될 수 있다. 또한, 일부 실시예에서, 상이한 유형의 올패스 필터 구조들이 등화 필터(800)의 상이한 주파수 대역들에 대하여 사용될 수 있다.
실시예에서, 등화 필터(800)가 기초로 하는 초기 필터는 fs/4에서 영점들을 가지며, 여기서 fs는 사용된 샘플링 주파수를 나타낸다. 특정 실시예에서, 이 초기 필터 구성은 초기 필터로부터 설계된 주파수 워핑된 등화 필터(800)의 복잡도를 최소화할 수 있는 상대적으로 단순한 디지털 구현을 허용한다. 초기 필터의 영점 위치들은 다양한 구현예에서 다른 값들을 가질 수 있다.
예시적인 등화 필터(800)에서의 각각의 주파수 대역에 대하여, 동일한 워핑 팩터 ρ x를 갖는 2개의 대응하는 올패스 필터(700)가 존재할 수 있으며, 여기서 "x"는 주파수 대역의 수(도시된 예에서는 0에서 시작함)를 나타낸다. 워핑 팩터는 각각의 대역에 대한 중심 주파수에 걸쳐 보다 정확한 제어를 제공하도록 상이한 주파수 대역들마다 상이할 수 있다. 예를 들어, 블록(810a 및 810b)에 제공된 올패스 필터는 각각 워핑 팩터 ρ 0를 갖는 제1 주파수 대역에 대응하고, 블록(820a 및 820b)은 워핑 팩터 ρ 1를 갖는 제2 주파수 대역에 대응하고, n번째 워핑 팩터(ρ n)를 갖는 n번째 주파수 대역까지 나머지도 마찬가지로 대응한다. 줄임표(853)는 임의의 수의 주파수 대역들(및 워핑 팩터들)이 등화 필터(800)에 제공될 수 있음을 나타낸다.
유리하게는, 워핑 팩터는 주파수 워핑된 등화 필터(800)가 오디오 신호를 특정 IIR 등화 필터보다 더 정확하게 필터링할 수 있도록 한다. 도 6b의 등화 필터(600b)와 마찬가지로, 등화 필터(800)는 하나의 주파수 대역의 변경이 인접한 대역들에 미치는 영향을 최소화할 수 있으며, 그에 의해 필터(800)의 정확도를 증가시킬 수 있다.
일부 구현예에서 각각의 중심 주파수를 보다 정확하게 조정할 수 있는 능력은 일부 추가의 복잡도의 비용이 초래된다. 예를 들어, 올패스 필터(400c)에서보다 더 많은 컴포넌트들(또는 동작들)이 올패스 필터(700)에 사용될 수 있고, 등화 필터(600)에서보다 추가의 컴포넌트들이 등화 필터(800)에 사용될 수 있다. 그러나, 이러한 컴퓨팅 리소스의 사용 증가는 현재 이용가능한 FIR 등화 필터의 경우보다 또는 IIR 등화 필터보다도 여전히 더 작을 수 있다. 예를 들어, 현재 이용 가능한 10 대역 IIR 바이쿼드(biquad)-기반의 등화 필터는 ARM9e 프로세서 상에서 44.1 kHz의 하나의 채널을 처리하는데 6 내지 10 MIPS(million instructions per second) 사이 정도를 사용할 수 있다. 대조적으로, 등화 필터(800)의 특정 구현예 는 동일한 프로세서 상에서 개선된 정확도로써 약 4.3 이하의 MIPS를 사용하여 동일한 작업을 달성할 수 있다.
곱셈기 블록들(814, 828, 848, 및 866)은 등화 필터(800)의 계수들을 나타낸다. 실시예에서, 각각의 블록(814, 828, 848, 및 866)은 값 gx*mx을 가지며, 여기서 gx는 계수이고 mx는 조정 배수이다. 조정 배수 mx는 워핑 팩터 ρ x를 변경함으로써 야기되는 등화 필터(800)의 주파수 응답의 변동을 보상한다. 조정 배수 mx는 모든 이퀄라이저 계수 gx가 단일로 설정되는 경우 하나의 실시예에서 주파수 대역의 이득(예를 들어, 슬라이더에 의한 입력)의 역수와 동일한 값을 가질 수 있다. 조정 배수 mx는 하나의 실시예에서 소정 주파수 대역의 주파수 응답이 보다 정확하도록 할 수 있다.
곱셈기 블록들(803, 804, 805, 816, 818, 829, 832, 850, 852, 854, 및 868)은 2에 의한 나눗셈을 나타낸다. 이들 블록은 오디오 신호를 반으로 나누어 가산기 블록들(806, 819, 824, 833, 844, 및 851) 중 하나 이상의 가산기 블록에 의한 오디오 신호의 2배를 보상한다.
유리하게는, 특정 실시예에서 등화 필터(800)는 고정 소수점 프로세서에서 구현될 수 있다. 하나의 이러한 실시예에서, 등화 필터(800)는 임의의 곱셈 연산 없이 구현될 수 있으며, 곱셈 연산은 일반적으로 다른 산술 연산보다 더 많은 컴퓨팅 리소스를 소모할 수 있다. 하나의 실시예에서 워핑 팩터 및/또는 계수에 사용된 정밀도의 자릿수를 감소시킴으로써 곱셈 연산이 없어질 수 있다. 수 비트의 정밀도를 사용함으로써, 예를 들어 곱셈은 가산 및 시프트 연산으로 교체될 수 있다. 또한, 2로 나누는 것은 시프트로 교체될 수 있다. 따라서, 등화 필터(800)는 저분해능의 고정 소수점 수학 연산의 경우에도 숫적으로 강건할 수 있다.
유리하게는, 곱셈 연산의 수를 없애거나 감소시키는 것이 특정 실시예에서 등화 필터(800)의 전체 FIR 구조로 인해 달성될 수 있다. 반면에, 특정 현재 이용 가능한 IIR 등화 필터는 라운딩(rounding) 에러를 감소시키도록 수 비트의 정밀도를 사용한다. 한편, 등화 필터(800)에서 더 적은 비트를 사용하는 것이 정확도를 감소시킬 수 있지만, 필터(800)의 정확도는 여전히 현재 이용 가능한 IIR 등화 필터의 정확도보다 훨씬 클 수 있다.
특정 기타 실시예에서, 등화 필터(800)의 정확도는 추가적인 내부 주파수 대역들을 추가함으로써 더 개선될 수 있다. 이 기술은 도 6b에 관련하여 상기 기재한 보간 동작들을 수행하는 것을 포함할 수 있다. 또한, 특정 실시예에서, 등화 필터(800)의 정확도는 등화 필터(800)로써 입력 오디오 신호(802)를 두 번 필터링함으로써 더 개선될 수 있다. 이들 기술은 둘 다 일부 구현예에서 추가적인 컴퓨팅 리소스를 소모할 수 있다.
또한, 일부 구현예에서, 등화 필터(800)에서 블록들 중 일부를 제거하거나 바꿈으로써 어느 정도의 컴퓨팅 리소스가 절약될 수 있다. 예를 들어, 워핑 팩터 ρ n로 나타낸 주파수 대역에 대하여, 2로 나누기 블록(868)이 제거될 수 있다. 따라 서, 블록(866)의 출력은 바로 가산기(851)에 그리고 감산 블록(870)에 제공될 수 있다. 다른 실시예에서, 감산 블록(870)은 곱셈기(868)로부터 출력을 수신하지 않도록 수정될 수 있다. 따라서, 감산 블록(870)은 블록(860b)의 출력을 더하는 가산기 및 곱셈기(854)가 될 수 있다. 이들 수정 중 하나 또는 둘 다가 등화 필터(800)에서의 주파수 대역들 중 일부 또는 전부에 대하여 사용될 수 있다. 이들 수정은 등화 필터(800)의 정확도를 감소시킬 수 있지만, 일부 구현예에서 컴퓨팅 리소스 절약이 상당할 수 있다. 또한, 컴퓨팅 리소스 사용을 더 감소시킬 기타 수정들이 가능할 수 있다.
그래픽 이퀄라이저에서 필터로서 사용되는 것에 더하여, 등화 필터(800)의 특정 실시예는 또한 파라메트릭(parametric) 또는 준파라메트릭(semi-parametric) 이퀄라이저에 사용될 수 있다. 따라서 등화 필터(800)에의 사용자 입력은 중심 주파수에서의 이득 조정에 더하여 중심 주파수의 조정을 포함할 수 있다. 사용자 입력은 유리하게는 하나 이상의 주파수 워핑 팩터를 변경시키며, 중심 주파수 값에 대한 사용자 제어를 제공할 수 있다. 등화 필터(800)가 고정 소수점 프로세서에서 곱셈 없이 구현될 수 있기 때문에, 등화 필터(800)를 사용하는 파라메트릭 또는 준파라메트릭 이퀄라이저는 특정 기타 파라메트릭 또는 준파라메트릭 이퀄라이저보다 더 숫적으로 강건할 수 있다.
도 9는 주파수 워핑된 등화 필터를 사용하여 오디오 신호를 필터링하는 예시적인 프로세스(900)를 도시한다. 프로세스(900)는 특정 실시예에서 등화 시스템(100)과 같은 등화 시스템에 의해 구현될 수 있다. 프로세스(900)는 유리하게는 오디오 신호의 정확하고 효율적인 등화를 가능하게 할 수 있다.
블록 902에서, 오디오 입력 신호가 수신된다. 오디오 입력 신호는 음악 신호, 음성 신호 등과 같은 임의의 오디오 신호일 수 있다. 오디오 입력 신호는 컴퓨터 판독가능한 매체 상에 저장된 파일로부터, 웹 사이트와 같은 네트워크 리소스로부터, 또는 또 다른 소스로부터 수신될 수 있다.
블록 904에서 원하는 이득 입력이 제공되었는지 여부가 판정된다. 원하는 이득 입력은 슬라이더 세트 등으로부터 제공될 수 있으며(예를 들어 도 2 참조), 오디오 입력 신호의 하나 이상의 주파수 대역들에 대한 이득 값들을 나타낼 수 있다. 하나의 실시예에서 원하는 이득 입력은 사용자에 의해 제공될 수 있다.
원하는 이득 입력이 제공되는 경우, 블록 906에서 원하는 이득 입력에 적어도 부분적으로 기초하여 주파수 워핑된 등화 필터의 내부 이득 값들이 조정된다. 내부 이득 값들은 주파수 워핑된 등화 필터의 계수들일 수 있다. 이들 내부 이득 값을 조정하는 것은 하나 이상의 주파수 대역들의 원하는 이득 값들을 달성하거나 이에 가까워지도록 내부 이득 값들을 재계산하는 것을 포함할 수 있다.
블록 904에서 원하는 이득 입력이 제공되지 않은 경우 또는 블록 906 후에, 프로세스(900)는 블록 908로 진행한다. 블록 908에서, 오디오 입력 신호는 주파수 워핑된 등화 필터로써 필터링된다. 유리하게는, 사용된 등화 필터는 여기에서 사용한 임의의 주파수 워핑된 등화 필터일 수 있다. 이로서, 등화 필터는 많은 현재 이용 가능한 등화 필터보다 더 효율적으로 그리고/또는 정확하게 오디오 신호를 등화할 수 있다.
도 10a는 균일하게 낮은 위치에 설정되어 있는 슬라이더(1002)를 갖는 예시적인 그래픽 이퀄라이저(1000a)를 도시한다. 10개 슬라이더들(1002)이 도시되어 있으며, 이는 10개 주파수 대역들에 대응한다. 중심 주파수의 실제 값들은 도시되지 않지만, 중심 주파수는 임의의 스케일(예를 들어, 바크 또는 ANSI)로 이루어질 수 있다. 그래픽 이퀄라이저(1000a)는 상기 기재한 주파수 워핑된 등화 필터들 중 임의의 것과 같은 등화 필터(예를 들어, 10개 주파수 대역들을 포함하도록 수정됨)에 출력 신호를 제공할 수 있다. 도 10b는 그래픽 이퀄라이저(1000a)로부터의 입력에 적어도 부분적으로 기초한 등화 필터의 예시적인 주파수 응답을 도시한다. 트레이스(1010)는 동일하거나 실질적으로 동일한 위치에 슬라이더(1002)를 갖는 실질적으로 평평한 주파수 응답을 도시한다. 평평한 주파수 응답(1000b)은 20 Hz 내지 20 kHz의 전체 또는 실질적으로 전체의 가청 주파수 범위를 통해 확장한다. 보다 상세하게는, 특정 실시예에서, 평평하거나 실질적으로 평평한 주파수 응답(1000b)은 약 100 Hz 내지 약 10 kHz로 확장한다.
도 11a는 그래픽 이퀄라이저(1100a)의 다른 구성을 도시한다. 그래픽 이퀄라이저(1100a)의 슬라이더들(1102)은 낮은 위치에 있는 반면, 슬라이더들(1104)은 슬라이더들(1102)에 비해 높은 위치에 있다. 도 11b는 그래픽 이퀄라이저(1100a)의 입력에 대응하는 등화 필터의 주파수 응답(1100b)을 도시한다. 슬라이더들(1102)이 낮은 위치에 있는 경우, 영역 1120에서 주파수 응답(1100b)의 트레이스(1100)는 마찬가지로 낮다. 슬라이더들(1104)이 높은 위치에 있는 경우, 영역 1130에서 트레이스(1110)는 높다. 따라서, 특정 실시예에서 주파수 응답(1100b)이 슬라이더들(1102 및 1104)의 설정에 정확하게 또는 실질적으로 정확하게 대응한다는 것을 볼 수 있다.
도 12a는 그래픽 이퀄라이저(1200a)의 또 다른 구성을 도시한다. 슬라이더들(1204)은 높은 위치에 있는 반면, 슬라이더들(1202)은 낮은 위치에 있다. 도 12b는 슬라이더 위치들(1202 및 1204)에 대응하는 주파수 응답(1200b)을 도시한다. 슬라이더들(1202)이 낮은 위치에 있는 경우, 주파수 응답(1200b)의 트레이스(1210)는 또한 영역 1220에 의해 도시된 바와 같이 낮은 위치에 있다. 슬라이더들(1204)이 높은 위치에 있는 경우, 주파수 응답(1200b)의 트레이스(1210)는 또한 영역 1230에 의해 도시된 바와 같이 높은 위치에 있다. 따라서, 도 12a 및 도 12b는 여기에 기재한 주파수 워핑된 등화 필터의 특정 실시예에 의해 달성될 수 있는 정확도를 더 나타낸다.
도 13은 상기 기재한 등화 필터들 중 임의의 것으로서 구현될 수 있는 등화 필터(1340)를 포함할 수 있는 예시적인 이동 디바이스(1300)를 도시한다. 이동 디바이스(1300)는 다른 컴퓨팅 디바이스보다 적은 컴퓨팅 리소스를 가질 수 있기 때문에, 이동 디바이스(1300)는 더 적은 컴퓨팅 리소스를 사용하면서 더 우수한 정확도를 제공하는 등화 필터(1340)를 가짐으로써 이점을 얻을 수 있다. 이동 디바이스가 아닌 다른 디바이스도 또한 다양한 구현예에서 여기에 기재한 등화 필터들 중 임의의 것을 구현할 수 있다.
실시예에 따라, 여기에 기재한 임의의 알고리즘의 특정 동작, 이벤트, 또는 기능들은 상이한 순서대로 수행될 수 있고, 또는 추가되거나, 병합되거나, 다 함께 생략될 수 있다(예를 들어, 모든 기재한 동작이나 이벤트가 알고리즘의 실시에 대하여 필수적인 것은 아님). 또한, 특정 실시예에서, 동작 또는 이벤트는, 순차적으로가 아니라, 예를 들어 멀티스레드 프로세싱, 인터럽트 프로세싱, 또는 다수의 프로세서나 프로세서 코어를 통하여, 동시에 수행될 수 있다.
여기에 개시된 실시예에 관련하여 기재한 다양한 예시적인 논리적 블록, 모듈, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘 다의 조합으로서 구현될 수 있다. 하드웨어 및 소프트웨어의 이 상호변경 능력을 명확하게 나타내기 위하여, 다양한 예시적인 컴포넌트, 블록, 모듈, 및 단계들을 그들 기능에 대하여 일반적으로 상기에 기재하였다. 이러한 기능이 하드웨어로서 구현되는지 아니면 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부여된 설계 제약에 따라 좌우된다. 기재한 기능은 각각의 특정 애플리케이션에 대하여 다양한 방식들로 구현될 수 있지만, 이러한 구현 결정이 본 개시의 범위로부터 벗어나는 것으로서 해석되어서는 안 된다.
여기에 개시된 실시예에 관련하여 기재한 다양한 예시적인 논리적 블록 및 모듈은 여기에 기재한 기능들을 수행하도록 설계된 범용 프로세서, 디지털 신호 프로세서(DSP), ASIC(application specific integrated circuit), FPGA(Field programmable gate array) 또는 기타 프로그램가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 또는 이들의 임의의 조합으로써 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안에서 프로세서는 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신, 이들의 조합 등일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 기타 이러한 구성으로서 구현될 수 있다.
여기에 개시된 실시예에 관련하여 기재한 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 탈착가능한 디스크, CD-ROM, 또는 당해 기술 분야에 공지된 임의의 기타 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 연결될 수 있다. 대안에서, 저장 매체는 프로세서에 일체형일 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 사용자 단말기에 상주할 수 있다. 대안에서, 프로세서 및 저장 매체는 사용자 단말기에 이산 컴포넌트들로서 상주할 수 있다.
상기 상세한 설명에서 다양한 실시예에 적용될 때 신규의 특징들을 도시하고 기재하고 나타냈지만, 예시된 디바이스나 알고리즘의 형태 및 상세 사항에 있어서의 다양한 생략, 대체, 및 변경이 본 개시의 사상에서 벗어나지 않고서 이루어질 수 있다는 것을 이해할 것이다. 알고 있는 바와 같이, 여기에 기재한 본 발명의 특정 실시예들은, 일부 특징들이 다른 특징들과 개별적으로 사용되거나 실시될 수 있으므로, 여기에 상술한 특징 및 이점을 전부 제공하는 것이 아닌 형태 내에서 구현될 수 있다. 여기에 개시된 특정 발명의 범위는 전술한 설명보다 첨부된 청구항에 의해 나타난다. 청구항의 등가물의 의미 및 범위 내에서 이루어지는 모든 변경이 그들 범위 내에 속하는 것으로 간주된다.

Claims (22)

  1. 오디오 등화 필터(audio equalization filter)를 생성하기 위한 방법에 있어서,
    복수의 주파수 대역들에 대응하는 하나 이상의 필터들을 제공하고 - 상기 하나 이상의 필터들은 각각 디지털 필터를 포함함 - ;
    상기 하나 이상의 필터들을 주파수 워핑(frequency warping)하여 오디오 등화 필터를 생성하는 것을 포함하고,
    상기 하나 이상의 필터들을 주파수 워핑하는 것은 상기 하나 이상의 필터들에 대응하는 주파수 대역들 중 적어도 일부의 다른 주파수 대역들로의 쌍선형 변환(bilinear transform)을 수행하는 것을 포함하며, 상기 하나 이상의 필터들을 주파수 워핑하는 것은 각각의 워핑 팩터(warping factor)가 선택된 주파수 대역을 다른 주파수 대역으로 변환하도록 구성되는 것인 복수의 워핑 팩터들을 조정하는 것을 포함하고,
    상기 오디오 등화 필터는 입력 오디오 신호의 특정 주파수가 사용자의 입력에 적어도 부분적으로 기초하여 선택적으로 강조되거나 덜 강조되게 구성되도록 상기 입력 오디오 신호를 필터링하도록 동작 가능한 것인, 오디오 등화 필터 생성 방법.
  2. 청구항 1에 있어서,
    상기 하나 이상의 필터들을 주파수 워핑하는 것은 상기 하나 이상의 필터들의 적어도 일부 주파수 대역들을 더 낮은 주파수 대역들로 변환하는 것을 포함하는 것인, 오디오 등화 필터 생성 방법.
  3. 청구항 1에 있어서,
    상기 하나 이상의 필터들을 주파수 워핑하는 것은 상기 하나 이상의 필터들의 하나 이상의 지연 블록들을 하나 이상의 올패스(all-pass) 필터들로 교체하는 것을 포함하는 것인, 오디오 등화 필터 생성 방법.
  4. 청구항 3에 있어서,
    상기 하나 이상의 올패스 필터들은 단일 곱셈기 형태로 구성되는 적어도 하나의 필터를 포함하는 것인, 오디오 등화 필터 생성 방법.
  5. 청구항 3에 있어서,
    상기 하나 이상의 올패스 필터들은 상기 오디오 등화 필터의 각각의 주파수 대역에 대하여 2개의 올패스 필터들을 포함하는 것인, 오디오 등화 필터 생성 방법.
  6. 청구항 1에 있어서,
    상기 복수의 워핑 팩터들을 조정하는 것은 상기 주파수 대역들 각각에 대하여 각각이 동일한 워핑 팩터를 갖는 것인 2개의 올패스 필터들을 제공하는 것을 포함하는 것인, 오디오 등화 필터 생성 방법.
  7. 오디오 신호를 처리하기 위한 시스템에 있어서,
    오디오 신호 입력에 동작적으로 연결되는 오디오 등화 필터 - 상기 오디오 등화 필터는 하나 이상의 필터들을 하나 이상의 다른 필터들로 주파수 워핑함으로써 생성되며, 상기 주파수 워핑은 각각의 워핑 팩터가 선택된 주파수 대역을 다른 주파수 대역으로 변환하도록 구성되는 것인 복수의 워핑 팩터들을 조정하는 것을 포함함 - ; 및
    상기 오디오 등화 필터와 통신하는 이퀄라이저 인터페이스를 포함하고,
    상기 이퀄라이저 인터페이스는 상기 오디오 등화 필터의 주파수 대역들의 이득 값들을 조정하기 위한 제어부들을 제공하도록 구성되며,
    상기 이퀄라이저 인터페이스에의 사용자 입력으로 인해 상기 오디오 등화 필터가 상기 오디오 신호 입력의 하나 이상의 주파수 대역들을 선택적으로 강조하거나 덜 강조하도록 하는 것인, 오디오 신호 처리 시스템.
  8. 청구항 7에 있어서,
    상기 오디오 등화 필터는 상기 하나 이상의 필터들의 적어도 일부 주파수 대역들이 더 낮은 주파수 대역들로 변환됨으로써 주파수 워핑되도록 구성되는 것인, 오디오 신호 처리 시스템.
  9. 청구항 8에 있어서,
    상기 하나 이상의 필터들의 적어도 일부 주파수 대역들의 더 낮은 주파수 대역들로의 상기 변환은 상기 하나 이상의 필터들의 하나 이상의 지연 블록들을 적어도 하나의 올패스 필터로 교체하는 것을 포함하는 것인, 오디오 신호 처리 시스템.
  10. 청구항 9에 있어서,
    상기 적어도 하나의 올패스 필터는 단일 곱셈기 형태로 구성되는 적어도 하나의 필터를 포함하는 것인, 오디오 신호 처리 시스템.
  11. 청구항 9에 있어서,
    상기 적어도 하나의 올패스 필터는 상기 오디오 등화 필터의 주파수 대역들 각각에 대하여 2개의 올패스 필터들을 포함하는 것인, 오디오 신호 처리 시스템.
  12. 청구항 7에 있어서,
    상기 이퀄라이저 인터페이스에의 복수의 이퀄라이저 입력들이 실질적으로 동일한 값을 갖는 경우 상기 오디오 등화 필터는 100 Hz 내지 10 kHz 범위에서 실질적으로 평평한 주파수 응답을 갖는 것인, 오디오 신호 처리 시스템.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020097020141A 2007-03-09 2008-03-07 오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템 KR101460824B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US89407607P 2007-03-09 2007-03-09
US60/894,076 2007-03-09
PCT/US2008/056280 WO2008112571A1 (en) 2007-03-09 2008-03-07 Frequency-warped audio equalizer

Publications (2)

Publication Number Publication Date
KR20090122363A KR20090122363A (ko) 2009-11-27
KR101460824B1 true KR101460824B1 (ko) 2014-11-11

Family

ID=39759939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020141A KR101460824B1 (ko) 2007-03-09 2008-03-07 오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템

Country Status (7)

Country Link
US (2) US7764802B2 (ko)
EP (1) EP2122489B1 (ko)
JP (1) JP5399271B2 (ko)
KR (1) KR101460824B1 (ko)
CN (1) CN101918942B (ko)
HK (1) HK1151110A1 (ko)
WO (1) WO2008112571A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10848118B2 (en) 2004-08-10 2020-11-24 Bongiovi Acoustics Llc System and method for digital signal processing
US11431312B2 (en) 2004-08-10 2022-08-30 Bongiovi Acoustics Llc System and method for digital signal processing
US10158337B2 (en) 2004-08-10 2018-12-18 Bongiovi Acoustics Llc System and method for digital signal processing
US8284955B2 (en) 2006-02-07 2012-10-09 Bongiovi Acoustics Llc System and method for digital signal processing
US10848867B2 (en) 2006-02-07 2020-11-24 Bongiovi Acoustics Llc System and method for digital signal processing
US10701505B2 (en) 2006-02-07 2020-06-30 Bongiovi Acoustics Llc. System, method, and apparatus for generating and digitally processing a head related audio transfer function
US10069471B2 (en) 2006-02-07 2018-09-04 Bongiovi Acoustics Llc System and method for digital signal processing
US11202161B2 (en) 2006-02-07 2021-12-14 Bongiovi Acoustics Llc System, method, and apparatus for generating and digitally processing a head related audio transfer function
US20090252346A1 (en) * 2008-04-03 2009-10-08 Hsin-Yuan Kuo Method of processing audio files
US9197181B2 (en) * 2008-05-12 2015-11-24 Broadcom Corporation Loudness enhancement system and method
US9336785B2 (en) * 2008-05-12 2016-05-10 Broadcom Corporation Compression for speech intelligibility enhancement
US9166703B2 (en) * 2009-02-20 2015-10-20 Telefonaktiebolaget L M Ericsson (Publ) Equalizer for an optical transmission system
CN101930736B (zh) * 2009-06-24 2012-04-11 展讯通信（上海）有限公司 基于子带滤波框架的解码器的音频均衡方法
CN103181191B (zh) 2010-10-20 2016-03-09 Dts有限责任公司 立体声像加宽系统
WO2012088336A2 (en) * 2010-12-22 2012-06-28 Genaudio, Inc. Audio spatialization and environment simulation
US9823892B2 (en) 2011-08-26 2017-11-21 Dts Llc Audio adjustment system
US9661190B2 (en) 2012-05-31 2017-05-23 Dolby Laboratories Licensing Corporation Low latency and low complexity phase shift network
US9467111B2 (en) * 2012-06-29 2016-10-11 Audyssey Laboratories Operator adjustable full-bandwidth audio spectral shifting control with a simple listener interface
WO2014105857A1 (en) * 2012-12-27 2014-07-03 Dts, Inc. System and method for variable decorrelation of audio signals
US20140376726A1 (en) * 2013-02-20 2014-12-25 Max Sound Corporation Stereo headphone audio process
US9264004B2 (en) * 2013-06-12 2016-02-16 Bongiovi Acoustics Llc System and method for narrow bandwidth digital signal processing
US9883318B2 (en) 2013-06-12 2018-01-30 Bongiovi Acoustics Llc System and method for stereo field enhancement in two-channel audio systems
US9906858B2 (en) 2013-10-22 2018-02-27 Bongiovi Acoustics Llc System and method for digital signal processing
US9729984B2 (en) * 2014-01-18 2017-08-08 Microsoft Technology Licensing, Llc Dynamic calibration of an audio system
US9672834B2 (en) 2014-01-27 2017-06-06 Indian Institute Of Technology Bombay Dynamic range compression with low distortion for use in hearing aids and audio systems
DE202014101373U1 (de) * 2014-03-25 2015-06-29 Bernhard Schwede Entzerrer zur Entzerrung eines Tongemischs und Audioanlage mit einem solchen Entzerrer
US10820883B2 (en) 2014-04-16 2020-11-03 Bongiovi Acoustics Llc Noise reduction assembly for auscultation of a body
US10639000B2 (en) 2014-04-16 2020-05-05 Bongiovi Acoustics Llc Device for wide-band auscultation
US9438195B2 (en) * 2014-05-23 2016-09-06 Apple Inc. Variable equalization
JP6558629B2 (ja) * 2015-03-15 2019-08-14 有限会社シー・アンド・エス国際研究所 デジタルバンドパスフィルタ
CN106549652B (zh) * 2015-09-18 2022-01-11 杜比实验室特许公司 时域滤波中的滤波器系数更新
JP2018537910A (ja) 2015-11-16 2018-12-20 ボンジョビ アコースティックス リミテッド ライアビリティー カンパニー 表面音響変換器
US9621994B1 (en) 2015-11-16 2017-04-11 Bongiovi Acoustics Llc Surface acoustic transducer
CN105487780B (zh) * 2016-01-15 2021-03-19 腾讯科技（深圳）有限公司 控件显示方法及装置
IT201800003311A1 (it) * 2018-03-06 2019-09-06 Outline S R L Metodo e dispositivo di regolazione della risposta in frequenza di un filtro digitale
KR20200143707A (ko) 2018-04-11 2020-12-24 본지오비 어커스틱스 엘엘씨 오디오 향상 청력 보호 시스템
US10959035B2 (en) 2018-08-02 2021-03-23 Bongiovi Acoustics Llc System, method, and apparatus for generating and digitally processing a head related audio transfer function
US10394521B1 (en) * 2018-12-06 2019-08-27 Peag, LLC Speaker device with equalization tool
US10848131B1 (en) * 2019-05-29 2020-11-24 Synaptics Incorporated Low power lattice wave filter systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182042B1 (en) * 1998-07-07 2001-01-30 Creative Technology Ltd. Sound modification employing spectral warping techniques
KR20070011534A (ko) * 2004-04-23 2007-01-24 노키아 코포레이션 워핑된 처리를 이용한 디지털 오디오의 동적 범위 제어 및등화

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750044A (en) * 1972-05-22 1973-07-31 Intern Radio & Electronics Cor Graphic equalizer circuit
US4836329A (en) 1987-07-21 1989-06-06 Hughes Aircraft Company Loudspeaker system with wide dispersion baffle
US4819269A (en) 1987-07-21 1989-04-04 Hughes Aircraft Company Extended imaging split mode loudspeaker system
US4841572A (en) 1988-03-14 1989-06-20 Hughes Aircraft Company Stereo synthesizer
US4866774A (en) 1988-11-02 1989-09-12 Hughes Aircraft Company Stero enhancement and directivity servo
KR920009641B1 (ko) * 1990-08-09 1992-10-22 삼성전자 주식회사 디지탈 오디오 이퀄라이저
US5333201A (en) 1992-11-12 1994-07-26 Rocktron Corporation Multi dimensional sound circuit
US5319713A (en) 1992-11-12 1994-06-07 Rocktron Corporation Multi dimensional sound circuit
US5491685A (en) 1994-05-19 1996-02-13 Digital Pictures, Inc. System and method of digital compression and decompression using scaled quantization of variable-sized packets
US5638452A (en) 1995-04-21 1997-06-10 Rocktron Corporation Expandable multi-dimensional sound circuit
US5661808A (en) 1995-04-27 1997-08-26 Srs Labs, Inc. Stereo enhancement system
US5850453A (en) 1995-07-28 1998-12-15 Srs Labs, Inc. Acoustic correction apparatus
US5771295A (en) 1995-12-26 1998-06-23 Rocktron Corporation 5-2-5 matrix system
EP0795982B1 (de) 1996-03-11 2005-01-12 Micronas GmbH Übertragunssystem mit Quadraturmodulation
US5727074A (en) * 1996-03-25 1998-03-10 Harold A. Hildebrand Method and apparatus for digital filtering of audio signals
US5970152A (en) 1996-04-30 1999-10-19 Srs Labs, Inc. Audio enhancement system for use in a surround sound environment
US5784468A (en) 1996-10-07 1998-07-21 Srs Labs, Inc. Spatial enhancement speaker systems and methods for spatially enhanced sound reproduction
US5912976A (en) 1996-11-07 1999-06-15 Srs Labs, Inc. Multi-channel audio enhancement system for use in recording and playback and methods for providing same
JPH10256857A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 音質補正装置
US6281749B1 (en) 1997-06-17 2001-08-28 Srs Labs, Inc. Sound enhancement system
US6285767B1 (en) 1998-09-04 2001-09-04 Srs Labs, Inc. Low-frequency audio enhancement system
US6590983B1 (en) 1998-10-13 2003-07-08 Srs Labs, Inc. Apparatus and method for synthesizing pseudo-stereophonic outputs from a monophonic input
US6993480B1 (en) 1998-11-03 2006-01-31 Srs Labs, Inc. Voice intelligibility enhancement system
US6292776B1 (en) * 1999-03-12 2001-09-18 Lucent Technologies Inc. Hierarchial subband linear predictive cepstral features for HMM-based speech recognition
DE19928420A1 (de) * 1999-06-23 2000-12-28 Micronas Gmbh Verfahren zur Verarbeitung eines Audiosignals
US7031474B1 (en) 1999-10-04 2006-04-18 Srs Labs, Inc. Acoustic correction apparatus
US7277767B2 (en) 1999-12-10 2007-10-02 Srs Labs, Inc. System and method for enhanced streaming audio
US20040125962A1 (en) * 2000-04-14 2004-07-01 Markus Christoph Method and apparatus for dynamic sound optimization
JP2001326991A (ja) * 2000-05-18 2001-11-22 Victor Co Of Japan Ltd 音声処理装置
US6664460B1 (en) * 2001-01-05 2003-12-16 Harman International Industries, Incorporated System for customizing musical effects using digital signal processing techniques
US7215787B2 (en) * 2002-04-17 2007-05-08 Dirac Research Ab Digital audio precompensation
US7567675B2 (en) * 2002-06-21 2009-07-28 Audyssey Laboratories, Inc. System and method for automatic multiple listener room acoustic correction with low filter orders
EP1448022A1 (en) * 2003-02-14 2004-08-18 GN ReSound A/S Dynamic Compression in a hearing aid
WO2004079901A2 (en) * 2003-03-04 2004-09-16 Oticon A/S Digital filter and listening device
JP4699117B2 (ja) * 2005-07-11 2011-06-08 株式会社エヌ・ティ・ティ・ドコモ 信号符号化装置、信号復号化装置、信号符号化方法、及び信号復号化方法。

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182042B1 (en) * 1998-07-07 2001-01-30 Creative Technology Ltd. Sound modification employing spectral warping techniques
KR20070011534A (ko) * 2004-04-23 2007-01-24 노키아 코포레이션 워핑된 처리를 이용한 디지털 오디오의 동적 범위 제어 및등화

Also Published As

Publication number Publication date
CN101918942A (zh) 2010-12-15
JP2010521107A (ja) 2010-06-17
WO2008112571A1 (en) 2008-09-18
CN101918942B (zh) 2013-09-11
KR20090122363A (ko) 2009-11-27
US8428276B2 (en) 2013-04-23
US20080240467A1 (en) 2008-10-02
JP5399271B2 (ja) 2014-01-29
EP2122489A4 (en) 2011-01-05
EP2122489A1 (en) 2009-11-25
US20100266143A1 (en) 2010-10-21
HK1151110A1 (en) 2012-01-20
EP2122489B1 (en) 2012-06-06
US7764802B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
KR101460824B1 (ko) 오디오 등화 필터 생성 방법, 오디오 신호 처리 방법 및 시스템
Franck Efficient algorithms for arbitrary sample rate conversion with application to wave field synthesis
Liski et al. Converting series biquad filters into delayed parallel form: Application to graphic equalizers
WO2011027215A1 (en) Method and apparatus for processing audio signals
CN105992100B (zh) 一种音频均衡器预置集参数的确定方法及装置
Belloch et al. Efficient target-response interpolation for a graphic equalizer
CN110462731B (zh) 一种用于音频应用的新颖的参数均衡
JP4368917B2 (ja) 音響再生装置
CN112997511B (zh) 在音频系统中生成谐波
KR20010076265A (ko) 디지털 그래퍼메트릭 이퀄라이저
CN116709117A (zh) 用于扬声器群时延补偿的全通滤波器及其设计方法
Siiskonen Graphic equalization using frequency-warped digital filters
JP4300273B2 (ja) 音質調整装置及びこれに用いるフィルタ装置、音質調整方法、フィルタの設計方法
US11837244B2 (en) Analysis filter bank and computing procedure thereof, analysis filter bank based signal processing system and procedure suitable for real-time applications
US10812052B2 (en) Pulse code modulation passband filter and method for obtaining multiple filter passbands
Hai Application of equalizers and pitch-shifting: A Simple User-defined Musical Audio Workstation
Uncini Digital Filters for Audio Applications
Makhmudovich The Role Of Methods And Algorithms Of Sound Processing
Sushma et al. Design of Low Delay and Low complex Parallel Reconfigurable Filter bank for Hearing aid
Rao et al. Audio equalizer with fractional order Butterworth filter
CA3142163A1 (en) Low latency audio filterbank having improved frequency resolution
Darak et al. Design of Variable Bandpass Filters Using First Order Allpass Transformation And Coefficient Decimation
JP6289041B2 (ja) イコライザ
WO2003096534A1 (fr) Procede et dispositif de mise au point d'un dispositif de reglage de la qualite sonore, programme de mise au point d'un dispositif de reglage de la qualite sonore et dispositif de reglage de la qualite sonore
JPH06174767A (ja) 帯域分割装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 6