KR101455239B1 - 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법 - Google Patents

전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법 Download PDF

Info

Publication number
KR101455239B1
KR101455239B1 KR1020130042419A KR20130042419A KR101455239B1 KR 101455239 B1 KR101455239 B1 KR 101455239B1 KR 1020130042419 A KR1020130042419 A KR 1020130042419A KR 20130042419 A KR20130042419 A KR 20130042419A KR 101455239 B1 KR101455239 B1 KR 101455239B1
Authority
KR
South Korea
Prior art keywords
conductive
pattern
conductive pattern
conductivity
layer
Prior art date
Application number
KR1020130042419A
Other languages
English (en)
Inventor
안인숙
최기섭
김덕기
오대성
류대기
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020130042419A priority Critical patent/KR101455239B1/ko
Application granted granted Critical
Publication of KR101455239B1 publication Critical patent/KR101455239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법이 개시된다. 상기 전극기판은 절연 기판, 및 상기 절연 기판 상에 배치되는 전극층을 포함하고, 상기 전극층이 전도성 고분자를 포함하는 전도 패턴, 및 비전도 패턴을 포함하며, 이 때 상기 전도 패턴과 상기 비전도 패턴은 서로 동일한 층에서 일체형으로 배치된다.

Description

전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법{ELECTRODE SUBSTRATE, INPUT DEVICE AND DISPLAY COMPRISING SAME, AND PREPARATION METHOD THEREOF}
실시예들은, 전극을 포함하는 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조 방법에 관한 것이다.
현재 전도성 고분자로서 폴리아닐린(polyaniline, PAN), 폴리피롤(polypyrrol, PPy), 폴리티오펜(polythiophene, PT) 등이 널리 사용되고 있다. 이들은 중합이 쉽고, 상당히 우수한 전도성과 열적 안정성 및 산화 안정성을 가지고 있다.
이러한 전도성 고분자들은 전기적 특성을 이용해 이차전지의 전극, 전자파 차폐용 소재, 유연성 전극, 대전방지용 소재, 부식 방지용 코팅재 등 여러 용도로의 응용 가능성이 제안되고 있으나, 가공상의 난점, 열적 및 대기 불안정성, 내환경성의 문제, 가격 문제 등으로 인해서 활발하게 상업화되지 못하고 있는 실정이다.
그러나 최근 먼지부착 방지재 및 대전방지 코팅재의 부상과 함께 전자파 차폐에 관한 규격이 강화됨에 따라, 전도성 고분자들이 여러 전자기기들의 전자파 차폐용 코팅재로서 주목을 받기 시작하였다.
특히, 전도성 고분자가 브라운관 유리 표면의 전도성 코팅재로 주목받기 시작한 것은 폴리티오펜계 전도성 고분자인 폴리에틸렌디옥시티오펜(polyethylene dioxythiophene, PEDT)이 알려지면서부터이다. 상기 전도성 고분자는 폴리아닐린계 및 폴리피롤계 고분자뿐만 아니라 그 외의 폴리티오펜계 전도성 고분자와 대비하여 우수한 투명도를 나타낸다.
상기 폴리티오펜계 전도성 고분자는 통상적으로 폴리에틸렌디옥시티오펜, 구체적으로는 폴리스틸렌술포네이트가 도핑된 폴리에틸렌디옥시티오펜일 수 있으며, 이러한 수분산 폴리에틸렌디옥시티오펜의 예로는 현재 판매중인 헤라우스(Heraeus)사의 클레비오스(CleviosTM) P가 대표적이다. 그러나, 이와 같은 전도성 고분자 용액을 이용한 고분자막을 사용함에 있어서, 정밀한 패턴의 현상이 가능하고 현상 후 패턴이 잘 보이지 않는 전도성 고분자막에 대한 요구가 지속되고 있다.
이에 본 발명자들은 염소계 화합물을 포함하는 산화제가 전도성 고분자막에 대하여 우수한 산화 능력을 나타내고, 이를 이용하여 포토 리소그래피법으로 전도성 고분자 막을 패터닝하면 패턴의 비시인성이 향상된다는 것을 발견함으로써 본 발명을 완성하였다.
실시예들은 패턴의 비시인성이 우수하면서 제조가 용이한 전극 기판을 제공하고자 한다. 또한, 실시예들은 상기 전극 기판을 포함하는 입력 장치 및 표시 장치, 및 상기 전극 기판의 제조방법을 제공하고자 한다.
일 실시예에 따르면, 절연 기판, 및 상기 절연 기판 상에 배치되는 전극층을 포함하고, 상기 전극층이 전도성 고분자를 포함하는 전도 패턴, 및 비전도 패턴을 포함하며, 이 때 상기 전도 패턴과 상기 비전도 패턴은 서로 동일한 층에서 일체형으로 배치되는, 전극 기판을 제공한다.
일 실시예에 따르면, 상기 전극 기판을 포함하는 입력 장치를 제공한다.
일 실시예에 따르면, 상기 전극 기판을 포함하는 표시 장치를 제공한다.
일 실시예에 따르면, (a) 절연 기판 상에 전도성 고분자를 코팅하는 단계; 및 (b) 상기 코팅된 전도성 고분자의 일부의 전도성을 감소시켜 상기 절연 기판 상에 전극층을 형성하는 단계를 포함하고, 이 때, 상기 전극층이 상기 전도성 고분자를 포함하는 전도 패턴, 및 전도성이 감소된 전도성 고분자를 포함하는 비전도 패턴을 포함하는, 전극 기판의 제조 방법을 제공한다.
일 실시예에 따르면, 염소계 화합물 및 용매를 포함하고, 상기 염소계 화합물을 약 0.5 내지 50 wt%의 양으로 함유하는, 전도성 고분자의 전도성 저감제를 제공한다.
실시예에 따른 전극 기판은 전도층의 일부의 전도성을 감소시켜 비전도 패턴을 형성할 수 있다. 이에 따라서, 전도 패턴 및 비전도 패턴 사이에 단차가 거의 형성되지 않고, 광학적인 차이도가 거의 발생되지 않는다. 이에 따라서, 실시예에 따른 전극 기판은 패턴의 비시인성 및 광학적 균일도가 우수할 수 있다. 따라서, 실시예에 따른 입력 장치 및 표시 장치는 향상된 화질을 가지고, 영상의 왜곡을 최소화할 수 있다.
도 1 내지 4는 실시예에 따른 전극 기판을 제조하는 단계별로 단면도를 도시한 것이다.
도 5는 일 실시예에 따른 터치 패널형 입력 장치를 도시한 단면도이다.
도 6은 일 실시예에 따른 표시 장치를 도시한 단면도이다.
실시예의 설명에 있어서, 각 기판, 패턴, 전극, 층 등이 각 기판, 패턴, 전극, 층 등의 "상(on)"에 또는 "하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상/하 또는 상부/하부에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기와 다를 수 있다.
전극 기판 및 이의 제조방법
도 1 내지 4는 실시예에 따른 전극 기판을 제조하는 단계별로 단면도를 도시한 것이다.
먼저, 절연 기판 상에 전도성 고분자를 코팅하는 단계가 수행된다.
도 1을 참조하면, 절연 기판(100) 상에 전도성 고분자가 코팅되어, 전도층(201)이 형성된다.
상기 절연 기판(100)은 절연체이다. 상기 절연 기판(100)은 투명할 수 있다. 상기 절연 기판(100)은 유연(flexible)할 수 있다. 이와 다르게는, 상기 절연 기판(100)은 단단(rigid)할 수 있다.
상기 절연 기판(100)은 고분자 필름을 포함할 수 있다. 더 자세하게는, 상기 절연 기판(100)은 폴리에틸렌테레프탈레이트 필름, 폴리비닐클로라이드 필름, 폴리에틸렌나프탈레이트 필름 등을 포함할 수 있다.
또한, 상기 절연 기판(100)은 투명 재질의 기판일 수 있으며, 예를 들어, 유리, 무연신 폴리프로필렌(casting polypropylene, CPP), 폴리카보네이트 및 아크릴 수지로 이루어진 군에서 선택되는 재질의 기판일 수 있다.
상기 전도성 고분자는 전도성을 가지는 고분자이다. 자세하게는, 상기 전도성 고분자의 예로서는 폴리티오펜계, 폴리아닐린계, 폴리피롤계 전도성 고분자 등을 들 수 있다. 더 자세하게는, 상기 전도성 고분자는 폴리티오펜계 전도성 고분자일 수 있다.
상기 전도성 고분자는 용매와 함께 전도성 고분자 용액을 형성하여, 상기 용액 형태로 상기 절연 기판(100) 상에 코팅될 수 있다. 이후, 상기 용매가 제거되고, 상기 절연 기판(100) 상에 상기 전도층(201)이 형성된다.
상기 전도성 고분자 용액에 함유되는 용매는, 알코올계 유기 용매 및/또는 아마이드계 용매를 포함할 수 있다. 또한, 상기 전도성 고분자 용액은 결합제(binder)를 더 포함할 수 있다. 상기 결합제의 예로서는 폴리에스터계 수지, 폴리우레탄계 수지, 폴리아크릴계 수지, 알콕시 실란, 또는 이들의 혼합물을 들 수 있다.
상기 알코올계 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. 또한, 상기 아마이드계 용매는 포름아마이드, N-메틸포름아마이드, N,N-디메틸포름아마이드, 아세트아마이드, N-메틸아세트아마이드, N-메틸피롤리돈 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
또한, 상기 결합제로 사용되는 폴리에스터 및 폴리우레탄은 통상적으로 당업계에서 사용되는 것이면 모두 가능하고, 상기 알콕시 실란은 삼관능성 또는 사관능성의 알콕시 실란 화합물이 바람직하며, 더욱 바람직하게는 트리메톡시실란 및/또는 테트라에톡시실란을 사용할 수 있다.
상기 전도성 고분자는 폴리티오펜계, 폴리아닐린계 또는 폴리피롤계 전도성 고분자, 바람직하게는 폴리티오펜계 전도성 고분자, 보다 바람직하게는 폴리에틸렌디옥시티오펜(PEDT)계 전도성 고분자, 가장 바람직하게는 폴리스틸렌설포네이트가 도핑된 폴리에틸렌디옥시티오펜일 수 있다.
상기 전도성 고분자 용액의 도포 방법은 당업계에 알려진 방법에 의해 수행될 수 있다. 예를 들어, 바(bar) 코팅, 롤 코팅, 플로우 코팅, 딥 코팅, 스핀 코팅 등이 사용될 수 있다. 이후의 건조 공정은 100 내지 145 ℃의 온도에서 1 내지 10 분 동안 수행될 수 있다. 상기 도포 및 건조에 의해 제조된 전도층(201)의 두께는 약 1 내지 5 ㎛일 수 있다.
일 실시예에 따르면, 상기 전도성 고분자 용액(예를 들면, 폴리티오펜계 전도성 고분자 용액)을 투명한 기재(예를 들면, 폴리에틸렌테레프탈레이트 필름) 상에 바 코팅법으로 도포할 수 있다. 이후, 상기 코팅된 전도성 고분자 용액을 약 125℃의 온도의 오븐에서 약 5분 동안 건조할 수 있다. 이에 따라서, 상기 절연 기판(100) 상에 두께 약 5㎛ 이하의 두께를 갖는 폴리티오펜계 전도성 고분자를 포함하는 전도층(201)이 형성될 수 있다.
다음으로, 앞서 코팅된 전도성 고분자의 일부의 전도성을 감소시켜 상기 절연 기판 상에 전극층을 형성하는 단계가 수행된다. 일례로, 본 단계는 상기 코팅된 전도성 고분자의 일부에 염소계 화합물을 반응시킴으로써 전도성을 감소시키는 단계를 포함할 수 있다. 또한, 다른 예로서 본 단계는 상기 코팅된 전도성 고분자 상에 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 통하여 상기 코팅된 전도성 고분자에 상기 염소계 화합물을 반응시키는 단계를 포함하여 수행될 수 있다. 상기 반응은, 전도성 고분자에 염소계 화합물을 도포 또는 분사하거나, 전도성 고분자를 염소계 화합물에 침지시킴으로써 수행될 수 있다. 또한, 다른 예로서 본 단계는 상기 코팅된 전도성 고분자의 일부를 산화시켜 전도성을 감소시키는 단계를 포함하여 수행될 수 있다.
도 2를 참조하면, 상기 전도층(201) 상에 마스크 패턴(300)이 형성된다. 상기 마스크 패턴(300)은 상기 전도층(201)의 일부를 노출시키고, 상기 전도층(201)의 나머지 일부를 덮는다. 즉, 상기 마스크 패턴(300)은 상기 전도층(201)의 일부를 노출시키는 오픈 영역 및 상기 전도층(201)의 다른 일부를 커버하는 커버 영역을 포함한다.
상기 마스크 패턴(300)은 포토리소그래피 공정에 의해서 형성될 수 있다.
구체적으로, 먼저 상기 전도층(201) 상에 포토레지스트층이 형성된다. 상기 포토레지스트층의 두께는 약 0.5 내지 10 ㎛일 수 있다. 상기 포토레지스트층은 포지티브 포토레지스트 수지 또는 네거티브 포토레지스트 수지를 포함할 수 있다. 상기 포티지브 포토레지스트 수지는 광이 조사된 부위가 현상액에 의해 에칭되는 수지이고, 상기 네거티브 포토레지스트 수지는 광을 받지 않는 부위가 현상액에 의해 에칭되는 수지이다.
상기 포토레지스트층이 형성된 후, 남아 있는 유기 용매를 제거하기 위하여, 소프트 베이크 공정이 진행될 수 있다. 이에 따라, 잔류 용매로 인한 오염이 방지되고, 상기 포토레지스트층의 반응 특성이 일정하게 유지될 수 있다. 상기 소프트 베이크 공정은 약 60 내지 140 ℃의 온도에서 진행될 수 있다.
이후, 상기 포토레지스트층은 노광 및 현상 공정을 거치고, 그 결과 상기 전도층(201) 상에 마스크 패턴(300)이 형성된다.
상기 현상 공정은 다음과 같이 진행된다. 상기 포토레지스트층에 선택적으로 광이 조사된다. 이에 따라서, 상기 포토레지스트층 중, 광이 조사된 부분의 화학적 성질이 변하게 된다. 이후, 상기 포토레지스트층에 현상액이 분사되고, 상기 광이 조사된 부분이 제거되거나 또는 상기 광이 조사되지 않는 부분이 제거된다.
상기 현상액은 통상적으로 사용되는 알칼리(예를 들면, 수산화테트라알킬암모늄, 수산화나트륨 또는 수산화칼륨, 탄산나트륨) 수용액일 수 있다. 또한, 상기 현상 공정 후, 약 80 내지 180 ℃의 가열 온도로 진행되는 하드 베이크 공정이 진행될 수 있다.
이와 같이, 상기 포토레지스트층 중, 원하는 부분이 제거되어, 상기 마스크 패턴(300)이 형성된다.
도 3을 참조하면, 상기 마스크 패턴(300)을 통하여 상기 전도층(201)의 일부에 전도성 저감제(500)가 적용된다. 즉, 상기 전도성 저감제(500)는 상기 마스크 패턴(300)을 통하여, 상기 전도층(201)에 선택적으로 적용될 수 있다. 더 자세하게는, 상기 전도층(201)은 상기 마스크 패턴(300)과 함께 상기 전도성 저감제(500)에 침지될 수 있다. 또는, 상기 마스크 패턴(300)을 통하여 전도층(201)에 전도성 저감제(500)를 도포 또는 분사할 수 있다.
상기 전도성 저감제(500)는 산화제일 수 있다. 더 자세하게는, 상기 전도성 저감제(500)는 상기 전도층(201)의 일부를 산화시킬 수 있다. 이에 따라서, 상기 전도성 저감제(500)는 상기 전도층(201)에 포함된 전도성 고분자의 일부를 산화시켜서, 상기 전도층(201)의 일부의 전도성을 감소시킬 수 있다. 특히, 상기 전도성 저감제(500)는 상기 전도층(201)에 포함된 전도성 고분자의 공액이중결합(conjugate double bond) 구조를 화학적으로 변경시켜서, 상기 전도성 고분자의 전도성을 현저히 감소시킬 수 있다.
또한, 상기 전도성 저감제(500)는 상기 전도층(201)의 일부의 전기적인 특성을 변화시킬 뿐, 상기 전도층(201)을 거의 식각하지 않을 수 있다. 즉, 상기 전도성 저감제(500)는 상기 전도층(201)의 일부의 전도성을 감소시키되, 상기 전도층(201)의 일부를 거의 제거하지 않을 수 있다.
상기 전도성 저감제(500)는 염소계 화합물을 포함할 수 있다. 자세하게는, 상기 염소계 화합물은 이소시아누르산(isocyanuric acid)의 염화물을 포함할 수 있다. 더 자세하게는, 상기 염소계 화합물은 이소시아누르산의 염화물의 금속염일 수 있다.
또한, 상기 염소계 화합물은 Ⅰ족 금속을 포함할 수 있다. 더 자세하게는, 상기 염소계 화합물은 Ⅰ족 금속의 염일 수 있다. 더 자세하게는, 상기 Ⅰ족 금속은 나트륨일 수 있다.
더 자세하게는, 상기 염소계 화합물은 이염화이소시아누르산나트륨(sodium dichloroisocyanurate, C3Cl2N3NaO3), 차아염소산나트륨(sodium hypochlorite, NaOCl) 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
상기 전도성 저감제(500)는 용매를 포함할 수 있다. 이 경우 상기 염소계 화합물은 상기 전도성 저감제 총 중량을 기준으로, 약 0.5 내지 50 wt%의 양으로 포함될 수 있다. 더 자세하게는, 상기 염소계 화합물은 상기 전도성 저감제의 총량을 기준으로, 약 1 내지 50 wt%의 양으로 포함될 수 있다. 더 자세하게는, 상기 염소계 화합물은 상기 전도성 저감제의 총량을 기준으로, 약 25 내지 48 wt%의 양으로 포함될 수 있다.
상기 염소계 화합물의 농도가 너무 높은 경우, 상기 전도성 저감제(500)의 안정성이 낮아질 수 있다. 즉, 상기 염소계 화합물의 농도가 약 50wt%를 초과하는 경우, 상기 염소계 화합물이 응집되어 전도성 저감 효과가 감소될 수 있다.
또한, 상기 염소계 화합물의 농도가 너무 낮은 경우, 상기 전도성 저감제(500)의 반응성(산화력)이 낮아져 전도성 저감 효과가 감소될 수 있다.
상기 전도성 저감제(500)에 포함되는 용매로는 특별히 제한되지는 않지만, 증류수가 바람직하다.
상기 전도성 저감제(500)의 온도는 약 10 내지 80 ℃, 바람직하게는 약 20 내지 60 ℃일 수 있다. 또한, 상기 전도성 저감제(500)에 상기 전도층(201)이 적용되는 시간은 약 0.1 내지 30 분, 바람직하게는 약 0.3 내지 20 분일 수 있다.
상기 전도성 저감 공정에 의해서, 상기 전도층(201)의 일부는 전도성이 현저히 감소된다. 이에 따라, 상기 전도층(201) 중, 상기 마스크 패턴(300)에 의해서 노출된 부분은 비전도 패턴(220)을 형성한다. 즉, 상기 전도층(201) 중, 전도성이 현저히 감소된 부분이 상기 비전도 패턴(220)이다. 다시 말해, 상기 비전도 패턴(220)은 상기 전도성 고분자가 산화되어 형성되는 고분자를 포함할 수 있다.
또한, 상기 전도층(201)의 다른 일부는 상기 마스크 패턴(300)에 의해서 보호되고, 전도성이 감소되지 않는다. 이에 따라서, 상기 전도층(201) 중, 상기 전도성이 감소되지 않는 부분은 전도 패턴(210)을 형성한다. 즉, 상기 전도층(201)의 다른 일부는 상기 전도 패턴(210)이다.
이에 따라서, 상기 전도 패턴(210) 및 상기 비전도 패턴(220)을 포함하는 전극층(200)이 형성된다. 즉, 상기 전극층(200)은 상기 전도층(201)의 일부의 전기적인 특성이 변화되어 형성된다.
상기 전도 패턴(210) 및 상기 비전도 패턴(220)은 서로 일체로 형성된다. 즉, 상기 전도 패턴(210) 및 상기 비전도 패턴(220) 사이에 전기적인 경계만이 존재하고, 상기 전도 패턴(210) 및 상기 비전도 패턴(220) 사이에 기계적 계면이 존재하지 않을 수 있다.
또한, 상기 전도 패턴(210) 및 상기 비전도 패턴(220) 사이의 광학적 특성의 차이는 거의 없을 수 있다. 즉, 상기 전도 패턴(210) 및 상기 비전도 패턴(220) 사이의 광 투과도 차이는 약 0.0001 내지 0.1 %일 수 있다. 또한, 상기 전도 패턴(210) 및 비전도 패턴(220) 사이의 굴절율의 차이는 약 0.0001 내지 0.01일 수 있다.
상기 전도 패턴(210)과 상기 비전도 패턴(220)의 전기 전도도는 현저히 차이난다. 예를 들어, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전기전도도의 약 10배 이상일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전도도의 약 100배 이상일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전도도의 약 1000배 이상일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전도도의 약 106배 이상일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전도도의 약 1010배 이상일 수 있다. 아울러, 상기 전도 패턴(210)의 전도도는 상기 비전도 패턴(220)의 전도도의 약 1020배 이하일 수 있다. 이와 같이, 상기 전도 패턴(210)은 전도체이고, 상기 비전도 패턴(220)은 절연체일 수 있다.
상기 전도 패턴(210)의 전기 전도도는 약 100 내지 10000 S/㎝일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 전도도는 약 500 내지 3000 S/㎝일 수 있다. 또한, 상기 전도 패턴(210)의 표면 저항은 약 10 내지 5000 Ω/sq일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 표면 저항은 약 50 내지 1000 Ω/sq일 수 있다. 더 자세하게는, 상기 전도 패턴(210)의 표면 저항은 약 100 내지 500 Ω/sq일 수 있다.
상기 비전도 패턴(220)의 전기 전도도는 약 10-5 내지 10-15 S/㎝일 수 있다. 더 자세하게는, 상기 비전도 패턴(220)의 전도도는 약 10-7 내지 10-9 S/㎝일 수 있다. 상기 비전도 패턴(220)의 표면 저항은 약 1012 Ω/sq 이상일 수 있다. 더 자세하게는, 상기 비전도 패턴(220)의 표면 저항은 약 1012 내지 1020 Ω/sq일 수 있다. 더 자세하게는, 상기 비전도 패턴(220)의 표면 저항은 약 1013 내지 1020 Ω/sq일 수 있다.
상기 전도 패턴(210) 및 상기 비전도 패턴(220)은 서로 동일한 층에 배치된다. 더 자세하게는, 상기 전도 패턴(210) 및 상기 비전도 패턴(220)의 표면이 서로 동일한 평면에 배치될 수 있다.
예를 들어, 상기 전도 패턴(210) 및 상기 비전도 패턴(220)의 하면이 서로 동일한 평면에 배치될 수 있다. 또한, 상기 비전도 패턴(220)은 거의 식각되지 않으므로, 상기 전도 패턴(210) 및 상기 비전도 패턴(220)의 상면도 서로 동일한 평면에 배치될 수 있다. 즉, 상기 비전도 패턴(220) 및 상기 전도 패턴(210) 사이에 높이 단차가 거의 형성되지 않을 수 있다.
이에 따라서, 상기 전극층(200) 상의 패턴은 향상된 비시인성을 가질 수 있다. 즉, 상기 전도 패턴(210) 및 상기 비전도 패턴(220) 사이의 광학적 경계가 거의 없기 때문에, 상기 전극층(200)은 향상된 광 균일도를 가질 수 있다.
도 4를 참조하면, 상기 마스크 패턴은 제거된다. 상기 마스크 패턴은 박리 공정을 통하여 제거될 수 있다. 이 때, 상기 박리액은 용매, 아민 화합물 및 암모늄염을 포함할 수 있다. 이어, 증류수 등을 통하여, 상기 전극층(200)은 세정될 수 있다.
상기 박리액에 사용되는 용매의 예로는 디메틸술폭사이드, 탄산에틸렌, 또는 이들의 혼합물을 들 수 있으며, 아민 화합물의 예로는 N-메틸피롤리돈, N,N-디메틸포름아마이드, 아세트아마이드, N-메틸아세트아마이드, 또는 이들의 혼합물을 들 수 있다.
이상의 제조 방법에서, 현상 공정 또는 박리 공정은 현상액 또는 박리액의 도포, 분사, 또는 침지 방식으로 수행될 수 있으나, 이에 한정되는 것은 아니다.
입력 장치 및 표시 장치
도 5는 일 실시예에 따른 터치 패널형 입력 장치의 단면도를 도시한 것이다. 본 터치 패널형 입력 장치에 대한 설명은 앞서 설명한 전극 기판에 대한 설명을 참조할 수 있다. 즉, 앞서의 전극 기판에 대한 설명은 본 터치 패널형 입력 장치에 대한 설명에 실질적으로 사용될 수 있다.
도 5를 참조하면, 실시예에 따른 터치 패널형 입력 장치는 상부 기판(11) 및 하부 기판(12)을 포함한다.
상기 상부 기판(11) 및 상기 하부 기판(12)은 서로 대향된다. 또한, 상기 상부 기판(11) 및 상기 하부 기판(12)은 서로 소정의 간격으로 이격될 수 있다. 또한, 상기 상부 기판(11) 및 상기 하부 기판(12) 사이에 스페이서(도 5에는 도시되지 않음)가 배치될 수 있다. 상기 스페이서는 상기 상부 기판(11) 및 상기 하부 기판(12)을 소정의 간격으로 서로 이격시킬 수 있다.
상기 상부 기판(11)은 제 1 절연 기판(101) 및 제 1 전극층(202)을 포함한다. 상기 제 1 전극층(202)은 상기 제 1 절연 기판(101) 하에 배치된다.
상기 제 1 절연 기판(101)은 앞서 설명된 전극 기판의 절연 기판(100)과 실질적으로 동일한 구성을 가질 수 있다. 또한, 상기 제 1 전극층(202)은 앞서 설명된 전극층(200)과 실질적으로 동일한 구성을 가질 수 있다.
상기 하부 기판(12)은 제 2 절연 기판(102) 및 제 2 전극층(203)을 포함한다. 상기 제 2 전극층(203)은 상기 제 2 절연 기판(102) 상에 배치된다.
상기 제 2 절연 기판(102)은 앞서 설명된 전극 기판의 절연 기판(100)과 실질적으로 동일한 구성을 가질 수 있다. 또한, 상기 제 2 전극층(203)은 앞서 설명된 전극층(200)과 실질적으로 동일한 구성을 가질 수 있다.
상기 제 1 전극층(202) 및 상기 제 2 전극층(203)은 서로 대향된다. 또한, 상기 제 1 전극층(202) 및 상기 제 2 전극층(203)은 서로 소정의 간격으로 이격될 수 있다.
상기 상부 기판(11) 및 상기 하부 기판(12)은 외부의 압력에 의해서, 서로 접촉될 수 있다. 이때, 상기 제 1 전극층(202) 및 상기 제 2 전극층(203)이 서로 접촉될 수 있다. 이에 따라서, 상기 제 1 전극층(202) 및 상기 제 2 전극층(203)으로 전류가 흐를 수 있다. 이 때, 상기 제 1 전극층(202) 및 상기 제 2 전극층(203)이 접촉되는 위치에 따라서, 전체적인 저항이 달라질 수 있다. 이와 같은 저항값의 차이에 의해서, 상기 상부 기판(11) 표면에 접촉되는 위치가 산출될 수 있다.
본 실시예에 따른 터치 패널형 입력 장치는 패턴의 비시인성이 향상된 전극층들(202, 203)을 포함한다. 이에 따라서, 본 실시예에 따른 터치 패널형 입력 장치는 표시 장치 등의 영상이 표시되는 면에 적용될 때, 영상의 왜곡을 방지할 수 있다.
도 6은 일 실시예에 따른 표시 장치의 단면도를 도시한 것이다. 본 표시 장치에 대한 설명은 앞서 설명한 전극 기판에 대한 설명을 참조할 수 있다. 즉, 앞서의 전극 기판에 대한 설명은 본 표시 장치에 대한 설명에 실질적으로 사용될 수 있다.
도 6을 참조하면, 실시예에 따른 표시장치는 전면 기판(103), 제 3 전극층(204), 발광층(400) 및 제 4 전극층(205)을 포함한다.
상기 전면 기판(103)은 앞서 설명된 전극 기판의 절연 기판(100)과 실질적으로 동일할 수 있다. 상기 전면 기판(103)을 통하여 상 방향으로 영상이 표시될 수 있다.
상기 제 3 전극층(204)은 상기 전면 기판(103) 하에 배치된다. 상기 제 3 전극층(204)은 앞서 설명된 전극층(200)과 실질적으로 동일할 수 있다.
상기 발광층(400)은 유기 발광층을 포함할 수 있다. 또한, 상기 발광층(400)은 전자 수송층 및 정공 수송층을 더 포함할 수 있다. 상기 발광층(400)은 호스트 및 호스트에 도핑되는 도펀트를 포함할 수 있다. 상기 호스트로 사용되는 물질의 예로서는 카바졸계 또는 안트라센계 유기 물질 등을 들 수 있다. 상기 도펀트로 사용되는 물질의 예로서는 청색, 녹색 또는 적색의 형광 물질 또는 인광 물질 등을 들 수 있다. 이와 다르게는, 상기 발광층(400)은 무기계 발광 물질을 포함할 수 있다.
상기 제 4 전극층(205)은 상기 발광층(400) 하에 배치된다. 즉, 상기 발광층(400)은 상기 제 3 전극층(204)과 상기 제 4 전극층(205) 사이에 샌드위치 형태로 적층된다. 상기 제 3 전극층(204) 및 상기 제 4 전극층(205)을 통하여 상기 발광층(400)에 전류가 공급되고, 그 결과 상기 발광층(400)이 영상을 표시할 수 있다.
본 실시예에 따른 표시 장치는 패턴의 비시인성이 향상된 전극층(200)을 포함한다. 이에 따라서, 본 실시예에 따른 표시 장치는 영상의 왜곡을 방지할 수 있고, 향상된 화질을 가질 수 있다.
본 실시예에 따른 전극 기판은, 도 5 및 6에 한정되지 않고, 다양한 터치 패널형 입력 장치 및 다양한 표시 장치에 적용될 수 있다. 또한, 본 실시예에 따른 전극 기판은 전자파 차폐 필름, 광발광(EL) 전극 필름, 디스플레이용 투명전극 필름, TV 브라운관 표면 및 컴퓨터 모니터의 전자파 차폐층, 전기전자 기기에 사용되는 터치 패널용 전도성 필름 등에 이용될 수 있다.
이하 보다 구체적인 실시예를 통해 본 발명을 설명한다.
실시예 1 내지 4 및 비교예 1 내지 7
단계 (1): 전도성 저감제의 제조
하기 표 1에 기재된 각각의 화합물을 증류수에 첨가하여 해당 고형분 함량을 갖는 각각의 전도성 저감제를 제조하였다.
단계 (2): 전도층의 형성
폴리스틸렌술포네이트가 도핑된 폴리에틸렌디옥시티오펜, 메탄올, 프로판올, N-메틸아세트아마이드 및 트리메톡시실란을 포함하는 전도성 고분자 용액을 제조하였다. 제조된 전도성 고분자 용액을 폴리에틸렌테레프탈레이트 필름에 도포한 후, 약 125℃의 오븐에서 약 5분간 건조하여 전도층을 형성하였다. 형성된 전도층의 두께는 약 5㎛이었으며, 전도도는 약 1000 S/㎝이었다.
단계 (3): 패턴의 형성
단계 (2)에서 얻은 전도층에, 앞서의 단계 (1)에서 제조한 전도성 저감제를 이용하여 포토리소그래피법으로 패터닝하였다. 구체적으로, 전도층 위에 레지스트를 2~4㎛ 정도의 두께로 도포하고, 120℃의 가열 온도에서 소프트 베이크를 수행하였다. 마스크를 사용하여 레지스트를 선택적으로 노광하고, 현상액을 이용하여 변성된 부분의 레지스트를 제거한 뒤, 140℃의 가열 온도에서 하드 베이크함으로써, 전도층 상에 마스크 패턴을 형성하였다. 이를 앞서 제조한 전도성 저감제에 침지시킴으로써, 마스크 패턴에 의해 가려지지 않고 노출된 부분의 전도성을 저감시켰다. 그 결과, 전도 패턴과 비전도 패턴을 갖는 전극층이 형성되었고, 이후 마스크 패턴을 제거한 뒤 증류수로 세정하였다.
시험예
시험 (1): 전도성 저감제의 반응성
상기 실시예 및 비교예에서 각각 사용된 전도성 저감제의 반응성을 평가하였다. 구체적으로, 상기 실시예 및 비교예의 단계 (3)에서 전도성 저감제와 반응하는 전극 기판의 표면을 고저항 측정기(Trustat worksurface tester ST-3, SIMCO사)로 측정하여, 표면 저항이 1013Ω/□ 이상의 절연성을 확보하는데 소요되는 시간에 따라, 다음과 같은 범주로 분류하였다:
○ : 20분 미만, △ : 20분 이상 30분 미만, X : 30분 이상
시험 (2): 전도성 저감제의 안정성
실시예 및 비교예 단계 (1)에서 사용된 각각의 전도성 저감제를 상온에서 5일 동안 방치시킨 후, 응집되는 정도에 따라서 안정성을 평가하였다. 즉, 응집이 발생되지 않을 경우 양호로 평가하고, 응집이 발생될 경우 불량으로 평가하였다. 다만, 하기 표 1에서 반응성이 낮게 측정된 전도성 저감제에 대해서는 안정성을 평가하지 않았다.
시험 (3): 패턴의 비시인성
상기 실시예 및 비교예에서 최종 제조된 전극 기판에 형성된 패턴의 비시인성을 색도의 차이로 평가하였다. 즉, 전도성 저감제에 노출된 비전도 패턴 및 노출되지 않은 전도 패턴에 대해 각각 550nm 파장에서의 투과광에 대한 b* 값을 UV 분광계(UV spectrometer, CM-3500d, Minolta사)를 이용하여 측정하여, 이들 간의 b* 차이에 따라 다음과 같은 범주로 분류하여 평가하였다.
△b* ≤ 1.5 : 양호(패턴이 잘 보이지 않음)
△b* > 1.5 : 불량(패턴이 잘 보임)
다만, 하기 표 1에서 반응성이 낮게 측정된 전도성 저감제에 대해서는 패턴의 비시인성을 평가하지 않았다.
또한, 전도성 저감 공정이 끝나고 난 후에, 전도 패턴의 표면 저항값은 변하지 않은 것으로 확인되었다. 즉, 상기 전도성 저감제와 반응되지 않는 부분은 처음 제조된 전도층과 동일한 표면 저항을 가졌다.
상기와 같은 방법으로 시험된 전도성 저감제의 반응성과 안정성, 및 패턴의 비시인성 평가 결과를 하기 표 1에 정리하였다.
전도성 저감제 조성 전도성 저감제 평가 패턴의
비시인성
조성 고형분 성분 중량% 반응성 안정성
실시예 1 C3Cl2N3NaO3 30 ○ 양호 양호
실시예 2 C3Cl2N3NaO3 40 ○ 양호 양호
실시예 3 C3Cl2N3NaO3 45 ○ 양호 양호
실시예 4 NaOCl 25 ○ 양호 양호
비교예 1 (NH4)2Ce(NO3)6 35 ○ 양호 불량
비교예 2 NaClO3 40 X - -
비교예 3 Na2SO3 25 X - -
비교예 4 KMnO4 35 X - -
비교예 5 Ce(SO4)2 30 X - -
비교예 6 NaHSO3 45 X - -
비교예 7 C3Cl2N3NaO3 55 ○ 불량 양호
비교예 8 C3Cl2N3NaO3 65 ○ 불량 양호
비교예 9 C3Cl2N3NaO3 80 ○ 불량 양호

C3Cl2N3NaO3: 이염화이소시아누르산나트륨(sodium dichloroisocyanurate, Aldrich사)
(NH4)2Ce(NO3)6: 질산암모늄세륨(ammonium cerium nitrate, Aldrich사)
NaOCl: 차아염소산나트륨(sodium hypochlorite, Aldrich사)
NaClO3: 염소산나트륨(sodium chlorate, Aldrich사)
Na2SO3: 아황산나트륨(sodium sulfite, Aldrich사)
KMnO4: 과망간산칼륨(potassium permanganate, Aldrich사)
Ce(SO4)2: 황산세륨(cerium sulfate, Aldrich사)
NaHSO3: 아황산수소나트륨(sodium bisulfite, Aldrich사)
용매 : 증류수
상기 표 1에서 보듯이, 본 발명의 실시예 1 내지 4와 같은 염소계 전도성 저감제를 적정량 사용할 경우, 전도성 저감제의 반응성과 안정성 뿐만 아니라 패턴의 비시인성 측면에서도 우수하였다.
반면, 비교예 1과 같이 종래의 전도성 저감 공정에 사용된 질산암모늄세륨 함유 산화제를 이용하면 비시인성이 불량한 것을 알 수 있었다. 또한, 비교예 2 내지 6에서와 같은 산화제를 사용하게 되면 전도성 고분자 필름을 침지시에 20분이 지나도 반응이 일어나지 않음을 확인할 수 있었다. 뿐만 아니라, 염소계 산화제를 포함한다고 해도 비교예 7 내지 9와 같이 50중량% 이상의 과량으로 포함하는 전도성 저감제는 안정성이 불량한 것을 알 수 있었다.
이상의 실시예들에서 설명된 특징, 구조, 효과 등은 본 발명의 하나 이상의 실시예로서 예시될 수 있으며, 이들이 반드시 하나의 실시예에 모두 포함되도록 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
아울러, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 절연 기판, 101: 제1 절연 기판, 102: 제2 절연 기판,
200: 전극층, 201: 전도층, 202: 제1 전극층,
203: 제2 전극층, 204: 제3 전극층, 205: 제4 전극층,
210: 전도 패턴, 220: 비전도 패턴, 300: 마스크 패턴
400: 발광층 500: 전도성 저감제

Claims (19)

  1. 절연 기판, 및 상기 절연 기판 상에 배치되는 전극층을 포함하고,
    상기 전극층이 전도성 고분자를 포함하는 전도 패턴, 및 비전도 패턴을 포함하며, 이 때 상기 전도 패턴과 상기 비전도 패턴은 서로 동일한 층에서 일체형으로 배치되고, 상기 전도 패턴 및 상기 비전도 패턴의 550nm 파장에서의 투과광에 대한 b* 값의 차이(△b*)가 1.5 이하인, 전극 기판.
  2. 제 1 항에 있어서,
    상기 비전도 패턴이, 상기 전도성 고분자가 산화되어 형성되는 고분자를 포함하는, 전극 기판.
  3. 제 1 항에 있어서,
    상기 전도 패턴의 표면 및 상기 비전도 패턴의 표면이 서로 동일한 평면에 배치되는, 전극 기판.
  4. 제 1 항에 있어서,
    상기 전도 패턴의 전기 전도도가 상기 비전도 패턴의 전기 전도도의 1000배 이상인, 전극 기판.
  5. 제 4 항에 있어서,
    상기 전도 패턴의 전기 전도도가 상기 비전도 패턴의 전기 전도도의 106배 이상인, 전극 기판.
  6. 제 1 항에 있어서,
    상기 전도 패턴의 전기 전도도가 100 내지 10000 S/㎝이고, 상기 비전도 패턴의 전기 전도도가 10-5 내지 10-15 S/㎝인, 전극 기판.
  7. 제 1 항에 있어서,
    상기 전도 패턴이 전도체이고, 상기 비전도 패턴이 절연체인, 전극 기판.
  8. 제 1 항의 전극 기판을 포함하는 입력 장치.
  9. 제 1 항의 전극 기판을 포함하는 표시 장치.
  10. (a) 절연 기판 상에 전도성 고분자를 코팅하는 단계; 및
    (b) 상기 코팅된 전도성 고분자의 일부의 전도성을 감소시켜 상기 절연 기판 상에 전극층을 형성하는 단계를 포함하고,
    이 때, 상기 전극층이 상기 전도성 고분자를 포함하는 전도 패턴, 및 전도성이 감소된 전도성 고분자를 포함하는 비전도 패턴을 포함하고, 상기 전도 패턴 및 상기 비전도 패턴의 550nm 파장에서의 투과광에 대한 b* 값의 차이(△b*)가 1.5 이하인, 전극 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 단계 (b)가, 상기 코팅된 전도성 고분자의 일부에 염소계 화합물을 반응시킴으로써 전도성을 감소시키는 단계를 포함하는, 전극 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 단계 (b)가,
    (b-1) 상기 코팅된 전도성 고분자 상에 마스크 패턴을 형성하는 단계; 및
    (b-2) 상기 마스크 패턴을 통하여 상기 코팅된 전도성 고분자에 상기 염소계 화합물을 반응시키는 단계를 포함하는, 전극 기판의 제조 방법.
  13. 제 10 항에 있어서,
    상기 단계 (b)가, 상기 코팅된 전도성 고분자의 일부를 산화시켜 전도성을 감소시키는 단계를 포함하는, 전극 기판의 제조 방법.
  14. 제 10 항에 있어서,
    상기 전도 패턴 및 상기 비전도 패턴이 서로 동일한 층에 배치되는, 전극 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 전도 패턴의 표면 및 상기 비전도 패턴의 표면이 서로 동일한 평면에 배치되는, 전극 기판의 제조 방법.
  16. 제 10 항에 있어서,
    상기 전도 패턴의 전기 전도도가 상기 비전도 패턴의 전기 전도도의 100배 이상인, 전극 기판의 제조 방법.
  17. 제 11 항 또는 제 12 항에 있어서,
    상기 염소계 화합물이, 0.5 내지 50 wt%의 양으로 용해된 용액 상태로 사용되는, 전극 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 염소계 화합물이 이소시아누르산(isocyanuric acid)의 염화물을 포함하는, 전극 기판의 제조 방법.
  19. 제 17 항에 있어서,
    상기 염소계 화합물이 Ⅰ족 금속을 포함하는, 전극 기판의 제조 방법.
KR1020130042419A 2013-04-17 2013-04-17 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법 KR101455239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130042419A KR101455239B1 (ko) 2013-04-17 2013-04-17 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130042419A KR101455239B1 (ko) 2013-04-17 2013-04-17 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101455239B1 true KR101455239B1 (ko) 2014-10-27

Family

ID=51998862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042419A KR101455239B1 (ko) 2013-04-17 2013-04-17 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101455239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039401A1 (ko) * 2015-09-03 2017-03-09 엘지이노텍 주식회사 압력 센서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060089106A (ko) * 2005-02-03 2006-08-08 삼성에스디아이 주식회사 전도성 고분자 패턴막 및 이를 패터닝 하는 방법 그리고이를 이용하는 유기전계발광소자 및 그 제조방법
KR20090077050A (ko) * 2006-09-29 2009-07-14 쯔루미소다 가부시끼가이샤 도전성 고분자용 에칭액 및 도전성 고분자를 패터닝하는 방법
KR20110100564A (ko) * 2010-06-08 2011-09-14 삼성전기주식회사 터치패널 및 그 제조방법
KR20120103023A (ko) * 2011-03-09 2012-09-19 삼성전기주식회사 터치스크린 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060089106A (ko) * 2005-02-03 2006-08-08 삼성에스디아이 주식회사 전도성 고분자 패턴막 및 이를 패터닝 하는 방법 그리고이를 이용하는 유기전계발광소자 및 그 제조방법
KR20090077050A (ko) * 2006-09-29 2009-07-14 쯔루미소다 가부시끼가이샤 도전성 고분자용 에칭액 및 도전성 고분자를 패터닝하는 방법
KR20110100564A (ko) * 2010-06-08 2011-09-14 삼성전기주식회사 터치패널 및 그 제조방법
KR20120103023A (ko) * 2011-03-09 2012-09-19 삼성전기주식회사 터치스크린 패널

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039401A1 (ko) * 2015-09-03 2017-03-09 엘지이노텍 주식회사 압력 센서
US20180266900A1 (en) * 2015-09-03 2018-09-20 Lg Innotek Co., Ltd. Pressure sensor
US10641666B2 (en) 2015-09-03 2020-05-05 Lg Innotek Co., Ltd. Pressure sensor

Similar Documents

Publication Publication Date Title
US10438715B2 (en) Nanostructure, method of preparing the same, and panel units comprising the nanostructure
KR101412820B1 (ko) 도전성 고분자용 에칭액 및 도전성 고분자를 패터닝하는 방법
Ouyang et al. Photolithographic patterning of PEDOT: PSS with a silver interlayer and its application in organic light emitting diodes
KR20160033713A (ko) 은 나노와이어를 포함하는 패터닝 조성물
KR20130041746A (ko) 에칭액조성물 및 에칭 방법
KR20100048144A (ko) 금속막 에칭액 조성물
US20220328583A1 (en) Display substrate and manufacturing method thereof, display panel
US10295906B2 (en) Conductive polymer composition, coated article, and patterning process
KR101455239B1 (ko) 전극 기판, 이를 포함하는 입력 장치 및 표시 장치, 및 이의 제조방법
WO2016119352A1 (zh) 电极结构、其制作方法、显示基板及显示装置
JP5080180B2 (ja) 導電性高分子用エッチング液、及び、導電性高分子をパターニングする方法
TWI550644B (zh) 電極基板，含有該電極基板之輸入裝置與顯示裝置及其等之製造方法
KR102243747B1 (ko) 투명 전극의 형성 방법과, 투명 전극 적층체
KR101440859B1 (ko) 전도성 고분자 필름용 전도성 저감제 및 이를 이용한 패턴 형성 방법
JP6695608B2 (ja) 電極構造体、これを含む電子素子およびその製造方法
KR101756260B1 (ko) 은나노와이어 전도층을 포함하는 터치센서 적층체 및 이의 제조방법
CN112802976A (zh) 一种量子点发光器件、其制作方法及显示装置
CN107799198B (zh) 导电性组合物和利用其的导电性层叠体
KR101744520B1 (ko) 은나노와이어를 포함하는 도전성 막에 사용되는 에칭액 조성물, 이를 이용한 투명 전극 및 이의 제조방법
JP4881689B2 (ja) 導電性高分子用エッチング液、及び、導電性高分子をパターニングする方法
KR101510644B1 (ko) 전도성 패턴의 제조 방법 및 이에 의해 제조된 전도성 패턴
JP2008115310A (ja) 導電性高分子用エッチング液及び導電性高分子をパターニングする方法
KR102137145B1 (ko) 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법
KR102664354B1 (ko) 은 박막 식각액 조성물, 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR101330064B1 (ko) 전도성 고분자 막용 에칭 페이스트 조성물 및 이를 이용하여 전도성 고분자 막을 패터닝하는 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 6