KR101449231B1 - 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법 - Google Patents

어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법 Download PDF

Info

Publication number
KR101449231B1
KR101449231B1 KR1020127033474A KR20127033474A KR101449231B1 KR 101449231 B1 KR101449231 B1 KR 101449231B1 KR 1020127033474 A KR1020127033474 A KR 1020127033474A KR 20127033474 A KR20127033474 A KR 20127033474A KR 101449231 B1 KR101449231 B1 KR 101449231B1
Authority
KR
South Korea
Prior art keywords
address
memory
physical
abnormality
information
Prior art date
Application number
KR1020127033474A
Other languages
English (en)
Other versions
KR20130038881A (ko
Inventor
미노루 나카이데
신이치 도다
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20130038881A publication Critical patent/KR20130038881A/ko
Application granted granted Critical
Publication of KR101449231B1 publication Critical patent/KR101449231B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Abstract

정보 처리 장치(10)는, 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블에 근거하여, 상기 가상 어드레스와 상기 물리 어드레스를 변환하는 MMU(20)를 구비하고 있다. 그리고, RAM(14)에는, 페이지 테이블을 나타내는 페이지 테이블 정보, 및 페이지 테이블 정보에 부가되고, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보가 기억되어 있다. 그리고, CPU(12)는, 이상 검출 정보에 근거하여, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출한다. 이에 의해, 메모리 관리 장치에 설치된 버퍼에 판독된 변환 테이블을 이용하여, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.

Description

어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법{ADDRESS TRANSLATION INSPECTION DEVICE, CENTRAL PROCESSING DEVICE, AND ADDRESS TRANSLATION INSPECTION METHOD}
본 발명은, 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법에 관한 것이다.
RAM(Random Access Memory) 등의 페이지 단위마다(예를 들면, 수k 바이트마다) 구분된 물리 메모리에 CPU(Central Processing Unit : 중앙 처리 연산 장치)가 액세스하기 위해서, 가상 어드레스가 이용되는 경우가 있다. 가상 어드레스란, 불연속인 물리 메모리의 영역을 가상적으로 연속으로 한 가상 메모리의 어드레스이며, 물리 어드레스와는 상이하다. 그 때문에, CPU가 가상 어드레스를 이용하는 경우, 메모리 관리 장치(Memory Management Unit, 이하, 「MMU」라고 함)가, 가상 어드레스를 물리 어드레스로 변환하는 것에 의해, CPU에 의한 물리 메모리로의 액세스를 가능하게 하고 있다.
MMU는, 물리 어드레스를 가상 어드레스로 변환하기 위한 변환 테이블인 페이지 테이블을, RAM으로부터 페이지 색인 버퍼(Translation Look-aside Buffer, 이하, 「TLB」라고 함)에 판독하고(로드하고), 상기 페이지 테이블을 이용하여 CPU로부터 액세스 요구가 있던 가상 어드레스를 물리 어드레스로 변환하고 있다.
페이지 테이블은, 도 6의 모식도에 나타낸 바와 같이, 물리 메모리(50)의 메모리 페이지마다 액세스하기 위한 메모리 페이지 엔트리가 설치되고, 각 메모리 페이지 엔트리에는, 대응하는 메모리 페이지의 가상 어드레스 및 물리 어드레스가 기술되어 있다. MMU(52)에 설치된 TLB(54)에는, 물리 메모리(50)에 기억되어 있는 페이지 테이블 정보로부터 필요한 메모리 페이지 엔트리가 판독되어, 기억된다.
또한, 메모리 페이지 엔트리에는, 「판독」, 「기입」, 및 「실행」등을 나타내는 메모리 보호 속성이 기술되어 있다. 특허 문헌 1에 기재된 기술은, MMU로 판독되는 페이지 테이블의 메모리 페이지 엔트리의 메모리 보호 속성의 보호 비트에 값을 설정하는 것에 의해, 임의의 태스크 밖에 사용하지 않는 대역 변수를 다른 태스크가 잘못하여 리라이트해 버려, 태스크가 폭주해 버리는 것을 방지하는 것을 가능하게 하는 기술이다.
(선행 기술 문헌)
(특허 문헌)
특허 문헌 1 : 일본 특개평 제10－289158호 공보
한편, 도 6의 모식도에 도시되는 MMU(52)의 TLB(54)에 판독된 페이지 테이블의 파손, 및 MMU(52)의 고장 등에 의해, CPU(56)가 MMU(52)를 거쳐서 물리 메모리(50)에 정상적으로 액세스할 수 없는 경우에는, CPU(56)의 정지(행업), 폭주, 또는 접속되어 있는 다른 장치로의 출력 값의 돌변 등, CPU(56)의 동작이 이상으로 될 가능성이 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 메모리 관리 장치에 설치된 버퍼에 판독된 변환 테이블을 이용하여, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있는 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 어드레스 변환 검사 장치는 이하의 수단을 채용한다.
즉, 본 발명의 제1 형태에 따른 어드레스 변환 검사 장치는, 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블에 근거하여, 상기 가상 어드레스와 상기 물리 어드레스를 변환하는 메모리 관리 장치와, 상기 메모리 관리 장치에 설치되어, 상기 변환 테이블을 나타내는 변환 테이블 정보를 기억하는 버퍼와, 상기 메모리 관리 장치외에 설치되어, 상기 변환 테이블 정보, 및 상기 변환 테이블 정보에 부가되고, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보를 기억하고 있는 기억 수단과, 상기 이상 검출 정보에 근거하여, 상기 이상 유무를 검출하는 이상 검출 수단을 구비한다.
상기 구성에 의하면, 메모리 관리 장치에 의해, 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블에 근거하여, 가상 어드레스와 물리 어드레스가 변환된다. 메모리 관리 장치에 설치된 버퍼에는, 상기 변환에 이용되는 변환 테이블을 나타내는 변환 테이블 정보가 기억된다.
물리 메모리란, 예를 들면, RAM 등이며, 가상 메모리란, 불연속인 물리 메모리의 영역을 가상적으로 연속으로 한 메모리이다. 그리고, 중앙 처리 연산 장치가 가상 어드레스를 이용하는 경우에는, 가상 어드레스를 이용하여 물리 메모리에 직접 액세스할 수 없기 때문에, 메모리 관리 장치에 의해 변환 테이블에 근거하여 가상 어드레스와 물리 어드레스가 변환된다. 이 변환에 의해, 중앙 처리 연산 장치는 물리 메모리에 액세스 가능하게 되어 있다.
그런데, 변환 테이블 정보는, 메모리 관리 장치에 설치되어 있는 버퍼에 판독되기 전에는, 메모리 관리 장치외에 설치되어 있는 기억 수단에 기억되어 있다. 상기 기억 수단에는, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보가, 변환 테이블 정보에 부가되어 기억되어 있다.
그리고, 이상 검출 수단에 의해, 상기 이상 검출 정보에 근거하여, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무가 검출된다.
이와 같이, 변환 테이블 정보에 부가되어 있는 이상 검출 정보를 이용하여, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하므로, 메모리 관리 장치에 설치된 버퍼에 판독된 변환 테이블을 이용하여, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
상기 제 1 형태에서는, 상기 이상 검출 정보가, 상기 변환 테이블 정보에 의해 나타나는 상기 변환 테이블에 근거하여 생성된 순회 리던던시 검사(Cyclic Redundancy Check)에 이용하는 CRC 값이며, 상기 이상 검출 수단이, 상기 버퍼에 상기 변환 테이블 정보와 함께 이상 검출 정보가 판독되기 전에, 판독 대상이 되는 상기 변환 테이블 정보에 의해 나타나는 상기 변환 테이블에 근거하여 새로운 CRC 값을 생성하여, 상기 이상 검출 정보로서의 CRC 값과 상기 새로운 CRC 값의 동일 여부를 검출하는 것이 바람직하다.
상기 구성에 의하면, 이상 검출 정보는, 변환 테이블 정보에 의해 나타나는 상기 변환 테이블에 근거하여 생성된 순회 리던던시 검사에 이용하는 CRC 값이다. 그리고, 이상 검출 수단은, 버퍼로 변환 테이블 정보와 함께 이상 검출 정보가 판독되기 전에, 판독 대상이 되는 변환 테이블 정보에 의해 나타나는 변환 테이블에 근거하여 새로운 CRC 값을 생성하여, 이상 검출 정보로서의 CRC 값과 상기 새로운 CRC 값의 동일 여부를 검출한다.
이에 의해, 버퍼에 판독된 변환 테이블의 파손 유무를 검출할 수 있으므로, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
상기 제 1 형태에서는, 상기 이상 검출 정보를 상기 변환 테이블에 대해서 페이지 단위로 부가하는 것이 바람직하다.
상기 구성에 의하면, 일반적으로, 물리 메모리는 페이지 단위로 구분되고, 변환 테이블은, 중앙 처리 연산 장치가 페이지 단위로 물리 메모리에 액세스할 수 있도록 생성되어 있기 때문에, 이상 검출 정보가, 변환 테이블에 대해서 페이지 단위로 부가된다.
이에 의해, 페이지 단위로 변환 테이블의 파손 유무를 검사할 수 있다.
상기 제 1 형태에서는, 상기 물리 메모리의 미리 정해진 물리 어드레스에 미리 정해진 값이 기억되고, 상기 이상 검출 정보를, 상기 미리 정해진 물리 어드레스와 상기 가상 어드레스를 변환하기 위한 정보로 하며, 상기 이상 검출 수단이, 상기 버퍼에 판독된 상기 이상 검출 정보를 이용하여, 상기 미리 정해진 물리 어드레스에 대응하는 상기 가상 어드레스에 의해, 상기 물리 메모리에 기억되어 있는 값을 판독하고, 판독된 상기 값과 상기 미리 정해진 값의 동일 여부를 검출하는 것이 바람직하다.
상기 구성에 의하면, 물리 메모리는, 미리 정해진 물리 어드레스에 미리 정해진 값이 기억되고, 이상 검출 정보는, 상기 미리 정해진 물리 어드레스와 가상 어드레스를 변환하기 위한 정보로 되어 있다.
그리고, 이상 검출 수단에 의해, 버퍼에 판독된 이상 검출 정보를 이용하여, 미리 정해진 물리 어드레스에 대응하는 가상 어드레스에 의해, 물리 메모리에 기억되어 있는 값이 판독되고, 판독된 상기 값과 미리 정해진 값의 동일 여부가 검출된다. 즉, 메모리 관리 장치가 입력된 가상 어드레스를 정확하게 물리 어드레스로 변환할 수 있는 경우에는, 판독된 값과 미리 정해진 값이 동일하게 되는 한편, 메모리 관리 장치가 입력된 가상 어드레스를 정확하게 물리 어드레스로 변환할 수 없는 경우에는, 판독된 값과 미리 정해진 값이 상이하다.
이에 의해, 메모리 관리 장치에 의한 가상 메모리와 물리 메모리의 변환의 이상 유무를 검출할 수 있으므로, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
본 발명의 제 2 형태에 따른 중앙 처리 연산 장치는, 상기 기재된 어드레스 변환 검사 장치를 구비한 중앙 처리 연산 장치이며, 상기 어드레스 변환 검사 장치가 구비하는 상기 이상 검출 수단에 의해, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상이 검출된 경우에, 실행 중의 프로그램을 정지시킨다.
상기 구성에 의하면, 중앙 처리 연산 장치는, 어드레스 변환 검사 장치가 구비하는 이상 검출 수단에 의해, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상이 검출된 경우에, 실행 중의 프로그램을 정지시킨다.
이에 의해, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상을 원인으로 하여, 중앙 처리 연산 장치의 동작이 이상으로 되는 것을 방지할 수 있다.
본 발명의 제 3 형태에 따른 어드레스 변환 검사 방법은, 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블을 나타내는 변환 테이블 정보를 외부의 기억 수단으로부터 버퍼에 기억하고, 상기 버퍼에 기억한 변환 테이블 정보에 근거하여, 상기 가상 어드레스와 상기 물리 어드레스를 변환하는 메모리 관리 장치에 액세스하는 중앙 처리 연산 장치의 어드레스 변환 검사 방법으로서, 상기 변환 테이블 정보에 부가되어, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보에 근거하여, 상기 이상 유무를 검출한다.
상기 구성에 의하면, 변환 테이블 정보에 부가되어 있는 이상 검출 정보를 이용하여, 메모리 관리 장치에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하므로, 메모리 관리 장치에 설치된 버퍼에 판독된 변환 테이블을 이용하여, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
본 발명에 의하면, 메모리 관리 장치에 설치된 버퍼에 판독된 변환 테이블을 이용하여, 중앙 처리 연산 장치가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다고 하는 우수한 효과를 갖는다.
도 1은 본 발명의 제 1 실시 형태에 따른 정보 처리 장치의 전기계의 주요부 구성을 나타내는 도면이다.
도 2는 본 발명의 제 1 실시 형태에 따른 RAM에 기억되어 있는 페이지 테이블 정보 및 이상 검출 정보의 구성을 나타내는 모식도이다.
도 3은 본 발명의 제 1 실시 형태에 따른 어드레스 변환 검사 프로그램의 처리 흐름을 나타내는 플로우차트이다.
도 4는 본 발명의 제 2 실시 형태에 따른 RAM에 기억되어 있는 페이지 테이블 정보 및 이상 검출 정보의 구성을 나타내는 모식도이다.
도 5는 본 발명의 제 2 실시 형태에 따른 어드레스 변환 검사 프로그램의 처리 흐름을 나타내는 플로우차트이다.
도 6은 종래의 MMU에 의한 처리의 설명에 필요로 하는 모식도이다.
이하에, 본 발명에 따른 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법의 일 실시 형태에 있어서, 도면을 참조하여 설명한다.
(제 1 실시 형태)
이하, 본 발명의 제 1 실시 형태에 대해 설명한다.
도 1은, 본 실시 형태에 따른 정보 처리 장치(10)의 전기적 구성을 나타내는 블럭도이다.
정보 처리 장치(10)는, 정보 처리 장치(10) 전체의 동작을 담당하는 CPU(12), CPU(12)에 의한 각종 프로그램의 실행 시의 작업 영역 등으로서 이용되는 물리 메모리인 RAM(14), 각종 프로그램이나 각종 정보(데이터) 등이 미리 기억된 ROM(Read Only Memory)(16), 각종 프로그램 및 각종 정보를 기억하는 기억 수단으로서의 HDD(Hard Disk Drive)(18)를 구비하고 있다. 또한, 기억 수단으로서는, HDD(18)에 한정하지 않고, 플래시 ROM 등, 데이터를 기억할 수 있는 것이면 다른 기억 수단을 이용해도 좋다.
CPU(12)는, 프로그램을 실행하기 위한 프로그램 실행부(22), 및 후술하는 CPU 예외(페이지 폴트) 통지가 입력된 경우에, 실행하고 있는 프로그램의 정지 처리를 행하는 예외 처리부(24)를 구비하고 있다.
또한, CPU(12)는, 가상 어드레스와 물리 어드레스를 변환하기 위한 변환 테이블(이하, 「페이지 테이블」이라고 함)에 근거하여, CPU(12)로부터 출력되는 가상 어드레스를 물리 어드레스로 변환하는 MMU(20)에 내부 버스(40)를 거쳐서 접속되어 있다.
페이지 테이블은, 도 2에 나타낸 바와 같이, 물리 메모리인 RAM(14)의 페이지 단위마다(메모리 페이지 ＃1~＃N(N은 정수)) 설치된 메모리 페이지 엔트리(메모리 페이지 ＃1 엔트리∼메모리 페이지 ＃N 엔트리)를 복수 포함하고 있다. 또한, 메모리 페이지 엔트리는, 대응하는 메모리 페이지의 가상 어드레스, 물리 어드레스, 및 「판독」, 「기입」, 「실행」, 및 모든 권한을 가지는 사용자의 액세스만을 받아들이는 「수퍼 유저 모드」 등을 나타내는 메모리 보호 속성이 기술되어 있다.
MMU(20)는, TLB(26), 어드레스 변환부(28), 메모리 보호부(30)를 구비하고 있다.
TLB(26)는, 페이지 테이블을 나타내는 페이지 테이블 정보를 기억한다. 보다 구체적으로는, TLB(26)는, RAM(14)에 기억되어 있는 페이지 테이블 정보로부터 CPU(12)에서 실행되는 프로그램에 따라 필요하게 되는 메모리 페이지 엔트리를 판독하여 기억한다.
어드레스 변환부(28)는, TLB(26)에 판독된 페이지 테이블 정보를 이용하여 가상 어드레스와 물리 어드레스의 변환 처리를 행한다.
메모리 보호부(30)는, 어드레스 변환부(28)에 의해 가상 어드레스로부터 변환된 물리 어드레스에서는, 물리 메모리에 액세스할 수 없는 부정 액세스의 유무를 검출하고, 부정 액세스를 검출한 경우에, 부정 액세스인 것을 나타내는 신호인 CPU 예외 통지를 CPU(12)에 출력한다.
또한, 페이지 테이블 정보는, 미리 HDD(18)에 기억되어 있고, 정보 처리 장치(10)의 동작이 개시되면, HDD(18)로부터 RAM(14)에 송신되어 기억된다. 그리고, RAM(14)에 기억된 페이지 테이블 정보는, CPU(12)에서 실행되는 프로그램에 따라 TLB(26)에 판독된다.
또한, 정보 처리 장치(10)는, 키보드 및 마우스 등으로 구성되어, 각종 조작의 입력을 받아들이는 조작 입력부(32), 예를 들면, 액정 디스플레이 장치 등의 화상 표시부(34)를 구비하고 있다. 또한, 조작 입력부(32)는, 키보드 및 마우스 등에 한정하지 않고, 푸쉬 버튼 등, 정보 처리 장치(10)에 대한 조작의 입력을 받아들이는 것이면, 다른 입력 장치여도 좋다. 또한, 화상 표시부(34)는, 액정 디스플레이 등에 한정하지 않고, LED(Light Emitting Diode) 등 정보 처리 장치(10)를 사용하는 사용자에게 각종의 정보를 통지할 수 있는 것이면, 다른 표시 장치여도 좋다.
또한, 정보 처리 장치(10)는, 통신 회선(36)을 거쳐서 다른 정보 처리 장치나, 정보 처리 장치(10)에 의해 제어되는 다른 장치 등의 외부 장치와 접속되고, 상기 외부 장치와의 각종 정보의 입출력을 행하는 입출력 처리부(38)를 구비하고 있다.
또한, 통신 회선(36)은, 전기 사업자에 의해 제공되는 광역 통신 회선 또는 LAN(Local Area Network) 등의 구내 통신망, 또는 외부 패스 등이며, 유선 회선 또는 무선 회선 중 어느 하나이어도 좋다.
이것들 MMU(20), RAM(14), ROM(16), HDD(18), 조작 입력부(32), 화상 표시부(34), 및 입출력 처리부(38)는, 내부 버스(40)를 거쳐서 서로 전기적으로 접속되어 있다. 따라서, CPU(12)는 MMU(20)를 거쳐서, RAM(14), ROM(16), 및 HDD(18)로의 액세스, 조작 입력부(32)에 대한 조작 상태의 파악, 화상 표시부(34)에 대한 화상의 표시, 및 입출력 처리부(38)를 거친 외부 장치와의 각종 정보의 송수신 등을 각각 행할 수 있다.
여기서, MMU(20)의 TLB(26)에 판독된 페이지 테이블의 파손, 및 MMU(20)의 고장 등에 의해, CPU(12)가 MMU(20)를 거쳐서 RAM(14)에 정상적으로 액세스할 수 없는 경우에는, CPU(12)의 정지, 폭주, 또는 접속되어 있는 다른 장치로의 출력 값의 돌변 등, CPU(12)의 동작이 이상으로 될 가능성이 있다. 그 때문에, 본 제 1 실시 형태에 따른 MMU(20)의 TLB(26)에는, 페이지 테이블 정보, 및 MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보가 RAM(14)로부터 판독된다.
본 제 1 실시 형태에 따른 이상 검출 정보는, 페이지 테이블 정보에 의해 나타나는 페이지 테이블에 근거하여 생성된 순회 리던던시 검사(Cyclic Redundancy Check)에 이용하는 CRC 값이다. 또한, CRC 값을 생성하는 방법으로서는, 종래 기지의 방법을 이용하면 좋고, 본 제 1 실시 형태에서는 그 설명을 생략한다.
그리고, 도 2에 나타낸 바와 같이 CRC 값은, 물리 메모리인 RAM(14)의 메모리 페이지 ＃1∼＃N에 각각 대응하는 메모리 페이지 ＃1 엔트리~메모리 페이지 ＃N 엔트리마다 설치되어 있다. 즉, CRC 값은, RAM(14)의 페이지 단위마다 생성된다.
그리고, 본 제 1 실시 형태에 따른 CPU(12)는, TLB(26)에 페이지 테이블 정보가 판독되기 전에, 상기 페이지 테이블 정보에 부가되어 있는 이상 검출 정보에 근거하여, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하는 어드레스 변환 검사 처리를 행한다.
다음에, 본 제 1 실시 형태에 따른 정보 처리 장치(10)의 작용을 설명한다.
도 3은, RAM(14)에 기억되어 있는 페이지 테이블 정보가, TLB(26)에 이상 검출 정보와 함께 판독되기 전에, CPU(12)에 의해 실행되는 어드레스 변환 검사 프로그램의 처리 흐름을 나타내는 플로우차트이며, 상기 프로그램은 HDD(18)의 소정 영역에 미리 기억되어 있다.
스텝 100에서는, TLB(26)에 판독되는 대상이 되는 페이지 테이블 정보의 메모리 페이지 엔트리마다 상기 메모리 페이지 엔트리에 근거하여 새로운 CRC 값을 생성한다.
다음의 스텝 102에서는, TLB(26)에 판독되는 대상이 되는 페이지 테이블 정보의 이상 검출 정보로서의 CRC 값과, 스텝 100에서 생성한 새로운 CRC 값을 메모리 페이지 엔트리마다 비교한다.
다음의 스텝 104에서는, 이상 검출 정보로서의 CRC 값과, 새로운 CRC 값이 상이한지 여부를 판정하고, 긍정 판정인 경우, 판독 대상이 되어 있는 페이지 테이블 정보를 TLB(26)에 판독하는 일 없이, 스텝 106로 이행하는 한편, 부정 판정인 경우에는, 판독 대상이 되어 있는 페이지 테이블 정보를 TLB(26)에 판독하게 하여, 본 프로그램을 종료한다.
즉, 스텝 104에서 긍정 판정으로 되는 경우에는, TLB(26)에 판독된 페이지 테이블 정보에 의해 나타나는 페이지 테이블이 어떠한 이유에 의해 파손되어 있는 것을 검출한 것으로 된다. 또한, 페이지 테이블의 파손의 원인은, 부정한 프로그램에 의한 페이지 테이블의 리라이트, RAM(14)에 발생한, 예를 들면, 방사선의 영향에 의한 일과성의 에러에 의해 페이지 테이블의 비트화 등이다.
스텝 106에서는, 실행 중의 프로그램이 있는지 여부를 판정하여, 긍정 판정인 경우에는, 스텝 108로 이행하는 한편, 부정 판정인 경우에는, 스텝 110으로 이행한다.
스텝 108에서는, 프로그램 실행부(22)에서 실행 중의 프로그램을 정지시키고, 스텝 110으로 이행한다.
스텝 110에서는, 페이지 데이터의 파손의 발생, 및 실행 중의 프로그램을 정지시켰을 경우에는, 정지시킨 프로그램의 명칭 등을 화상 표시부(34)의 화면에 표시시킴으로써 통지하는 통지 처리를 행한 후에, 본 프로그램을 종료한다. 또한, 상기 통지 처리에 있어서, 파손을 검출한 메모리 페이지 엔트리를 통지해도 좋다.
또한, 이상 검출 정보로서의 CRC 값은, 페이지 테이블 정보가 생성됨과 아울러 생성되어, HDD(18)에 기억되어도 좋고, CPU(12)를 초기화할 때마다, 또는 페이지 테이블의 속성을 변경할 때마다 생성하여, 갱신되어도 좋다.
특히, 페이지 테이블 정보가 생성됨과 아울러 CRC 값을 생성하여, HDD(18)에 기억한 경우에 CRC 값이 상이한 것이 검출되면, 페이지 테이블은, HDD(18)로부터 RAM(14)을 거쳐서 TLB(26)에 판독되는 과정에서 파손된 것으로 생각된다.
이상 설명한 바와 같이, 본 제 1 실시 형태에 따른 정보 처리 장치(10)는, MMU(20)에 의해, 물리 어드레스와 가상 어드레스를 변환하기 위한 변환 테이블에 근거하여, 가상 어드레스와 물리 어드레스가 변환된다. 또한, MMU(20)에 설치되어 있는 TLB(26)에는, 변환 테이블을 나타내는 변환 테이블 정보가 기억된다.
변환 테이블 정보는, TLB(26)에 판독되기 전에는, MMU(20) 외부에 설치되어 있는 RAM(14)에, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보가 부가되어 기억되어 있다.
그리고, CPU(12)는, 이상 검출 정보에 근거하여, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출한다.
이와 같이, 본 제 1 실시 형태에 따른 CPU(12)는, 페이지 테이블 정보에 부가되어 있는 이상 검출 정보를 이용하여, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상 유무를 검출하므로, MMU(20)에 설치된 TLB(26)에 판독된 페이지 테이블을 이용하여, CPU(12)가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
또한, 본 제 1 실시 형태에 따른 이상 검출 정보는, 페이지 테이블 정보에 의해 나타나는 페이지 테이블에 근거하여 생성된 순회 리던던시 검사에 이용하는 CRC 값이며, TLB(26)에 페이지 테이블 정보가 판독되기 전에, 판독 대상이 되는 페이지 테이블 정보에 의해 나타나는 페이지 테이블에 근거하여 새로운 CRC 값을 생성하고, 이상 검출 정보로서의 CRC 값과 상기 새로운 CRC 값의 동일 여부를 검출한다.
이에 의해, 본 제 1 실시 형태에 따른 CPU(12)는, TLB(26)에 판독된 페이지 테이블의 파손 유무를 검출할 수 있으므로, CPU(12)가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
또한, 본 제 1 실시 형태에 따른 이상 검출 정보는, 페이지 테이블에 대해서 페이지 단위로 부가되므로, 페이지 단위로 페이지 테이블의 파손 유무를 검사할 수 있다.
또한, 본 제 1 실시 형태에 따른 CPU(12)는, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상이 검출된 경우에, 실행 중의 프로그램을 정지시키므로, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환의 이상을 원인으로 하여, CPU(12)의 동작이 이상으로 되는 것을 방지할 수 있다.
(제 2 실시 형태)
이하, 본 발명의 제 2 실시 형태에 대해 설명한다.
또한, 본 제 2 실시 형태에 따른 정보 처리 장치(10)의 구성은, 도 1에 나타나는 제 1 실시 형태에 따른 정보 처리 장치(10)의 구성과 동일하므로 설명을 생략한다.
본 제 2 실시 형태에서는, 물리 메모리인 RAM(14)의 미리 정해진 물리 어드레스에 미리 정해진 값(이하, 「매직 패턴」이라고 함)을 기억시키고, 이상 검출 정보를 미리 정해진 물리 어드레스와 가상 어드레스를 변환하기 위한 정보로 한다.
즉, 본 제 2 실시 형태에 따른 이상 검출 정보는, 도 4에 나타낸 바와 같이, 매직 패턴이 기억되어 있는 메모리 페이지 ＃α(α는, 1∼N과는 상이한 정수)에 액세스하기 위한 메모리 페이지 엔트리이며, 상기 메모리 페이지 엔트리가 페이지 테이블 정보에 부가되어 있다. 또한, 본 제 2 실시 형태에 따른 메모리 페이지 ＃α에는, 매직 패턴의 일례로서 0x5A5A5A5A가 기억되어 있다. 또한, RAM(14)에 기억되어 있는 매직 패턴과 동일한 정보가, 후술하는 어드레스 변환 검사 프로그램에 미리 기술되어 있다.
또한, 정보 처리 장치(10)의 구성으로서, CPU(12)가 MMU(20)를 거치지 않고 RAM(14)로의 기입이 가능하면, RAM(14)로의 매직 패턴의 기입은, MMU(20)를 동작시키기 전에 행하는 것이 바람직하지만, 이에 한정하지 않고, MMU(20)의 동작 개시 후에 RAM(14)에 매직 패턴을 기입해도 좋다.
또한, 매직 패턴은, 소정 시간 간격마다 변경되어도 좋고, 매직 패턴이 기입되는 물리 어드레스도, 소정 시간 간격마다 변화되어도 좋다.
다음에, 본 제 2 실시 형태에 따른 정보 처리 장치(10)의 작용을 설명한다.
도 5는, 본 제 2 실시 형태에 따른 이상 검출 처리를 행하는 경우에, CPU(12)의 프로그램 실행부(22)에 의해 실행되는 어드레스 변환 검사 프로그램의 처리 흐름을 나타내는 플로우차트이며, 상기 프로그램은 HDD(18)의 소정 영역에 미리 기억되어 있다. 또한, 어드레스 변환 검사 프로그램은, 미리 정해진 시간 간격마다(예를 들면, 10분마다), HDD(18)로부터 RAM(14)에 송신되고, 기억되어, 실행된다.
우선, 스텝 300에서는, 이상 검출 정보로서의 메모리 페이지 엔트리의 가상 어드레스에 액세스하는 것에 의해, 이상 검출 정보가 TLB(26)에 판독되고 있는지 여부를 판정하여, 긍정 판정인 경우에는, 스텝 304로 이행하는 한편, 부정 판정인 경우에는, 스텝 302로 이행한다. 즉, 액세스할 수 없는 경우에는, 이상 검출 정보가 TLB(26)에 판독되지 않는 경우이며, 액세스할 수 있는 경우에는, 이상 검출 정보가 TLB(26)에 판독되어 있는 경우이다.
스텝 302에서는, 이상 검출 정보로서의 메모리 페이지 엔트리가 TLB(26)에 판독되지 않기 때문에, 이상 검출 정보를 RAM(14)로부터 TLB(26)에 판독되게 한다.
스텝 304에서는, RAM(14)에 기억되어 있는 매직 패턴을 판독하기 위한 가상 어드레스를 MMU(20)에 출력하고, TLB(26)에 판독되게 한 이상 검출 정보로서의 메모리 페이지 엔트리에 근거하여 가상 어드레스를 물리 어드레스로 변환시켜, RAM(14)로부터 매직 넘버를 판독된다.
다음의 스텝 306에서는, 어드레스 변환 검사 프로그램에 미리 기술되어 있는 매직 패턴과 RAM(14)로부터 판독된 매직 패턴의 동일 여부를 검출한다. 즉, 본 스텝에서는, 어드레스 변환 검사 프로그램에 미리 기술되어 있는 매직 패턴과 RAM(14)로부터 판독된 매직 패턴이 일치하는지 여부를 판정하여, 긍정 판정인 경우에는, 본 프로그램을 종료하는 한편, 부정 판정인 경우에는, 스텝 308로 이행한다.
또한, MMU(20)가 입력된 가상 어드레스를 정확하게 물리 어드레스로 변환할 수 있는 경우에는, RAM(14)로부터 판독된 매직 패턴과 어드레스 변환 검사 프로그램에 미리 기술되어 있는 매직 패턴이 동일하게 되는 한편, MMU(20)가 입력된 가상 어드레스를 정확하게 물리 어드레스로 변환할 수 없는 경우에는, RAM(14)로부터 판독된 매직 패턴과 어드레스 변환 검사 프로그램에 미리 기술되어 있는 매직 패턴이 상이하다. RAM(14)로부터 판독된 매직 패턴과 어드레스 변환 검사 프로그램에 미리 기술되어 있는 매직 패턴이 상이한 경우에는, MMU(20)에 의한 가상 어드레스와 물리 어드레스의 변환에 이상, 즉, MMU(20)에 고장이 발생하고 있는 것으로 생각된다.
스텝 308에서는, 실행 중의 프로그램이 있는지 여부를 판정하여, 긍정 판정인 경우에는, 스텝 310으로 이행하는 한편, 부정 판정인 경우에는, 스텝 312로 이행한다.
스텝 310에서는, 프로그램 실행부(22)에서 실행 중의 프로그램을 정지시킨다.
스텝 312에서는, 매직 패턴이 불일치하였고, 실행 중의 프로그램을 정지시킨 경우에는, 정지시킨 프로그램의 명칭 등을 화상 표시부(34)의 화면에 표시시킴으로써 통지하는 통지 처리를 행한 후에, 본 프로그램을 종료한다.
또한, 상기 스텝 304에서, 매직 패턴을 RAM(14)로부터 판독할 수 없었던 경우에도, 스텝 306에서는, 매직 패턴이 불일치하였던 것으로 하여, 그 후의 처리를 계속한다. 매직 패턴을 RAM(14)로부터 판독할 없었던 경우에도, MMU(20)에 의한 가상 메모리와 물리 메모리의 변환에 이상, 즉, MMU(20)에 고장이 발생하고 있는 것으로 생각된다.
이상 설명한 바와 같이, 본 제 2 실시 형태에 따른 정보 처리 장치(10)는, 물리 메모리의 미리 정해진 물리 어드레스에 매직 패턴을 기억하고, 이상 검출 정보를 상기 미리 정해진 물리 어드레스와 가상 어드레스를 변환하기 위한 정보로 하고 있다. 그리고, 본 제 2 실시 형태에 따른 CPU(12)는, TLB(26)에 판독된 이상 검출 정보를 이용하여, 미리 정해진 물리 어드레스에 대응하는 가상 어드레스에 의해, 물리 메모리에 기억되어 있는 값을 판독하여, 판독된 값과 매직 패턴의 동일 여부를 검출한다.
이에 의해, 본 제 2 실시 형태에 따른 CPU(12)는, MMU(20)에 의한 가상 메모리와 물리 메모리의 변환의 이상 유무를 검출할 수 있으므로, CPU(12)가 물리 메모리에 정상적으로 액세스할 수 있는지 여부를 다른 프로그램을 실행한 채로 검사할 수 있다.
이상, 본 발명을, 상기 각 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 각 실시 형태에 다양한 변경 또는 개량을 부가할 수 있어, 상기 변경 또는 개량을 부가한 형태도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 각 실시 형태에서는, 물리 메모리를 RAM(14)으로 하는 경우에 대해 설명했지만, 본 발명은, 이에 한정되는 것은 아니며, 물리 메모리를 RAM(14) 및 HDD(18)로 하는 형태로 해도 좋다.
또한, 상기 각 실시 형태에서는, 통지 처리로서 화상 표시 장치를 거쳐서 통지하는 경우에 대해 설명했지만, 본 발명은, 이에 한정되는 것은 아니며, 예를 들면, 입출력 처리부(28)에 인쇄 장치가 접속되어 있는 경우에는, 상기 인쇄 장치에 통지 내용을 기재한 문장을 종이 매체 등에 화상으로서 형성시킴으로써 통지하는 형태, 또는 미도시의 스피커로 음성으로서 통지시키는 형태로 해도 좋다.
10 : 정보 처리 장치 12 : CPU
14 : RAM 20 : MMU
26 : TLB 30 : 메모리 보호부

Claims (6)

  1. 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블에 근거하여, 상기 가상 어드레스와 상기 물리 어드레스를 변환하는 메모리 관리 장치와,
    상기 메모리 관리 장치에 설치되어, 상기 변환 테이블을 나타내는 변환 테이블 정보를 기억하는 버퍼와,
    상기 메모리 관리 장치외에 설치되어, 상기 변환 테이블 정보, 및 상기 변환 테이블 정보에 부가되어, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보를 기억하고 있는 기억 수단과,
    상기 이상 검출 정보에 근거하여, 상기 이상 유무를 검출하는 이상 검출 수단
    을 구비하되,
    상기 물리 메모리는, 미리 정해진 물리 어드레스에 미리 정해진 값이 기억되고,
    상기 이상 검출 정보는, 상기 미리 정해진 물리 어드레스와 상기 가상 어드레스를 변환하기 위한 정보이며,
    상기 이상 검출 수단은, 상기 버퍼에 로드된 상기 이상 검출 정보를 이용하여, 상기 미리 정해진 물리 어드레스에 대응하는 상기 가상 어드레스에 의해, 상기 물리 메모리에 기억되어 있는 값을 판독하여, 판독된 상기 값과 상기 미리 정해진 값의 동일 여부를 검출하는
    어드레스 변환 검사 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 기재된 어드레스 변환 검사 장치를 구비한 중앙 처리 연산 장치로서,
    상기 어드레스 변환 검사 장치가 구비하는 상기 이상 검출 수단에 의해, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상이 검출된 경우에, 실행 중의 프로그램을 정지시키는
    중앙 처리 연산 장치.
  6. 물리 메모리의 어드레스인 물리 어드레스와 가상 메모리의 어드레스인 가상 어드레스를 변환하기 위한 변환 테이블을 나타내는 변환 테이블 정보를 외부의 기억 수단으로부터 버퍼에 기억하고, 상기 버퍼에 기억한 변환 테이블 정보에 근거하여, 상기 가상 어드레스와 상기 물리 어드레스를 변환하는 메모리 관리 장치에 액세스하는 중앙 처리 연산 장치의 어드레스 변환 검사 방법으로서,
    상기 변환 테이블 정보에 부가되어, 상기 메모리 관리 장치에 의한 상기 가상 어드레스와 상기 물리 어드레스의 변환의 이상 유무를 검출하기 위한 이상 검출 정보에 근거하여, 상기 이상 유무를 검출하기 위하여,
    상기 물리 메모리는, 미리 정해진 물리 어드레스에 미리 정해진 값이 기억되고,
    상기 이상 검출 정보는, 상기 미리 정해진 물리 어드레스와 상기 가상 어드레스를 변환하기 위한 정보이며,
    상기 버퍼에 로드된 상기 이상 검출 정보를 이용하여, 상기 미리 정해진 물리 어드레스에 대응하는 상기 가상 어드레스에 의해, 상기 물리 메모리에 기억되어 있는 값을 판독하여, 판독된 상기 값과 상기 미리 정해진 값의 동일 여부를 검출하는
    어드레스 변환 검사 방법.
KR1020127033474A 2010-09-22 2011-06-15 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법 KR101449231B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010212435A JP5579003B2 (ja) 2010-09-22 2010-09-22 アドレス変換検査装置、中央処理演算装置、及びアドレス変換検査方法
JPJP-P-2010-212435 2010-09-22
PCT/JP2011/063695 WO2012039169A1 (ja) 2010-09-22 2011-06-15 アドレス変換検査装置、中央処理演算装置、及びアドレス変換検査方法

Publications (2)

Publication Number Publication Date
KR20130038881A KR20130038881A (ko) 2013-04-18
KR101449231B1 true KR101449231B1 (ko) 2014-10-08

Family

ID=45873666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127033474A KR101449231B1 (ko) 2010-09-22 2011-06-15 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법

Country Status (7)

Country Link
US (1) US9009579B2 (ko)
EP (1) EP2620875B1 (ko)
JP (1) JP5579003B2 (ko)
KR (1) KR101449231B1 (ko)
CN (1) CN102959526B (ko)
ES (1) ES2662127T3 (ko)
WO (1) WO2012039169A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002900B1 (ko) 2013-01-07 2019-07-23 삼성전자 주식회사 메모리 관리 유닛을 포함하는 시스템 온 칩 및 그 메모리 주소 변환 방법
GB2536199B (en) * 2015-03-02 2021-07-28 Advanced Risc Mach Ltd Memory management
GB2536200B (en) * 2015-03-02 2021-08-18 Advanced Risc Mach Ltd Memory management
US11010241B2 (en) 2019-01-09 2021-05-18 Arm Limited Translation protection in a data processing apparatus
US11243864B2 (en) 2019-09-17 2022-02-08 International Business Machines Corporation Identifying translation errors
CN114860627B (zh) * 2022-07-06 2022-09-30 沐曦集成电路(上海)有限公司 基于地址信息动态生成页表的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018528A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd セキュアプロセッサ、およびセキュアプロセッサ用プログラム。

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166653A (ja) * 1985-01-19 1986-07-28 Panafacom Ltd アドレス変換エラー処理方法
JPH04338847A (ja) * 1991-05-16 1992-11-26 Nec Ibaraki Ltd アドレス変換バッファ診断装置
JPH05151104A (ja) * 1991-11-29 1993-06-18 Toshiba Corp データ処理装置
JPH05165730A (ja) * 1991-12-12 1993-07-02 Fujitsu Ltd データ処理装置
US5568415A (en) * 1993-02-19 1996-10-22 Digital Equipment Corporation Content addressable memory having a pair of memory cells storing don't care states for address translation
JPH09223070A (ja) * 1996-02-19 1997-08-26 Hitachi Ltd データ変換回路
JPH10289158A (ja) 1997-04-11 1998-10-27 Hitachi Ltd タスク管理装置
JPH11175409A (ja) * 1997-12-05 1999-07-02 Nec Corp メモリ制御方式
JP3959870B2 (ja) * 1998-10-12 2007-08-15 株式会社日立製作所 ディスク内容障害回復方法及び計算装置
US6901540B1 (en) * 1999-11-08 2005-05-31 International Business Machines Corporation TLB parity error recovery
US6609181B2 (en) * 2000-05-11 2003-08-19 Goodrich Corporation Memory management unit with programmable EDAC descriptors
US20040015753A1 (en) 2002-07-16 2004-01-22 Patella Benjamin J. Detection of bit errors in content addressable memories
JP4068948B2 (ja) * 2002-11-25 2008-03-26 富士フイルム株式会社 記録媒体カートリッジおよびその記録再生装置
US20040117590A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corp. Aliasing support for a data processing system having no system memory
JP2005196680A (ja) * 2004-01-09 2005-07-21 Ricoh Co Ltd コンピュータシステム
US7366829B1 (en) * 2004-06-30 2008-04-29 Sun Microsystems, Inc. TLB tag parity checking without CAM read
JP4297846B2 (ja) * 2004-07-27 2009-07-15 富士通株式会社 アドレス変換バッファ制御装置およびアドレス変換バッファ制御方法
US8806177B2 (en) * 2006-07-07 2014-08-12 International Business Machines Corporation Prefetch engine based translation prefetching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018528A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd セキュアプロセッサ、およびセキュアプロセッサ用プログラム。

Also Published As

Publication number Publication date
KR20130038881A (ko) 2013-04-18
EP2620875A1 (en) 2013-07-31
EP2620875A4 (en) 2015-02-25
WO2012039169A1 (ja) 2012-03-29
US20130104013A1 (en) 2013-04-25
US9009579B2 (en) 2015-04-14
CN102959526A (zh) 2013-03-06
EP2620875B1 (en) 2018-01-17
CN102959526B (zh) 2015-08-19
JP5579003B2 (ja) 2014-08-27
JP2012068840A (ja) 2012-04-05
ES2662127T3 (es) 2018-04-05

Similar Documents

Publication Publication Date Title
KR101453184B1 (ko) 중앙 처리 연산 장치 및 이상 검사 방법
KR101449231B1 (ko) 어드레스 변환 검사 장치, 중앙 처리 연산 장치, 및 어드레스 변환 검사 방법
US8812931B2 (en) Memory system with ECC-unit and further processing arrangement
US8572443B2 (en) System, method, and computer program product for determining a retention behavior for at least one block of a memory device having finite endurance and/or retention
US8291379B2 (en) Runtime analysis of a computer program to identify improper memory accesses that cause further problems
US20100106926A1 (en) Second failure data capture problem determination using user selective memory protection to trace application failures
JP2011054263A (ja) メモリエラーと冗長
CN104598776B (zh) 一种对软件进行测试的方法及装置
US7870441B2 (en) Determining an underlying cause for errors detected in a data processing system
CN111078459A (zh) 半导体芯片的测试方法、装置及系统
CH716656A2 (it) Sistema e metodo di generazione e archivazione di metadati specifici dell'informatica forense.
EP2645249A1 (en) Information processing apparatus, and method of controlling information processing apparatus
EP3125251A1 (en) Hamming code-based data access method and integrated random access memory
JP5545771B2 (ja) 診断装置、診断方法および診断プログラム診断方法
CN111221775B (zh) 处理器、缓存处理方法及电子设备
JP2008250671A (ja) 情報処理装置および情報処理方法
US20190102578A1 (en) System With Attack Protection Structure
JP2006120098A (ja) キャッシュメモリ装置およびその管理方法
JP2017167615A (ja) ログ取得装置、演算装置、プロセッサ、処理方法、プログラム
CN106874161B (zh) 一种高速缓存异常的处理方法及装置
JP2008065745A (ja) 記憶装置
JP2011227646A (ja) 計算機の診断装置及び診断方法
JP2013205857A (ja) 障害処理方法、情報処理装置および障害処理プログラム
JPH11306800A (ja) フラッシュｅｅｐｒｏｍとその試験方法
JP2016081291A (ja) アクセス検査装置及び情報処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 6