CN114860627B - 基于地址信息动态生成页表的方法 - Google Patents

基于地址信息动态生成页表的方法 Download PDF

Info

Publication number
CN114860627B
CN114860627B CN202210786829.3A CN202210786829A CN114860627B CN 114860627 B CN114860627 B CN 114860627B CN 202210786829 A CN202210786829 A CN 202210786829A CN 114860627 B CN114860627 B CN 114860627B
Authority
CN
China
Prior art keywords
page table
pde
address
generated
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210786829.3A
Other languages
English (en)
Other versions
CN114860627A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202210786829.3A priority Critical patent/CN114860627B/zh
Publication of CN114860627A publication Critical patent/CN114860627A/zh
Application granted granted Critical
Publication of CN114860627B publication Critical patent/CN114860627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种基于地址信息动态生成页表的方法，包括步骤S1、将VA切分为{V1，V2，…VM}；步骤S2、查询页表查询模块中的cache，确定Bi；步骤S3、基于Bi和Vi生成第i级PDE页表,第i级PDE页表的第Ci行中存储有第i+1页表的基地址Bi+1,其中，Ci=Bi+Vi*W；步骤S4、若i<M‑1,则读取第i+1级PDE页表的基地址Bi+1,设置i=i+1，返回步骤S3；若i=M‑1,读取Bi+1，生成PTE页表，PTE页表的第Ci+1行中存储VA对应的物理地址PA，返回PA。本发明提高了MMU验证的测试效率和覆盖率。

Description

基于地址信息动态生成页表的方法
技术领域
本发明涉及计算机技术领域，尤其涉及一种基于地址信息动态生成页表的方法。
背景技术
内存管理单元(Memory Management Unit,简称MMU)是中央处理器中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权，多用户多进程操作系统的单元。现有技术在对MMU设计进行验证时，通常采用软件操作，生成静态的、位置固定的大量的页表，构建大量的测试用例，来实现对MMU设计进行验证，需要占据大量内存空间，测试灵活性差。此外，现有技术即便构建大量的测试用例也很难覆盖所有的应用场景，导致MMU验证的覆盖率低、效率低。由此可知，如何提高MMU验证的效率和覆盖率为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种基于地址信息动态生成页表的方法，提高了MMU验证的测试效率和覆盖率。
本发明提供了一种基于地址信息动态生成页表的方法，包括：
步骤S1、将随机生成的虚拟地址信息VA切分为M个虚拟地址域段{V1，V2，…VM}，Vm表示VA的第m虚拟地址域段，m的取值范围为1到M,M≥2；
步骤S2、基于{V1，V2，…VM-1}查询页表查询模块中的cache，确定VA对应的当前待生成的PDE页表基地址Bi，i的取值范围为1到M-1；
步骤S3、基于Bi和Vi生成VA对应的第i级PDE页表, 所述第i级PDE页表的第Ci行中存储有第i+1页表的基地址Bi+1,其中，
Ci= Bi+Vi*W
W表示页表行中包括的byte数，第i+1页表为第i+1级PDE页表或PTE页表；
Bi+1包括N位信息，其中，Bi+1的第k位至第s位用于存储对应页表的级别标识i+1，Bi+1的第0位至第k-1位、以及第s+1位至第N-1位均随机生成；
步骤S4、若i<M-1,则从第i级PDE页表的第Ci行读取第i+1级PDE页表的基地址Bi+1,设置i=i+1，返回执行步骤S3；
若i=M-1,则从第i级PDE页表的Ci行读取Bi+1，生成VA对应的PTE页表，所述PTE页表的第Ci+1行中存储有VA对应的物理地址PA，返回PA，其中：
Ci+1= Bi+1+Vi+1*W。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于地址信息动态生成页表的方法可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
本发明所述方法可以随机产生VA地址对MMU进行验证，通过从预设寄存器、页表查询cache或上一级页表中获取待生成页表的基地址，结合对应的VA虚拟地址域段确定对应的目标地址行，在当前待生成页表的目标地址行中生成对应的地址信息，且每一地址信息中均存储有对应的页表级别标识，使得生成的页表可以动态生成，随机存储，只需一个测试用例通过随机测试即可覆盖所有的应用场景，提高了MMU验证的测试效率和覆盖率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的基于地址信息动态生成页表的方法示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种基于地址信息动态生成页表的方法的具体实施方式及其功效，详细说明如后。
本发明实施例提供了一种基于地址信息动态生成页表的方法，如图1所示，包括：
步骤S1、将随机生成的虚拟地址信息VA（virtual address）切分为M个虚拟地址域段{V1，V2，…VM}，Vm表示VA的第m虚拟地址域段，m的取值范围为1到M,M≥2；
需要说明的是，M的取值根据具体验证需求设置，但M取值过大或过小都会影响到验证的效率或准确性，作为一种优选的实施例，M=4。不同Vm的位数可以相等，也可以不相等，根据具体验证需求设置。
步骤S2、基于{V1，V2，…VM-1}查询页表查询模块（table walker）中的cache（高速缓冲存储器），确定VA对应的当前待生成的PDE(page directory entry ，页目录条目)页表基地址Bi，i的取值范围为1到M-1；
步骤S3、基于Bi和Vi生成VA对应的第i级PDE页表, 所述第i级PDE页表的第Ci行中存储有第i+1页表的基地址Bi+1,其中，
Ci= Bi+Vi*W
W表示页表行中包括的byte数，例如W取值可以为8。第i+1页表为第i+1级PDE页表或PTE(page table entry, 页表条目)页表；可以理解的是i取不同的数值时，Ci可能相等，也可能不相等。
Bi+1包括N位信息，其中，Bi+1的第k位至第s位用于存储对应页表的级别标识i+1，Bi+1的第0位至第k-1位、以及第s+1位至第N-1位均随机生成；
需要说明的是，页表查询操作，需生成至少一级的PDE页表，逐级查询，直至生成对应的PTE页表，PDE页表用于存储下一级页表的基地址，PTE页表用于存储物理地址信息，但可以理解的是，PTE页表中还可存储其他页表信息，PTE页表中的物理地址信息是从memory中获取，在此不再赘述。
步骤S4、若i<M-1,则从第i级PDE页表的第Ci行读取第i+1级PDE页表的基地址Bi+1,设置i=i+1，返回执行步骤S3；若i=M-1,则从第i级PDE页表的Ci行读取Bi+1，生成VA对应的PTE页表，所述PTE页表的第Ci+1行中存储有VA对应的物理地址PA，返回PA，其中：
Ci+1= Bi+1+Vi+1*W。
本发明所述方法可以随机产生VA地址对MMU进行验证，通过从预设寄存器、页表查询cache或上一级页表中获取待生成页表的基地址，结合对应的VA虚拟地址域段确定对应的目标地址行，在当前待生成页表的目标地址行中生成对应的地址信息，且每一地址信息中均存储有对应的页表级别标识，将页表级别信息融合在地址信息中，使得生成的页表可以动态生成，减少了内存资源的占用，且能实现随机存储，只需一个测试用例通过随机测试即可覆盖所有的应用场景，提高了MMU验证的测试效率和覆盖率。
此外，需要说明的是，本发明所述方法的所有PDE页表和PTE页表均是基于VA地址信息动态生成的，当PDE页表和PTE页表使用完毕后，也可直接基于地址信息进行检索，对应删除，进一步节省内存空间，提高系统性能。可以理解的是，上述方法是针对一个随机生成的物理地址具体如何获取对应的物理地址PA进行详细描述，具体应用场景中，可以同时生成多个虚拟地址，对每个虚拟地址并行采取本发明所述方法进行物理地址PA的查找，相互之间不会产生影响，最后将验证过程得到的PA值与预期的PA值进行对比，实现对MMU的验证。
作为一种实施例，步骤S1之前还包括步骤S0、随机生成虚拟地址信息，基于所述虚拟地址信息查询MMU中的cache，若不存在对应的物理地址PA，则执行步骤S1，若存在则直接返回对应的物理地址PA。MMU中的cache用于存储虚拟地址信息和物理地址信息的映射关系。
作为一种实施例，所述步骤S3中，Bi+1中随机生成的第0位至第k-1位的值BAi+1需满足：
2k-(2di-1)* W≥BAi+1
其中，di表示Vi的位数，0≤k≤s≤M-1。
通过上述设置可以有效避免Bi中地址溢出，防止地址污染，且能在每一生成的Bi中的固定位置标识级别，每一Bi又能标识对应页表的地址，使得用户在MMU验证环境中，通过Bi地址信息既能确定下一待生成页表级别以及基地址信息。因此，基于此机制，本发明所述方法可以动态生成页表，且可以乱序或叠加存储，也不会出现错乱，且VA以及Bi中除页表的级别标识之外的位均可随机生成，灵活性好，且能基于一个测试用例进行随机，可覆盖所有应用场景，提高了MMU验证的效率和覆盖率。作为一种实施例，所述方法还包括，将生成的每一页表随机存储至预设的存储空间，无需预先生成多个页表，且无需划分固定的存储空间，此外，还可将每一页表中对应的第Ci行的地址信息进行显示，每个地址信息的第k位至第s位均明确标识了所述页表级别，用户基于显示信息即可明确获知页表的级别及对应地址信息。
以M=4为例，则在地址信息中只需选择两位即可存放页表级别标识，以地址共36位，即N=36为例，假设Vi的位数为8，W取值也为8，假设指定第27位和28位用于标识页表级别，例如00、01、10、11，则随机生成BAi+1时，0-26位的随机值BAi+1需要满足227-(28-1)*8≥BAi+1，需要说明的是，第s+1至第N-1位直接随机即可，不会出现地址污染的情况。
作为一种实施例，所述页表查询模块中包括M-1级页表查询cache{CA1，CA2…CAM-1},CAj表示第j级页表查询cache，j的取值范围为1到M-1，CAj中用于存储V1+V2+..Vj与第j+1级PDE页表基地址的映射关系，V1+V2+..Vj表示V1、V2、..Vj虚拟地址域段的拼接。所述步骤S2包括：
步骤S21、基于V1查询CA1，基于V1+V2查询CA2，…基于V1+V2+..VM-1查询CAM-1，获取对应的命中结果；
步骤S22、若均未命中，则当前待生成的PDE页表基地址Bi=B1，若有至少CAj一个命中，则当前待生成的PDE页表基地址Bi=Bjmax，jmax为命中的CAj中最大的j值，Bjmax从对应命中的CAj中直接获取。
需要说明的是，基于V1查询CA1，基于V1+V2查询CA2，…基于V1+V2+..VM-1查询CAM-1，是并行执行的，具体可以采用“0”表示未命中，“1”表示命中，可直接生成查询结果序列，基于序列来判断命中结果。仍以M=4为例，输出结果为“000”则表示均未命中，输出结果为“011”则表示CA2和CA3命中。
作为一种实施例，所述步骤S22中，若当前待生成的PDE页表基地址Bi=B1，即当前所有页表查询cache均未命中，则从预设的寄存器中获取预先配置的初始基地址B1。
可以理解的是，每新生成一级PDE，会对应建立一个虚拟地址域段与基地址的映射关系，更新至对应的页表查询cache中即可，每对应生成一个PTE页表，则会建立一个VA和PA的映射关系，更新MMU中的cache的即可，cache具体的更新过程在此不再赘述。
在动态生成PDE页表或PTE页表的过程中，可以生成整张页表，也可以仅生成第Ci行的地址信息，优选的，可以在每一级PDE页表或PTE页表中均只生成对应第Ci行的地址信息，这样在保证验证过程征程执行的前提下，既可以节省空间，还可以提高验证效率，且每一页表均是根据验证需求动态生成的，可随机存放，无需提前生成，也无需设定固定的存放区域。
需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种基于地址信息动态生成页表的方法，其特征在于，包括：
步骤S1、将随机生成的虚拟地址信息VA切分为M个虚拟地址域段{V1，V2，…VM}，Vm表示VA的第m虚拟地址域段，m的取值范围为1到M,M≥2；
步骤S2、基于{V1，V2，…VM-1}查询页表查询模块中的cache，确定VA对应的当前待生成的PDE页表基地址Bi，i的取值范围为1到M-1；
步骤S3、基于Bi和Vi生成VA对应的第i级PDE页表, 所述第i级PDE页表的第Ci行中存储有第i+1页表的基地址Bi+1,其中，
Ci= Bi+Vi*W
W表示页表行中包括的byte数，第i+1页表为第i+1级PDE页表或PTE页表；
Bi+1包括N位信息，其中，Bi+1的第k位至第s位用于存储对应页表的级别标识i+1，Bi+1的第0位至第k-1位、以及第s+1位至第N-1位均随机生成，0≤k≤s≤M-1；
步骤S4、若i<M-1,则从第i级PDE页表的第Ci行读取第i+1级PDE页表的基地址Bi+1,设置i=i+1，返回执行步骤S3；
若i=M-1,则从第i级PDE页表的Ci行读取Bi+1，生成VA对应的PTE页表，所述PTE页表的第Ci+1行中存储有VA对应的物理地址PA，返回PA，其中：
Ci+1= Bi+1+Vi+1*W。
2.根据权利要求1所述的方法，其特征在于，
所述步骤S3中，Bi+1中随机生成的第0位至第k-1位的值BAi+1需满足：
2k-(2di-1)* W≥BAi+1
其中，di表示Vi的位数。
3.根据权利要求1所述的方法，其特征在于，
所述页表查询模块中包括M-1级页表查询cache{CA1，CA2…CAM-1},CAj表示第j级页表查询cache，j的取值范围为1到M-1，CAj中用于存储V1+V2+..Vj与第j+1级PDE页表基地址的映射关系，V1+V2+..Vj表示V1、V2、..Vj虚拟地址域段的拼接。
4.根据权利要求3所述的方法，其特征在于，
所述步骤S2包括：
步骤S21、基于V1查询CA1，基于V1+V2查询CA2，…基于V1+V2+..VM-1查询CAM-1，获取对应的命中结果；
步骤S22、若均未命中，则当前待生成的PDE页表基地址Bi=B1，若有至少CAj一个命中，则当前待生成的PDE页表基地址Bi=Bjmax，jmax为命中的CAj中最大的j值，Bjmax从对应命中的CAj中直接获取。
5.根据权利要求4所述的方法，其特征在于，
所述步骤S22中，若当前待生成的PDE页表基地址Bi=B1，则从预设的寄存器中获取预先配置的初始基地址B1。
6.根据权利要求1所述的方法，其特征在于，
所述方法还包括，将生成的每一页表随机存储至预设的存储空间，并将每一页表中对应的第Ci行的地址信息进行显示。
7.根据权利要求1所述的方法，其特征在于，
步骤S1之前还包括步骤S0、随机生成虚拟地址信息，基于所述虚拟地址信息查询MMU中的cache，若不存在对应的物理地址PA，则执行步骤S1，若存在则直接返回对应的物理地址PA。
8.根据权利要求1所述的方法，其特征在于，
每一级PDE页表或PTE页表中均只生成对应第Ci行的地址信息。
9.根据权利要求1所述的方法，其特征在于，
M的取值为4。
CN202210786829.3A 2022-07-06 2022-07-06 基于地址信息动态生成页表的方法 Active CN114860627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210786829.3A CN114860627B (zh) 2022-07-06 2022-07-06 基于地址信息动态生成页表的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210786829.3A CN114860627B (zh) 2022-07-06 2022-07-06 基于地址信息动态生成页表的方法

Publications (2)

Publication Number Publication Date
CN114860627A CN114860627A (zh) 2022-08-05
CN114860627B true CN114860627B (zh) 2022-09-30

Family

ID=82625902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210786829.3A Active CN114860627B (zh) 2022-07-06 2022-07-06 基于地址信息动态生成页表的方法

Country Status (1)

Country Link
CN (1) CN114860627B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116185902B (zh) * 2023-04-13 2023-08-01 阿里云计算有限公司 一种表切分方法、系统、电子设备及可读介质
CN117056157B (zh) * 2023-10-11 2024-01-23 沐曦集成电路(上海)有限公司 一种寄存器层次化验证方法、存储介质和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102736969A (zh) * 2012-05-22 2012-10-17 中国科学院计算技术研究所 一种针对硬件虚拟化的内存监控方法和系统
CN113688046A (zh) * 2021-08-26 2021-11-23 中国科学院上海高等研究院 用于处理器仿真验证的大规模用例生成方法
CN113986775A (zh) * 2021-11-03 2022-01-28 苏州睿芯集成电路科技有限公司 一种risc-v cpu验证中页表项生成方法、系统及装置
CN114090499A (zh) * 2021-11-23 2022-02-25 海光信息技术股份有限公司 访存单元验证系统、设备及存储介质
CN114239448A (zh) * 2021-12-10 2022-03-25 上海立可芯半导体科技有限公司 一种加速mmu映射表部署的系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579003B2 (ja) * 2010-09-22 2014-08-27 三菱重工業株式会社 アドレス変換検査装置、中央処理演算装置、及びアドレス変換検査方法
CN111949572A (zh) * 2020-08-24 2020-11-17 海光信息技术有限公司 页表条目合并方法、装置及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102736969A (zh) * 2012-05-22 2012-10-17 中国科学院计算技术研究所 一种针对硬件虚拟化的内存监控方法和系统
CN113688046A (zh) * 2021-08-26 2021-11-23 中国科学院上海高等研究院 用于处理器仿真验证的大规模用例生成方法
CN113986775A (zh) * 2021-11-03 2022-01-28 苏州睿芯集成电路科技有限公司 一种risc-v cpu验证中页表项生成方法、系统及装置
CN114090499A (zh) * 2021-11-23 2022-02-25 海光信息技术股份有限公司 访存单元验证系统、设备及存储介质
CN114239448A (zh) * 2021-12-10 2022-03-25 上海立可芯半导体科技有限公司 一种加速mmu映射表部署的系统和方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
基于ARM9的高速缓存和内存管理单元的电路设计与实现;李满丽;《中国优秀硕士学位论文全文数据库-信息科技辑》;20091215;第2009年卷(第12期);全文 *
嵌入式32位RISC处理器中存储管理单元的研究与设计;蔡珊;《中国优秀硕士学位论文全文数据库-信息科技辑》;20100115;第2010年卷(第1期);全文 *
针对Linux操作系统的MMU设计;陆超等;《小型微型计算机系统》;20070430;第28卷(第04期);全文 *
陆超等.针对Linux操作系统的MMU设计.《小型微型计算机系统》.2007,第28卷(第04期), *

Also Published As

Publication number Publication date
CN114860627A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN114860627B (zh) 基于地址信息动态生成页表的方法
US7461208B1 (en) Circuitry and method for accessing an associative cache with parallel determination of data and data availability
CN107515901B (zh) 一种链式日志存储结构及其哈希索引结构、数据操作方法及服务器、介质
US8266116B2 (en) Method and apparatus for dual-hashing tables
JP5203358B2 (ja) データをプリフェッチする装置および方法
US6560690B2 (en) System and method for employing a global bit for page sharing in a linear-addressed cache
JP3640978B2 (ja) ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置
JP6356675B2 (ja) 集約／グループ化動作：ハッシュテーブル法のハードウェア実装
US20110145542A1 (en) Apparatuses, Systems, and Methods for Reducing Translation Lookaside Buffer (TLB) Lookups
US20020138648A1 (en) Hash compensation architecture and method for network address lookup
TW200917278A (en) System and method for predicting cache access
US9946660B2 (en) Memory space management
CN113934655B (zh) 解决高速缓冲存储器地址二义性问题的方法和装置
CN115774683A (zh) 用于超级用户模式中获取物理地址的方法及相应处理器
US7272611B1 (en) Apparatus and method for searching a n-branch data structure using information in entries
CN107533513B (zh) 突发转换后备缓冲器
CN114637700A (zh) 针对目标虚拟地址的地址转换方法、处理器及电子设备
CN114546898A (zh) 一种tlb管理方法、装置、设备及存储介质
US6990551B2 (en) System and method for employing a process identifier to minimize aliasing in a linear-addressed cache
US20140013054A1 (en) Storing data structures in cache
US10754786B2 (en) Memory access method using simplified mapping table requiring smaller memory space
JP2008511882A (ja) 一意のタスク識別子を用いてデータを共用する仮想アドレス・キャッシュ及び方法
JP2012113721A (ja) メモリシステム
US6915405B2 (en) Emulated target associative memory system with a multi-digit incrementable validity counter
US20140006747A1 (en) Systems and methods for processing instructions when utilizing an extended translation look-aside buffer having a hybrid memory structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant