KR101439153B1 - Led chip with curvature board and led package using the same - Google Patents
Led chip with curvature board and led package using the same Download PDFInfo
- Publication number
- KR101439153B1 KR101439153B1 KR1020130000562A KR20130000562A KR101439153B1 KR 101439153 B1 KR101439153 B1 KR 101439153B1 KR 1020130000562 A KR1020130000562 A KR 1020130000562A KR 20130000562 A KR20130000562 A KR 20130000562A KR 101439153 B1 KR101439153 B1 KR 101439153B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- type semiconductor
- led chip
- semiconductor layer
- bending deformation
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000005452 bending Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 6
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 239000006023 eutectic alloy Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910017401 Au—Ge Inorganic materials 0.000 claims description 2
- 229910015365 Au—Si Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000003566 sealing material Substances 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 31
- 229910002601 GaN Inorganic materials 0.000 description 28
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지를 제공하는 것을 목적으로 한다. 본 발명은 LED 칩으로서, 기판; 상기 기판 상에 형성한 n-형 반도체 층; 상기 n-형 반도체 층 상에 형성한 활성층; 상기 활성층 상에 형성한 p-형 반도체 층; 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극; 상기 p-형 반도체 층에 형성한 p-형 전극; 및 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한다. 본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있는 장점이 있다.The present invention relates to an LED chip having a curved substrate which improves a band structure of a quantum well layer and an internal quantum efficiency by maintaining a warped shape by causing a tensile stress to be formed on the LED chip, And to provide the above-mentioned objects. An LED chip comprising: a substrate; An n-type semiconductor layer formed on the substrate; An active layer formed on the n-type semiconductor layer; A p-type semiconductor layer formed on the active layer; An n-type electrode formed on the n-type semiconductor layer in which the active layer is not formed; A p-type electrode formed on the p-type semiconductor layer; And a bending deformation portion formed at a lower portion of the substrate and generating a stress to bend the substrate. The present invention is advantageous in that the tensile stress is formed in the LED chip to maintain the warped shape, thereby improving the band structure of the quantum well layer and increasing the internal quantum efficiency, thereby improving the light output efficiency of the LED chip.
Description
본 발명은 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지에 관한 발명으로서, 더욱 상세하게는 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지에 관한 것이다.
The present invention relates to an LED chip having a curved substrate and an LED package using the LED chip. More particularly, the present invention relates to an LED chip having a bent substrate, To an LED package having a curved substrate having improved light output efficiency and an LED package using the same.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light emitting diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light. In 1962, red LEDs using GaAsP compound semiconductors were commercialized. GaP: N series green LEDs and information communication devices As a light source for a display image of an electronic device.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따르고, 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.The wavelength of the light emitted by such an LED depends on the semiconductor material used to fabricate the LED because the wavelength of the emitted light is a semiconductor material that exhibits an energy difference between valence band electrons and conduction band electrons Because of the band-gap of the band gap.
GaN 화합물 반도체(Gallium Nitride: 질화 갈륨)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.GaN compound semiconductors (Gallium Nitride) have high thermal stability and wide bandgap (0.8 ~ 6.2eV), and have attracted much attention in the field of high power electronic component development including LED.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One of the reasons for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers emitting green, blue and white light.
이러한 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광 추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using such a GaN-based material largely depends on the structure of the active layer, the light extraction efficiency for extracting light to the outside, the size of the LED chip, the type and angle of the mold when assembling the lamp package, .
한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.On the other hand, one of the reasons why such GaN-based semiconductor growth is more difficult than other III-V compound semiconductors is that there is no wafer of a high-quality substrate, that is, a material such as GaN, InN or AlN.
따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다.Therefore, the LED structure grows on a different substrate such as sapphire, where many defects occur, and these defects have a great influence on the LED performance.
도 1은 일반적인 GaN 계열 물질의 LED 구조를 나타낸 블록도로서, 도 1에 도시한 바와 같이 전자 주입층으로서 n-형 GaN층(1)과, 정공 주입층으로서 p-형 GaN층(3) 사이에 양자우물구조(quantum well)를 가지는 활성층(2)이 위치한다.1 is a block diagram showing an LED structure of a general GaN-based material. As shown in Fig. 1, an n-
이때, p-형 GaN층(3)과 활성층(2)의 일측은 n-형 GaN층(1)이 드러나도록 식각되고, 이와 같이 식각되어 드러난 n-형 GaN층(1)에는 n-형 전극(6)이 형성되며, p-형 GaN층(3)에는 p-형 전극(7)이 형성된다.At this time, one side of the p-
이러한 구조는 기판(4) 상에 형성되며, 이때, 기판(4)과 n-형 GaN층(1) 사이에는 통상 버퍼층(5)이 형성되는데 상기 버퍼층(5)은 형성되지 않을 수도 있다.This structure is formed on the
한편, 도 2(a)와 같이 사파이어 기판 위에 성장된 n-형 GaN(1) 층 상에 양자 우물로 사용되는 InGaN(2') 층을 성장시킬 때 InGaN(2')는 GaN(1)의 격자 상수를 따라 성장을 하여 도 2(b)와 같이 성장한다.On the other hand, when an InGaN (2 ') layer used as a quantum well is grown on an n-type GaN (1) layer grown on a sapphire substrate as shown in FIG. 2 (a) Grows along the lattice constant and grows as shown in FIG. 2 (b).
이러한 경우에 InGaN의 격자 상수는 GaN의 격자 상수보다 크기 때문에, InGaN(2')층에 압축 응력이 발생하게 된다.In this case, the lattice constant of InGaN is larger than the lattice constant of GaN, so that compressive stress is generated in the InGaN (2 ') layer.
또한, 이러한 양자 우물에 발생하는 압축 응력으로 인해 압전 분극이 발생하기 때문에 내부 양자 효율이 하락하는 문제점이 있다.
In addition, since the piezoelectric polarization occurs due to the compressive stress generated in the quantum well, the internal quantum efficiency decreases.
이러한 문제점을 해결하기 위하여, 본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지를 제공하는 것을 목적으로 한다.
In order to solve the above problems, the present invention provides a curved substrate having improved curvature shape by allowing tensile stress to be formed on the LED chip, thereby improving the band structure of the quantum well layer and increasing the internal quantum efficiency, An object of the present invention is to provide an LED chip and an LED package using the same.
상기한 목적을 달성하기 위하여 본 발명은 LED 칩으로서, 기판; 상기 기판 상에 형성한 n-형 반도체 층; 상기 n-형 반도체 층 상에 형성한 활성층; 상기 활성층 상에 형성한 p-형 반도체 층; 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극; 상기 p-형 반도체 층에 형성한 p-형 전극; 및 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한다.According to an aspect of the present invention, there is provided an LED chip comprising: a substrate; An n-type semiconductor layer formed on the substrate; An active layer formed on the n-type semiconductor layer; A p-type semiconductor layer formed on the active layer; An n-type electrode formed on the n-type semiconductor layer in which the active layer is not formed; A p-type electrode formed on the p-type semiconductor layer; And a bending deformation portion formed at a lower portion of the substrate and generating a stress to bend the substrate.
또한, 본 발명에 따른 상기 휨 변형부는 기판이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 것을 특징으로 한다.The bending deformation portion according to the present invention is characterized in that tensile stress is generated so that the substrate is convex upward.
또한, 본 발명에 따른 상기 휨 변형부는 곡률이 2.0m-1 이상 6.2m-1 이하인 것을 특징으로 한다.In addition, the flexure according to the invention is characterized in that the curvature portion is 2.0m or less than 6.2m -1 -1.
또한, 본 발명에 따른 상기 휨 변형부는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈인 것을 특징으로 한다.Also, the bending deformation portion according to the present invention is characterized by being a bimetal made of two or more kinds of materials having different thermal expansion coefficients.
또한, 본 발명에 따른 상기 휨 변형부는 임의의 열팽창계수를 갖는 제 1 휨 변형부; 및 상기 제 1 휨 변형부의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부를 포함하는 것을 특징으로 한다.Further, the bending deformation portion according to the present invention may include: a first bending deformation portion having an arbitrary thermal expansion coefficient; And a second bending deformation portion having a thermal expansion coefficient smaller than a thermal expansion coefficient of the first bending deformation portion.
또한, 본 발명에 따른 상기 바이메탈은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하는 금속인 것을 특징으로 한다.The bimetal according to the present invention is characterized in that it is a metal containing at least one of nickel, iron, manganese, molybdenum, copper and aluminum.
또한, 본 발명에 따른 상기 바이메탈은 SiO2, SiN, SiON 중 하나 이상을 포함하는 유전체인 것을 특징으로 한다.In addition, the bimetal according to the present invention is characterized by being a dielectric including at least one of
또한, 본 발명에 따른 상기 바이메탈은 세라믹인 것을 특징으로 한다.Further, the bimetal according to the present invention is characterized by being a ceramic.
또한, 본 발명에 따른 상기 바이메탈은 Si, GaN, AlN, GaAs 중 하나 이상을 포함하는 반도체인 것을 특징으로 한다.In addition, the bimetal according to the present invention is characterized by being a semiconductor including at least one of Si, GaN, AlN, and GaAs.
또한, 본 발명에 따른 상기 LED 칩은 상기 기판과 휨 변형부 사이에 설치한 반사층을 더 포함하는 것을 특징으로 한다.The LED chip according to the present invention may further include a reflective layer disposed between the substrate and the bending deformation portion.
또한, 본 발명에 따른 상기 반사층은 분산 브라그 반사 소자(Distributed Bragg Reflector, DBR)로 이루어진 것을 특징으로 한다.In addition, the reflective layer according to the present invention is characterized by being a DBR (Distributed Bragg Reflector).
또한, 본 발명에 따른 상기 반사층은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상을 포함한 반사메탈인 것을 특징으로 한다.Also, the reflective layer according to the present invention is a reflective metal including at least one of Al, Pt, Ni, Pd, Ti, Au, W and Ag.
또한, 본 발명은 LED 패키지로서, 기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한 LED 칩; 상기 LED 칩과 접속된 리드 프레임; 상기 리드 프레임이 설치되고, 상기 LED 칩에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드; 상기 LED 칩과 리드 프레임을 연결하는 본딩 와이어; 및 상기 패키지 몰드에 충진되어 상기 LED 칩과 본딩 와이어를 보호하고, 상기 LED 칩의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재를 포함한다.The present invention also provides an LED package comprising a substrate, an n-type semiconductor layer formed on the substrate, an active layer formed on the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, An n-type electrode formed on the n-type semiconductor layer in which the active layer is not formed, a p-type electrode formed on the p-type semiconductor layer, and a stress formed on the bottom of the substrate to bend the substrate An LED chip including a bending deformation portion generated; A lead frame connected to the LED chip; A package mold provided with the lead frame and having a reflector for reflecting light emitted from the LED chip; A bonding wire connecting the LED chip and the lead frame; And an encapsulating material filled in the package mold to protect the LED chip and the bonding wire, and to fix the substrate of the LED chip so as to keep the substrate in a bent state.
또한, 본 발명에 따른 상기 LED 칩은 기판과, 휨 변형부 사이에 반사층을 더 포함하는 것을 특징으로 한다.In addition, the LED chip according to the present invention further includes a reflective layer between the substrate and the flexural deformation portion.
또한, 본 발명에 따른 상기 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착하는 것을 특징으로 한다.In addition, the substrate and the bending deformation portion according to the present invention are characterized in that they are adhered using either paste or epoxy.
또한, 본 발명에 따른 상기 기판과 휨 변형부는 Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩을 통해 결합하거나 또는 도금법을 통해 결합하는 것을 특징으로 한다.In addition, the substrate and the bending deformation portion according to the present invention may be made of an eutectic alloy having at least one of Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al- ), Or by a plating method.
또한, 본 발명에 따른 상기 LED 칩의 응력은 인장 응력이고, 상기 봉지재의 경화를 위한 리플로우 공정에서 발생하는 열에 의해 발생하는 것을 특징으로 한다.The stress of the LED chip according to the present invention is a tensile stress and is generated by heat generated in the reflow process for curing the encapsulant.
또한, 본 발명에 따른 상기 LED 칩의 휨 변형부는 바이메탈인 것을 특징으로 한다.
Further, the bending deformation portion of the LED chip according to the present invention is a bimetal.
본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시킬 수 있는 장점이 있다.The present invention is advantageous in that the tensile stress is formed in the LED chip to maintain the warped shape, thereby improving the band structure of the quantum well layer and increasing the internal quantum efficiency.
또한, 본 발명은 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있는 장점이 있다.
Further, the present invention has an advantage that the light output efficiency of the LED chip can be improved by increasing the internal quantum efficiency.
도 1 은 일반적인 GaN 계열 물질의 LED 구조를 나타낸 단면도.
도 2 는 n-형 GaN층 상에 활성층이 성장하는 과정을 나타낸 예시도.
도 3 은 본 발명에 따른 곡선 기판을 갖는 LED 칩의 구조를 나타낸 단면도.
도 4 는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형 상태를 나타낸 단면도.
도 5 는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도.
도 6 은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도.
도 7 은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도.
도 8 은 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 구조를 나타낸 단면도.
도 9 는 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도.
도 10 은 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 곡률에 따른 파장 변화를 나타낸 예시도.1 is a cross-sectional view showing an LED structure of a general GaN-based material;
2 is an exemplary view showing a growth process of an active layer on an n-type GaN layer.
3 is a sectional view showing the structure of an LED chip having a curved substrate according to the present invention.
4 is a cross-sectional view showing a bending deformation state of an LED chip having a curved substrate according to Fig. 3;
Fig. 5 is a view showing changes in light output characteristics and electrical characteristics according to bending deformation of the LED chip having the curved substrate according to Fig. 3;
FIG. 6 is a view illustrating an optical output characteristic and an electrical characteristic change according to a substrate thickness of an LED chip having a curved substrate according to FIG. 3;
FIG. 7 is a view showing a characteristic change of internal quantum efficiency according to a substrate thickness of an LED chip having a curved substrate according to FIG. 3;
8 is a sectional view showing the structure of an LED package using an LED chip having a curved substrate according to the present invention.
FIG. 9 is a view showing a characteristic change of internal quantum efficiency according to a substrate thickness of an LED package using an LED chip having a curved substrate according to FIG. 8; FIG.
10 is an exemplary view showing a wavelength change according to a curvature of an LED package using an LED chip having a curved substrate according to FIG.
이하, 첨부된 도면을 참조하여 본 발명에 따른 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지의 바람직한 실시예를 상세하게 설명한다.
Hereinafter, preferred embodiments of an LED chip having a curved substrate and an LED package using the same according to the present invention will be described in detail with reference to the accompanying drawings.
(LED 칩)(LED chip)
도 3은 본 발명에 따른 곡선 기판을 갖는 LED 칩의 구조를 나타낸 단면도이고, 도 4는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형 상태를 나타낸 단면도이다.FIG. 3 is a cross-sectional view showing the structure of an LED chip having a curved substrate according to the present invention, and FIG. 4 is a cross-sectional view showing a flexural deformation state of the LED chip having a curved substrate according to FIG.
도 3 및 도 4에 나타낸 바와 같이, 본 발명에 따른 곡선 기판을 갖는 LED 칩(100)은 기판(140)과, 상기 기판(140) 상에 형성한 n-형 반도체 층(110)과, 상기 n-형 반도체 층(110) 상에 형성한 활성층(120)과, 상기 활성층(120) 상에 형성한 p-형 반도체 층(130)과, 상기 활성층(120)이 형성되지 않은 n-형 반도체 층(110)에 형성한 n-형 전극(160)과, 상기 p-형 반도체 층(130)에 형성한 p-형 전극(170)과, 상기 기판(140)의 하부에 형성되어 상기 기판(140)이 휘어지도록 응력을 발생하는 휨 변형부(180)와, 상기 기판과 휨 변형부(180) 사이에 설치되는 반사층(190)을 포함하여 구성된다.3 and 4, an
상기 n-형 및 p-형 반도체 층(110, 130)과 활성층(120)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 이루어질 수 있다. The n-type and p-
상기 n-형 반도체 층(110)은 n-형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n-형 도전형 불순물로는 예를 들어, Si, Ge 및 Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. The n-
상기 활성층(120)은 다중 양자 우물(MQW) 구조의 InGaN/GaN층으로 이루어질 수 있다.The
상기 p-형 질화물 반도체층(130)은 p-형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p-형 도전형 불순물로는 예를 들어, Mg, Zn 및 Be 등을 사용하고, 바람직하게는 Mg을 주로 사용한다. The p-type
상기 기판(140)은, 바람직하게는, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며, 사파이어 이외에도 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.The
상기 기판(140)과 n-형 반도체층(110)의 사이에는, 이들 간의 격자 정합을 향상시키기 위한 버퍼층(150)이 형성되어 있을 수 있고, 상기 버퍼층(150)은 GaN 또는 AlN/GaN 등으로 형성될 수 있다.A
식각에 의해 드러난 n-형 반도체층(110) 상에는 n-형 전극(160)이 형성되고, 상기 p-형 반도체층(130) 상에는 p-형 전극(170)이 형성된다.An n-
상기 휨 변형부(180)는 기판(140)이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 구성으로 바람직하게는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈이고, 상기 바이메탈은 금속, 유전체, 세라믹, 반도체 등의 물질 중 선택하여 구성될 수 있다.The bending
상기 금속은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하여 형성되고, 상기 유전체는 SiO2, SiN, SiON 중 하나 이상을 포함하여 형성되며, 상기 반도체는 Si, GaN, AlN, GaAs 중 하나 이상을 포함하여 형성된다.Wherein the metal is formed of at least one of nickel, iron, manganese, molybdenum, copper and aluminum and the dielectric is formed of at least one of
또한, 상기 휨 변형부(180)는 임의의 열팽창계수를 갖는 제 1 휨 변형부(181)와, 상기 제 1 휨 변형부(181)의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부(182)로 구성되어 열팽창계수가 큰 제 1 휨 변형부(181)쪽이 더 많이 팽창하면서 기판(140)의 상방향으로 볼록 형상이 되도록 휜다. The bending
상기 제 1 휨 변형부(181)는 팽창이 잘 되는 니켈·망간·철의 합금, 니켈·몰리브덴·철의 합금, 니켈·망간·구리의 합금 중 어느 하나로 이루어지고, 상기 제 2 휨 변형부(182)는 제 1 휨 변형부(181)에 비해 팽창이 잘 되지 않는 니켈·철의 합금으로 이루어진다.The first
본 실시예에서는 제 1 및 제 2 휨 변형부(181, 182)를 금속을 실시예로 구성하였으나, 열팽창계수가 다른 유전체, 세라믹, 반도체를 실시예로 구성할 수도 있다.In this embodiment, the first and second
또한, 상기 휨 변형부(180)는 인장 응력에 의한 변형시 곡률이 2.0m-1 이상 20m-1 이하가 되도록 한다.In addition, the
상기 활성층(120)인 InGaN/GaN의 다중 양자 우물에 걸리는 압축 응력은 약 6.5GPa로 상기 압축 응력과 반대로 인장 응력을 걸어주고, 하기의 표 1과 같이 인장 응력에 따른 곡률이 형성된다.The compressive stress applied to the multiple quantum wells of InGaN / GaN, which is the
도 5는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도로서, 도 5(a)에 도시된 바와 같이, 인장 응력에 따라 휨 변형부가 휘어짐이 증가할수록 광 출력(Light Output Power)이 향상되는 것을 알 수 있고, 또한 도 5(b)와 같이 휨 변형에 따른 전압/전류의 차이는 없음을 알 수 있다.FIG. 5 is a graph showing changes in light output characteristics and electrical characteristics according to the flexural deformation of the LED chip having the curved substrate shown in FIG. 3. As shown in FIG. 5 (a) It can be seen that the light output power is improved with an increase in the number of the light emitting elements, and there is no difference in voltage / current due to the warping distortion as shown in FIG. 5 (b).
도 6은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도로서, 도 6(a)에 도시된 바와 같이, 기판의 두께를 얇게 하여 휘어짐이 증가할수록 광 출력(Light Output Power)이 향상되는 것을 알 수 있고, 또한, 도 6(b)와 같이 휨 변형에 따른 전압/전류의 차이가 크지 않음을 알 수 있다.FIG. 6 is a graph illustrating changes in optical output characteristics and electrical characteristics according to the thickness of a substrate of an LED chip having a curved substrate according to FIG. 3. As shown in FIG. 6 (a) It can be seen that the light output power is improved with an increase in the voltage difference between the electrodes and the voltage / current difference due to the bending deformation as shown in FIG. 6 (b).
도 7은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, 기판의 두께가 얇아질수록 내부 양자 효율(Internal Quantum Efficiency)이 증가함을 알 수 있다.FIG. 7 is a graph illustrating changes in characteristics of internal quantum efficiency according to a substrate thickness of an LED chip having a curved substrate according to FIG. 3. FIG. 7 shows that internal quantum efficiency increases as a thickness of a substrate decreases. .
즉 기판의 두께가 80μm에서 35μm로 줄어들 경우 내부 양자 효율은 약 8% 정도 증가하는 것을 알 수 있다.That is, when the thickness of the substrate is reduced from 80 μm to 35 μm, the internal quantum efficiency is increased by about 8%.
상기 반사층(190)은 기판(140)과 휨 변형부(180) 사이에 설치된 분산 브라그 반사 소자로서, 굴절률이 다른 두 개의 투명재료를 여러 층으로 번갈아 적층한 것으로 아래 흡수되는 빛을 유전체 반사막(Distributed Bragg Reflector, DBR)을 통해 반사시켜 광효율이 향상될 수 있도록 하며, 상기 반사층(190)은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상으로 구성되는 반사메탈이다.
The
(LED 패키지)(LED package)
도 8은 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 구조를 나타낸 단면도이다.8 is a cross-sectional view showing the structure of an LED package using an LED chip having a curved substrate according to the present invention.
도 8에 나타낸 바와 같이, 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지(200)는 저면에 임의의 곡률을 형성하도록 만곡된 LED 칩(100)과, 상기 LED 칩(100)과 접속된 리드 프레임(210)과, 상기 리드 프레임(210)이 설치되고, 상기 LED 칩(100)에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드(220)와, 상기 LED 칩(100)과 리드 프레임(210)을 연결하는 본딩 와이어(230)와, 상기 패키지 몰드(220)에 충진되어 상기 LED 칩(100)과 본딩 와이어(230)를 보호하고, 상기 LED 칩(100)의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재(240)를 포함한다.8, an
상기 LED 칩(100)은 기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부와, 상기 기판과 휨 변형부 사이에 형성한 반사층을 포함하여 구성된다.The
상기 LED 칩(100)의 휨 변형부는 바이메탈로서, 상기 기판이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 구성으로 바람직하게는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈이고, 상기 바이메탈은 금속, 유전체, 세라믹, 반도체 등의 물질 중 선택하여 구성될 수 있다.The bending deformation portion of the
상기 금속은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하여 형성되고, 상기 유전체는 SiO2, SiN, SiON 중 하나 이상을 포함하여 형성되며, 상기 반도체는 Si, GaN, AlN, GaAs 중 하나 이상을 포함하여 형성된다.Wherein the metal is formed of at least one of nickel, iron, manganese, molybdenum, copper and aluminum and the dielectric is formed of at least one of
또한, 상기 LED 칩(100)의 휨 변형부에 걸리는 인장 응력은 LED 칩(100)의 제조 공정 중 리플로우 공정에서 발생하는 열에 의해 발생되어 휨 변형부가 기판의 상방향으로 돌출된 볼록 형상이 되도록 한다.The tensile stress applied to the bending deformation portion of the
또한, 상기 볼록 형상으로 돌출된 휨 변형부는 패키지 몰드(220)에 충진되는 봉지재(240)가 경화되어 휘어진 상태가 고정되도록 한다.In addition, the convexly protruding bending deformation part causes the
또한, 상기 LED 칩(100)의 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착될 수 있으며, Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩, 또는 도금법을 이용하여 결합되도록 한다.In addition, the substrate and the bending deformation portion of the
도 9는 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, 기판의 두께가 얇아질수록 내부 양자 효율(Internal Quantum Efficiency)이 증가함을 알 수 있다.FIG. 9 is a graph showing a change in the characteristic of the internal quantum efficiency according to the substrate thickness of the LED package using the LED chip having the curved substrate according to FIG. 8, showing an example of the characteristic change of the internal quantum efficiency according to the substrate thickness of the LED chip. It can be seen that the internal quantum efficiency increases as the thickness of the substrate decreases.
도 10은 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 곡률에 따른 파장 변화를 나타낸 예시도로서, 곡률(Curvature, m-1)이 증가할수록 파장(Wavelength, nm)가 짧아져 LED 칩(100)의 발광 피크 파장은 단파장(짧은 파장)으로 이동한다.FIG. 10 is a diagram illustrating a wavelength change according to a curvature of an LED package using an LED chip having a curved substrate according to FIG. 8. As the curvature (m -1 ) increases, a wavelength (nm) The emission peak wavelength of the
따라서 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있게 된다.
Accordingly, by forming the tensile stress on the LED chip and maintaining the curved shape, the band structure of the quantum well layer is improved to increase the internal quantum efficiency, thereby improving the light output efficiency of the LED chip.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined in the appended claims. It can be understood that
또한, 본 발명의 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
In the course of the description of the embodiments of the present invention, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation, , Which may vary depending on the intentions or customs of the user, the operator, and the definitions of these terms should be based on the contents throughout this specification.
100 : LED 칩 110 : n-형 반도체 층
120 : 활성층 130 : p-형 반도체 층
140 : 기판 150 : 버퍼층
160 : n-형 전극 170 : p-형 전극
180 : 휨 변형부 181 : 제 1 휨 변형부
182 : 제 2 휨 변형부 190 : 반사층
200 : LED 패키지 210 : 리드 프레임
210a : 제 1 리드 프레임 210b : 제 2 리드 프레임
220 : 패키지 몰드 230 : 본딩 와이어
240 : 봉지재100: LED chip 110: n- type semiconductor layer
120: active layer 130: p-type semiconductor layer
140: substrate 150: buffer layer
160: n-type electrode 170: p-type electrode
180: bending deformation portion 181: first bending deformation portion
182: second bending deformation portion 190: reflective layer
200: LED package 210: lead frame
210a: first
220: package mold 230: bonding wire
240: Encapsulation material
Claims (19)
상기 기판(140) 상에 형성한 n-형 반도체 층(110);
상기 n-형 반도체 층(110) 상에 형성한 활성층(120);
상기 활성층(120) 상에 형성한 p-형 반도체 층(130);
상기 활성층(120)이 형성되지 않은 n-형 반도체 층(110)에 형성한 n-형 전극(160);
상기 p-형 반도체 층(130)에 형성한 p-형 전극(170); 및
상기 기판(140)의 하부에 형성되어 상기 기판(140)이 휘어지도록 응력을 발생하는 휨 변형부(180)를 포함하고,
상기 휨 변형부(180)는 기판(140)이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
A substrate 140;
An n-type semiconductor layer 110 formed on the substrate 140;
An active layer 120 formed on the n-type semiconductor layer 110;
A p-type semiconductor layer 130 formed on the active layer 120;
An n-type electrode 160 formed on the n-type semiconductor layer 110 on which the active layer 120 is not formed;
A p-type electrode 170 formed on the p-type semiconductor layer 130; And
And a bending deformation part (180) formed at a lower portion of the substrate (140) and generating stress to bend the substrate (140)
Wherein the bending deformation portion (180) generates a tensile stress such that the substrate (140) is convex upward.
상기 휨 변형부(180)는 곡률이 2.0m-1 이상 20m-1 이하인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
The method according to claim 1,
The flexure 180 includes a LED chip having a curved substrate, it characterized in that the curvature is less than 2.0m -1 20m -1.
상기 휨 변형부(180)는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
The method according to claim 1,
Wherein the bending deformation portion (180) is a bimetal comprising two or more kinds of materials having different thermal expansion coefficients.
상기 휨 변형부(180)는 임의의 열팽창계수를 갖는 제 1 휨 변형부(181); 및
상기 제 1 휨 변형부(181)의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부(182)를 포함하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
5. The method of claim 4,
The bending deformation portion 180 includes a first bending deformation portion 181 having an arbitrary thermal expansion coefficient; And
And a second bending deformation portion (182) having a thermal expansion coefficient smaller than a thermal expansion coefficient of the first bending deformation portion (181).
상기 바이메탈은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하는 금속인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
5. The method of claim 4,
Wherein the bimetal is a metal containing at least one of nickel, iron, manganese, molybdenum, copper, and aluminum.
상기 바이메탈은 SiO2, SiN, SiON 중 하나 이상을 포함하는 유전체인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
5. The method of claim 4,
Wherein the bimetal is a dielectric comprising at least one of SiO2, SiN, and SiON.
상기 바이메탈은 세라믹인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
5. The method of claim 4,
Wherein the bimetal is a ceramic.
상기 바이메탈은 Si, GaN, AlN, GaAs 중 하나 이상을 포함하는 반도체인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
5. The method of claim 4,
Wherein the bimetal is a semiconductor including at least one of Si, GaN, AlN, and GaAs.
상기 기판(140) 상에 형성한 n-형 반도체 층(110);
상기 n-형 반도체 층(110) 상에 형성한 활성층(120);
상기 활성층(120) 상에 형성한 p-형 반도체 층(130);
상기 활성층(120)이 형성되지 않은 n-형 반도체 층(110)에 형성한 n-형 전극(160);
상기 p-형 반도체 층(130)에 형성한 p-형 전극(170);
상기 기판(140)의 하부에 형성되어 상기 기판(140)이 휘어지도록 응력을 발생하는 휨 변형부(180); 및
상기 기판(140)과 휨 변형부(180) 사이에 설치한 반사층(190)을 포함하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
A substrate 140;
An n-type semiconductor layer 110 formed on the substrate 140;
An active layer 120 formed on the n-type semiconductor layer 110;
A p-type semiconductor layer 130 formed on the active layer 120;
An n-type electrode 160 formed on the n-type semiconductor layer 110 on which the active layer 120 is not formed;
A p-type electrode 170 formed on the p-type semiconductor layer 130;
A flexure 180 formed at a lower portion of the substrate 140 to generate a stress so that the substrate 140 is bent; And
And a reflective layer (190) provided between the substrate (140) and the flexural deformation portion (180).
상기 반사층(190)은 분산 브라그 반사 소자(Distributed Bragg Reflector, DBR)로 이루어진 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
11. The method of claim 10,
Wherein the reflective layer (190) comprises a distributed Bragg reflector (DBR).
상기 반사층(190)은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상을 포함한 반사메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
11. The method of claim 10,
Wherein the reflective layer is a reflective metal including at least one of Al, Pt, Ni, Pd, Ti, Au, W and Ag.
기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한 LED 칩(100);
상기 LED 칩(100)과 접속된 리드 프레임(210);
상기 리드 프레임(210)이 설치되고, 상기 LED 칩(100)에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드(220);
상기 LED 칩(100)과 리드 프레임(210)을 연결하는 본딩 와이어(230); 및
상기 패키지 몰드(220)에 충진되어 상기 LED 칩(100)과 본딩 와이어(230)를 보호하고, 상기 LED 칩(100)의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재(240)를 포함하고,
상기 LED 칩(100)은 기판과, 휨 변형부 사이에 반사층을 포함하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
As an LED package,
Type semiconductor layer formed on the substrate, an active layer formed on the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, and an n- Type semiconductor layer, a p-type electrode formed on the p-type semiconductor layer, and a bending deformation portion formed on a lower portion of the substrate and generating a stress to bend the substrate, 100);
A lead frame 210 connected to the LED chip 100;
A package mold 220 in which the lead frame 210 is installed and in which a reflector is formed to reflect light emitted from the LED chip 100;
A bonding wire 230 connecting the LED chip 100 and the lead frame 210; And
And an encapsulant 240 filled in the package mold 220 to protect the LED chip 100 and the bonding wire 230 and to fix the substrate of the LED chip 100 to maintain a bent state,
Wherein the LED chip (100) includes a reflective layer between the substrate and the flexural deformation portion.
상기 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
14. The method of claim 13,
Wherein the substrate and the bending deformation part are bonded by using either paste or epoxy.
상기 기판과 휨 변형부는 Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩을 통해 결합하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
14. The method of claim 13,
Wherein the substrate and the bending deformation portion are formed by a process using an eutectic alloy composed of at least one of Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al- ) Bonding the LED package using the LED chip.
상기 기판과 휨 변형부는 도금법을 통해 결합하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
14. The method of claim 13,
Wherein the substrate and the bending deformation portion are coupled through a plating method.
상기 LED 칩(100)의 응력은 인장 응력이고, 상기 봉지재(240)의 경화를 위한 리플로우 공정에서 발생하는 열에 의해 발생하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지.
14. The method of claim 13,
Wherein the stress of the LED chip (100) is a tensile stress and is generated by heat generated in a reflow process for curing the sealing material (240).
상기 LED 칩(100)의 휨 변형부는 바이메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지.
14. The method of claim 13,
Wherein the bending deformation portion of the LED chip (100) is a bimetal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130000562A KR101439153B1 (en) | 2013-01-03 | 2013-01-03 | Led chip with curvature board and led package using the same |
PCT/KR2014/000023 WO2014107034A1 (en) | 2013-01-03 | 2014-01-03 | Led chip having curved substrate and led package using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130000562A KR101439153B1 (en) | 2013-01-03 | 2013-01-03 | Led chip with curvature board and led package using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130014692A KR20130014692A (en) | 2013-02-08 |
KR101439153B1 true KR101439153B1 (en) | 2014-09-12 |
Family
ID=47894662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130000562A KR101439153B1 (en) | 2013-01-03 | 2013-01-03 | Led chip with curvature board and led package using the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101439153B1 (en) |
WO (1) | WO2014107034A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015058598A1 (en) * | 2013-10-22 | 2015-04-30 | 比亚迪股份有限公司 | Led chip and method of forming same |
CN104576854B (en) * | 2013-10-22 | 2017-08-22 | 比亚迪股份有限公司 | LED chip and forming method thereof |
FR3023978A1 (en) * | 2014-07-18 | 2016-01-22 | Commissariat Energie Atomique | OPTOELECTRONIC DEVICE WITH ELECTROLUMINESCENT DIODE |
WO2018203466A1 (en) * | 2017-05-01 | 2018-11-08 | パナソニックIpマネジメント株式会社 | Nitride-based light emitting device |
KR102211998B1 (en) * | 2019-04-10 | 2021-02-04 | 주식회사 디아이티 | Multi layer ceramic substrate with upper and lower surfaces having different coefficients of expansion and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192671A (en) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | Transistor, and transistor control system |
KR20110059401A (en) * | 2009-11-27 | 2011-06-02 | 포항공과대학교 산학협력단 | Light emitting diode package |
KR20110085961A (en) * | 2011-07-08 | 2011-07-27 | 서울옵토디바이스주식회사 | Light emitting diode chip and light emitting diode package each having distributed bragg reflector |
KR20120118032A (en) * | 2010-01-15 | 2012-10-25 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030068B1 (en) * | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | Method of Manufacturing Nitride Semiconductor Device and Nitride Semiconductor Device |
-
2013
- 2013-01-03 KR KR1020130000562A patent/KR101439153B1/en not_active IP Right Cessation
-
2014
- 2014-01-03 WO PCT/KR2014/000023 patent/WO2014107034A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192671A (en) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | Transistor, and transistor control system |
KR20110059401A (en) * | 2009-11-27 | 2011-06-02 | 포항공과대학교 산학협력단 | Light emitting diode package |
KR20120118032A (en) * | 2010-01-15 | 2012-10-25 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate |
KR20110085961A (en) * | 2011-07-08 | 2011-07-27 | 서울옵토디바이스주식회사 | Light emitting diode chip and light emitting diode package each having distributed bragg reflector |
Also Published As
Publication number | Publication date |
---|---|
KR20130014692A (en) | 2013-02-08 |
WO2014107034A1 (en) | 2014-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144351B1 (en) | wafer level LED package and fabrication method thereof | |
JP5000612B2 (en) | Gallium nitride light emitting diode | |
KR101197385B1 (en) | Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads | |
KR100986518B1 (en) | Semiconductor light emitting device | |
US10644194B2 (en) | Light-emitting device, light-emitting device package, and light-emitting module | |
JP6419077B2 (en) | Wavelength conversion light emitting device | |
US7456438B2 (en) | Nitride-based semiconductor light emitting diode | |
WO2004082036A1 (en) | Solid element device and method for manufacture thereof | |
KR101439153B1 (en) | Led chip with curvature board and led package using the same | |
JP2009043764A (en) | Semiconductor light-emitting element, and method of manufacturing the same | |
JP2008098486A (en) | Light emitting element | |
US10862015B2 (en) | Semiconductor light emitting device package | |
KR20120039587A (en) | Wafer level led package | |
JP2014529200A (en) | Light emitting diode package | |
KR101138947B1 (en) | Light emitting device having zenor diode therein and method of fabricating the same | |
JP5739118B2 (en) | Light emitting device package and manufacturing method thereof | |
JP2007080863A (en) | Light-emitting device | |
KR20040020240A (en) | Light Emitting Diode Lamp and method for fabricating thereof | |
US20240079521A1 (en) | Optoelectronic semiconductor component having a gold layer in the edge region | |
KR20090032212A (en) | Nitride semiconductor light emitting device for flip-chip | |
KR101076601B1 (en) | Method for enhancing performance of device by using low temperature annealing treatment | |
CN110970532B (en) | Micro light-emitting diode capable of improving mass transfer yield | |
KR20120063953A (en) | Light emitting device and light emitting device package having the same | |
US20240072212A1 (en) | Sealing structures for light-emitting diode packages | |
KR102486036B1 (en) | Uv light emitting device, method of manufacturing uv light emitting device and light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |