KR20120063953A - Light emitting device and light emitting device package having the same - Google Patents

Light emitting device and light emitting device package having the same Download PDF

Info

Publication number
KR20120063953A
KR20120063953A KR1020100125140A KR20100125140A KR20120063953A KR 20120063953 A KR20120063953 A KR 20120063953A KR 1020100125140 A KR1020100125140 A KR 1020100125140A KR 20100125140 A KR20100125140 A KR 20100125140A KR 20120063953 A KR20120063953 A KR 20120063953A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
alinn
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100125140A
Other languages
Korean (ko)
Inventor
정성훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100125140A priority Critical patent/KR20120063953A/en
Publication of KR20120063953A publication Critical patent/KR20120063953A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제1 도전형의 반도체층과 활성층 및 제2 도전형의 반도체층을 포함하는 발광구조물을 포함하며, 상기 활성층은 AlInN계 반도체를 포함하는 장벽층과 InGaN계 반도체를 포함하는 우물층이 교대로 적층된다.The light emitting device according to the embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the active layer includes a barrier layer including an AlInN-based semiconductor and an InGaN-based semiconductor. The well layer which contains is laminated | stacked alternately.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THE SAME}LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THE SAME}

실시 예는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a light emitting device manufacturing method.

발광 소자로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선 또는 가시광선과 같은 빛의 형태로 변환한다.BACKGROUND Light emitting diodes (LEDs) are often used as light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared or visible light.

최근, 발광 다이오드의 광 효율이 증가됨에 따라 디스플레이 기기, 조명기기를 비롯한 다양한 전자 전기 장치에 사용되고 있다.Recently, as the light efficiency of light emitting diodes increases, they are used in various electronic and electrical devices, including display devices and lighting devices.

실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light emitting device manufacturing method having a new structure.

실시 예는 내부 양자 효율이 증가된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light emitting device manufacturing method having increased internal quantum efficiency.

실시 예는 광 효율이 증가된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light emitting device manufacturing method having increased light efficiency.

실시 예에 따른 발광 소자는, 제1 도전형의 반도체층과 활성층 및 제2 도전형의 반도체층을 포함하는 발광구조물을 포함하며, 상기 활성층은 AlInN계 반도체를 포함하는 장벽층과 InGaN계 반도체를 포함하는 우물층이 교대로 적층된다.The light emitting device according to the embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the active layer includes a barrier layer including an AlInN-based semiconductor and an InGaN-based semiconductor. The well layer which contains is laminated | stacked alternately.

실시 예에 따른 발광 소자 패키지는, 몸체부; 상기 몸체부 위에 제1 전극층 및 제2 전극층; 상기 몸체부 위에 배치되고, 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 발광 소자; 상기 몸체부 위에 상기 발광 소자를 포위하는 몰딩부재; 를 포함하고, 상기 발광 소자는, 제1 도전형의 반도체층과 활성층 및 제2 도전형의 반도체층을 포함하는 발광구조물을 포함하며, 상기 활성층은 AlInN계 반도체를 포함하는 장벽층과 InGaN계 반도체를 포함하는 우물층이 교대로 적층된다.The light emitting device package according to the embodiment, the body portion; A first electrode layer and a second electrode layer on the body portion; A light emitting device disposed on the body portion and electrically connected to the first electrode layer and the second electrode layer; A molding member surrounding the light emitting element on the body portion; The light emitting device includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the active layer includes an AlInN-based barrier layer and an InGaN-based semiconductor. A well layer including a is alternately stacked.

실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device package, and a light emitting device manufacturing method having a new structure.

실시 예는 내부 양자 효율이 증가된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device package, and a light emitting device manufacturing method having increased internal quantum efficiency.

실시 예는 광 효율이 증가된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device package, and a light emitting device manufacturing method having increased light efficiency.

도 1은 실시 예에 따른 발광 소자를 설명하는 도면이다.
도 2는 실시 예에 따른 발광 소자의 다른 예를 설명하는 도면이다.
도 3은 실시 예에 따른 발광 소자의 밴드갭 에너지를 도시한 도면이다.
도 4는 실시 예에 따른 발광 소자에서 전자 장벽층으로 AlInN층을 사용한 경우와 종래의 AlGaN층을 사용한 경우의 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.
도 5는 실시 예에 따른 발광 소자에서 전자 장벽층으로 In의 함량이 다른 AlInN층을 사용한 경우 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.
도 6은 실시 예에 따른 발광 소자에서 활성층과 p-GaN층 사이에 In이 17% 포함된 AlInN층을 형성한 경우와, 활성층과 In이 17% 포함된 AlInN층 사이에 40nm 두께의 p-GaN 을 배치한 경우의 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.
도 7은 실시 예에 따른 발광 소자에서 전자 장벽층으로 AlInN층을 사용한 경우와 종래의 AlGaN층을 사용한 경우의 전도대역의 밴드다이아그램을 설명하는 도면이다.
도 8은 실시 예에 따른 발광 소자의 다른 예를 설명하는 도면이다.
도 9는 실시 예에 따른 발광 소자의 또 다른 예를 설명하는 도면이다.
도 10은 실시 예들에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.
도 11은 실시 예들에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다.1 is a view illustrating a light emitting device according to an embodiment.
2 is a view for explaining another example of the light emitting device according to the embodiment.
3 is a diagram illustrating bandgap energy of a light emitting device according to an embodiment.
4 is a view illustrating the luminous efficiency according to the current density change when the AlInN layer is used as the electron barrier layer and the conventional AlGaN layer in the light emitting device according to the embodiment.
FIG. 5 is a view illustrating luminous efficiency according to a change in current density when an AlInN layer having a different In content is used as an electron barrier layer in the light emitting device according to the embodiment.
FIG. 6 illustrates a case in which an AlInN layer including 17% of In is formed between an active layer and a p-GaN layer in a light emitting device according to the embodiment, and a p-GaN having a thickness of 40 nm between an AlInN layer containing 17% of In and an active layer. Is a diagram illustrating the luminous efficiency according to the current density change in the case of arranging.
FIG. 7 is a diagram illustrating a band diagram of a conduction band when an AlInN layer is used as an electron barrier layer and a conventional AlGaN layer is used in the light emitting device according to the embodiment.
8 is a view for explaining another example of the light emitting device according to the embodiment.
9 is a view for explaining another example of a light emitting device according to the embodiment.
10 is a view illustrating a light emitting device package to which the light emitting device according to the embodiments is applied.
11 is a view illustrating a lighting apparatus to which a light emitting device is applied, according to embodiments.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, and a light emitting device manufacturing method according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자를 설명하는 도면이다. 도 1에는 수평형 구조의 발광 소자가 예시되어 있다.1 is a view illustrating a light emitting device according to an embodiment. 1 illustrates a light emitting device having a horizontal structure.

도 1을 참조하면, 실시 예에 따른 발광 소자(100)는 기판(10), 상기 기판(10) 위에 버퍼층을 포함하는 언도프트(Undoped) 질화물층(20), 상기 언도프트 질화물층(20) 위의 제1 도전형의 반도체층(30), 상기 제1 도전형의 반도체층(30) 위의 활성층(40), 상기 활성층(40) 위의 전자 장벽층(50), 상기 전자 장벽층(50) 위의 제2 도전형의 반도체층(60)을 포함한다. 또한, 상기 제1 도전형의 반도체층(30) 위에는 제1 전극층(70)이 배치되고, 상기 제2 도전형의 반도체층(60) 위에는 제2 전극층(80)이 배치될 수 있다.Referring to FIG. 1, a light emitting device 100 according to an embodiment includes a substrate 10, an undoped nitride layer 20 including a buffer layer on the substrate 10, and the undoped nitride layer 20. The first conductive semiconductor layer 30 above, the active layer 40 on the first conductive semiconductor layer 30, the electron barrier layer 50 on the active layer 40, the electron barrier layer ( 50) the second conductive semiconductor layer 60 above. In addition, a first electrode layer 70 may be disposed on the first conductive semiconductor layer 30, and a second electrode layer 80 may be disposed on the second conductive semiconductor layer 60.

상기 기판(10)은 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, ZnO, MgO 중 적어도 어느 하나로 형성될 수 있다. For example, the substrate 10 may be formed of at least one of sapphire (Al 2 O 3 ), Si, SiC, GaAs, ZnO, and MgO.

상기 버퍼층은 상기 기판(10) 위에 배치되며, 예를 들어 GaN 기반 물질로 형성되거나, AlInN/GaN, InGaN/GaN, AlInGaN/InGaN/GaN 등과 같은 적층 구조로 형성될 수도 있다.The buffer layer is disposed on the substrate 10, and may be formed of, for example, a GaN-based material or a stacked structure such as AlInN / GaN, InGaN / GaN, AlInGaN / InGaN / GaN, or the like.

상기 언도프트 질화물층(20)은 상기 버퍼층 위에 배치되며, 예를 들어 언도프트 GaN층으로 형성될 수 있다.The undoped nitride layer 20 is disposed on the buffer layer, for example, may be formed of an undoped GaN layer.

상기 제1 도전형의 반도체층(30)은 상기 언도프트 질화물층(20) 위에 배치되며, 예를 들어 상기 제1 도전형의 반도체층(30)은 Si와 같은 n형 불순물을 포함하는 GaN 기반 반도체층으로 형성될 수 있다. 상기 제1 도전형의 반도체층(30)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 사일렌(SiH4) 가스를 수소 가스와 함께 챔버에 주입하여 형성할 수도 있다.The first conductive semiconductor layer 30 is disposed on the undoped nitride layer 20. For example, the first conductive semiconductor layer 30 includes a GaN-based impurity such as Si. It may be formed of a semiconductor layer. The first conductive semiconductor layer 30 may be formed by injecting trimethyl gallium (TMGa) gas, ammonia (NH 3 ) gas, and xylene (SiH 4 ) gas into the chamber together with hydrogen gas.

상기 활성층(40)은 상기 제1 도전형의 반도체층(30) 위에 배치되며, 예를 들어, 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(40)은 예를 들어, InGaN/GaN 적층 구조 또는 InGaN/InGaN 적층 구조로 형성될 수 있다. 상기 활성층(40)은 트리메틸 갈륨(TMGa) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스를 수소 가스와 함께 챔버에 주입하여 형성할 수도 있다.The active layer 40 is disposed on the first conductive semiconductor layer 30 and may be formed, for example, in a single quantum well structure or a multi quantum well structure. The active layer 40 may be formed of, for example, an InGaN / GaN stacked structure or an InGaN / InGaN stacked structure. The active layer 40 may be formed by injecting trimethyl gallium (TMGa) gas, trimethyl indium (TMIn) gas, and ammonia (NH 3 ) gas into the chamber together with hydrogen gas.

상기 전자 장벽층(50)은 상기 활성층(40) 위에 배치되며, 예를 들어, Mg와 같은 p형 불순물을 포함하는 AlInN계 반도체층으로 형성될 수 있다. 상기 전자 장벽층(50)은 상기 활성층(40)의 바로 위에 배치될 수도 있으며, 다른 반도체층을 사이에 두고 상기 활성층(40) 위에 배치하는 것도 가능하다.The electron barrier layer 50 is disposed on the active layer 40 and may be formed of, for example, an AlInN-based semiconductor layer including a p-type impurity such as Mg. The electron barrier layer 50 may be disposed directly on the active layer 40, or may be disposed on the active layer 40 with another semiconductor layer interposed therebetween.

상기 전자 장벽층(50)은 트리메틸 알루미늄(TMAl) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성할 수도 있다.The electron barrier layer 50 may be trimethyl aluminum (TMAl) gas, trimethyl indium (TMIn) gas, ammonia (NH 3 ) gas, bicetyl cyclopentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } It may be formed by injecting the gas with the hydrogen gas in the chamber.

상기 제2 도전형의 반도체층(60)은 상기 전자 장벽층(50) 위에 배치되며, 예를 들어, Mg와 같은 p형 불순물을 포함하는 GaN 기반 반도체층으로 형성될 수 있다. 상기 제2 도전형의 반도체층(60)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성할 수도 있다.The second conductive semiconductor layer 60 may be disposed on the electron barrier layer 50 and may be formed of, for example, a GaN based semiconductor layer including p-type impurities such as Mg. The second conductive semiconductor layer 60 is trimethyl gallium (TMGa) gas, ammonia (NH 3 ) gas, bicetyl cyclopentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } It may be formed by injecting the gas with the hydrogen gas into the chamber.

상기와 같은 발광 소자(100)의 제조방법은 먼저, 상기 기판(10) 위에 언도프트 질화물층(20), 제1 도전형의 반도체층(30), 활성층(40), 전자 장벽층(50), 제2 도전형의 반도체층(60)을 형성하고, 상기 제1 도전형의 반도체층(30), 활성층(40), 전자 장벽층(50), 제2 도전형의 반도체층(60)을 선택적으로 제거하는 메사 에칭을 진행한다. 그리고, 상기 제1 도전형의 반도체층(30) 위에 제1 전극층(70)을 형성하고, 상기 제2 도전형의 반도체층(60) 위에 제2 전극층(80)을 형성한다.In the method of manufacturing the light emitting device 100 as described above, first, an undoped nitride layer 20, a first conductive semiconductor layer 30, an active layer 40, and an electron barrier layer 50 are formed on the substrate 10. The second conductive semiconductor layer 60 is formed, and the first conductive semiconductor layer 30, the active layer 40, the electron barrier layer 50, and the second conductive semiconductor layer 60 are formed. Proceed with mesa etching to selectively remove. The first electrode layer 70 is formed on the first conductive semiconductor layer 30, and the second electrode layer 80 is formed on the second conductive semiconductor layer 60.

한편, 실시 예에 따른 발광 소자(100)에서는 내부 양자 효율을 향상시키기 위해 상기 활성층(40)과 제2 도전형의 반도체층(60) 사이에 상기 전자 장벽층(50)을 형성한다.Meanwhile, in the light emitting device 100 according to the embodiment, the electron barrier layer 50 is formed between the active layer 40 and the second conductive semiconductor layer 60 to improve internal quantum efficiency.

발광 소자(100)의 빛을 방출하는 성능을 향상시키기 위해서는 상기 활성층(40)에 전자와 정공을 최대한 효율적으로 주입하고, 상기 전자와 정공이 다른 곳으로 누설되지 않고 모두 재결합되도록 하여 빛으로 전환시키는 것이 중요하다.In order to improve performance of emitting light of the light emitting device 100, electrons and holes are injected into the active layer 40 as efficiently as possible, and the electrons and holes are recombined without leaking to other places, thereby converting them into light. It is important.

상기 활성층(40)에 주입된 전자와 정공 중에서 전자는 이동 속도가 정공에 비해 매우 빠르고 상기 활성층(40)에서 발생되는 열에너지에 의한 열전자 이탈에 의해 상기 활성층(40)을 통과하여 상기 제2 도전형의 반도체층(60)으로 누설될 확률이 높은데, 상기 전자가 상기 제2 도전형의 반도체층(60)으로 누설되는 것을 방지하기 위해 상기 활성층(40) 보다 밴드 갭(Band gap)이 큰 상기 전자 장벽층(50)을 형성하여 상기 전자의 장벽으로 활용한다.Among the electrons and holes injected into the active layer 40, the electrons move faster than the holes and pass through the active layer 40 due to the release of hot electrons due to the thermal energy generated in the active layer 40. Electrons having a greater band gap than the active layer 40 to prevent leakage of the electrons into the semiconductor layer 60 of the second conductivity type. The barrier layer 50 is formed and used as a barrier for the electrons.

실시 예에 따른 발광 소자(100)에서 상기 전자 장벽층(50)은 Al1 - xInxN:Mg (0＜x＜0.35)으로 형성될 수 있으며, x의 범위가 0.15＜x＜0.19 일 때 더 효과가 좋다. 특히, x가 0.17의 값을 가질 때, 상기 전자 장벽층(50)은 GaN과 격자가 정합된다.In the light emitting device 100 according to the embodiment, the electron barrier layer 50 may be formed of Al 1 - x In x N: Mg (0 <x <0.35), and the range of x is 0.15 <x <0.19 days. When the effect is better. In particular, when x has a value of 0.17, the electron barrier layer 50 is GaN and lattice match.

종래에는 상기 전자 장벽층(50)으로 AlGaN 물질이 사용되었으나, AlGaN 물질은 상기 활성층(40)과의 격자 상수 차이에 의해 발생된 격자 결함에 의해 p형 도핑이 어려운 문제가 있고, 격자 상수 차이에 의해 발생된 격자 결함과 도펀트의 큰 활성화 에너지 때문에 양질의 전도성 및 결정성을 갖는 결정 성장이 어렵다. 이것은 가전자 대역의 에너지 장벽층을 형성하여 정공이 상기 활성층(40)의 다중 양자 우물층으로 이동하는 것을 방해한다. 정공 장벽층은 도핑에 의해 형성된 페르미 레벨이 가전자대역을 기준으로 높아질수록 커지게 된다.In the related art, AlGaN material is used as the electron barrier layer 50. However, AlGaN material has a problem in that p-type doping is difficult due to lattice defects caused by a lattice constant difference with the active layer 40. Due to the lattice defects generated and the large activation energy of the dopant, crystal growth with good conductivity and crystallinity is difficult. This forms an energy barrier layer in the valence band and prevents holes from moving to the multiple quantum well layer of the active layer 40. The hole barrier layer becomes larger as the Fermi level formed by doping becomes higher with respect to the valence band.

따라서, 실시 예에 따른 발광 소자(100)는 상기 전자 장벽층(50)으로 AlInN 3원계 혼정화합물을 형성하여 GaN층과 격자상수가 일치되도록 하고, AlInN 3원계 혼정화합물 사이에 존재하는 국부적인 에너지 사이트를 이용한 정공 이동도 증가, AlGaN 보다 낮은 도펀트의 활성화 에너지를 통해 캐리어 농도를 증가시킬 수 있다. 결과적으로, 구조적 특성 및 전기적 특성 향상을 통해 상기 활성층(40)의 발광 효율이 향상될 수 있다.Accordingly, the light emitting device 100 according to the embodiment forms an AlInN ternary mixed crystal compound with the electron barrier layer 50 so that the GaN layer and the lattice constant coincide with each other, and local energy exists between the AlInN ternary mixed crystal compound. Increasing the hole mobility using the site, the carrier energy can be increased through the activation energy of the dopant lower than AlGaN. As a result, the light emission efficiency of the active layer 40 may be improved through structural and electrical characteristics.

도 3은 실시 예에 따른 발광 소자(100)의 밴드갭 에너지를 도시한 도면이다.3 is a diagram illustrating bandgap energy of the light emitting device 100 according to the embodiment.

도 3을 참조하면, 상기 전자 장벽층(Electron Blocking Layer)(50)은 AlInN층으로 형성될 수 있으며, 상기 AlInN층은 In을 포함하는 물질로서, In의 작은 고용양(Solubility)에 의해 고체 상태에서 Spinodal 현상과 같은 상분리가 발생되고, 상분리에 의해 AlInN층 내에 국부적으로 In이 많이 함유된 결정체가 형성된다. 이러한 결정체의 에너지 밴드갭은 의도된 AlInN 밴드갭 에너지보다 작게 형성되며, AlInN층 내에 국부적인 에너지 사이트가 형성된다. 따라서, 이러한 국부적인 에너지 사이트들에 전자(Localized electrons)와 정공(Localized holes)이 축적된 전기적 특성을 갖는 화합물 반도체가 형성된다.Referring to FIG. 3, the electron blocking layer 50 may be formed of an AlInN layer, and the AlInN layer may be formed of a material including In, and may be formed in a solid state by a small solid solution of In. Phase separation such as spinodal phenomenon occurs in the phase, and the phase separation forms crystals containing much In in the AlInN layer. The energy bandgap of these crystals is formed smaller than the intended AlInN bandgap energy, and local energy sites are formed in the AlInN layer. Thus, a compound semiconductor having electrical properties in which localized electrons and localized holes are accumulated at these local energy sites is formed.

상기 AlInN층은 In의 성분이 17%가 포함될 때, GaN층과 격자 정합되기 때문에, 발광 소자 내에 격자 결함의 발생을 억제하고 높은 도핑 효율을 얻는데 유용한 역할을 할 수 있다. 상기 Al1 - xInxN:Mg은 x의 범위가 0＜x＜0.17 일때, 밴드갭 에너지가 6.2eV 내지 4.92eV를 가질 수 있다. x가 0.17일때 이론적으로 4.92eV의 밴드갭 에너지를 가지나 실제 In의 혼정에 의한 밴드갭 에너지는 Bowing 현상에 의해 3.7eV로 측정될 수 있다. Since the AlInN layer is lattice matched with the GaN layer when 17% of the In component is included, the AlInN layer may play a useful role in suppressing occurrence of lattice defects in the light emitting device and obtaining high doping efficiency. The Al 1 - x In x N: Mg may have a bandgap energy of 6.2 eV to 4.92 eV when the range of x is 0 <x <0.17. When x is 0.17, it theoretically has a bandgap energy of 4.92 eV, but the band gap energy due to the mixing of In can be measured as 3.7 eV by the bowing phenomenon.

도 3에 도시된 바와 같이, 순방향 전압이 작동될 경우 밴드갭 에너지가 전압 방향에 대해 왜곡된다. 따라서, 상기 활성층(MQW active layer)(40)과 상기 제2 도전형의 반도체층(60) 사이에 상기 AlInN층이 배치된 경우 전자에 대한 충분한 에너지 장벽과 가전자 대역의 국부적인 에너지 사이트에 축적되어 있는 정공들이 양자 역학 효과(Kronig-Penny model)에 의해 쉽게 상기 활성층(40)으로 정공이 공급될 수 있다. 이러한 효과를 통해 상기 활성층(40)의 내부 양자 효율이 증가된다.As shown in Fig. 3, when the forward voltage is operated, the band gap energy is distorted with respect to the voltage direction. Therefore, when the AlInN layer is disposed between the active layer (MQW active layer) 40 and the semiconductor layer 60 of the second conductivity type, it accumulates at a sufficient energy barrier for electrons and at local energy sites in the valence band. Holes can be easily supplied to the active layer 40 by the quantum mechanical effect (Kronig-Penny model). Through this effect, the internal quantum efficiency of the active layer 40 is increased.

도 2는 다른 실시 예에 따른 발광 소자(100)를 설명하는 도면이다. 도 2에는 수직형 구조의 발광 소자(100)가 개시되어 있으며, 실시 예에 따른 발광 소자를 설명함에 있어서 도 1을 참조하여 설명된 발광 소자와 중복되는 부분에 대한 설명은 생략하도록 한다.2 is a view illustrating a light emitting device 100 according to another embodiment. 2 illustrates a light emitting device 100 having a vertical structure, and in describing the light emitting device according to the embodiment, a description of a portion overlapping with the light emitting device described with reference to FIG. 1 will be omitted.

도 2를 참조하면, 실시 예에 따른 발광 소자(100)는 제2 전극층(80), 상기 제2 전극층(80) 위의 제2 도전형의 반도체층(60), 상기 제2 도전형의 반도체층(60) 위의 전자 장벽층(50), 상기 전자 장벽층(50) 위의 활성층(40), 상기 활성층(40) 위의 제1 도전형의 반도체층(30)과, 상기 제1 도전형의 반도체층(30) 위의 제1 전극층(70)을 포함한다.Referring to FIG. 2, the light emitting device 100 according to the embodiment may include a second electrode layer 80, a second conductive semiconductor layer 60 on the second electrode layer 80, and a second conductive semiconductor. An electron barrier layer 50 on the layer 60, an active layer 40 on the electron barrier layer 50, a first conductive semiconductor layer 30 on the active layer 40, and the first conductivity The first electrode layer 70 on the semiconductor layer 30 of the type is included.

상기 제2 전극층(80)은 전도성 지지기판(130)과, 상기 전도성 지지기판(130) 위의 반사층(120)과, 상기 반사층(120) 위의 오믹 접촉층(110)을 포함할 수 있다. 상기 전도성 지지기판(130)은 Cu, Ti, Cr, Ni, Al, Pt, Au, W, 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나를 포함할 수 있고, 상기 반사층(120)은 Ag, Ag를 포함하는 합금, Al, Al을 포함하는 합금 중 적어도 어느 하나를 포함할 수 있다. 상기 전도성 지지기판(130)과 상기 반사층(120) 사이에는 계면 접합력을 강화시킬 수 있도록 Ni 또는 Ti을 포함하는 접합 금속층이 형성될 수도 있다. 상기 오믹 접촉층(110)은 투명 금속 산화물로 형성될 수 있으며, 예를 들어, ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 어느 하나를 포함할 수 있다.The second electrode layer 80 may include a conductive support substrate 130, a reflective layer 120 on the conductive support substrate 130, and an ohmic contact layer 110 on the reflective layer 120. The conductive support substrate 130 may include at least one of Cu, Ti, Cr, Ni, Al, Pt, Au, W, or a semiconductor substrate implanted with impurities, and the reflective layer 120 may include Ag, Ag It may include at least any one of an alloy containing, Al, an alloy containing Al. A bonding metal layer including Ni or Ti may be formed between the conductive support substrate 130 and the reflective layer 120 to enhance the interface bonding force. The ohmic contact layer 110 may be formed of a transparent metal oxide, and may include, for example, at least one of ITO, ZnO, RuO x , TiO x , and IrO x .

도 2에 도시된 바와 같은 실시 예에 따른 발광 소자(100)의 제조방법은 도 1에 도시된 바와 같이 상기 기판(10) 상에 언도프트 질화물층(20), 제1 도전형의 반도체층(30), 활성층(40), 전자 장벽층(50), 제2 도전형의 반도체층(60)을 형성하는 공정을 진행한 후, 도 2에 도시된 바와 같이 상기 제2 도전형의 반도체층(60) 아래에 상기 제2 전극층(80)을 형성한다. 그리고, 상기 기판(10) 및 언도프트 질화물층(20)을 레이저 리프트 오프 또는 식각 방법으로 제거한 후 상기 제1 도전형의 반도체층(30) 위에 제1 전극층(70)을 형성한다.As shown in FIG. 2, the method of manufacturing the light emitting device 100 according to the exemplary embodiment may include an undoped nitride layer 20 and a first conductive semiconductor layer on the substrate 10 as shown in FIG. 1. 30), the active layer 40, the electron barrier layer 50, and the second conductive semiconductor layer 60 are formed, and as shown in FIG. 2, the second conductive semiconductor layer ( 60) the second electrode layer 80 is formed below. The substrate 10 and the undoped nitride layer 20 are removed by laser lift-off or etching, and then a first electrode layer 70 is formed on the first conductive semiconductor layer 30.

한편, 실시 예에 따른 발광 소자에서 상기 전자 장벽층(50)의 특성 등은 앞서 도 1을 참조하여 설명한 발광 소자와 동일하다.Meanwhile, in the light emitting device according to the embodiment, the characteristics of the electron barrier layer 50 are the same as the light emitting device described above with reference to FIG. 1.

도 4는 실시 예에 따른 발광 소자에서 전자 장벽층으로 AlInN층을 사용한 경우와 종래의 AlGaN층을 사용한 경우의 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.4 is a view illustrating the luminous efficiency according to the current density change when the AlInN layer is used as the electron barrier layer and the conventional AlGaN layer in the light emitting device according to the embodiment.

도 4에 도시된 바와 같이, Al이 15% 포함된 AlGaN층과 In이 25% 포함된 AlInN층을 각각 활성층과 제2 도전형의 반도체층 사이에 배치하여 발광 효율을 측정한 결과, AlInN층을 전자 장벽층으로 사용한 경우 발광 효율이 향상되는 것을 알 수 있다.As shown in FIG. 4, the AlGaN layer containing 15% Al and the AlInN layer containing 25% In were disposed between the active layer and the second conductive semiconductor layer, respectively, and as a result, the AlInN layer was measured. It can be seen that the light emission efficiency is improved when used as the electron barrier layer.

도 5는 실시 예에 따른 발광 소자에서 전자 장벽층으로 In의 함량이 다른 AlInN층을 사용한 경우 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.FIG. 5 is a view illustrating luminous efficiency according to a change in current density when an AlInN layer having a different In content is used as an electron barrier layer in the light emitting device according to the embodiment.

도 5에 도시된 바와 같이, 전자 장벽층으로 AlInN층을 사용한 경우 In의 함량이 17% 일때 발광 효율이 좋은 것을 알 수 있으며, In의 함량이 25% 일때 발광 효율이 양호한 것을 알 수 있다. 또한, In의 함량이 30%, 35% 일때도 발광 소자의 발광 효율은 향상된다.As shown in FIG. 5, when the AlInN layer is used as the electron barrier layer, the light emission efficiency is good when the In content is 17%, and the light emission efficiency is good when the In content is 25%. In addition, even when the In content is 30% or 35%, the luminous efficiency of the light emitting device is improved.

도 6은 실시 예에 따른 발광 소자에서 활성층과 p-GaN층 사이에 In이 17% 포함된 AlInN층을 형성한 경우와, 활성층과 In이 17% 포함된 AlInN층 사이에 40nm 두께의 p-GaN 을 배치한 경우의 전류 밀도 변화에 따른 발광 효율을 설명하는 도면이다.FIG. 6 illustrates a case in which an AlInN layer including 17% of In is formed between an active layer and a p-GaN layer in a light emitting device according to the embodiment, and a p-GaN having a thickness of 40 nm between an AlInN layer containing 17% of In and an active layer. Is a diagram illustrating the luminous efficiency according to the current density change in the case of arranging.

도 6에 도시된 바와 같이, 활성층과 AlInN층 사이에 제2 도전형의 반도체층, 즉, p-GaN층이 배치되는 경우, p-GaN층의 영향으로 상기 AlInN층이 전자 장벽층으로서의 기능을 충분히 수행하지 못하고, 그에 따라 발광 효율이 크게 향상되지 않는 것을 알 수 있다. 반면에, 활성층과 p-GaN층 사이에 AlInN층이 배치되는 경우 발광 효율이 크게 향상되는 것을 알 수 있다.As shown in FIG. 6, when the second conductive semiconductor layer, that is, the p-GaN layer is disposed between the active layer and the AlInN layer, the AlInN layer functions as an electron barrier layer under the influence of the p-GaN layer. It can be seen that the light emission efficiency is not greatly improved accordingly because it is not sufficiently performed. On the other hand, when the AlInN layer is disposed between the active layer and the p-GaN layer it can be seen that the luminous efficiency is greatly improved.

한편, 종래 전자 장벽층으로 AlGaN계 반도체층을 사용하는 경우에는, Al 조성이 증가함에 따라 이피션시 드룹(efficiency droop) 현상이 심해지는 경향이 발생된다. 여기서, 이피션시 드룹(efficiency droop) 현상이란 발광 소자 구동 시에, 인가되는 전류가 증가함에 따라 외부양자효율이 점차적으로 감소하는 현상을 나타낸다. On the other hand, in the case of using the AlGaN-based semiconductor layer as a conventional electron barrier layer, there is a tendency that the droop (efficiency droop) phenomenon worsens as the Al composition increases. Here, the efficiency droop phenomenon refers to a phenomenon in which the external quantum efficiency gradually decreases as the applied current increases during driving of the light emitting device.

이에 대한 원인은 전자 장벽층의 Al 조성이 증가함에 따라 마지막 장벽층(last barrier)과 전자 장벽층 사이의 강한 자발분극(Spontaneous polarization)에 의하여 전자 장벽층이 양전하로 대전되어 전자를 끌어 당기는 역할을 하기 때문이다. 여기서 자발분극이란 발광 소자를 구성하는 각 박막층의 표면전하 차이에 의하여 생기는 분극현상을 나타낸다.;The reason for this is that as the Al composition of the electron barrier layer increases, the electron barrier layer is positively charged due to the strong spontaneous polarization between the last barrier layer and the electron barrier layer, thereby attracting electrons. Because. Here, spontaneous polarization refers to a polarization phenomenon caused by the difference in surface charge of each thin film layer constituting the light emitting element.

한편, 도 7은 실시 예에 따른 발광 소자에서 전자 장벽층으로 AlInN층을 사용한 경우와 종래의 AlGaN층을 사용한 경우의 전도대역의 밴드다이아그램을 설명하는 도면이다.FIG. 7 is a diagram illustrating a band diagram of a conduction band when an AlInN layer is used as an electron barrier layer and a conventional AlGaN layer is used in the light emitting device according to the embodiment.

도 7의 좌측 도면은 InGaN/GaN 활성층 구조에서 AlGaN 전자 장벽층을 적용한 경우를 나타낸 것이다. 활성층을 이루는 마지막 장벽층과 전자 장벽층 사이에 표면전하 차이로 인해 강한 양전하가 자발분극에 의하여 형성되며, 이 양전하층이 활성층의 전자를 당겨서 캐리어 오버플로우(carrier overflow)를 촉진하게 된다.7 shows a case where an AlGaN electron barrier layer is applied to the InGaN / GaN active layer structure. Due to the surface charge difference between the last barrier layer and the electron barrier layer forming the active layer, a strong positive charge is formed by spontaneous polarization, and this positive charge layer attracts electrons from the active layer to promote carrier overflow.

이에 비하여 도 7의 우측 도면은 InGaN/GaN 활성층 구조에서 AlInN 전자 장벽층을 적용한 경우를 나타낸 것이다. 활성층을 이루는 마지막 장벽층과 전자 장벽층 사이에 표면전하 차이가 작으므로 형성된 위치 에너지 차가 AlGaN이 적용된 경우에 비하여 작음을 알 수 있다. 그러므로, 동일 밴드갭 에너지의 경우, AlInN 쪽이 보다 높은 밴드 오프셋(band off-set)을 형성하기 때문에 캐리어 오버플로우(carrier overflow)를 향상시킬 수 있게 되며, 결과적으로 이피션시 드룹(efficiency droop)을 향상시킬 수 있게 된다. 즉, 발광 소자 구동에 있어 인가되는 전류가 증가함에 따라 외부양자효율이 점차적으로 감소되는 현상을 해소시킬 수 있게 된다.In contrast, FIG. 7 illustrates a case in which an AlInN electron barrier layer is applied to the InGaN / GaN active layer structure. Since the surface charge difference is small between the last barrier layer and the electron barrier layer forming the active layer, it can be seen that the potential energy difference formed is smaller than that of AlGaN. Therefore, in the case of the same bandgap energy, carrier overflow can be improved because the AlInN forms a higher band off-set, and consequently, efficiency droop. It will be possible to improve. That is, the phenomenon that the external quantum efficiency gradually decreases as the current applied in driving the light emitting device increases.

도 8은 실시 예에 따른 발광 소자의 다른 예를 설명하는 도면이다.8 is a view for explaining another example of the light emitting device according to the embodiment.

실시 예에 따른 발광 소자는, 도 8에 도시된 바와 같이, 제1 도전형의 반도체층(81)과 활성층(85) 및 제2 도전형의 반도체층(89)을 포함하는 발광구조물을 포함할 수 있다. 상기 활성층(85)은 AlInN계 반도체층을 포함할 수 있다. 상기 AlInN계 반도체층은 장벽층의 역할을 수행할 수 있으며, 이때 하나의 예로서 우물층은 InGaN계 반도체층으로 형성될 수 있다. 상기 활성층(85)은 다중 우물 구조로 형성될 수 있다.As illustrated in FIG. 8, the light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer 81, an active layer 85, and a second conductive semiconductor layer 89. Can be. The active layer 85 may include an AlInN-based semiconductor layer. The AlInN-based semiconductor layer may serve as a barrier layer. In this case, the well layer may be formed of an InGaN-based semiconductor layer. The active layer 85 may be formed in a multi-well structure.

상기 활성층(85)과 상기 제1 도전형의 반도체층(81) 사이에는 응력 완화층(Stress Relief Layer)(83)이 더 포함될 수 있다. 상기 응력 완화층(83)은 예로서 InGaN/GaN 반도체층으로 구현될 수 있다.A stress relief layer 83 may be further included between the active layer 85 and the first conductive semiconductor layer 81. The stress relaxation layer 83 may be implemented as, for example, an InGaN / GaN semiconductor layer.

상기 활성층(85)과 상기 제2 도전형의 반도체층(89) 사이에는 전자 장벽층(87)이 더 포함될 수 있다. 상기 전자 장벽층(87)은 AlInN계 반도체층으로 구현될 수 있다. 예컨대, 상기 전자 장벽층(87)은 제2 도전형 불순물이 포함된 AlInN계 반도체층으로 구현될 수 있다. 상기 전자 장벽층(87)은 앞에서 설명된 바와 같이 다양한 조성비의 AlInN계 반도체층으로 구현될 수 있다. 이때, 상기 활성층(85)을 이루는 InGaN계 반도체층과 AlInN계 반도체층은 의도 되어진 만큼의 밴드갭 에너지를 갖도록 구현될 수 있다. 실시 예에 따른 발광 소자에서 상기 전자 장벽층(87)은 Al1-xInxN:Mg (0＜x＜0.35)으로 형성될 수 있으며, x의 범위가 0.15＜x＜0.19 일 때 더 효과가 좋다. An electron barrier layer 87 may be further included between the active layer 85 and the second conductive semiconductor layer 89. The electron barrier layer 87 may be implemented as an AlInN-based semiconductor layer. For example, the electron barrier layer 87 may be implemented as an AlInN-based semiconductor layer containing a second conductivity type impurity. As described above, the electron barrier layer 87 may be implemented as an AlInN-based semiconductor layer having various composition ratios. In this case, the InGaN-based semiconductor layer and the AlInN-based semiconductor layer constituting the active layer 85 may be implemented to have a band gap energy as intended. In the light emitting device according to the embodiment, the electron barrier layer 87 may be formed of Al 1-x In x N: Mg (0 <x <0.35), which is more effective when the range of x is 0.15 <x <0.19. Is good.

도 8을 참조하여 설명된 발광 소자는 도 1을 참조하여 설명된 수평형 발광 소자로 구현될 수도 있으며, 도 2를 참조하여 설명된 수직형 발광 소자로 구현될 수도 있다. 상기 제1 도전형의 반도체층(81)과 상기 제2 도전형의 반도체층(89)에는 각각 전극이 배치될 수 있다. 각 발광 소자에 전극의 배치 및 전극을 형성하는 방법은 이미 설명된 것과 유사하므로 여기서는 그 상세한 설명은 생략하기로 한다.The light emitting device described with reference to FIG. 8 may be implemented with the horizontal light emitting device described with reference to FIG. 1, or may be implemented with the vertical light emitting device described with reference to FIG. 2. Electrodes may be disposed in the first conductive semiconductor layer 81 and the second conductive semiconductor layer 89, respectively. The arrangement of the electrodes in each light emitting element and the method of forming the electrodes are similar to those already described, and thus the detailed description thereof will be omitted.

이러한 구조를 갖는 실시 예에 따른 발광 소자는 내부 양자 효율을 향상시킬 수 있을 뿐만 아니라, 이피션시 드룹(efficiency droop) 문제를 해소할 수 있게 된다.The light emitting device according to the embodiment having such a structure can not only improve the internal quantum efficiency, but also solve the efficiency droop problem.

도 9는 실시 예에 따른 발광 소자의 또 다른 예를 설명하는 도면이다.9 is a view for explaining another example of a light emitting device according to the embodiment.

실시 예에 따른 발광 소자는, 도 9에 도시된 바와 같이, 활성층(95)과, 상기 활성층(95)의 일측에 배치된 제1 도전형의 반도체층(91)과, 상기 활성층(95)의 타측에 배치된 제2 도전형의 반도체층(99)을 포함한다. As illustrated in FIG. 9, the light emitting device according to the embodiment includes the active layer 95, the first conductive semiconductor layer 91 disposed on one side of the active layer 95, and the active layer 95. The second conductive semiconductor layer 99 is disposed on the other side.

상기 활성층(95)은 AlInN계 반도체층을 포함할 수 있다. 상기 AlInN계 반도체층은 장벽층의 역할을 수행할 수 있으며, 이때 하나의 예로서 우물층은 InGaN계 반도체층으로 형성될 수 있다. 상기 활성층(95)은 다중 우물 구조로 형성될 수 있다.The active layer 95 may include an AlInN-based semiconductor layer. The AlInN-based semiconductor layer may serve as a barrier layer. In this case, the well layer may be formed of an InGaN-based semiconductor layer. The active layer 95 may be formed in a multi-well structure.

상기 활성층(95)과 상기 제1 도전형의 반도체층(91) 사이에는 응력 완화층(Stress Relief Layer)(93)이 더 포함될 수 있다. 상기 응력 완화층(93)은 예로서 InGaN/GaN 반도체층으로 구현될 수 있다.A stress relief layer 93 may be further included between the active layer 95 and the first conductive semiconductor layer 91. The stress relaxation layer 93 may be implemented as, for example, an InGaN / GaN semiconductor layer.

상기 활성층(95)과 상기 제2 도전형의 반도체층(99) 사이에는 전자 장벽층(97)이 더 포함될 수 있다. 상기 전자 장벽층(97)은 AlInN계 반도체층을 포함하여 구현될 수 있다. 예컨대, 상기 전자 장벽층(97)은 제2 도전형 불순물이 포함된 AlInN계 반도체층을 포함할 수 있다. 상기 전자 장벽층(97)은 AlInN/GaN 슈퍼래티스(Superlattice) 구조로 구현될 수 있다. 또한 상기 전자 장벽층(97)은 AlInN/InGaN 슈퍼래티스(Superlattice) 구조로 구현될 수 있다. 이때, Al 조성은 적층순서와 관계없이 변화할 수 있다. 예컨대, Al 조성은 적층순서에 따라 점차 줄어들도록 구현될 수도 있으며, 점차 늘어나도록 구현될 수도 있다.An electron barrier layer 97 may be further included between the active layer 95 and the second conductive semiconductor layer 99. The electron barrier layer 97 may be implemented including an AlInN-based semiconductor layer. For example, the electron barrier layer 97 may include an AlInN-based semiconductor layer containing a second conductivity type impurity. The electron barrier layer 97 may be implemented in an AlInN / GaN superlattice structure. In addition, the electron barrier layer 97 may be implemented with an AlInN / InGaN superlattice structure. At this time, the Al composition may change regardless of the stacking order. For example, the Al composition may be implemented to gradually decrease in accordance with the stacking order, or may be implemented to increase gradually.

상기 전자 장벽층(97)은 앞에서 설명된 바와 같이 다양한 조성비의 AlInN계 반도체층을 포함할 수 있다. 그리고, 상기 활성층(95)을 이루는 InGaNr계 반도체층과 AlInN계 반도체층은 의도 되어진 만큼의 밴드갭 에너지를 갖도록 구현될 수 있다. 이에 따라, 상기 전자 장벽층(97)이 슈퍼래티스 구조로 구현됨에 따라 정공의 주입이 좀 더 용이하게 구현될 수 있게 된다. As described above, the electron barrier layer 97 may include AlInN-based semiconductor layers having various composition ratios. In addition, the InGaNr-based semiconductor layer and the AlInN-based semiconductor layer constituting the active layer 95 may be implemented to have a band gap energy as intended. Accordingly, as the electron barrier layer 97 is implemented in a superlattice structure, the injection of holes may be more easily implemented.

도 9를 참조하여 설명된 발광 소자는 도 1을 참조하여 설명된 수평형 발광 소자로 구현될 수도 있으며, 도 2를 참조하여 설명된 수직형 발광 소자로 구현될 수도 있다. 상기 제1 도전형의 반도체층(91)과 상기 제2 도전형의 반도체층(99)에는 각각 전극이 배치될 수 있다. 각 발광 소자에 전극의 배치 및 전극을 형성하는 방법은 이미 설명된 것과 유사하므로 여기서는 그 상세한 설명은 생략하기로 한다.The light emitting device described with reference to FIG. 9 may be implemented with the horizontal light emitting device described with reference to FIG. 1 or the vertical light emitting device described with reference to FIG. 2. Electrodes may be disposed on the first conductive semiconductor layer 91 and the second conductive semiconductor layer 99, respectively. The arrangement of the electrodes in each light emitting element and the method of forming the electrodes are similar to those already described, and thus the detailed description thereof will be omitted.

이러한 구조를 갖는 실시 예에 따른 발광 소자는 내부 양자 효율을 향상시킬 수 있을 뿐만 아니라, 이피션시 드룹(efficiency droop) 문제를 해소할 수 있게 된다. 또한 정공이 더욱 용이하게 공급될 수 있게 된다.The light emitting device according to the embodiment having such a structure can not only improve the internal quantum efficiency, but also solve the efficiency droop problem. Also, holes can be supplied more easily.

도 10은 실시 예들에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.10 is a view illustrating a light emitting device package to which the light emitting device according to the embodiments is applied.

도 10을 참조하면, 실시 예에 따른 발광 소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 배치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 몸체부(200)에 배치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(400)가 포함된다.Referring to FIG. 10, the light emitting device package according to the embodiment may include a body part 200, a first electrode layer 210 and a second electrode layer 220 disposed on the body part 200, and the body part 200. The light emitting device 100 is disposed on the light emitting device 100 and electrically connected to the first electrode layer 210 and the second electrode layer 220, and the molding member 400 surrounding the light emitting device 100 is included.

상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The body part 200 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 210 and the second electrode layer 220 are electrically separated from each other, and serve to provide power to the light emitting device 100. In addition, the first electrode layer 210 and the second electrode layer 220 may serve to increase light efficiency by reflecting the light generated from the light emitting device 100, and generated from the light emitting device 100. It may also serve to release heat to the outside.

상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자 또는 도 2에 예시된 수직형 타입의 발광 소자가 적용될 수 있으며, 상기 발광 소자(100)는 상기 몸체부(200) 위에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 위에 설치될 수 있다. 또한 상기 발광 소자(100)는 도 8 및 도 9를 참조하여 설명된 실시 예로 구현될 수도 있다.The light emitting device 100 may be a horizontal light emitting device illustrated in FIG. 1 or a vertical light emitting device illustrated in FIG. 2. The light emitting device 100 may be installed on the body 200. Or may be installed on the first electrode layer 210 or the second electrode layer 220. In addition, the light emitting device 100 may be implemented with the embodiments described with reference to FIGS. 8 and 9.

상기 발광 소자(100)는 와이어(300)를 통해 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 전기적으로 연결될 수 있으며, 실시 예에서는 수직형 타입의 발광 소자(100)가 예시되어 있기 때문에, 하나의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수평형 타입의 발광 소자인 경우 두개의 와이어(300)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(300)가 사용되지 않을 수도 있다.The light emitting device 100 may be electrically connected to the first electrode layer 210 and / or the second electrode layer 220 through a wire 300. In the embodiment, the vertical light emitting device 100 is illustrated. As such, one wire 300 is used. As another example, when the light emitting device 100 is a horizontal type light emitting device, two wires 300 may be used. When the light emitting device 100 is a flip chip type light emitting device, the wire 300 may be used. May not be used.

상기 몰딩부재(400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 400 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 400 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

도 11은 실시 예들에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다. 다만, 도 11의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.11 is a view illustrating a lighting apparatus to which a light emitting device is applied, according to embodiments. However, the lighting unit 1200 of FIG. 11 is an example of a lighting system, but is not limited thereto.

도 11을 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 11, the lighting unit 1200 is installed in the case body 1210, the light emitting module 1230 installed in the case body 1210, and the case body 1210, and provides power from an external power source. It may include a receiving connection terminal 1220.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation characteristics, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1230)은 기판(1233)과, 상기 기판(1233)에 탑재되는 적어도 하나의 실시 예에 따른 발광 소자(1231)를 포함할 수 있다.The light emitting module 1230 may include a substrate 1233 and a light emitting device 1231 according to at least one embodiment mounted on the substrate 1233.

상기 기판(1233)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1233 may be a circuit pattern printed on an insulator. For example, a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like may be printed. It may include.

또한, 상기 기판(1233)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 1233 may be formed of a material that reflects light efficiently, or a surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(1233) 상에는 상기 적어도 하나의 실시 예에 따른 발광 소자(1231)가 탑재될 수 있다. 상기 발광 소자(1231)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The light emitting device 1231 according to the at least one embodiment may be mounted on the substrate 1233. Each of the light emitting devices 1231 may include at least one light emitting diode (LED). The light emitting diodes may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The light emitting module 1230 may be arranged to have a combination of various light emitting diodes in order to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a path of the light emitted from the light emitting module 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module 1230 finally passes white light through the fluorescent sheet. Will be shown.

상기 연결 단자(1220)는 상기 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 11에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. According to FIG. 11, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the lighting system as described above, at least one of a light guide member, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet may be disposed on a propagation path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

10... 기판
30, 81, 91... 제1 도전형의 반도체층
40, 85, 95... 활성층
50, 87, 97... 전자 장벽층
60, 89, 99... 제2 도전형의 반도체층
70... 제1 전극층
80... 제2 전극층10 ... Substrate
30, 81, 91 ... semiconductor layer of the first conductivity type
40, 85, 95 ... active layer
50, 87, 97 ... electron barrier layer
60, 89, 99 ... semiconductor layer of the second conductivity type
70. First electrode layer
80 ... second electrode layer

Claims (10)

제1 도전형의 반도체층과 활성층 및 제2 도전형의 반도체층을 포함하는 발광구조물을 포함하는 발광 소자에 있어서,
상기 활성층은 AlInN계 반도체를 포함하는 장벽층과 InGaN계 반도체를 포함하는 우물층이 교대로 적층된 발광 소자.A light emitting device comprising a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer,
The active layer includes a barrier layer including an AlInN-based semiconductor and a well layer including an InGaN-based semiconductor alternately stacked. 제1항에 있어서,
상기 활성층과 상기 제2 도전형의 반도체층 사이에 전자 장벽층을 더 포함하는 발광 소자.The method of claim 1,
And an electron barrier layer between the active layer and the second conductive semiconductor layer. 제2항에 있어서,
상기 전자 장벽층은 제2 도전형의 불순물이 포함된 AlInN계 반도체층을 포함하는 발광 소자.The method of claim 2,
The electron barrier layer includes an AlInN-based semiconductor layer containing an impurity of a second conductivity type. 제3항에 있어서,
상기 전자 장벽층을 이루는 상기 AlInN계 반도체층은 Al1 - xInxN:Mg (0＜x＜0.35)인 발광 소자.The method of claim 3,
The AlInN semiconductor layer constituting the electron barrier layer is Al 1 - x In x N: Mg (0 <x <0.35). 제4항에 있어서,
상기 x의 범위는 0.15＜x＜0.19인 발광 소자.The method of claim 4, wherein
The range of x is 0.15 <x <0.19. 제1항에 있어서,
상기 활성층과 상기 제1 도전형의 반도체층 사이에 배치된 응력 완화층을 더 포함하는 발광 소자.The method of claim 1,
And a stress relaxation layer disposed between the active layer and the first conductive semiconductor layer. 제6항에 있어서,
상기 응력 완화층은 InGaN/GaN 반도체층인 발광 소자.The method of claim 6,
The stress relieving layer is an InGaN / GaN semiconductor layer. 제2항에 있어서,
상기 전자 장벽층은 AlInN/GaN 슈퍼래티스 또는 AlInN/InGaN 슈퍼래티스 구조로 형성된 발광 소자.The method of claim 2,
The electron barrier layer is formed of an AlInN / GaN superlattice or AlInN / InGaN superlattice structure. 제8항에 있어서,
상기 전자 장벽층은 AlInN계 반도체층의 Al 조성이 적층순서에 따라 증가하거나 감소하는 발광 소자.The method of claim 8,
The electron barrier layer is a light emitting device in which the Al composition of the AlInN-based semiconductor layer increases or decreases in the stacking order. 몸체부;
상기 몸체부 위에 제1 전극층 및 제2 전극층;
상기 몸체부 위에 배치되고, 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 상기 제1항 내지 제9항 중의 어느 한 항에 의한 발광 소자;
상기 몸체부 위에 상기 발광 소자를 포위하는 몰딩부재;
를 포함하는 발광 소자 패키지. A body portion;
A first electrode layer and a second electrode layer on the body portion;
A light emitting device according to any one of claims 1 to 9, disposed on the body portion and electrically connected to the first electrode layer and the second electrode layer;
A molding member surrounding the light emitting element on the body portion;
Light emitting device package comprising a.
KR1020100125140A 2010-12-08 2010-12-08 Light emitting device and light emitting device package having the same Ceased KR20120063953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125140A KR20120063953A (en) 2010-12-08 2010-12-08 Light emitting device and light emitting device package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125140A KR20120063953A (en) 2010-12-08 2010-12-08 Light emitting device and light emitting device package having the same

Publications (1)

Publication Number Publication Date
KR20120063953A true KR20120063953A (en) 2012-06-18

Family

ID=46684250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125140A Ceased KR20120063953A (en) 2010-12-08 2010-12-08 Light emitting device and light emitting device package having the same

Country Status (1)

Country Link
KR (1) KR20120063953A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089231A (en) * 2014-01-27 2015-08-05 엘지이노텍 주식회사 Light emitting device and light emitting device package having the same
KR20190001115A (en) * 2017-06-26 2019-01-04 엘지이노텍 주식회사 Semiconductor device and semiconductor device package and light unit including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089231A (en) * 2014-01-27 2015-08-05 엘지이노텍 주식회사 Light emitting device and light emitting device package having the same
KR20190001115A (en) * 2017-06-26 2019-01-04 엘지이노텍 주식회사 Semiconductor device and semiconductor device package and light unit including the same

Similar Documents

Publication Publication Date Title
CN102709417B (en) Luminescent device and its manufacture method
CN102074625B (en) Light emitting device, light emitting device package and lighting system
EP2330642A2 (en) Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
CN104704641B (en) Luminescent device
US20130015465A1 (en) Nitride semiconductor light-emitting device
CN104241469B (en) Light emitting device and lighting system
KR20130069215A (en) Light emitting device
CN104300050B (en) Luminescent device and lighting system
CN102074626A (en) Light emitting device, light emitting device package and lighting system
US20130043457A1 (en) Light emitting device
US10069035B2 (en) Light-emitting device and lighting system
KR20120098349A (en) Light emitting device
KR20120100056A (en) Light emitting device
KR20080000784A (en) A light emitting device comprising a zener diode and a method of manufacturing the same
KR20130006843A (en) Light emitting device
KR20120063953A (en) Light emitting device and light emitting device package having the same
KR20130019275A (en) Light emitting device
KR20120051205A (en) Light emitting device
KR102212781B1 (en) Light emitting device and lighting system
KR20120137171A (en) Light emitting device and method for fabricating the same
KR102302321B1 (en) Light emitting device
KR101823687B1 (en) Light emitting device
KR102249647B1 (en) Light emitting device and lighting system
KR102249633B1 (en) Light emitting device and lighting system
KR102237119B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101208

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20101208

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161108

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170510

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20161108

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I