KR20080000784A - Light emitting device having zenor diode therein and the fabrication method thereof - Google Patents

Light emitting device having zenor diode therein and the fabrication method thereof Download PDF

Info

Publication number
KR20080000784A
KR20080000784A KR1020060058572A KR20060058572A KR20080000784A KR 20080000784 A KR20080000784 A KR 20080000784A KR 1020060058572 A KR1020060058572 A KR 1020060058572A KR 20060058572 A KR20060058572 A KR 20060058572A KR 20080000784 A KR20080000784 A KR 20080000784A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
type
light emitting
Prior art date
Application number
KR1020060058572A
Other languages
Korean (ko)
Other versions
KR101316116B1 (en
Inventor
한창석
이상준
오덕환
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060058572A priority Critical patent/KR101316116B1/en
Publication of KR20080000784A publication Critical patent/KR20080000784A/en
Application granted granted Critical
Publication of KR101316116B1 publication Critical patent/KR101316116B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

A light emitting device containing a zener diode and a method for manufacturing the light emitting device are provided to prevent a damage to a diode due to a reverse current by preventing an ESD(ElectroStatic Discharge). An n-type semiconductor layer is formed on a p-type silicon substrate(110). An undoped semiconductor layer(140) is formed on the n-type semiconductor layer. An activation layer(150) is formed on the undoped semiconductor layer. A p-type semiconductor layer(160) is formed on the activation layer. The n-type semiconductor layer, the undoped semiconductor layer, the activation layer, and the p-type semiconductor layer are patterned such that a zener diode and a light emitting diode are formed. The zener diode is formed by pn-bonding a p-type silicon substrate with an n-type silicon substrate. The light emitting diode includes the p-type semiconductor layer, the activation layer, the undoped semiconductor layer, and the n-type semiconductor layer.

Description

제너 다이오드를 구비하는 발광소자 및 그 제조 방법{LIGHT EMITTING DEVICE HAVING ZENOR DIODE THEREIN AND THE FABRICATION METHOD THEREOF}LIGHT EMITTING DEVICE HAVING ZENOR DIODE THEREIN AND THE FABRICATION METHOD THEREOF

도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도.1 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 발광소자를 탑재한 발광 다이오드 패키지의 일 예를 나타내는 단면도.2 is a cross-sectional view showing an example of a light emitting diode package equipped with a light emitting device according to an embodiment of the present invention.

도 3은 도 2의 발광 다이오드 패키지의 등가회로도.3 is an equivalent circuit diagram of the LED package of FIG.

도 4는 도 1에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도.4 is a flowchart illustrating a manufacturing process of the light emitting device illustrated in FIG. 1.

도 5 내지 도 7은 도 1에 도시된 발광 소자의 제조 공정에 따른 공정 단면도.5 to 7 are cross-sectional views illustrating a process of manufacturing the light emitting device illustrated in FIG. 1.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 발광 소자 110 : p형 실리콘 기판100 light emitting element 110 p-type silicon substrate

120 : u-GaN층 121 : 제 1 u-GaN층120 u-GaN layer 121 first u-GaN layer

122 : 제 2 u-GaN층 130 : n-GaN층122: second u-GaN layer 130: n-GaN layer

131 : 제 1 n-GaN층 132 : 제 2 n-GaN층131: first n-GaN layer 132: second n-GaN layer

140 : u-GaN층 150 : 활성층140: u-GaN layer 150: active layer

160 : p-GaN층 170 : 투명전극층160: p-GaN layer 170: transparent electrode layer

181, 182, 183, 184 : 전극패드 191, 192 : 리드181, 182, 183, 184: electrode pads 191, 192: lead

본 발명은 발광소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 제너 다이오드를 구비하는 발광소자 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting device and a manufacturing method thereof, and more particularly to a light emitting device having a zener diode and a manufacturing method thereof.

발광 다이오드는 순방향 전류에 의해 광을 방출하는 광전변환(electroluminescence) 소자이다. 인듐인(InP), 갈륨비소(GaAs), 갈륨인(GaP) 등의 화합물 반도체가 적색 또는 녹색의 광을 방출하는 발광 다이오드의 재료로 사용되어 왔으며, 질화갈륨(GaN) 계열의 화합물 반도체가 자외선 및 청색의 광을 방출하는 발광 다이오드의 재료로 개발되어 사용되어 오고 있다.A light emitting diode is an electroluminescence device that emits light by a forward current. Compound semiconductors such as indium phosphorus (InP), gallium arsenide (GaAs) and gallium phosphorus (GaP) have been used as materials for light emitting diodes emitting red or green light, and gallium nitride (GaN) compound semiconductors And it has been developed and used as a material of a light emitting diode that emits blue light.

발광 다이오드는 각종 표시장치, 백라이트 광원 등에 널리 사용되고 있으며, 최근, 적, 녹, 청색광을 각각 방출하는 3개의 발광 다이오드 칩들을 이용하거나, 또는 형광체를 사용하여 파장을 변환시킴으로써 백색광을 방출하는 기술이 개발되어 조명장치로도 그 적용 범위를 넓히고 있다.Light emitting diodes are widely used in various display devices, backlight sources, and the like. Recently, a technology for emitting white light by using three light emitting diode chips emitting red, green, and blue light, or converting wavelengths using phosphors has been developed. Therefore, the lighting device is also expanding its application range.

일반적으로, GaN 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 사파이어 기판 상에 에피택셜 성장된다. 사파이어는 절연물질이므로, 발광 다이오드의 전극패드들은 에피층의 성장면 상에 형성된다. 그러나 사파이어와 같은 절연물질의 기판을 사용할 경우, 외부로부터 유입된 정전 기에 의한 정전 방전(electrostatic discharge)을 방지하기 어려우며, 따라서 다이오드의 손상이 유발되기 쉬워 소자의 신뢰성을 저하시킨다. 따라서 발광 다이오드를 패키지할 때, 정전 방전을 방지하기 위해 별개의 제너 다이오드를 발광 다이오드와 함께 장착하여 사용한다. 그러나 제너 다이오드는 값이 비싸고, 제너 다이오드를 실장하는 공정들의 추가로 인해 발광 다이오드 패키지 공정수 및 제조 비용이 증가된다.In general, GaN-based compound semiconductors are epitaxially grown on sapphire substrates with similar crystal structures and lattice constants to reduce the occurrence of crystal defects. Since sapphire is an insulating material, electrode pads of the light emitting diode are formed on the growth surface of the epi layer. However, when a substrate of an insulating material such as sapphire is used, it is difficult to prevent electrostatic discharge due to an electrostatic charge introduced from the outside, and thus damage of the diode is likely to be caused, thereby reducing the reliability of the device. Therefore, when packaging a light emitting diode, a separate zener diode is used together with the light emitting diode to prevent electrostatic discharge. However, Zener diodes are expensive and the addition of processes to mount Zener diodes increases the number of LED package processes and manufacturing costs.

또한, 사파이어는 열전도율이 낮아 발광 다이오드에서 발생된 열을 외부로 쉽게 방출하지 못한다. 이러한 낮은 열방출 성능은 고출력을 필요로하는 분야에서 발광 다이오드의 적용을 어렵게 한다. In addition, sapphire has a low thermal conductivity, and thus does not easily release heat generated from the light emitting diodes to the outside. This low heat dissipation performance makes it difficult to apply light emitting diodes in applications requiring high power.

본 발명이 이루고자 하는 기술적 과제는, 발광 다이오드와 제너 다이오드를 단일칩 내에 구비하는 발광소자를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting device including a light emitting diode and a zener diode in a single chip.

본 발명이 이루고자 하는 또 다른 기술적 과제는, 열방출 성능이 우수한 기판을 사용하여 고출력을 달성할 수 있는 발광소자를 제공하는 데 있다.Another technical problem to be achieved by the present invention is to provide a light emitting device capable of achieving high output by using a substrate having excellent heat dissipation performance.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, p형 실리콘 기판위에 n형 반도체층을 형성하는 단계와, 상기 n형 반도체층위에 언도프트 반도체층을 형성하는 단계와, 상기 언도프트 반도체층위에 활성층을 형성하는 단계 와, 상기 활성층위에 p형 반도체층을 형성하는 단계와, 상기 n형 반도체층, 언도프트 반도체층, 활성층, p형 반도체층을 패터닝하여 상기 p형 실리콘 기판과 상기 n형 반도체층이 p-n접합되어 이루어지는 제너 다이오드와, 상기 p형 반도체층, 활성층, 언도프트 반도체층, n형 반도체층으로 이루어지는 발광 다이오드를 형성하는 단계를 포함하는 발광 소자 제조방법을 제공한다.According to an aspect of the present invention for achieving the above technical problem, the step of forming an n-type semiconductor layer on a p-type silicon substrate, the step of forming an undoped semiconductor layer on the n-type semiconductor layer, and the undoped semiconductor Forming an active layer on the layer, forming a p-type semiconductor layer on the active layer, patterning the n-type semiconductor layer, an undoped semiconductor layer, an active layer, and a p-type semiconductor layer. A method of manufacturing a light emitting device, the method comprising: forming a zener diode having a pn junction and a light emitting diode comprising the p-type semiconductor layer, an active layer, an undoped semiconductor layer, and an n-type semiconductor layer.

상기 제너 다이오드와 발광 다이오드를 형성하는 단계는, 상기 p형 반도체층, 활성층, 언도프트 반도체층, n형 반도체층을 패터닝하여 상기 p형 실리콘 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와, 상기 제 2 반도체층 영역에서 p형 반도체층, 활성층, 언도프트 반도체층의 일부를 식각하여 상기 n형 반도체층의 일부가 노출되게 하는 단계와, 상기 제 1 반도체층 영역에서 p형 반도체층, 활성층, 언도프트 반도체층을 제거하여 상기 n형 반도체층을 노출시키는 단계를 더 포함할 수 있다.The forming of the zener diode and the light emitting diode may include forming a zener diode on the p-type silicon substrate by patterning the p-type semiconductor layer, the active layer, the undoped semiconductor layer, and the n-type semiconductor layer. And forming a light emitting diode spaced apart from the second semiconductor layer region, and etching a portion of the p-type semiconductor layer, the active layer, and the undoped semiconductor layer in the second semiconductor layer region. The method may further include exposing a portion of the semiconductor layer to expose the n-type semiconductor layer by removing a p-type semiconductor layer, an active layer, and an undoped semiconductor layer from the first semiconductor layer region.

상기 발광소자 제조 방법은 상기 제 1 반도체층 영역의 n형 반도체층 상부와, 상기 제 2 반도체층 영역의 n형 반도체층 및 p형 반도체층의 상부와, 상기 p형 실리콘 기판의 하부면에 각각 전극 패드를 형성하는 단계를 더 포함할 수 있다.The light emitting device manufacturing method may include an n-type semiconductor layer in the first semiconductor layer region, an n-type semiconductor layer and a p-type semiconductor layer in the second semiconductor layer region, and a lower surface of the p-type silicon substrate, respectively. The method may further include forming an electrode pad.

상기 발광소자 제조 방법은 상기 p형 실리콘 기판의 하부면 및 상기 제 2 반도체층 영역의 n형 반도체층상부에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 2 리드 를 형성하는 단계를 더 포함할 수 있다.The light emitting device manufacturing method includes a first lead electrically connected to respective electrode pads formed on a lower surface of the p-type silicon substrate and an n-type semiconductor layer on the second semiconductor layer region, and the first semiconductor layer region. The method may further include forming a second lead electrically connected to each of the electrode pads formed in the n-type semiconductor layer and the p-type semiconductor layer in the second semiconductor layer region.

상기 발광소자 제조 방법은 상기 n형 반도체층을 형성하는 단계에서 상기 p형 실리콘 기판위에 언도프트 반도체층을 개재하여 상기 n형 반도체층을 형성하고, 상기 제너 다이오드와 발광 다이오드를 형성하는 단계에서 상기 p형 실리콘 기판과 상기 n형 반도체층 사이에 형성된 언도프트 반도체층까지 패터닝하여 상기 p형 실리콘 기판과 상기 언도프트 반도체층, 상기 n형 반도체층이 p-n접합되어 이루어지는 제너 다이오드를 형성할 수 있다.In the light emitting device manufacturing method, the n-type semiconductor layer is formed on the p-type silicon substrate through the undoped semiconductor layer in the step of forming the n-type semiconductor layer, and the zener diode and the light emitting diode are formed in the step of forming the n-type semiconductor layer. The zener diode may be formed by patterning the undoped semiconductor layer formed between the p-type silicon substrate and the n-type semiconductor layer to form a pn junction between the p-type silicon substrate, the undoped semiconductor layer, and the n-type semiconductor layer.

본 발명의 다른 측면에 의하면, 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 p형 실리콘 기판과, 상기 p형 실리콘 기판상의 제 1 반도체층 영역에 형성되어 상기 p형 실리콘 기판과 함께 제너 다이오드 특성을 나타내는 제 1 n형 반도체층과, 상기 기판상의 제 2 반도체층 영역에 형성되고, 상기 제 1 n형 반도체층으로부터 이격된 제 2 n형 반도체층과, 상기 제 2 n형 반도체층위에 형성된 언도프트 반도체층과, 상기 언도프트 반도체층위에 형성된 활성층과, 상기 활성층위에 형성되어 상기 제 2 n형 반도체층, 언도프트층, 활성층과 함께 제너 다이오드 특성을 나타내는 p형 반도체층을 포함하는 발광소자를 제공한다.According to another aspect of the present invention, a p-type silicon substrate having a first semiconductor layer region and a second semiconductor layer region, and a zener diode formed in a first semiconductor layer region on the p-type silicon substrate together with the p-type silicon substrate A first n-type semiconductor layer exhibiting characteristics, a second n-type semiconductor layer formed in a second semiconductor layer region on the substrate, and spaced apart from the first n-type semiconductor layer, and formed on the second n-type semiconductor layer A light emitting device comprising an undoped semiconductor layer, an active layer formed on the undoped semiconductor layer, and a p-type semiconductor layer formed on the active layer and exhibiting zener diode characteristics together with the second n-type semiconductor layer, the undoped layer, and the active layer. To provide.

상기 제 1 및 제 2 n형 반도체층들은 상기 p형 실리콘 기판상에 성장된 동일한 n형 반도체층으로부터 형성될 수 있다.The first and second n-type semiconductor layers may be formed from the same n-type semiconductor layer grown on the p-type silicon substrate.

상기 발광소자는 상기 p형 실리콘 기판과 상기 제 1 n형 반도체층 사이에 형성된 제 1 언도프트 반도체층과, 상기 p형 실리콘 기판과 상기 제 2 n형 반도체층 사이에 형성되고, 상기 제 1 언도프트 반도체층과 이격된 제 2 언도프트 반도체층 을 더 포함할 수 있다.The light emitting device is a first undoped semiconductor layer formed between the p-type silicon substrate and the first n-type semiconductor layer, and is formed between the p-type silicon substrate and the second n-type semiconductor layer, the first undo The semiconductor device may further include a second undoped semiconductor layer spaced apart from the loft semiconductor layer.

상기 발광소자에서 상기 p형 반도체층, 활성층, 언도프트 반도체층은 상기 제 2 n형 반도체층의 일 영역상에 위치하고, 상기 제 2 n형 반도체층의 다른 영역은 노출되도록 형성될 수 있다.In the light emitting device, the p-type semiconductor layer, the active layer, and the undoped semiconductor layer may be formed on one region of the second n-type semiconductor layer, and the other region of the second n-type semiconductor layer may be exposed.

상기 발광소자는 상기 제 1 반도체층 영역의 제 1 n형 반도체층 및 상기 제 2 반도체층 영역의 제 2 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 p형 반도체층의 상부와, 상기 p형 실리콘 기판의 하부면에 각각 형성된 전극 패드를 더 포함하여 구성될 수 있다.The light emitting device includes an upper portion of the first n-type semiconductor layer and the second n-type semiconductor layer of the second semiconductor layer region, an upper portion of the p-type semiconductor layer of the second semiconductor layer region, It may be configured to further include an electrode pad formed on the lower surface of the p-type silicon substrate, respectively.

상기 제 2 반도체층 영역의 제 2 n형 반도체층의 상부 및 상기 p형 실리콘 기판의 하부면에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 제 1 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 2 리드를 더 포함할 수 있다.A first lead electrically connected to respective electrode pads formed on an upper surface of the second n-type semiconductor layer of the second semiconductor layer region and a lower surface of the p-type silicon substrate; and a first n of the first semiconductor layer region. The semiconductor device may further include a second lead electrically connected to each of the electrode pads formed in the p-type semiconductor layer and the p-type semiconductor layer in the second semiconductor layer region.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광소자(100)를 설명하기 위한 단면도 이다. 1 is a cross-sectional view for describing a light emitting device 100 according to an embodiment of the present invention.

도 1을 참조하면, p형 실리콘 기판(110)은 제너 다이오드 영역(A) 및 발광 다이오드 영역(B)을 갖는다. Referring to FIG. 1, the p-type silicon substrate 110 has a zener diode region A and a light emitting diode region B. FIG.

p형 실리콘 기판(110)은 반도체 제조 공정에서 일반적으로 사용되는 것으로, 사파이어 기판에 비해 더 큰 크기로 제공될 수 있으며, 가격이 싸다. 또한, 상기 p형 실리콘 기판(110)에 임플랜테이션(Implantation)과 같은 이온 주입 기술을 사용하여 p형 불순물들이 추가로 도핑될 수 있다.The p-type silicon substrate 110 is generally used in a semiconductor manufacturing process, and may be provided in a larger size than the sapphire substrate, and is inexpensive. In addition, the p-type impurities may be further doped into the p-type silicon substrate 110 by using an ion implantation technique such as implantation.

제너 다이오드 영역(A) 상에 제 1 u-GaN층(121)이 위치한다.The first u-GaN layer 121 is positioned on the zener diode region A. FIG.

제 1 u-GaN층(121)위에는 제 1 n-GaN층(131)이 위치한다.The first n-GaN layer 131 is positioned on the first u-GaN layer 121.

p형 실리콘 기판(110)과 제 1 u-GaN층(121) 및 제 1 n-GaN층(131)은 p-n 접합되어 제너 다이오드(101)를 구성한다.The p-type silicon substrate 110, the first u-GaN layer 121, and the first n-GaN layer 131 are p-n bonded to form a zener diode 101.

한편, p형 실리콘 기판(110)의 발광 다이오드 영역(B)상에 제 2 제 2 u-GaN층(122)이 위치한다.Meanwhile, the second second u-GaN layer 122 is positioned on the light emitting diode region B of the p-type silicon substrate 110.

제 2 u-GaN층(122)위에는 제 2 n-GaN층(132)이 위치한다. The second n-GaN layer 132 is positioned on the second u-GaN layer 122.

제 2 u-GaN층(122), 제 2 n-GaN층(132)는 각각 제 1 u-GaN층(121), 제 1 n-GaN층(131)으로부터 이격된다. The second u-GaN layer 122 and the second n-GaN layer 132 are spaced apart from the first u-GaN layer 121 and the first n-GaN layer 131, respectively.

제 1 및 제 2 u-GaN층(121, 122)는 p형 실리콘 기판(110) 상에 성장된 동일한 u-GaN층으로부터 형성될 수 있다. 즉, p형 실리콘 기판(110) 상에 성장된 u-GaN층을 분리함으로써 제 1 및 제 2 u-GaN층(121, 122)을 형성할 수 있다.The first and second u-GaN layers 121 and 122 may be formed from the same u-GaN layer grown on the p-type silicon substrate 110. That is, the first and second u-GaN layers 121 and 122 may be formed by separating the u-GaN layers grown on the p-type silicon substrate 110.

제 1 및 제 2 n-GaN층(131, 132)는 제 1 및 제 2 u-GaN층(121, 122) 상에 성 장된 동일한 n-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 u-GaN층(121, 122) 상에 성장된 n-GaN층을 분리함으로써 제 1 및 제 2 n-GaN층(131, 132)을 형성할 수 있다.The first and second n-GaN layers 131 and 132 may be formed from the same n-GaN layer formed on the first and second u-GaN layers 121 and 122. That is, the first and second n-GaN layers 131 and 132 may be formed by separating the n-GaN layers grown on the first and second u-GaN layers 121 and 122.

한편, 제 2 n-GaN층(132)의 일영역 상에 p-GaN층(160)이 위치한다. 제 2 n-GaN층(132)의 다른 영역은 노출되어 있다.Meanwhile, the p-GaN layer 160 is positioned on one region of the second n-GaN layer 132. The other region of the second n-GaN layer 132 is exposed.

제 2 n-GaN층(132)과 p-GaN층(160) 사이에는 또 하나의 u-GaN층(140)과 활성층(150)이 개재된다.Another u-GaN layer 140 and an active layer 150 are interposed between the second n-GaN layer 132 and the p-GaN layer 160.

이때, 제 2 n-GaN층(132)과 활성층(150)사이에 개재되는 u-GaN층(140)은 제 2 n-GaN층(132)으로부터 공급되는 전자를 활성층(150)에 주입하는 역할을 함과 아울러, u-GaN층(140)위에 성장되는 활성층(150)을 양질의 결정성을 가지는 반도체층으로 성장시키기 위한 것이다.In this case, the u-GaN layer 140 interposed between the second n-GaN layer 132 and the active layer 150 injects electrons supplied from the second n-GaN layer 132 into the active layer 150. In addition, the active layer 150 grown on the u-GaN layer 140 is grown to a semiconductor layer having good crystallinity.

즉, 활성층(150)은 u-GaN층(140)을 개재하지 않고 제 2 n-GaN층(132)위에서 성장되는 것보다 u-GaN층(140)위에서 성장됨으로써 결정성이 좋아지고, 그로 인해 u-GaN층(140)이 없을 때보다 더욱 개선된 발광 효율을 나타내게 되고 전체적으로 발광소자의 IR과 Vf 특성을 개선시킬 수 있게 된다.In other words, the active layer 150 is grown on the u-GaN layer 140 rather than on the second n-GaN layer 132 without interposing the u-GaN layer 140, thereby improving crystallinity. The light emitting efficiency is improved more than when the u-GaN layer 140 is absent, and the IR and Vf characteristics of the light emitting device are improved as a whole.

활성층(150)은 단일층으로 형성된 단일 양자웰(single quantum well) 또는 적층 구조의 다중 양자웰(multi-quantum well)일 수 있다. The active layer 150 may be a single quantum well formed of a single layer or a multi-quantum well of a stacked structure.

p-GaN층(160), 활성층(150), u-GaN층(140), 제 2 n-GaN층(132)은 발광 다이오드(102)를 구성한다.The p-GaN layer 160, the active layer 150, the u-GaN layer 140, and the second n-GaN layer 132 constitute the light emitting diode 102.

p-GaN층(160) 상에 투명전극층(170)이 위치한다. 투명전극층(170)은 인디움 틴 산화막(ITO) 또는 Ni/Au와 같은 투명금속막으로 형성될 수 있다.The transparent electrode layer 170 is positioned on the p-GaN layer 160. The transparent electrode layer 170 may be formed of an indium tin oxide film (ITO) or a transparent metal film such as Ni / Au.

제 1 및 제 2 n-GaN층들(131, 132) 상에 n형 전극패드들(181, 183)이 형성되고, 투명전극층(170)의 상부와 p형 실리콘 기판(110)의 하부면에 p형 전극패드(182, 184)가 형성된다. 전극패드들(181, 182, 183, 184)은 제너 다이오드(101) 및 발광 다이오드(102)를 외부 회로에 전기적으로 연결하는 콘택 패드들로 사용된다.N-type electrode pads 181 and 183 are formed on the first and second n-GaN layers 131 and 132, and p is formed on an upper surface of the transparent electrode layer 170 and a lower surface of the p-type silicon substrate 110. Type electrode pads 182 and 184 are formed. The electrode pads 181, 182, 183, and 184 are used as contact pads that electrically connect the zener diode 101 and the light emitting diode 102 to an external circuit.

실시예에서는 제 1, 제 2 u-GaN층(121, 122)과, 제 1 및 제 2 n-GaN층(131, 132)과, u-GaN층(140), 활성층(150), p-GaN층(160)이 사용되었으나, 각 반도체층(121, 122, 131, 132, 140, 150, 160)은 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층으로 형성될 수 있다.In an embodiment, the first and second u-GaN layers 121 and 122, the first and second n-GaN layers 131 and 132, the u-GaN layer 140, the active layer 150, and p− GaN layer 160 is used, but, the semiconductor layers (121, 122, 131, 132, 140, 150, 160) is Al x In y Ga 1 -x- y N (0≤x, y, x + y≤ It may be formed of a binary to four-membered compound semiconductor layer represented by 1).

본 실시예에 따르면, p형 실리콘 기판(110) 상에 발광 다이오드(102)를 형성함으로써, 발광 다이오드(102)에서 생성된 열을 쉽게 방출할 수 있다. 또한, 본 실시예에 따른 발광 소자는 제너 다이오드(101)를 내부에 포함하므로, 정전 방전에 의한 손상을 방지할 수 있다. 따라서, 종래, 발광 소자와 함께 탑재되는 제너 다이오드를 생략할 수 있어, 패키지 공정수 및 패키지 제조 비용을 감소시킬 수 있다.According to the present embodiment, by forming the light emitting diode 102 on the p-type silicon substrate 110, it is possible to easily discharge the heat generated by the light emitting diode 102. In addition, since the light emitting device according to the present embodiment includes the zener diode 101 therein, damage due to electrostatic discharge can be prevented. Therefore, in the related art, a zener diode mounted with a light emitting element can be omitted, thereby reducing the number of package processes and the cost of package manufacture.

아울러, 발광 다이오드(102)를 구성하는 제 2 n-GaN층(132)와 활성층(150)사이에 u-GaN(140)을 포함하여 활성층(150)의 결정성을 향상시킴으로 발광 다이오드의 Vf를 개선시킬 수 있다.In addition, by including the u-GaN 140 between the second n-GaN layer 132 and the active layer 150 constituting the light emitting diode 102 to improve the crystallinity of the active layer 150 to improve the Vf of the light emitting diode. Can be improved.

도 2는 본 발명의 일 실시예에 따른 발광 소자(100)를 탑재한 발광 다이오드 패키지의 일 예를 설명하기 위한 단면도이고, 도 3은 도 2의 발광 다이오드 패키지의 등가회로도이다.2 is a cross-sectional view illustrating an example of a light emitting diode package equipped with a light emitting device 100 according to an exemplary embodiment of the present invention, and FIG. 3 is an equivalent circuit diagram of the light emitting diode package of FIG. 2.

도 2를 참조하면, 발광 다이오드 패키지는 발광소자(100)를 외부전원에 전기적으로 연결하기 위한 리드들(191, 192)을 포함한다. 발광소자(100)는 제 1 리드(191) 상에 다이본딩되며, 이에 따라 p형 실리콘 기판(110)이 제 1 리드(191)에 전기적으로 연결된다.Referring to FIG. 2, the LED package includes leads 191 and 192 for electrically connecting the LED 100 to an external power source. The light emitting device 100 is die bonded on the first lead 191, whereby the p-type silicon substrate 110 is electrically connected to the first lead 191.

한편, 발광 다이오드(102) 상의 n형 전극 패드(183)는 본딩와이어를 통해 리드(191)에 전기적으로 연결되고, 제너 다이오드(101) 상의 n형 전극 패드(181)와 발광 다이오드(102) 상의 p형 전극 패드(182)가 본딩와이어들을 통해 리드(192)에 전기적으로 연결된다. 이에 따라, 발광 다이오드(102)와 제너 다이오드(101)가, 도 3에 도시된 회로와 같이, 역병렬로 연결된다. Meanwhile, the n-type electrode pad 183 on the light emitting diode 102 is electrically connected to the lead 191 through a bonding wire, and the n-type electrode pad 181 on the zener diode 101 and the light emitting diode 102 on the light emitting diode 102 are electrically connected. The p-type electrode pad 182 is electrically connected to the lead 192 through bonding wires. Accordingly, the light emitting diode 102 and the zener diode 101 are connected in anti-parallel as in the circuit shown in FIG.

제 1 리드(191)에 마이너스 전원을 연결하고 제 2 리드(192)에 플러스 전원을 연결하여 순방향 전원을 인가하면 발광 다이오드(102)에 순방향 전압이 인가되어 광이 방출된다. 한편, 제너 다이오드(101)는 발광 다이오드(102)의 순방향 전압이 과도하게 증가하는 것을 방지하여 발광 다이오드(102)가 과전압에 의해 손상되는 것을 방지한다. 제너 다이오드(101)의 항복전압은 p형 실리콘 기판(110)의 도핑농도 및/또는 제 1 n-GaN층(131)의 도핑농도를 조절하여 제어될 수 있다.When negative power is connected to the first lead 191 and positive power is connected to the second lead 192, forward power is applied to the light emitting diode 102 so that light is emitted. Meanwhile, the zener diode 101 prevents the forward voltage of the light emitting diode 102 from being excessively increased, thereby preventing the light emitting diode 102 from being damaged by the overvoltage. The breakdown voltage of the zener diode 101 may be controlled by adjusting the doping concentration of the p-type silicon substrate 110 and / or the doping concentration of the first n-GaN layer 131.

도 4는 도 1에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도이고, 도 5 내지 도 7은 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.4 is a flowchart illustrating a manufacturing process of the light emitting device illustrated in FIG. 1, and FIGS. 5 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.

도 4 및 도 5를 참조하면, 공정 챔버(미도시됨)내에 p형 실리콘 기판(110)을 준비한다(S1). p형 실리콘 기판(110)은 그 위에 형성될 반도체층과 유사한 격자상수를 갖는다.4 and 5, a p-type silicon substrate 110 is prepared in a process chamber (not shown) (S1). The p-type silicon substrate 110 has a lattice constant similar to that of the semiconductor layer to be formed thereon.

그 후, p형 실리콘 기판(110)위에 u-GaN(undoped-GaN)층(120)을 형성한다(S2).Thereafter, a u-GaN (undoped-GaN) layer 120 is formed on the p-type silicon substrate 110 (S2).

u-GaN층(120)은 p형 실리콘 기판(110)과 n-GaN층(130) 사이에 개재되고 언도프트(undoped) GaN으로 이루어진다.The u-GaN layer 120 is interposed between the p-type silicon substrate 110 and the n-GaN layer 130 and is made of undoped GaN.

u-GaN(120)은 그 위에 GaN계 물질로 구성되는 n-GaN층(130)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위한 것이다.The u-GaN 120 is intended to effectively form the n-GaN layer 130 made of GaN-based material thereon with high quality.

u-GaN층(120)위에 n-GaN층(130)을 형성한다(S3).An n-GaN layer 130 is formed on the u-GaN layer 120 (S3).

n-GaN층(130)은 GaN에 실리콘(Si)을 도우핑하여 형성할 수 있다. The n-GaN layer 130 may be formed by doping silicon (Si) in GaN.

u-GaN층(120) 및 n-GaN층(130)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.The u-GaN layer 120 and the n-GaN layer 130 may be formed of metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam growth (molecular). beam epitaxy (MBE) or the like.

n-GaN층(130)위에 다시 u-GaN층(140)을 형성한다(S4). u-GaN층(140)은 그 위에 GaN계 물질로 구성되는 활성층(150)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위한 것이다.The u-GaN layer 140 is again formed on the n-GaN layer 130 (S4). The u-GaN layer 140 is intended to effectively form the active layer 150 made of GaN-based material thereon with high quality.

u-GaN층(140)위에 활성층(150)을 형성한다(S5).The active layer 150 is formed on the u-GaN layer 140 (S5).

활성층(150)은 전자 및 정공이 재결합되는 영역으로서, InGaN/GaN을 포함하 여 이루어진다. 활성층(150)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. 활성층(150)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 양자우물층과 장벽층은 일반식 AlxInyGa1 -x- yN (0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다. The active layer 150 is an area where electrons and holes are recombined, and includes InGaN / GaN. The emission wavelength emitted from the light emitting diode is determined by the type of material constituting the active layer 150. The active layer 150 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. A quantum well layer and the barrier layer may be a semiconductor layer 2-to 4 won the compounds represented by the general formula Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1).

활성층(150)위에 p-GaN층(160)을 형성한다(S6).A p-GaN layer 160 is formed on the active layer 150 (S6).

p-GaN층(160)은 GaN에 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있으며, p형 클래드층을 포함할 수 있다. The p-GaN layer 160 may be formed by doping zinc (Zn) or magnesium (Mg) in GaN, and may include a p-type cladding layer.

도 4 및 도 6을 참조하면, p-GaN층(160), 활성층(150), u-GaN층(140), n-GaN층(130), u-GaN층(120)을 사진 및 식각공정을 사용하여 패터닝하여 상기 층들(120, 130, 140, 150, 160)을 분리시킨다(S7). 4 and 6, the p-GaN layer 160, the active layer 150, the u-GaN layer 140, the n-GaN layer 130, and the u-GaN layer 120 are photographed and etched. Patterning by using to separate the layers (120, 130, 140, 150, 160) (S7).

이에 따라, 제너 다이오드 영역(A) 상의 제 1 u-GaN층(121), 제 1 n-GaN층(131), u-GaN층(140), 활성층(150), p-GaN층(160)과, 발광 다이오드 영역(B) 상의 제 2 u-GaN층(122), 제 2 n-GaN층(132), u-GaN층(140), 활성층(150), p-GaN층(160)이 서로 이격된다.Accordingly, the first u-GaN layer 121, the first n-GaN layer 131, the u-GaN layer 140, the active layer 150, and the p-GaN layer 160 on the zener diode region A are thus formed. And the second u-GaN layer 122, the second n-GaN layer 132, the u-GaN layer 140, the active layer 150, and the p-GaN layer 160 on the light emitting diode region B. Spaced apart from each other.

도 4 및 도 7을 참조하면, p-GaN층(160), 활성층(150), u-GaN층(140)을 다시 패터닝하여, 발광 다이오드 영역(B) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)의 일부를 제거한다(S8). 그 결과, 발광 다이오드 영역(B) 상의 제 2 n-GaN층(132)의 일 영역 상에 p-GaN층(160), 활성층(150), u-GaN층(140)이 잔존하고, 다른 영역의 제 2 n-GaN층(132)이 노출된다.4 and 7, the p-GaN layer 160, the active layer 150, and the u-GaN layer 140 are again patterned to form the p-GaN layer 160 and the active layer on the light emitting diode region B. 150, part of the u-GaN layer 140 is removed (S8). As a result, the p-GaN layer 160, the active layer 150, and the u-GaN layer 140 remain on one region of the second n-GaN layer 132 on the light emitting diode region B, and the other region remains. The second n-GaN layer 132 is exposed.

한편, 제너 다이오드 영역(A) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)을 제거한다(S9). 제너 다이오드 영역(A) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)은 발광 다이오드 영역(B) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)의 일부를 제거하는 동안 함께 제거될 수 있다.Meanwhile, the p-GaN layer 160, the active layer 150, and the u-GaN layer 140 on the zener diode region A are removed (S9). The p-GaN layer 160, the active layer 150, and the u-GaN layer 140 on the zener diode region A include the p-GaN layer 160, the active layer 150, and u− on the light emitting diode region B. It may be removed together while removing a portion of the GaN layer 140.

p-GaN층(160) 상에 투명전극층(170)을 형성한다(S10). 투명전극층(170)은 전자빔 증착법(e-beam evaporation) 또는 도금기술을 사용하여 인디움틴산화막(ITO) 또는 Ni/Au와 같은 투명금속으로 형성될 수 있다. 그 후, 노출된 제 1 및 제 2 n-GaN층들(131, 132) 상에 n형 전극패드들(도 1의 181, 183)을 형성하고, 투명전극층(170) 상에 p형 전극패드(182)를 형성한다(S10). 또한, p형 실리콘 기판(110)의 하부면에 전극패드(184)를 형성할 수 있다. 이에 따라, 도 1의 발광소자(100)가 완성된다.The transparent electrode layer 170 is formed on the p-GaN layer 160 (S10). The transparent electrode layer 170 may be formed of a transparent metal such as indium tin oxide (ITO) or Ni / Au by using an electron beam evaporation method or a plating technique. Thereafter, n-type electrode pads 181 and 183 of FIG. 1 are formed on the exposed first and second n-GaN layers 131 and 132, and p-type electrode pads are formed on the transparent electrode layer 170. 182 is formed (S10). In addition, the electrode pad 184 may be formed on the bottom surface of the p-type silicon substrate 110. Thus, the light emitting device 100 of FIG. 1 is completed.

본 실시예에 있어서, 제너 다이오드 영역(A) 상의 제 1 u-GaN층(121), 제 1 n-GaN층(131), u-GaN층(140), 활성층(150), p-GaN층(160)과, 발광 다이오드 영역(B) 상의 제 2 u-GaN층(122), 제 2 n-GaN층(132), u-GaN층(140), 활성층(150), p-GaN층(160)으로 분리한 후 발광 다이오드 영역(B) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)의 일부 및 제너 다이오드 영역(A) 상의 p-GaN층(160), 활성층(150), u-GaN층(140)을 제거하는 것으로 설명하였으나, p-GaN층(160), 활성층(150), u-GaN층(140)을 먼저 패터닝한 후, 제너 다이오드 영역(A) 상의 제 1 u-GaN층(121), 제 1 n-GaN층(131)과, 발광 다이오드 영역(B) 상의 제 2 u-GaN층(122), 제 2 n-GaN층(132), u-GaN층(140), 활성층(150), p-GaN층(160)으로 분리 할 수 도 있다.In the present embodiment, the first u-GaN layer 121, the first n-GaN layer 131, the u-GaN layer 140, the active layer 150, and the p-GaN layer on the zener diode region A 160, the second u-GaN layer 122, the second n-GaN layer 132, the u-GaN layer 140, the active layer 150, and the p-GaN layer on the light emitting diode region B ( P-GaN layer 160 on the light emitting diode region (B), the active layer 150, a portion of the u-GaN layer 140 and the p-GaN layer 160 on the zener diode region (A). Although the active layer 150 and the u-GaN layer 140 are described as being removed, the p-GaN layer 160, the active layer 150, and the u-GaN layer 140 are first patterned, and then a zener diode region ( The first u-GaN layer 121 and the first n-GaN layer 131 on A), the second u-GaN layer 122 and the second n-GaN layer 132 on the light emitting diode region B. It may be separated into a u-GaN layer 140, an active layer 150, a p-GaN layer 160.

또한, 투명전극층(170)은 p-GaN층(160)을 패터닝한 후 형성하는 것으로 설명하였으나, p-GaN층(160)(도 5의 160)을 성장시킨 후, p-GaN층(160) 상에 형성될 수도 있다.In addition, the transparent electrode layer 170 is described as being formed after the p-GaN layer 160 is patterned, but after growing the p-GaN layer 160 (160 in FIG. 5), the p-GaN layer 160 It may be formed on the phase.

본 실시예에 따르면, 단일 칩 내에 제너 다이오드(101) 및 발광 다이오드(102)를 갖는 발광소자를 제조할 수 있다.According to the present embodiment, a light emitting device having a zener diode 101 and a light emitting diode 102 in a single chip can be manufactured.

이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the above described embodiments, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

본 발명의 실시예에 따르면, 발광 다이오드를 제조하는 일련의 공정을 통해 발광 다이오드와 제너 다이오드를 단일 칩 내에 구비할 수 있음에 따라 종래 발광 소자와 함께 탑재되는 제너 다이오드를 생략할 수 있어 발광 소자를 제작하기 위한 패키지 공정수 및 제조 비용을 줄일 수 있을 뿐 아니라, 외부로부터 유입된 정전기에 의한 정전 방전(electrostatic discharge)을 방지하여 역전류에 의한 다이오드의 손상을 막을 수 있음에 따라 발광 소자의 신뢰성을 향상시킬 수 있다.According to an exemplary embodiment of the present invention, since a light emitting diode and a zener diode may be provided in a single chip through a series of processes for manufacturing a light emitting diode, a zener diode mounted with a conventional light emitting device may be omitted. In addition to reducing the number of packaging processes and manufacturing costs for manufacturing, it is possible to prevent electrostatic discharges caused by static electricity from the outside, thereby preventing damage to the diode due to reverse current. Can be improved.

또한, 열방출 성능이 우수한 실리콘 기판을 채택함으로써 고출력을 달성할 수 있는 발광소자를 제공할 수 있다.In addition, it is possible to provide a light emitting device capable of achieving a high output by adopting a silicon substrate excellent in heat dissipation performance.

아울러, 발광 다이오드를 구성하는 활성층을 성장시킬 때 활성층과 n형 반도 체층사이에 u-Gan층과 같은 언도프트 반도체층을 개재하여 성장시킴으로써 활성층의 결정성이 좋아지고, 이로 인해 활성층에서의 발광 효율을 좋게 함으로써 발광소자의 IR 및 Vf 특성을 개선시킬 수 있다.In addition, when the active layer constituting the light emitting diode is grown, it is grown between the active layer and the n-type semiconductor layer through an undoped semiconductor layer such as a u-Gan layer, thereby improving the crystallinity of the active layer, and thus the luminous efficiency of the active layer. By improving the IR and Vf characteristics of the light emitting device can be improved.

Claims (11)

p형 실리콘 기판위에 n형 반도체층을 형성하는 단계와,forming an n-type semiconductor layer on the p-type silicon substrate, 상기 n형 반도체층위에 언도프트 반도체층을 형성하는 단계와,Forming an undoped semiconductor layer on the n-type semiconductor layer; 상기 언도프트 반도체층위에 활성층을 형성하는 단계와,Forming an active layer on the undoped semiconductor layer; 상기 활성층위에 p형 반도체층을 형성하는 단계와,Forming a p-type semiconductor layer on the active layer; 상기 n형 반도체층, 언도프트 반도체층, 활성층, p형 반도체층을 패터닝하여 상기 p형 실리콘 기판과 상기 n형 반도체층이 p-n접합되어 이루어지는 제너 다이오드와, 상기 p형 반도체층, 활성층, 언도프트 반도체층, n형 반도체층으로 이루어지는 발광 다이오드를 형성하는 단계를 포함하는 발광 소자 제조방법.A Zener diode formed by patterning the n-type semiconductor layer, the undoped semiconductor layer, the active layer, and the p-type semiconductor layer, and the p-type silicon substrate and the n-type semiconductor layer, and the p-type semiconductor layer, the active layer, and the undoped A light emitting device manufacturing method comprising forming a light emitting diode comprising a semiconductor layer and an n-type semiconductor layer. 청구항 1에 있어서, 상기 제너 다이오드와 발광 다이오드를 형성하는 단계는,The method of claim 1, wherein the forming of the zener diode and the light emitting diode, 상기 p형 반도체층, 활성층, 언도프트 반도체층, n형 반도체층을 패터닝하여 상기 p형 실리콘 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와,A first semiconductor layer region for forming a zener diode on the p-type silicon substrate by patterning the p-type semiconductor layer, an active layer, an undoped semiconductor layer, and an n-type semiconductor layer, and a second semiconductor layer for forming a light emitting diode Forming a spaced area; 상기 제 2 반도체층 영역에서 p형 반도체층, 활성층, 언도프트 반도체층의 일부를 식각하여 상기 n형 반도체층의 일부가 노출되게 하는 단계와,Etching a portion of the p-type semiconductor layer, the active layer, and the undoped semiconductor layer in the second semiconductor layer region to expose a portion of the n-type semiconductor layer; 상기 제 1 반도체층 영역에서 p형 반도체층, 활성층, 언도프트 반도체층을 제거하여 상기 n형 반도체층을 노출시키는 단계를 더 포함하는 발광 소자 제조 방법.And removing the p-type semiconductor layer, the active layer, and the undoped semiconductor layer in the first semiconductor layer region to expose the n-type semiconductor layer. 청구항 2에 있어서,The method according to claim 2, 상기 제 1 반도체층 영역의 n형 반도체층 상부와, 상기 제 2 반도체층 영역의 n형 반도체층 및 p형 반도체층의 상부와, 상기 p형 실리콘 기판의 하부면에 각각 전극 패드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.Forming electrode pads on an n-type semiconductor layer in the first semiconductor layer region, on an n-type semiconductor layer and a p-type semiconductor layer in the second semiconductor layer region, and on a lower surface of the p-type silicon substrate, respectively Light emitting device manufacturing method further comprising. 청구항 3에 있어서, The method according to claim 3, 상기 p형 실리콘 기판의 하부면 및 상기 제 2 반도체층 영역의 n형 반도체층상부에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 2 리드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.First leads electrically connected to respective electrode pads formed on the bottom surface of the p-type silicon substrate and on the n-type semiconductor layer of the second semiconductor layer region, the n-type semiconductor layer of the first semiconductor layer region and the And forming second leads electrically connected to respective electrode pads formed in the p-type semiconductor layer in the second semiconductor layer region. 청구항 1에 있어서,The method according to claim 1, 상기 n형 반도체층을 형성하는 단계는 상기 p형 실리콘 기판위에 언도프트 반도체층을 개재하여 상기 n형 반도체층을 형성하고,In the forming of the n-type semiconductor layer, the n-type semiconductor layer is formed on the p-type silicon substrate via an undoped semiconductor layer. 상기 제너 다이오드와 발광 다이오드를 형성하는 단계는 상기 p형 실리콘 기판과 상기 n형 반도체층 사이에 형성된 언도프트 반도체층까지 패터닝하여 상기 p형 실리콘 기판과 상기 언도프트 반도체층, 상기 n형 반도체층이 p-n접합되어 이루어지는 제너 다이오드를 형성하는 발광 소자 제조방법.The forming of the zener diode and the light emitting diode may be performed by patterning the undoped semiconductor layer formed between the p-type silicon substrate and the n-type semiconductor layer to form the p-type silicon substrate, the undoped semiconductor layer, and the n-type semiconductor layer. A light emitting device manufacturing method for forming a Zener diode formed by pn junction. 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 p형 실리콘 기판과,A p-type silicon substrate having a first semiconductor layer region and a second semiconductor layer region, 상기 p형 실리콘 기판상의 제 1 반도체층 영역에 형성되어 상기 p형 실리콘 기판과 함께 제너 다이오드 특성을 나타내는 제 1 n형 반도체층과,A first n-type semiconductor layer formed in a first semiconductor layer region on the p-type silicon substrate and exhibiting zener diode characteristics together with the p-type silicon substrate; 상기 기판상의 제 2 반도체층 영역에 형성되고, 상기 제 1 n형 반도체층으로부터 이격된 제 2 n형 반도체층과,A second n-type semiconductor layer formed in the second semiconductor layer region on the substrate and spaced apart from the first n-type semiconductor layer; 상기 제 2 n형 반도체층위에 형성된 언도프트 반도체층과,An undoped semiconductor layer formed on the second n-type semiconductor layer, 상기 언도프트 반도체층위에 형성된 활성층과,An active layer formed on the undoped semiconductor layer, 상기 활성층위에 형성되어 상기 제 2 n형 반도체층, 언도프트층, 활성층과 함께 제너 다이오드 특성을 나타내는 p형 반도체층을 포함하는 발광소자.And a p-type semiconductor layer formed on the active layer and exhibiting zener diode characteristics together with the second n-type semiconductor layer, the undoped layer, and the active layer. 청구항 6에 있어서, 상기 제 1 및 제 2 n형 반도체층들은 상기 p형 실리콘 기판상에 성장된 동일한 n형 반도체층으로부터 형성된 발광 소자.The light emitting device of claim 6, wherein the first and second n-type semiconductor layers are formed from the same n-type semiconductor layer grown on the p-type silicon substrate. 청구항 6에 있어서, The method according to claim 6, 상기 p형 실리콘 기판과 상기 제 1 n형 반도체층 사이에 형성된 제 1 언도프트 반도체층과,A first undoped semiconductor layer formed between the p-type silicon substrate and the first n-type semiconductor layer; 상기 p형 실리콘 기판과 상기 제 2 n형 반도체층 사이에 형성되고, 상기 제 1 언도프트 반도체층과 이격된 제 2 언도프트 반도체층을 더 포함하는 발광소자.And a second undoped semiconductor layer formed between the p-type silicon substrate and the second n-type semiconductor layer and spaced apart from the first undoped semiconductor layer. 청구항 6에 있어서, 상기 p형 반도체층, 활성층, 언도프트 반도체층은 상기 제 2 n형 반도체층의 일 영역상에 위치하고, 상기 제 2 n형 반도체층의 다른 영역은 노출된 발광 소자.The light emitting device of claim 6, wherein the p-type semiconductor layer, the active layer, and the undoped semiconductor layer are positioned on one region of the second n-type semiconductor layer, and the other region of the second n-type semiconductor layer is exposed. 청구항 6에 있어서,The method according to claim 6, 상기 제 1 반도체층 영역의 제 1 n형 반도체층 및 상기 제 2 반도체층 영역의 제 2 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 p형 반도체층의 상부와, 상기 p형 실리콘 기판의 하부면에 각각 형성된 전극 패드를 더 포함하는 발광 소자.An upper portion of the first n-type semiconductor layer in the first semiconductor layer region and a second n-type semiconductor layer in the second semiconductor layer region, an upper portion of the p-type semiconductor layer in the second semiconductor layer region, and the p-type silicon The light emitting device further comprises an electrode pad formed on the lower surface of the substrate. 청구항 10에 있어서, The method according to claim 10, 상기 제 2 반도체층 영역의 제 2 n형 반도체층의 상부 및 상기 p형 실리콘 기판의 하부면에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 제 1 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 2 리드를 더 포함하는 발광 소자.A first lead electrically connected to respective electrode pads formed on an upper surface of the second n-type semiconductor layer of the second semiconductor layer region and a lower surface of the p-type silicon substrate; and a first n of the first semiconductor layer region. And a second lead electrically connected to each of the electrode pads formed on the p-type semiconductor layer in the region of the second semiconductor layer.
KR1020060058572A 2006-06-28 2006-06-28 Light emitting device having zenor diode therein and the fabrication method thereof KR101316116B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058572A KR101316116B1 (en) 2006-06-28 2006-06-28 Light emitting device having zenor diode therein and the fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058572A KR101316116B1 (en) 2006-06-28 2006-06-28 Light emitting device having zenor diode therein and the fabrication method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036851A Division KR101423716B1 (en) 2013-04-04 2013-04-04 Light emitting device

Publications (2)

Publication Number Publication Date
KR20080000784A true KR20080000784A (en) 2008-01-03
KR101316116B1 KR101316116B1 (en) 2013-10-11

Family

ID=39212900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058572A KR101316116B1 (en) 2006-06-28 2006-06-28 Light emitting device having zenor diode therein and the fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101316116B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105691B1 (en) * 2009-12-16 2012-01-17 한국광기술원 LED package and Method of wafer-level molding for thereof
KR101273177B1 (en) * 2006-10-19 2013-06-14 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR20150033332A (en) * 2013-09-24 2015-04-01 엘지이노텍 주식회사 A light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577497B2 (en) * 2004-02-02 2010-11-10 サンケン電気株式会社 Composite semiconductor device of semiconductor light emitting element and protective element
KR101055778B1 (en) * 2004-03-31 2011-08-11 서울옵토디바이스주식회사 Light emitting diodes and method for manufacturing same
EP1587151A3 (en) * 2004-04-17 2011-09-28 LG Electronics, Inc. Semiconductor light emitting device and fabrication method thereof
JP2006066846A (en) * 2004-07-29 2006-03-09 Seiko Epson Corp Surface-emission device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273177B1 (en) * 2006-10-19 2013-06-14 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR101105691B1 (en) * 2009-12-16 2012-01-17 한국광기술원 LED package and Method of wafer-level molding for thereof
KR20150033332A (en) * 2013-09-24 2015-04-01 엘지이노텍 주식회사 A light emitting device

Also Published As

Publication number Publication date
KR101316116B1 (en) 2013-10-11

Similar Documents

Publication Publication Date Title
US7977134B2 (en) Nitride-based semiconductor light emitting diode and method of manufacturing the same
KR100753518B1 (en) Nitride based light emitting diode
KR20110062128A (en) Light emitting device, light emitting device package and method for fabricating the same
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
KR20080087251A (en) Light emitting diode having capacitor
KR101138947B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR20170109899A (en) Light emitting device and lighting apparatus
KR101316116B1 (en) Light emitting device having zenor diode therein and the fabrication method thereof
KR100730754B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR101308128B1 (en) Light emitting device and the fabrication method thereof
KR101423716B1 (en) Light emitting device
KR20070027290A (en) Light emitting diode and method of manufacturing the same
KR101239855B1 (en) Light emitting diode package having zenor diode therein
KR102302320B1 (en) Light emitting device
KR101916273B1 (en) Semiconductor light emitting device and manufacturing method the same
KR20120063953A (en) Light emitting device and light emitting device package having the same
KR102212781B1 (en) Light emitting device and lighting system
KR100730756B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR20120011198A (en) Light emitting device, light emitting device package and method for fabricating light emitting device
KR100608919B1 (en) Light-emitting device and method of manufacturing the same
JP6948494B2 (en) UV light emitting element and light emitting element package
KR20160115217A (en) Light emitting device, light emitting package having the same and light system having the same
KR20150140938A (en) Light emitting device and light emitting device package
KR102249633B1 (en) Light emitting device and lighting system
KR20010104146A (en) ultraviolet light emitting diode having nitride layer doped with silicon and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5