KR101431195B1 - 채널 절연 스위칭을 이용한 비휘발성 저장을 위한 부스팅 - Google Patents

Abstract

선택된 NAND 스트링들에서 소스측 부스팅을 막음으로써, 비휘발성 저장소 내에서 프로그램 디스터브가 감소된다. 절연 워드라인을 포함하는 셀프-부스팅 모드가 이용된다. 절연 워드라인의 드레인측 상에서 채널이 부스트되기 전에, 금지된 NAND 스트링의 채널 영역은 절연 워드라인의 소스측 상에서 부스트된다. 또한, 절연 워드라인 가까이의 저장 요소들은 소스측 부스팅 동안 도통 상태로 유지되며, 이에 따라 소스측 채널이 드레인측 채널에 연결된다. 이러한 방식으로, 선택된 NAND 스트링들에서, 소스측 부스팅이 일어나지 않게 되며, 이에 따라 소스측 부스팅으로 인한 프로그램 디스터브를 막을 수 있게 된다. 소스측 부스팅 이후, 소스측 채널은 드레인측 채널로부터 절연되며, 드레인측 부스팅이 수행된다.

비휘발성 메모리, 프로그램 디스터브, 소스측 부스팅, 드레인측 부스팅

Description

채널 절연 스위칭을 이용한 비휘발성 저장을 위한 부스팅{BOOSTING FOR NON-VOLATILE STORAGE USING CHANNEL ISOLATION SWITCHING}

본 발명은 비휘발성 메모리에 관한 것이다.

반도체 메모리는 다양한 전자 디바이스들에서 보다 대중적으로 이용되어 왔다. 예를 들어, 비휘발성 반도체 메모리는 셀룰러 전화들, 디지털 카메라들, 개인 휴대 단말기들, 이동 계산 디바이스들, 비 이동 계산 디바이스들 및 기타 디바이스들에서 이용된다. 전기적으로 소거가능하고 프로그램가능한 읽기 전용 메모리(Electrical Erasable Programmable Read Only Memory : EEPROM) 및 플래시 메모리가 그 중에서 가장 일반적인 비휘발성 반도체 메모리들이다. 플래시 메모리(또한 EEPROM 타입임)이기 때문에, 전형적인 완전 기능(full-featured)의 EEPROM과 대조적으로, 전체 메모리 어레이 또는 메모리의 일부의 내용이 한 단계로 소거될 수 있다.

전형적인 EEPROM과 플래시 메모리는 모두, 반도체 기판 내의 채널 영역 위에 위치하고 이 채널 영역으로부터 절연되는 플로팅 게이트를 이용한다. 플로팅 게이트는 소스 영역과 드레인 영역 사이에 위치된다. 제어 게이트가 플로팅 게이트 위에 위치되어, 이 플로팅 게이트로부터 절연된다. 이렇게 형성되는 트랜지스터의 임 계 전압(V_TH)은 플로팅 게이트 상에 유지되는 전하의 양에 의해 제어된다. 즉, 소스와 드레인 사이의 도통을 허용하기 위해 트랜지스터가 턴온되기 전에 제어 게이트에 인가되어야 하는 최소량의 전압은 플로팅 게이트 상의 전하의 레벨에 의해 제어된다.

일부 EEPROM 및 플래시 메모리 디바이스들은 플로팅 게이트를 갖는 바, 이러한 플로팅 게이트는 두 개의 범위의 전하들을 저장하는 데에 이용되며, 이에 따라 메모리 요소는 두 개의 상태들 간에, 예를 들어 소거 상태(erased state)와 프로그램 상태(programmed state) 간에 프로그램/소거될 수 있다. 이러한 플래시 메모리 디바이스는 종종 이진 플래시 메모리 디바이스로서 지칭되는데, 그 이유는 각각의 메모리 요소가 1비트의 데이터를 저장할 수 있기 때문이다.

다중 상태(다중 레벨이라고도 불림) 플래시 메모리 디바이스는 다수의 개별적인 허용된/유효한 프로그램된 임계 전압 범위들을 식별함으로써 구현된다. 각각의 개별적인 임계 전압 범위는 메모리 디바이스에 엔코드된 데이터 비트들의 세트에 대해 미리결정된 값에 해당한다. 예를 들어, 각각의 메모리 요소는, 그 요소가 4개의 개별적인 임계 전압 범위들에 해당하는 4개의 개별적인 전하 대역들중 하나에 배치될 수 있을 때에, 2비트의 데이터를 저장할 수 있다.

전형적으로, 프로그램 동작 동안 제어 게이트에 인가되는 프로그램 전압(V_PGM)은 시간에 따라 크기가 증가하는 일련의 펄스들로서 인가된다. 하나의 가능한 시도에서, 펄스들의 크기는 각각의 연속적인 펄스에 대해 미리 결정된 스텝 사 이즈(예를 들어, 0.2-0.4V) 만큼 증가된다. V_PGM은 플래시 메모리 요소들의 제어 게이트들에 인가될 수 있다. 프로그램 펄스들 간의 기간들 동안, 검증 동작들이 수행된다. 즉, 병렬로 프로그램되는 요소들의 그룹의 각 요소의 프로그래밍 레벨을 연속적인 프로그래밍 펄스들 사이에서 읽음으로써, 그 요소가 프로그램되고 있는 검증 레벨과 같은지, 아니면 더 큰지를 결정한다. 다중 상태 플래시 메모리 요소들의 어레이들에 있어서, 요소의 각 상태에 대해 검증 단계가 수행되어, 그 요소가 자신의 데이터 관련 검증 레벨에 도달하였는 지를 결정한다. 예를 들어, 4개의 상태로 데이터를 저장할 수 있는 다중 상태 메모리 요소는 3개의 비교 포인트들에 대해 검증 동작을 수행할 필요가 있다.

또한, NAND 스트링 내의 NAND 플래시 메모리 디바이스와 같은 EEPROM 또는 플래시 메모리 디바이스를 프로그램할 때, 전형적으로, V_PGM이 제어 게이트에 인가되고 비트라인이 접지됨으로써, 셀 또는 메모리 요소, 예를 들어 저장 요소의 채널로부터 전자들이 플로팅 게이트 내에 주입된다. 전자들이 플로팅 게이트에 누적되면, 그 플로팅 게이트는 음으로 대전되고, 메모리 셀의 임계 전압이 올라가게 되어, 그 메모리 요소는 프로그램 상태에 있는 것으로 여겨진다. 이러한 프로그래밍에 대한 보다 많은 정보는, 그 명칭이 "Source Side Self Boosting Technique for Non-Volatile Memory"인 미국 특허 6,859,397호; 및 2005년 2월 3일 공개되었으며 그 명칭이 "Detecting Over Programmed Memory"인 미국 공개 특허 2005/0024939호에서 찾아볼 수 있으며, 이들 모두는 그 전체가 본원의 참조로서 인용된다.

하지만, 계속해서 문제가 되고 있는 하나의 문제는 프로그램 디스터브(program distrub)이다. 프로그램 디스터브는 다른 NAND 스트링들을 프로그램하는 동안 금지되는(inhibited) NAND 스트링들에서, 그리고 때로는 프로그램되는 NAND 스트링 그 자체에서 일어날 수 있다. 프로그램 디스터브는, 다른 비휘발성 저장 요소들의 프로그래밍으로 인해, 비선택 비휘발성 저장 요소의 임계 전압이 시프트될 때에 일어난다. 프로그램 디스터브는 이전에 프로그램된 저장 요소들 상에서 뿐 아니라, 아직 프로그램되지 않은 소거된 저장 요소들 상에서도 일어날 수 있다.

본 발명은 비휘발성 저장소(storage)에서 프로그램 디스터브를 감소시키는 방법을 제공함으로써 상기 및 기타의 문제들을 해결한다.

일 실시예에서, 비휘발성 저장소를 동작시키는 방법은, 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링을 부스팅하기 전에, 제 1 워드라인의 소스측 상의 적어도 하나의 NAND 스트링의 제 1 부스팅을 수행하는 단계를 포함하며, 여기서 제 2 워드라인은 제 1 워드라인의 드레인측 상에 있다. 제 1, 2 워드라인들을 포함하는 다수의 워드라인들은 적어도 하나의 NAND 스트링과 관련되며, 그리고 적어도 하나의 NAND 스트링은 다수의 비휘발성 저장 요소들을 갖는다. 이 방법은 또한, 제 1 부스팅 동안, 제 1 워드라인과 관련된 제 1 비휘발성 저장 요소에 도통 상태(conducting state)를 제공하기 위해, 제 1 워드라인에 전압을 인가하는 단계와, 그리고 제 2 워드라인과 관련된 제 2 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 제 2 워드라인에 전압을 인가하는 단계를 더 포함한다. 이 방법은 또한, 제 1 부스팅 이후, 제 1 비휘발성 저장 요소에 비도통 상태(non-conducting state)를 제공하기 위해 제 1 워드라인에 전압을 인가하면서, 그리고 제 2 워드라인에 프로그램 전압을 인가하면서, 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링의 제 2 부스팅을 수행하는 단계를 더 포함한다. 이에 따라, 소스측 부스팅은 프로그램 펄스를 인가하기 전에 일어난다.

다른 실시예에서, 비휘발성 저장소를 동작시키는 방법은, 프로그래밍 시퀀스(programming sequence)에 있어서 제 1 비휘발성 저장 요소 앞에 있는, 적어도 하나의 NAND 스트링 내의 제 1 비휘발성 저장 요소의 측면 상의 적어도 하나의 NAND 스트링의 제 1 부스팅을 수행하는 단계를 포함한다. 이 방법은 또한, 제 1 부스팅 동안, 프로그래밍 시퀀스에 있어서 제 1 비휘발성 저장 요소 뒤에 있는, 제 1 비휘발성 저장 요소의 측면 상에 있는 적어도 하나의 NAND 스트링 내의 제 1 비휘발성 저장 요소 및 제 2 비휘발성 저장 요소에 도통 상태를 제공하는 단계를 더 포함한다. 이 방법은 또한, 제 1 부스팅 이후, 제 1 저장 요소에 비도통 상태를 제공하면서, 프로그래밍 시퀀스에 있어서 제 2 비휘발성 저장 요소 이후에 있는 제 2 비휘발성 저장 요소의 측면 상에 있는 적어도 하나의 NAND 스트링의 제 2 부스팅을 수행하는 단계를 더 포함한다.

다른 실시예에서, 비휘발성 저장소를 동작시키는 방법은 (a) 제 1 시간 주기에서, (i) 적어도 하나의 NAND 스트링의 제 1 채널 영역을 부스팅시키기 위해 워드라인들의 세트 내의 특정의 워드라인의 소스측 상의 워드라인들의 제 1 세트에 전압들을 인가하는 단계와; (ii) 워드라인들의 제 2 세트와 관련된 적어도 하나의 NAND 스트링 내의 비휘발성 저장 요소들에 도통 상태를 제공하기 위해, 상기 특정의 워드라인을 포함하는 워드라인들의 제 2 세트에 전압들을 인가하는 단계와, 여기서 상기 워드라인들의 제 2 세트는 워드라인들의 제 1 세트의 드레인측 상에 있으며; 그리고 (iii) 적어도 하나의 NAND 스트링의 제 2 채널 영역의 부스팅을 피하기 위해, 워드라인들의 제 2 세트의 드레인측 상에 있는 워드라인들의 제 3 세트에 전압들을 인가하는 단계를 포함한다. 이 방법은 또한, (b) 상기 제 1 시간 주기 다음에 오는 제 2 시간 주기에서, (i) 적어도 하나의 NAND 스트링의 제 2 채널 영역을 부스팅시키기 위해 워드라인들의 제 3 세트에 전압들을 인가하는 단계와; (ii) 워드라인들의 제 2 세트 내의 워드라인에 프로그램 전압을 인가하는 단계와; 그리고 (iii) 제 1 채널 영역을 제 2 채널 영역으로부터 분리시키기 위해 특정의 워드라인에 전압을 인가하는 단계를 더 포함한다.

도 1은 NAND 스트링의 평면도이다.

도 2는 도 1의 NAND 스트링의 등가 회로도이다.

도 3은 NAND 플래시 저장 요소들의 어레이의 블록도이다.

도 4는 프로그램 디스터브 메커니즘을 보여주는 NAND 스트링의 단면도이다.

도 5a-h는 셀프 부스팅 모드(self-boosting mode)들의 서로 다른 예들을 도시한다.

도 6은 도 5a의 셀프 부스팅 모드에 기초하는, 워드라인과 다른 전압들의 시간 라인(time linee)을 도시한다.

도 7은 도 5b의 셀프 부스팅 모드에 기초하는, 워드라인과 다른 전압들의 시간 라인을 도시한다.

도 8은 도 5c의 셀프 부스팅 모드에 기초하는, 워드라인과 다른 전압들의 시간 라인을 도시한다.

도 9는 도 8의 시간 라인에 대한 대안으로서의, 워드라인과 다른 전압들의 시간 라인을 도시한다.

도 10은 NAND 스트링의 소스측이 NAND 스트링의 드레인측 이전에 부스트되는 프로그래밍 과정을 도시한다.

도 11은 NAND 플래시 저장 요소들의 어레이의 블록도이다.

도 12는 단일의 로우/컬럼 디코더들 및 판독/기록 회로들을 이용하는 비휘발성 메모리 시스템의 블록도이다.

도 13은 이중의 로우/컬럼 디코더들 및 판독/기록 회로들을 이용하는 비휘발성 메모리 시스템의 블록도이다.

도 14는 감지 블록의 일 실시예를 도시하는 블록도이다.

도 15는 메모리 어레이를 모든 비트라인 메모리 아키텍쳐에 대한 블록들로, 또는 홀수-짝수 메모리 아키텍쳐에 대한 블록들로 구성하는 예를 도시한다.

도 16은 임계 전압 분포들의 예시적인 세트 및 1-패스 프로그래밍(one-pass programming)을 도시한다.

도 17은 임계 전압 분포들의 예시적인 세트 및 2-패스 프로그래밍을 도시한다.

도 18a-c는 다양한 임계 전압 분포들을 보여주며, 비휘발성 메모리를 프로그램하기 위한 프로세스를 설명한다.

도 19는 비휘발성 메모리를 프로그램하기 위한 프로세스의 일 실시예를 설명하는 흐름도이다.

도 20은 프로그래밍 동안 비휘발성 저장 요소들의 제어 게이트들에 인가되는 예시적인 펄스 트레인을 도시한다.

본 발명은 비휘발성 저장소에서 프로그램 디스터브를 감소시키는 방법을 제공한다.

본 발명을 구현하기에 적합한 플래시 메모리 시스템의 일 예는 2개의 선택 게이트 사이에 직렬로 연결된 다수의 트랜지스터가 배열된 NAND 플래시 메모리 구조를 이용한다. 직렬의 트랜지스터들 및 선택 게이트들은 NAND 스트링으로 지칭된다. 도 1은 하나의 NAND 스트링을 도시하는 평면도이다. 도 2는 그 등가 회로이다. 도 1 및 2에 도시된 NAND 스트링은 직렬의 4개의 트랜지스터들(100, 102, 104 및 106)을 포함하는 바, 이들은 제 1 선택 게이트(120)와 제 2 선택 게이트(122) 사이에 샌드위치되어 있다. 선택 게이트(120)는 비트라인(126)에 NAND 스트링 접속을 게이팅(gating)한다. 선택 게이트(122)는 소스 라인(128)에 NAND 스트링 접속을 게이팅한다. 선택 게이트(120)는 제어 게이트(120CG)에 적절한 전압을 인가하여 제어된다. 선택 게이트(122)는 제어 게이트(122CG)에 적절한 전압을 인가하여 제어된다. 트랜지스터들(100, 102, 104 및 106) 각각은 제어 게이트와 플로팅 게이 트를 갖는다. 트랜지스터(100)는 제어 게이트(100CG)와 플로팅 게이트(100FG)를 갖는다. 트랜지스터(102)는 제어 게이트(102CG)와 플로팅 게이트(102FG)를 갖는다. 트랜지스터(104)는 제어 게이트(104CG)와 플로팅 게이트(104FG)를 포함한다. 트랜지스터(106)는 제어 게이트(106CG)와 플로팅 게이트(106FG)를 포함한다. 제어 게이트(100CG)는 워드 라인(WL3)에 연결되거나 또는 워드라인이 되고, 제어 게이트(102CG)는 워드 라인(WL2)에 연결되고, 제어 게이트(104CG)는 워드 라인(WL1)에 연결되며, 그리고 제어 게이트(106CG)는 워드 라인(WL0)에 연결된다. 일 실시예에서, 트랜지스터들(100, 102, 104 및 106)은 각각 저장 요소들이며, 메모리 셀들이라고도 불린다. 다른 실시예들에서, 저장 요소들은 다수의 트랜지스터들을 포함하거나, 또는 도 1 및 2에 도시된 것과 다를 수 있다. 선택 게이트(120)는 선택 라인(SGD)에 연결된다. 선택 게이트(122)는 선택 라인(SGS)에 연결된다.

도 3은 3개의 NAND 스트링을 도시하는 회로도이다. NAND 구조를 이용하는 플래시 메모리 시스템에 대한 전형적인 아키텍쳐는 복수개의 NAND 스트링들을 포함할 것이다. 예를 들어, 3개의 NAND 스트링들(320, 340 및 360)이 보다 많은 NAND 스트링들을 갖는 메모리 어레이 내에 도시되어 있다. NAND 스트링들 각각은 2개의 선택 게이트들 및 4개의 저장 요소들을 포함한다. 단순함을 위해 4개의 저장 요소들 만을 나타내었지만, 현대의 NAND 스트링들은, 예를 들어 32개 또는 64개의 저장 요소들까지 포함할 수 있다.

예를 들어, NAND 스트링(320)은 선택 게이트들(322 및 327) 및 저장 요소들(323-326)을 포함하고, NAND 스트링(340)은 선택 게이트들(342 및 347) 및 저장 요소들(343-346)을 포함하며, 그리고 NAND 스트링(360)은 선택 게이트들(362 및 367) 및 저장 요소들(363-366)을 포함한다. 각각의 NAND 스트링은 자신의 선택 게이트들(예를 들어, 선택 게이트들(327, 347 또는 367))에 의해 소스 라인에 연결된다. 선택 라인(SGS)은 소스측 선택 게이트들을 제어하는 데에 이용된다. 다양한 NAND 스트링들(320, 340 및 360)은 선택 게이트들(322, 342, 362 등) 내의 선택 트랜지스터들에 의해 각각의 비트라인들(321, 341 및 361)에 연결된다. 이러한 선택 트랜지스터들은 드레인 선택 라인(SGD)에 의해 제어된다. 다른 실시예들에서, 선택 라인들은 NAND 스트링들 간에 반드시 공통일 필요는 없다. 즉, 다른 NAND 스트링들에 대해 다른 선택 라인들이 제공될 수 있다. 워드라인(WL3)은 저장 요소들(323, 343 및 363)에 대한 제어 게이트들에 연결된다. 워드라인(WL2)은 저장 요소들(324, 344 및 364)에 대한 제어 게이트들에 연결된다. 워드라인(WL1)은 저장 요소들(325, 345 및 365)에 대한 제어 게이트들에 연결된다. 워드라인(WL0)은 저장 요소들(326, 346 및 366)에 대한 제어 게이트들에 연결된다. 알 수 있는 바와 같이, 각 비트라인 및 각각의 NAND 스트링은 저장 요소들의 어레이 또는 세트의 컬럼들을 포함한다. 워드라인들(WL3, WL2, WL1 및 WL0)은 어레이 또는 세트의 로우들을 포함한다. 각각의 워드라인은 로우 내의 각 저장 요소의 제어 게이트들을 연결한다. 또한, 제어 게이트들은 워드라인들 자체에 의해 제공될 수도 있다. 예를 들어, 워드라인(WL2)은 저장 요소들(324, 344 및 364)에 대한 제어 게이트들을 제공한다. 실제로, 하나의 워드라인 내에는 수천개의 저장 요소들이 있을 수 있다.

각 저장 요소는 데이터를 저장할 수 있다. 예를 들어, 1비트의 디지털 데이 터를 저장할 때, 저장 요소의 가능한 임계 전압들(V_TH)의 범위는 논리 데이터 "1" 과 "0"이 할당되는 2개의 범위로 분할된다. NAND 타입 플래시 메모리의 일 예에서, 저장 요소가 소거된 후 V_TH는 음의 값을 갖고, 논리 "1" 로 정의된다. 프로그래밍 동작 후 V_TH는 양의 값을 갖고, 논리 "0" 으로서 정의된다. V_TH가 음이고 판독이 시도될 때, 저장 요소는 턴온되어, 논리 "1"이 저장되어 있음을 나타낸다. V_TH가 양이고 판독이 시도될 때, 저장 요소는 턴온되지 않게 되어, 논리 0이 저장되어 있음을 나타낸다. 저장 요소는 또한 다중 레벨들의 정보, 예를 들어 다중 비트의 디지털 데이터를 저장할 수 있다. 이 경우, V_TH 값의 범위는 데이터 레벨들의 수로 나뉜다. 예를 들어, 4개 레벨의 정보가 저장되는 경우에는, 4개의 V_TH 범위가 데이터 값들 "11", "10", "01" 및 "00"에 할당된다. NAND 타입 메모리의 일 예에서, 소거 동작 이후의 V_TH는 음이 되고, "11"로서 정의된다. 양의 V_TH 값들은 "10", "01" 및 "00"의 상태들에 대해 이용된다. 저장 요소 내에 프로그램된 데이터와 그 요소의 임계 전압 범위들 간의 특정의 관계는 저장 요소들에 대해 채택되는 데이터 엔코딩 방식에 의존한다. 예를 들어, 미국 특허 6,222,762호 및 미국 특허 공개 2004/0255090호는 다중 상태 플래시 메모리 요소들에 대한 다양한 데이터 엔코딩 방식들을 개시하는 바, 이러한 2개의 인용 문헌들은 그 전체가 본원의 참조로서 인용된다.

NAND 타입 플래시 메모리들 및 이들의 동작에 대한 관련 예들은, 본 명세서에 그 전체가 참조 문헌으로서 이용되는 다음의 미국 특허들, 즉 미국 특허 제5,386,422호, 5,522,580호, 5,570,315호, 5,774,397호, 6,046,935호, 6,456,528호 및 6,522,580호에서 제공된다.

플래시 저장 요소를 프로그램할 때, 프로그램 전압이 저장 요소의 제어 게이트에 인가되고, 저장 요소와 관련된 비트라인은 접지된다. 채널로부터 전자들은 플로팅 게이트로 주입된다. 전자들이 플로팅 게이트에 누적되면, 그 플로팅 게이트는 음으로 대전되고, 저장 요소의 V_TH가 올라가게 된다. 프로그램되고 있는 저장 요소의 제어 게이트에 프로그램 전압을 인가하기 위해, 그 프로그램 전압은 적절한 워드라인 상에 인가된다. 상기 설명한 바와 같이, NAND 스트링들 각각의 하나의 저장 요소는 동일한 워드라인을 공유한다. 예를 들어, 도 3의 저장 요소(324)를 프로그램할 때, 프로그램 전압은 저장 요소들(344 및 364)의 제어 게이트들에도 인가될 것이다.

하지만, 다른 NAND 스트링들을 프로그램하는 동안 금지된 NAND 스트링들에서, 그리고 때때로는, 프로그램되는 NAND 스트링들 그 자체에서, 프로그램 디스터브가 발생할 수 있다. 프로그램 디스터브는, 다른 비휘발성 저장 요소들의 프로그래밍으로 인해, 비선택 비휘발성 저장 요소의 임계 전압이 시프트될 때에 일어난다. 프로그램 디스터브는 이전에 프로그램된 저장 요소들 상에서 뿐 아니라, 아직 프로그램되지 않은 소거된 저장 요소들 상에서도 일어날 수 있다. 다양한 프로그램 디스터브 메커니즘(program disturb mechanism)들이 NAND 플래시 메모리와 같은 비휘발성 저장 디바이스들에 대해 이용가능한 동작 윈도우(available operating window)를 제한할 수 있다.

예를 들어, 만일 NAND 스트링(320)이 금지되고(예를 들어, 이것이 현재 프로그램되고 있는 저장 요소를 포함하지 않는 비선택 NAND 스트링이고), NAND 스트링(340)이 프로그램되고 있다면(예를 들어, 이것이 현재 프로그램되고 있는 저장 요소를 포함하는 선택된 NAND 스트링이라면), NAND 스트링(320)에서 프로그램 디스터브가 일어날 수 있다. 예를 들어, 패스 전압(V_PASS)이 로우이면, 금지되는 NAND 스트링의 채널은 부스트되지 않으며, 비선택 NAND 스트링의 선택된 워드라인이 의도하지 않게(unintentionally) 프로그램될 수 있다. 다른 가능한 방식에서, 부스트된 전압은 게이트 유도 드레인 누설(Gate Induced Drain Leakage, GIDL) 또는 다른 누설 메커니즘들에 의해 낮아질 수 있으며, 이에 의해 동일한 문제를 야기하게 된다. 이후에 프로그램되는 이웃하는 다른 저장 요소들과의 용량성 결합(capacitive coupling)으로 인해 전하 저장 요소의 V_TH가 시프트되는 것과 같은 다른 효과들이 또한 프로그램 디스터브에 기여할 수 있다.

도 4는 프로그램 디스터브 메커니즘을 보여주는 NAND 스트링의 단면도를 도시한다. 여기에서는, 도 5c에 도시된 것과 같은 정정된 소거 영역 셀프-부스팅(revised erased area self-boosting, REASB) 모드가 이용된다. 이러한 단면도는 단순화된 것으로서, 실제 규모대로 도시된 것이 아니다. NAND 스트링(400)은 기판(490) 상에 형성되는, 소스측 선택 게이트(406), 드레인측 선택 게이트(424) 및 8개의 저장 요소들(408, 410, 412, 414, 416, 418, 420 및 422)을 포함한다. 이 러한 구성요소들은 p-웰 영역 위에 형성될 수 있으며, 이러한 p-웰 영역 자체는 기판의 n-웰 영역에 형성된다. n-웰은 또한 p-기판에 형성될 수 있다. V_BL의 전위를 갖는 비트라인(426)에 부가하여, V_SOURCE의 전위를 갖는 소스 공급 라인(404)이 제공된다. 프로그램하는 동안, V_PGM이 선택된 워드라인, 이 경우 선택된 저장 요소(418)와 관련된 WL5 상에 공급된다. 또한, 저장 요소의 제어 게이트는 워드라인의 일부로서 제공될 수 있다는 것을 유념해야 한다. 예를 들어, WL0, WL1, WL2, WL3, WL4, WL5, WL6 및 WL7은 각각 저장 요소들(408, 410, 412, 414, 416, 418, 420 및 422)의 제어 게이트들을 통해 연장될 수 있다.

하나의 예시적인 부스팅 방식에서, 저장 요소(418)가 선택된 저장 요소이면, 비교적 낮은 전압(V_LOW)(예를 들어, 2-6V)이 이웃하는 소스측 워드라인(WL3)에 인가되고, 절연 전압(V_ISO)(예를 들어, 0-4V)이 다른 소스측 워드라인(절연 워드라인으로서 지칭되는 WL2)에 인가되며, 그리고 V_PASS가 NAND 스트링(400)과 관련된 나머지 워드라인들(즉, WL0, WL1, WL4, WL6 및 WL7)에 인가된다. 하나의 가능한 구현에 있어서, V_ISO및 V_LOW의 절대값들이 비교적 크고 부분적으로 겹치는 범위에 걸쳐서 달라질 수 있는 반면, V_ISO는 V_LOW 보다 항상 더 작은 값을 갖는다. V_SGS가 선택 게이트(406)에 인가되고, V_SGD가 선택 게이트(424)에 인가된다. 비휘발성 저장 요소 또는 워드라인의 소스측은 NAND 스트링의 소스 단부, 예를 들어 소스 공급 라인(404)을 향하고 있는 측(side)을 말하고, 비휘발성 저장 요소 또는 워드라인의 드레인측은 NAND 스트링의 드레인 단부, 예를 들어 비트라인(426)을 향하고 있는 측을 말한다.

도 5a-h는 셀프 부스팅 모드들의 서로 다른 예들을 도시한다. 주목할 사항으로서, 도시된 전압들은 소스측 부스팅 이후에 일어나는 드레인측 부스팅 동안 이용되는 전압들을 나타낸다. 도 6 내지 9를 또한 참조한다. 다양한 다른 시도들이 이용될 수 있다. 일반적으로, 프로그램 디스터브를 극복하기 위해 다양한 타입의 부스팅 모드들이 개발되었다. 선택된 워드라인 상의 저장 요소들을 프로그램하는 동안, 현재 프로그램되지 않는 저장 요소들과 통신하는 비선택 워드라인들에 전압들의 세트를 인가함으로써, 부스팅 모드들이 구현될 수 있다. 프로그램되고 있는 저장 요소들은 선택된 NAND 스트링들과 관련되며, 다른 저장 요소들은 비선택 NAND 스트링들과 관련된다.

제공되는 예에서, 워드라인들은 WL0 내지 WLi이고, 선택된 워드라인은 WLn이고, 소스측 선택 게이트 제어 라인은 SGS이며, 그리고 드레인측 선택 게이트 제어 라인은 SGD이다. 제어 라인들에 인가되는 전압들의 세트가 또한 도시된다. 프로그래밍은, NAND 스트링의 소스측으로부터 드레인측으로, 한번에 하나의 워드라인씩 프로그래밍 시퀀스로 진행될 수 있다. 하지만, 다른 프로그래밍 시퀀스들도 이용될 수 있다. 예를 들어, 2-스텝 프로그래밍 기술에서, NAND 스트링의 저장 요소들은 제 1 패스에서 부분적으로 프로그램될 수 있는 바, 이러한 제 1 패스는 NAND 스트링의 소스측으로부터 드레인측으로 한번에 하나의 워드라인씩 진행한다. 그런 다음, 프로그래밍은 제 2 패스에서 완료되는 바, 제 2 패스 역시 NAND 스트링의 소스측으로부터 드레인측으로 한번에 하나의 워드라인씩 진행한다. 다른 선택에 있어서, 저장 요소들은, 예를 들어 WLO (부분 프로그래밍), WL1(부분 프로그래밍), WLO(프로그래밍 완료), WL2(부분 프로그래밍), WL1(프로그래밍 완료), WL3(부분 프로그래밍) 등의 시퀀스로, 2 업 1 다운 프로세스(two up, one down process)로 프로그램될 수 있다.

도 5a에 나타낸 예에서, 인가되는 전압들은 소스측 선택 게이트 제어 라인(SGS)에 인가되는 V_SGS, 비선택 워드라인들(WL0 내지 WLn-2 및 WLn+1 내지 WLi) 각각에 인가되는 패스 전압(V_PASS), 선택된 워드라인(WLn)에 인가되는 프로그램 전압(V_PGM), 소스측 상의 선택된 워드라인에 인접하는 워드라인(WLn-1)에 인가되는 절연 전압(V_ISO), 및 드레인측 선택 게이트 제어 라인(SGD)을 통해 인가되는 V_SGD를 포함한다. 전형적으로, 소스측 선택 게이트가 오프(off)가 되도록 V_SGS는 0V이며, 0.5-1.5V 범위의 부가적인 소스 바이어스 전압 V_SOURCE이 인가되어, 소스측 선택 게이트의 컷오프 동작을 더욱 개선시킬 수 있다. V_SGD는 약 1.5-3V이며, 이에 따라 대응하는 낮은 비트 라인 전압(V_BL)(예를 들어, 0-1V)의 인가로 인해, 선택된 NAND 스트링들에 대해 드레인측 선택 게이트는 온(on)이 된다. 대응하는 보다 높은 V_BL(예를 들어, 1.5-3V)의 인가로 인해, 비선택/금지된 NAND 스트링들에 대해 드레인측 선택 게이트는 오프가 된다. 도 5a의 예에서, 전형적으로 0-4V의 범위를 갖는 낮은 절연 전압(V_ISO)이, 소스측 상의 선택된 워드라인에 인접하는 워드라인에 인가된다.

부가적으로, V_PASS는 약 7-10V가 될 수 있고, V_PGM은 약 12-25V에서 달라질 수 있다. 하나의 프로그래밍 방식에서는, 선택된 워드라인에 프로그램 전압들의 펄스 트레인이 인가된다. 도 20을 참조한다. 펄스 트레인 내의 각각의 연속적인 프로그램 펄스의 진폭은 전형적으로 펄스당 약 0.3-0.5V씩 계단형(staircase manner)으로 증가한다. 또한, 검증 펄스들이 프로그램 펄스들 사이에 인가되어, 선택된 저장 요소들이 목표 프로그래밍 상태에 도달했는 지를 검증할 수 있다. 또한, 주목할 사항으로서, 각각의 개별적인 프로그램 펄스는 고정된 진폭 또는 가변 진폭을 가질 수 있다. 예를 들어, 어떠한 프로그래밍 방식들은 램프(ramp) 또는 계단형으로 달라지는 진폭을 갖는 펄스를 인가한다. 어떠한 타입의 프로그램 펄스라도 이용될 수 있다.

프로그램되고 있는 워드라인으로서의 WL5에 대해, 그리고 각 NAND 스트링의 소스측으로부터 드레인측으로의 프로그래밍 진행에 의해, WLn 상의 저장 요소들이 프로그램되고 있을 때, WL0 내지 WLn-1과 관련된 저장 요소들은, 마지막(last) 소거 동작 이후, 이미 적어도 부분적으로 프로그램되었을 것이며, 그리고 WLn+1 내지 WLi와 관련된 저장 요소들은 소거되거나 또는 적어도 아직 완전하게 프로그램되지 않을 것이다. 비선택 워드라인들 상의 패스 전압들이 비선택 NAND 스트링들과 관련된 채널들에 결합됨으로써, 이러한 비선택 NAND 스트링들의 채널에 전압이 존재하 게 하는데, 이러한 전압은 저장 요소들의 터널 산화물 양단의 전압을 낮춤으로써 프로그램 디스터브를 줄이는 경향이 있다.

도 5b는 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우, 절연 전압(V_ISO)이 WLn-2에 인가되고, V_ISO와 V_PASS 사이의 낮은 전압(V_LOW)이 WLn-1에 인가된다. V_LOW는 또한 절연 전압으로 고려될 수 있지만, 하나의 가능한 시도에서, V_LOW는 항상 V_ISO 보다는 높고, V_PASS 보다는 낮다. 이러한 시도에서, V_LOW는 중간 전압(intermediate voltage)의 역할을 하며, 이에 따라 선택된 워드라인(WLn)과 인접하는 소스측 워드라인들(WLn-1 및 WLn-2) 사이의 채널에 보다 덜 급격한 전압 변화가 있게 된다. 예를 들어, V_LOW는 2-6V가 될 수 있고, V_ISO는 0-4V가 될 수 있다. 이와 같이 채널 전압이 보다 덜 급격하게 변하게 되면, 특히 V_ISO 워드라인과 관련된 저장 요소들에서, 채널 영역의 전계가 보다 낮아지게 되고, 채널 전위가 보다 낮아지게 된다. (도 5a에서와 같이) V_ISO 워드라인과 관련된 저장 요소들의 드레인 또는 소스측에서의 높은 채널 전압은, 게이트 유도 드레인 누설(GIDL)에 의해 전하 캐리어들(전자들 및 정공들)이 발생되게 한다. 이후, GIDL에 의해 발생되는 전자들은 선택된 워드라인과 V_ISO 워드라인 사이의 영역 내의 강한 전계에 의해 가속된 다음, 선택된 워드라인과 관련된 저장 요소들중 일부 내에 (열 전자 주입에 의해) 주입될 수 있으며, 이에 따라 프로그램 디스터브를 야기한다. 이러한 프로그램 디스터브 메커니즘은 전계를 낮춤으로써 회피되거나 또는 감소될 수 있는데, 가령 선택된 워 드라인의 전압과 V_ISO 간의 중간 전압으로 바이어스되는 하나 (또는 그 이상의) 워드라인들을 부가함으로써 이루어질 수 있다.

나머지 비선택 워드라인들은 V_PASS를 받는다. 구체적으로, V_PASS는 WL0 내지 WLn-3과 관련된 저장 요소들의 제 1 그룹에 인가되는데, 여기서 제 1 그룹은 소스측 선택 게이트에 인접하며, 절연 워드라인(WLn-2)의 소스측 상에 있다. 또한, V_PASS는 WLn+1 내지 WLi와 관련된 저장 요소들의 제 2 그룹에 인가되는데, 여기서 제 2 그룹은 드레인측 선택 게이트에 인접하며, 선택된 워드라인(WLn)의 드레인측 상에 있다.

도 5c는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우, 선택된 워드라인(WLn)에 인접하는 소스측 워드라인(WLn-1)은 V_PASS를 받고, 다음 워드라인(WLn-2)은 V_LOW를 받으며, 그리고 그 다음 워드라인(WLn-3)은 V_ISO를 받는다. 나머지 비선택 워드라인들은 V_PASS를 받는다. 이러한 부스팅 모드는 또한 도 4와 관련하여 논의된다. 구체적으로, V_PASS는 WL0 내지 WLn-4과 관련된 저장 요소들의 제 1 그룹에 인가되는데, 여기서 제 1 그룹은 소스측 선택 게이트에 인접하며, 절연 워드라인(WLn-3)의 소스측 상에 있다. 또한, V_PASS는 WLn+1 내지 WLi와 관련된 저장 요소들의 제 2 그룹에 인가되는데, 여기서 제 2 그룹은 드레인측 선택 게이트에 인접하며, 선택된 워드라인(WLn)의 드레인측 상에 있다. 이러한 시도의 장점은, 프로그램 디스터브에 가장 민감한 선택된 워드라인(이는 그 워드라인에 인가되는 높은 프 로그램 전압(V_PGM) 때문임)이 V_ISO 및 V_LOW 워드라인들로부터 훨씬 더 멀어진다는 것이다. 선택된 워드라인과 관련된 저장 요소들이 열 전자 주입에 의해 디스터브되는 가능성이 적어지게 되는데, 이는 열 캐리어들의 생성의 원인이 되는 전계가 상기 선택된 워드라인으로부터 훨씬 더 멀어지기 때문이다.

도 5d는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우, 선택된 워드라인(WLn)에 인접하는 소스측 워드라인(WLn-1)은 V_PASS를 받고, 다음 워드라인(WLn-2)은 V_LOW를 받고, 그 다음 워드라인(WLn-3)은 V_ISO를 받으며, 그리고 그 다음 워드라인은 V_LOW를 받는다. 나머지 비선택 워드라인들은 V_PASS를 받는다. 구체적으로, V_PASS는 WL0 내지 WLn-5과 관련된 저장 요소들의 제 1 그룹에 인가되는데, 여기서 제 1 그룹은 소스측 선택 게이트에 인접하며, 절연 워드라인(WLn-3)의 소스측 상에 있다. 또한, V_PASS는 WLn+1 내지 WLi와 관련된 저장 요소들의 제 2 그룹에 인가되는데, 여기서 제 2 그룹은 드레인측 선택 게이트에 인접하며, 선택된 워드라인(WLn)의 드레인측 상에 있다. 절연 워드라인의 양측에 V_LOW를 제공하게 되면, 예를 들어 WL0 내지 WL5와 관련된 채널의 일부에서, 높게 부스트된 소스측으로 인해 절연 워드라인에서 GIDL이 발생하게 되는 가능성을 줄일 수 있게 된다.

도 5e는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우, 선택된 워드라인(WLn)에 인접하는 소스측 워드라인(WLn-1)은 V_{PASS - HIGH}를 받고, 다음 워 드라인(WLn-2)은 V_{PASS - MEDIUM}을 받고, 그 다음 워드라인(WLn-3)은 V_{PASS - LOW}를 받고, 그 다음 워드라인(WLn-4)은 V_LOW를 받고, 그 다음 워드라인(WLn-5)는 V_ISO를 받으며, 그리고 그 다음 워드라인(WLn-6)은 V_LOW를 받는다. 나머지 비선택 워드라인들은 V_PASS를 받는다. 구체적으로, V_PASS는 WL0 내지 WLn-7과 관련된 저장 요소들의 제 1 그룹에 인가되는데, 여기서 제 1 그룹은 소스측 선택 게이트에 인접하며, 절연 워드라인(WLn-5)의 소스측 상에 있다. 또한, V_PASS는 WLn+1 내지 WLi와 관련된 저장 요소들의 제 2 그룹에 인가되는데, 여기서 제 2 그룹은 드레인측 선택 게이트에 인접하며, 선택된 워드라인(WLn)의 드레인측 상에 있다.

따라서, 다중의 V_PASS 전압들이 동시에 이용될 수 있다. 예를 들어, 서로 다른 V_PASS 값들이 NAND 스트링의 드레인측 및 소스측에 대해 이용될 수 있다. 또한, 다중의 V_PASS 전압들이 드레인측과 소스측 모두에서 이용될 수 있다. 이를 테면, 도시된 바와 같이, 보다 높은 V_PASS 인 V_{PASS - HIGH} 가 프로그래밍을 위한 선택된 워드라인 다음에 이용될 수 있다. 선택된 워드라인과 절연 워드라인의 사이에 있는 워드라이들에 대해, 서로 다른 V_PASS 값들, 예를 들어 V_{PASS - LOW}, V_{PASS - MEDIUM} 및 V_{PASS - HIGH} 로 바이어스되는 다수의 워드라인들을 구비할 수 있다. 하나의 구현에서는, V_PGM > V_{PASS - HIGH} > V_{PASS - MEDIUM} > V_{PASS - LOW} > V_LOW > V_ISO 이다. 주목할 사항으로서, V_LOW 및 V_ISO의 다중의 값 들도 가능하다. 일반적으로, 모든 V_ISO 전압들은 모든 V_LOW 전압들 보다 작으며, 이러한 모든 V_LOW 전압들은 모든 V_PASS 전압들 보다 작다. 선택된 워드라인과 V_ISO 워드라인 사이에 있는 워드라인들의 수를 증가시킴으로써, 그리고 이러한 워드라인들 상의 바이어스 전압을 점차적으로 감소시킴으로써, 선택된 워드라인과 V_ISO 워드라인 사이의 전계가 감소될 수 있으며, 이에 따라 프로그램 디스터브가 감소될 수 있게 된다.

도 5f는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우, 선택된 워드라인(WLn)에 인접하는 소스측 워드라인(WLn-1)은 V_{PASS - HIGH}를 받고, 다음 워드라인(WLn-2)은 V_{PASS - MEDIUM}을 받고, 그 다음 워드라인(WLn-3)은 V_{PASS - LOW}를 받고, 그 다음 워드라인(WLn-4)은 V_LOW를 받고, 그 다음 워드라인(WLn-5)은 V_ISO를 받고, 그 다음 워드라인(WLn-6)은 V_LOW를 받으며, 그리고 그 다음 워드라인(WLn-7)은 V_{PASS - LOW}를 받는다. 나머지 비선택 워드라인들은 V_PASS를 받는다. 구체적으로, V_PASS는 WL0 내지 WLn-8과 관련된 저장 요소들의 제 1 그룹에 인가되는데, 여기서 제 1 그룹은 소스측 선택 게이트에 인접하며, 절연 워드라인(WLn-5)의 소스측 상에 있다. 또한, V_PASS는 WLn+1 내지 WLi와 관련된 저장 요소들의 제 2 그룹에 인가되는데, 여기서 제 2 그룹은 드레인측 선택 게이트에 인접하며, 선택된 워드라인(WLn)의 드레인측 상에 있다.

도 5g는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우는, 선택된 워드라인(WLn)에 인접하는 드레인측 워드라인(WLn+1)이 V_PASS 대신 V_{PASS - HIGH}를 받는 다는 점에서, 도 5f의 경우와 다르다.

도 5h는 다른 정정된 소거 영역 셀프-부스팅 모드를 도시한다. 이 경우에는, 프로그램되는 워드라인의 드레인측 상에 부가적인 절연 워드라인이 제공된다. 예를 들어, 하나의 가능한 구현에 있어서, 도 5c의 부스팅 모드와 비교하여, WLn+1은 V_PASS-HIGH를 받고, WLn+3은 V_ISO를 받는다. WLn+2는 V_PASS를 받는데, 여기서 V_{PASS - HIGH} > V_PASS 이다. 부스팅 전압들 및 2개의 절연 전압들을 인가한 결과, NAND 스트링 내에 3개의 부스트된 채널 영역들이 제공된다. 예를 들어, 제 1 부스트된 채널 영역은 WL0 내지 WLn-4의 영역 내에 있고, 제 2 부스트된 채널 영역은 WLn-1 내지 WLn+2의 영역 내에 있으며, 그리고 제 3 부스트된 채널 영역은 WLn+4 내지 WLi의 영역 내에 있다. V_{PASS - HIGH}를 이용하게 되면, 가령 WLn+1이 하위 페이지 데이터에 의해 부분적으로 프로그램될 때(예를 들어, 도 18b의 B' 상태 참조), WLn+1 상에서의 데이터 의존성(data dependency)을 없앤다. 도 5d-g의 부스팅 모드들은 유사하게 변형될 수 있다.

다양한 다른 구현들이 가능하다. 예를 들어, 서로 다른 부스트된 채널 영역들은 서로 다른 레벨들로 부스트될 수 있다. 또한, 선택된 워드라인과 부가적인 드레인측 절연 워드라인 간의 워드라인들의 수는 달라질 수 있으며, 서로 다른 부스트된 채널 영역들 내의 비선택 워드라인들에 인가되는 전압들도 달라질 수 있다. 또한, 2개의 절연 전압들 및 3개의 부스트된 채널 영역들 그 이상을 갖는 구현들이 제공될 수 있다. 그 이상의 상세 사항들에 대해서는, 2006년 9월 27일 출원되었으며 그 명칭이 "Reducing Program Disturb In Non-Volatile Storage"인 미국 특허 출원 11/535,628호(문서 번호: SAND-1120/SDK-0868)를 참조하는 바, 이는 본원의 참조로서 통합된다.

서로 다른 채널 영역들의 부스팅의 타이밍과 관련하여, 다양한 구현들이 가능하다. WL0과 WLn-4 사이의 제 1 채널 영역, WLn-1과 WLn+2 사이의 제 2 채널 영역 및 WLn+4와 WLi 사이의 제 3 채널 영역을 고려한다. 하나의 시도에서, 제 1 및 3 채널 영역들이 함께 부스트된 이후, 제 2 채널 영역이 부스트된다. 하나의 시도에서, 제 1 채널 영역이 부스트된 이후, 제 2 및 3 채널 영역들이 함께 부스트된다. 하나의 시도에서, 제 1 채널 영역이 부스트된 이후, 제 3 채널 영역이 부스트되고, 이후 제 2 채널 영역이 부스트된다. 일반적으로, 제 2 채널 영역은 제 3 채널 영역 이전에 부스트되지 않는 것이 바람직한데, 그 이유는 제 3 채널 영역으로부터의 전자들이 부스트된 제 2 채널 영역으로 끌어당겨지게 되며, 이에 의해 제 3 채널 영역을 약간 부스트시키면서, 제 2 채널 영역 내의 부스트된 채널 전위를 낮추기 때문이다. 이것은 바람직하지 않는 결과인데, 그 이유는 감소된 부스팅은 프로그램 디스터브를 야기할 수 있기 때문이다.

주목할 사항으로서, 상기 모든 예들은 단지 예시로서 제시된 것들인데, 왜냐하면 다른 바이어스 조건들 및 바이어스 조건들의 다른 결합들이 가능하기 때문이다.

도 4를 다시 참조하여, NAND 스트링(400)을 따라 있는 저장 요소들의 프로그래밍이 저장 요소(408)로부터 저장 요소(422)로 프로그램 시퀀스로 진행된다고 가정하면, 저장 요소들(408-416)은 이미 적어도 부분적으로 프로그램되었을 것이며, 저장 요소들(420 및 422)은 아직 완전히 프로그램되지 않았을 것이다. 따라서, 저장 요소들(408-416)중 전부 또는 일부는 자신들의 각각의 플로팅 게이트들 내에 프로그램되어 저장되는 전자들을 가질 것이며, 저장 요소들(420 및 422)은, 프로그래밍 모드에 따라, 소거되거나 또는 부분적으로 프로그램될 수 있다. 예를 들어, 저장 요소들(420 및 422)이 2-스텝 프로그래밍 기술의 제 1 스텝에서 이전에 프로그램되었을 때, 이들은 부분적으로 프로그램될 수 있다.

EASB 또는 REASB 부스팅 모드들에 대해, V_ISO는 부스팅이 개시된 이후의 어떠한 시점(point)에서 선택된 워드라인의 하나 이상의 소스측 이웃들에 인가되며, 기판 내에서 프로그램된 채널 영역과 소거된 채널 영역을 절연(분리)시킬 정도로 충분히 낮다. 즉, 절연 워드라인(412)의 소스측 상의 기판(490)의 채널 영역은 절연 워드라인(412)의 드레인측 상의 기판의 채널 영역으로부터 분리된다. 소스측은 또한 관련된 저장 요소들의 대부분 또는 전부가 프로그램된 이후로 프로그램된 측(programmed side)이 되는 것으로 고려될 수 있으며, 드레인측은 또한 관련된 저장 요소들이 아직 프로그램되지 않은 이후로 비프로그램된 측(unprogrammed side)이 되는 것으로 고려될 수 있다. 또한, 소스측 상의 채널 영역은 WL0 및 WL1 상에 V_PASS를 인가함으로써 부스트되는 기판(490)의 제 1 부스트된 영역이며, 드레인측 상 의 채널 영역은 주로 WL5 상에 V_PGM을 인가하고 WL4, WL6 및 WL7에 V_PASS를 인가함으로써 부스트되는 기판(490)의 제 2 부스트된 영역이다.

프로그램된 영역은 일반적으로 덜 부스트되는데, 이는 프로그램된 저장 요소 아래에서의 채널 전위는, V_PASS가 프로그램되는 저장 요소를 턴온시킬 정도로 충분히 높은 레벨에 도달한 이후에만, 증가하기(즉, 부스트되기) 시작하기 때문이다. 한편, 소거 상태에 있는 저장 요소들의 채널 전위는 V_PASS가 인가된 (거의) 직후 증가하기 시작할 것인데, 왜냐하면 소거되는 저장 요소들의 대부분(전부가 아닐지라도)은, 이들의 해당하는 워드라인들에 인가되는 V_PASS 전압이 (V_PASS 전압의 램핑업(ramping up) 동안) 여전히 매우 작을 때 조차도, 온(on) 상태로 턴온될 것이기 때문이다. 따라서, 절연 워드라인의 드레인측 상의 채널 영역은 그 절연 워드라인의 소스측에 있는 채널 영역 보다 더 높은 전위로 부스트되는데, 이는 이러한 양 채널 영역들이 서로 절연되기 때문이다. 일부 실시예들에서, 선택된 워드라인에 인가되는 프로그래밍 전압(V_PGM)은, 양 채널 영역들이 충분히 부스트된 이후에 인가될 것이다.

상기 실시예들이 특정의 프로그램 디스터브 메커니즘들을 줄일 수 있기는 하지만, 다른 프로그램 디스터브 메커니즘도 존재한다. 하나의 다른 프로그램 디스터브 실패 모드(program disturb fail mode)는, V_PASS가 비교적 높을 때, 보다 높은 워드라인들 상에서 일어나는 경향이 있다. 이러한 실패 모드는 프로그램되고 있는 NAND 스트링들(예를 들어, 선택된 NAND 스트링들) 상에서 일어나며, 선택된 NAND 스트링 채널들 내의 드레인측으로부터의 열 캐리어 주입(hot carrier injection)에 의해 야기된다. 이러한 열 캐리어 주입은, V_PASS가 어떠한 레벨에 도달할 때 소스측 채널 내에서의 높은 부스팅 전위에 의해 야기된다. 특히, 상기 설명한 EASB 및 REASB에 있어서, NAND 스트링은 선택된 워드라인 아래의 워드라인 상에 절연 전압(V_ISO)을 인가함으로써 소스측 및 드레인측으로 분리될 수 있다. 선택된 NAND 스트링에 있어서, 드레인측 채널 전위는 부스팅 동안, 이를 테면 0-1V에 머무를 것이다. 하지만, 소스측 상에서는, V_ISO < V_TH (여기서, V_TH는 저장 요소의 임계 전압이다)를 가정하여, V_ISO를 수신하는 저장 요소가 컷오프되기(예를 들어, 비도통 상태로 제공되기) 때문에, 채널은 여전히 부스트업될 것이다. 소스측 부스팅 전위가 높아지고(high), 드레인측 채널 전위가 0-1V로 유지되면, 큰 측면 전계가 생성되는데, 이는 소스측 상의 저장 요소들에 열 캐리어 주입을 야기하여, 프로그램 디스터브 실패를 야기한다. 이것은 도 4에 도시되어 있는데, 여기에서 화살표들은 전자들이 절연 저장 요소(412) 아래의 채널을 가로질러, 저장 요소(410)의 플로팅 게이트 내로 이동하여, 그 저장 요소의 임계 전압을 높이는 것을 도시한다.

선택된 NAND 스트링에서의 이러한 종류의 프로그램 디스터브를 막기 위해서는, 부스팅 동안 드레인측 채널로부터 소스측 채널을 절연시키지 않는 것이 더 좋다. 하지만, 절연되지 않으면, 금지된 NAND 스트링 채널들에서, 드레인측 부스팅은 소스측의 프로그램된 저장 요소들에 의해 상당히 낮아질 것이다. 특히, 높은 워드 라인들이 프로그램되고 있고, 소스측 채널 캐패시턴스와 드레인측 채널 캐패시턴스의 비(ratio)가 커지면, 드레인측 부스팅 효율의 감소가 심해질 수 있다. 이러한 딜레마(dilemma)를 극복하기 위해, 소스측을 일찍 부스팅시키는 방식(source side early boosting scheme)에 기초하는 채널 절연 스위칭 방법이 제시된다. 이러한 시도에 의하면, 절연 워드라인은 비교적 높은 전압(V_COND)(예를 들어, 4V)에 머무르게 되는데, 이러한 전압은 절연 저장 요소가 가장 높은 프로그램 상태(highest programmed state)에 있을지라도 그 절연 저장 요소를 턴온시키기에 충분하며, 이에 의해 소스측 부스팅 동안 소스측 채널과 드레인측 채널을 연결시킨다. 선택된 NAND 스트링 내의 소스측 채널과 드레인측 채널의 연결을 더욱 확실히 하기 위해, V_COND는 또한, 관련된 저장 요소들을 개방(open)하여, 예를 들어 이들을 도통 상태가 되도록 하거나, 또는 턴온되도록하기 위해, 선택된 워드라인까지 절연 저장 요소의 드레인측 상의 워드라인들에도 인가될 수 있다. 또한, 만일 선택된 저장 요소의 드레인측 상의 저장 요소들이 적어도 부분적으로 프로그램될 수 있는 프로그래밍 기술이 이용되면, V_COND는 이러한 저장 요소들에도 인가되어, 소스측 부스팅 동안 이들을 턴온 상태로 유지시킬 수 있다.

선택된 NAND 스트링들 내에서, 소스측 채널과 드레인측 채널이 연결되기 때문에, 채널 전위는 0-1V에 머무를 것이며, 소스측은 부스트업되지 않을 것이다. 결과로서, 채널의 드레인측으로부터 소스측으로의 열 전자들의 이동 및 드레인측 주입 타입의 디스터브(drain side injection type of disturb)가 제거되거나 또는 감 소될 것이다. 소스측이 부스업될 때에 소스측 채널이 드레인측 채널과 확실히 연결되도록 하기 위해, V_COND는 V_PASS 이전에 인가되어야 한다. 안전한 마진(margin)을 제공하기 위해, V_COND는 V_PASS가 소스측 상에서 램프업을 시작하기 직전에 인가될 수 있다.

소스측 부스팅이 완료된 후, 절연 워드라인 전압은 드레인측 부스팅이 시작되기 전에 V_ISO로 낮춰져야 한다. 이러한 방식으로, (비선택 NAND 스트링들 내의) 금지된 채널의 드레인측 부스팅은 소스측으로부터 절연된 상태로 유지된다. 부가적으로, 금지된 채널의 부스팅 효율이 개선되는데, 이는 소스측 부스팅 동안, 드레인측 채널 내의 많은 전자들이 소스측으로 흐르게 됨으로써, V_PASS가 드레인측 워드라인들에 인가되기 전에 드레인측 채널의 어느 정도의 부스팅을 효과적(effective)으로 야기하기 때문이다. 한편, 선택된 NAND 스트링에서, 소스측 및 드레인측 상의 채널 전위는 0-1V로 유지될 것이며, 또한 드레인측 주입 타입의 디스터브가 방지되거나 감소된다.

도 6은 도 5a의 셀프-부스팅 모드에 기초하는, 워드라인 및 다른 전압들의 시간 라인을 도시한다. 나타낸 시간 기간은 단일 프로그래밍 펄스를 이용한 단일 주기의 부스팅 및 프로그래밍을 도시한다. 전형적으로, 이러한 주기 다음에는, 저장 요소들이 요구되는 프로그래밍 상태에 도달했는 지를 결정하기 위해, 검증 펄스들의 시퀀스가 뒤따른다. 그런 다음, 전형적으로 스텝업(stepped-up)된 진폭에서, 다른 프로그래밍 펄스를 이용하여 부스팅 및 프로그래밍의 주기가 반복된다. 도 20 을 참조하라. 또한, 주목할 사항으로서, 나타낸 시간 기간 앞에는, 선택적인 프리챠지 기간(pre-charge period)이 올 수 있는데, 이 기간 동안에는 드레인측 채널이 비트라인 전압(예를 들어, 1.5-3V)에 의해 부분적으로 챠지업(프리챠지)되는 바, 이는 드레인 선택 게이트를 개방(도통 상태를 제공)시킴으로써 채널로 전달된다. 전형적으로, 프리챠징 동안, 워드라인들에는 0V가 인가된다. 또한, 선택된 NAND 스트링의 비트라인 전압이 항상 0V가 되어야 하는 것은 아니다. 예를 들어, 선택된 NAND 스트링에 대한 V_BL은, 예를 들어 0-1V가 될 수 있다. 금지된 NAND 스트링에 있어서, 채널이 프리챠지되는 경우, V_{CH - DRAIN}은 심지어 부스팅이 시작되기 전에도 0V 보다 높을 수 있지만, 반드시 1.5-3V는 아닌데, 그 이유는 프리챠징의 양은 저장 요소들의 소거되는 V_TH에 달려있기 때문이다. 만일 저장 요소들이 매우 깊게 소거된다면, 프리챠징은 실제로 1.5-3V 레벨에 이를 수 있다. 전형적인 프리챠지 레벨은 1-2V 범위이다.

파형(800)은 금지된(비선택) NAND 스트링들에 대한 비트라인 전압(V_BL), NAND 스트링들의 세트에 공통인 드레인 선택 게이트 전압(V_SGD) 및 NAND 스트링들의 세트에 공통인 소스 전압(V_SOURCE)을 단순화된 형태로 도시한다. 실제로, V_SOURCE는 V_SGD 및 V_BL과 같을 필요는 없으며, 또한 이들 파형들 간에는 타이밍 차이가 있을 수 있다. 파형(805)은 선택된 NAND 스트링들에 대한 비트라인 전압(V_BL) 및 NAND 스트링 들에 대해 공통인 소스 선택 게이트 전압(V_SGS)을 도시한다. 하나의 대안에서, 선택된 비트라인의 V_BL은 1개 이상의 레벨을 가질 수 있다. 예를 들어, 퀵 패스 라이트(quick pass write) 실시예에서는, 전형적으로 2개의 레벨들, 즉 0V 및 보다 높은 레벨(전형적으로, 0.3-1V)이 이용된다. 보다 빠른 프로그래밍을 가능하게 하기 위해 0V가 먼저 이용되며, 보다 높은 레벨이 다음에 이용되어, 프로그램되고 있는 저장 요소들(이들은 자신들의 목표 임계 전압에 거의 도달함)의 임계 전압의 보다 정교한 제어를 제공한다.

파형(810)은 선택된 워드라인의 드레인측 상의 워드라인들에 인가되는 전압을 도시한다. WLi는 i번째 또는 가장 높은 워드라인을 나타내고, WLn+1은 드레인측 상의 선택된 워드라인(WLn)에 인접하는 워드라인을 나타낸다. 파형(815)은 선택된 워드라인(WLn)에 인가되는 전압들을 나타낸다. 파형(820)은 소스측 상의 선택된 워드라인에 인접하는 절연 워드라인(WLn-1)에 인가되는 전압을 도시한다. 파형(825)은 절연 워드라인(WLn-1)의 소스측 상에 있는 워드라인들(WL0 내지 WLn-2)에 인가되는 전압을 도시한다. 파형들(830 및 835)은, 금지된 NAND 스트링 및 선택된 NAND 스트링 각각에 대해, 절연 워드라인의 소스측 상의 기판의 채널 내에 존재하는 채널 전위(V_{CH - SOURCE})를 도시한다. 파형들(840 및 845)은, 금지된 NAND 스트링 및 선택된 NAND 스트링 각각에 대해, 절연 워드라인의 드레인측 상의 기판의 채널 내에 존재하는 채널 전위(V_{CH - DRAIN})를 도시한다. V_{CH - DRAIN}(파형 840)이 드레인측 부스팅 전압(파형 810) 및 프로그램 전압(파형 815)을 어떻게 추적(track)하는 지를 주목해야 한다. 프로그램 전압이 드레인측 부스팅에 기여하는 정도는 드레인측에 있는 저장 요소들의 수에 달려있다. 드레인측 상에 보다 적은 저장 요소들이 있기 때문에, 드레인측 부스팅에 대한 프로그램 전압의 영향이 더 커지게 된다.

또한, 주목할 사항으로서, V_{CH - DRAIN}(파형 840)은 소스측 부스팅 동안 t1에서 약간 증가하는데, 이는 이전에 설명한 바와 같이, 드레인측 채널 내의 전자들이 소스측으로 흐르게 됨으로써, V_PASS가 드레인측 워드라인들에 인가되기 전에 드레인측 채널의 어느 정도의 부스팅을 효과적으로 야기하기 때문이다.

시간 라인의 바닥을 따라 시점들(t0-t9)이 있다. 특히, 파형(800)에 의해 나타낸 바와 같이, 시간(t0)에서, 금지된(비선택) NAND 스트링들에 대한 V_BL 및 V_SGD가 0V로부터, 예를 들어 1.5-3V로 증가된다. 또한, V_SOURCE가, 예를 들어 0.5-1.5V로 증가한다. V_SGS가 0V에 있기 때문에(파형 805), 모든 NAND 스트링들에 대한 소스 선택 게이트는 확실히 닫히게 된다. 선택된 NAND 스트링들에 있어서, V_BL=0 (또는 퀵 패스 라이트 실시예들에 대해서는 약간 더 높다)이며, 이에 따라 V_SGD=1.5-3V가 되기 때문에, 드레인 선택 게이트가 개방되어 프로그래밍이 일어날 수 있게 한다. 제공되는 예가 도 5a의 부스팅 모드에 해당하기는 하지만, 본질적으로는, 선택된 워드라인의 소스측 상의 하나 이상의 절연 워드라인들을 이용하는 어떠한 타입의 부스팅 방식이라도 이용될 수 있다. 예를 들어, 상기의 예는 로컬 셀프-부스팅(local self-boosting, LSB) 그리고/또는 정정된(revised) LSB (RLSB) 부스팅 모드들과 함 께 이용될 수 있다. LSB 같은 모드들에서는, 드레인측 상에 하나 이상의 절연 워드라인들이 또한 있을 수 있으며, 이에 따라 선택된 워드라인에 이웃하는 워드라인들은 0V 또는 다른 절연 전압이 되고, 나머지 비선택 워드라인들에는 V_PASS 또는 여기에서 설명되는 다른 전압들이 공급된다. RLSB는 REASB와 유사하다. 절연 워드라인에 바로 인접하는 드레인측 워드라인 및 소스측 워드라인에는 중간 전압(V_LOW)이 공급되고, 나머지 비선택 워드라인들에는 V_PASS 또는 여기에서 설명되는 다른 전압들이 공급된다.

t1에서, V_COND가 WLn 및 WLn-1에 인가되어, 관련된 저장 요소들이 턴온된다(예를 들어, 도통 상태로 제공된다). 이는 절연 워드라인(WLn-1)의 소스측과 선택된 워드라인(WLn)의 드레인측 간의 NAND 스트링 내에서의 전하 이동을 가능하게 한다.

t2에서, WL0 내지 WLn-2에 V_PASS를 인가함으로써(파형 825), 소스측 채널의 부스팅이 개시된다. 소스측이 부스트업될 때에 소스측 채널이 드레인측 채널과 연결될 수 있도록 보장하기 위해, 도시된 바와 같이, V_PASS는 V_COND에 비해 지연될 수 있다. 패스 전압은 절연 워드라인의 소스측 상의 NAND 스트링의 채널을 부스트시킨다. V_{CH - SOURCE}도 대응하여 증가한다는 것을 주목해야 한다(파형 830). 프로그래밍 시퀀스에서 선택된 워드라인 이후에 있는, 선택된 워드라인의 드레인측 상의 WLn+1 내지 WLi와 관련된 채널 영역에서는, 인가되는 전압(예를 들어, 0V)으로 인해 부스팅이 회피된다. 그렇기는 하지만, 드레인측으로부터 부스트되는 소스측으로 흐르는 전자들로 인해 어느 정도의 부스팅이 이미 일어났을 수도 있다. t2와 t3 사이에서, 소스측 채널의 부스팅이 일어난다. t3 이후, V_ISO가 인가되어, 절연 워드라인(WLn-1)의 관련된 저장 요소를 폐쇄시킴으로써, 절연 워드라인(WLn-1)의 소스측과 선택된 워드라인(WLn)의 드레인측 간의 NAND 스트링 내에서의 전하 이동을 막는다.

WLn-1이 V_ISO 레벨에 확실히 도달하도록 하는 데에 요구되며, t4에서 시작되는 지연 이후, V_PASS를 인가함으로써(파형 810) 드레인측 채널의 부스팅이 개시된다. V_CH-DRAIN도 대응하여 증가한다는 것을 주목해야 한다(파형 840). 소스측 채널과 드레인측 채널의 부스팅은 t8까지 계속된다. 또한, t5에서, V_PGM1이 WLn에 인가되고, t6에서, V_PGM2가 WLn에 인가된다. 따라서, 프로그램 전압은 처음에는 제 1 레벨로 인가된 다음, 이후에 보다 높은 제 2 레벨로 인가될 수 있다. 이러한 시도는 V_PGM의 급격한 변화에 의해 야기될 수 있는 V_{CH - DRAIN}의 급격한 변화를 피한다. 하지만, 대안적으로는, 단일의 스텝형(stepped) V_PGM 펄스가 이용될 수 있다. 또한, 일부 실시예들에서, V_PGM1은 V_PASS와 같을 수 있으며, 그리고 어떠한 경우, t4와 t5 간의 시간은 0이 되어, V_PGM1 및 V_PASS가 본질적으로 동시에 램프업된다는 것을 주목해야 한다. t7에서, 프로그램 전압이 제거되고, t8에서, 부스팅 전압들이 제거되며, 그리고 t9에서, 부스팅 및 프로그래밍 주기가 끝난다. 따라서, 소스측 부스팅은 t1과 t8 사이 에서 일어나고, 드레인측 부스팅은 t4와 t8 사이에서 일어난다.

t1과 t3 사이에서 WLn과 WLn-1과 관련된 저장 요소들을 개방시키기 위한 전압들의 인가 및 소스측 부스팅으로 인해, 이러한 시간 기간 동안 소스측 채널과 드레인측 채널 사이에서 전하 이동이 일어날 수 있다. 예를 들어, 드레인측 채널 내의 많은 전자들이 소스측으로 흐르게 됨으로써, V_PASS가 드레인측 워드라인들에 인가되기 전에, 드레인측 채널의 어느 정도의 부스팅을 효과적으로 야기하게 된다. 또한, 드레인측 부스팅이 시작되기 전에, t3에서 V_COND를 제거하게 되면, 금지되는 채널의 이후의 드레인측 부스팅을 소스측으로부터 절연시킨다.

도 7은 도 5b의 셀프-부스팅 모드에 기초하는, 워드라인 및 다른 전압들의 시간 라인을 도시한다. 도 7의 시간 라인들은, t1과 t3 사이에서, 선택된 워드라인(WLn)의 드레인측 상의 워드라인으로서 그 선택된 워드라인에 인접하는 WLn+1이 0V 대신에 V_COND를 받는다는 점에서(파형 812), 도 6과 다르다. 이러한 시도는, 예를 들어 WLn+1과 관련된 비휘발성 저장 요소들이 부분적으로 프로그램될 때에 이용될 수 있다. 또한, 선택된 워드라인(WLn)과 절연 워드라인(WLn-2) 사이에 있는 워드라인(WLn-1)은 t4와 t8 사이에서 V_LOW를 받으며, 여기서 V_LOW > V_ISO 이다(파형 817). 이는 하나 이상의 중간 워드라인들을 통하여 V_PGM2로부터 V_ISO로의 점차적인 변화를 제공한다. 그런 다음, 파형(810)이 WLn+2 내지 WLi에 인가되고, 파형(820)이 WLn-2에 인가되며, 그리고 파형(825)이 WL0 내지 WLn-3에 인가된다.

또한, V_COND의 레벨은 이 전압이 인가되는 서로 다른 워드라인들에 대해 달라질 수 있다. 예를 들어, V_COND는 해당하는 비휘발성 저장 요소들의 프로그래밍 상태에 기초하여 설정될 수 있다. V_COND는, 관련된 비휘발성 저장 요소가 더 높은 프로그램 상태를 가질 때에는 더 높아질 수 있고, 관련된 비휘발성 저장 요소가 더 낮은 프로그램 상태를 가질 때에는 더 낮아질 수 있다. V_COND는 소스측 채널 영역과 드레인측 채널 영역 간에 전도성 경로를 생성하기에 충분한 정도로 높기만 하면 된다. V_COND의 서로 다른 레벨들을 제공하게 되면, 데이터 패턴 의존성을 처리(address)할 수 있는 유연성(flexibility)을 가능하게 한다. 백 패턴(back pattern), 예를 들어 데이터 패턴에 따라, 예로서, WLn+1은 하위의 중간 상태(B')(도 18a)가 될 수 있고, WLn 및 이 WLn 아래의 워드라인들은 가장 높은 프로그램 상태인 상태(C)(도 18c)가 될 수 있다. 이 경우, V_{COND - LOW}는 WLn+1에 인가될 수 있고, V_{COND - HIGH}는 WLn-2 내지 WLn에 인가될 수 있으며, 여기서 V_{COND - HIGH} > V_{COND - LOW} 이다.

도 8은 도 5c의 셀프-부스팅 모드에 기초하는, 워드라인 및 다른 전압들의 시간 라인을 도시한다. 도 8의 시간 라인들은, t4과 t8 사이에서, 선택된 워드라인(WLn)의 소스측 상의 워드라인으로서 그 선택된 워드라인에 인접하는 WLn-1이 V_LOW 대신에 V_PASS를 받는다는 점에서(파형 816), 도 7과 다르다. 그런 다음, 파형(817)이 WLn-2에 인가되고, 파형(820)이 WLn-3에 인가되며, 그리고 파형(825) 이 WL0 내지 WLn-4에 인가된다. 이는 하나 이상의 중간 워드라인들을 통하여 V_PGM2로부터 V_ISO로의 훨씬 더 점차적인 변화를 제공한다.

이용될 수 있는 또 다른 대안으로서, 예를 들어 WLn+1과 관련된 비휘발성 저장 요소들이 프로그램되지 않을 때, t1과 t3 사이에서 WLn+1에 V_COND 대신 OV가 인가될 수 있다.

도 9는 도 8의 시간 라인에 대한 대안으로서의, 워드라인 및 다른 전압들의 시간 라인들을 도시한다. 도 9의 시간 라인들은, 예를 들어 WLn+1 (파형 912) 및 WLn-1 (파형 916) 상에서 V_COND로부터 V_PASS로, WLn 상에서 V_COND로부터 V_PGM1 (파형 915)으로, 그리고/또는 WLn 상에서의 V_COND로부터 V_LOW (파형 917)로와 같이, V_COND로부터 이후 전압으로의 전압의 점차적인 변화가 이루어진다는 점에서, 도 8과 다르다. 따라서, 이러한 전압들은, 시간 t3과 t4 사이D의 시간 기간에서, 소스측 부스팅 변화와 드레인측 부스팅 변화 사이에서 V_COND로부터 바로 V_PASS 또는 V_LOW로 램프 업 또는 다운될 수 있다.

이러한 시도의 장점은, V_ISO 그리고/또는 V_LOW 워드라인들에서의 GIDL이 방지 또는 감소될 수 있다는 것이다. 상기 도 7 및 8의 예에서, V_LOW 워드라인은, 전압(V_LOW)이 인가되기 전에, 0V로 풀다운(pull down)된다. 이것은, 특히 상기 부스팅 모드들중 일부와 함께, GIDL의 증가를 야기할 수 있다. V_LOW를 인가하는 목적은 부스팅 동안 전계를 감소시키기 위한 것이다. 하지만, V_LOW 워드라인 상의 전압이 V_COND 로부터 0V로 낮아지면, 부스트된 소스측으로 인해 그 워드라인의 이웃에서의 전계가 증가하게 되며, GIDL이 일어날 수 있다. 이와 같은 전계의 증가는 V_LOW 워드라인 상의 신호를 V_COND로부터 바로 V_LOW로 램핑시킴으로써 방지될 수 있다.

또한, V_LOW > V_COND 경우에는, 이를 테면 V_LOW가 WLn-4 및 WLn-2에 인가되고 V_ISO가 WLn-3에 인가되는 도 5d의 부스팅 방식을 이용하여, V_COND 대신에 V_LOW를 워드라인에 인가하는 것이 유익하다. 이 경우, (워드라인 전압이 V_COND로부터 V_ISO로 변화할 때) WLn-3 상에서 또는 (V_COND로 인해) WLn-4 상에서 일어나는 GIDL의 가능성을 줄이기 위해, WLn-4를 시작부터 V_LOW로 바이어스되는 상태로 유지하는 것이 바람직하다.

도 5a-5h의 나머지 부스팅 모드들 뿐 아니라 다른 부스팅 모드들은 여기에서 설명된 것과 유사한 시간 라인들을 이용하여 유사하게 구현될 수 있다. 예를 들어, 논의된 도 5h의 부스팅 모드를 이용하게 되면, 3개 또는 그 이상의 다른 채널 영역들이 부스트될 수 있다. 제 1 및 3 채널 영역들이 함께 부스트된 이후, 제 2 채널 영역이 부스트되는 경우, 제 1 및 3 채널 영역들은 도 6 내지 9에서 소스측 부스팅으로서 일컬어지는 것으로 부스트될 수 있고, 제 2 채널 영역은 드레인측 부스팅으로서 일컬어지는 것으로 부스트될 수 있다. 제 1 채널 영역이 부스트된 이후, 제 2 및 3 채널 영역들이 함께 부스트되는 경우, 제 1 채널 영역은 소스측 부스팅으로서 일컬어지는 것으로 부스트될 수 있고, 제 2 및 3 채널 영역들은 드레인측 부스팅으로서 일컬어지는 것으로 부스트될 수 있다. 제 1 채널 영역이 부스트된 이후, 제 3 채널 영역이 부스트되고, 그 이후 제 2 채널 영역이 부스트되는 경우, 제 1 채널 영역은 소스측 부스팅으로서 일컬어지는 것으로 부스트될 수 있고, 제 3 채널 영역은 소스측 부스팅으로서 일컬어지는 것 이후 그리고 드레인측 부스팅으로서 일컬어지는 것 이전의 시간 기간 동안 부스트될 수 있으며, 그리고 제 2 채널 영역은 드레인측 부스팅으로서 일컬어지는 것으로 부스트될 수 있다.

도 10은 NAND 스트링의 드레인측 이전에 NAND 스트링의 소스측이 부스트되는 프로그래밍 프로세스를 도시한다. 이러한 프로세스는 도 8의 부스팅 방식과 관련하여 도시되지만, 많은 변형들이 가능하다. 단계(1000)에서 프로그래밍이 시작되고, 단계(1005)에서 프로그램하기 위한 워드라인이 선택된다. 단계(1010)에서, 소스측 부스팅이 시작된다. 단계(1015)에서, V_COND가 WLn+1을 프로그램하는 데에 이용되는 절연 워드라인(WLn+3)부터 그 절연 워드라인의 드레인측 상의 가장 먼 워드라인까지 설정된다. 단계(1020)에서, V_PASS가 절연 워드라인의 소스측 상의 워드라인들 상에 설정된다. 단계(1025)에서, 0V가 나머지 드레인측 워드라인들, 예를 들어 WLn+2 내지 WLi 상에 설정되고, 단계(1030)에서, 소스측 부스팅이 끝난다. 즉, 일반적으로, 부스트된 소스측 레벨은 유지되지만, 더 부스트되지는 않는다. 단계(1035)에서, 드레인측 부스팅 및 프로그래밍이 시작된다. 이전에 설명한 바와 같이, 드레인측 부스팅은 프로그래밍 이전에 개시될 수 있다. 단계(1040)에서, 선택된 부스팅 모드에 따라 비선택 워드라인들에 전압들이 인가된다. 단계(1045)에서, 선택된 워드라인에 프로그래밍 펄스가 인가된다. 단계(1050)에서, 드레인측 부스팅 및 프로그래밍 펄스가 끝난다.

단계(1055)에서, 선택된 저장 요소가 원하는 목표 임계 전압 레벨, 예를 들어 Vva, Vvb 또는 Vvc (도 16)로 프로그램되었는 지를 결정하기 위해, 검증 동작이 수행된다. 결정 블록(1060)에서, 현재 워드라인에 대한 프로그래밍이 완료되지 않았으면, 단계(1010)에서 시작하여, 소스측 부스팅의 추가적인 주기(이 다음에는 드레인측 부스팅 및 프로그래밍이 뒤따른다)가 반복된다. 만일 현재 워드라인에 대한 프로그래밍은 완료되었지만, 결정 단계(1065)에서, 모든 워드라인들에 대한 프로그래밍이 완료되지 않았으면, 단계(1075)에서, 프로그램하기 위한 다음 워드라인이 선택된다. 만일 현재 워드라인 및 모든 워드라인들에 대한 프로그래밍이 완료되었으면, 단계(1070)에서, 프로그래밍이 끝난다.

주목할 사항으로서, 대안적인 구현에서는, 워드라인 의존성이 이용될 수 있는 바, 여기에서는 소스측 부스팅 다음에 드레인측 부스팅이 뒤따르는 것을 이용하지 않는 부스팅 방식이, 32 워드라인 NAND 스트링의 WL0-WL22 와 같은 하위 워드라인들에 대해 이용된다. 그런 다음에는, 소스측 부스팅 다음에 드레인측 부스팅이 뒤따르는 것을 이용하는 부스팅 방식이, 제기되는 프로그램 디스터브의 타입이 더욱 문제가 되는 WL23-WL31 과 같은 상위 워드라인들에 대해 이용될 수 있다.

도 11은 도 1 및 2에 나타낸 것과 같은 NAND 저장 요소들의 어레이(1100)의 예를 도시한다. 각 컬럼을 따라, 비트라인(1106)은 NAND 스트링(1150)에 대한 드레 인 선택 게이트의 드레인 단자(1126)에 결합된다. NAND 스트링의 각 로우를 따라, 소스 라인(1104)은 NAND 스트링들의 소스 선택 게이트들의 모든 소스 단자들(1128)을 연결할 수 있다. 메모리 시스템의 일부로서의 NAND 아키텍쳐 어레이 및 그 동작의 예는 미국 특허 제5,570,315호, 제5,774,397호 및 제6,046,935호에서 찾아볼 수 있다.

저장 요소들의 어레이는 저장 요소들의 많은 수의 블록들로 분할된다. 플래시 EEPROM 시스템에 대해 공통적인 바와 같이, 블록은 소거의 단위이다. 즉, 각 블록은 함께 소거되는 최소수의 저장 요소들을 포함한다. 전형적으로, 각 블록은 다수의 페이지들로 분할된다. 페이지는 프로그래밍의 단위이다. 일 실시예에서, 개별적인 페이지들은 세그먼트들로 분할되고, 세그먼트들은 기본적인 프로그래밍 동작으로서 한번에 기록되는 최소수의 저장 요소들을 포함한다. 전형적으로, 하나 이상의 데이터 페이지들이 저장 요소들의 하나의 로우에 저장된다. 페이지는 하나 이상의 섹터들을 저장할 수 있다. 섹터는 사용자 데이터 및 오버헤드 데이터를 저장한다. 전형적으로, 오버헤드 데이터는 섹터의 사용자 데이터로부터 계산되는 에러 정정 코드(ECC)를 포함한다. (하기 설명되는) 제어기의 일부는 데이터가 어레이 내에 프로그램되고 있을 때에 ECC를 계산하며, 그리고 또한 언제 데이터가 어레이로부터 판독되는 지를 체크한다. 대안적으로, ECC들 그리고/또는 다른 오버헤드 데이터는 이들이 관련되는 사용자 데이터와 다른 페이지들 내에, 또는 심지어 다른 블록들 내에 저장될 수 있다.

전형적으로, 사용자 데이터의 섹터는 512 바이트들인데, 이는 자기 디스크 드라이브들 내의 섹터의 사이즈에 대응한다. 전형적으로, 오버헤드 데이터는 부가적인 16-20 바이트들이다. 많은 수의 페이지들은, 8페이지로부터, 예를 들어 최대 32, 64, 128 또는 그 이상의 페이지들까지 어디에서든지 블록을 형성한다. 일부 실시예들에서, NAND 스트링들의 하나의 로우는 하나의 블록을 포함한다.

일 실시예에서, 메모리 저장 요소들은, 충분한 시간 주기 동안 p-웰을 소거 전압(예를 들어, 14-22V)으로 올리고, 소스 및 비트라인들이 플로팅되는 동안, 선택된 블록의 워드라인들을 접지시킴으로써, 소거된다. 용량성 결합으로 인해, 비선택 워드라인들, 비트라인들, 선택 라인들 및 c-소스 역시 소거 전압의 상당 부분(significant fraction)까지 올라간다. 이에 따라, 선택된 저장 요소들의 터널 산화물층들에 강한 전계가 걸리게 되고, 전형적으로 파울러-노드하임 터널링 메커니즘에 의해 플로팅 게이트들의 전자들이 기판측으로 방출됨에 따라, 선택된 저장 요소들의 데이터가 소거된다. 전자들이 플로팅 게이트로부터 p-웰 영역으로 이동함에 따라, 선택된 저장 요소의 임계 전압이 낮아진다. 소거는 전체 메모리 어레이, 개별적인 블록들 또는 다른 단위의 저장 요소들에 대해 수행될 수 있다.

도 12는 단일의 로우/컬럼 디코더들 및 판독/기록 회로들을 이용하는 비휘발성 메모리 시스템의 블록도이다. 이러한 블록도는 본 발명의 일 실시예에 따라, 저장 요소들의 페이지를 병렬로 판독 및 프로그램하기 위한 판독/기록 회로들을 갖는 메모리 디바이스(1296)를 도시한다. 메모리 디바이스(1296)는 하나 이상의 메모리 다이(1298)를 포함한다. 이 메모리 다이(1298)는 저장 요소들의 2차원 어레이(1100), 제어 회로(1210) 및 판독/기록 회로들(1265)을 포함한다. 일부 실시 예들에서, 저장 요소들의 어레이는 3차원이 될 수 있다. 메모리 어레이(1100)는 로우 디코더(1230)를 통해 워드 라인들에 의해 어드레스가능하며, 그리고 컬럼 디코더(1260)를 통해 비트라인들에 의해 어드레스가능하다. 판독/기록 회로들(1265)은 다수의 감지 블록들(1200)을 포함하고, 저장 요소들의 페이지가 병렬로 판독 또는 프로그램될 수 있게 한다. 전형적으로, 제어기(1250)는 하나 이상의 메모리 다이(1298)와 동일한 메모리 디바이스(1296)(예를 들어, 제거가능한 저장 카드) 내에 포함된다. 커맨드들 및 데이터는 라인들(1220)을 통해 호스트와 제어기(1250) 사이에, 그리고 라인들(1218)을 통해 제어기와 하나 이상의 메모리 다이(1298) 사이에 전송된다.

제어 회로(1210)는 메모리 어레이(1100) 상에서 메모리 동작들을 수행하기 위해 판독/기록 회로들(1265)과 협동한다. 제어 회로(1210)는 상태 머신(1212), 온칩 어드레스 디코더(1214), 부스트 제어기(1215) 및 전력 제어 모듈(1216)을 포함한다. 상태 머신(1212)은 메모리 동작들의 칩 레벨 제어를 제공한다. 온칩 어드레스 디코더(1214)는 디코더들(1230 및 1260)에 의해 이용되는 하드웨어 어드레스와 호스트 또는 메모리 제어기에 의해 이용되는 것 간에 어드레스 인터페이스를 제공한다. 부스트 제어기(1215)는, 여기에서 설명되는 소스측 및 드레인측 부스팅을 개시하는 타이밍을 결정하는 것을 포함하여, 부스트 모드를 설정하는 데에 이용될 수 있다. 전력 제어 모듈(1216)은 메모리 동작들 동안 워드 라인들 및 비트라인들에 공급되는 전력 및 전압들을 제어한다.

어떠한 구현들에 있어서, 도 12의 컴포넌트들중 일부는 결합될 수 있다. 다 양한 설계들에서, 저장 요소 어레이(1100) 이외의, 하나 이상의 컴포넌트들은 (단독으로 또는 결합하여) 관리 회로로서 간주될 수 있다. 예를 들어, 하나 이상의 관리 회로들은 제어 회로(1210), 상태 머신(1212), 디코더들(1214/1260), 전력 제어 모듈(1216), 감지 블록들(1200), 판독/기록 회로들(1265), 제어기(1250) 등 중에서 어느 하나 또는 이들의 결합을 포함할 수 있다.

도 13은 이중의 로우/컬럼 디코더들 및 판독/기록 회로들을 이용하는 비휘발성 메모리 시스템의 블록도이다. 여기에서는, 도 12에 나타낸 메모리 디바이스(1296)의 다른 배열이 제공된다. 다양한 주변 회로들에 의한 메모리 어레이(1100)로의 액세스는, 어레이의 반대측들 상에서, 대칭적인 방식으로 실시되며, 이에 따라 각 측 상의 회로들 및 액세스 라인들의 밀도는 반으로 줄어든다. 따라서, 로우 디코더는 로우 디코더들(1230A 및 1230B)로 분할되고, 컬럼 디코더는 컬럼 디코더들(1260A 및 1260B)로 분할된다. 유사하게, 판독/기록 회로들은 바닥으로부터 비트라인들에 연결되는 판독/기록 회로들(1265A) 및 어레이(1100)의 상부로부터 비트라인들에 연결되는 판독/기록 회로들(1265B)로 분할된다. 이러한 방식으로, 판독/기록 모듈들의 밀도는 본질적으로 1/2로 감소된다. 도 13의 디바이스 역시 도 12의 디바이스에 대해 상기 설명한 제어기를 포함할 수 있다.

도 14는 감지 블록의 일 실시예를 도시하는 블록도이다. 개별적인 감지 블록(1200)은 감지 모듈(1280)로서 지칭되는 코어 부분 및 공통 부분(1290)으로 분할된다. 일 실시예에서는, 각 비트라인에 대해 개별적인 감지 모듈(1280)이 있고, 다수의 감지 모듈들(1280)의 세트에 대해 하나의 공통 부분(1290)이 있다. 일 예에 서, 감지 블록은 하나의 공통 부분(1290) 및 8개의 감지 모듈들(1280)을 포함한다. 그룹 내의 각 감지 모듈들은 데이터 버스(1272)를 통해 관련 공통 부분과 통신한다. 보다 상세한 사항들에 대해서는, 2006년 6월 29일 공개되었으며 그 명칭이 "Non-Volatile Memory and Method with Shared Processing for an Aggregate of Sense Amplifiers"인 미국 특허 공개 2006/0140007호를 참조하기 바라며, 이는 그 전체가 본원의 참조로서 인용된다.

감지 모듈(1280)은 감지 회로(1270)를 포함하는데, 이 감지 회로는 연결된 비트라인 내의 도통 전류가 소정의 임계 레벨 이상인지, 아니면 미만인지를 결정한다. 감지 모듈(1280)은 또한, 연결된 비트라인 상에 전압 조건을 설정하는 데에 이용되는 비트라인 래치(1282)를 포함한다. 예를 들어, 비트라인 래치(1282)에 래치된 소정의 상태는, 연결된 비트라인이 프로그램 금지를 나타내는 상태(예를 들어, 1.5-3V)로 풀링(pulling)되게 한다.

공통 부분(1290)은 프로세서(1292)와, 데이터 래치들의 세트(1294)와, 그리고 데이터 버스(1220)와 데이터 래치들의 세트(1294) 사이에 결합된 I/O 인터페이스(1296)를 포함한다. 프로세서(1292)는 계산들을 수행한다. 예를 들어, 그 기능들중 하나는 감지된 저장 요소에 저장된 데이터를 결정하고, 결정된 데이터를 데이터 래치들의 세트에 저장하는 것이다. 데이터 래치들의 세트(1294)는 판독 동작 동안 프로세서(1292)에 의해 결정된 데이터 비트들을 저장하는 데에 이용된다. 이는 또한 프로그램 동작 동안 데이터 버스(1220)로부터 들어오는 데이터 비트들을 저장하는 데에 이용된다. 들어오는 데이터 비트들은 메모리 내에 프로그램될 것으로 의도 되는 기록 데이터를 나타낸다. I/O 인터페이스(1296)는 데이터 래치들(1294)과 데이터 버스(1220) 간의 인터페이스를 제공한다.

판독 또는 감지 동안, 시스템의 동작은 어드레스되는 저장 요소로의 서로 다른 제어 게이트 전압들의 공급을 제어하는 상태 머신(1212)의 제어하에 있다. 메모리에 의해 지원되는 다양한 메모리 상태들에 해당하는 미리 정해진 다양한 제어 게이트 전압들을 통해 스텝(step)을 밟을 때, 감지 모듈(1280)은 이러한 전압들중 하나에 트립(trip)되고, 감지 모듈(1280)로부터 버스(1272)를 통해 프로세서(1292)에 출력이 제공될 것이다. 이때, 프로세서(1292)는 입력 라인들(1293)을 통해 상태 머신으로부터 인가되는 제어 게이트 전압에 대한 정보 및 감지 모듈의 트리핑 이벤트(tripping event)(들)를 고려하여 결과적인 메모리 상태를 결정한다. 그런 다음, 메모리 상태에 대한 이진 엔코딩을 계산하고, 결과적인 데이터 비트들을 데이터 래치들(1294)에 저장한다. 코어 부분의 다른 실시예에서, 비트라인 래치(1282)는, 감지 모듈(1280)의 출력을 래치하기 위한 래치로서, 그리고 상기 설명한 비트라인 래치로서의 이중 임무를 하게 된다.

어떠한 구현들은 다수의 프로세서들(1292)를 포함할 것임이 예상된다. 일 실시예에서, 각 프로세서(1292)는 출력 라인(미도시)을 포함하며, 이에 따라 출력 라인들 각각은 함께 와이어드-OR(wired-OR)된다. 어떠한 실시예들에서, 출력 라인들은 와이어드-OR 라인에 결합되기 전에 인버트된다. 이러한 구성은, 프로그램 검증 프로세스 동안, 프로그래밍 프로세스가 완료되는 때를 빠르게 결정할 수 있게 하는데, 그 이유는 와이어드-OR를 수신하는 상태 머신이 프로그램되는 모든 비트들이 언제 요구되는 레벨에 도달하는 지를 결정할 수 있기 때문이다. 예를 들어, 각 비트가 자신의 요구되는 레벨에 도달하면, 그 비트에 대한 논리 제로가 와이어드-OR 라인에 전송된다(또는 데이터 1이 인버트된다). 모든 비트들이 데이터 0을 출력하면(또는 데이터 1이 인버트되면), 상태 머신은 프로그래밍 프로세스를 종료해야함을 알게 된다. 각 프로세서가 8개의 감지 모듈들과 통신하기 때문에, 상태 머신은 와이어드-OR 라인을 8번 판독할 필요가 있거나, 또는 관련된 비트라인들의 결과들을 누적하기 위해 프로세서(1292)에 논리가 부가되며, 이에 따라 상태 머신은 단지 와이어드-OR 라인을 단지 한번만 판독하면 된다. 유사하게, 논리 레벨들을 정확하게 선택함으로써, 글로벌 상태 머신은 첫 번째 비트가 자신의 상태를 변경하고 그에 따라 알고리즘들을 변경하는 때를 검출할 수 있다.

프로그램 또는 검증 동안, 프로그램되어야 하는 데이터는 데이터 버스(1220)로부터 데이터 래치들(1294)의 세트에 저장된다. 상태 머신의 제어하에서, 프로그램 동작은 어드레스되는 저장 요소들의 제어 게이트들에 인가되는 일련의 프로그래밍 전압 펄스들을 포함한다. 각 프로그래밍 펄스 다음에는, 저장 요소가 요구되는 상태로 프로그램되었는 지를 결정하는 리드백(read back)(검증)이 뒤따른다. 프로세서(1292)는 요구되는 메모리 상태에 대하여 래드백된 메모리 상태를 모니터한다. 두개가 일치하면, 프로세서(1292)는 비트라인이 프로그램 금지를 나타내는 상태로 풀링될 수 있도록 비트라인 래치(1282)를 설정한다. 이는, 그 제어 게이트 상에 프로그래밍 펄스들이 나타날지라도, 그 비트라인에 결합된 저장 요소가 더 프로그램되는 것을 막는다. 다른 실시예들에서, 프로세서는 먼저 처음에 비트라인 래치(1282)를 로드하고, 감지 회로가 그것을 검증 프로세스 동안 금지 값으로 설정한다.

데이터 래치 스택(1294)은 감지 모듈에 해당하는 데이터 래치들의 스택을 포함한다. 일 실시예에서, 감지 모듈(1280) 마다 3개의 데이터 래치들이 있다. 어떠한 구현들에 있어서(하지만, 요구되지는 않는다), 데이터 래치들은 시프트 레지스터로서 구현되며, 이에 따라 그 내에 저장된 병렬 데이터가 데이터 버스(1220)에 대해 직렬 데이터로 변환되고, 그 반대 경우의 변환도 행해진다. 바람직한 실시예에서, m개의 저장 요소들의 판독/기록 블록에 해당하는 모든 데이터 래치들은 블록 시프트 레지스터를 형성하도록 함께 링크될 수 있으며, 이에 따라 데이터의 블록은 직렬 전송에 의해 입력 또는 출력될 수 있다. 특히, r개의 판독/기록 모듈들의 뱅크는, 이들이 전체 판독/기록 블록에 대한 시프트 레지스터의 일부인것 처럼, 자신의 데이터 래치들의 세트 각각이 데이터 버스로/로부터 직렬로 데이터를 시프트하도록 적합하게 된다.

비휘발성 저장 디바이스들의 다양한 실시예들의 구조 그리고/또는 동작들의 대한 부가적인 정보는, (1) 2007년 3월 27일 특허되었으며, 그 명칭이 "Non-Volatile Memory And Method With Reduced Source Line Bias Errors"인 미국 특허 7,196,931호; (2) 2006년 4월 4일 특허되었으며, 그 명칭이 "Non-Volatile Memory And Method with Improved Sensing"인 미국 특허 7,023,736호; (3) 2006년 5월 16일 특허되었으며, 그 명칭이 "Improved Memory Sensing Circuit And Method For Low Voltage Operation"인 미국 특허 7,046,568호; (4) 2006년 8월 5일 공개되 었으며, 그 명칭이 "Compensating for Coupling During Read Operations of Non-Volatile Memory"인 미국 특허 공개 2006/0221692호; 및 (5) 2006년 7월 20일 공개되었으며, 그 명칭이 "Reference Sense Amplifier For Non-Volatile Memory"인 미국 특허 공개 2006/0158947호에서 찾아볼 수 있다. 바로 위에서 리스트된 5개의 모든 특허 문서들은 그 전체가 본원의 참조로서 인용된다.

도 15는 메모리 어레이를 모든 비트라인 메모리 아키텍쳐에 대한 블록들로, 또는 홀수-짝수 메모리 아키텍쳐에 대한 블록들로 구성하는 예를 도시한다. 메모리 어레이(1100)의 예시적인 구조들이 설명된다. 하나의 예로서, 1,024개의 블록들로서 분할되는 NAND 플래시 메모리 EEPROM이 설명된다. 각 블록에 저장된 데이터는 동시에 소거될 수 있다. 일 실시예에서, 블록은 동시에 소거되는 저장 요소들의 최소 단위이다. 본 예에서, 각 블록에는, 비트라인들(BL0, BL1, ... BL8511)에 대응하는 8,512개의 컬럼들이 있다. 모든 비트라인(ABL) 아키텍쳐 (아키텍쳐 1510)로서 지칭되는 일 실시예에서, 블록의 모든 비트라인들은 판독 및 프로그램 동작들 동안 동시에 선택될 수 있다. 공통 워드 라인을 따라 있으며, 임의의 비트라인에 연결된 저장 요소들은 동시에 프로그램될 수 있다.

제공되는 예에서는, 4개의 저장 요소들이 직렬로 연결되어 NAND 스트링을 형성한다. 4개의 저장 요소들이 각 NAND 스트링 내에 포함되는 것으로 나타나있지만, 4개 보다 많거나 적은 수(예를 들어, 16, 32, 64 또는 다른 수)가 이용될 수 있다. NAND 스트링의 하나의 단자는 (선택 게이트 드레인 라인들(SGD)에 연결된) 드레인 선택 게이트를 통해 해당하는 비트라인에 연결되고, 다른 단자는 (선택 게이트 소 스 라인(SGS)에 연결된) 소스 선택 게이트를 통해 c-소스에 연결된다.

홀수-짝수 아키텍쳐 (아키텍쳐 1500)으로 지칭되는 다른 실시예에서, 비트라인들은 짝수 비트라인들(BLe) 및 홀수 비트라인들(BLo)로 분할된다. 이러한 홀수/짝수 비트라인 아키텍쳐에 있어서, 공통 워드 라인을 따라 있으며 홀수 비트라인들에 연결된 저장 요소들은 어느 하나의 시간(one time)에 프로그램되는 반면, 공통 워드 라인을 따라 있고 짝수 비트라인들에 연결된 메모리 셀들은 다른 시간(another time)에 프로그램된다. 본 예에서, 각 블록에는, 짝수 컬럼들 및 홀수 컬럼들로 분할되는 8,512개의 컬럼들이 있다. 본 예에서는, 4개의 저장 요소들이 직렬로 연결되어 NAND 스트링을 형성하는 것으로 나타나있다. 비록 4개의 저장 요소들이 각 NAND 스트링에 포함되는 것으로 나타나있지만, 4개 보다 크거나 적은 저장 요소들이 이용될 수 있다.

판독 동작과 프로그래밍 동작중 하나의 구성 동안, 4,256개의 저장 요소들이 동시에 선택된다. 선택된 저장 요소들은 동일한 워드라인 및 동일한 종류의 비트라인(예를 들어, 짝수 또는 홀수)을 갖는다. 따라서, 논리 페이지를 형성하는 532 바이트의 데이터가 동시에 판독 또는 프로그램될 수 있으며, 메모리의 하나의 블록은 적어도 8개의 논리 페이지들(각각 홀수 및 짝수 페이지들을 갖는, 4개의 워드라인들)을 저장할 수 있다. 다중-상태 저장 요소들에 있어서, 각 저장 요소가 2비트의 데이터를 저장할 때(이러한 2비트 각각은 서로 다른 페이지에 저장된다), 하나의 블록은 16개의 논리 페이지들을 저장한다. 또한, 다른 사이즈의 블록들 및 페이지들도 이용될 수 있다.

ABL 또는 홀수-짝수 아키텍쳐에 있어서, 저장 요소들은 p-웰을 소거 전압(예를 들어, 20V)으로 올리고, 선택된 블록의 워드라인들을 접지시킴으로써 소거될 수 있다. 소스 및 비트라인들은 플로팅된다. 소거는 전체 메모리 어레이, 개별적인 블록들, 또는 메모리 디바이스의 일부인 저장 요소들의 다른 단위로 수행될 수 있다. 전자들이 저장 요소들의 플로팅 게이트들로부터 p-웰 영역으로 이동함으로써, 그 저장 요소들의 V_TH는 음이 된다.

판독 동작 및 검증 동작에 있어서, 선택 게이트들(SGD 및 SGS)은 2.5V 내지 4.5V 범위의 전압에 연결되고, 비선택 워드라인들(예를 들어, 선택된 워드라인이 WL2일 때에는, WL0, WL1 및 WL3)은 판독 패스 전압(V_READ)(전형적으로, 4.5 내지 6V 범위의 전압)으로 올라감으로써, 트랜지스터들을 패스 게이트들로서 동작하게 한다. 선택된 워드라인 WL2는 어떠한 전압에 연결되는데, 이 전압의 레벨은 관련된 저장 요소의 V_TH가 이러한 레벨 보다 큰지 아니면 작은 지를 결정하기 위해, 각각의 판독 및 검증 동작에 대해 특정된다. 예를 들어, 2-레벨 저장 요소의 판독 동작에 있어서, 선택된 워드라인 WL2는 접지되며, 이에 따라 V_TH가 0V 보다 큰지의 여부가 검출된다. 2-레벨 저장 요소의 검증 동작에 있어서, 선택된 워드라인 WL2는, 예를 들어 0.8V에 연결되며, 이에 따라 V_TH가 적어도 0.8V에 도달했는 지가 검증된다. 소스 및 p-웰은 0V가 된다. 짝수 비트 라인들(BLe)인 것으로 가정되는 선택된 비트라인들은, 예를 들어 0.7V의 레벨로 프리챠지된다. V_TH가 워드라인 상의 판독 또는 검 증 레벨 보다 높으면, 관심있는 저장 요소와 관련된 비트라인(BLe)의 전위 레벨은 비전도성(non-conductive)의 저장 요소때문에 하이 레벨로 유지된다. 한편, V_TH가 판독 또는 검증 레벨 보다 낮으면, 관심있는 비트라인(BLe)의 전위 레벨은, 예를 들어 0.5V와 같은 로우 레벨로 감소하는데, 이는 전도성 저장 요소가 비트라인을 디스챠지시키기 때문이다. 이에 의해, 저장 요소의 상태는 비트라인에 연결된 전압 비교기 감지 증폭기에 의해 검출될 수 있다.

상기 설명한 소거, 판독 및 검증 동작은 종래에 알려진 기술들에 따라 수행된다. 따라서, 설명된 많은 세부사항들은 당업자에 의해 달라질 수 있다. 또한, 당업계에 알려진 다른 소거, 판독 및 검증 기술들도 이용될 수 있다.

도 16은 임계 전압 분포들의 예시적인 세트 및 1-패스 프로그래밍을 도시한다. 각 저장 요소가 2비트의 데이터를 저장하는 경우에 대해, 저장 요소 어레이에 대한 예시적인 V_TH 분포들이 제공된다. 제 1 임계 전압 분포(E)가 소거된 저장 요소들에 대해 제공된다. 프로그램된 저장 요소들에 대한 3개의 임계 전압 분포들(A, B 및 C)이 또한 도시된다. 일 실시예에서, E 분포 내의 임계 전압들은 음(negative)이며, A, B 및 C 분포들 내의 임계 전압들은 양(positive)이다.

각각의 별개의 임계 전압 범위는 데이터 비트들의 세트에 대한 소정의 값들에 해당한다. 저장 요소 내에 프로그램되는 데이터와 그 저장 요소의 임계 전압 레벨들 간의 특정의 관계는 저장 요소들에 대해 채택되는 데이터 엔코딩 방식에 의존한다. 예를 들어, 2004년 12월 16일 공개된 미국 특허 출원 공개 2004/0255090호 및 미국 특허 6,222,762호는 다중 상태 플래시 저장 요소들에 대한 다양한 데이터 엔코딩 방식들을 설명하며, 이러한 2개의 인용 문헌들은 그 전체가 본원의 참조로서 인용된다. 일 실시예에서, 데이터 값들은 그레이 코드 할당(gray code assignment)을 이용하여 임계 전압 범위들에 할당되며, 이에 따라 플로팅 게이트의 임계 전압이 그 이웃의 물리 상태로 잘못하여 시프트되는 경우, 단지 1개의 비트 만이 영향을 받게 될 것이다. 하나의 예는 임계 전압 범위(E)(상태 E)에 대해 "11"을, 임계 전압 범위(A)(상태 A)에 대해 "10"을, 임계 전압 범위(B)(상태 B)에 대해 "00"을, 그리고 임계 전압 범위(C)(상태 C)에 대해 "01"을 할당한다. 하지만, 다른 실시예들에서는, 그레이 코드가 이용되지 않는다. 비록 4개의 상태들을 나타내었지만, 본 발명은 4개 보다 많거나 적은 상태를 포함하는 것들을 포함하는 다른 다수 상태 구조들에 대해서도 이용될 수 있다.

또한, 저장 요소들로부터 데이터를 판독하기 위한 3개의 판독 기준 전압들(Vra, Vrb 및 Vrc)이 제공된다. 소정의 저장 요소의 임계 전압이 Vra, Vrb 및 Vrc 보다 큰지 또는 작은지를 테스트함으로써, 시스템은 그 저장 요소의 상태(예를 들어, 프로그래밍 상태)를 결정할 수 있다.

또한, 3개의 검증 기준 전압들(Vva, Vvb 및 Vvc)이 제공된다. 저장 요소들을 상태(A)로 프로그램할 때, 시스템은 이러한 저장 요소들이 Vva 보다 크거나 같은 임계 전압을 갖는 지를 테스트할 것이다. 저장 요소들을 상태(B)로 프로그램할 때, 시스템은 이러한 저장 요소들이 Vvb 보다 크거나 같은 임계 전압을 갖는 지를 테스트할 것이다. 저장 요소들을 상태(C)로 프로그램할 때, 시스템은 이러한 저장 요소 들이 Vvc 보다 크거나 같은 자신들의 임계 전압을 갖는 지를 테스트할 것이다.

풀 시퀀스 프로그래밍(full sequence programming)으로서 알려져있는 일 실시예에서, 저장 요소들은 소거 상태(E)로부터 프로그램 상태들(A, B 또는 C)중 임의의 상태로 바로 프로그램될 수 있다. 예를 들어, 프로그램되어야 하는 저장 요소들의 집단(population)이 먼저 소거됨으로써, 그 집단 내의 모든 저장 요소들은 소거 상태(E)가 된다. 그런 다음, 도 20의 제어 게이트 전압 시퀀스에 의해 도시된 것과 같은 일련의 프로그래밍 펄스들을 이용하여, 저장 요소들을 상태들(A, B 또는 C)로 바로 프로그램한다. 어떠한 저장 요소들이 상태(E)로부터 상태(A)로 프로그램되는 동안, 다른 저장 요소들은 상태(E)로부터 상태(B)로 그리고/또는 상태(E)로부터 상태(C)로 프로그램된다. WLn 상에서 상태(E)로부터 상태(C)로 프로그램할 때, WLn-1 아래의 인접하는 플로팅 게이트에 대한 기생 결합(parasitic coupling)의 양이 최대화되는데, 이는 WLn 아래의 플로팅 게이트 상에서의 전하량의 변경이, 상태(E)로부터 상태(A)로 또는 상태(E)로부터 상태(B)로 프로그램할 때의 전하 변경과 비교하여 가장 크기 때문이다. 상태(E)로부터 상태(B)로 프로그램할 때, 인접하는 플로팅 게이트에 대한 결합의 양은 더 작다. 상태(E)로부터 상태(A)로 프로그램할 때, 결합의 양은 훨씬 더 감소된다.

도 17은 2개의 다른 페이지들, 즉 하위 페이지 및 상위 페이지에 대해 데이터를 저장하는 다중 상태 저장 요소를 프로그래밍하는 2-패스 기술의 일례를 도시한다. 상태 E(11), 상태 A(10), 상태 B(00) 및 상태 C(01)의 4개의 상태가 도시된다. 상태 E에 대해, 양 페이지들은 "1"을 저장한다. 상태 A에 대해, 하위 페이지는 "0"을 저장하고, 상위 페이지는 "1"을 저장한다. 상태 B에 대해, 양 페이지들은 "0"을 저장한다. 상태 C에 대해, 하위 페이지는 "1"을 저장하고, 상위 페이지는 "0"을 저장한다. 비록 특정의 비트 패턴들이 각 상태들에 할당되었지만, 다른 비트 패턴들도 할당될 수 있다는 것을 주목하자.

제 1 프로그래밍 패스에서, 저장 요소의 임계 전압 레벨은 하위 논리 페이지 내에 프로그램될 비트에 따라 설정된다. 만일 그 비트가 논리 "1"이라면, 임계 전압은 변하지 않는데, 그 이유는 이전에 소거된 결과로서 임계 전압이 적절한 상태에 있기 때문이다. 하지만, 만일 프로그램될 비트가 논리 "0"이라면, 저장 요소의 임계 레벨은 화살표(1700)로 나타낸 바와 같이 상태 A로 증가한다. 이에 의해, 제 1 프로그래밍 패스가 끝난다.

제 2 프로그래밍 패스에 있어서, 저장 요소의 임계 전압 레벨은, 상위 논리 페이지 내에 프로그램되고 있는 비트에 따라 설정된다. 만일 상위 논리 페이지 비트가 논리 "1"을 저장하는 경우에는, 어떠한 프로그래밍도 일어나지 않는데, 그 이유는 저장 요소는 하위 페이지 비트의 프로그래밍에 따라, 상태 E 또는 상태 A중 하나에 있기 때문이며, 이들 모두는 "1"의 상위 페이지 비트를 운반(carry)한다. 만일 상위 페이지 비트가 논리 "0"이 될 예정이라면, 임계 전압은 시프트된다. 만일 제 1 패스로 인해 저장 요소가 소거 상태 E로 남아있다면, 제 2 페이즈에서, 저장 요소가 프로그램됨으로써, 화살표(1720)로 나타낸 바와 같이 임계 전압이 증가하여 상태 C 내에 있게 된다. 만일 저장 요소가 제 1 프로그래밍 패스의 결과로서 상태 A로 프로그램되면, 그 저장 요소는 제 2 패스에서 한층 더 프로그램되어, 화 살표(1710)로 나타낸 바와 같이, 임계 전압이 증가하여 상태 B 내에 있게 된다. 제 2 패스의 결과는, 하위 페이지에 대한 데이터를 변경하지 않으면서, 상위 페이지에 대해 논리 "0"을 저장하도록 지정된 상태로 저장 요소를 프로그램하는 것이다. 도 16 및 17 모두에 있어서, 인접하는 워드라인 상의 플로팅 게이트에 대한 결합의 양은 최종 상태에 의존한다.

일 실시예에서, 충분한 데이터가 기록되어 전체 페이지를 채운다면, 시스템은 풀 시퀀스 기록을 행하도록 셋업될 수 있다. 만일 충분한 데이터가 풀 페이지에 대해 기록되지 않으면, 프로그래밍 프로세스는 수신된 데이터로 하위 페이지를 프로그램할 수 있다. 후속 데이터가 수신되면, 시스템은 상위 페이지를 프로그램할 것이다. 또 다른 실시예에서, 시스템은 하위 페이지를 프로그램하는 모드에서 기록을 시작하고, 충분한 데이터가 후속하여 수신되어 워드 라인의 저장 요소들 전체(또는 대부분)를 채우는 경우, 풀 시퀀스 프로그래밍 모드로 변환한다. 이러한 실시예에 대한 보다 상세한 사항들은, 2006년 6월 15일 공개되었으며 그 명칭이 "Pipelined Programming of Non-Volatile Memories Using Early Data"인 미국 특허 출원 공개 2006/0126390호에 개시되어 있으며, 그 전체 내용은 본원의 참조로서 인용된다.

도 18a-c는 비휘발성 메모리를 프로그램하는 다른 프로세스를 개시하는 바, 이는 임의의 특정의 저장 요소에 대하여, 이전의 페이지들에 대해 인접하는 저장 요소들을 기록한 이후 특정 페이지에 관하여 상기 특정의 저장 요소를 기록함으로써, 플로팅 게이트 대 플로팅 게이트 커플링 효과를 감소시킨다. 하나의 예시적인 구현에서, 비휘발성 저장 요소들은 4개의 데이터 상태를 이용하여 저장 요소 마다 2개의 데이터 비트를 저장한다. 예를 들어, 상태 E는 소거 상태이고, 상태 A, B 및 C는 프로그램 상태라고 가정한다. 상태 E는 데이터 11을 저장한다. 상태 A는 데이터 01을 저장한다. 상태 B는 데이터 10을 저장한다. 상태 C는 데이터 00을 저장한다. 이것은 비-그레이 코딩의 예인데, 그 이유는 양 비트들이 인접하는 상태들 A와 B 사이에서 변하기 때문이다. 또한, 물리 데이터 상태들에 대한 다른 데이터 엔코딩들도 이용될 수 있다. 각 저장 요소는 2개의 데이터 페이지를 저장한다. 참조를 위해, 이러한 데이터 페이지는 상위 페이지 및 하위 페이지라 불려지지만, 이것들에는 다른 라벨들이 붙여질 수 있다. 상태 A와 관련하여, 상위 페이지는 비트 0을 저장하고, 하위 페이지는 비트 1을 저장한다. 상태 B와 관련하여, 상위 페이지는 비트 1을 저장하고, 하위 페이지는 비트 0을 저장한다. 상태 C와 관련하여, 양 페이지들은 비트 데이터 0을 저장한다.

프로그래밍 프로세스는 2-단계 프로세스이다. 제 1 단계에서는, 하위 페이지가 프로그램된다. 만일 하위 페이지가 데이터 1로 남는 경우, 저장 요소의 상태는 상태 E로 유지된다. 만일 데이터가 0으로 프로그램되어야 하는 경우, 저장 요소의 임계 전압이 올라감으로써, 그 저장 요소는 상태 B'로 프로그램된다. 따라서, 도 18a는 상태 E로부터 상태 B'로의 저장 요소들의 프로그래밍을 나타낸다. 상태 B'는 중간 상태 B를 나타내며, 이에 따라 검증 포인트는 Vvb 보다 낮은 Vvb'로서 도시된다.

일 실시예에서, 저장 요소가 상태 E로부터 상태 B'로 프로그램된 후, NAND 스트링 내의 그 이웃 저장 요소(WLn+1)는 그 하위 페이지와 관련하여 프로그램될 것이다. 예를 들어, 도 2를 다시 살펴보면, 저장 요소(106)에 대한 하위 페이지가 프로그램된 후, 저장 요소(104)에 대한 하위 페이지가 프로그램된다. 저장 요소(104)를 프로그램한 후, 플로팅 게이트 대 플로팅 게이트 커플링 효과는, 그 저장 요소(104)가 상태 E로부터 상태 B'로 올라간 임계 전압을 갖는 경우, 저장 요소(106)의 명백한(apparent) 임계 전압을 올릴 것이다. 이것은, 도 18b의 임계 전압 분포(1850)로서 나타낸 것과 같이 상태 B'에 대한 임계 전압 분포를 확장(widening)시키는 효과를 갖는다. 이와같은 임계 전압 분포의 명백한 확장은 상위 페이지를 프로그램할 때에 교정(remedy)될 것이다.

도 18c는 상위 페이지를 프로그램하는 프로세스를 도시한다. 만일 저장 요소가 소거 상태 E이고, 상위 페이지가 1로 유지된다면, 그 저장 요소는 상태 E로 유지된다. 만일 저장 요소가 상태 E이고, 그 상위 페이지 데이터가 0으로 프로그램되어야 한다면, 저장 요소의 임계 전압이 올라감으로써, 그 저장 요소는 상태 A가 된다. 만일 저장 요소가 중간 임계 전압 분포(1850)에 있고, 상위 페이지 데이터가 1로 유지될 것이라면, 그 저장 요소는 최종 상태 B로 프로그램될 것이다. 만일 저장 요소가 중간 임계 전압 분포(1850)에 있고, 상위 페이지 데이터가 데이터 0으로 될 것이라면, 저장 요소의 임계 전압이 올라감으로써, 그 저장 요소는 상태 C가 된다. 도 18a-c에 도시된 프로세스는 플로팅 게이트 대 플로팅 게이트 커플링의 효과를 감소시키는데, 그 이유는 이웃하는 저장 요소들의 상위 페이지 프로그래밍 만이 소정의 저장 요소의 명백한 임계 전압에 영향을 미치기 때문이다. 교번적인 상태 코 딩(alternate state coding)의 예는, 상위 페이지 데이터가 1일 때 분포(1850)로부터 상태 C로 이동시키고, 상위 페이지 데이터가 0일 때 상태 B로 이동시키는 것이다.

비록 도 18a-c가 4개의 데이터 상태들 및 2개의 데이터 페이지들에 대한 예를 제공하지만, 교시되는 개념은 4개 보다 많거나 적은 상태들 및 2개 보다 많거나 적은 페이지들을 갖는 다른 구현들에도 적용될 수 있다.

도 19는 비휘발성 메모리를 프로그램하는 방법의 일 실시예를 설명하는 흐름도이다. 하나의 실시에 있어서, 저장 요소들은 프로그래밍 이전에 (블록들 또는 다른 단위들로) 소거된다. 단계(1900)에서, "데이터 로드" 커맨드가 제어기에 의해 발행되어, 제어 회로(1210)에 의해 수신된다. 단계(1905)에서, 페이지 어드레스를 나타내는 어드레스 데이터가 제어기 또는 호스트로부터 디코더(1214)에 입력된다. 단계(1910)에서, 어드레스되는 페이지에 대한 프로그램 데이터의 페이지가 프로그래밍을 위해 데이터 버퍼에 입력된다. 그 데이터는 래치들의 적절한 세트에 래치된다. 단계(1915)에서, "프로그램" 커맨드가 제어기에 의해 상태 머신(1212)에 발행된다.

"프로그램" 커맨드에 의해 트리거되면, 단계(1910)에서 래치된 데이터는, 선택된 적절한 워드라인에 인가되는 도 20의 펄스 트레인(2000)의 스텝형(stepped) 프로그램 펄스들을 이용하여 상태 머신(1212)에 의해 제어되는 선택된 저장 요소들 내에 프로그램될 것이다. 단계(1920)에서, 프로그램 전압(V_PGM)은 시작 펄스(예를 들어, 12V 또는 다른 값)로 초기화되고, 상태 머신(1212)에 의해 유지되는 프로그램 카운터(PC)는 제로로 초기화된다. 단계(1925)에서는, 이전에 설명한 바와 같이, 소스 부스팅이 적용된다. 단계(1930)에서, 제 1 V_PGM 펄스가 선택된 워드라인에 인가되어, 선택된 워드라인과 관련된 저장 요소들의 프로그래밍을 시작하고, 이전의 설명한 바와 같이, 드레인 부스팅이 일어난다. 만일 특정의 데이터 래치에 논리 "0"이 저장되어, 해당하는 저장 요소가 프로그램되어야 함을 나타내면, 해당하는 비트라인은 접지된다. 한편, 만일 특정의 래치에 논리 "1"이 저장되어, 해당하는 저장 요소가 자신의 현재 데이터 상태를 유지해야 함을 나타내면, 해당하는 비트라인은 1.5-3V에 연결되어 프로그래밍을 금지한다.

단계(1935)에서, 선택된 저장 요소들의 상태들이 검증된다. 만일 선택된 저장 요소의 목표 임계 전압이 적절한 레벨에 도달했다고 검출되면, 해당하는 데이터 래치에 저장된 데이터는 논리 "1"로 변경된다. 만일 임계 전압이 적절한 레벨에 도달하지 않은 것으로 검출되면, 해당하는 데이터 래치에 저장된 데이터는 변경되지 않는다. 이러한 방식으로, 자신의 해당하는 데이터 래치에 논리 "1"을 저장하고 있는 비트라인은 프로그램될 필요가 없다. 모든 데이터 래치들이 논리 "1"을 저장하고 있을 때, 상태 머신은 (상기 설명한 와이어드-OR 타입 메커니즘을 통해) 선택된 모든 저장 요소들이 프로그램되었음을 알게 된다. 단계(1940)에서, 모든 데이터 래치들이 논리 "1"을 저장하고 있는 지에 대해 체크한다. 모든 데이터 래치들이 논리 "1"을 저장하고 있으면, 프로그래밍 프로세스는 완료되고 성공적이 되는데, 그 이 유는 선택된 모든 저장 요소들이 프로그램되고 검증되었기 때문이다. 단계(1945)에서, "패스(PASS)"의 상태가 보고된다. 일부 실시예들에서는, 선택된 모든 저장 요소들이 프로그램된 것으로서 검증되지 않았다고 할지라도, 프로그래밍 프로세스는 완료되고 성공적인 것으로 고려된다. 이러한 경우, 불충분하게 프로그램된 저장 요소들로 인해, 후속의 판독 동작들 동안 에러들이 발생할 수 있다. 하지만, 이러한 에러들은 ECC에 의해 정정될 수 있다.

단계(1940)에서, 모든 데이터 래치들이 논리 "1"을 저장하고 있지 않는 것으로 결정되면, 프로그래밍 프로세스는 계속된다. 일부 실시예들에서는, 모든 데이터 래치들이 논리 "1"을 저장하고 있지 않더라도, 프로그래밍 프로세스가 중단된다. 단계(1950)에서, 프로그램 카운터(PC)가 프로그램 제한 값(PCmax)에 대해 체크된다. 프로그램 제한 값의 일 예는 20이지만, 다른 수들도 이용될 수 있다. 만일 프로그램 카운터(PC)가 PCmax 보다 작지 않으면, 프로그램 프로세스는 실패하게 되며, 단계(1955)에서 "실패(FAIL)"의 상태가 보고된다. 만일 프로그램 카운터(PC)가 PCmax 보다 작으면, 단계(1960)에서, V_PGM이 스텝 사이즈 만큼 증가하고, 프로그램 카운터(PC)가 증분된다. 그런 다음, 프로세스는 단계(1930)로 돌아가, 다음 V_PGM 펄스를 인가한다.

도 20은 프로그래밍 동안 비휘발성 저장 요소들의 제어 게이트들에 인가되는 예시적인 펄스 트레인(2000)과, 그리고 펄스 트레인 동안 일어나는 부스트 모드의 스위칭을 도시한다. 펄스 트레인(2000)은 프로그래밍을 위해 선택된 워드라인에 인 가되는 일련의 프로그램 펄스들(2005, 2010, 2015, 2020, 2025, 2030, 2035, 2040, 2045, 2050...)을 포함한다. 일 실시예에서, 프로그래밍 펄스들은 전압(V_PGM)을 갖는 바, 이는 12V에서 시작하여, 예를 들어 20-25V의 최대값에 이를 때 까지, 각각의 연속적인 프로그래밍 펄스에 대해 증분치(예를 들어, 0.5V) 만큼 증가한다. 프로그램 펄스들 사이에는, 검증 펄스들이 있다. 예를 들어, 검증 펄스 세트(2006)는 3개의 검증 펄스들을 포함한다. 어떠한 실시예들에서는, 데이터가 프로그램되고 있는 각 상태, 예를 들어 상태 A, B 및 C에 대해 검증 펄스가 있을 수 있다. 다른 실시예들에서는, 그 보다 더 많거나 적은 검증 펄스들이 있을 수 있다. 각 세트 내의 검증 펄스들은, 이를 테면 Vva, Vvb 및 Vvc(도 17) 또는 Vvb'(도 18a)의 진폭들을 가질 수 있다.

상기 설명한 바와 같이, 프로그래밍이 일어날 때, 예를 들어 프로그램 펄스가 인가되기 전에 그리고 인가되는 동안, 부스트 모드를 구현하기 위해 워드라인들에 인가되는 전압들이 인가된다. 한편, 이를 테면, 프로그램 펄스들 사이에서 일어나는 검증 프로세스 동안에는, 부스트 전압들이 인가되지 않는다. 대신에, 전형적으로 부스트 전압들 보다 작은 판독 전압들이 비선택 워드라인들에 인가된다. 이러한 판독 전압들은, 현재 프로그램되고 있는 저장 요소의 임계 전압이 검증 레벨과 비교되고 있을 때, NAND 내의 이전에 프로그램된 저장 요소들을 개방시키기에 충분한 진폭을 갖는다.

상기 본 발명의 상세한 설명은 예시와 설명의 목적을 위해 제공되었다. 이러 한 설명은 본 발명을 속속들이 규명한 것으로서, 또는 본 발명을 개시된 정확한 형태로 한정하는 것으로서 의도되지 않는다. 상기 교시에 비추어 많은 수정들 및 변형들이 가능하다. 설명된 실시예들은 본 발명의 사상과 실제적인 응용예를 최상으로 설명함으로써, 당업자가 다양한 실시예들에서 그리고 고려되는 특정의 용도에 적합한 다양한 변형들에 대해 본 발명을 최상으로 이용할 수 있도록 선택된 것이다. 본 발명의 범위는 첨부된 청구범위에 의해서만 규정된다.

Claims (16)

1. 비휘발성 저장소(storage)를 동작시키는 방법으로서,

   제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링을 부스팅하기 전에, 제 1 워드라인의 소스측 상의 적어도 하나의 NAND 스트링의 제 1 부스팅을 수행하는 단계와, 여기서 상기 제 2 워드라인은 상기 제 1 워드라인의 드레인측 상에 있고, 상기 제 1, 2 워드라인들을 포함하는 다수의 워드라인들은 적어도 하나의 NAND 스트링과 관련되며, 그리고 상기 적어도 하나의 NAND 스트링은 다수의 비휘발성 저장 요소들을 가지며;

   상기 제 1 부스팅 동안, 상기 제 1 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 1 비휘발성 저장 요소에 도통 상태(conducting state)를 제공하기 위해, 상기 제 1 워드라인에 전압을 인가하며, 그리고 상기 제 2 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 2 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 2 워드라인에 전압을 인가하는 단계와; 그리고

   상기 제 1 부스팅 이후, 상기 제 1 비휘발성 저장 요소에 비도통 상태(non-conducting state)를 제공하기 위해 상기 제 1 워드라인에 전압을 인가하면서, 그리고 상기 제 2 워드라인에 프로그램 전압을 인가하면서, 상기 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링의 제 2 부스팅을 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
2. 제 1 항에 있어서,

   상기 제 2 부스팅 동안, 제 1 레벨의 전압이 상기 제 2 워드라인의 드레인측 상의 상기 다수의 워드라인들 중의 워드라인들에 인가되고, 상기 제 1 워드라인에 인가되는 전압은 상기 제 1 레벨 보다 작은 제 2 레벨이며, 그리고 상기 제 2 레벨 보다 큰 레벨의 전압이 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 적어도 하나의 중간(in between) 워드라인에 인가되는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
3. 제 1 항에 있어서,

   상기 제 1 부스팅 동안, 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 상기 다수의 비휘발성 저장 요소들중 적어도 하나의 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 상기 다수의 워드라인들중 적어도 하나의 워드라인에 전압을 인가하는 단계를 더 포함하며, 이에 의해 상기 제 1, 2 비휘발성 저장 요소들 사이에 있는 상기 적어도 하나의 NAND 스트링 내의 모든 비휘발성 저장 요소에 도통 상태가 제공되는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
4. 제 1 항에 있어서,

   상기 제 1 부스팅 동안, 상기 제 2 워드라인의 드레인측 상에 있으며 상기 제 2 워드라인에 인접하는 상기 다수의 비휘발성 저장 요소들중 적어도 하나의 비 휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 2 워드라인의 드레인측 상에 있으며 상기 제 2 워드라인에 인접하는 상기 다수의 워드라인들중 적어도 하나의 워드라인에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
5. 제 1 항에 있어서,

   상기 제 1 부스팅 동안, 상기 제 2 워드라인의 드레인측 상에 있는 상기 적어도 하나의 NAND 스트링의 부스팅을 막기 위해, 상기 제 2 워드라인의 드레인측 상에 있는 상기 다수의 워드라인들의 워드라인들의 세트에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
6. 제 1 항에 있어서,

   상기 제 1 부스팅 동안, 상기 제 2 워드라인의 드레인측 상에 있는 상기 다수의 비휘발성 저장 요소들중 적어도 제 3 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 2 워드라인의 드레인측 상에 있는 상기 다수의 워드라인들중 적어도 하나의 워드라인에 전압을 인가하고, 그리고 상기 적어도 제 3 비휘발성 저장 요소의 드레인측 상의 상기 적어도 하나의 NAND 스트링의 부스팅을 피하기 위해, 상기 적어도 제 3 비휘발성 저장 요소의 드레인측 상에 있는 상기 다수의 워드라인들의 워드라인들의 세트에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
7. 제 1 항에 있어서,

   상기 제 2 부스팅 동안, 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 상기 적어도 하나의 NAND 스트링을 부스트시키기 위해, 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 상기 다수의 워드라인들중 적어도 하나의 워드라인에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
8. 제 1 항에 있어서, 상기 제 2 부스팅 동안,

   부가적인 비휘발성 저장 요소에 비도통 상태를 제공하기 위해 부가적인 워드라인에 전압을 인가하는 단계와, 여기서 상기 부가적인 워드라인은 상기 제 2 워드라인의 드레인측 상에 있고, 상기 제 2 부스팅은 상기 제 2 워드라인과 상기 부가적인 워드라인 사이에 있는 상기 적어도 하나의 NAND 스트링의 일부 위에서 수행되며; 그리고

   상기 부가적인 워드라인의 드레인측 상의 상기 적어도 하나의 NAND 스트링의 제 3 부스팅을 수행하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소를 동작시키는 방법.
9. 비휘발성 저장 시스템으로서,

   다수의 비휘발성 저장 요소들을 갖는 적어도 하나의 NAND 스트링과;

   상기 적어도 하나의 NAND 스트링과 통신하는 다수의 워드라인들과; 그리고

   상기 다수의 워드라인들과 통신하는 하나 이상의 제어 회로들을 포함하며,

   여기서, 상기 하나 이상의 제어 회로들은,

   (a) 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링을 부스팅하기 전에, 제 1 워드라인의 소스측 상의 적어도 하나의 NAND 스트링의 제 1 부스팅을 수행하고, 여기서 상기 제 2 워드라인은 상기 제 1 워드라인의 드레인측 상에 있으며,

   (b) 상기 제 1 부스팅 동안, 상기 제 1 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 1 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 1 워드라인에 전압을 인가하며, 그리고 상기 제 2 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 2 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 2 워드라인에 전압을 인가하며, 그리고

   (c) 상기 제 1 부스팅 이후, 상기 제 1 비휘발성 저장 요소에 비도통 상태를 제공하기 위해 상기 제 1 워드라인에 전압을 인가하면서, 그리고 상기 제 2 워드라인에 프로그램 전압을 인가하면서, 상기 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링의 제 2 부스팅을 수행하는 것을 특징으로 하는 비휘발성 저장 시스템.
10. 제 9 항에 있어서,

    상기 제 2 부스팅 동안, 제 1 레벨의 전압이 상기 제 2 워드라인의 드레인측 상의 상기 다수의 워드라인들 중의 워드라인들에 인가되고, 상기 제 1 워드라인에 인가되는 전압은 상기 제 1 레벨 보다 작은 제 2 레벨이며, 그리고 상기 제 2 레벨 보다 큰 레벨의 전압이 상기 제 1 워드라인과 상기 제 2 워드라인 사이에 있는 적어도 하나의 중간 워드라인에 인가되는 것을 특징으로 하는 비휘발성 저장 시스템.
11. 제 9 항에 있어서,

    상기 제 1 부스팅 동안, 상기 하나 이상의 제어 회로들은, 상기 제 2 워드라인의 드레인측 상에 있는 적어도 하나의 NAND 스트링의 부스팅을 피하기 위해, 상기 제 2 워드라인의 드레인측 상에 있는 상기 다수의 워드라인들의 워드라인들의 세트에 전압을 인가하는 것을 특징으로 하는 비휘발성 저장 시스템.
12. 제 9 항에 있어서,

    상기 제 2 비휘발성 저장 요소에 도통 상태를 제공하기 위해 상기 제 2 워드라인에 인가되는 전압은 제 1 레벨을 가지며; 그리고

    상기 하나 이상의 제어 회로들은 상기 제 1 워드라인의 소스측 상에 있는 상기 다수의 워드라인들의 워드라인들의 세트에 상기 제 1 레벨 보다 큰 제 2 레벨의 전압을 인가함으로써, 상기 제 1 부스팅을 수행하는 것을 특징으로 하는 비휘발성 저장 시스템.
13. 제 9 항에 있어서,

    상기 제 1 비휘발성 저장 요소에 도통 상태를 제공하기 위해 상기 제 1 워드라인에 인가되는 전압은 제 1 레벨을 가지며; 그리고

    상기 하나 이상의 제어 회로들은 상기 제 1 비휘발성 저장 요소의 소스측 상에 있는 상기 적어도 하나의 NAND 스트링 내의 비휘발성 저장 요소들의 세트에 상기 제 1 레벨 보다 큰 제 2 레벨의 전압을 인가함으로써, 상기 제 1 부스팅을 수행하는 것을 특징으로 하는 비휘발성 저장 시스템.
14. 제 13 항에 있어서,

    상기 하나 이상의 제어 회로들은, 상기 제 1 부스팅을 수행하면서, 상기 제 2 비휘발성 저장 요소의 드레인측 상에 있는 상기 다수의 비휘발성 저장 요소들의 비휘발성 저장 요소들의 세트에 상기 제 1 레벨 보다 작은 제 3 레벨의 전압을 인가하는 것을 특징으로 하는 비휘발성 저장 시스템.
15. 제 14 항에 있어서,

    상기 하나 이상의 제어 회로들은, 상기 제 2 부스팅을 수행하면서, 상기 제 2 비휘발성 저장 요소의 드레인측 상에 있는 상기 적어도 하나의 NAND 스트링 내의 비휘발성 저장 요소들의 세트에 상기 제 2 레벨의 전압을 인가하는 것을 특징으로 하는 비휘발성 저장 시스템.
16. 비휘발성 저장 시스템으로서,

    제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링을 부스팅하기 전에, 제 1 워드라인의 소스측 상의 적어도 하나의 NAND 스트링의 제 1 부스팅을 수행하는 수단과, 여기서 상기 제 2 워드라인은 상기 제 1 워드라인의 드레인측 상에 있고, 상기 제 1, 2 워드라인들을 포함하는 다수의 워드라인들은 적어도 하나의 NAND 스트링과 관련되며, 그리고 상기 적어도 하나의 NAND 스트링은 다수의 비휘발성 저장 요소들을 가지며;

    상기 제 1 부스팅 동안, 상기 제 1 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 1 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 1 워드라인에 전압을 인가하며, 그리고 상기 제 2 워드라인과 관련된 상기 다수의 비휘발성 저장 요소들중 제 2 비휘발성 저장 요소에 도통 상태를 제공하기 위해, 상기 제 2 워드라인에 전압을 인가하는 수단과; 그리고

    상기 제 1 부스팅 이후, 상기 제 1 비휘발성 저장 요소에 비도통 상태를 제공하기 위해 상기 제 1 워드라인에 전압을 인가하면서, 그리고 상기 제 2 워드라인에 프로그램 전압을 인가하면서, 상기 제 2 워드라인의 드레인측 상의 적어도 하나의 NAND 스트링의 제 2 부스팅을 수행하는 수단을 포함하는 것을 특징으로 하는 비휘발성 저장 시스템.

Images