KR101428661B1 - 검사 장치 - Google Patents

검사 장치 Download PDF

Info

Publication number
KR101428661B1
KR101428661B1 KR1020130002165A KR20130002165A KR101428661B1 KR 101428661 B1 KR101428661 B1 KR 101428661B1 KR 1020130002165 A KR1020130002165 A KR 1020130002165A KR 20130002165 A KR20130002165 A KR 20130002165A KR 101428661 B1 KR101428661 B1 KR 101428661B1
Authority
KR
South Korea
Prior art keywords
short
signal
inspection
circuit pattern
measuring unit
Prior art date
Application number
KR1020130002165A
Other languages
English (en)
Other versions
KR20140090365A (ko
Inventor
김완수
정상헌
박성철
Original Assignee
바이옵트로 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바이옵트로 주식회사 filed Critical 바이옵트로 주식회사
Priority to KR1020130002165A priority Critical patent/KR101428661B1/ko
Publication of KR20140090365A publication Critical patent/KR20140090365A/ko
Application granted granted Critical
Publication of KR101428661B1 publication Critical patent/KR101428661B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Abstract

본 발명의 검사 장치는 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 제1 단부를 서로 쇼트(short)시키는 쇼트부를 포함함으로써, 간소한 구성으로 회로 패턴의 오픈 상태를 고속으로 체크할 수 있다.

Description

검사 장치{APPARATUS FOR TESTING}
본 발명은 회로 패턴의 오픈(open) 상태 또는 쇼트(short) 상태를 검사하는 장치 및 방법에 관한 것이다.
일반적으로, 인쇄회로기판(PCB : Printed Circuit Board)은 세탁기나 텔레비전 등의 가전제품은 물론 휴대폰을 포함한 생활용품, 또는 자동차, 인공위성 등과 같이 거의 모든 장비에서 기본이 되는 필수 부품 중의 하나이다.
근래 들어, 인쇄회로기판을 구성하는 각종 전자부품의 집적도가 높아짐에 따라 그 패턴(pattern)이 상당히 미세화되어 매우 정교한 패턴의 인쇄공정이 요구되고 있으며, 그에 따른 불량률의 증가에 의해 인쇄회로기판에 대한 검사의 중요성이 부각되고 있다.
한국등록특허공보 제0796171호 공보에는 인쇄회로기판 내의 도선에 대한 통전 검사를 수행할 수 있고, 탐침 횟수를 간소화하는 프로브 검사 장치가 개시되고 있다. 그러나, 인쇄회로기판의 통전 상태를 동시에 다수의 도선에 대해 검사하는 방안은 제시되지 않고 있다.
한국등록특허공보 제0796171호
본 발명은 회로 패턴의 오픈(open) 상태 또는 쇼트(short) 상태를 검사하는 검사 장치 및 방법을 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 검사 장치는 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 제1 단부를 서로 쇼트(short)시키는 쇼트부를 포함할 수 있다.
본 발명의 검사 장치는 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 제2 단부 중 적어도 하나에 검사 신호를 인가하고, 상기 제2 단부 중 나머지로부터 출력되는 출력 신호를 감지하는 계측부를 포함할 수 있다.
본 발명의 검사 장치는 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 제1 단부에 전기적으로 연결됨으로써 복수의 상기 제1 단부를 서로 쇼트(short)시키는 쇼트부, 상기 쇼트부를 복수의 상기 제1 단부에 전기적으로 연결시키거나 상기 연결을 해제시키는 구동부 및 상기 제2 단부로부터 출력되는 출력 신호를 감지하는 계측부를 포함할 수 있다.
본 발명의 검사 장치는 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 제1 단부를 서로 쇼트(short)시키는 쇼트부를 포함하고, 상기 쇼트부는 상기 회로 패턴의 오픈(open) 검사시 복수의 상기 제1 단부를 서로 쇼트시키고, 상기 회로 패턴의 쇼트(open) 검사시 복수의 상기 제1 단부를 모두 개방시킬 수 있다.
본 발명의 검사 방법은 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 상기 제1 단부를 모두 쇼트(short)시킨 상태에서 상기 각 제2 단부로 출력되는 출력 신호와 상기 제1 단부로 입력된 검사 신호를 비교하여 상기 회로 패턴의 오픈(open) 상태를 판정할 수 있다.
본 발명의 검사 방법은 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 상기 제1 단부를 모두 오픈(open)시킨 상태에서 상기 제2 단부 중 하나로 입력된 검사 신호와 상기 제2 단부 중 나머지로 출력되는 출력 신호를 비교하여 상기 회로 패턴의 쇼트(short) 상태를 판정할 수 있다.
본 발명의 검사 장치 및 방법은 복수의 회로 패턴의 제1 단부를 서로 쇼트시키는 쇼트부를 포함하고, 계측부로 제2 단부만을 체크함으로써 간소한 구성으로 회로 패턴의 오픈 상태를 고속으로 체크할 수 있다.
본 발명의 검사 장치 및 방법은 복수의 회로 패턴의 제1 단부를 개방시킨 상태에서 계측부로 제2 단부만을 체크함으로써 간소한 구성으로 회로 패턴의 쇼트 상태를 고속으로 체크할 수 있다.
도 1은 본 발명의 검사 장치를 나타낸 개략도이다.
도 2는 회로 패턴의 오픈 상태를 검사하는 일반적인 방법을 나타낸 개략도이다.
도 3은 쇼트부에 의해 제1 단자가 서로 쇼트된 상태를 나타낸 회로도이다.
도 4는 회로 패턴의 쇼트 상태를 검사하는 일반적인 방법을 나타낸 개략도이다.
도 5는 제1 단자가 모두 오픈된 상태를 나타낸 회로도이다.
도 6은 본 발명의 검사 장치를 나타낸 사시도이다.
도 7은 본 발명의 검사 장치를 구성하는 쇼트부를 나타낸 사시도이다.
도 8은 본 발명의 검사 방법을 나타낸 흐름도이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1은 본 발명의 검사 장치를 나타낸 개략도이다. 참고로, 도 1의 점선은 신호의 흐름을 나타낼 수 있다.
도 1에 도시된 검사 장치는 제1 단부(210)와 제2 단부(220)를 양단부로 하는 회로 패턴(200)이 복수로 마련될 때, 복수의 제1 단부(210)를 서로 쇼트(short)시키는 쇼트부(110)를 포함할 수 있다.
쇼트부(110)는 신뢰성 있게 복수의 제1 단부(210)를 서로 쇼트시키기 위해 도 7과 같이 각 제1 단부(210)에 점 접촉되는 접촉 핀(111)을 포함할 수 있다. 예를 들어 접촉 핀(111)은 프로브(probe)를 포함할 수 있다.
회로 패턴(200)은 터치 센서, 각종 회로 등에 포함되는 전기가 흐르는 통로일 수 있다. 근래 고집적화의 경향에 맞춰 미세한 단면적의 복수의 회로 패턴(200)이 미세한 간격으로 PCB 등 기판, 필름 상에 배치되고 있다. 이에 따라 회로 패턴(200)의 오픈(open)과 쇼트(short)에 대한 검사 필요성이 증대되고 있다.
회로 패턴(200)은 대체로 일단부로 전기적 신호가 유입되고 타단부로 전기적 신호가 출력되는 형태를 갖는다. 회로 패턴(200)은 양단부를 가질 수 있으며, 이 중 하나의 단부를 제1 단부(210)라 칭하고 다른 하나의 단부를 제2 단부(220)라 칭하기로 한다.
제1 단부(210)와 제2 단부(220)를 갖는 회로 패턴(200)의 오픈(open) 상태는 제1 단부(210)와 제2 단부(220)의 사이의 도전선이 끊긴 상태를 의미한다. 따라서, 오픈 상태의 검사는 양단부 중 어느 한 단부로 검사 신호를 인가하고 다른 한 단부로 해당 검사 신호가 출력되는지 확인함으로써 이루어질 수 있다.
이를 위해 계측부(130)는 제1 단부(210)로 검사 신호를 인가하고, 제2 단부(220)의 출력 신호를 감지할 수 있다. 그런데 계측부(130)의 단자의 개수가 제한적이므로 이로 인해 검사 속도가 제한될 수 있다. 예를 들어 도 2와 같이 검사 대상인 회로 패턴(200)의 개수가 10개이고 계측부(130)의 단자 개수가 2개인 경우를 가정한다.
도 2는 회로 패턴(200)의 오픈 상태를 검사하는 일반적인 방법을 나타낸 개략도이다.
계측부(130)의 2개 단자 중 하나는 제1 단부(210)에 검사 신호를 인가하는데 이용되고, 다른 하나는 제2 단부(220)의 출력 신호를 감지하는데 이용된다. 따라서, 2개의 단자로 한번에 하나의 회로 패턴(200)의 오픈 상태만을 체크할 수 있으며, 이로 인해 총 10번의 검사를 수행해야 한다. 계측부(130)의 2개 단자 중 하나를 제1 단자(131)라 하고 다른 하나를 제2 단자(132)라 할 때, 제1 단자(131)가 1번째 회로 패턴(200)의 제1 단부(210)에 전기적으로 연결되면 제2 단자(132)는 1번째 회로 패턴(200)의 제2 단부(220)에 전기적으로 연결된다. 이 상태에서 해당 회로 패턴(200)의 오픈 상태의 체크가 종료되면 각 단자를 2번째 회로 패턴(200)의 각 단부에 전기적으로 연결시킨다. 이런 방식으로 10번째 회로 패턴(200)까지 진행하면 전체 회로 패턴(200)에 대한 오픈 상태의 검사가 완료된다.
이 과정을 살펴보면 제1 단자(131)와 제2 단자(132)가 회로 패턴(200)에 대해 이동되는 것을 알 수 있다. 이를 위해 검사 장치는 제2 단자(132)를 이동시키는 암(arm) 뿐만 아니라 제1 단자(131)를 이동시키는 암도 구비해야 한다.
쇼트부(110)에 의하면 도 7과 같이 제1 단부(210) 측에 계측부(130)의 제1 단자(131)를 이동시키는 암이 구비되지 않아도 무방하다.
쇼트부(110)는 복수의 제1 단부(210)를 서로 쇼트(short)시키게 되며 이 상태에서 계측부(130)는 제2 단부(220)로부터 출력되는 출력 신호를 감지할 수 있다. 계측부(130)는 제1 단부(210)로 입력된 검사 신호와 제2 단부(220)로부터 출력된 출력 신호를 비교하여 회로 패턴(200)의 이상 유무를 판정할 수 있다. 쇼트부(110)에 의해 제1 단부(210)가 서로 쇼트된 상태이므로 제1 단부(210)로 입력된 검사 신호는 쇼트부(110)에 의해 쇼트된 제1 단부(210)들에서 서로 동일하다.
제1 단부(210)로 입력된 검사 신호는 특정 제1 단부(210)로 입력된 신호이거나 쇼트부(110)를 통해 제1 단부(210)들로 입력된 신호일 수 있다.
이에 따르면 계측부(130)의 제1 단자(131)는 회로 패턴(200)의 제1 단부(210) 중 적어도 하나 또는 쇼트부(110)에 전기적으로 연결되면 충분하다. 따라서, 회로 패턴(200)의 검사 과정에서 제1 단자(131)는 한 위치에 고정될 수 있고, 이에 따라 제1 단자(131)를 이동시키는 암이 요구되지 않는다.
그 결과 간소한 구성으로 검사 장치를 구성할 수 있고, 제2 단자(132)만 이동시키면 되므로 신속한 오픈 검사가 가능하다.
한편, 도 1과 같이 계측부(130)는 제2 단부(220)에만 전기적으로 연결될 수 있다.
이에 따르면 검사 신호 인가에 이용되던 계측기의 단자를 제2 단부(220)에 추가로 연결시켜 검사할 수 있다. 예를 들어 도 2의 계측 방식은 제2 단자(132)만이 제2 단부(220)에 연결되는데, 도 1에서는 제1 단자(131)도 제2 단부(220)에 연결되므로 2배 빠른 속도로 회로 패턴(200)의 오픈 상태를 검사할 수 있다. 물론 이를 위해서 제1 단자(131) 역시 제2 단자(132)와 마찬가지로 제2 단부(220)의 출력 신호를 감지하는 용도로 전환될 수 있다.
또한, 쇼트부(110) 또는 제1 단부(210)에 검사 신호 ⓐ를 인가하는 신호부(미도시)가 마련될 수 있다. 이때의 신호부는 계측부(130)와 별개로 마련될 수 있으며, 그 결과 계측부(130)의 모든 단자가 제2 단부(220)의 출력 신호를 감지하는 용도로 이용될 수 있다. 계측부(130)에서 검사 신호 ⓐ와 출력 신호의 비교로 회로 패턴(200)의 이상 유무를 판정할 수 있도록 신호부는 계측부(130)로 검사 신호 ⓐ를 전달할 수 있다. 검사 신호가 사전에 약속된 경우라면 신호부는 계측부(130)로 검사 신호 ⓐ를 전달하지 않아도 무방하다.
도 3은 쇼트부(110)에 의해 제1 단자(131)가 서로 쇼트된 상태를 나타낸 회로도이다.
도 3을 살펴보면 서로 쇼트된 제1 단부(210)로 검사 신호 ⓐ가 인가되고 있다. 이때의 검사 신호 ⓐ는 쇼트부(110)에 의해 쇼트된 모든 제1 단부(210)에 공통으로 입력된다.
계측부(130)는 제2 단부(220)에만 연결될 수 있으며, 제2 단부(220)로부터 검사 신호 ⓐ가 출력되면, 즉, 검사 신호와 출력 신호가 동일하면 해당 제2 단부(220)를 갖는 회로 패턴(200)을 정상으로 판정할 수 있다. 계측부(130)는 제2 단부(220)로부터 검사 신호 ⓐ와 다른 출력 신호가 감지되면 해당 제2 단부(220)를 갖는 회로 패턴(200)을 오픈(open)으로 판정할 수 있다.
정리하면, 제1 단부(210)와 제2 단부(220)가 각각 m(여기서, m은 자연수이다)개 마련되는 경우, 쇼트부(110)는 m개의 제1 단부(210)를 쇼트시킬 수 있다. 즉, 쇼트부(110)는 마련된 제1 단부(210)를 모두 쇼트시킬 수 있다. 물론, 일부의 제1 단부(210)를 서로 쇼트시킬 수도 있다.
이때, 제2 단부(220)로부터 출력되는 출력 신호를 감지하는 계측부(130)는 n(여기서, 1≤n≤m이고, n은 자연수이다)개의 제2 단부(220)에 전기적으로 연결될 수 있다. 계측부(130)는 제1 단부(210)로 입력된 검사 신호 ⓐ와 다른 출력 신호가 출력된 제2 단부(220)를 갖는 회로 패턴(200)의 상태를 오픈(open)으로 판정할 수 있다.
도 3에서 계측부(130)는 1번째 제2 단부(220) 1st, 2번째 제2 단부(220) 2nd의 출력 신호를 감지한 후, 3번째 제2 단부(220) 3rd, 4번째 제2 단부(220) 4th의 출력 신호를 감지할 수 있다. 이처럼 각 검사 과정에서 각 제2 단부(220)는 중복되지 않아도 무방하다. 도 3에서 검사 신호 ⓐ가 인가된 경우 2번째 제2 단부(220) 2nd의 출력 신호가 0이므로 계측부(130)는 제2 단부(220) 2nd를 갖는 2번째 회로 패턴(200)을 오픈(open)으로 판정할 수 있다.
이상의 검사 장치에 의하면 계측부(130)의 제2 단자(132)를 움직이는 암 대신 쇼트부(110)를 이용하는 간소한 구성을 통해 회로 패턴(200)의 오픈 상태를 신속하게 판정할 수 있다. 다만 도 1 및 도 3의 3번째 회로 패턴(200)에 발생된 쇼트(short) 상태를 판정할 수 없다.
쇼트(short) 상태의 판정을 위해 계측부(130)는 복수의 제2 단부(220) 중 적어도 하나에 검사 신호를 인가하고, 제2 단부(220) 중 나머지로부터 출력되는 출력 신호를 감지할 수 있다.
이때, 계측부(130)는 제1 단부(210)가 모두 오픈된 상태에서 구동될 수 있다.
도 5는 제1 단자(131)가 모두 오픈된 상태를 나타낸 회로도이다.
제1 단부(210)와 제2 단부(220)가 m(여기서, m은 자연수이다)개 마련될 때, 계측부(130)는 n(여기서, 1≤n≤m이고, n은 자연수이다)개의 제2 단부(220)에 전기적으로 연결될 수 있다. 도 5의 구성에서 계측부(130)의 단자가 제2 단부(220)에만 연결될 수 있다.
계측부(130)는 i(여기서, 1≤i≤m이고, i는 자연수이다)번째 제2 단부(220)에 검사 신호를 인가하고, j(여기서, 1≤j≤m이고, j≠i이며, i는 자연수이다)번째 제2 단부(220)의 출력 신호가 검사 신호와 동일하면, i번째 제2 단부(220)를 갖는 회로 패턴(200)과 j번째 제2 단부(220)를 갖는 회로 패턴(200)의 상태를 쇼트(short)로 판정할 수 있다.
회로 패턴(200)의 쇼트는 서로 다른 복수의 패턴이 소망하지 않게 전기적으로 연결된 상태를 의미한다. 회로 패턴(200)의 쇼트(short)는 주로 인접한 2개의 회로 패턴(200) 간에 발생될 수 있다.
도 5에는 1번째 제2 단부(220) 1st부터 n번째 제2 단부(220) nth까지가 개시된다.
계측부(130)에서 2개의 단자가 제2 단부(220)에 전기적으로 연결되는 경우 제1 단자(131)는 i=1인 1번째 제2 단부(220) 1st에 전기적으로 연결되고, 제2 단자(132)는 j=2인 2번째 제2 단부(220) 2nd에 전기적으로 연결될 수 있다.
계측부(130)는 제1 단자(131)를 통해 1번째 제2 단부(220) 1st에 검사 신호 ⓐ를 인가할 수 있다. 계측부(130)는 제2 단자(132)를 통해 2번째 제2 단부(220) 2nd의 출력 신호를 감지하고, 검사 신호 ⓐ와 출력 신호를 비교할 수 있다. 계측부(130)는 비교 결과 양자가 동일하면 제2 단부(220) 1st를 갖는 회로 패턴(200)과 제2 단부(220) 2nd를 갖는 회로 패턴(200)이 쇼트(short)된 것으로 판정할 수 있다. 계측부(130)는 비교 결과 양자가 다르면 두 회로 패턴(200)이 정상인 것으로 판정할 수 있다. 도 5에서는 정상으로 판정될 것이다. 일반적으로 회로 패턴(200)의 쇼트 상태 검사는 도 4와 같이 1번째 회로 패턴(200)의 제1 단부(210)에 검사 신호 ⓐ를 인가하고, 2번째 회로 패턴(200)의 제2 단부(220)의 출력 신호를 감지함으로써 이루어진다. 그러나 이에 따르면 감지부의 제1 단자(131)와 제2 단자(132)를 각각 움직이는 총 2개의 암(arm)이 요구된다. 그러나, 본 실시예에 따르면 제1 단자(131)와 제2 단자(132)가 제2 단자(132) 측에만 배치되므로 하나의 암만 마련되면 충분하다.
다음, 계측부(130)의 제1 단자(131)는 i=2인 2번째 제2 단부(220) 2nd에 전기적으로 연결되고, 제2 단자(132)는 j=3인 3번째 제2 단부(220) 3rd에 전기적으로 연결될 수 있다. 회로 패턴(200)의 오픈(open) 검사시에는 제2 단부(220) 1st와 제2 단부(220) 2nd를 검사한 후 제2 단부(220) 3rd와 제2 단부(220) 4th를 검사해도 무방하지만 쇼트(short) 검사시에는 이와 같이 검사하면 제2 단부(220) 2nd와 제2 단부(220) 3rd의 쇼트(short) 상태를 확인할 수 없다. 이를 방지하기 위해 i는 점진적으로 증가하거나 점진적으로 감소할 수 있다. 앞에서는 i가 점진적으로 증가되는 경우를 설명하고 있으나, i가 nth부터 시작할 경우 i는 점진적으로 감소될 수 있다. j=i+1로 하거나 j=i-1로 하면 특정 회로 패턴(200) 및 이에 인접한 회로 패턴(200)을 신뢰성 있게 선택할 수 있다.
제2 단부(220) 2nd에 검사 신호 ⓐ를 인가하고, 제2 단부(220) 3rd의 출력 신호를 감지한 계측부(130)는 양 신호가 다르므로 해당 회로 패턴(200)을 정상으로 판정할 수 있다.
다음, 계측부(130)의 제1 단자(131)는 i=3인 3번째 제2 단부(220) 3rd에 전기적으로 연결되고, 제2 단자(132)는 j=4인 4번째 제2 단부(220) 4th에 전기적으로 연결될 수 있다. 도 5에서 3번째 회로 패턴(200)과 4번째 회로 패턴(200)의 쇼트로 인하여, 제2 단부(220) 3rd에 입력된 검사 신호 ⓐ가 제2 단부(220) 4th에서 감지된다. 이 경우 계측부(130)는 3번째 회로 패턴(200)과 4번째 회로 패턴(200)이 쇼트된 것으로 판정할 수 있다.
이상의 도 3과 도 5와 같이 계측부(130)는 2번째 회로 패턴(200)이 오픈되고, 3번째 회로 패턴(200)과 4번째 회로 패턴(200)이 쇼트된 것으로 판정할 수 있다. 이와 같이 계측부(130)에서 오픈 또는 쇼트로 판정된 회로 패턴(200)이 마련된 기판은 이후 공정에서 폐기 처분될 수 있다. 경우에 따라 해당 기판은 후속 공정에서 오픈 상태 또는 쇼트 상태가 수정될 수 있다.
한편, 이상의 회로 패턴(200)의 오픈 상태를 검사하는 검사 장치와 회로 패턴(200)의 쇼트 상태를 검사하는 검사 장치는 하나로 구성될 수 있다.
도 6은 본 발명의 검사 장치를 나타낸 사시도이고, 도 7은 본 발명의 검사 장치를 구성하는 쇼트부(110)를 나타낸 사시도이다.
도 6을 참조하면, 본 발명의 검사 장치는 쇼트부(110), 구동부(150) 및 계측부(130)를 포함할 수 있다.
쇼트부(110)는 제1 단부(210)와 제2 단부(220)를 양단부로 하는 회로 패턴(200)이 복수로 마련될 때, 복수의 제1 단부(210)에 전기적으로 연결됨으로써 복수의 제1 단부(210)를 서로 쇼트(short)시킬 수 있다. 도 6에는 쇼트부(110)가 커버로 덮여 있는 상태가 개시되고, 도 7에는 커버가 배제된 상태의 쇼트부(110)가 개시된다.
구동부(150)는 쇼트부(110)를 복수의 제1 단부(210)에 전기적으로 연결시키거나 연결을 해제시킬 수 있다.
구동부(150)는 쇼트부(110)의 구성에 따라 동작 방식이 달라질 수 있다. 예를 들어 쇼트부(110) 자체가가 전기적으로 쇼트된 구성을 갖는 경우 구동부(150)는 쇼트부(110)를 제1 단부(210) 방향으로 이동시켜 제1 단부(210)에 접촉시키거나, 쇼트부(110)를 제1 단부(210)로부터 멀어지는 방향으로 이동시켜 제1 단부(210)의 접촉을 해제시킬 수 있다. 다른 예로 쇼트부(110)에서 각 제1 단부(210)에 접촉되는 접촉 핀(111) 사이에 스위치가 마련될 때, 구동부(150)는 해당 스위치를 오픈시키거나 클로즈시킬 수 있다.
구동부(150)는 복수의 제1 단부(210)에 쇼트부(110)를 전기적으로 연결시킬 수 있다. 이때, 계측부(130)는 제1 단부(210)로 입력된 검사 신호와 다른 출력 신호를 출력하는 제2 단부(220)를 감지하고, 감지된 제2 단부(220)를 갖는 회로 패턴(200)을 오픈(open)으로 판정할 수 있다.
구동부(150)는 모든 제1 단부(210)와 쇼트부(110)를 전기적으로 단절시킬 수 있다. 이때, 계측부(130)는 제2 단부(220) 중 하나로 검사 신호를 인가하고, 제2 단부(220) 중 나머지로부터 출력되는 출력 신호를 감지하며, 검사 신호와 동일한 출력 신호를 출력하는 제2 단부(220)를 갖는 회로 패턴(200)과 검사 신호가 인가된 회로 패턴(200)의 상태를 쇼트로 판정할 수 있다.
xyz 공간에서 회로 패턴(200)이 마련된 기판(300)이 xy 평면에 배치되고, 복수의 제1 단부(210)가 동일한 y1값을 갖는 경우, 구동부(150)는 y축 방향을 따라 쇼트부(110)를 이동시키는 제1 이동부(151) 및 z축 방향을 따라 쇼트부(110)를 이동시키는 제2 이동부(153)를 포함할 수 있다. 다시 말해, 구동부(150)는 y축 자유도와 z축 자유도를 가질 수 있다.
xy 평면에 기판(300)을 신뢰성 있게 배치하기 위해 검사 장치는 기판(300)을 흡착하는 흡착부(180)를 포함할 수 있다.
구동부(150)는 제1 이동부(151)를 통해 쇼트부(110)를 y1 위치로 이동시킨 후 제2 이동부(153)를 이용해 쇼트부(110)를 하강시켜 제1 단부(210)에 쇼트부(110)를 전기적으로 연결시킬 수 있다.
구동부(150)는 제2 이동부(153)를 이용해 쇼트부(110)를 상승시켜 제1 단부(210)와 쇼트부(110)의 전기적 연결을 해제시킬 수 있다.
이때, 회로 패턴(200)의 제1 단부(210)가 y1에 정렬되도록 할 필요가 있다. 이를 위해 기판(300)에는 얼라인 마크(310)가 형성될 수 있으며, 검사 장치는 얼라인 마크(310)를 확인하는 카메라(170)를 포함할 수 있다. 카메라(170)는 계측부(130)의 단자 주변에 마련되고, 계측부(130)의 단자와 함께 이동될 수 있다.
계측부(130)는 단자용 암(190)의 의해 이동될 수 있다. 단자용 암(190)은 제2 단부(220) 측 방향에 위치하며 x축 자유도, y축 자유도 및 z축 자유도를 가질 수 있다. 본 발명의 검사 장치에 의하면 계측부(130)의 단자가 모두 제2 단부(220) 측에 위치할 수 있으므로 하나의 단자용 암(190)에 계측부(130)의 모든 단자가 마련될 수 있다. 일반적인 검사 장치에 의하면 구동부(150)의 위치에 또 하나의 단자용 암(190)이 마련되어야 하므로 구성이 복잡해지고, 전력 소모가 증가하게 되나, 본 발명에 따르면 이러한 문제가 없다.
정리하면, 쇼트부(110)는 회로 패턴(200)의 오픈(open) 검사시 복수의 제1 단부(210)를 서로 쇼트시키고, 회로 패턴(200)의 쇼트(open) 검사시 복수의 제1 단부(210)를 모두 개방시킬 수 있다.
도 8은 본 발명의 검사 방법을 나타낸 흐름도이다.
도 8에 도시된 검사 방법은 앞에서 살펴본 검사 장치의 동작으로 설명될 수 있다.
본 발명의 검사 방법에 의하면 제1 단부(210)와 제2 단부(220)를 양단부로 하는 회로 패턴(200)이 복수로 마련될 때, 제1 단부(210)를 모두 쇼트(short)시킨 상태에서 각 제2 단부(220)로 출력되는 출력 신호와 제1 단부(210)로 입력된 검사 신호를 비교하여 회로 패턴(200)의 오픈(open) 상태를 판정할 수 있다.
본 발명의 다른 검사 방법에 의하면 제1 단부(210)와 제2 단부(220)를 양단부로 하는 회로 패턴(200)이 복수로 마련될 때, 제1 단부(210)를 모두 오픈(open)시킨 상태에서 제2 단부(220) 중 하나로 입력된 검사 신호와 제2 단부(220) 중 나머지로 출력되는 출력 신호를 비교하여 회로 패턴(200)의 쇼트(short) 상태를 판정할 수 있다.
구체적으로, 먼저 오픈 검사를 먼저 수행할지 쇼트 검사를 먼저 수행할지 결정한다(S 510). 어떤 검사를 먼저 수행해도 상관없다.
오픈 검사시 제1 단부(210)를 쇼트시키고, 제1 단부(210)로 검사 신호를 인가한다(S 520). 제1 단부(210) 간의 쇼트는 쇼트부(110)에 의해 이루어질 수 있다. 필요에 따라 쇼트부(110)를 자동으로 구동시키는 구동부(150)가 검사 장치에 부가될 수 있다. 검사 신호의 인가는 신호부에 의할 수 있다.
제2 단부(220)의 출력 신호를 감지한다(S 530). 계측부(130)에서 이루어지는 동작으로 계측부(130)는 감지된 출력 신호와 검사 신호를 비교하고(S 540), 출력 신호와 검사 신호가 서로 다르면 해당 회로 패턴(200)을 오픈으로 판정할 수 있다(S 550). 출력 신호와 검사 신호가 동일하면 해당 회로 패턴(200)을 정상으로 판정할 수 있다(s 560).
쇼트 검사시 제1 단부(210)를 개방시키고, 제2 단부(220) 중 적어도 하나로 검사 신호를 인가한다(S 570). 제1 단부(210)의 개방은 쇼트부(110)에 의해 이루어질 수 있다. 이때의 검사 신호는 계측부(130)에서 인가될 수 있다. 왜냐하면 회로 패턴(200)의 각 단부에 연결되는 요소가 계측부(130)로 한정되기 때문이다.
계측부(130)는 검사 신호가 인가되지 않은 제2 단부(220)의 출력 신호를 감지한다(S 580). 이후 검사 신호와 출력 신호를 비교하고(S 590). 계측부(130)는 양자가 같으면 해당 회로 패턴(200)을 쇼트로 판정하고(S 600), 양자가 다르면 정상으로 판정할 수 있다(S 560).
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
110...쇼트부 111...접촉 핀
130...계측부 131...제1 단자
132...제2 단자 150...구동부
151...제1 이동부 153...제2 이동부
170...카메라 180...흡착부
190...단자용 암 200...회로 패턴
210...제1 단부 220...제2 단부
300...기판 310...얼라인 마크

Claims (20)

  1. 제1 단부와 제2 단부를 양단부로 하는 회로 패턴이 복수로 마련될 때, 복수의 상기 각 제1 단부를 서로 쇼트(short)시키는 쇼트부; 및
    상기 각 제1 단부로 입력된 검사 신호와 상기 각 제2 단부로부터 출력된 출력 신호를 이용하여 상기 각 회로 패턴의 이상 유무를 판정하는 계측부;를 포함하고,
    상기 쇼트부에 의해 상기 각 제1 단부에는 상기 검사 신호가 동일하게 인가되며,
    상기 제1 단부와 상기 제2 단부는 각각 m(여기서, m은 2 이상의 자연수이다)개 마련되고,
    상기 쇼트부는 m개의 상기 제1 단부를 쇼트시키고,
    상기 제2 단부로부터 출력되는 출력 신호를 감지하는 계측부에는 n(여기서, 2≤n≤m이고, n은 자연수이다)개의 상기 제2 단부가 전기적으로 각각 연결되며,
    상기 계측부는 상기 제1 단부로 입력된 검사 신호와 다른 출력 신호가 출력된 제2 단부를 갖는 상기 회로 패턴의 상태를 오픈(open)으로 판정하는 검사 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 쇼트부에 상기 검사 신호를 인가하는 신호부;를 포함하고,
    상기 신호부와 상기 계측부는 서로 별개로 마련되는 검사 장치.
  6. 제5항에 있어서,
    상기 신호부는 상기 계측부로 상기 검사 신호를 전달하고,
    상기 계측부는 상기 검사 신호와 상기 출력 신호를 비교하여 상기 회로 패턴의 이상 유무를 판정하는 검사 장치.
  7. 제1항에 있어서,
    상기 쇼트부는 상기 제1 단부에 점 접촉되는 접촉 핀을 포함하는 검사 장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 쇼트부를 복수의 상기 제1 단부에 전기적으로 연결시키거나 상기 연결을 해제시키는 구동부;를 포함하고,
    상기 구동부는 모든 상기 제1 단부와 상기 쇼트부를 전기적으로 단절시키고,
    상기 계측부는 상기 제2 단부 중 하나로 검사 신호를 인가하고, 상기 제2 단부 중 나머지로부터 출력되는 상기 출력 신호를 감지하며, 상기 검사 신호와 동일한 출력 신호를 출력하는 제2 단부를 갖는 상기 회로 패턴과 상기 검사 신호가 인가된 상기 회로 패턴의 상태를 쇼트로 판정하는 검사 장치.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 제1 단부와 상기 제2 단부는 m(여기서, m은 자연수이다)개 마련되고,
    상기 계측부는 i(여기서, 1≤i≤m이고, i는 자연수이다)번째 제2 단부에 상기 검사 신호를 인가하고, j(여기서, 1≤j≤m이고, j≠i이며, i는 자연수이다)번째 제2 단부의 출력 신호가 상기 검사 신호와 동일하면, 상기 i번째 제2 단부를 갖는 상기 회로 패턴과 상기 j번째 제2 단부를 갖는 상기 회로 패턴의 상태를 쇼트(short)로 판정하는 검사 장치.
  13. 제12항에 있어서,
    상기 i는 점진적으로 증가하거나 점진적으로 감소하는 검사 장치.
  14. 제12항에 있어서,
    j=i+1이거나 j=i-1인 검사 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130002165A 2013-01-08 2013-01-08 검사 장치 KR101428661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130002165A KR101428661B1 (ko) 2013-01-08 2013-01-08 검사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130002165A KR101428661B1 (ko) 2013-01-08 2013-01-08 검사 장치

Publications (2)

Publication Number Publication Date
KR20140090365A KR20140090365A (ko) 2014-07-17
KR101428661B1 true KR101428661B1 (ko) 2014-08-14

Family

ID=51738001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002165A KR101428661B1 (ko) 2013-01-08 2013-01-08 검사 장치

Country Status (1)

Country Link
KR (1) KR101428661B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007674A (ko) * 2001-06-11 2004-01-24 오에이치티 가부시끼가이샤 회로 패턴 검사 장치 및 회로 패턴 검사 방법 및 기록 매체
KR20070109434A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007674A (ko) * 2001-06-11 2004-01-24 오에이치티 가부시끼가이샤 회로 패턴 검사 장치 및 회로 패턴 검사 방법 및 기록 매체
KR20070109434A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템

Also Published As

Publication number Publication date
KR20140090365A (ko) 2014-07-17

Similar Documents

Publication Publication Date Title
KR100796171B1 (ko) 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법
JP4571076B2 (ja) 半導体装置の検査装置
US6353327B2 (en) Circuit board misalignment detection apparatus and method
JP2016090495A (ja) 耐電圧試験装置、絶縁抵抗試験装置、及び接続状態確認回路
US10247772B2 (en) Position calibration method, test circuit board, sample panel and position calibration apparatus
JP6570354B2 (ja) 回路基板検査装置およびコンタクトチェック方法
KR101428661B1 (ko) 검사 장치
JP2010185863A (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
JP6618826B2 (ja) 回路基板検査装置
JP4411064B2 (ja) バイパスコンデンサの実装・非実装検査方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
CN109073695A (zh) 基板的配线路径的检查方法及检查系统
KR100795691B1 (ko) Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법
KR20210049257A (ko) 인쇄회로기판의 검사장치 및 그 제어방법
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
CN111025130B (zh) 一种用于多层互联fpc的smt检测方法
JP2002131365A (ja) 検査方法及び検査装置
JPH04355378A (ja) コンタクトプローブ接触確認法
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
JP2007333492A (ja) 電気的接触状態の検査方法および装置
JPH04315068A (ja) プリント回路板の検査装置
US20080088318A1 (en) Method to test transparent-to-test capacitors
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
KR200370954Y1 (ko) 엘씨디 보드 검사장치
JP4982543B2 (ja) 多層基板のスルーホール断線検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 6