KR101421701B1 - 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 - Google Patents

연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101421701B1
KR101421701B1 KR1020120108016A KR20120108016A KR101421701B1 KR 101421701 B1 KR101421701 B1 KR 101421701B1 KR 1020120108016 A KR1020120108016 A KR 1020120108016A KR 20120108016 A KR20120108016 A KR 20120108016A KR 101421701 B1 KR101421701 B1 KR 101421701B1
Authority
KR
South Korea
Prior art keywords
copper
layer
tie coat
coat layer
polymer film
Prior art date
Application number
KR1020120108016A
Other languages
English (en)
Other versions
KR20140041084A (ko
Inventor
방성환
김경각
최성훈
정호영
김태현
오원근
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020120108016A priority Critical patent/KR101421701B1/ko
Publication of KR20140041084A publication Critical patent/KR20140041084A/ko
Application granted granted Critical
Publication of KR101421701B1 publication Critical patent/KR101421701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/16—Layered products comprising a layer of synthetic resin specially treated, e.g. irradiated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/14—Corona, ionisation, electrical discharge, plasma treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 에칭성, 박리강도, 컬 특성 등의 물성이 우수한 연성회로 동박 적층판을 제공하는 데 그 목적이 있다.
본 발명에 따른 연성회로 동박 적층판은, 폴리머 필름, 상기 폴리머 필름의 적어도 일 면에 형성되는 타이코트(tiecoat) 층 및 상기 타이코트 층에 형성되는 구리(Cu) 층을 포함하는 연성회로 동장 적층판으로서, 상기 타이코트 층은 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어진다.

Description

연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법{Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same}
본 발명은 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법에 관한 것으로서, 구체적으로는 에칭성, 고온 박리강도, 상온 박리강도 등이 우수한 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법에 관한 것이다.
인쇄 회로기판(PCB; Printed circuit board)은 각종 부품을 접속할 전기 배선을 회로 설계에 따라 배선 도형으로 표현한 것으로 각종 부품을 연결하거나 지지해주는 역할을 한다. 특히, 노트북 컴퓨터, 휴대폰, PDA, 소형 비디오 카메라 및 전자수첩 등의 전자기기의 발달에 따라 인쇄 회로기판의 수요가 증대되었다. 나아가 상기의 전자기기들은 휴대성이 강조되면서 점점 소형화 및 경량화 되어가는 추세이다. 따라서 인쇄 회로기판은 더욱 집적화, 소형화, 경량화 되고 있다.
상기 인쇄 회로기판은 그 물리적 특성에 따라 리지드(rigid) 인쇄 회로기판, 연성(flexible) 인쇄 회로기판, 이 두 가지가 결합된 리지드-플렉서블 인쇄 회로기판 및 리지드-플렉서블 인쇄 회로기판과 유사한 멀티-플렉서블 인쇄 회로기판으로 나뉜다. 특히, 연성 인쇄 회로기판의 원자재인 연성회로 동박 적층판(FCCL; flexible circuit clad laminate)은 휴대폰, 디지털캠코더, 노트북, LCD 모니터 등 디지털 가전제품에 사용되는 것으로서 굴곡성이 크고 경박단소화에 유리한 특성 때문에 최근 수요가 급속히 증가하고 있다.
연성회로 동장 적층판은 폴리머 필름층과 금속 전도층을 적층한 것으로 가요성을 갖는 것이 특징이다. 연성회로 동장 적측판은 특히 유연성이나 굴곡성이 요구되는 전자기기 또는 전자기기의 소재 부분에 이용되며, 전자기기의 소형화, 경량화에 공헌하고 있다.
이와 같은 기술과 관련된 종래의 연성회로 동박 적층판은 크게 동박에 폴리이미드계 수지를 도포하는 방식과 폴리머 필름 위에 구리를 증착하는 방식으로 나뉘어진다. 특히 구리 증착 방식은 매우 얇은 두께의 구리막 형성이 가능하다.
증착 방식의 연성회로 동박 적층판은 폴리머 필름 위에 스퍼터링(sputtering) 방식으로 타이코트(tiecoat)층을 형성한 후, 이를 구리 전해 도금조를 통해 연속적으로 통과시키면서 구리를 전해 도금하여 제조한다.
상기 제작된 연성회로 동박 적층판은 회로 형성 후 회로상에 반도체 칩이나 전기 소자 등이 실장되어 사용되며, 드라이버 IC(Driver IC)의 소형화, 다핀화, 협 피치(pitch)화가 급속히 진행되고 있는 상황이다. 따라서, 에칭성, 박리강도, 컬(curl) 특성 등의 물성이 우수한 연성회로 동박 적층판이 요구되는 실정이다.
그러나, 타이코트 층으로서 NiCr 합금, NiMoV 합금 또는 NiMoTi 합금 등을 주로 사용하는 기존의 연성회로 동박 적층판은 이러한 요구를 충족시키지 못하는 문제점이 있다.
본 발명은 상술한 종래기술을 고려하여 창안된 것으로서, 에칭성, 고온 박리강도, 상온 박리강도 등이 우수한 연성회로 동장 적층판을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 동장 적층판은, 폴리머 필름, 상기 폴리머 필름의 적어도 일 면에 형성되는 타이코트(tiecoat) 층 및 상기 타이코트 층에 형성되는 구리(Cu) 층을 포함하는 연성회로 동장 적층판에 있어서, 상기 타이코트 층은 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어진다.
상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역은 2.5at% 이하의 산소 함유량을 가질 수 있다.
상기 타이코트 층의 부식전류밀도는 0.6mA/cm2 이상일 수 있다.
상기 타이코트 층의 두께는 5nm 내지 35nm 일 수 있다.
상기 폴리머 필름은 열경화성 수지, 열가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들 중 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어질 수 있다.
상기 폴리머 필름은 폴리이미드 수지일 수 있다.
상기 구리 층은, 상기 타이코트 층에 형성되는 구리 시드 층; 및 상기 구리 시드 층에 형성되는 구리 피막 층을 포함할 수 있다.
상기 구리 시드 층의 두께는 20nm 내지 100nm 일 수 있다.
상기 구리 피막 층의 두께는 5㎛ 내지 15㎛ 일 수 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성 회로 기판은, 상기 연성회로 동장 적층판의 구리 층에 형성된 배선 패턴을 구비한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 동장 적층판의 제조 방법은, (a) 폴리머 필름을 준비하는 단계; (b) 상기 폴리머 필름의 적어도 일 면에 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지는 타이코트 층을 형성하는 단계; 및 (c) 상기 타이코트 층에 구리 층을 형성하는 단계; 를 포함한다.
상기 (a)단계는, 상기 폴리머 필름을 플라즈마 처리함으로써 표면의 오염 물질의 제거와 표면의 개질을 실시하는 단계를 포함할 수 있다.
상기 (b)단계는, 상기 폴리머 필름에 타이코트 층을 스퍼터링(sputtering)법을 사용하여 형성하는 단계일 수 있다.
상기 (b)단계는, 상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역이 2.5at% 이하의 산소 함유량을 갖도록 하는 단계일 수 있다.
상기 (c)단계는, 상기 타이코트 층에 구리 시드 층을 형성한 후 상기 구리 시드 층에 구리 피막 층을 형성하는 단계일 수 있다.
상기 구리 시드 층의 형성은 스퍼터링법에 의하며, 상기 구리 피막 층의 형성은 전해 도금법에 의할 수 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 기판의 제조 방법은, 상기 연성회로 동장 적층판의 제조 단계; 및 상기 연성회로 동장 적층판의 구리 층에 배선 패턴을 형성하는 단계를 포함한다.
본 발명에 따르면, 폴리머 필름 상에 형성되는 타이코트층을 이루는 합금이 니켈(Ni), 몰리브덴(Mo) 및 철(Fe)을 포함하도록 하며, 합금에 포함되는 금속의 함량비, 타이코트 층에 존재하는 산소의 함유량 등을 조절함으로써 연성회로 동박 적층판의 물성을 향상시키는 효과를 얻는다.
본 명세서에 첨부되는 다음의 도면은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 본 발명에 따른 연성회로 동박 적층판의 단면도이다.
도 2는 본 발명에 따른 연성회로 동박 적층판의 제조 방법을 나타내는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정하여 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1 및 도 2를 참조하여 본 발명에 따른 연성회로 동박 적층판 및 그 제조 방법을 설명하기로 한다.
도 1은 본 발명에 따른 연성회로 동박 적층판의 단면도이고, 도 2는 본 발명에 따른 연성회로 동박 적층판의 제조 방법을 나타내는 순서도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 연성회로 동박 적층판은 폴리머 필름(1), 타이코트 층(2) 및 구리 층(3)이 순차적으로 적층되어 이루어진다.
상기 폴리머 필름(1)은 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름이다. 상기 폴리머 필름(1)은 필러(filler)(또는 필러 없이), 직조 유리(woven glass), 비 직조 유리(non woven glass) 및/또는 다른 섬유재료로 만들어질 수 있다.
상기 열 경화성 수지로는 페놀 수지, 페놀알데하이드 수지, 푸란 수지, 아미노플라스트 수지, 알키드 수지, 알릴 수지, 에폭시 수지, 에폭시 프리프레그(prepreg), 폴리우레탄 수지, 열 경화성 폴리에스테르 수지, 실리콘 수지 등이 사용될 수 있다. 상기 열 가소성 수지로는 폴리에틸렌, 폴리프로필렌, 에틸렌/비닐 공중합체, 에틸렌 아크릴산 공중합체 등이 사용될 수 있다. 상기 폴리에스테르 수지로는 2가 지방족과 방향족 카르복실산과 디올 또는 트리올로 제조된 것들이 사용될 수 있다. 상기 폴리이미드 수지는 특히 유용한데, 이것은 4가 산 2 무수물(tetrabasic acid dianhydride)을 방향족 디아민과 접촉시켜 폴리아믹산을 산출한 후 이것이 열 또는 촉매에 의해 고분자 중량 선형 폴리이미드로 변화하는 반응을 통해서 얻을 수 있다. 상기 축중합체로는 폴리아미드, 폴리에테르 이미드, 폴리술폰, 폴리에테르술폰, 폴리벤즈아졸, 방향족 폴리술폰 등이 사용될 수 있다. 상기 폴리머 필름(1)은 타이코트 층(2)을 증착시키기 전에 전처리 공정을 거치게 된다. 즉, 상기 폴리머 필름(1)은 표면의 오염 물질을 제거하고 표면을 개질하기 위해 타이코트 층(2)의 형성에 앞서 플라즈마 처리 된다.
상기 타이코트 층(2)은 폴리머 필름(1)의 양 면 중 적어도 일 면에 형성되는 것으로서, 몰리브덴(Mo), 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어진다. 상기 타이코트 층(2)은 폴리머 필름(1)에 건식 도금법의 일종인 스퍼터링(sputtering)법에 의해 증착될 수 있으며, 대략 5nm 내지 35nm 의 두께로 형성되는 것이 바람직하다. 상기 타이코트 층(2)의 두께가 5nm 미만인 경우에는 배선 패턴 형성을 위한 에칭 시에 박리 강도 저하의 염려가 있으며, 35nm를 초과하는 경우에는 에칭 공정이 용이하지 않게 되는 문제점이 있다.
상기 합금을 이루는 몰리브덴의 함량은 합금의 전체 중량 대비 대략 10.0wt% 내지 70.0wt% 인 것이 바람직하다. 상기 몰리브덴의 함량이 10.0wt% 미만인 경우에는 에칭성이 떨어지는 문제점, 즉 부식전류 밀도값이 지나치게 낮게 측정(0.6mA/cm2 미만)되는 문제점이 있다. 상기 부식전류 밀도가 0.6mA/cm2 미만으로 측정되는 경우 에칭 시에 잔사가 남으므로 이온 마이그레이션(ion-migration) 발생으로 인해 배선간 단락의 문제가 발생할 수 있다. 반대로, 상기 몰리브덴의 함량이 70.0t% 를 초과하는 경우에는 타이코트 층(2)의 가공성이 떨어지는 현상이 발생될 수 있다. 여기서, 상기 타이코트 층(2)의 가공성이 떨어진다는 것은 취성이 강해진다는 것을 의미하는 것이다. 따라서, 가공성이 떨어지는 경우, 스퍼터링 시에 타겟이 깨지는 현상이 발생될 수 있다.
상기 합금 내에 존재하는 철의 함량은 대략 0.5wt% 내지 20.0wt% 인 것이 바람직하다. 상기 철의 함량이 0.5wt% 미만인 경우에는 연성회로 동장 적층판의 상온 박리강도가 지나치게 약해지는 문제점이 있다. 반대로, 상기 철의 함량이 20.0wt%를 초과하는 경우에는 고온 박리강도가 지나치게 약해지는 문제점이 있다. 상기 박리 강도가 일정 수치 미만(고온: 0.4kgf/cm 미만, 상온: 0.6kgf/cm 미만)으로 떨어지는 경우에는 협피치화가 적용된 연성회로 동장 적층판에 있어서, 외부 온도 변화에 따른 박리 현상(폴리머 필름-타이코트 사이의)이 발생될 수 있다.
따라서, 에칭성, 상온 및 고온에서의 박리강도 특성 및 가공성 등이 우수한 연성회로 동장 적층판을 얻기 위해서는 타이코트 층(2)을 이루는 합금에 함유된 몰리브덴의 함량 범위를 10.0wt% 내지 70.0wt% 로 제한하고, 철의 함량 범위를 0.5wt% 내지 20.0wt% 로 제한하는 것이 바람직하다.
한편, 상기 타이코트 층(2)의 형성을 위한 스퍼터링 공정 시에 챔버의 진공도를 조절함으로써 타이코트 층(2)이 갖는 산소 함유량을 조절할 수 있는데, 타이 코트 층(2)에 있어서 폴리머 필름(1)과 접하는 계면 영역에서의 산소 함유량은 2.5at% 이하로 제한되는 것이 바람직하다. 이는, 상기 타이코트 층(2)의 계면 영역에서의 산소 함유량이 2.5at%를 초과하는 경우에는 특히 고온 박리강도 특성이 떨어지는 현상(0.4kgf/cm 미만으로)이 발생되기 때문이다. 한편, 상기 계면 영역에서의 산소 함유량이 0at%에 근접할 수록 고온 박리강도 특성은 더욱 향상될 수 있다.
상기 구리 층(3)은 타이코트 층(2)의 상부에 형성되는 것으로서 구리 시드 층(3a) 및 구리 피막 층(3b)을 포함한다. 상기 구리 시드 층(3a)은 타이코트 층(2)에 스퍼터링법에 의해 증착되어 형성되는 층으로서, 대략 10nm 내지 100nm 두께로 형성된다.
상기 피막 층(3b)은 구리 시드 층(3a) 상에 전해 도금법에 의해 형성되어 형성되는 구리 층으로서, 대략 5㎛ 내지 15㎛ 두께로 형성되는 것이 바람직하며, 더욱 바람직하게는 8㎛ 내지 8.5㎛ 두께로 형성될 수 있다.
상술한 바와 같이 본 발명에 따른 연성회로 동장 적층판은 전처리 공정을 거친 폴리머 필름(1)을 준비하는 단계(S1), 타이코트 층(2)을 형성하는 단계(S2), 구리 시드 층(3a)을 형성하는 단계(S3) 및 구리 피막 층(3b)을 형성하는 단계(S4)를 거쳐 제조된다.
본 발명의 이러한 제조 방법에 따라 제조된 연성회로 동장 적층판은 타이코트 층(2)에 함유된 니켈, 몰리브덴 및 철의 함유량을 일정 범위로 조절하는 것에 의해서 우수한 물성을 가질 수 있다. 뿐만 아니라, 상기 연성회로 동장 적층판은 타이코트 층(2) 중 폴리머 필름(1)과 접하는 계면 영역이 갖는 산소 함유량을 일정 범위 이하로 조절하는 것에 의해서도 우수한 물성을 가질 수 있다.
한편, 상기 공정을 통해 제조된 연성회로 동장 적층판의 구리 층을 포토 에칭 등의 공지된 방법을 사용하여 에칭함으로써 원하는 배선 패턴을 형성할 수 있으며, 이로써 인쇄회로 기판(PCB)이 얻어지게 된다.
이하, 상기 연성회로 동장 적층판의 제조를 위한 전처리 및 성막 조건(표 1), 물성의 평가 방법 및 실험예(표 2)를 설명하기로 한다.
Figure 112012078984115-pat00001
<물성 평가 방법>
- 박리강도: 필강도 측정은 IPC-TM-650, NUMBER2.4.9에 준거한 방법으로 행하였음. UTM 장비를 사용하여 8개 측정 후 최대, 최소 값을 제외한 나머지 값을 평균함. 리드폭은 1㎜로 하고 필요 각도는 90도로 하였음. 내열성의 지표로써 1㎜의 리드를 형성한 필름 기재를 150℃의 오븐에 168시간 방치하고 꺼낸 후 박리강도를 평가함.
- 산소 함류량: 샘플 50mm×50mm 를 준비, Auger 분석장비를 사용하여 O2 함유량에 대한 깊이에 따른 프로파일(depth profile)을 얻음. 분석은 박리강도 측정 후 박리된 타이코트 층의 표면에서부터 Auger 분석을 진행함. O2 함유량은 샘플 준비시 대기 노출에 따른 산화(oxidation)의 영향을 배제하기 위해 프리-스퍼터링(pre-sputtering)을 통해 표면 5nm 제거 후의 최 표층에서의 O2 함유량을 확인 하였음.
- 에칭성: 폴리이미드(PI)/타이코트 층(20㎚)/구리 시드 층(60㎚)을 증착하여 30㎜x30㎜ 크기로 샘플링한 후 전기화학 테스트 용액에 딥핑(dipping)하여 Potentio-Stat를 사용, 부식전류밀도 값을 측정하여 에칭 경향성을 확인 하였음. (에칭용액조건: Base 5㎖ + DI Water 1.5L /Base 용액: FeCl3·6H2O : 76.2g + DI water 152.4g 비중1.3)
Figure 112012078984115-pat00002
상기 실험예 및 비교예를 전체적으로 비교하되, 특히 상기 실시예 1과 비교예 3에 나타난 실험 결과를 비교하고, 실시예 3과 비교예 1에 나타난 실험 결과를 비교해 보면, 타이코트 층(2)의 몰리브덴 함량이 10.0wt% 내지 70.0wt% 범위를 유지하는 경우 연성회로 동장 적층판의 물성이 우수(특히, 에칭성과 가공성의 측면)함을 알 수 있다.
또한, 상기 실험예 및 비교예를 전체적으로 비교하되, 특히 상기 실시예 4와 비교예 4에 나타난 실험 결과를 비교하고, 실시예 6가 비교예 6에 나타난 실험 결과를 비교해 보면, 타이코트 층(2)의 철 함량이 0.5wt% 내지 20wt% 범위를 유지하는 경우 연성회로 동장 적층판의 물성이 우수함(특히, 상온 박리강도 및 고온 박리강도의 측면에서)을 알 수 있다.
즉, 상기 함량 범위에 있어서, 연성회로 동장 적층판은 0.6mA/cm2 이상의 부식전류 밀도를 유지함으로써 에칭시에 잔사가 남지 않고, 가공성이 우수하여 스퍼터링 공정에서 타겟이 깨지는 현상이 발생되지 않으며, 상온 및 고온에서의 박리강도가 각각 일정 수준 이상(고온: 0.4kgf/cm 이상, 상온: 0.6kgf/cm 이상)으로 유지됨을 알 수 있다.
한편, 상기 실험예 및 비교예를 전체적으로 비교하되, 특히 상기 실시예 7과 비교예 7에 나타난 실험 결과를 비교해 보면, 타이코트 층(2)이 갖는 산소 함유량이 2.5at% 이하로 제한되는 경우 연성회로 동장 적층판의 물성이 우수(특히, 고온 박리강도의 측면에서)함을 알 수 있다.
즉, 상기 범위에서 측정되는 연성회로 동장 적층판의 고온 박리강도는 0.4kgf/cm 이상으로 유지됨을 알 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
1: 폴리머 필름 2: 타이코트 층
3: 구리 층 3a: 구리 시드 층
3b: 구리 피막 층

Claims (17)

  1. 폴리머 필름, 상기 폴리머 필름의 적어도 일 면에 형성되는 타이코트(tiecoat) 층 및 상기 타이코트 층에 형성되는 구리(Cu) 층을 포함하는 연성회로 동장 적층판에 있어서,
    상기 타이코트 층은 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지고,
    상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역은 2.5at% 이하의 산소 함유량을 갖는 것을 특징으로 하는 연성회로 동장 적층판.
  2. 삭제
  3. 제1항에 있어서,
    상기 타이코트 층의 부식전류밀도는 0.6mA/cm2 이상인 것을 특징으로 하는 연성회로 동장 적층판.
  4. 제1항에 있어서,
    상기 타이코트 층의 두께는 5nm 내지 35nm 인 것을 특징으로 하는 연성회로 동장 적층판.
  5. 제1항에 있어서,
    상기 폴리머 필름은 열경화성 수지, 열가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들 중 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 것을 특징으로 하는 연성회로 동장 적층판.
  6. 제5항에 있어서,
    상기 폴리머 필름은 폴리이미드 수지인 것을 특징으로 하는 연성회로 동장 적층판.
  7. 제1항에 있어서,
    상기 구리 층은,
    상기 타이코트 층에 형성되는 구리 시드 층; 및
    상기 구리 시드 층에 형성되는 구리 피막 층을 포함하는 것을 특징으로 하는 연성회로 동장 적층판.
  8. 제7항에 있어서,
    상기 구리 시드 층의 두께는 20nm 내지 100nm 인 것을 특징으로 하는 연성회로 동장 적층판.
  9. 제8항에 있어서,
    상기 구리 피막 층의 두께는 5㎛ 내지 15㎛ 인 것을 특징으로 하는 연성회로 동장 적층판.
  10. 제1항 및 제3항 내지 제9항 중 어느 한 항에 따른 연성회로 동장 적층판의 구리 층에 형성된 배선 패턴을 구비하는 인쇄회로 기판.
  11. (a) 폴리머 필름을 준비하는 단계;
    (b) 상기 폴리머 필름의 적어도 일 면에 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 철(Fe) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지는 타이코트 층을 형성하는 단계; 및
    (c) 상기 타이코트 층에 구리 층을 형성하는 단계; 를 포함하며,
    상기 (b)단계는, 상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역이 2.5at% 이하의 산소 함유량을 갖도록 하는 단계인 연성회로 동장 적층판의 제조 방법.
  12. 제11항에 있어서,
    상기 (a)단계는, 상기 폴리머 필름을 플라즈마 처리함으로써 표면의 오염 물질의 제거와 표면의 개질을 실시하는 단계를 포함하는 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
  13. 제11항에 있어서,
    상기 (b)단계는, 상기 폴리머 필름에 타이코트 층을 스퍼터링(sputtering)법을 사용하여 증착하는 단계인 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 (c)단계는, 상기 타이코트 층에 구리 시드 층을 형성한 후 상기 구리 시드 층에 구리 피막 층을 형성하는 단계인 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
  16. 제15항에 있어서,
    상기 구리 시드 층은 상기 타이코트 층에 스퍼터링법에 의해 증착되며,
    상기 구리 피막 층은 상기 구리 시드 층에 전해도금법에 의해 도금되는 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
  17. 제11항 내지 제13항 및 제15항 내지 제16항 중 어느 한 항에 따른 연성회로 동장 적층판의 제조 단계; 및
    상기 연성회로 동장 적층판의 구리 층에 배선 패턴을 형성하는 단계를 포함하는 인쇄회로 기판의 제조 방법.
KR1020120108016A 2012-09-27 2012-09-27 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 KR101421701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120108016A KR101421701B1 (ko) 2012-09-27 2012-09-27 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108016A KR101421701B1 (ko) 2012-09-27 2012-09-27 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140041084A KR20140041084A (ko) 2014-04-04
KR101421701B1 true KR101421701B1 (ko) 2014-07-22

Family

ID=50650979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108016A KR101421701B1 (ko) 2012-09-27 2012-09-27 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101421701B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106222A (ko) 2018-03-08 2019-09-18 (주)이녹스첨단소재 연성 동박 적층필름 및 이의 제조방법
KR20190106221A (ko) 2018-03-08 2019-09-18 (주)이녹스첨단소재 연성 동박 적층필름 및 이의 제조방법
KR20200077914A (ko) 2018-12-21 2020-07-01 (주)이녹스첨단소재 연성 동박 적층필름
KR20200078767A (ko) 2018-12-21 2020-07-02 (주)이녹스첨단소재 연성 동박 적층필름
KR20200115924A (ko) 2019-03-29 2020-10-08 (주)이녹스첨단소재 Cof-fpcb 공용 사용이 가능한 연성 동박 적층필름

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377293B1 (ko) * 2014-11-21 2022-03-21 에스케이넥실리스 주식회사 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102313800B1 (ko) * 2015-01-20 2021-10-15 에스케이넥실리스 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR102313803B1 (ko) * 2015-01-20 2021-10-15 에스케이넥실리스 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR102642554B1 (ko) * 2016-02-02 2024-02-28 에스케이넥실리스 주식회사 금속 적층체 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005219259A (ja) 2004-02-04 2005-08-18 Mitsubishi Shindoh Co Ltd 金属化ポリイミドフィルム
JP2006192775A (ja) 2005-01-14 2006-07-27 Wintek Corp 軟性フィルム複合基板
KR100858309B1 (ko) 2004-09-01 2008-09-11 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판 및 그 제조 방법
KR101189131B1 (ko) 2012-01-20 2012-10-10 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005219259A (ja) 2004-02-04 2005-08-18 Mitsubishi Shindoh Co Ltd 金属化ポリイミドフィルム
KR100858309B1 (ko) 2004-09-01 2008-09-11 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판 및 그 제조 방법
JP2006192775A (ja) 2005-01-14 2006-07-27 Wintek Corp 軟性フィルム複合基板
KR101189131B1 (ko) 2012-01-20 2012-10-10 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106222A (ko) 2018-03-08 2019-09-18 (주)이녹스첨단소재 연성 동박 적층필름 및 이의 제조방법
KR20190106221A (ko) 2018-03-08 2019-09-18 (주)이녹스첨단소재 연성 동박 적층필름 및 이의 제조방법
KR20200077914A (ko) 2018-12-21 2020-07-01 (주)이녹스첨단소재 연성 동박 적층필름
KR20200078767A (ko) 2018-12-21 2020-07-02 (주)이녹스첨단소재 연성 동박 적층필름
KR20200115924A (ko) 2019-03-29 2020-10-08 (주)이녹스첨단소재 Cof-fpcb 공용 사용이 가능한 연성 동박 적층필름

Also Published As

Publication number Publication date
KR20140041084A (ko) 2014-04-04

Similar Documents

Publication Publication Date Title
KR101421701B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR101421702B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR101189131B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP4968266B2 (ja) ２層フレキシブル基板とその製造方法及び該２層フレキシブル基板より得られたフレキシブルプリント配線基板
EP2413674B1 (en) Method of manufacturing a printed circuit board
KR101421703B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR102470725B1 (ko) 플렉시블 프린트 기판용 동박, 그것을 사용한 구리 피복 적층체, 플렉시블 프린트 기판, 및 전자 기기
KR20190043536A (ko) 배선 기판 및 그 제조 방법
TWI514937B (zh) 佈線電路基板
JP5555749B2 (ja) 軟性回路銅張積層板及びそれを用いた印刷回路基板、並びにその製造方法
CN107896431B (zh) 柔性覆铜板及其制造方法
JP4924843B2 (ja) ２層フレキシブル基板及びその製造方法、並びに、該２層フレキシブル基板を用いたプリント配線基板及びその製造方法
KR101189132B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR101357141B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
CN107046763B (zh) 柔性印刷基板用铜箔、使用其的覆铜层叠体
KR101189133B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
TWI585245B (zh) 單面薄型金屬基板之製造方法
JP2004031588A (ja) フレキシブルプリント配線用基板
KR102514454B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR102313803B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR102313800B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR101867913B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2004303863A (ja) フレキシブルプリント配線用基板
KR102461189B1 (ko) 연성 동장 적층판 및 이를 이용한 인쇄회로 기판
JP5671902B2 (ja) 銅導電体層付き抵抗薄膜素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 6