KR101399460B1 - 이종 재료 나노패턴이 내장된 기판 제조방법 - Google Patents
이종 재료 나노패턴이 내장된 기판 제조방법 Download PDFInfo
- Publication number
- KR101399460B1 KR101399460B1 KR1020120117980A KR20120117980A KR101399460B1 KR 101399460 B1 KR101399460 B1 KR 101399460B1 KR 1020120117980 A KR1020120117980 A KR 1020120117980A KR 20120117980 A KR20120117980 A KR 20120117980A KR 101399460 B1 KR101399460 B1 KR 101399460B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- substrate
- sacrificial layer
- nano
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000463 material Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 21
- 238000010030 laminating Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000007788 liquid Substances 0.000 claims abstract description 5
- 125000005842 heteroatom Chemical group 0.000 claims description 34
- 230000007261 regionalization Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000001127 nanoimprint lithography Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002174 soft lithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Micromachines (AREA)
Abstract
본 발명은 이종 재료 나노패턴이 내장된 기판 제조방법에 관한 것으로서, 본 발명에 따른 이종 재료 나노패턴이 내장된 기판 제조방법은 기판위에 기저층을 적층하는 기저층적층단계; 상기 기저층 위에 희생층을 적층하는 희생층적층단계; 상기 희생층 위에 상호 이웃하며 돌출되는 나노패턴을 형성하는 패턴형성단계; 상기 기판의 일부가 노출되도록 이웃하는 나노패턴 사이 공간의 하측에 위치하는 희생층 및 기저층을 식각하는 식각단계; 상기 노출된 기판 및 상기 나노패턴 상에 상기 기저층과 이종재료로 이루어지는 이종층을 적층하는 이종층적층단계; 상기 희생층이 제거되도록 희생층 제거액에 상기 희생층을 침지하여 상기 기저층과 상기 이종층으로 이루어지는 내장 패턴을 형성하는 내장패턴형성단계;를 포함하는 것을 특징으로 한다.
이에 의하여, 기저층에 이종층이 내장되어 평탄하게 연속적으로 구성되는 내장패턴 상에 제작되는 발광소자나 광전소자 등의 효율이 향상되는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
이에 의하여, 기저층에 이종층이 내장되어 평탄하게 연속적으로 구성되는 내장패턴 상에 제작되는 발광소자나 광전소자 등의 효율이 향상되는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
Description
본 발명은 이종 재료 나노패턴이 내장된 기판 제조방법에 관한 것으로서, 보다 상세하게는 기판 상에 기저층에 내장되어 평탄하게 연속적으로 구성되는 내장패턴을 형성하여 소자의 효율을 향상시킬 수 있는 이종 재료 나노패턴이 내장된 기판 제조방법에 관한 것이다.
나노 기술은 원자나 분자 수준에서의 현상을 규명하고, 구조 및 구성요소를 조작 제어하는 기술로서 새로운 특성의 소재, 소자 시스템의 창출을 가능케 한다. 이러한, 나노 기술은 정보통신기술(IT), 생명과학기술(BT), 환경기술(ET) 등 21세기의 중요한 기술분야의 근간이 되고 있다.
이러한 나노 구조를 제작하기 위한 공정에는 나노 임프린트 리소그래피 (nanoimprintlithography; NIL) 공정이 있는데, 이는 나노크기의 패턴이 새겨진 스탬프 (stamp)로 PMMA 재질의 PR이 코팅되어 있는 기판을 고온 조건에서 누른 후냉각시켜 분리하여 돌출된 패턴을 제작하는 방법으로서, 스탬프를 반복적으로 사용하여 패턴을 제작하기 때문에 대량생산성과 경제성이 높다는 장점이 있지만, 고정밀도의 스탬프 제작비용이 고가이고 공정상 발생되는 여러가지 문제점은 향후 계속적으로 개선되어야 한다. 스탬프를 이용한 또 다른 방식으로 소프트 리소그래피를 들 수 있는데, 이는 30∼100nm 급의 패턴을 형성하기 위한 공정으로서, PDMS(폴리디메틸실록산)과 같은 중합체 물질로 이루어진 스템퍼를 도장과 같이 사용하여, 피전사 기판의 표면에 형성된 중합체막 상에 돌출된 패턴을 형성할 수 있다.
하지만, 종래의 나노구조는 나노패턴이 돌출형성되므로 소자층 증착 시 패턴형상을 따라 증착되는 현상이 발생함으로서, 발광소자에서 소자의 효율을 저하시키는 문제점이 있다.
본 발명의 과제는 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 기판상에 기저층에 기저층과 이종재료로 이루어지는 이종층이 내장되어 평탄하게 연속적으로 구성되는 내장패턴을 형성하여 종래의 돌출된 나노패턴에 비해 발광소자나 광전소자 등을 제작할 때 평탄한 면에 소자를 제작할 수 있어 효율을 향상시킬 수 있는 이종 재료 나노패턴이 내장된 기판 제조방법을 제공함에 있다.
상기 과제는, 본 발명에 따라, 기판위에 기저층을 적층하는 기저층적층단계,상기 기저층 위에 희생층을 적층하는 희생층적층단계, 상기 희생층 위에 상호 이웃하며 돌출되는 나노패턴을 형성하는 패턴형성단계, 상기 기판의 일부가 노출되도록 이웃하는 나노패턴 사이 공간의 하측에 위치하는 희생층 및 기저층을 식각하는 식각단계, 상기 노출된 기판 및 상기 나노패턴 상에 상기 기저층과 이종재료로 이루어지는 이종층을 적층하는 이종층적층단계, 상기 희생층이 제거되도록 희생층 제거액에 상기 희생층을 침지하여 상기 기저층과 상기 이종층으로 이루어지는 내장 패턴을 형성하는 내장패턴형성단계를 포함할 수 있다.
삭제
또한, 기판위에 기저층을 적층하는 기저층적층단계, 상기 기저층 위에 희생층을 적층하는 희생층적층단계, 상기 희생층 위에 상호 이웃하며 돌출되는 나노패턴을 형성하는 패턴형성단계, 상호 이웃하는 나노패턴 사이에 평탄층을 적층하는 평탄층적층단계, 상기 기판의 일부가 노출되도록 이웃하는 나노패턴과 상기 나노패턴 하측에 위치하는 희생층 및 기저층을 식각하는 식각단계, 상기 노출된 기판 및 상기 평탄층 상에 상기 기저층과 이종재료로 이루어지는 이종층을 적층하는 이종층적층단계, 상기 희생층이 제거되도록 희생층 제거액에 상기 희생층을 침지하여 상기 기저층과 상기 이종층으로 이루어지는 내장 패턴을 형성하는 내장패턴형성단계를 포함할 수 있다.
또한, 상기 식각단계에서 식각되어 남겨지는 상기 희생층과 상기 나노패턴의 높이의 합은 상기 이종층 높이의 2배 이상인 것이 바람직하다.
또한, 상기 식각단계에서 상기 평탄층이 하변의 길이에 비해 상변의 길이가 긴 역경사를 형성하도록 상기 평탄층의 식각속도는 상기 희생층과 상기 기저층의 식각속도 보다 느린 것이 바람직하다.
또한, 상기 식각단계에서 상기 기판의 일부가 노출되도록 상기 나노패턴 사이에 위치하는 상기 평탄층과 상기 나노패턴의 하측에 위치하는 상기 희생층 및 상기 기저층을 식각하는 것이 바람직하다.
또한, 상기 나노패턴 위에 적층되는 상기 이종층은 상기 이종패턴형성단계에서 제거되는 것이 바람직하다.
또한, 상기 패턴형성단계는 상기 희생층 상에 패턴층을 적층하는 패턴층적층단계, 상기 패턴층에 나노임프린트를 이용하여 나노패턴을 형성하는 나노패턴형성단계를 포함할 수 있다.
또한, 상기 이종패턴형성단계에서 상기 기판 및 상기 기저층은 제거되지 않는 것이 바람직하다.
본 발명에 따른 이종 재료 나노패턴이 내장된 기판 제조방법에 의하면 기판상에 기저층에 이종층이 내장되어 평탄하게 연속적으로 구성되는 내장 패턴을 용이하게 형성할 수 있는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
또한, 평탄하게 형성되는 내장패턴의 평탄한 면에 발광소자나 광전소자 등을 제작할 수 있으므로 효율이 향상되는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
또한, 나노임프린트를 이용하여 패턴층에 형성된 패턴을 따라 나노구조를 형성하여, 내장패턴의 크기 및 위치를 용이하게 제어할 수 있다.
또한, 평탄층과 다른층들의 식각속도 차이에 의해 상변의 길이가 하변의 길이보다 긴 사다리꼴 형태의 역경사가 형성되어, 내장패턴형성단계에서 희생층 제거를 용이하게 할 수 있다.
또한, 평탄층의 역경사에 의해 이종층 증착시 나노패턴과 희생층과 기저층의 경사면에 이종층이 증착되어 희생층 제거시 모든 이종층이 같이 분리되는 것을 방지할 수 있다.
또한, 희생층만을 제거하면 희생층상에 적층되는 패턴층과 평탄층 등이 같이 제거되므로, 공정에 있어서 편의성을 제공할 수 있다.
도 1은 본 발명의 제1실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고,
도 2는 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 기저층적층단계, 희생층적층단계, 패턴형성단계를 도시한 개요도이고,
도 3은 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이고,
도 4는 본 발명의 제2실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고,
도 5는 도 4의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이고,
도 6은 본 발명의 제3실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고,
도 7은 도 6의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이다.
도 2는 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 기저층적층단계, 희생층적층단계, 패턴형성단계를 도시한 개요도이고,
도 3은 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이고,
도 4는 본 발명의 제2실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고,
도 5는 도 4의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이고,
도 6은 본 발명의 제3실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고,
도 7은 도 6의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하 첨부한 도면을 참조하여 본 발명의 제1실시에에 따른 이종 재료 나노패턴이 내장된 기판 제조방법(S100)에 대하여 상세하게 설명한다.
도 1은 본 발명의 제1실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이다.
도 1 에서 도시하는 바와 같은 제1실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법은 발광소자나 광전소자 등의 효율을 향상시키기 위한 방법으로서, 기저층적층단계(S110)와 희생층적층단계(S120)와 패턴형성단계(S130)와 식각단계(S140)와 이종층적층단게(S150)와 내장패턴형성단계(S160)를 포함한다.
도 2는 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 기저층적층단계, 희생층적층단계, 패턴형성단계를 도시한 개요도이다.
도 2(a)에 도시된 바와 같이, 상기 기저층적층단계(S110)는 기판(110)위에 기저층(120)을 적층하는 단계이다.
여기서, 기저층(120)은 후술할 내장패턴형성단계(S160)에서 이웃하는 기저층(120) 사이에 이종층(160)이 적층되어 기저층(120)과 이종층(160)으로 이루어지는 내장패턴을 형성하도록 한다.
또한, 기판(110)은 실리콘, 유리, 석영, 금속 등의 강성 기판 또는 내화학성이 높은 폴리이미드 등의 유연 기판인 것이 바람직하다.
또한, 기저층(120)은 열 또는 광경화성 수지, 이산화규소(SiO2), 질화규소(Si3N4) 등의 절연 박막 또는 산화아연(ZnO), 산화지르코늄(ZrO2) 등의 산화물 박막인 것이 바람직하다.
상기 희생층적층단계(S120)는 기저층(120) 상에 희생층(130)을 적층하는 단계로써, 희생층(130)은 후술할 내장패턴형성단계(S150)에서 제거되어 희생층(130)의 상부에 적층되는 패턴층(160), 이종층(170)이 제거된다.
도 2(d)에 도시된 바와 같이, 상기 패턴형성단계(S130)는 희생층(130)상에 상호 이웃하며 돌출되는 나노패턴(150)을 형성하는 단계로서, 패턴층적층단계(S131)와 나노패턴형성단계(S132)를 포함한다.
도 2(b)에 도시된 바와 같이, 상기 패턴층적층단계(S131)는 희생층(130) 상에 패턴층(140)을 적층하는 단계로서, 패턴층(140)은 광 경화성 또는 열 경화성 소재인 것이 바람직하다.
도 2(c)에 도시된 바와 같이, 나노패턴형성단계(S132)는 패턴층(140)에 나노임프린트를 이용하여 나노패턴(150)을 형성하는 단계이다.
여기서, 패터닝된 몰드(A)를 패턴층(140)에 접촉 가압하여 몰드(A)의 패턴을 따라 패턴층(140)에 나노패턴(150)을 형성하는 나노임프린트 공정을 사용할 수 있으며, 나노임프린트 공정은 광 경화 나노임프린트 또는 열 경화 나노임프린트 공정인 것이 바람직하다.
도 3은 도 1의 이종 재료 나노패턴이 내장된 기판 제조방법에서 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이다.
도 3(a) 및 도 3(b)에 도시된 바와 같이, 상기 식각단계(S140)는 기판(110)의 일부가 노출되도록 이웃하는 나노패턴(150) 사이 공간의 패턴층(140)과 나노패턴 (150) 사이 공간의 하측에 위치하는 희생층(130) 및 상기 기저층(120)을 식각하는 단계이다.
여기서, 식각단계(S140)는 스퍼터링 현상을 이용한 이온빔식각 또는 반응성 이온 식각 (reactive ion etching : RIE) 등의 건식식각법(dry etching)을 이용하는 것이 바람직하다.
또한, 식각되어 남겨지는 희생층(130)과 나노패턴(150)의 높이의 합은 기판(110)및 나노패턴(150)의 상부에 증착될 이종층(170)이 연결되는 것을 방지하기 위해 후술할 이종층증착단계(S150)에서 증착되는 이종층(170) 두께보다 2배 이상이 남도록 식각조건을 설정하는 것이 바람직하다.
도 3(c)에 도시된 바와 같이, 상기 이종층적층단계(S150)는 노출되는 기판(110) 및 나노패턴(150)상에 이종층(170)을 적층하는 단계이다.
여기서, 이종층(160)은 금속, 산화아연(ZnO), 이산화티타늄(TiO2), 산화지르코늄(ZrO2) 등의 금속산화물 또는 규소(Si), 게르마늄(Ge) 등의 4족 원소 또는 안티몬화인듐(InSb) 등의 3-5족 화합물 또는 게르마늄텔루라이드(GeTe) 등의 4-6족 화합물로 이루어진 그룹 중 어느 하나로 이루어지는 것이 바람직하다.
또한, 이종층(170)은 E-beam 증착법(E-beam evaporation) 또는 열 증착법(Thermal evaporation), 스퍼터 증착(Sputtering), 전해 도금, 무전해 도금 등을 사용하여 적층하는 것이 바람직하다.
또한, 이종층(170)의 증착 속도와 시간 등의 조건을 조절하여 이종층(170)의 두께를 조절할 수 있다.
도 3(d)에서 도시된 바와 같이, 상기 내장패턴형성단계(S160)는 희생층 제거액에 희생층(130)을 침지하여 희생층(130)을 제거함으로서, 희생층(130) 상에 남아있는 나노패턴(150)이 같이 제거되어 기저층(120)과 이종층(160)으로 이루어지는 내장패턴을 형성하는 단계이다.
즉, 본 단계에서는 희생층(130)이 희생층 제거액에 침지되어 희생층(130)이 제거됨으로서, 희생층(130)의 상부에 적층된 나노패턴(150)이 제거되어 기저층(120)과 상호 이격되는 기저층(120)의 사이 공간에 적층된 이종층(170)에 의해 내장패턴이 형성된다.
여기서, 기저층(120) 및 기판(110)은 희생층 제거액에 의해 제거되지 않은 것이 바람직하다.
본 실시예에 따르면, 패터닝된 몰드(A)를 사용하여 패턴층(140)에 나노패턴(150)을 형성하고, 나노패턴(150)이 형성되지 않는 영역에 기판(110)이 노출되며, 기판(110)이 노출된 부위 및 나노패턴(150) 상에 이종층(170)을 적층한 뒤 희생층(130)을 제거하여 최종적으로 내장패턴을 제공하게 되므로, 내장패턴의 크기 및 위치를 용이하게 제어할 수 있다.
다음으로, 본 발명의 제2실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법(S200)에 대하여 설명한다.
도 4는 본 발명의 제2실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법(S200)은 기저층적층단계(S110)와 희생층적층단계(S120)와 패턴형성단계(S130)와 평탄층적층단계(S240)와 식각단계(S250)와 이종층적층단계(S260)와 내장패턴형성단계(S270)를 포함한다.
본 발명의 제2실시예의 기저층적층단게(S110)와 희생층적층단계(S120)와 패턴형성단계(S130)는 상술한 제1실시예와 동일한 것이므로 중복설명은 생략한다.
도 5는 도 4의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이다.
도 5(a)에 도시된 바와 같이, 상기 평탄층적층단계(S240)는 상호 이웃하는 나노패턴(150) 사이에 평탄층(160)을 적층하는 단계이다.
도 5(b)에 도시된 바와 같이, 상기 식각단계(S250)는 제1실시예에서와 동일한 방법으로 기판(110)의 일부가 노출되도록 나노패턴(150)과 상기 나노패턴(150)의 하측에 위치하는 상기 희생층(130) 및 상기 기저층(120)을 식각하는 단계이다.
여기서, 상기 평탄층(160)이 역경사를 유지하도록 평탄층(160)의 식각속도는 패턴층(140)과 희생층(130)과 기저층(120)의 식각속도보다 느린 것이 바람직하다.
또한, 남겨진 평탄층(160)의 일부에 의해 나노패턴(150)의 세장비가 향상되고, 평탄층(160)과 패턴층(140), 희생층(130) 및 기저층(120)의 식각속도 차이에 의해 상변의 길이가 하변의 길이보다 긴 사다리꼴 형태의 역경사가 형성되므로 후술할 내장패턴형성단계(S270)에서 상기 희생층(130)의 제거가 용이하다.
또한, 평탄층(160)의 역경사에 의해 상기 이종층단계(S260)에서 나노패턴(150)의 옆면에 증착되는 이종층(170)에 의해 기판(110)에 증착된 이종층(170)과 평탄층(160) 상에 증착된 이종층(170)이 연결되는 것을 방지한다.
도 5(c)에 도시된 바와 같이, 상기 이종층적층단계(S260)는 제1실시예에서와 동일한 방법으로 상기 노출된 기판(110)상에 상기 이종층(170)을 적층하는 단계이다.
한편, 본 발명의 제1실시예의 이종층적층단계(S150)는 이웃하는 나노패턴(150) 사이의 상기 노출된 기판(110) 및 상기 나노패턴(150) 상에 이종층(170)을 적층하였으나, 본 실시예의 이종층적층단계(S260)는 나노패턴(150)이 적층되어 있던 영역하부의 상기 노출된 기판(110) 및 상기 평탄층(160) 상에 이종층(170)을 적층한다.
도 5(d)에 도시된 바와 같이, 상기 내장패턴형성단계(S270)에서는 제1실시예에서 상술한 것과 동일한 방식으로 남아있는 희생층(130)을 제거하여 내장패턴을 형성하는 단계이다.
따라서, 본 실시예에 의하면, 평탄층(160)의 상면의 길이가 하면의 길이보다 긴 사다리꼴 형태의 역경사에 의해 이종층 증착시 패턴층(140)과 희생층(130)과 기저층(120)의 경사면에 이종층이 증착되어 희생층(130) 제거시 모든 이종층(170)이 한번에 분리되는 것을 방지할 수 있다.
이하, 본 발명의 제3실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법(S300)에 대하여 설명한다.
도 6은 본 발명의 제3실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법을 설명하기 위한 공정흐름도이고, 도 7은 도 6의 이종 재료 나노패턴이 내장된 기판 제조방법에서 평탄층적층단계, 식각단계, 이종층적층단계, 내장패턴형성단계를 도시한 개요도이다.
도 7에 도시된 바와 같이, 본 발명의 제3실시예에 따른 이종 재료 나노패턴이 내장된 기판 제조방법(S300)은 기저층적층단계(S110)와 희생층적층단계(S120)와 패턴형성단계(S130)와 평탄층적층단계(S340)와 식각단계(S350)와 이종층적층단계(S360)와 내장패턴형성단계(S370)을 포함한다.
본 발명의 제2실시예의 기저층적층단계(S110)와 희생층적층단계(S120)와 패턴형성단계(S130)는 상술한 제1실시예와 동일한 것이므로 중복설명은 생략한다.
도 7(a)에 도시된 바와 같이, 상기 평탄층적층단계(S340)는 제2실시예에서 상술한 것과 동일한 특징을 갖는 평탄층(160)을 패턴층(140)의 이웃하는 나노패턴(150) 사이와 나노패턴(150) 상에 적층하는 단계이다.
도 7(b)에 도시된 바와 같이, 상기 식각단계(S350)는 기판(110)의 일부가 노출되도록 나노패턴(150) 상에 위치하는 평탄층(160)과 나노패턴(150)의 하측에 위치하는 희생층(130) 및 기저층(120)을 제1실시예 또는 제2실시예와 동일한 방법으로 식각하는 단계이다.
도 7(c)에 도시된 바와 같이, 상기 이종층적층단계(S360)는 기판(110)의 노출되는 영역과 평탄층(160) 상에 이종층(170)을 적층하는 단계이다.
도 7(d)에 도시된 바와 같이, 상기 내장패턴형성단계(S370)는 희생층(130)을 제거함으로서, 상기 이종층적층단계(S360)에서 패턴층(160) 상에 적층되는 이종층(170)을 및 남겨지는 희생층(130), 패턴층(140)이 제거되어 내장패턴을 형성하는 단계이다.
상술한 단계에 의하여, 기판(110)상에 기저층(120)에 이종층(170)이 내장되어 평탄하게 연속적으로 구성되는 내장패턴을 용이하게 형성할 수 있는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
또한, 평탄하게 형성되는 내장패턴의 평탄한 면에 발광소자나 광전소자 등을 제작할 수 있으므로 효율이 향상되는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
또한, 이종층이 금속인 경우 표면플라즈몬 효과를 유도할 수 있고, 이종층과 기저층의 굴절율 차이가 클 경우 포토닉 크리스탈 효과를 유도하게 되어 소자의 효율이 향상되는 이종 재료 나노패턴이 내장된 기판 제조방법이 제공된다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
110 : 기판 120 : 기저층
130 : 희생층 140 : 패턴층
150 : 나노패턴 170 : 이종층
160 : 평탄층 A : 몰드
130 : 희생층 140 : 패턴층
150 : 나노패턴 170 : 이종층
160 : 평탄층 A : 몰드
Claims (8)
- 기판위에 기저층을 적층하는 기저층적층단계;
상기 기저층 위에 희생층을 적층하는 희생층적층단계;
상기 희생층 위에 상호 이웃하며 돌출되는 나노패턴을 형성하는 패턴형성단계;
상기 기판의 일부가 노출되도록 이웃하는 나노패턴 사이 공간의 하측에 위치하는 희생층 및 기저층을 식각하는 식각단계;
상기 노출된 기판 및 상기 나노패턴 상에 상기 기저층과 이종재료로 이루어지는 이종층을 적층하는 이종층적층단계;
상기 희생층이 제거되도록 희생층 제거액에 상기 희생층을 침지하여 상기 기저층과 상기 이종층으로 이루어지는 내장패턴을 형성하는 내장패턴형성단계;를 포함하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 기판위에 기저층을 적층하는 기저층적층단계;
상기 기저층 위에 희생층을 적층하는 희생층적층단계;
상기 희생층 위에 상호 이웃하며 돌출되는 나노패턴을 형성하는 패턴형성단계;
상호 이웃하는 나노패턴 사이에 평탄층을 적층하는 평탄층적층단계;
상기 기판의 일부가 노출되도록 이웃하는 나노패턴과 상기 나노패턴 하측에 위치하는 희생층 및 기저층을 식각하는 식각단계;
상기 노출된 기판 및 상기 평탄층 상에 상기 기저층과 이종재료로 이루어지는 이종층을 적층하는 이종층적층단계;
상기 희생층이 제거되도록 희생층 제거액에 상기 희생층을 침지하여상기 기저층과 상기 이종층으로 이루어지는 내장패턴을 형성하는 내장패턴형성단계;를 포함하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 1항에 있어서,
상기 식각단계에서 식각되어 남겨지는 상기 희생층과 상기 나노패턴의 높이의 합은 상기 이종층 높이의 2배 이상인 것을 특징으로 하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 2항에 있어서,
상기 식각단계에서 상기 평탄층이 하변의 길이에 비해 상변의 길이가 긴 역경사를 형성하도록 상기 평탄층의 식각속도는 상기 희생층과 상기 기저층의 식각속도 보다 느린 것을 특징으로 하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 2항에 있어서,
상기 식각단계에서 상기 기판의 일부가 노출되도록 상기 나노패턴 사이에 위치하는 상기 평탄층과 상기 나노패턴의 하측에 위치하는 희생층 및 기저층을 식각하는 것을 특징으로 하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 1항 또는 제 2항에 있어서,
상기 나노패턴 위에 적층되는 상기 이종층은 상기 내장패턴형성단계에서 제거되는 것을 특징으로 하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 1항 또는 제 2항에 있어서,
상기 패턴형성단계는 상기 희생층 위에 패턴층을 적층하는 패턴층적층단계;
상기 패턴층에 나노임프린트를 이용하여 나노패턴을 형성하는 나노패턴형성단계;를 포함하는 이종 재료 나노패턴이 내장된 기판 제조방법. - 제 1항 또는 제 2항에 있어서,
상기 내장패턴형성단계에서 상기 기판 및 상기 기저층은 제거되지 않는 것을 특징으로 하는 이종 재료 나노패턴이 내장된 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120117980A KR101399460B1 (ko) | 2012-10-23 | 2012-10-23 | 이종 재료 나노패턴이 내장된 기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120117980A KR101399460B1 (ko) | 2012-10-23 | 2012-10-23 | 이종 재료 나노패턴이 내장된 기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140051671A KR20140051671A (ko) | 2014-05-02 |
| KR101399460B1 true KR101399460B1 (ko) | 2014-05-28 |
Family
ID=50885285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120117980A KR101399460B1 (ko) | 2012-10-23 | 2012-10-23 | 이종 재료 나노패턴이 내장된 기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101399460B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100887067B1 (ko) | 2006-02-14 | 2009-03-04 | 삼성전기주식회사 | 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법 |
| KR100978568B1 (ko) | 2008-04-30 | 2010-08-27 | 삼성엘이디 주식회사 | 질화물 반도체 발광소자의 제조 방법 |
| JP2010267994A (ja) | 2010-07-26 | 2010-11-25 | Toshiba Corp | 発光素子 |
| KR20120069128A (ko) * | 2010-12-20 | 2012-06-28 | 한국전자통신연구원 | 반도체 발광 소자를 위한 반도체 기판의 제조 방법 |
-
2012
- 2012-10-23 KR KR1020120117980A patent/KR101399460B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100887067B1 (ko) | 2006-02-14 | 2009-03-04 | 삼성전기주식회사 | 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법 |
| KR100978568B1 (ko) | 2008-04-30 | 2010-08-27 | 삼성엘이디 주식회사 | 질화물 반도체 발광소자의 제조 방법 |
| JP2010267994A (ja) | 2010-07-26 | 2010-11-25 | Toshiba Corp | 発光素子 |
| KR20120069128A (ko) * | 2010-12-20 | 2012-06-28 | 한국전자통신연구원 | 반도체 발광 소자를 위한 반도체 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140051671A (ko) | 2014-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102243630B1 (ko) | 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법 | |
| KR102445641B1 (ko) | 수퍼스트레이트 및 수퍼스트레이트의 사용 방법 | |
| KR20180094057A (ko) | Ｏｌｅｄ 조명의 추출 효율을 향상시키기 위한 다기능 계층적 나노 및 마이크로렌즈 | |
| KR101828293B1 (ko) | 진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 | |
| KR101926539B1 (ko) | 나노와이어 격자구조물 및 나노와이어 제조방법 | |
| TW201319636A (zh) | 用於奈米壓印之模具的製造方法 | |
| KR101251344B1 (ko) | 고분자 화합물 필러 구조체를 이용한 3차원 전극 및 그 제조방법 | |
| KR101408181B1 (ko) | 나노패턴이 형성된 기판 제조방법 | |
| KR101399460B1 (ko) | 이종 재료 나노패턴이 내장된 기판 제조방법 | |
| KR101886056B1 (ko) | 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자 | |
| KR100881233B1 (ko) | 임프린트 리소그래피용 스탬프 및 이를 이용한 임프린트리소그래피방법 | |
| JP6089451B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
| KR20100025363A (ko) | 나노 패턴 제조방법, 마스크 제조방법 및 나노 임프린트 리소그래피 방법 | |
| JP6015140B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
| KR101327310B1 (ko) | 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법 | |
| KR101078812B1 (ko) | 비구면 형태의 실리콘 몰드, 마이크로 렌즈 어레이 및 상기 실리콘 몰드와 마이크로 렌즈 어레이를 제조하는 방법 | |
| JP4775024B2 (ja) | 成形部品の製造方法 | |
| JP6972581B2 (ja) | インプリントモールド及びインプリントモールドの製造方法 | |
| KR20140024510A (ko) | 나노와이어, 나노와이어 격자구조물 및 나노와이어 제조방법 | |
| KR101373721B1 (ko) | 나노 금속패턴 형성방법 | |
| CN111656283B (zh) | 模板制备方法 | |
| KR101399439B1 (ko) | 금속박막의 선택적 제거에 의한 패턴형성 방법 | |
| KR101438797B1 (ko) | 금속 촉매 식각 방법을 이용한 수직 나노구조를 포함하는 광학기기 및 그 제조 방법. | |
| JP4190448B2 (ja) | ナノデバイスの作製方法 | |
| CN116314489A (zh) | 一种内凹结构的图形化衬底、制备方法及led外延片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 7 |