KR101398237B1 - 유기 el 소자, 유기 el 소자의 제조방법, 및 유기 el 표시장치 - Google Patents

유기 el 소자, 유기 el 소자의 제조방법, 및 유기 el 표시장치 Download PDF

Info

Publication number
KR101398237B1
KR101398237B1 KR1020127001312A KR20127001312A KR101398237B1 KR 101398237 B1 KR101398237 B1 KR 101398237B1 KR 1020127001312 A KR1020127001312 A KR 1020127001312A KR 20127001312 A KR20127001312 A KR 20127001312A KR 101398237 B1 KR101398237 B1 KR 101398237B1
Authority
KR
South Korea
Prior art keywords
layer
organic
film
electrode
substrate
Prior art date
Application number
KR1020127001312A
Other languages
English (en)
Other versions
KR20120024978A (ko
Inventor
히데끼 우찌다
에미 야마모또
가즈야 닛따
야스마사 나까무라
Original Assignee
퓨엔스 가부시끼가이샤
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퓨엔스 가부시끼가이샤, 샤프 가부시키가이샤 filed Critical 퓨엔스 가부시끼가이샤
Publication of KR20120024978A publication Critical patent/KR20120024978A/ko
Application granted granted Critical
Publication of KR101398237B1 publication Critical patent/KR101398237B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

기판(20)이나 하층전극(21), 상층전극(26), 유기층(22)을 구비한다. 유기층(22)은 한 쌍의 전극층(21, 26) 사이에 형성된다. 이들 전극충(21, 26)과 유기층(22)은 기판(20) 상에 적층된다. 유기층(22)의 정공주입층(23)이나 발광층(24)이 전기분무법을 이용하여 성막되며, 미립자가 연속적으로 결합되어 형성된 막상 구조를 갖는다.

Description

유기 EL 소자, 유기 EL 소자의 제조방법, 및 유기 EL 표시장치{ORGANIC EL ELEMENT, PROCESS FOR MANUFACTURING ORGANIC EL ELEMENT, AND ORGANIC EL DISPLAY DEVICE}
본 발명은 유기 EL(electro-luminescence) 소자 등에 관한 것으로, 특히 유기 EL 소자가 포함하는 유기층의 구조에 관한 것이다.
최근, 유기 EL 소자의 개발이 정력적으로 이루어지고 있다. 유기 EL 소자를 이용한 디스플레이는, 백라이트나 편광판이 필요 없고 동적범위나 시야각이 우수하며 박형화나 저 비용화에 유리한 점에서, 유망한 차세대 디스플레이이로서 기대되고 있다.
유기 EL 소자에는 일반적으로, 박막상태의 양극과 음극 사이에, 전압을 인가함으로써 자체 발광하는 유기 EL층이 구비되며, 유기 EL층에는 정공주입층이나 수송층, 발광층, 정공차단층, 전자수송층 등이 적층된다.
이들 유기 EL층의 각 층은 진공증착에 의해 성막되는 경우가 많으나(진공증착법), 일부에는 스핀코팅 등을 이용한 도포에 의해 성막되는 경우도 있다(도포법).
또 전기분무(electro spray)를 이용한 성막방법도 제안되고 있다(특허문헌 1∼3). 전기분무법에서는, 예를 들어 용액의 미립자끼리 서로 반발하도록 도포재료 용액에 대하여 직접 하전시키고 그 용액을 노즐로부터 살포한다. 그리고 그 노즐과 타겟 기판과의 사이에 전계를 형성시켜, 하전된 액체 방울에 그 전계를 작용시키면서 기판에 탄착시킨다. 전계의 강도나 용매, 노즐과 기판 사이 거리등의 조건을 조정함으로써, 탄착 시의 도포재료 상태를 제어할 수 있다.
단, 특허문헌 1 및 특허문헌 2에서는 유기 EL 소자에 적용하기 위한 조건은 언급되지 않았다. 한편, 특허문헌 3에서는, 노즐로부터 도포재료를 기판으로 정전기력으로 분무하고, 노즐과 기판 사이에 형성된 절연체의 마스크에 의해 도전성 기판에 선택적으로 성막한다. 분무된 도포재료의 미립자가 마스크에 부착하지 않고 기판으로 끌리도록, 마스크에는 전압이 인가된다.
그런데 유기 EL 디스플레이를 컬러 표시시키기 위해서는, 일반적으로 1개의 화소 중에 적(R), 녹(G), 청(B)으로 이루어진 3개의 서브픽셀을 나란히 배치하여, 이들 각 서브픽셀의 발광을 제어하는 방법이 이용되고 있다. 이를 위해서는, 각 색을 발광하는 발광층을 이들 각 서브픽셀에 선택적으로 성막할 필요가 있다(패터닝).
이와 같은 패터닝기술로는 특허문헌 3 외에도 여러 가지로 제안되고 있다(특허문헌 4∼7).
특허문헌 4에는, 금속마스크를 이용하여 진공증착에 의해 패터닝하는 방법이 개시되어 있다.
특허문헌 5에는, 잉크젯식 기록헤드를 이용하여 유기 EL 소자의 정공 주입 수송층을 패터닝하는 방법이 개시되어 있다.
특허문헌 6에는, 도포액실과 기판 사이에 마스크가 배치되며, 도포액을 기판을 향해 분무할 시에 마스크에 전압을 인가하고 도포액의 진행방향을 제어하여 선택적으로 도포하는 방법이 개시되어 있다.
특허문헌 7에는, 시료 보트와 기판 사이에 마스크가 배치되며, 유기 EL층의 형성재료를 증착시킬 시에 마스크에 전압을 인가하고 그 형성재료의 진행방향을 제어하여 선택적으로 형성재료를 증착시키는 방법이 개시되어 있다.
[선행기술문헌]
[특허문헌]
특허문헌 1:미국특허 제 6350609호 명세서
특허문헌 2:미국특허 제 6787313호 명세서
특허문헌 3:일본 특허공개 2007-229851호 공보
특허문헌 4:일본 특허공개 2002-075638호 공보
특허문헌 5:일본 특허공개 2000-106278호 공보
특허문헌 6:일본 특허공개 2001-345176호 공보
특허문헌 7:일본 특허공개 2001-345177호 공보
그러나 전술한 진공증착법이나 도포법, 그리고 패터닝기술에 관한 특허문헌 3∼특허문헌 7의 방법에는 각각 다음과 같은 과제가 존재한다.
(진공증착법의 과제)
진공증착법으로 복수 층을 적층 형성할 경우, 각 층의 증착률이 다른 경우가 많다. 이에 따라, 가장 증착률이 느린 층에 의해 제조공정의 택트타임(tact time)이 제약되어, 고 생산성을 실현하는 데 있어서 보틀넥(bottleneck)이 된다.
또 진공증착법에서는, 증착 시에 도가니를 이용하여 가열하는 저항가열법이 범용적으로 이용되고 있다. 그러나 도가니의 내부는 온도분포가 불균일해지기 쉬우므로, 일정한 증착률을 유지하고 증착을 정밀하게 제어하는 것은 어렵다.
또한 균일한 막을 형성하기 위하여, 증착원과 기판 사이의 거리를 크게 취할 필요가 있어, 진공증착장치가 기판 크기에 비하여 불필요하게 커져 버린다. 그 결과, 기판 이외의 부분에 다량의 재료가 증착되어 재료 이용효율이 현저하게 손상되며, 설비비용이 높아져 버린다.
(도포법의 과제)
도포법은 디스플레이산업에서 널리 이용되고 있으며, 예를 들어 G8이나 G10 크기의 유리기판에 대하여, 높은 정밀도로 균일하게 성막하는 기술이 확립되었다. 그러나 유기 EL 소자의 경우에는 복수의 층을 적층할 필요가 있으며, 성막한 막을 소결 등에 의해 불용화처리를 실시하지 않는 한, 새로 적층되는 막에 포함되는 용매에 의해, 먼저 적층된 막이 용해되어, 적정한 적층구조를 형성할 수 없다.
고분자계 재료인 경우, 용액의 휘발성을 달리 하여 도포를 반복하는 것도 가능하다. 그러나 모든 막을 적정하게 적층하는 것은 어려우므로, 이와 같은 재료를 이용한 유기 EL 소자는 특성이 열등하며, 수명이나 효율 점에서 실용화의 전망이 서고 있지 않는 것이 실정이다.
한편, 저분자계 재료인 경우, 도포법으로 성막하는 것 자체가 어렵다. 용해성과 특성의 향상을 양립시키는 것이 어려우며, 이용할 수 있는 재료도 제한된다.
(마스크증착법의 과제)
특허문헌 4와 같은 마스크증착법에서는, 마스크에도 증착되므로, 재료를 부분적으로밖에 이용할 수 없다. 예를 들어 컬러화 하기 위하여 3개의 서브픽셀(RGB)을 개별적으로 증착할 경우에는 대략 3분의 2의 재료가 버려지며, 진공증착법에 의한 재료의 이용효율이 10% 전후인 것에 비하면, 마스크증착법에서의 재료 이용효율은 수 %에 지나지 않는다.
또 증착원과 기판 사이의 거리가 크므로, 증착원의 위치에 따라서는 마스크의 그림자가 생겨 성막 불량을 초래한다. 또한 디스플레이가 대형화되면, 그것에 따라 마스크 면적도 크게 할 필요가 있어, 대형 디스플레이의 제조에 이용하기에는 한계가 있다.
(잉크젯법의 과제)
특허문헌 5와 같은 잉크젯법은, 원하는 위치에 용액을 적하(滴下)시켜 성막할 수 있으므로, 온디맨드(On Demand)로 패터닝할 수 있다는 이점이 있다. 그러나 잉크젯법은 기계적인 위치의 어긋남이나 헤드의 막힘 등이 발생하므로, 용액이 적하되는 위치의 정밀도는 그다지 높지 않다. 또 용액이 주위로 비산되어 RGB의 혼색이 발생할 우려도 있다.
일반적으로 잉크젯법으로 균일한 막을 형성하기 위해서는, 적하되는 용액을 넣기 위하여 뱅크(bank)라 불리는 울을 형성할 필요가 있다. 또 표면처리를 실시하여, 막을 형성할 부분의 친액성을 충분이 높여 둘 필요가 있어, 준비공정이 복잡해지기 쉽다. 표면처리를 실시함에 따라 막의 특성이 저하될 우려도 있다. 또한 동일 종류의 용매에 용해되는 재료를 포함한 막끼리 직접 적층시킬 수 없으므로, 사용할 수 있는 재료가 한정된다. 따라서 잉크젯법은 현 시점에서 가장 특성이 우수한 재료나 적층구조에는 적용되지 않는다.
(특허문헌 3 등의 방법의 과제)
한편, 특허문헌 3이나 특허문헌 6, 7의 방법은, 마스크에 전압을 인가함으로써 마스크로의 도포재료 부착량을 줄일 수 있어, 재료의 이용효율을 향상시킬 수 있다.
그러나 제조할 디스플레이에 맞추어 각각 마스크를 제작할 필요가 있어, 온디맨드성이 부족하다는 과제가 있다.
본 발명의 목적은, 온 디맨드성이나 재료의 이용효율이 우수한 유기 EL 소자를 제공하는 것을 목적으로 한다.
본 발명은, 기판과, 하층전극 및 상층전극으로 이루어지는 한 쌍의 전극층과, 유기층을 구비하며, 상기 유기층은, 상기 한 쌍의 전극층 사이에 형성되고, 상기 한 쌍의 전극층과 상기 유기층은 상기 기판 상에 적층되며, 상기 유기층이, 전압의 인가에 의해 발광하는 발광층을 포함한 1개 이상의 층을 가지고, 상기 유기층이 갖는 적어도 1개의 층이, 미립자가 연속적으로 결합되어 형성된 막상 구조를 갖는 유기 EL 소자이다.
상기 발광층이 상기 막상 구조를 가져도 된다.
또한 상기 유기층이, 추가로, 전하주입층 및 전하수송층의 적어도 어느 1개로서 기능하는 제 2 층을 포함하며, 상기 제 2 층이 상기 막상 구조를 가져도 된다.
상기 막상 구조는 저분자 유기재료로 형성할 수 있다.
상기 막상 구조는 전기분무법을 이용하여 형성하는 것이 바람직하다.
또 상기 하층전극은 상기 기판 상에 복수 형성되며, 상기 복수의 하층전극 상에는, 상기 막상 구조를 갖는 상기 발광층이 각각 형성되고, 상기 복수의 발광층이, 전기분무법을 이용하여 형성된, 발광하는 색이 다른 복수의 발광층을 포함한 유기 EL 소자라도 된다.
또한 상기 하층전극은 상기 기판 상에 복수 형성되며, 상기 복수의 하층전극 상에는, 상기 막상 구조를 갖는 상기 제 2 층이 각각 형성되고, 상기 복수의 제 2 층이 전기분무법을 이용하여 형성된, 막 두께가 다른 복수의 제 2 층을 포함한 유기 EL 소자라도 되며, 재료가 다른 복수의 제 2 층을 포함한 유기 EL 소자라도 된다.
이와 같은 유기 EL 소자는, 상기 하층전극을 상기 기판 상에 형성하는 하층전극 형성공정과, 스프레이 노즐과, 상기 하층전극이 형성된 기판과의 사이에 전계를 형성하고, 그 상태에서, 상기 스프레이 노즐로부터 상기 기판을 향하여, 하전된 도포재료 용액을 살포하는, 전기분무법에 의한 성막공정을 포함하며, 상기 성막공정에서, 상기 하층전극 전위의 제어가 수행되는 제조방법을 이용하여 제조할 수 있다.
또 상기 하층전극이 상기 기판 상에 복수 형성된 경우에는, 상기 복수의 하층전극을 상기 기판 상에 형성하는 하층전극 형성공정과, 스프레이 노즐과, 상기 복수의 하층전극이 형성된 기판과의 사이에 전계를 형성하고, 그 상태에서, 상기 스프레이 노즐로부터 상기 기판을 향하여, 하전된 도포재료 용액을 살포하는 전기분무법에 의한 성막공정을 포함하며, 상기 성막공정이, 상기 하층전극의 전위를 제어하는 전위제어공정을 포함하고, 상기 전위제어공정에서, 상기 복수의 하층전극 중, 적어도 어느 하나의 하층전극에, 상기 도포재료 용액과 동일 종류의 전하를 부여하는 처리가 이루어지는 제조방법을 이용하여 유기 EL 소자를 제조할 수 있다.
이와 같은 유기 EL 소자는, 유기 EL 표시장치에 적합하다.
본 발명에 의하면, 생산성이 우수하며 재료 비용도 억제할 수 있는 유기 EL 소자 등을 제공할 수 있다.
도 1은 본 발명에 관한 전기분무법을 이용하여 성막하는 경우의 개념도.
도 2는 미립자 결합막 표면의 PL발광 상이며, (a)는 부적정한 조건으로 성막된 것이고, (b)는 적정한 조건으로 성막된 것이다.
도 3은 도 2(b)의 막의 AFM 상.
도 4는 미립자 결합막의 구조를 설명하기 위한 단면도.
도 5는 본 발명에 관한 전기분무법을 이용하여 패터닝하는 경우의 개념도.
도 6은 발광색소를 패터닝한 막의 PL발광 상.
도 7은 제 1 실시형태의 유기 EL 표시장치에 있어서 주요부의 평면 모식도.
도 8은 도 7의 X-X선 단면도.
도 9는 유기 EL 소자의 적층구조를 나타낸 단면 모식도.
도 10은 전기분무 장치의 개략도.
도 11은 각 서브픽셀의 전위 제어의 타이밍도.
도 12는 소자 특성을 비교한 그래프.
도 13은 소자 특성을 비교한 그래프.
도 14는 각 서브픽셀의 전위제어 타이밍도의 변형 예이며, (a), (b)는 각각 상이한 전위 제어의 타이밍도를 표시한다.
도 15는 제 2 실시형태에 있어서 발광소자의 평면 모식도.
도 16은 제 2 실시형태에 있어서 발광소자의 적층구조를 나타낸 단면 모식도.
도 17은 주된 재료의 화학식을 표시한 도.
이하, 본 발명의 실시형태를 도면에 기초하여 상세하게 설명한다. 단, 이하의 설명은 본질적으로 예시에 지나지 않으며, 본 발명, 그 적용물 또는 그 용도를 제한하는 것은 아니다.
(미립자가 연속적으로 결합되어 형성된 막상 구조)
본 발명에 관한 유기 EL 소자의 유기층에는, 미립자가 연속적으로 결합되어 형성된 막상 구조를 갖는 층(미립자 결합막이라고도 함)이 존재한다. 본 실시형태의 미립자 결합막은 전기분무(electro spray)법을 이용하여 형성되므로, 먼저 전기분무법에 대하여 설명한다.
도 1에, 전기분무법을 이용한 성막방법의 개념도를 나타낸다. 도면 중에서 1은 피 성막대상, 2는 용액측 전극, 3은 스프레이 노즐, 4는 고압전원, 5는 도포재료의 용액(도포액이라고도 함)이다.
전기분무법에서는, 고압전원(4)의 양극과 음극 중 그 한쪽이 피 성막대상(1)에 접속되며, 다른 쪽이 도포액(5)에 침지된 용액측 전극(2)에 접속된다. 그리고 도포액(5)과 피 성막대상(1)에, 각각 서로 반대의 전하가 부여되어, 스프레이 노즐(3)과 피 성막대상(1) 사이에 전계가 형성된다. 그 상태에서, 하전된 도포액(5)을 스프레이 노즐(3)에 의해 살포한다. 살포된 액적(液滴)은 전계에 의해 유도되어 피 성막대상(1)에 탄착되어 성막된다.
이때, 살포된 액적은 자신의 정전기력에 의해 미세화되며, 통상의 스프레이에 의한 분무나 잉크젯방식의 분사에 비해 매우 작아지므로, 결손이 없는 치밀한 막을 형성할 수 있다.
예를 들어 도 2에, 유기 EL 소자의 발광층을 상정하여, 전기분무법에 의해 피 성막대상에 발광색소를 성막한 경우의 PL(photo luminescence)발광 상을 나타낸다. 도 2(a)는 탄착 시의 액적이 비교적 큰 입자상태로 되는 부적정한 조건으로 성막한 것이며, 도 2(b)는 적정한 조건으로 성막한 것이다. 여기서 PL발광이란, 여기광원을 조사함으로써 발광색소가 여기발광되는 현상을 말한다.
도 2(a)에 나타내는 바와 같이, 탄착 시의 액적이 커지면, 곳곳에 발광하지 않은 부위(흑점)가 발생한다. 또 이와 같은 막에서는 전극간의 누설이 일어나기 쉬워지며, 전하가 흐르는 방법도 불안정해 진다.
한편, 도 2(b)에 나타내는 바와 같이, 적정한 조건으로 성막하면 균일한 발광을 얻을 수 있다. 이는 액적의 매우 미세한 미립자가 연속적으로 이어지고 틈새 없이 성막되었음을 나타낸다.
예를 들어 도 3에, 도 2(b)의 막의 AFM(원자간력 현미경) 상을 나타낸다. 이를 보면, 약간이기는 하되, 막 표면에는 액적 입자에 기초한 미세한 요철이 관찰된다. 이와 같이 전기분무법으로 적정하게 형성된 막은, 마이크로 또는 나노레벨에서 보아도, 미세한 액적 입자가 균일하게 퇴적되어 틈새가 없는 연속된 막 구조가 되며, 그 표면에는 액적 입자에 기초한 요철형상이 형성된다. 즉, 전기분무법에 의해 형성되는 막은, 막과 입자의 성질과 상태를 함께 갖는다.
이와 같은 막은, 도 4와 같이 구성된 것으로 생각된다. 즉, 액적이 피 성막대상에 탄착되었을 때에는 아직 용매가 남아 있으며, 동일 타이밍으로 탄착되는, 인접하는 액적끼리 그 표층부분에서 이어지면서 급속하게 건조되는 결과, 입자상태의 모양을 남긴 상태에서 연속적인 막이 되는 것으로 생각된다. 여기서 도 4에서 7은 그 막을 나타내며, 8은 막(7)의 입자상태 부분(입자핵), 9는 이들 입자핵을 일체로 결합하는 막(7)의 결합부를 나타낸다.
본 발명에서는 이와 같은 구조를 "미립자가 연속적으로 결합되어 형성된 막상 구조"로 정의한다.
(미립자 결합막의 유기 EL 소자로의 이용)
미립자 결합막의 입자핵은 매우 작은 나노레벨이다. 입자핵은 상대적으로 밀도가 크므로, 전기특성이나 발광특성이 높아질 것으로 기대된다. 미립자 결합막의 경우, 막 표면 전체에 나노레벨의 미세한 요철이 형성되므로, 그 표면적은 실질적으로 커지며, 건조속도가 빨라진다. 즉, 피 성막대상에 액적이 탄착되는 즉시 건조된다. 따라서 특별한 건조처리를 실시할 필요가 없으며, 제조공정을 간단하게 할 수 있다.
이에 관하여, 잉크젯법에서는 막의 균일화를 위하여 고 비등점의 용매가 자주 이용되는데, 이 경우, 용매를 건조시키기 위하여 진공가열처리가 필요해지는 등 제조공정이 복잡해지기 쉬워진다.
또 미립자 결합막의 경우, 막의 적층화가 용이해진다. 전술한 바와 같이, 일반적인 도포법으로는 적층구조를 형성하기가 어렵다. 그러나 전기분무법에 의하면, 살포된 액적은 탄착과 거의 동시에 건조되므로, 하층 막을 녹이는 일없이 적층시킬 수 있다.
또 서로 접하는 막과 막의 계면 표면적이 커지므로, 주입효과를 높일 수 있다.
막을 구성하는 유기재료로서, 고분자화합물이 아닌 저분자화합물을 사용할 수 있는 점에서도 유리하다. 저분자계 유기재료(저분자 유기재료)는 통상적으로 진공증착법에 의해 성막된다. 진공증착법에서는, 저분자 유기재료를 승화시킴으로써 분자나 클러스터 레벨로 미세화하고, 증착시켜 성막한다. 이에 대하여, 전기분무법도, 저분자 유기재료를 포함한 도포액을 거의 클러스터 레벨의 액적으로 미세화하고, 살포하여 성막할 수 있으므로, 진공증착과 동등 품질의 막을 형성할 수 있다.
따라서 전기분무법을 이용하면, 적층화할 수 있음과 더불어, 종래, 진공증착법으로 제작하는 유기 EL 소자와 동일 재료, 동일 구조의 유기 EL 소자를 제작하는 것도 가능하다.
여기서 입자핵 개개의 크기는 입경이 100㎚ 이하인 것이 바람직하다. 입경이 100㎚를 초과하면 흑점이 발생할 우려가 있기 때문이다. 또 여기서 말하는 입경으로는, 예를 들어 막의 AFM 상으로부터 계측되는 입경을 이용할 수 있으며, 입경이 100㎚ 이하란, 입경이 100㎚를 초과하는 입자핵이 통계적으로 보아 포함되지 않음을 의미한다(α=0.05).
전기분무법을 이용하여 형성하는 유기층은 발광층이라도 되며, 전하주입층이나 전하수송층이라도 된다.
전기분무법은, 전계가 형성된 상태 하에서 실시된다. 따라서, 형성될 막은 전계의 작용을 받으므로 전기적으로 안정된 구조가 되며, 신뢰성 높은 유기 EL 소자가 얻어진다. 예를 들어 쌍극자 모멘트(dipole moment)나 전기적인 국소 부위가 존재하는 유기재료를 이용하면, 형성될 막은 전기적인 질서를 갖춘 것이 된다.
따라서 전하수송층이면 전기특성의 개선효과 등을 기대할 수 있으며, 발광층이면 발광효율의 향상 등을 기대할 수 있다.
(패터닝으로의 응용)
전기분무법은 패터닝에 적합하게 이용할 수 있다. 예를 들어 도 5에, 전기분무법을 이용하여 패터닝하는 경우의 개념도를 나타낸다. 여기서 도면 중 10은 기판이며, 11a∼11c는 각각 기판 상에 형성된 하층전극이다. 12는 용액측 전극, 13은 스프레이 노즐, 14는 고압전원, 15는 도포액이다. 본 예에서 용액측 전극(12) 및 하층전극(11a, 11c)은 각각 고압전원(14)의 양극에 전기적으로 접속되며, 하층전극(11b)은 접지된 음극에 접속된다.
전기분무법에서는, 하층전극(11a∼11c)이 형성된 기판(10)과 스프레이 노즐(13) 사이에 전계가 형성되므로, 그 상태에서 스프레이 노즐(13)로부터 기판(10) 쪽으로 하전된 도포액(15)을 살포하면, 하전된 액적은 전계의 작용을 받아 전기력선으로 유도되어 변위한다. 따라서 하층전극(11a∼11c)의 전위를 제어하면 임의의 하층전극에만 성막할 수 있다.
예를 들어 도 5에서는, 하층전극(11a, 11c)에는 액적과 동일 종류의 양 전하가 부여되므로, 액적은 전기적으로 반발하며 하층전극(11a, 11c)에는 탄착되지 않는다. 한편, 하층전극(11b)에는 상대적으로 음 전하가 부여되므로, 액적은 하층전극(11b)에 선택적으로 탄착된다.
이와 같이 전극의 전위를 개별로 제어함으로써, 복수의 전극에서 필요한 전극을 선택하여 성막할 수 있다.
도 6에, 이와 같이 하여 발광색소를 패터닝한 막의 PL발광 상을 예시한다. 도면 중에서 18은 성막되지 않은 영역이며, 19는 성막된 발광영역이다. 발광영역(19) 하측에는 하층전극(11b)이 존재하며, 성막되지 않은 영역(18)에는 하층전극(11a이나 11c)이 존재한다. 이와 같이 명확하게 패터닝하는 것이 가능해진다.
유기 EL 소자를 컬러표시 가능한 디스플레이(유기 EL 표시장치)에 이용하기 위해서는, 1개의 화소를 구성하는 유기 EL 소자를 복수, 현실적으로는 3개 이상의 서브픽셀로 분할하고, 각각의 서브픽셀에 R(적), G(녹), B(청) 등, 발광하는 색이 다른 발광재료를 이용하여 발광층을 패터닝할 필요가 있다.
그래서 각 서브픽셀에 발광층을 형성할 때, 전술한 바와 같이 각 하층전극의 전위를 제어함으로써, 임의의 하층전극 상에 임의의 발광층을 형성할 수 있다. 그렇게 하면 전용 마스크를 준비할 필요도 없어지며, 하층전극의 표면형상에 따라 자유롭게 성막할 수 있으므로 제조공정이 간단해지고, 온디맨드성도 우수하다.
(색 재현성의 향상)
유기 EL 소자에 이용되는 발광재료는 유기물이므로, 단일체로는 발광 스펙트럼은 브로우드(broad)하며, 색 순도는 그다지 높지 않다. 디스플레이에서는, 예를 들어 NTSC비 100% 이상의 색 재현성이 요구되는 일이 많은 데 대해, 주된 발광재료의 발광 스펙트럼에서는 NTSC비 70% 정도의 색 재현성이 한계이다.
그런데, 유기층을 구성하는 각 층의 막 두께는 10㎚∼60㎚ 정도이다. 각 색의 유기층에서 최적의 막 두께는 다르기는 하되, 유기층 전체로서의 막 두께도 100㎚∼150㎚ 정도가 일반적이다. 이 정도의 막 두께는 마치 가시광과의 광 간섭작용을 받기 쉬우므로, 막 두께의 약간의 변화에 의해 그 유기층의 색 재현성이 크게 변화한다. 환언하면, 유기층의 막 두께를 조정함으로써 색 순도를 향상시키는 것이 가능하다.
즉, 전기분무법을 이용하면, 각 색의 유기층별로 패터닝할 수 있으므로, 유기층별로 간단히 막 두께를 바꿀 수 있다. 예를 들어 각 색의 유기층별로 차례로 전위를 제어하여 원하는 막 두께로 형성할 수도 있고, 일련의 성막과정 중에 전극의 전위를 제어하여 성막시간을 조정함으로써, 막 두께가 다른 각 유기층을 동시에 형성할 수도 있다.
따라서 유기층을 구성하는 발광층 이외의 층, 예를 들어 전하주입층이나 전하수송층 등의 재료의 막 두께를 제어함으로써, 각 색의 색 순도가 향상되며, 디스플레이의 색 재현성을 향상시킬 수 있다.
(고 효율화, 장수명화의 실현)
발광하는 색이 다른 발광재료는 통상, 밴드갭이나 분자구조가 다르므로, 이들에 대한 전하수송층 등의 최적의 재료도 다른 경우가 많다. 그러나 종래의 방법으로는 발광재료별로 재료를 바꾸어 전하수송층 등을 패터닝하는 것은 어려우며, 전체면을 동일재료로 전하수송층 등을 성막하는 것이 일반적이다.
이에 반해, 전기분무법을 이용하면, 패터닝을 높은 택트(tact)로, 더욱이 낮은 비용으로 실시할 수 있으므로, 각 발광층의 발광재료에 최적의 재료를 이용하여 전하수송층 등을 형성할 수 있다. 서부픽셀별로 그 기능을 효과적으로 발휘시킬 수 있게 되고, 유기 EL 소자, 나아가 디스플레이의 고 효율화, 장수명화를 실현할 수 있다.
<제 1 실시형태>
다음은 구체적인 실시형태를 참조하면서 상세하게 설명한다.
(유기 EL 소자의 구조)
도 7∼도 9에 본 실시형태의 컬러 디스플레이(유기 EL 표시장치)의 표시부를 구성하는 유기 EL 소자를 나타낸다. 도 7은 유기 EL 소자의 기본구조를 그 상면에서 본 도이다. 도 8은 도 7의 X-X선 단면도이다. 도 9는 유기 EL 소자의 적층구조이다. 이들 도면에서 20은 유리기판, 21(21a∼21c)은 하층전극(양극), 22는 유기층, 23a는 정공주입층, 23b는 정공수송층, 24(24a∼24c)는 발광층, 25는 전자수송층, 26은 상층전극(음극), 27은 스페이서이다. 도 7은 2개의 화소부분을 나타내며, 1개의 화소는 B서브픽셀(28a), G서브픽셀(28b), R서브픽셀(28c)의 3개 서브픽셀(28)로 구획된다.
유리기판(20) 상에는 복수의 띠형 양극(21, 21, …)이 스트라이프형으로 형성된다. 각 양극(21)은 소정의 간격을 두고 병렬된다. 이들 양극(21)은 투명성을 갖는 AL/ITO로 이루어진다. 상세하게는, 각 양극(21)은 각각 120㎛ 폭으로 형성되며, 틈새 폭은 20㎛이다. 양극(21)은 스퍼터링법, 포토리소그래피 프로세스에 의한 패터닝에 의해 형성된다(하층전극 형성공정).
양극(21)과 직교하도록 복수의 선형 스페이서(27, 27, …)가 형성된다. 이들 스페이서(27)는 소정 간격을 두고 병렬된다. 상세하게는 각 스페이서(27)의 최대폭은 15㎛이며, 간격 폭은 340㎛이다. 각 스페이서(27)는 감광성의 폴리이미드 수지를 이용하여 포토리소그래피 프로세스에 의해 패터닝되며, 양극(21)이 형성된 유리기판(20) 상에 벽 형상으로 세워 형성된다. 스페이서(27) 폭은 베이스단측(기판(20)측)에서 선단측을 향하여 점차 커지게 형성된다(역 테이퍼 형상). 여기서 스페이서(27)의 재료는 폴리이미드 수지에 한정되지 않으며, 필요에 따라 적절하게 선택할 수 있다. 예를 들어 무기물이라도 된다.
양극(21) 상에는 정공주입층(23a) 및 정공수송층(23b)(제 2 층)이 형성된다. 정공수송층(23b)에는 유기 EL 소자나 유기 광도전체의 일반적인 재료를 이용할 수 있다. 그 구체예로는, 예를 들어 무기 p형반도체 재료, 포르피린 화합물, N,N`-비스-(3-메틸페닐)-N,N`-비스-(페닐)-벤지딘(TPD), N,N`-디(나프탈렌-1-일)-N,N`-디페닐-벤지딘(NPD) 등의 방향족 제 3 급 아민 화합물이나, 하이드라존 화합물, 퀴나크리돈 화합물, 스티릴아민 화합물 등을 들 수 있다. 상세함은 후술하나, 정공주입층(23a)은 각 서브픽셀(28)별로 막 두께가 다르며, 패터닝에 의해 형성된다.
각 정공수송층(23b) 등의 위에는, 전압의 인가에 따라 다른 색을 발광하는 발광층(24)이 각각 패터닝된다. 구체적으로 제 1 양극(21a) 상에는 청색(B)을 발광하는 발광층(24a)이 형성되며, 제 2 양극(21b) 상에는 녹색(G)을 발광하는 발광층(24b)이 형성되고, 제 3 전극(21c) 상에는 적색(R)을 발광하는 발광층(24c)이 형성된다. 각 발광층(24)의 막 두께는 모두 30㎚이다.
각 발광층(24) 상에는 전자수송층(25)이 20㎚ 막 두께로 형성된다. 그리고 전자수송층(25) 상에는 음극(26)이 형성된다. 음극(26)의 구성은 LiF(1㎚)/MgAg(5㎚)/Al(3㎚)으로 이루어진다. 그리고 본 실시형태의 음극(26), 정공수송층(23b), 전자수송층(25)은 화소의 전체면을 피복하도록 진공증착법에 의해 성막된다.
전체면에 성막되는 음극(26) 등은 역 테이퍼 형상의 스페이서(27)에 의해 분할된다. 상세하게는 330㎛ 폭의 스트라이프형 음극(26) 등이 형성된다. 이와 같이 서로 직교하는 양극(21)과 음극(26)에 의해 120㎛×330㎛의 각 서브픽셀(28)이 형성된다. 그리고 인접하는 RGB 3개의 서브픽셀(28a∼28c)에 의해 1개의 화소가 구성된다.
여기서 이 컬러 디스플레이는 양극(21)에 반사성 전극이, 음극(26)에 반투과성 전극이 이용되며, 유리기판(20)의 반대측으로부터 발광을 추출하는 탑에미션(top emission) 구조로 이루어진다. 반투과성 전극과 반사성 전극 사이에서 광 간섭작용이 발생함으로써, 발광파장이 준급해짐에 의한 색도 개선효과를 얻을 수 있다(마이크로 캐비티 효과).
(정공주입층의 패터닝)
본 실시형태의 정공주입층(23a)은 전기분무법을 이용하여 형성된다(성막공정). 먼저 테트라하이드로퓨란(THF)과 크실렌의 혼합용매에, 정공주입층을 구성하기 위한 재료(정공주입층재라고도 함)를 용해시켜 도포액을 작성한다. 그리고 정공주입층재로는 저분자계 재료를 이용한다. 또 여기서 말하는 저분자 재료란, 형광성을 갖는 분자와 1∼8개의 단위분자가 연속된 금속착체 형광물질이나 인광성 화합물, 형광성 화합물 등의 올리고머를 의미한다.
구체적으로 금속착체 형광물질로는, 예를 들어 트리스(8-퀴놀리노라토)알루미늄(III)(Alq), 4,4`-비스[N-(9,9-디(6)메틸플루오렌-2-일)-N-페닐아미노]비페닐(DFLDPBi), 비스(2-메틸-8-퀴놀리노라토)(4-페닐페놀라토)알루미늄(III)(BAlq)을 들 수 있다.
인광성 화합물로는, 예를 들어 (아세틸아세토나토)비스(2,3,5-트리페닐피리디나토)이리듐(III)(Ir(tppr)2(acac)), 비스[2-(4`,6`-디플루오로페닐)피리디나토-N,C2`]이리듐(III)피코리나토(FIrpic), 트리스(2-페닐피리디나토-N,C2`)이리듐(III)(Ir(ppy)3), 비스(2-페닐피리디나토-N,C2`)이리듐(III)아세틸아세토나토(Ir(ppy)2(acac)), 비스(2-페닐벤조티아졸라토-N, C2`)이리듐(III)아세틸아세토나토(Ir(bt)2(acac)), 트리스(2-페닐퀴놀리나토-N,C2`)이리듐(III)(Ir(pq)3), 비스(2-페닐퀴놀리나토-N,C2`)이리듐(III)아세틸아세토나토(Ir(pq)2(acac)), 비스[2-(2`-벤조[4,5-α]티에닐)피리디나토-N,C3`]이리듐(III)아세틸아세토나토(Ir(btp)2(acac)), 비스(1-페닐이소퀴놀리나토-N,C2`)이리듐(III)아세틸아세토나토(Ir(piq)2(acac)), (아세틸아세토나토)비스[2, 3-비스(4-플루오로페닐)퀴녹살리나토]이리듐(III)(Ir(Fdpq)2(acac)), 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린합금(II)(PtOEP)을 들 수 있다.
형광성 화합물로는, 예를 들어 페릴렌, 2,5,8,11-테트라(tert-부틸)페릴렌(TBP), 4,4`-비스[2-(N-에틸카르바졸-3-일)비닐]비페닐(BCzVBi), 5,12-디페닐테트라센, N,N`-디메틸퀴나크리돈(DMQd), N,N`-디페닐퀴나크리돈(DPQd), 4-디시아노메틸렌-2-이소프로필-6-[2-(1,1,7,7-테트라메틸줄로리딘-9-일)에테닐]-4H-피란(DCJTI), 루부렌, 쿠마린6, 쿠마린30을 들 수 있다.
도 10에, 사용한 전기분무장치(30)를 나타낸다. 도 10에 나타내는 바와 같이 전기분무장치(30)는, 모세관(31a)을 갖는 살포장치(31)나, 기판(20)을 지지 고정하기 위한 스테이지(32), 도포액에 전하를 부여하기 위한 제 1 고압전원(33), 도포액측 전극(34), 전압제어장치(35) 등을 구비한다. 전압제어장치(35)에는, 기판(20)의 각 전극(21)에 전하를 부여하기 위한 제 2 고압전원(35a)이나 그 전압을 제어하기 위한 제어시스템 등이 장비된다. 각 고압전원(33, 35a)은 1㎝당 1KV의 전계가 형성 가능한 능력을 갖는다. 모세관(31a)으로는, 안지름이 1㎜ 정도의 유리관을 인장시켜 가공한 범용품이 이용된다. 하전시킴으로써, 살포되는 액적이 미세화되므로, 잉크젯법과 같이 미세한 토출구를 가질 필요가 없다. 따라서 전기분무법은 도포액이 막히기 어렵다는 이점이 있다.
스테이지(32)는, 균일한 성막을 수행할 수 있도록 수직방향이나 수평방향으로 슬라이드 제어 가능하게 형성된다. 스테이지(32) 상면에는, 양극(21)을 형성한 기판(20)이 설치된다. 스테이지(32) 상에 기판(20)을 설치한 후, 각 전극(21)의 끝에 형성된 단자부에 전압제어장치(35)가 전기적으로 접속된다. 전압제어장치(35)를 조작하여 각종 조건을 설정함으로써, 원하는 전극(21)을 선택하여 전압을 인가할 수 있으며, 또 그 전압의 인가시간이나 타이밍을 임의로 설정할 수 있다.
본 실시형태에서는, 모세관(31a) 선단과 스테이지(32) 상 기판(20)과의 사이 거리는 5㎝로 설정한다. 제 1 고압전원(33)은 그 양극측을 도포액측 전극(34)에 접속하고, 그 음극측을 접지시켜 5KV의 전압을 인가한다. 즉, 도포액에 +5KV의 전압을 인가하여 양의 전하를 부여한다.
한편, 기판(20)측의 각 전극(21)은, 전압제어장치(35)에 의해, 제 2 고압전원(35a)의 양극측에 접속되는 양하전 접속과, 제 2 고압전원(35a)의 음극측에 접속되는 음하전 접속으로 전환 제어된다. 제 2 고압전원(35a)의 음극측은 접지되며, 양극측에 접속함으로써 전극(21)에는 +7V의 전압이 인가된다. 즉, 양의 전하가 부여된 액적은, 양하전 접속되는 전극(21)에는 탄착되지 않고, 음하전 접속되는 전극(21)에만 탄착되어 성막된다. 여기서, 본 실시형태에서는 +7V로 하나, 물론 그 이상의 전압으로 설정해도 된다.
도 8에도 나타낸 바와 같이, 마이크로 캐비티 효과를 가장 효과적으로 발현시키기 위하여, B서프픽셀(28a)의 제 1 양극(21a) 상에는 30㎚, G서프픽셀(28b)의 제 2 양극(21b) 상에는 60㎚, R서프픽셀(28c)의 제 3 양극(21c) 상에는 120㎚의 정공주입층(23a)이 각각 형성된다.
이와 같이, 막 두께가 다른 복수의 정공주입층(23a)을 패터닝하기 위하여, 본 실시형태에서는 각 정공주입층(23a)을 연속적으로 형성한다. 즉, 도포액의 살포 시에, 각 전극(21)의 전위가 소정시간에 연속적으로 전환되도록 전압제어장치(35)를 설정한다.
도 11에 그 전위제어의 타이밍도를 나타낸다. 도면 중에서 세로축은 각 양극에 인가한 전압을, 가로축은 경과시간을 각각 표시한다. 도 11에 나타내는 바와 같이, 먼저 R서브픽셀(28c)에만 성막되도록 제 3 양극(21c)이 음하전 접속되고, 제 1 양극(21a) 및 제 2 양극(21b)이 양하전 접속된다. 이어서, 마찬가지로 G서브픽셀(28b)에만 성막되도록 접속되고, 마지막에 B서브픽셀(28a)에만 성막되도록 차례로 전환 제어한다. 이 방법에 의하면, 막 두께가 다른 막을 개별적으로 성막할 수 있으므로, 막 두께의 조정을 보다 높은 정밀도로 수행할 수 있다.
일련의 처리 후 각 정공주입층(23a)의 용매는 거의 건조되며, 특별히 건조처리를 실시할 필요성은 확인되지 않는다. 더욱이 정공주입층재의 종류에 따라서는 건조처리를 실시하는 것이 좋은 경우도 있으나, 그 경우라도 소성온도나 시간을 완화시킬 수 있으므로, 열 손상을 경감할 수 있다.
이와 같이 형성된 각 정공주입층(23a) 상에는 정공수송층(23b)이 형성된다. 그 성막방법은 전기분무법을 이용해도 되며, 진공증착법을 이용해도 된다. 전기분무법이면, 하층의 정공주입층(23a)에 영향을 끼치지 않고 간단히 적층시킬 수 있다. 여기서, 본 실시형태에서는 진공증착법으로 전체면에 성막함으로써 정공수송층(23b)이 형성된다.
(발광층의 패터닝)
각 발광층(24)도 정공주입층(23a)과 마찬가지로 전기분무법을 이용하여 패터닝된다(성막공정). 단, 정공주입층(23a)의 경우와는 도포액이 다르다. 즉, 발광층(24)을 구성하는 발광재료는, 호스트재료와, 각 색별로 혼합되는 게스트재료(발광색소:여기서는 Ir착체)와의 혼합재료로 구성된다. 호스트재료에 대한 게스트재료의 혼합비는 중량비로 5%이다. 이들 재료를 각각 NMP와 THF의 혼합용매에 용해시켜 도포액을 작성한다.
또 성막 시에는 서브픽셀(28)별로 다른 재료의 도포액이 이용되므로, 도포액별로 분무장치(31)를 준비하여, 전압제어의 타이밍과 살포할 도포액을 전환하는 타이밍이 동기하도록 제어한다. 이들 일련의 처리 후에는 각 발광층(24)의 용매도 거의 건조되며, 특별히 건조처리를 실시할 필요성은 확인되지 않는다.
이와 같이 하여 형성된 각 발광층(24) 상에는 전자수송층(25)이 형성된다. 이 성막방법은 전기분무법을 이용해도 되며, 진공증착법을 이용해도 된다. 그 후, 이 전자수송층(25) 상에 음극(26)을 진공증착으로 성막하여 유기 EL 소자의 적층구조를 완성시킨다.
(본 실시형태의 미립자 결합막)
본 실시형태에서 형성된 미립자 결합막(정공주입층(23a) 및 발광층(24))의 각 막 구조에 대하여 상세하게 조사하기 위하여 AFM 상의 관찰을 실시하였다. 그 결과, 어느 막도 1∼5㎚ 정도의 나노 미립자에 의해 구성돼 있음이 확인되었다. 또 이들 나노 미립자는 인접하는 나노 미립자끼리 일체로 결합되고, 막 표면을 따라 틈새없이 연속적으로 이어진다. 나노 미립자는 막의 두께방향으로도 연속적으로 이어지며, 미립자 결합막은 치밀한 구조가 된다.
(본 실시형태의 디스플레이의 성능)
본 실시형태의 디스플레이에 관하여 색 순도와 소자특성에 대하여 비교 평가한다.
{색 순도}
종래의 디스플레이의 색 순도가 R(0.67, 0.33), G(0.30, 0.63), B(0.15, 0.18)이며, 백색표시 시의 NTSC비 62%인데 반해, 본 실시형태의 디스플레이의 색 순도는 R(0.68, 0.33), G(0.18, 0.74), B(0.13, 0.07)이며, 백색표시 시의 NTSC비 101%이다.
{소자특성}
또 진공증착법에 의해 마찬가지 구조의 디스플레이를 제작하고(비교예), 본 실시형태의 디스플레이(실시예)와 소자특성(전류효율과 IV특성)을 비교한다.
도 12 및 도 13에, B서브픽셀로 전류효율의 특성을 비교한 결과를 나타낸다.
그 결과, 실시예는 비교 예에 비해 전류효율이 12%, 전류량이 1.8배 향상되었다. 다른 서브픽셀도 전류효율은 12∼15%, 전류량은 1.5배∼2배 향상되었다. 이는, 실시예에서는 전하주입층이나 발광층의 표면적이 커짐으로 인해 전하의 주입이 촉진되어 전류 양이 증가됨에 의한 것으로 생각된다.
또 전류효율의 향상에 관해서도, 실시예에서의 고 전류 시의 전류효율이 비교예보다 높은 점에서, 전하 주입의 촉진이나, 고전계 인가 시의 재료의 안정성, 막 내의 질서화가 효율적으로 작용된 것으로 생각된다.
다음에 본 실시형태의 주된 변형 예에 대하여 설명한다. 또 기본적인 구성은 동일하므로, 상이한 점에 대하여 상세하게 설명한다.
[변형 예 1]
본 변형 예에서는 B서브픽셀(28a)의 전자수송층(25) 재료를 다른 서브픽셀(28b, 28c)의 것과 다른 재료로 한 점에서 상기 실시형태와 다르다.
전술한 바와 같이, 각 서브픽셀(28)의 발광층(24)의 밴드갭이나 HOMO나 LUMO의 레벨은 각각 다르다. 따라서 각 서브픽셀(28)의 전하(정공, 전자)주입층 등에 동일 재료를 이용한 경우, 반드시 각각의 발광층(24)에 최적한 것이 되는 것은 아니다.
또 청색을 발광하는 발광재료는, LUMO레벨이 다른 색을 발광하는 발광재료에 비해 0.3eV 높으므로, 전자가 제대로 주입되지 않고 발광전압이 상대적으로 높아진다는 과제가 있다.
그래서 본 변형 예에서는, 상기 실시형태와 마찬가지로 전기분무법을 이용하여 전자수송층(25)을 패터닝한다.
즉, 각 발광층(24)을 형성한 후, 먼저 G서브픽셀(28b) 및 R서브픽셀(28c)에 전자수송층(25)을 성막한다. 그리고 B서브픽셀(28a)에는 다른 재료를 이용하여 전자수송층(25)을 성막한다. 이와 같이 하여 얻어지는 디스플레이는, B서브픽셀(28a)에도 최적한 전자수송층(25)이 형성된다. 그 결과, 전하의 주입이 촉진되어, 발광전압을 저하시킬 수 있었다. 또 전자수송층(25)도 전기분무법으로 성막함으로써 구동전압이 0.2V 저하되는 효과도 얻어졌다.
그리고 B서브픽셀(28a)만이 아니라, R서브픽셀(28c)이나 G서브픽셀(28b)의 전자수송층(25)에도 최적한 다른 재료를 이용해도 된다. 또 전자수송층(25)만이 아니라, 정공주입층(23a)이나 정공수송층(23b)에서도 마찬가지로 다른 재료를 이용해도 된다. 또한 특정한 서브픽셀(28)의 적층구조를 변경하는 것도 가능하다.
[변형 예 2]
상기 실시형태에서는, 막 두께가 다른 복수의 정공주입층(23a)을 패터닝하기 위하여 각 정공주입층(23a)을 연속적으로 형성하도록 제어하였으나, 이에 한정되지 않고, 필요에 따라 패터닝 설정을 변경할 수 있다.
도 14에 각 정공주입층(23a)을 일괄적으로 성막하는 방법을 나타낸다. 즉, 각 정공주입층(23a)을 동시에 병행하여 성막하면서, 전압의 인가시간을 제어함으로써 막 두께를 조정한다.
도 14(a)에서는 각 양극(21)에 대한 접속 전환을 고속으로 진행하여, 단편적인 성막을 반복하여 패터닝한다. 각 전극(21)에 대한 부하전 접속의 합계시간이 각각의 막 두께와 비례한다. 이 방법에 의하면, 각 정공주입층(23a)의 성막을 거의 동일 타이밍으로 완료시킬 수 있다. 도 14(b)에서는 각 정공주입층(23a)의 성막을 동시에 병행하여 개시하고, 각 정공주입층(23a)에서 소정의 막 두께에 달한 시점에서 그 정공주입층(23a)의 성막을 종료시킨다. 어느 방법을 이용해도 마찬가지의 정공주입층(23a)을 형성할 수 있다.
[변형 예 3]
상기 실시형태에서는 미립자 결합막의 재료로서 저분자 유기재료를 이용했으나, 고분자계 유기재료(고분자 화합물)를 이용해도 마찬가지로 성막할 수 있다.
정공주입층(23a) 또는 정공수송층(23b)(고분자계 유기재료에서는 정공의 주입과 수송 양쪽 기능을 겸한 경우가 많다)의 재료로는, 예를 들어 PEDOT/PSS{Poly(ethylene-dioxythiophene)/Poly(styrenesulfonate);폴리에틸렌디옥시티오펜/폴리스틸렌설폰산}이나 ND실리즈(닛산카가쿠(日産化學)사제) 등을 들 수 있다.
발광층(24)의 재료로는, 예를 들어 폴리플루오렌계 공중합 폴리머를 들 수 있다. 본 고분자 유기재료는 알킬 사슬 R, R`를 갖는 플루오렌 고리와, 적어도 1 이상의 방향족 아릴화합물 유닛 Ar(Ar`)과의 공중합 화합물이며, 그 화학식은 다음 화학식(1)으로 나타내진다.
[화학식 1]
Figure 112012004249893-pct00001
화학식(1)에서 R, R`는 알킬 사슬을 표시하며, Ar, Ar`는 방향족 아릴 화합물의 유닛을 표시하고, l, m은 1 이상의 정수이고, n은 0 또는 1 이상의 정수이다. 방향족 아릴 화합물로는 디메틸벤젠, 필리딘, 벤젠, 안트라센, 스피로비플루오렌, 카르바졸유닛, 벤조아민, 비필리딘, 벤조티아디아졸 등이 이용된다.
<제 2 실시형태>
본 실시형태의 유기 EL 소자는, 전체면에 성막되는 점에서, 패터닝되는 제 1 실시형태와는 다르다. 본 실시형태의 유기 EL 소자가 내장된 발광소자(50)는 주로 액정의 백라이트나 백색광원(조명)으로서 이용할 수 있다.
(발광소자의 구조)
도 15, 도 16에 본 실시형태의 발광소자(50)를 나타낸다. 이 발광소자(50)는 보톰에미션(bottom emission) 구조를 가지며, 거의 전체면에 형성된 발광영역에서 백색이 발광된다. 물론 백색 이외를 발광해도 되며, 탑에미션(top emission) 구조라도 된다.
도 15에서 51은 기판, 52는 하층전극(양극), 53은 상층전극(음극)이다. 이들 양극(52)과 음극(53) 사이에는 유기층(54)이 형성된다. 도 16에 나타내는 바와 같이 유기층(54)은, 기판(51) 쪽에서부터 차례로 정공주입층(56), 정공수송층(57), 전자차단층(58), R발광층(59), G발광층(60), B발광층(61), 정공차단층(62), 전자수송층(63), 전자주입층(64)이 적층되어 형성된다.
양극(52) 및 음극(53)은 서로 직교하도록 배치된다. 음극(53)의 한쪽 단부에는 전압제어장치(35)에 접속 가능한 단자부가 형성되며, 양극(52)의 한쪽 단부에도 전압제어장치(35)에 접속 가능한 단자부가 형성된다. 음극(53)과 양극(52)이 상하로 중첩되는 부분의 전체 영역이 발광영역이 된다.
(발광소자(50)의 제조방법)
60㎜×60㎜ 크기의 사각형 PET필름(기판(51))의 표면에 ITO(산화인듐-산화주석)로 된 양극(52)을 150㎚의 막 두께로 형성한다. 양극(52)은 50㎜×55㎜ 크기가 되도록 포토리소그래피 프로세스에 의해 패터닝한다. 양극(52)을 형성한 기판(51)은, 예를 들어 아세톤이나 IPA를 이용하여 초음파 세정을 10분간 실시한 후, UV오존 세정을 30분간 실시한다.
다음에, 세정을 실시한 기판(51)에 대하여, 전기분무법에 의해, 유기층(54)을 구성하는 각 층(전자주입층(64)을 제외함)을 성막한다. 전기분무법에 의하면, 전체면이 평탄한 전극에 대해서도 균일하게 성막할 수 있다. 막 두께의 크기는 살포시간에 따라 제어하면 된다. 여기서 전기분무법에 의한 성막방법에 대해서는 전술한 바와 마찬가지이므로, 그 설명은 생략한다.
클로로포름, NMP, THF 등의 용매에 각 층의 재료를 각각 소정 농도로 용해시키고, 각 층별로 도포액을 제작한다. 각 도포액에 대한 재료농도는 1∼10중량%이다.
먼저 양극(52) 상에 구리프탈로시아닌(CuPc)을 이용하여 막 두께 30㎚의 정공주입층(56)을 형성한다. 다음에 정공주입층(56) 상에, 4`-비스[N-(1-나프틸)-N-페닐-아미노]비페닐)(α-NPD)를 이용하여 막 두께 20㎚의 정공수송층(57)을 형성한다. 그리고 정공수송층(57) 상에, 4,4`-비스-[N,N`-(3-트릴)아미노-3,3`-디메틸]비페닐(HMTPD)을 이용하여 막 두께 10㎚의 전자차단층(58)을 형성한다.
전자차단층(58) 상에는, 양(兩) 전하 수송성 적색발광층(두께:예를 들어 20㎚, R발광층(59))을 형성한다. R발광층(59)은 혼합용액을 도포액으로 이용하여 성막한다. 이 혼합용액은, 정공수송층(57) 재료인 α-NPD와, 전자수송층(63) 재료인 3-페닐-4(1`-나프틸)-5-페닐-1,2,4-트리아졸(TAZ)과, 적색발광 도펀트인 비스(2-(2`-벤조[4,5-α]티에닐)피리디나토-N, C3`)이리듐(아세틸아세토네이트)(btp2lr(acac))을 각각 0.6:1.4:0.15 비율의 농도로 용해하여 제작한 것이다. 각 재료가 혼합용액에 균일하게 용해되면, 공증착법에 의해 이들 3가지 재료를 이용하여 성막하고 얻어지는 것과 동일 조성의 막을 형성할 수 있다.
R발광층(59) 상에는 양(兩) 전하 수송성 녹색발광층(두께:예를 들어 20㎚, G발광층(60))을 형성한다. 이 G발광층(60) 역시 혼합용액을 도포액으로 이용하여 성막한다. 이 혼합용액은, 정공수송층(57) 재료인 α-NPD와, 전자수송층(63) 재료인 TAZ와, 녹색발광 도펀트인 Ir(ppy)3을 각각 1.0:1.0:0.1 비율의 농도로 용해하여 제작한 것이다.
G발광층(60) 상에는 양(兩) 전하 수송성 청색발광층(두께:예를 들어 10㎚, B발광층(61))을 형성한다. B발광층(61) 역시 혼합용액을 도포액으로 이용하여 성막한다. 이 혼합용액은, 정공수송층(57) 재료인 α-NPD와, 전자수송층(63) 재료인 TAZ와, 청색발광 도펀트인 2-(4`-t-부틸페닐)-5-(4``-비페닐일)-1,3,4-옥사디아졸(tBu-PBD)을 각각 1.5:0.5:0.2 비율의 농도로 용해하여 제작한 것이다. 이들 3개의 발광층(59, 60, 61)에 의해, 백색을 발광하는 백색 발광층이 얻어진다.
B발광층(61) 상에는, 2,9-디메틸-4,7-디페닐-1,10-페난트로린(BCP)을 이용하여 막 두께 10㎚의 정공차단층(62)을 형성한다. 정공차단층(62) 상에는, 트리스(8-하이드록시퀴놀린)알루미늄(Alq3)을 이용하여 막 두께 30㎚의 전자수송층(63)을 형성한다.
전자수송층(63) 상에는, 진공증착법에 의해, 불화리튬(LiF)을 이용하여 막 두께 1㎚의 전자주입층(64)을 형성한다. 또 전자주입층(64) 상에는, 진공증착법에 의해, 막 두께가 예를 들어 300㎚로 되기까지 알루미늄을 퇴적시켜 음극(53)을 형성한다. 여기서, 주된 재료의 화학식은 도 17에 나타내기로 한다.
(발광소자의 성능)
완성된 발광소자(50)에 대하여 10V의 전압을 인가하면 7000㏅/m2의 백색발광이 얻어진다.
진공증착법에 의해, 본 실시형태의 발광소자(50)(실시예)와 마찬가지 구조의 발광소자(비교 예)를 제작하고, 이들의 소자특성에 대하여 비교한다.
그 결과, 실시예는 비교 예에 대하여, 10V에서의 발광휘도가 10%, 전류량이 15% 향상되었음이 확인되었다.
이와 같이 전체 면에 다수 적층되어 성막되는 비교적 큰 유기 EL 소자라도 간단히 제조할 수 있다. 전기분무법이면 대기 중에서 막을 제조할 수 있으므로, 진공증착장치 등의 거창한 장치는 필요 없으며, 제조비용을 대폭으로 저감시킬 수 있다.
또 진공증착법에서는 복수의 재료가 혼합된 막을 형성하기 위하여 공 증착법을 이용하나, 이 방법에서는 각 재료의 증착 속도를 각각 정밀하게 제어해야만 하므로, 조성이 균일한 막을 안정되게 형성하는 것은 어렵다. 이에 반해, 전기분무법이면, 각 재료를 용액 중으로 균일하게 용해시키는 것만으로, 조성이 균일한 막을 얻을 수 있으므로, 용이하게 안정적으로 혼합성분 막을 형성할 수 있다.
[산업상 이용 가능성]
그리고 본 발명의 유기 EL 소자는 각종 장치에 이용할 수 있다. 예를 들어 PC나 TV의 디스플레이는 물론 비디오카메라, 디지털카메라, 네비게이션시스템, 음향재생장치(카오디오, 오디오 컴포넌트 등), 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기기 또는 전자서적 등) 등에 적합하다. 각종 조명장치에도 이용 가능함은 물론이다.
1 : 피 성막대상 2, 12: 용액측 전극
3, 13 : 스프레이 노즐 4, 14 : 고압전원
5, 15 : 도포액 10 : 기판
11a∼11c : 하층전극 20, 51 : 유리기판
21, 52 : 하층전극(양극) 22, 54 : 유기층
23a : 정공주입층(제 2 층) 23b : 정공수송층(제 2 층)
24 : 발광층 25, 63 : 전자수송층
26, 53 : 상층전극(음극) 27 : 스페이서
28 : 서브픽셀 30 : 전기분무장치
31 : 살포장치 31a : 모세관
32 : 스테이지 33 : 제 1 고압전원
34 : 도포액측 전극 35 : 전압제어장치
35a : 제 2 고압전원 50 : 발광소자
56 : 정공주입층 57 : 정공수송층
58 : 전자차단층 59 : R발광층
60 : G발광층 61 : B발광층
62 : 정공차단층 64 : 전자주입층

Claims (11)

  1. 유기 EL 소자를 제조하는 제조방법으로서,
    하층전극을 기판 상에 형성하는 하층전극 형성공정과,
    스프레이 노즐과, 상기 하층전극이 형성된 기판과의 사이에, 적어도 100KV/m 이상으로 설정된 전계를 형성하고, 그 상태에서, 상기 스프레이 노즐로부터 상기 기판을 향하여, 살포 전에 하전된 도포재료 용액을 살포하는, 전기분무법에 의한 성막공정을 포함하며,
    상기 성막공정에서, 상기 하층전극 전위의 제어를 수행하며,
    입자핵의 입경이 100nm이하의 미립자가 연속적으로 결합하여 형성된 막상(膜狀) 구조를 패터닝하는,
    유기 EL 소자를 제조하는 제조방법.
  2. 제1항에 있어서,
    상기 하층전극 형성공정에서는, 상기 하층전극이 복수 형성되고,
    상기 성막공정이, 상기 하층전극 전위의 제어를 수행하는 전위제어공정을 포함하고,
    상기 전위제어공정에서, 상기 복수의 하층전극 중, 적어도 어느 하나의 하층전극에, 상기 도포재료 용액과 동일 종류의 전하를 부여하는 처리가 실시되는, 유기 EL 소자를 제조하는 제조방법.
  3. 제1항 또는 제2항에 기재된 제조방법을 이용하여 제조되는 유기 EL 소자로서,
    상기 기판과, 상기 하층전극 및 상층전극으로 이루어지는 한 쌍의 전극층과, 유기층을 구비하며,
    상기 유기층은, 상기 한 쌍의 전극층 사이에 형성되고,
    상기 한 쌍의 전극층과 상기 유기층은 상기 기판 상에 적층되며,
    상기 유기층이, 전압의 인가에 의해 발광하는 발광층을 포함한, 1개 이상의 층을 가지고,
    상기 유기층이 갖는 적어도 1개의 층이, 상기 전기분무법을 이용하여 상기 막상 구조에 패터닝되어 있는,
    유기 EL 소자.
  4. 제3항에 있어서,
    상기 발광층이, 상기 막상 구조를 갖는, 유기 EL 소자.
  5. 제3항에 있어서,
    상기 유기층이, 추가로, 전하주입층 및 전하수송층의 적어도 어느 하나로서 기능하는 제 2 층을 포함하며,
    상기 제 2 층이 상기 막상 구조를 갖는, 유기 EL 소자.
  6. 제3항에 있어서,
    상기 막상 구조가, 저분자 유기재료로 형성되는, 유기 EL 소자.
  7. 제4항에 있어서,
    상기 발광층이, 상기 막상 구조를 가짐과 함께, 발광하는 색이 다른 복수의 발광층을 포함하는, 유기 EL 소자.
  8. 제5항에 있어서,
    상기 제 2 층이, 상기 막상 구조를 가짐과 함께, 막 두께가 다른 복수의 제 2 층을 포함하는, 유기 EL 소자.
  9. 제5항에 있어서,
    상기 제 2 층이, 상기 막상 구조를 가짐과 함께, 재료가 다른 복수의 제 2 층을 포함하는, 유기 EL 소자.
  10. 제3항에 기재한 유기 EL 소자를 이용하여 형성된, 유기 EL 표시장치.
  11. 삭제
KR1020127001312A 2009-07-02 2010-06-11 유기 el 소자, 유기 el 소자의 제조방법, 및 유기 el 표시장치 KR101398237B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-157442 2009-07-02
JP2009157442 2009-07-02
PCT/JP2010/003899 WO2011001613A1 (ja) 2009-07-02 2010-06-11 有機el素子、有機el素子の製造方法、および有機el表示装置

Publications (2)

Publication Number Publication Date
KR20120024978A KR20120024978A (ko) 2012-03-14
KR101398237B1 true KR101398237B1 (ko) 2014-05-23

Family

ID=43410704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001312A KR101398237B1 (ko) 2009-07-02 2010-06-11 유기 el 소자, 유기 el 소자의 제조방법, 및 유기 el 표시장치

Country Status (5)

Country Link
US (1) US8853678B2 (ko)
JP (1) JP5940808B2 (ko)
KR (1) KR101398237B1 (ko)
CN (1) CN102484207B (ko)
WO (1) WO2011001613A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11339471B2 (en) 2018-10-22 2022-05-24 Samsung Display Co., Ltd. Deposition apparatus and deposition method using the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834357B2 (ja) * 2011-10-24 2015-12-16 新日鉄住金化学株式会社 有機エレクトロルミネッセンス素子及びその製造方法
JPWO2013105445A1 (ja) * 2012-01-11 2015-05-11 コニカミノルタ株式会社 静電スプレー装置
JPWO2013105534A1 (ja) * 2012-01-11 2015-05-11 コニカミノルタ株式会社 薄膜形成方法及び薄膜形成装置
JPWO2013105558A1 (ja) * 2012-01-11 2015-05-11 コニカミノルタ株式会社 静電スプレー装置および有機薄膜デバイスの製造方法
JP6199059B2 (ja) * 2013-03-25 2017-09-20 新日鉄住金化学株式会社 有機エレクトロルミネッセンス素子及びその製造方法
US9589852B2 (en) * 2013-07-22 2017-03-07 Cree, Inc. Electrostatic phosphor coating systems and methods for light emitting structures and packaged light emitting diodes including phosphor coating
DE102015103895A1 (de) 2015-03-17 2016-09-22 Osram Oled Gmbh Verfahren zum Herstellen eines organischen Bauelements
KR102523973B1 (ko) 2016-02-18 2023-04-20 삼성전자주식회사 정전분무 방법을 이용한 백색 유기 발광 소자의 제조방법
US20190381522A1 (en) * 2017-05-23 2019-12-19 Optnics Precision Co., Ltd. Film forming method and film forming device
WO2020065967A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345178A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2001353454A (ja) * 2000-06-14 2001-12-25 Casio Comput Co Ltd 成膜方法、有機el素子の製造方法及び成膜装置
WO2004074172A1 (ja) * 2003-02-19 2004-09-02 Riken 固定化方法、固定化装置および微小構造体製造方法
KR20040090415A (ko) * 2003-04-15 2004-10-22 세이코 엡슨 가부시키가이샤 막 형성 방법, 전자 장치의 제조 방법, 막 형성 장치 및전자 장치, 전자 기기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841614D1 (de) 1997-06-20 2010-05-27 Univ New York Elektrosprühen von lösungen zur massenherstellung von chips und molekülbibliotheken
EP1372195B8 (en) 1997-09-02 2012-05-02 Seiko Epson Corporation Manufacturing process for an organic electroluminescent element
JP2000106278A (ja) 1997-09-02 2000-04-11 Seiko Epson Corp 有機el素子の製造方法及び有機el素子
JP4601842B2 (ja) 2000-02-28 2010-12-22 株式会社半導体エネルギー研究所 薄膜形成方法
TW495809B (en) 2000-02-28 2002-07-21 Semiconductor Energy Lab Thin film forming device, thin film forming method, and self-light emitting device
TW495812B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Thin film forming device, method of forming a thin film, and self-light-emitting device
JP4574039B2 (ja) 2000-03-06 2010-11-04 株式会社半導体エネルギー研究所 El表示装置の作製方法
JP2002075638A (ja) 2000-08-29 2002-03-15 Nec Corp マスク蒸着方法及び蒸着装置
US7071615B2 (en) * 2001-08-20 2006-07-04 Universal Display Corporation Transparent electrodes
JP4628656B2 (ja) * 2002-07-09 2011-02-09 株式会社半導体エネルギー研究所 発光装置の製造装置及び発光装置の作製方法
TWI276366B (en) 2002-07-09 2007-03-11 Semiconductor Energy Lab Production apparatus and method of producing a light-emitting device by using the same apparatus
JP2006116491A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 静電噴霧型キャピラリ及びそれを用いた静電噴霧装置
GB0524979D0 (en) 2005-12-07 2006-01-18 Queen Mary & Westfield College An electrospray device and a method of electrospraying
JP5207334B2 (ja) * 2006-02-28 2013-06-12 独立行政法人理化学研究所 マイクロパターン形成装置、マイクロパターン構造体、および、その製造方法
JP4656038B2 (ja) * 2006-10-16 2011-03-23 パナソニック株式会社 静電噴霧方法及びマイクロ流体チップ
US8461758B2 (en) * 2008-12-19 2013-06-11 E I Du Pont De Nemours And Company Buffer bilayers for electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345178A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2001353454A (ja) * 2000-06-14 2001-12-25 Casio Comput Co Ltd 成膜方法、有機el素子の製造方法及び成膜装置
WO2004074172A1 (ja) * 2003-02-19 2004-09-02 Riken 固定化方法、固定化装置および微小構造体製造方法
KR20040090415A (ko) * 2003-04-15 2004-10-22 세이코 엡슨 가부시키가이샤 막 형성 방법, 전자 장치의 제조 방법, 막 형성 장치 및전자 장치, 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11339471B2 (en) 2018-10-22 2022-05-24 Samsung Display Co., Ltd. Deposition apparatus and deposition method using the same

Also Published As

Publication number Publication date
US8853678B2 (en) 2014-10-07
CN102484207B (zh) 2015-07-08
KR20120024978A (ko) 2012-03-14
US20120104429A1 (en) 2012-05-03
JP5940808B2 (ja) 2016-06-29
WO2011001613A1 (ja) 2011-01-06
CN102484207A (zh) 2012-05-30
JPWO2011001613A1 (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
KR101398237B1 (ko) 유기 el 소자, 유기 el 소자의 제조방법, 및 유기 el 표시장치
US11205751B2 (en) Nozzle design for organic vapor jet printing
CN103474447B (zh) 薄膜沉积设备、制造有机发光显示装置的方法及显示装置
Chen et al. High performance inkjet-printed QLEDs with 18.3% EQE: improving interfacial contact by novel halogen-free binary solvent system
JP4626391B2 (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス素子を使用した装置
CN103210113A (zh) 蒸镀装置、蒸镀方法和有机el显示装置
KR101690806B1 (ko) 유기 전계 발광 소자용 잉크젯 잉크 및 유기 전계 발광 소자의 제조 방법
JP2005538511A (ja) フルカラー有機エレクトロルミネセンス・デバイスの製造方法
WO2007004627A1 (ja) パターニング装置、有機エレクトロルミネッセンス素子とその製造方法及び有機エレクトロルミネッセンス表示装置
US20150151312A1 (en) Selective oled vapor deposition using electric charges
KR20130062143A (ko) 전기 분무법을 이용한 유기 다층 박막의 제조방법
WO2011007849A1 (ja) 液柱塗布用インクおよび有機el素子の製造方法、並びに該有機el素子を有する有機el装置
JP2007005177A (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス表示装置
US8651912B2 (en) Organic EL element, method for manufacturing the same, and organic EL lighting apparatus
JP2010073579A (ja) 有機el素子の製造方法および塗布装置
WO2012090560A1 (ja) 有機エレクトロルミネッセンス素子およびその製造方法
US11552247B2 (en) Organic vapor jet nozzle with shutter
JP4626397B2 (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス素子を使用した装置
KR102174738B1 (ko) 스핀 선택성 화합물을 포함하는 유기전계발광소자 및 그 제조방법
US20220109105A1 (en) Application of nanoparticles for plasmon energy extraction in organic devices
JP2011238377A (ja) 有機elディスプレイの製造方法及び有機elディスプレイ
Ribierre et al. Organic light emitting diodes with liquid emitters
KR20110075504A (ko) 유기발광다이오드 소자 및 그 제조방법
JP2007115573A (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス表示装置
JP4487235B2 (ja) 表示素子の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee