KR101397727B1 - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR101397727B1
KR101397727B1 KR1020120077676A KR20120077676A KR101397727B1 KR 101397727 B1 KR101397727 B1 KR 101397727B1 KR 1020120077676 A KR1020120077676 A KR 1020120077676A KR 20120077676 A KR20120077676 A KR 20120077676A KR 101397727 B1 KR101397727 B1 KR 101397727B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
voltage
blue light
group
Prior art date
Application number
KR1020120077676A
Other languages
English (en)
Other versions
KR20140001719A (ko
Inventor
요시미 시오야
오상묵
Original Assignee
나노마테리얼 레버러토리 코., 엘티디.
(주)에너지와공조
이영주
주식회사 대한자원상사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노마테리얼 레버러토리 코., 엘티디., (주)에너지와공조, 이영주, 주식회사 대한자원상사 filed Critical 나노마테리얼 레버러토리 코., 엘티디.
Publication of KR20140001719A publication Critical patent/KR20140001719A/ko
Application granted granted Critical
Publication of KR101397727B1 publication Critical patent/KR101397727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

본 특허는, 교류전압을 발광 다이오드칩에 직접 인가할 수 있는 디바이스 구조를 제안하는 것이다. 이를 위해서, 제1 방법으로써 발광 다이오드를 2개로 분할하고, 각각의 발광 다이오드 또는 청색 발광 다이오드 그룹에 교류의 정부(正負)가 순방향이 되도록 배선 접속을 행한 것이다. 제2의 방법으로써 발광 다이오드는 또는 발광 다이오드 그룹의 주변에 입출력 다이오드(발광 다이오드)를 배치해서, 이 발광 다이오드 또는 청색 발광 다이오드 그룹에 항시 순방향의 전압이 걸리도록 해서, 전압의 정부(正負)의 양방향에서 발광하도록 한 것이다. 본 구조는 단상교류 및 3상교류의 양방향에 대응가능하다. 이렇게 하면 전압을 정류(整流)하는 또는 직류전압을 중첩하는 외부회로가 불필요하게 되고, 발광 다이오드 부속부품의 코스트 다운으로 이어진다. 또한 발광 다이오드를 단색광 발광 다이오드뿐만 아니라, 백색광 발광 다이오드에도 적용할 수 있다.

Description

반도체 디바이스{SEMICONDUCTOR DEVICE}
본 발명은, 발광 다이오드의 전압인가 구조에 관한 것이다.
종래, 발광 다이오드의 전압인가 방법은 발광 다이오드칩의 외부에서, 교류전압을 PID컨트롤 또는 변압기에 의한 승강압(昇降壓)한 위에서 정류(整流)하고, 전압을 발광 다이오드의 순방향으로 되도록 인가해서 발광시키던가, 또는 교류전압에 직류전압을 더해, 정(正) 또는 부(負)의 한 방향의 전압이 되도록 한 위에서, 순방향이 되도록 인가하던지, 그리고 정(正) 또는 부(負)의 전압이 되도록 한 펄스를 순방향이 되도록 인가하고, 듀티를 바꿔서 휘도를 변화시키는 것일 일반적이다. 이 때문에, 발광 다이오드 기판의 부품이 많아지게 되고, 코스트가 증대한다. 한편, 교류를 직접 발광 다이오드에 인가할 수 있다면, 부품수가 적어지고, 또는 정류기(整流器)도 필요 없게 되지만, 본 발명자가 조사한 결과는, 그와 같은 기술 혹은 특허는 존재하지 않는다. 단순히, 발광 다이오드를 보호하기 위해서 플리커 노이즈를 방지하는 특허가 출원되고 있을 뿐이다.(특허문헌1)
특개2010-062150호 공보
이 때문에, 교류전압을 직접 발광 다이오드에 인가할 수 있는 발광 다이오드의 개발이 과제이다.
본 발명에서는 단상교류 및 3상교류를 그대로 발광 다이오드에 인가할 수 있도록 한다.
이렇게 하기 위해서는 발광 다이오드칩을 2개로 분할해서, 1개의 그룹에는 정(正)의 전압에서 발광하고, 다른 그룹은 부(負)의 전압에서 발광할 수 있도록 한다. 이것을 실현하기 위해서는 각각 그룹에 전압이 역(逆)으로 인가할 수 있도록 배선을 행한다. 이렇게 하면, 칩이 발광하고 있는지의 발광효율은 절반이 되지만, 칩은 항상 발광할 수 있도록 된다. 또한 발광 다이오드의 주변에 입력, 출력용 다이오드(발광 다이오드)를 동일한 칩 위에 형성하고, 전압의 정부(正負)를 각각 발광 다이오드의 순방향이 되도록 교류전압을 디바이스에 직접 인가하도록 한다. 이 경우 칩은 항상 발광할 수 있다.
본 발명으로는 발광 다이오드의 소자 제조 프로세스는 종래와 전부 동일하고, 마지막의 배선만을 전압 역(逆)으로 인가할 수 있도록 해서, 또한 발광 다이오드를 분할하고, 일부 발광 다이오드를 정류용 다이오드로써 사용하는 것에 따라 단상교류 혹은 3상교류를 그대로 발광 다이오드에 인가할 수 있다. 이 때문에, 직류전압 혹은 펄스인가를 필요 없게 되기 때문에, 외부회로 및 발광 다이오드 기판이 간단하게 되고, 제조코스트를 저감할 수 있고, 또한 LED램프의 취급이 간단히 되는 효과 있다.
[도1]본 발명의 단상교류용 발광 다이오드의 배선도이다.
[도2]본 발명의 단상교류용 발광 다이오드의 분할칩의 배선 레이아웃이다.
[도3]본 발명의 단상교류용 다이오드의 단면도이다.
[도4]본 발명의 도3과 역(逆)의 적층구조를 가진 단면도이다.
[도5]본 발명의 단상교류용 정부(正負)전압인가 가능한 발광 다이오드 배선도이다.
[도6]본 발명의 단상교류용 정부(正負)전압인가 가능한 발광 다이오드의 분할칩의 배선 레이아웃이다.
[도7]본 발명의 단상교류용 정부(正負)전압발광 가능한 다이오드의 단면도이다.
[도8]본 발명의 도7과 역(逆)의 적층구조를 가진 단면도이다.
[도9]본 발명의 3상교류용 발광 다이오드의 배선도이다.
[도10]본 발명의 3상교류용 정부(正負) 전압인가 가능한 발광 다이오드의 배선도이다.
이하, 본 발명의 실시형태에 관해서, 도면을 참조해서 설명한다. 또한, 각 도에 있어서 동일한 부분에는, 동일 부호를 부여하고 있다. 　
(실시형태1)
도1의 회로도에 나타낸 것과 같이, 단상교류전압1를 직접 발광다오드 그룹6, 7에 인가한다. 그룹6, 7안의 각 발광 다이오드8 및 9는 1개 또는 몇 개의 다이오드가 병렬로 연결된 구조로 되어 있다. 여기서, PID컨트롤 또는 변압기 2는 전압을 승압(昇壓) 또는 강압(降壓)하는 것이다. 도2는 청색 발광 다이오드 그룹의 평면도를 표시한다. 그룹6의 상부 전극과 그룹7의 하부 전극은 동일한 배선4로 연결된다. 또한 그룹6의 하부전극과 그룹7의 상부전극은 동일한 배선5로 연결된다. 이것에 의해서 그룹6과 그룹7은 상보적(相補的)인 전압이 걸리도록 되고, 정(正)전압의 때에는 그룹6이 발광하고, 한편, 부(負)전압의 때에는 그룹7이 발광하는 것으로 된다. 이와 같이 해서 교류를 청색 발광 다이오드 그룹에 직접 인가해서 발광할 수 있다. 그래서, 칩이 발광할 수 있을까의 발광효과는 반정도 되지만, 칩은 항상 발광할 수 있게 되어 휘도의 변화가 적어진다.
도3은 도2에 표시한 청색 발광 다이오드 그룹6, 7의 A-A'단면을 표시한다. 먼저 기판21위에 AIN 또는 SiC + AIN버퍼막22를 막 두께10~50nm으로 형성하고, 그 위에, 논도프(Non-doped) GaN층 23을 2~20㎛ 형성한다. 그리고 그 위에 ｎ++ｎ-층 24를 2~10㎛형성한다. 그 위에 GaN 및 InGaN으로 이루어진 다중 양자 우물층 25를 각각 1~20nm으로 3~7층 형성한다. 그 후ｐ-층 26을 100~300nm형성하고, 그리고 그 위에p+층 27를 100~300nm 형성한다. 　
그 후, 칩11의 맨 가운데 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 또한 ｎ++ｎ-층 또는ｎ-층 24를 도중까지 에칭하고 오믹 컨텍트(Ohmic Contact)를 취하도록 한다. 그 후 SiO2층 29를 100~500nm형성한다. 그 후, 드라이 에칭(Dry-Etching)에 의해서 SiO2층 29을 에칭하고 전극창을 열고, p+GaN층 27위에는 Ni/Au전극30을 500nm~1㎛형성하고, 또ｎ+또는ｎ-위24에는 Ti/AI전극31를 형성한다. 다결정Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로서 행한다. 그리고 칩 밖의 스크라이브 라인(미도시)위에서 Al 배선을 결합시킨다. 이와 같이 해서 칩 그룹6과 7에 역(逆)전압이 걸리도록 할 수 있다. 　
이상의 구조에서, 100V~200V의 단상교류를 직접 칩그룹6, 7에 인가할 수 있고, 각각이 순방향의 전압으로 발광할 수 있도록 된다. 역(逆)바이어스의 경우는 발광하지 않기 때문에, 순방향 전압에 따라서 항상 칩 그룹6 혹은 7의 어느 한쪽인가가 발광한다. 또한, 발광 다이오드는 적색, 녹색, 황색, 자외선뿐만 아니라, 이것들의 발광 다이오드 조합시키는 백색발광 다이오드에도 적용할 수 있다.
(실시형태2) 　
실시형태1과 ｎ형, p형의 GaN층의 적층 순서를 역(逆)으로 한 것이다. 도4는 도2에 표시한다.
청색 발광 다이오드 그룹6, 7의 A-A'단면을 표시한다. 먼저 기판21위에 AIN 또는 SiC+AIN 버퍼막22를 막 두께10~50nm으로 형성하고, 그 위에 논 도프(Non-doped) GaN층을 2~20㎛형성한다. 그리고 그 위에 p++p-층 27, 26를 2~10㎛형성한다. 그 위에 GaN 및 InGaN으로 이루어진 다중 양자 우물층 25를 각각 1~20nm으로 3~7층을 형성한다. 그 후ｎ-층 24(1)를100~300nm형성하고, 그리고 그 위에ｎ+층 24(2)을 100~300nm형성한다.
그 후, 칩11의 맨 가운데에 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 또한 p+층 26을 도중까지 에칭한 오믹 컨텍트(Ohmic Contact)를 취하도록 한다. 그 후 SiO2층 29를 100~500nm형성한다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭하고 전극창을 열고, ｎ+또한 ｎ-층 24(1)，(2)위에는 As도프 다결정Si-AI전극31을 형성하고, p+GaN층 26위에는 Ｂ도프 다결정Si-AI전극30을 500nm~1㎛형성한다. 다결정Si의 불순물의 활성화는 플래쉬아닐에서 행한다. 그리고, 칩 밖의 스크라이브 라인(미도시)위에서 AI끼리 결합시킨다. 이와 같이해서 칩 그룹6과 7에 역(逆)전압이 걸리도록 할 수 있다.
이상의 구조에서 100V~200V까지의 단상교류전압을 직접 칩 그룹 6,7에 인가할 수 있고, 각각이 순방향의 전압에서 발광할 수 있도록 된다. 역(逆)바이어스의 경우는 발광하지 않기 때문에, 순방향 전압에 따라서 항상 칩 그룹6 또는 7의 어느 쪽인가가 발광한다. 그리고, 칩이 발광할 수 있을까의 발광효율은 반정도 되지만, 칩으로써는 항상 발광할 수 있게 되고 휘도의 변화도 적어진다. 또한, 발광 다이오드는 적색, 청색, 자외선 뿐만 아니라, 이것들의 발광 다이오드의 조합에 따른 백색 발광 다이오드에도 적용할 수 있다.
(실시형태3)
도5의 회로도에 표시한 것과 같이, 단상교류전압1을 다이오드(발광 다이오드)12를 통해서 순방향으로, 또한 다이오드13을 통해서 역(逆)방향으로, 직접 청색 발광 다이오드 그룹6에 인가한다.
그룹6안의 각 발광 다이오드8은 1개 또는 몇 개의 다이오드가 병렬로 연결된 구조로 되어 있다. 여기서, 인버터2은 전압을 승압(昇壓)하는 것으로, 있는 것이 좋지만, 없어도 괜찮다.
도6은 청색 발광 다이오드 그룹의 평면도를 표시한다. 전류통로는 그룹6의 상부전극으로부터 발광 다이오드를 통해서 하부전극배선4에 접속하고 있다. 상부전극은 다이오드(발광 다이오드)14를, 하부전극은 다이오드(발광 다이오드)15를 통해서 전원에 접속 된다. 이것에 의해서 청색 발광 다이오드 그룹6에는 전압이 정(正)의 경우는 다이오드12를 통해서, 또한 전압이 부(負)의 경우는 다이오드15를 통해서 전압이 인가된다. 이와 같이 하면 교류의 정부(正負)를 양쪽 모두의 발광 다이오드에 순방향으로 인가할 수 있고, 효율 좋게 발광할 수 있다.
도7에 도6의 B-B' 표시한다. 이 청색 발광 다이오드 그룹의 단면을 표시한다. 먼저 기판 21위에 AIN 또는 SiC + AIN 버퍼막22을 막 두께10~50nm으로 형성하고, 그 위에 논도프(Non-doped) GaN층 23을 2~10㎛ 형성한다. 그 위에 ｎ++ｎ-층 24를 2~10㎛ 형성한다. 그 위에 GaN 및 InGaN으로 되는 다중 양자 우물층 25를 각각 10~20nm씩 3~7층 형성한다. 그 후 p-층 26을 100~300nm형성하고, 그리고 그 위에 p+층 27를 100~300nm형성한다. 　
그 후, 칩11끝을 드라이 에칭(Dry Etching)에 의한 스크라이브 라인(Scribe line) 28을 형성하고, 발광 다이오드 8과 다이오드 12, 13, 14, 15를 분리한다. 또한 ｎ++ｎ-층 또는 ｎ-층 24를 도중까지 에칭한 오믹 컨텍트(Ohmic Contact)를 취하도록 한다. 그 후 SiO2층 29를 100~500nm형성한다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29을 에칭한 전극창을 열고, p+GaN층 27위에는 Ni/Au전극30을 500nm~1㎛형성하고, 또한ｎ+또는ｎ-층 24위에는 Ti/AI전극31을 형성한다. 다결정Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로서 행한다. 그리고, 칩 밖의 스크라이브 라인(미도시)위에서 Al배선을 결합시킨다. 그 후 도6에 표시한 것과 같이 배선을 접속한다.
이상의 구조에서, 100V~200V까지의 단상교류전압을 직접 칩 그룹6에 인가할 수 있고, 전압의 정부(正負)에 관계없이, 순방향의 전압이 인가할 수 있도록 된다. 또한 회로적으로도 문제 없이 접속할 수 있다. 따라서, 교류전압의 정부(正負)양방향에서 발광할 수 있다. 또한, 발광 다이오드는 황색, 청색, 자외선뿐만 아니라, 이것들의 발광 다이오드의 조합시키는 백색발광 다이오드에도 적용할 수 있다.
(실시형태4)
실시형태3과 n형, p형의 GaN층의 적층순서를 역(逆)으로 한 것이다. 도5의 회로도에 표시한 것과 같이, 단상교류전압1을 다이오드(발광 다이오드)12를 통해서 순방향으로, 또는 발광 다이오드13을 통해서 역방향으로, 직접 청색 발광 다이오드 그룹6에 인가한다. 그룹6안의 각 발광 다이오드8은 1개 또는 몇 개의 발광 다이오드가 병렬로 연결된 구조로 되어 있다. 여기서, 인버터2은 전압을 승압(昇壓)하는 것이 좋지만 없어도 좋다.
도6은 청색 발광 다이오드 그룹의 평면도를 표시한다. 전류통로는 그룹6의 상부전극으로부터 발광 다이오드를 통해서 하부전극배선4로 접속 된다. 상부전극은 다이오드(발광 다이오드)14를, 하부전극은 다이오드(발광 다이오드)15를 통해서 전원에 접속 된다. 단, 실시예3의 도5와 각 발광 다이오드 및 다이오드의 방향이 역(逆)으로 되어 있다. 이것에 의한 청색 발광 다이오드 그룹6에는 전압이 부(負)의 경우는 다이오드13을 통해서, 또는 전압이 정(正)의 경우는 다이오드12를 통해서 전압이 인가된다. 이와 같이 교류의 정부(正負)를 양쪽으로도 발광 다이오드으로 순방향으로 인가할 수 있고, 효율 좋게 발광할 수 있다.
도8에 도6의 B-B'단면을 표시한다. 이 청색 발광 다이오드 그룹의 단면을 표시한다. 먼저 기판21 위에 AIN 또는 SiC + AIN 버퍼막22을 막 두께 10~50nm으로 형성하고, 그 위에 논도프(Non-doped) GaN층 23을 2~10㎛ 형성한다. 그리고 그 위에 p++p-층 26, 27을 2~10㎛ 형성한다. 그 위에 GaN 및 InGaN으로부터 이루어진 다중 양자 우물층 25를 각각 1~20nm씩 3~7층 형성한다. 그 후 ｎ-층 21(1)를 100~300nm형성하고, 그리고 그 위에ｎ+층 24(2)을 100~300nm형성한다.
그 후, 칩11 끝을 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 발광 다이오드8과 12, 13, 14, 15를 분리한다. 또한 p++p-층 또는 p-층 27, 26을 도중까지 에칭한 오믹 컨텍트(Ohmic Contact)를 취하도록 한다. 그 후 SiO2층 29를 100~500nm형성한다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭해서 전극창을 열고, p+GaN층 26위에는 Ｂ 도프(Boron-doped) 다결정 Si-AI전극30을 500nm~1㎛형성하고, 또 ｎ+또는 ｎ-층 24(1), (2)위에는 As 도프(As-doped) 다결정 Si-AI 전극 31을 형성한다. 다결정Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)에서 행한다. 그 후는 도6에 표시한 것과 같이 배선을 접속한다.
이상의 구조에서, 100V~200V까지의 단상교류전압을 직접 칩 그룹6에 인가할 수 있고, 전압의 정부(正負)에 관계없이, 순방향의 전압이 인가할 수 있도록 한다. 또한 회로적으로도 문제 없이 접속할 수 있다. 따라서, 교류전압의 정부(正負)양방향으로 발광 할 수 있다. 또한, 발광 다이오드는 적색, 청색, 자외선 뿐만 아니라, 이것들의 발광 다이오드의 조합에 의한 백색 발광 다이오드에도 적용할 수 있다.
(실시형태5)
도9의 회로도에 표시한 것과 같이, 전압100V에서500V의 3상 교류전압101을 직접 청색 발광 다이오드 그룹106, 107에 인가한다. 그룹106, 107안의 각 발광 다이오드108 및 109는 1개 또는 몇 개의 다이오드가 병렬로 연결된 구조 되어있다. 여기서, PID컨트롤 또는 변압기102(1), (2)는 전압은 승압(昇壓) 또는 강압(降壓)하는 것이다. 3상교류는 배선103이 공통선 또는 접지선으로 하고, 배선104 및 105에 의한 청색 발광 다이오드 그룹106 및 107에 전압을 인가한다. 각 배선 104 및 105안의 디바이스 배치는 도2와 동일한 구조이고, 디바이스 구조도 도3(또는 도4)와 동일하다. 이것에 의한 그룹106과 그룹107은 위상이 다른 전압이 걸리게 되고, 정(正)전압 때에는 그룹106의 발광 다이오드108이 발광하고, 한편 부(負)전압의 때에는 그룹106의 발광 다이오드109가 발광하게 된다. 위상이 다른 전압이 인가되는 그룹 107도 모두 동일하게 발광한다. 이렇게 해서 3상교류를 청색 발광 다이오드 그룹에 직접 인가해서 발광할 수 있다. 또한, 3상교류가 4배선(1개는 접지 배선)에서 공급된 경우에도 발광 다이오드칩을 1개 늘리는 것에 의해서 쉽게 대응할 수 있다.
(실시형태6)
도10의 회로도에 표시한 것과 같이, 전압100V에서 500V의 3상교류전압101을 직접 청색 발광 다이오드 그룹106, 107에 인가한다. 그룹106, 107안의 각 발광 다이오드108은 1개 또는 몇 개가 다이오드 병렬로 연결된 구조를 취하고 있다. 여기서, PID컨트롤 또는 변압기102(1), (2)는 전압을 승압(昇壓) 또는 강압(降壓)하는 것으로 한다. 3상교류는 배선103이 공통선 또는 접지선이 있고, 배선104 및 105에 의한 청색 발광 다이오드 그룹106, 107에 전압을 인가한다. 각 배선104 및 105안의 디바이스 배치는 도6과 동일한 구조이고, 디바이스 구조도 도7(또는 8)과 동일한 것이다. 이것에 의한 그룹106과 그룹107은 항상 순방향의 전압이 걸리게 되고, 상시 청색 발광 다이오드 그룹106과 107이 발광하게 된다. 이것에 의해서 3상교류를 청색 발광 다이오드 그룹에 직접 인가해서 발광할 수 있다. 또한 3상교류가 4배선(1개는 접지배선)에서 공급될 경우에도 청색 발광 다이오드 그룹을 1개 늘리는 것으로 용이하게 대응할 수 있다.
[실시예]
(실시예1)
　도3은 도2의 표시한 청색 발광 다이오드 그룹6, 7의 A-A'단면을 표시한다. 먼저 기판21위에 AIN또는 SiC + AIN 버퍼막22을 막 두께 30nm으로 형성하고, 그 위에 논 도프(Non-doped) GaN층 23을 3㎛형성한다. 그리고 그 위에 ｎ++ｎ-층 24를 3㎛형성한다. 그 위에 GaN 및 InGaN으로 이루어진 다중양자우물층 25을 5nm씩 6층 및 5층 형성했다. 그 후p-층 26을 200nm형성하고, 그리고 그 위에 p+층 27를 200nm형성했다.
그 후, 칩11의 맨 가운데에 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 또 n+층 24를 중간까지 에칭하여 오믹 컨텍트(Ohmic Contact)를 취하도록 했다. 그 후 SiO2층 29를 300nm형성했다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭한 전극창을 열고, p+GaN층 27위에는 Ni/Au전극30을 700ｎ형성하고, 또는 n+층 24위에는 Ti/AI전극31을 형성했다. 다결정 Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로서 행한다. 그리고 칩 밖의 스크라이브 라인(미도시) 위에서 Al 배선을 결합시켰다. 이와 같이 칩 그룹6과 7에 역(逆)전압이 걸리도록 할 수 있다.
삭제
이상의 구조에서, 100V의 단상교류전압을 직접 칩그룹6, 7에 인가할수 있고, 각각이 순방향의 전압으로 발광할 수 있도록 되었다. 역(逆)바이어스 경우는 발광하지 않기 때문에, 순방향 전압에 따라서 항상 칩 내 발광 다이오드6 또는 7의 어느쪽이 청색이 발광했다. 또한, 발광 다이오드는 청색뿐만 아니라, 적색, 녹색, 청색, 자외선, 이것들의 발광 다이오드의 조합에 의한 백색발광 다이오드도 적용할 수 있다.
(실시예2)
실시예1과 Ｎ형, P형의 GaN층의 적층순서를 역(逆)으로 한 것이다.
도4는 도2에 표시한 청색 발광 다이오드 그룹6,7의 A-A'단면을 표시한다. 먼저 기판21위에 AIN 또는 SiC + AIN 버퍼막22을 막 두께22을 30nm으로 형성하고, 그 위에 논 도프(Non-doped) GaN층 23을 3㎛형성한다. 그리고 그 위에 p++p-층 27, 26을 3㎛형성한다. 또 그 위에 GaN 및 InGaN으로 이루어진 다중 양자 우물층 25을 5nm씩 6층 및 5층 형성했다. 그 후 ｎ-층 24(1)를 200nm형성하고, 그리고 그 위에ｎ+층 24(2)를 200nm 형성했다.
그 후, 칩11의 맨 가운데 드라이에칭의 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 또한 p+층 27을 중간까지 에칭하여 오믹컨택트(Ohmic Contact)를 취하도록 했다. 그 후SiO2층 29을 300nm형성했다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭한 전극창을 열고, ｎ+층 24(2)위에는 As도프 다결정Si-AI전극31을 형성했다. p+GaN층 27위에는 B도프 다결정Si-AI전극30을 700nm형성했다. 다결정 Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로서 행한다. 그 칩 밖에 스크라이브 라인(미도시)위에서 AI끼리, 결합시켰다. 이와 같이 칩 그룹6과 7에 역(逆)전압이 걸리도록 할 수 있다.
이상의 구조에서 100V의 단상교류전압을 직접 칩 안 청색 발광 다이오드 그룹 6, 7에 인가할수 있고, 각각이 순방향의 전압으로 발광할 수 있도록 되었다. 역(逆)바이어스의 경우는 발광하지 않기 때문에, 순방향 전압에 따라서 항상 칩 안 발광그룹6 또는 7의 어느 쪽인가가 청색 발광했다. 또, 발광 다이오드 청색뿐만 아니라,적색, 녹색, 청색, 자외선, 이것들의 발광 다이오드의 조합시키는 백색 발광 다이오드에도 적용할 수 있다.
(실시예3)
도5의 회로도에 나타낸 것과 같이, 단상교류전압1를 다이오드(발광 다이오드)12를 통해서, 순방향에, 또는 다이오드13을 통해서 역방향으로, 직접 청색 발광 다이오드 그룹6에 인가했다. 그룹6 안의 각 발광 다이오드8은 1개 또는 몇 개의 다이오드가 병렬로 연결한 구조로 되어있다. 여기서, 인버터2는 전압을 승압(昇壓)하는 것이 바람직하지만 없어도 좋다. 도6은 청색 발광 다이오드 그룹의 평면도를 표시한다. 전류통로는 그룹6의 상부전극30(도7에 표시한다)로부터 발광 다이오드를 통해서 하부 전극배선4에 접속 된다. 상부전극30은 다이오드(발광 다이오드)14를, 하부전극31(도7에 표시)는 다이오드(발광 다이오드)15를 통해서 전원에 접속 된다. 이것에 의해서 청색 발광 다이오드 그룹6에는 전압이 정(正)의 경우는 다이오드12를 이용하고, 또 전압이 부(負)의 경우는 다이오드13를 통해서 전압이 인가된다. 이와 같이하면 교류의 정부(正負)을 양쪽으로도 발광 다이오드에 순방향으로 인가할 수 있고, 효율적으로 발광할 수 있었다. 이때, 전류의 흐름은 다이오드12-> 발광 다이오드 그룹6->다이오드 15의 통로와, 다이오드 14->발광 다이오드 그룹6->다이오드 13의 통로를 갖는 형태로 이루어진다.
도7에 도6의 B-B´단면을 표시한다. 이 청색 발광 다이오드 그룹의 단면을 표시한다. 먼저 기판21위에 AIN 또는 SiC + AIN 버퍼막22을 막 두께30nm으로 형성하고, 그 위에 논도프(Non-doped) GaN층 23을 3㎛형성한다. 그리고 그 위에ｎ++ｎ-층 24를 3㎛형성한다. 그 위에 GaN 및 InGaN으로 이루어진 다중 양자 우물층 25을 ５nm씩 6층 및 5층 형성했다. 그 후 p-층 26을 200nm형성하고, 그 위에p+층 27을 200nm형성했다.
그 후, 칩11 끝에 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 발광 다이오드8과 다이오드(발광 다이오드)12, 13, 14, 15을 분리했다. 또ｎ+층을 도중까지 에칭한 오믹 컨텍트(Ohmic Contact)를 취하도록 했다. 그 후 SiO2층 29을 300nm형성했다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭하고 전극창을 열고, p+GaN층 27위에는 Ni/Au전극30을 700nm형성하고, 또ｎ+층 24위에는 Ti/AI전극31를 700nm형성했다. 다결정Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로 행했다. 그 후 도6에 표시한 것과 같이 배선을 접속했다.
이상의 구조로, 100V의 단상교류전압을 직접 칩 그룹6에 인가할 수 있고, 전압의 정부(正負)에 관계없이, 순방향의 전압을 인가할 수 있도록 되었다. 또한 회로적으로도 문제없이 접속할 수 있었다. 따라서, 교류전압의 정부(正負)양방으로 청색발광 할 수 있었다. 또한, 발광 다이오드는 청색뿐만 아니라고, 적색, 녹색, 청색, 자외선, 이것들의 발광 다이오드의 조합을 시키는 백색발광 다이오드에도 적용할 수 있다.
(실시예 4)
실시예3과 n형, p형의GaN층의 적층순서를 역(逆)으로 한 것이다.
도5의 회로도에 표시한 것과 같이, 단상교류전압1을 다이오드(발광 다이오드)12를 통해서 역방향으로, 또는 다이오드13을 통해서 순방향으로, 직접 청색 발광 다이오드 그룹6에 인가했다. 그룹6안의 각 발광 다이오드8은 1개 혹은 몇 개의 다이오드가 병렬에 연결된 구조로 되어 있다. 여기서, 인버터2는 전압을 승압(昇壓)하는 것이 바람직하지만 없어도 좋다. 도6은 청색 발광 다이오드 그룹의 평면도를 표시한다. 전류통로는 그룹6의 상부전극30(도8에 표시한다)에서 발광 다이오드를 통해서 하부전극배선4에 접속 된다. 상부전극30은 다이오드(발광 다이오드)14를, 하부전극31(도8에 표시한다)는 다이오드(발광 다이오드)15를 통해서 전원에 접속 된다. 단, 실시예3의 도5와 각 발광 다이오드 및 다이오드의 방향이 역(逆)방향이 된다. 이것에 의해서 청색 발광 다이오드 그룹6에는 전압이 부(負)의 경우는 다이오드12를 통해서, 또 전압이 정(正)의 경우는 다이오드13을 통해서 전압이 인가된다. 이와 같이 하면 교류의 정부(正負)양쪽으로도 발광 다이오드에 순방향으로 인가할 수 있고, 효율적으로 발광할 수 있었다.
도8에 도6의 B-B´단면을 표시한다. 이 청색 발광 다이오드 그룹의 단면을 표시한다. 먼저 기판21위에 AIN 또는 SiC+AIN버퍼층 21을 막 두께30nm으로 형성하고, 그 위에 논 도프(Non-doped) GaN층 23을 3㎛형성한다. 그리고 p++p-층 27, 26을 3㎛형성한다. 그 위에 GaN 및 InGaN으로 이루어진 다중 양자 우물층을 각각 ５nm씩 6층 및 5층 형성했다. 그 후ｎ-층 24(1)을 200nm형성하고, 그 위에 ｎ+층 24(2)를 200nm형성했다.
그 후, 칩11끝을 드라이 에칭(Dry-Etching)에 의한 스크라이브 라인(Scribe Line) 28을 형성하고, 발광 다이오드28을 형성하고, 다이오드 12, 13, 14, 15를 분리했다. 또 p++p-층 27, 26 또는 p+층 27을 도중까지 에칭한 오믹 컨텍트(Ohmic Contact)를 취하도록 했다. 그 후 SiO2층 29를 300nm형성했다. 그 후, 드라이 에칭(Dry-Etching)에 의한 SiO2층 29를 에칭하여 전극창을 열고, p+GaN층 27위에는 B 도프(Boron-doped) 다결정 실리콘AI 전극 30을 700nm형성하고, 또ｎ+층 24(2)위에는 As도프(As-doped) 다결정 Si-AI 전극 30을 700nm를 형성했다.
다결정 Si의 불순물의 활성화는 플래시 어닐(Flash Anneal)로서 행했다. 그 후는 도6에 표시한 것과 같게 배선을 접속했다.
이상의 구조로, 100V의 단상교류전압을 직접 칩 안(內)발광 다이오드6에 인가할 수 있고, 전압의 정부(正負)에 관계없이, 순방향의 전압이 인가할 수 있도록 되었다. 또 회로적으로도 문제없이 접속할 있었다. 따라서, 교류전압의 정부(正負)양방향으로 청색발광 할 수 있었다. 또 발광 다이오드는 청색뿐만 아니라, 적색, 녹색, 청색, 자외선, 이것들의 발광 다이오드의 조합시키는 것에 의한 백색발광 다이오드에도 적용할 수 있다.
(실시예5)
도9의 회로도에 나타낸 것과 같이 전압200V의 3상교류전압101를 직접 청색 발광 다이오드 그룹106, 107에 인가했다. 그룹106, 107안의 각 발광 다이오드108 및 109는 1개 또는 몇개의 다이오드가 병렬로 연결된 구조로 되어 있다. 여기서, PID컨트롤 또는 변압기102(1), (2)는 전압 승압(昇壓) 또는 강압(降壓)하는 것으로 한다. 3상교류전압을 배선103이 공통선 또는 접지선이 있고, 배선104 및 105에 의한 청색 발광 다이오드 그룹106 및 107에 위상이 다른 전압을 인가했다. 각 배선104 및 105 안의 디바이스 배치는 도2와 동일한 구조이고, 디바이스 구조도 도3(또는 도4)와 동일하다. 이것에 의한 그룹106과 107는 위상이 다른 전압이 걸리도록 하고, 정(正)전압 때에는 그룹106 안의 발광 다이오드108가 발광하고, 한편 부(負)전압 때에는 그룹106안의 발광 다이오드109가 발광했다. 이렇게 해서 3상교류를 청색 발광 다이오드 그룹에 직접 인가하고 발광할 수 있었다. 또 3상교류가 4배선(1개는 접지배선)으로 공급되는 경우에도 청색발광다이오 그룹을 1개 늘리는 것으로 용이하게 대응할 수 있다. 또, 발광 다이오드는 청색뿐만 아니라, 적색, 녹색, 청색, 자외선, 그리고 발광 다이오드 조합시키는 것에 의한 백색발광 다이오드에도 적용할 수 있다.
(실시예 6)
도10의 회로도에 표시한 것과 같이, 전압200V의 3상교류전압101을 직접 청색발광 다이오드106, 107에 인가했다. 그룹106, 107안의 각 발광 다이오드108은 1개 또는 몇 개의 다이오드가 병렬로 연결된 구조로 되어 있다. 여기에서, PID컨트롤 또는 변압기102(1), (2)는 전압을 승압(昇壓) 또는 강압(降壓)하는 것이다. 3상교류전압을 배선103가 공통선 또는 접지선이 있고, 배선104 및 105에 의한 청색 발광 다이오드 그룹106 및 107에 위상이 다른 전압을 인가했다. 각 배선104 및 105안의 디바이스 배치는 도6과 동일하게 구조이고, 디바이스 구조도 도7(또는 도8)과 동일하다. 이것에 의한 그룹106과 그룹107은 항상 순방향의 전압이 걸리게 되도록 되고, 상시 청색 발광 다이오드 그룹106과 107이 발광했다. 이때, 전류의 흐름은 다이오드12-> 발광 다이오드 8->다이오드 15의 통로와, 다이오드 14->발광 다이오드 그룹6->다이오드 13의 통로를 갖는 형태로 이루어진다. 이와 같이 해서 3상교류를 청색 발광 다이오드 그룹에 직접 인가해서 발광했다. 또 3상교류가 4배선(1개는 접지배선)으로 공급된 경우에도 청색 발광 다이오드 그룹을 1개 늘리는 것으로 용이하게 대응할 수 있다. 또한, 발광 다이오드는 청색뿐만 아니라, 적색, 녹색, 청색, 자외선, 그리고 이것들의 발광 다이오드의 조합시키는 것에 의한 백색발광 다이오드에도 적용할 수 있다.
1. 단상교류전원 2．PID컨트롤 또는 변압기
3. 전원측 배선 ３(1)．전극패드(Pad)
4．청색 발광 다이오드 그룹1배선 5．청색 발광 다이오드 그룹2배선
6. 청색 발광 다이오드 그룹1 7．청색 발광 다이오드 그룹2
8．그룹1의 발광 다이오드 9．그룹2의 발광 다이오드
10．접지측 배선 11. 발광 다이오드칩
12．다이오드1 13．다이오드2
14．다이오드3 15．다이오드4
21. Si기판 22. 버퍼층(AIN 또는 SiC+AIN)
23. 논 도프(Non-doped) GaN 에피택셜층 24. n++n- GaN 에피택셜층
24(1)．n+GaN 에피택셜층 24(2)．n-GaN 에피택셜층
25. 다중 양자 우물층 26. p-GaN층
27. p+GaN층 28. 스크라이브 라인(Scribe Line) 홈(溝)
29. 절연층
30. B도프 다결정Si-AI전극 또는Ni/Au，Pd/Pt/AU， Pd/Pt/Au/AI
31. As도프 다결정Si-AI전극 또는Ti/AI，Ti/Au，Ti/AI/Mo/Au
101．3상교류전원
102(1)．3상교류의 제1상(Phase)의 PID컨트롤 또는 변압기
102(2)．3상교류의 제2상(Phase)의 PID컨트롤 또는 변압기
103．3상교류의 공통 또는 접지 배선
104．3상교류의 제1상(Phase) 입력측 배선
105．3상교류의 제2상(Phase) 입력측 배선
111．3상교류의 제1상(Phase) 출력측 배선
112．3상교류의 제2상(Phase) 출력측 배선

Claims (11)

  1. 삭제
  2. 삭제
  3. 기판 위에 n형 GaN 에피택셜층과 다중 양자 우물층 및 p형 GaN 에피택셜층을 적층한 칩 구조를 구비한 적어도 두 개 이상의 발광 다이오드가 동일 극성이 동일 방향으로 병렬방식으로 배열된 청색 발광 다이오드 그룹;
    상기 청색 발광 다이오드 그룹의 다이오드들과 동일한 적층 구조로 이루어지고, 인가된 교류 전압을 상기 청색 발광 다이오드 그룹에 정(正)전압을 전달하기 위해 상기 청색 발광 다이오드 그룹에 순방향으로 연결된 제1 다이오드와, 상기 청색 발광 다이오드 그룹의 하부 전극에 연결된 제2다이오드로 구성된 순방향 전류통로 다이오드 그룹;
    상기 청색 발광 다이오드 그룹의 다이오드들과 동일한 적층 구조로 이루어지고, 인가된 교류 전압을 상기 청색 발광 다이오드 그룹에 부(負) 전압을 전달하기 위해 상기 청색 발광 다이오드 그룹에 역방향으로 배치된 제3 다이오드와, 상기 청색 발광 다이오드 그룹의 상부 전극에 연결된 제4다이오드로 구성된 역방향 전류통로 다이오드 그룹을 포함하여 이루어지는 발광 다이오드.
  4. 기판 위에 p형GaN에피택셜층, 다중양자우물층, n형GaN에피택셜층을 적층한 칩구조를 구비한 적어도 두 개 이상의 발광 다이오드가 동일 극성이 동일 방향으로 병렬방식으로 배열된 청색 발광 다이오드 그룹;
    상기 청색 발광 다이오드 그룹의 다이오드들과 동일한 적층 구조로 이루어지고, 인가되는 교류전압을 상기 청색 발광 다이오드 그룹의 상부 전극을 통해 전달하기 위해 상기 청색 발광 다이오드 그룹에 순방향으로 배치된 제1 다이오드와, 상기 청색 발광 다이오드 그룹의 하부 전극에 연결된 제2다이오드로 구성된 순방향 전류통로 다이오드 그룹;
    상기 청색 발광 다이오드 그룹의 다이오드들과 동일한 적층 구조로 이루어지고, 인가되는 교류전압을 상기 청색 발광 다이오드 그룹의 상부 전극을 통해 전달하기 위해 상기 청색 발광 다이오드 그룹에 역방향으로 배치된 제3 다이오드와, 상기 청색 발광 다이오드 그룹의 상부 전극에 연결된 제4다이오드로 구성된 역방향 전류통로 다이오드 그룹을 포함하여 이루어지는 발광 다이오드.
  5. 삭제
  6. 제3항 또는 제4항에 있어서,
    상기 순방향 전류통로 다이오드 그룹 및 역방향 전류통로 다이오드 그룹은 각각 적색과 녹색 다이오드를 포함하는 것을 특징으로 하는 발광 다이오드.
  7. 제3항 또는 제4항에 있어서,
    상기 순방향 전류통로 다이오드 그룹 및 역방향 전류통로 다이오드 그룹은 황색 다이오드로 이루어지는 것을 특징으로 하는 발광 다이오드.
  8. 제3항 또는 제4항에 있어서,
    상기 교류전압은 단상교류 전압인 것을 특징으로 하는 발광 다이오드.
  9. 제3항 또는 제4항에 있어서,
    상기 교류전압은 3상교류 전압인 것을 특징으로 하는 발광 다이오드.
  10. 삭제
  11. 삭제
KR1020120077676A 2012-06-22 2012-07-17 반도체 디바이스 KR101397727B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012140291A JP2014007208A (ja) 2012-06-22 2012-06-22 半導体デバイス
JPJP-P-2012-140291 2012-06-22

Publications (2)

Publication Number Publication Date
KR20140001719A KR20140001719A (ko) 2014-01-07
KR101397727B1 true KR101397727B1 (ko) 2014-05-21

Family

ID=50104701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120077676A KR101397727B1 (ko) 2012-06-22 2012-07-17 반도체 디바이스

Country Status (2)

Country Link
JP (1) JP2014007208A (ko)
KR (1) KR101397727B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046464A (ko) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR20070063977A (ko) * 2005-12-16 2007-06-20 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 발광 소자
KR20080080012A (ko) * 2007-02-28 2008-09-02 샤프 가부시키가이샤 Ｌｅｄ 구동 회로 및 ｌｅｄ 발광 장치
KR20120041714A (ko) * 2012-03-08 2012-05-02 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217456A (ja) * 2001-01-19 2002-08-02 Ngk Insulators Ltd 半導体発光素子
JP4337731B2 (ja) * 2004-12-22 2009-09-30 ソニー株式会社 照明装置、及び画像表示装置
TW200640045A (en) * 2005-05-13 2006-11-16 Ind Tech Res Inst Alternating current light-emitting device
JP4359263B2 (ja) * 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
KR100721454B1 (ko) * 2005-11-10 2007-05-23 서울옵토디바이스주식회사 광 결정 구조체를 갖는 교류용 발광소자 및 그것을제조하는 방법
JP2007173549A (ja) * 2005-12-22 2007-07-05 Rohm Co Ltd 発光装置
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046464A (ko) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR20070063977A (ko) * 2005-12-16 2007-06-20 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 발광 소자
KR20080080012A (ko) * 2007-02-28 2008-09-02 샤프 가부시키가이샤 Ｌｅｄ 구동 회로 및 ｌｅｄ 발광 장치
KR20120041714A (ko) * 2012-03-08 2012-05-02 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스

Also Published As

Publication number Publication date
KR20140001719A (ko) 2014-01-07
JP2014007208A (ja) 2014-01-16

Similar Documents

Publication Publication Date Title
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
JP5528794B2 (ja) 交流駆動型発光装置
TWI384644B (zh) Ｌｅｄ半導體本體及ｌｅｄ半導體本體之應用
US8084775B2 (en) Light sources with serially connected LED segments including current blocking diodes
US20120007102A1 (en) High Voltage Device and Method for Optical Devices
JP2006504265A (ja) Ａｃ動作用発光ダイオードアセンブリおよびその製造方法
JP2009071220A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007095844A (ja) 半導体発光複合装置
JP2008235894A (ja) 交流駆動型の発光ダイオード
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
JP4728788B2 (ja) 半導体発光素子
KR20120040011A (ko) 발광 다이오드
KR20140017665A (ko) 직렬 접속된 세그먼트화된 ｌｅｄ
KR101281081B1 (ko) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
US20080303041A1 (en) Light emitting element, manufacturing method thereof and light emitting module using the same
KR101397727B1 (ko) 반도체 디바이스
US10388829B2 (en) Radiation-emitting semiconductor device
TWI499347B (zh) 發光元件
US20110193493A1 (en) Light emitting diode lighting apparatus
KR101537798B1 (ko) 백색 발광 다이오드 패키지
JP3691202B2 (ja) 半導体発光素子
KR20070070147A (ko) 지연형광체를 구비하는 교류용 발광소자
JP6434655B2 (ja) 高電圧駆動発光素子及びその製造方法
TWI581398B (zh) 發光元件
JP2015056648A (ja) 半導体発光素子およびそれを用いた発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 6