KR101396721B1 - 촬상 장치 및 카메라 - Google Patents

촬상 장치 및 카메라 Download PDF

Info

Publication number
KR101396721B1
KR101396721B1 KR1020070132329A KR20070132329A KR101396721B1 KR 101396721 B1 KR101396721 B1 KR 101396721B1 KR 1020070132329 A KR1020070132329 A KR 1020070132329A KR 20070132329 A KR20070132329 A KR 20070132329A KR 101396721 B1 KR101396721 B1 KR 101396721B1
Authority
KR
South Korea
Prior art keywords
signal
pixel
current source
transmission path
level
Prior art date
Application number
KR1020070132329A
Other languages
English (en)
Other versions
KR20080056664A (ko
Inventor
히로끼 사또
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20080056664A publication Critical patent/KR20080056664A/ko
Application granted granted Critical
Publication of KR101396721B1 publication Critical patent/KR101396721B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20024—Filtering details
    • G06T2207/20028—Bilateral filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

촬상 장치는 화소, 전류원, 및 신호 처리 회로를 포함한다. 화소는 촬상하여 얻어진 신호 전하를 화소 신호로서 출력한다. 전류원은 화소 신호의 전송 경로에 접속되며 가변 전류를 갖는다. 신호 처리 회로는 전송 경로로의 출력 신호에 따른 신호에 대하여 신호 처리를 행하고, 신호 처리의 결과에 따라 전류원의 전류가 변화되도록 제어한다.
촬상 장치, 단위 화소, 포토다이오드, 전송 트랜지스터, 증폭 트랜지스터, 리세트 트랜지스터, 선택 트랜지스터, 화소 어레이, 수직 선택 회로, 화소 신호 처리부, 전류원, 신호 처리 회로, ΔΣ 모듈레이터, 적분기, 양자화기, 셀렉터, 화소 출력 신호선, 부하 MOS 트랜지스터, MOS 스위치, 소스 팔로워

Description

촬상 장치 및 카메라{IMAGING APPARATUS AND CAMERA}
관련 출원의 상호 참조
본 발명은 2006년 12월 18일부로 일본특허청에 제출된 일본 특허 출원 제2006-339415호에 관한 기술 내용을 포함하며, 그 전체 내용은 이하 참조된다.
본 발명은, 열 병렬형의 아날로그-디지털 변환기를 갖는 촬상 장치 및 촬상 장치를 포함하는 카메라에 관한 것이다.
많은 경우에, 열 병렬형의 아날로그-디지털 변환기를 각각 갖는 통상의 고체 촬상 장치는 싱글 슬로프 적분(single-slope integration)을 이용한 카운터 램프형(counter-ramp)의 아날로그-디지털 변환기를 갖는다.
도 1은 싱글 슬로프 적분을 이용한 카운터 램프형의 아날로그-디지털 변환기를 갖는 촬상 장치의 구성을 도시한다.
도 2는 도 1의 장치의 동작을 설명하는 타이밍차트이다.
도 1의 장치의 동작은 도 2의 타이밍차트와 관련하여 이하에서 설명된다.
외부 광을 광전 변환에 의해 전기 신호로 변환하는 단위 화소(1)가 매트릭스 형상으로 배열되어 화소 어레이(2)를 구성한다. 수직 선택 회로(3)가 화소 어레 이(2)의 임의의 행을 선택하는 것으로 가정된다.
선택된 행의 화소는 화소 어레이(2)의 열을 따라 연장되는 수직 신호선 vsl을 통해 화소 신호(이하, 화소 출력 신호 S1)를 출력한다. 이 수직 신호선 vsl은 열마다 설치된 컴퍼레이터(4)의 한쪽의 입력 단자(정극 단자)에 접속된다. 컴퍼레이터(4)의 다른 한쪽의 입력 단자(부극 단자)는, 클럭 신호 clk에 따라 얻어진 아날로그 신호인 출력 신호 nslope를 디지털-아날로그(D/A) 변환기(5)로부터 수신한다.
수직 신호선 vsl을 통해서 전송된 화소 출력 신호 S1이 D/A 변환기(5)의 출력 신호 nslope보다 레벨이 낮은 경우에 컴퍼레이터(4)의 출력 신호 ncompout는 로우("L")로 되는 반면, 수직 신호선 vsl의 화소 출력 신호 S1이 D/A 변환기(5)의 출력 신호 nslope보다 레벨이 높은 경우에 컴퍼레이터(4)의 출력 신호 ncompout는 하이("H")로 되는 것으로 가정된다.
이 컴퍼레이터(4)의 출력 신호 ncompout는 n 비트 카운터(6)에 공급된다. n 비트 카운터(6)는 클럭 신호 clk에 따라 카운트 값을 증가 또는 감소시킨다. 도 2는 카운트 값이 1씩 감소하는 예를 나타낸다.
n 비트 카운터(6)는 그 카운터 값을 리세트 신호 rst에 따라 초기값 iinit로 리세트한다. 컴퍼레이터(4)의 출력 신호 ncompout가 하이일 때, n 비트 카운터(6)는 카운트 값의 증가 또는 감소를 정지시키고 그 카운트 값을 유지한다(도 2에서 "i"로 표시됨).
이 카운트 값은 n 비트 카운터(6)로부터 n 비트 출력 데이터 [n-1:0]로서 출력된다. n 비트 카운터(6)의 출력 및 다른 열의 카운터 출력이 순차적으로 출력된다.
도 1에 도시한 바와 같은 싱글 슬로프 적분을 이용한 카운터 램프형의 아날로그-디지털 변환기에서는, 아날로그-디지털 변환의 정밀도를 높이기 위해서, 변환 시간 또는 클록 주파수가 증가되어야 하는 단점이 있다.
예를 들면, n 비트의 A/D 변환에 필요한 클럭수는 2n-1 사이클이다. n 비트가 n+1 비트로 확장되는 경우, 필요한 클럭수는 2n-1 사이클의 거의 2배인 2n+1-1 사이클이다.
필요한 클럭수를 증가시키기 위해서는, 변환 시간 또는 클록 주파수는 대략 2배 정도로 증가되어야 한다. 변환 시간의 증가는 고속 프레임 레이트를 실현하거나 증가된 수의 화소를 처리하기 위한 고속 동작에 방해가 되는 단점이 있다. 클럭 주파수의 증가는 소비 전력의 증가를 초래하거나 소자의 정밀도 향상을 필요로 하는 단점이 있다.
또한, 싱글 슬로프 적분을 이용한 카운터 램프형의 아날로그-디지털 변환기에서는, 컴퍼레이터의 임계 레벨 Vth의 변동이나 디지털-아날로그 변환기의 출력 전압 정밀도가 아날로그-디지털 변환기의 정밀도에 영향을 주는 단점이 있다.
즉, 화소 출력 신호가 암(dark) 레벨과 명(light) 레벨 사이의 차로서 작용하는 1V의 진폭을 가진다고 하면，n 비트에서의 아날로그-디지털 변환을 위해 1/(2n-1)V의 정밀도가 요구된다.
예를 들면, n=14(비트)일 때, 1/(214-1)=61㎶이다. 일반적으로 컴퍼레이터의 임계값 Vth의 변동이 대략 수㎷이기 때문에, 고정밀도의 아날로그-디지털 변환을 실현하기 어렵다.
바람직하게는, 소비 전력의 증가를 초래하거나 소자의 정밀도 향상을 필요로 하지 않고, 고속 프레임 레이트를 실현하거나 증가된 수의 화소를 처리하기 위한 고속 동작을 달성할 수 있는 고분해능, 고정밀도의 촬상 장치를 제공한다.
본 발명의 제1 실시예에 따르면, 촬상 장치는 다음의 구성 요소를 포함한다. 화소는 촬상하여 얻어진 신호 전하를 화소 신호로서 출력한다. 가변 전류를 갖는 전류원은 화소 신호의 전송 경로에 접속된다. 신호 처리 회로는 전송 경로로의 출력 신호에 따라 신호에 대하여 신호 처리를 행하고, 이 신호 처리 결과에 따라 전류원의 전류가 변화되도록 제어한다.
바람직하게는, 화소는 신호 전하를 화소 신호로서 전송 경로에 출력하는 소스 팔로워(source follower)를 구성하는 증폭 트랜지스터를 포함한다. 전류원은 복수의 부하 트랜지스터와 복수의 스위치를 포함한다. 부하 트랜지스터는 게이트가 소정의 바이어스 신호를 이용하여 바이어스되고, 소스가 소정 전위에 병렬로 접속된다. 각각의 스위치는 부하 트랜지스터의 드레인과 전송 경로 사이에 접속된다. 신호 처리 회로는 전송 경로를 통해 전송된 화소 신호에 대한 처리 결과에 따라 전류원의 스위치를 선택적으로 턴온시킨다.
바람직하게는, 화소는 신호 전하를 화소 신호로서 전송 경로에 출력하는 소스 팔로워를 구성하는 증폭 트랜지스터를 포함한다. 전류원은 복수의 부하 트랜지스터와 복수의 스위치를 포함한다. 부하 트랜지스터의 소스는 소정 전위에 접속된다. 스위치들은 부하 트랜지스터의 게이트에 접속되고, 다른 바이어스 신호의 공급선에 각각 접속된다. 신호 처리 회로는 전송 경로를 통해 전송된 화소 신호에 대한 처리 결과에 따라 전류원의 스위치를 선택적으로 턴온시킨다.
바람직하게는, 신호 처리 회로는 전송 경로를 통해 전송된 화소 신호를 적분하는 적분기, 적분기의 출력 신호를 양자화하는 양자화기, 및 양자화기에 의한 양자화 결과에 따라 전류원의 전류를 변화시키는 셀렉터를 포함한다.
바람직하게는, 신호 처리 회로는 전송 경로를 통해 전송된 화소 신호를 적분하는 적분기, 적분기의 출력 신호를 양자화하는 양자화기, 및 양자화기에 의한 양자화 결과에 따라 전류원의 스위치를 선택적으로 턴온시키는 셀렉터를 포함한다.
바람직하게는, 양자화기는 적분기에 의해 얻어진 적분 신호 레벨과 소정의 임계 레벨을 비교하고, 비교 결과를 셀렉터에 출력한다. 셀렉터는 적분 신호의 레벨이 임계 레벨보다 높은 경우에는 전송 경로의 레벨을 낮추고, 적분 신호의 레벨이 임계 레벨보다 낮은 경우에는 전송 경로의 레벨을 높이도록 전류원의 전류를 변화시킨다.
바람직하게는, 양자화기는 적분기에 의해 얻어진 적분 신호의 레벨과 소정의 임계 레벨을 비교하고, 비교 결과를 셀렉터에 출력한다. 셀렉터는 적분 신호의 레벨이 임계 레벨보다 높은 경우에는 전송 경로의 레벨을 낮추고, 적분 신호의 레벨 이 임계 레벨보다 낮은 경우에는 전송 경로의 레벨을 높이도록 전류원의 스위치를 선택적으로 턴온시킨다.
바람직하게는, 전송 경로는 화소의 증폭 트랜지스터의 소스에 접속되고, 전류원에 접속되는 화소 출력 신호선을 포함한다.
바람직하게는, 전송 경로는 화소 출력 신호선과 소스 팔로워 트랜지스터를 포함한다. 화소 출력 신호선은 화소의 증폭 트랜지스터의 소스에 접속된다. 소스 팔로워 트랜지스터의 게이트는 화소 출력 신호선에 접속되고, 그 소스는 전류원에 접속된다.
본 발명의 제2 실시예에 따르면, 촬상 장치는 다음의 구성 요소를 포함한다. 화소 어레이는 촬상하여 얻어진 신호 전하를 화소 신호로서 각각 출력하는, 매트릭스 형상으로 배열된 복수의 화소를 포함한다. 복수의 화소 신호 처리부는 화소 어레이의 열마다 배치된다. 각 화소 신호 처리부는 전류원과 신호 처리 회로를 포함한다. 전류원은 화소 신호의 전송 경로에 접속되고 가변의 전류를 갖는다. 신호 처리 회로는 전송 경로로의 출력 신호에 따른 신호에 대하여 신호 처리를 행하고, 이 신호 처리 결과에 따라 전류원의 전류가 변화되도록 제어한다.
본 발명의 제3 실시예에 따르면, 카메라는 촬상 장치와, 촬상 장치에 피사체상을 결상하는 광학계를 포함한다. 촬상 장치는 다음의 구성 요소를 포함한다. 화소 어레이는 촬상하여 얻어진 신호 전하를 화소 신호로서 각각 출력하는, 매트릭스 형상으로 배열된 복수의 화소를 포함한다. 복수의 화소 신호 처리부는 화소 어레이의 열마다 배치된다. 각 화소 신호 처리부는 전류원과 신호 처리 회로를 포함 한다. 전류원은 화소 신호의 전송 경로에 접속되고 가변의 전류를 갖는다. 신호 처리 회로는 전송 경로로의 출력 신호에 따른 신호에 대하여 신호 처리를 행하고, 이 신호 처리 결과에 따라 전류원의 전류가 변화되도록 제어한다.
본 발명의 실시예에 따르면, 신호 처리 회로는 촬상하여 얻어진 신호 전하로서 작용하는, 화소 신호에 대하여 소정의 처리를 행한다.
전송 경로의 레벨은 신호 처리 결과에 따라 전류원의 전류가 변화되도록 제어된다.
본 발명의 실시예에 따르면, 소비 전력의 증가를 초래하거나 소자의 정밀도 향상을 필요로 하지 않고, 고속 프레임 레이트를 실현하거나 증가된 수의 화소를 처리하기 위한 고속 동작을 달성할 수 있는 고분해능, 고정밀도의 촬상 장치 및 촬상 장치를 포함하는 카메라가 실현될 수 있다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 촬상 장치의 개략 구성을 도시하는 블록도이다.
도 4는 본 발명의 실시예에 따른 단위 화소의 구성과 화소 신호 처리부의 구성을 도시하는 도면이다.
촬상 장치(10)는 화소 어레이(12), 수직 선택 회로(13), 및 복수의 화소 신호 처리부(14)(14-1, 14-2, …)를 포함한다. 화소 어레이(12)는 매트릭스 형상으 로 배열된 복수의 단위 화소(11)로 구성된다. 각 단위 화소(11)는 외부 광을 광전 변환에 의해 전기 신호로 변환한다. 수직 선택 회로(13)는 화소 어레이(12)의 소정 행을 선택하고 단위 화소에 접속되는 복수의 구동선 DRVL을 구동한다. 각각의 화소 신호 처리부(14)는 화소 어레이(12)의 열마다 배열된 전송 경로를 구성하는 화소 출력 신호선 VSL에 직접(또는 소스 팔로워 트랜지스터를 통해) 접속된다.
단위 화소(11)는 각각 포토다이오드(111), 전송 트랜지스터(112), 증폭 트랜지스터(113), 리세트 트랜지스터(114), 및 선택 트랜지스터(115)를 포함한다.
포토다이오드(111)는 입사광을 입사 광량에 대응하는 양의 신호 전하(예를 들면, 전자)로 변환하고 신호 전하를 축적한다.
전송 트랜지스터(112)는 소스가 포토다이오드(111)의 캐소드에 접속되고, 드레인이 플로팅 노드 ND111에 접속되며, 게이트가 전송 신호 TR이 전송되는 전송 선택선 TRL에 접속된다. 전송 트랜지스터(112)는 도통(턴온)될 때, 포토다이오드(111)에 축적된 신호 전하를 플로팅 노드 ND111에 전송하는 기능을 갖는다.
증폭 트랜지스터(113)는 소스가 화소 출력 신호선 VSL에 접속되고, 드레인이 선택 트랜지스터(115)의 소스에 접속되며, 게이트가 플로팅 노드 ND111에 접속된다. 선택 트랜지스터(115)는 드레인이 전원 전압원 VDD에 접속되고, 게이트가 선택선 SELL에 접속된다.
증폭 트랜지스터(113)는 수직 선택 회로(13)가 선택선 SELL에 하이 레벨의 선택 신호 SEL를 인가하여 선택 트랜지스터(115)를 턴온시키는 경우, 플로팅 노드 ND111의 전위를 화소 출력 신호선 VSL에 출력하는 기능을 갖는다.
리세트 트랜지스터(114)는 드레인이 전원 전압원 VDD에 접속되고, 소스가 플로팅 노드 ND111에 접속되며, 게이트가 리세트선 RSTL에 접속된다. 수직 선택 회로(13)가 리세트선 RSTL에 하이 레벨의 리세트 신호 RST를 인가하는 경우, 리세트 트랜지스터(14)가 턴온되어, 플로팅 노드 ND111의 전위를 리세트한다.
전술한 구성을 갖는 단위 화소(11)는 매트릭스 형상으로 배열되어서 화소 영역(촬상 영역)을 형성한다. 전송 선택선 TRL, 선택선 SELL, 및 리세트선 RSTL은 화소 어레이(12)의 각 행마다 배열된다.
전송 선택선 TRL, 선택선 SELL, 및 리세트선 RSTL은 수직 선택 회로(13)에 의해 구동된다.
화소 신호 처리부(14)는 각각 전류원(141) 및 신호 처리 회로(142)를 포함한다. 전류원(141) 및 신호 처리 회로(142)는 화소 어레이(12)로부터 연장되는 대응하는 수직 신호선 VSL에 접속된다. 도 4에서는, 각각의 화소 신호 처리부(14)는 n개의 부하 MOS 트랜지스터 LT1 ~ LTn(n은 2이상의 양의 정수) 및 n개의 스위칭 트랜지스터 SW1 ~ SWn을 더 포함한다. 부하 MOS 트랜지스터 LT1 ~ LTn 중 적어도 하나는 화소 출력 신호선 VSL 및 대응하는 스위칭 트랜지스터를 통해서 단위 화소(11)의 증폭 트랜지스터(113)에 선택적으로 접속된다. 접속된 부하 MOS 트랜지스터의 구동 전류량(이하, 구동 전류량)은 신호 처리 회로(142)(양자화기)를 통해서 신호 처리에 의해 얻어진 출력에 따라 제어된다.
전류원(141)에서, 각각의 부하 MOS 트랜지스터 LT1 ~ LTn의 게이트는 바이어스 신호 VBIAS가 공급되는 바이어스 신호 공급선 VBIASL에 접속된다. 각각의 부하 MOS 트랜지스터 LT1 ~ LTn은 정전류원으로서 작용한다.
부하 MOS 트랜지스터 LT1은, 소스가 기준 전위(본 실시예의 접지 전위 GND)에 접속되고, 드레인이 MOS 스위치(MOS 트랜지스터) SW1의 소스에 접속된다. MOS 스위치 SW1의 드레인은 화소 출력 신호선 VSL에 접속된다.
마찬가지로, 부하 MOS 트랜지스터 LTn은, 소스가 기준 전위(본 실시예의 접지 전위 GND)에 접속되고, 드레인이 MOS 스위치(MOS 트랜지스터) SWn의 소스에 접속된다. MOS 스위치 SWn의 드레인은 화소 출력 신호선 VSL에 접속된다.
각각의 MOS 스위치 SW1 ~ SWn의 게이트는 신호 처리 회로(142)의 제어 출력에 접속된다.
본 발명의 실시예에 따른 촬상 장치(10)에서, 각각의 화소 신호 처리부(14)는 신호 처리 회로(142)의 출력으로서 작용하는 디지털 값을 화소 신호마다 전류원(141)에 피드백하여, 고정밀도의 아날로그-디지털 변환을 실현할 수 있는 ΔΣ아날로그-디지털 변환기와 등가의 기능을 실현한다.
구체적으로는, 고체 촬상 장치에 제공된 열 병렬형의 ΔΣ 아날로그-디지털 변환기에서, 각각의 양자화기의 출력의 피드백은, 화소 출력 신호선에 접속되는 소스 팔로워를 구성하는, 부하 MOS 트랜지스터의 전류를 변화시킴으로써 실현된다. 따라서, 고분해능 및 고정밀도의 고체 촬상 장치가 실현된다.
본 발명의 실시예에 따른 ΔΣ아날로그-디지털 변환기의 기본 구성 및 화소 신호 처리부(14)의 특징적인 구성에 대해서 이하에서 보다 상세히 기술한다.
도 5는 ΔΣ아날로그-디지털 변환기의 기본적인 구성을 도시하는 블록도이 다.
도 5에서, ΔΣ아날로그-디지털 변환기(200)는 감산기(201), 적분기(202), 양자화기(203), 디지털-아날로그 변환기(204), 및 데시메이션 필터(decimation filter)(205)를 포함한다.
적분기(202)는 로우 패스 필터(LPF)로서 기능한다. 양자화기(203)는 양자화 잡음을 더하는 기능(즉, 값이 "1" 또는 "0"으로 설정될지를 결정하기 위해 미분하는 기능)을 갖는다. 디지털-아날로그 변환기(204)는 미분하는 기능을 갖는다.
예를 들어, 오디오 용도나 계측기 용도 등의 고체 촬상 장치 이외의 분야에서, ΔΣ아날로그-디지털 변환기는 고정밀도를 실현하는 아날로그-디지털 변환기로서 많이 이용된다. 16비트를 초과하는 변환 정밀도가 실현된다.
ΔΣ아날로그-디지털 변환기(200)는 도 5에 도시한 바와 같이 기본적으로 적분기(202)와 양자화기(203)를 포함한다. 감산기(201)는 아날로그 입력 신호로부터, 양자화기(203)의 출력을 디지털-아날로그 변환기(204)를 통해서 디지털-아날로그 변환하여 얻어진 피드백 신호를 감산한다. 그 후, 적분기(202)는 감산기(201)로부터 출력된 신호를 적분하고, 양자화기(203)는 적분기(202)로부터 출력된 신호를 양자화하며, 데시메이션 필터(205)는 양자화기(203)로부터 출력된 신호를 데시메이션함으로써, 디지털 출력 신호가 얻어진다.
ΔΣ아날로그-디지털 변환기(200)는 고정밀도의 아날로그-디지털 변환을 실현할 수 있다. 고정밀도의 아날로그-디지털 변환을 고체 촬상 장치에 적용하기 위해서는, 디지털 값이 각각의 화소 신호에 대해 피드백되어야 한다. 이 피드백을 실현하는 것이 어렵다.
본 실시예에서, 전술한 피드백은, 각각의 단위 화소(11)의 증폭 트랜지스터와 접속되어 소스 팔로워 회로를 구성하는 MOS 트랜지스터(본 발명의 실시예의 n 채널 MOS 트랜지스터)를 포함하는 정전류원을 구비하고, 소스 팔로워 회로의 출력 혹은 소스 팔로워 회로의 출력에 기초한 후단의 신호 처리 회로(142)의 출력에 따라 정전류원의 전류를 변화시킴으로써 실현된다.
다시 도 4에서, 화소 신호 처리부(14)는, 전술한 바와 같이, 화소 출력 신호선 VSL 및 스위칭 트랜지스터(MOS 스위치) SW1 ~ SWn을 통해서 부하 MOS 트랜지스터 LT1 ~ LTn이 각각 단위 화소(11)의 증폭 트랜지스터(113)에 접속되도록 화소로부터 연장되는 화소 출력 신호선 VSL에 접속된다. 부하 MOS 트랜지스터의 구동 전류량은 신호 처리 회로(142)의 양자화기의 출력에 따라 제어된다.
구체적으로, 도 4의 화소 신호 처리부(14)에서는, 부하 MOS 트랜지스터 LT1~ LTn 중 대응하는 하나와 화소 출력 신호선 VSL 사이에 MOS 스위치 SW1 ~ SWn가 각각 배치된다. MOS 스위치 SW1 ~ SWn을 턴온/오프함으로써 화소 출력 신호선 VSL에 접속되는 부하 MOS 트랜지스터 LT의 수가 변화된다.
부하 MOS 트랜지스터 LT에 따른 화소 출력 신호선 VSL의 전압 변화는 하기 수학식 1에 의해 나타내진다. 부하 MOS 트랜지스터 LT의 구동 전류량을 Iload로 하고, VPIXEL을 화소 신호 전압으로 하며, VTH를 증폭 트랜지스터(113)의 임계 레벨로 했을 경우, 전압 VPIXEL - VTH에 따라 구동 전류량 Iload가 변화된다. 따라서, 양자화 기의 출력이 피드백될 수 있다.
Figure 112007090591713-pat00001
여기에서, μ는 캐리어의 이동도를, COX는 단위 면적당의 게이트 용량을, W는 게이트 폭을, L은 게이트 길이를 나타낸다.
도 6은 본 발명의 변형 실시예에 따른 화소 신호 처리부의 구성을 도시한다.
도 6의 화소 신호 처리부(14A)가 도 4의 화소 신호 처리부(14)와 다른 점은 다음과 같다. 전류원(141A)은 하나의 부하 MOS 트랜지스터 LT1를 포함한다. 부하 MOS 트랜지스터 LT1의 게이트와 제1 바이어스 신호 공급선 VBIASL1 사이에 제1 MOS 스위치 SW1이 접속된다. 부하 MOS 트랜지스터 LT1의 게이트와 제n 바이어스 신호 공급선 VBIASLn 사이에 제n MOS 스위치 SWn이 접속된다. MOS 스위치 SW1 ~ SWn의 턴온/오프는 신호 처리 회로(142)의 출력을 이용하여 제어된다.
구체적으로, 도 6의 화소 신호 처리부(14A)는 신호 처리 회로(142)의 출력에 따라 부하 MOS 트랜지스터 LT1의 게이트 전압으로서 복수의 바이어스 전압 중 임의의 것을 선택한다. 임의의 MOS 스위치(트랜지스터)가 선택적으로 접속되어 임의의 바이어스 전압을 배타적으로 선택함으로써, 바이어스 전압을 변화시킨다. 따라서, 부하 MOS 트랜지스터 LT1의 구동 전류량이 변화될 수 있다.
전술한 바와 같이, 도 4의 화소 신호 처리부(14) 또는 도 6의 화소 신호 처 리부(14A)를 갖는 촬상 장치(100)에서, 촬상 장치의 화소 출력 혹은 화소 출력을 신호 처리한 화소 신호에 따라 적어도 하나의 부하 MOS 트랜지스터 LT의 구동 전류량이 변화됨으로써, 후단의 신호 처리에 알맞은 오프셋량이 화소 출력에 부가될 수 있다.
오프셋을 부가함으로써 각각의 단위 화소(11)의 증폭 트랜지스터(113)와 부하 MOS 트랜지스터 LT로 구성되는, 소스 팔로워 회로가 선형 특성 영역에서 사용될 수 있도록 피드백을 행할 수 있다.
오프셋을 변화시킴으로써 각각의 단위 화소(11)의 증폭 트랜지스터(113)의 임계 전압 변동 등, 제조 공정에 의한 변동을 캔슬시킬 수 있다.
본 발명의 실시예에 따르면, 소비 전력의 증가를 초래하거나 소자의 정밀도 향상을 필요로 하지 않고, 고속 프레임 레이트를 실현하거나 증가된 수의 화소를 처리하기 위한 고속 동작을 실현할 수 있는 고분해능, 고정밀도의 촬상 장치가 실현될 수 있다.
화소 신호 처리부의 구성의 보다 구체적인 예에 대해서 이하 기술한다.
도 7은 본 발명의 실시예에 따른 단위 화소 및 화소 신호 처리부의 구체적인 제1 구성예를 도시한다.
도 7에서, 단위 화소(11)의 구성은 도 4 및 도 6의 구성과 유사하다. 화소 신호 처리부(14B)의 구성은 도 4 및 도 6의 구성보다 구체적인 구성으로 이루어진다.
구체적으로, 도 7에서, 신호 처리 회로는 적분기(1421), 양자화기(1422), 및 셀렉터(1423)를 포함하는 ΔΣ 모듈레이터(142B)를 포함한다.
전류원(141B)의 구성은 도 4의 구성과 유사하다. 도 7에서, n=3이다. 전류원(141B)은 3개의 부하 MOS 트랜지스터 LT1 ~ LT3 및 3개의 MOS 스위치 SW1 ~ SW3을 포함한다.
전류원(141B)에서, 부하 MOS 트랜지스터 LT1 ~ LT3의 게이트는 바이어스 신호 VBIAS가 공급되는 바이어스 신호 공급선 VBIASL에 접속된다. 부하 MOS 트랜지스터 LT1 ~ LT3은 각각 정전류원으로서 기능한다.
부하 MOS 트랜지스터 LT1는 소스가 기준 전위(본 실시예의 접지 전위GND)에 접속되고, 드레인이 MOS 스위치(MOS 트랜지스터) SW1의 소스에 접속된다. MOS 스위치 SW1의 드레인은 화소 출력 신호선 VSL에 접속된다.
마찬가지로, 부하 MOS 트랜지스터 LT2는 소스가 기준 전위(본 실시예의 접지 전위 GND)에 접속되고, 드레인이 MOS 스위치(MOS 트랜지스터) SW2의 소스에 접속된다. MOS 스위치 SW2의 드레인은 화소 출력 신호선 VSL에 접속된다.
마찬가지로, 부하 MOS 트랜지스터 LT3는 소스가 기준 전위(본 실시예의 접지 전위 GND)에 접속되고, 드레인이 MOS 스위치(MOS 트랜지스터) SW3의 소스에 접속된다. MOS 스위치 SW3의 드레인은 화소 출력 신호선 VSL에 접속된다.
MOS 스위치 SW1의 게이트는 ΔΣ 모듈레이터(142B)의 선택 제어 신호 ISEL1의 공급선에 접속된다. MOS 스위치 SW2의 게이트는 ΔΣ 모듈레이터(142B)의 선택 제어 신호 ISEL2의 공급선에 접속된다. MOS 스위치 SW3의 게이트는 ΔΣ 모듈레이터(142B)의 선택 제어 신호 ISEL3의 공급선에 접속된다.
ΔΣ 모듈레이터(142B)에서, 적분기(1421), 양자화기(1422), 및 셀렉터(1423)는 하이 레벨의 셀렉트 신호 HSEL에 응답하여 동작하기 시작하고, 클럭 신호 CLK에 동기해서 동작한다.
적분기(1421)는 LPF로서 기능하고 적분 결과를 나타내는 신호 SOUT을 양자화기(1422)에 출력한다.
양자화기(1422)는 소정의 임계 레벨 VTHL을 이용해서 적분기(1421)로부터 출력된 신호 SOUT를 양자화하고, 양자화 결과를 나타내는 신호 HSIG를 셀렉터(1423) 및 후단의 데시메이션 필터(도시하지 않음)에 출력한다.
양자화기(1422)는, 신호 SOUT의 레벨이 임계 레벨 VTHL보다 높을 경우에, 출력 신호 HSIG를 "1"로 설정한다. 양자화기(1422)는, 신호 SOUT의 레벨이 임계 레벨 VTHL보다 낮을 경우에, 출력 신호 HSIG를 "0"으로 설정한다.
셀렉터(1423)는 양자화기(1422)의 출력 신호 HSIG의 값에 따라 각각의 선택 제어 신호 ISEL1 ~ ISEL3의 레벨을 설정하고, 출력 신호 HSIG는 전류원(141B)의 MOS 스위치 SW1 ~ SW3의 턴온/오프를 제어하기 위해 사용된다.
도 8은 본 발명의 실시예에 따른 ΔΣ 모듈레이터(142B)의 셀렉터에서의 양자화기(1422) 출력과 선택기(1423)에서의 선택 제어 신호의 설정 레벨과의 관계를 나타내는 도면이다.
본 발명의 실시예에서, 도 8에 도시한 바와 같이 초기 상태에서 셀렉터(1423)는 2개의 선택 제어 신호 ISEL1 및 ISEL2를 하이 레벨("H")로 설정하고 선택 제어 신호 ISEL3을 로우 레벨("L")로 설정한다.
이 초기 상태에서, 전류원(141B)의 MOS 스위치 SW1,SW2가 턴온되고, MOS 스위치 SW3이 턴오프된다. 따라서, 부하 MOS 트랜지스터 LT1 및 LT2가 화소 출력 신호선 VSL에 병렬로 접속되고, 2개의 전류원이 소스 팔로워를 형성하는 단위 화소의 증폭 트랜지스터(113)에 접속된다. 즉, 셀렉터(1423)는, 초기 상태에서, 2개의 트랜지스터의 구동 전류량을 얻기 위해, 부하 MOS 트랜지스터를 선택 및 제어한다.
도 8에서, 셀렉터(1423)는, 양자화기(1422)의 출력이 "1"일 때에는, 3개의 선택 제어 신호 ISEL1, ISEL2, 및 ISEL3을 하이 레벨("H")로 설정한다.
양자화기(1422)의 출력이 "1"일 때에는, MOS 스위치 SW1 ~ SW3이 전류원(141B)에서 턴온된다. 따라서, 부하 MOS 트랜지스터 LT1 ~ LT3이 화소 출력 신호선 VSL에 병렬로 접속되고, 3개의 전류원이 소스 팔로워를 형성하는 단위 화소의 증폭 트랜지스터(113)에 접속된다. 즉, 셀렉터(1423)는, 양자화기(1422)의 출력이 "1"일 때에는, 3개의 트랜지스터의 구동 전류량을 얻도록 부하 MOS 트랜지스터를 선택 및 제어한다.
도 8에서, 셀렉터(1423)는, 양자화기(1422)의 출력이 "0"일 때에는, 선택 제어 신호 ISEL1을 하이 레벨("H")로 설정하고, 2개의 선택 제어 신호 ISEL2 및 ISEL3을 로우 레벨("L")로 설정한다.
양자화기(1422)의 출력이 "0"일 때에는, 전류원(141B)에서 MOS 스위치 SW1이 턴온되고, MOS 스위치 SW2 및 SW3이 턴오프된다. 따라서, 부하 MOS 트랜지스터 LT1은 화소 출력 신호선 VSL에 병렬로 접속되고, 1개의 전류원이 소스 팔로워를 구성하는 단위 화소의 증폭 트랜지스터(113)에 접속된다. 즉, 셀렉터(1423)는, 양자 화기(1422)의 출력이 "0"일 때에, 1개의 트랜지스터의 구동 전류량을 얻도록 부하 MOS 트랜지스터를 선택 및 제어한다.
전술한 구성을 갖는 화소 신호 처리부(14B)에서는, 화소 출력 신호선 VSL로부터의 출력이 ΣΔ모듈레이터(142B)를 구성하는 적분기(1421)에 공급된다. 적분기(1421)로부터 출력된 신호 SOUT가 양자화기(1422)에 공급된다. 양자화기(1422)에 의해 양자화된 화소 출력 신호는 신호 HSIG로서 후단의 데시메이션 필터에 공급되며, 또한 셀렉터(1423)로 피드백되어 부하 MOS 트랜지스터의 구동 전류량을 제어한다. 이 구성에 의해 ΔΣ아날로그-디지털 변환기가 실현된다.
도 9는 도 7의 화소 신호 처리부의 동작을 설명하는 타이밍차트이다.
셀렉트 신호 HSEL이 하이로 되기 전의 초기 상태에서, 셀렉터(1423)는 2개의 선택 제어 신호 ISEL1 및 ISEL2를 하이 레벨("H")로 설정하고, 선택 제어 신호 ISEL3을 로우 레벨("L")로 설정한다. 따라서, 전류원(141B)에서 MOS 스위치 SW1 및 SW2가 턴온되고, MOS 스위치 SW3이 턴오프된다. 즉, 셀렉터(1423)는, 초기 상태에서, 2개의 트랜지스터의 구동 전류량을 얻도록 부하 MOS 트랜지스터를 선택 및 제어한다.
이때, 셀렉트 신호 HSEL이 하이 레벨로 되면, 적분기(1421), 양자화기(1422), 및 셀렉터(1423)가 동작하기 시작한다. 적분기(1421)의 출력 신호 SOUT에 따라서(도 9의 "SOUT"의 점선이 양자화기(1422)의 임계 레벨 VTHL을 나타냄), 양자화기(1422)의 출력 신호 HSIG가 변화된다.
예를 들어, 양자화기(1422)로부터 "1"의 신호 HSIG를 수신할 때, 셀렉 터(1423)는 3개의 선택 제어 신호 ISEL1 ~ ISEL3을 하이 레벨("H")로 설정하여 화소 출력 신호선 VSL의 레벨을 낮춘다. 따라서, 전류원(141B)에서 MOS 스위치 SW1~ SW3이 턴온된다. 즉, 셀렉터(1423)는, 양자화기(1422)의 출력이 "1"일 때에는, 3개의 트랜지스터의 구동 전류량을 얻도록 부하 MOS 트랜지스터를 선택 및 제어한다.
한편, 셀렉터(1423)는, 양자화기(1422)의 출력 신호 HSIG가 0인 경우에는, 화소 출력 신호선 VSL의 레벨을 높이도록 선택 제어 신호 ISEL1만을 하이 레벨("H")로 설정한다. 따라서, 전류원(141B)에서 MOS 스위치 SW1만이 턴온된다. 즉, 셀렉터(1423)는, 양자화기(1422)의 출력이 "0"일 때에는, 3개의 트랜지스터의 구동 전류량을 얻도록 부하 MOS 트랜지스터를 선택 및 제어한다.
전술한 피드백에 의해 ΔΣ아날로그-디지털 변환기가 실현된다.
전술한 바와 같이, 도 7의 구성에 의해 ΔΣ아날로그-디지털 변환기가 실현된다. 바람직하게는, 열 병렬형의 고정밀도의 아날로그-디지털 변환기를 갖는 고체 촬상 장치가 실현될 수 있다.
도 7의 예에서, 1차 적분기와 1비트의 양자화기가 사용된다. 적분기의 차수나 양자화기의 비트수에 따라서, 셀렉터의 수나 제어될 부하 MOS 트랜지스터의 수가 변화될 수 있다. 적분기는 스위치트-캐패시터 회로나 RC 회로 중 어느 것이라도 된다.
도 10은 본 발명의 실시예에 따른 단위 화소 및 화소 신호 처리부의 구체적인 제2 구성예를 도시한다.
도 10의 제2 구성예가 도 7의 제1 구성예와 다른 점은, 화소 출력 신호선 VSL의 출력이 일단 다른 전송 경로의 일부로 작용하는, MOS 트랜지스터(15)를 포함하는 소스 팔로워(15S)에 수신되고, 소스 팔로워(15S)는 전류원(142B)에 접속되고, MOS 트랜지스터(15)에 흐르는 부하 MOS 트랜지스터의 구동 전류량이 변화된다는 것이다.
구체적으로，MOS 트랜지스터(15)의 소스는 전류원(142B)에서 MOS 스위치 SW1~ SW3을 구성하는, MOS 트랜지스터의 드레인에 각각 접속된다. MOS 트랜지스터(15)는 드레인이 전원 전압원 VDD에 접속되고, 게이트가 화소 출력 신호선 VSL에 접속된다. 또한, 전류원으로서 기능하는, MOS 트랜지스터(16)의 드레인은 화소 출력 신호선 VSL 및 MOS 트랜지스터(15)의 게이트에 접속된다. MOS 트랜지스터(16)는 소스가 기준 전위(본 실시예의 접지 전위 GND)에 접속되고, 게이트가 바이어스 신호선 VBIASL11에 접속된다.
전류원(141B)의 부하 MOS 트랜지스터의 게이트는 바이어스 신호선 VBIASL12에 접속된다.
전술한 구성을 채용한 이유는 다음과 같다.
일반적으로, 화소 출력 신호선 VSL은 화소 어레이(12)의 수직 방향(행 방향)으로 배열되기 때문에, 다수의 단위 화소(11)가 각각의 화소 출력 신호선 VSL에 접속된다.
따라서, 화소 출력 신호선 VSL은 일부 경우에 수㎊의 기생 용량을 갖는다. 도 4, 도 6 또는 도 7에서 도시한 부하 MOS 트랜지스터의 구동 전류량이 변화될 때, 소스 팔로워 출력의 세틀링(settling) 특성이 악화될 수 있다.
악화를 방지하기 위하여, 화소 출력 신호선 VSL의 출력은 임시로 소스 팔로워(15S)에 공급되고, 소스 팔로워(15)의 부하 MOS 트랜지스터의 구동 전류량이 변화됨으로써, 전술한 피드백을 실현한다.
도 10에 도시한 구성은 기생 소자가 각각의 화소 출력 신호선 VSL에 접속되는 고체 촬상 장치에서도 ΔΣ아날로그-디지털 변환기를 실현할 수 있다. 바람직하게, 열 병렬형의 고정밀도의 아날로그-디지털 변환기를 갖는 고체 촬상 장치가 실현될 수 있다.
전술한 효과를 갖는 촬상 장치(10)는 디지탈 카메라나 비디오 카메라에 포함된 고체 촬상 장치에 사용될 수 있다.
도 11은 본 발명의 실시예에 따른 촬상 장치가 적용되는 카메라 시스템의 구성을 도시한다.
도 11에서, 카메라 시스템(300)은 촬상 디바이스(310), 이 촬상 디바이스(310)의 화소 영역에 입사광을 유도하는(화소 영역에 피사체상을 결상하는) 광학계, 예를 들면 입사광(촬상광)을 촬상 디바이스(310)의 촬상면 상에 결상시키는 렌즈(320), 촬상 디바이스(310)를 구동하는 구동 회로(DRV)(330)와, 촬상 디바이스(310)의 출력 신호를 처리하는 화상 처리 장치(PRC)(340)를 포함한다.
도 11의 촬상 디바이스(310)로서 전술한 촬상 장치(10)가 사용될 수 있다.
구동 회로(330)는 수평 시프트 레지스터나 수직 시프트 레지스터를 구동하는 데 사용되는, 스타트 펄스나 클럭 펄스 등의 각종의 타이밍 신호를 생성하는 타이 밍 제너레이터(도시하지 않음)를 포함하며, 소정의 타이밍 신호를 이용하여 촬상 디바이스(310)를 구동한다.
본 카메라 시스템(300)은 전술한 실시예와 동일한 효과를 얻을 수 있다. 바람직하게는, 소비 전력의 증가를 초래하고 소자의 정밀도의 향상을 필요로 하지 않고 고속 프레임 레이트를 실현하거나 증가된 수의 화소를 처리하는 고속 동작을 실현할 수 있는 고분해능, 고정밀도의 카메라가 실현될 수 있다.
본 발명의 다양한 변형, 조합, 하위 조합 및 변경이 첨부된 특허청구범위의 범위 또는 균등물 내에서 설계 요건 및 다른 요인에 따라 이루어질 수 있다는 것을 당업자는 이해해야 한다.
도 1은 싱글 슬로프 적분을 이용한 카운터 램프형의 아날로그-디지털 변환기를 갖는 촬상 장치의 구성을 도시하는 도면.
도 2는 도 1의 장치의 동작을 설명하는 타이밍차트.
도 3은 본 발명의 실시예에 따른 촬상 장치의 개략 구성을 도시하는 블록도.
도 4는 본 발명의 실시예에 따른 단위 화소의 구성과 화소 신호 처리부의 구성을 도시하는 도면.
도 5는 델타-감마(ΔΣ) 아날로그-디지털 변환기의 기본적인 구성을 도시하는 블록도.
도 6은 본 발명의 실시예의 변형에 따른 화소 신호 처리부의 구성을 도시하는 도면.
도 7은 본 발명의 제1 구체적 실시예에 따른 단위 화소의 구성과 화소 신호 처리부의 구성을 도시하는 도면.
도 8은 본 발명의 실시예에 따른 ΔΣ 모듈레이터의 셀렉터에서의 양자화기 출력과 선택 제어 신호의 설정 레벨과의 관계를 나타내는 도면.
도 9는 도 7의 화소 신호 처리부의 동작을 설명하는 타이밍차트.
도 10은 본 발명의 제2 구체적 실시예에 따른 단위 화소의 구성과 화소 신호 처리부의 구성을 도시하는 도면.
도 11은 본 발명의 실시예에 따른 촬상 장치를 포함하는 카메라 시스템의 구성을 도시하는 도면.
[도면의 주요 부분에 대한 간단한 설명]
10, 10A ~ 10C : 촬상 장치
11 : 단위 화소
111 : 포토다이오드
112 : 전송 트랜지스터
113 : 증폭 트랜지스터
114 : 리세트 트랜지스터
115 : 선택 트랜지스터
12 : 화소 어레이
13 : 수직 선택 회로
14(-1, -2, …), 14A , 14B : 화소 신호 처리부
141, 141A, 141B : 전류원
142, 142A : 신호 처리 회로
142B : ΔΣ 모듈레이터
1421 : 적분기
1422 : 양자화기
1423 : 셀렉터
VLS : 화소 출력 신호선
LT1 ~ LTn : 부하 MOS 트랜지스터
SW1 ~ SWn : MOS 스위치
15, 16 : MOS 트랜지스터
15S : 소스 팔로워

Claims (17)

  1. 삭제
  2. 삭제
  3. 촬상 장치로서,
    촬상하여 얻어진 신호 전하를 화소 신호로서 출력하는 화소,
    상기 화소 신호의 전송 경로에 접속되고, 가변 전류를 갖는 전류원, 및
    상기 전송 경로로의 출력 신호에 따른 신호에 대하여 신호 처리를 행하고, 신호 처리 결과에 따라 상기 전류원의 전류가 변화되도록 제어하는 신호 처리 회로
    를 포함하고,
    상기 화소는 신호 전하를 화소 신호로서 상기 전송 경로에 출력하는 소스 팔로워를 구성하는 증폭 트랜지스터를 포함하고,
    상기 전류원은 부하 트랜지스터 및 복수의 스위치를 포함하며, 상기 부하 트랜지스터의 소스가 소정의 전위에 접속되고, 상기 스위치는 각각 상기 부하 트랜지스터의 게이트에 접속되고 다른 바이어스 신호 공급선에 접속되며,
    상기 신호 처리 회로는 상기 전송 경로를 통해 전송된 화소 신호의 처리 결과에 따라 상기 전류원의 스위치를 선택적으로 턴온하는, 촬상 장치.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서,
    상기 신호 처리 회로는,
    상기 전송 경로를 통해 전송된 화소 신호를 적분하는 적분기,
    상기 적분기의 출력 신호를 양자화하는 양자화기, 및
    상기 양자화기의 양자화 결과에 따라 상기 전류원의 상기 스위치를 선택적으로 턴온하는 셀렉터
    를 포함하는, 촬상 장치.
  7. 삭제
  8. 삭제
  9. 제6항에 있어서,
    상기 양자화기는 상기 적분기에 의해 얻어진 적분 신호의 레벨과 소정의 임계 레벨을 비교하고, 비교 결과를 상기 셀렉터에 출력하고,
    상기 셀렉터는 상기 적분 신호의 레벨이 상기 임계 레벨보다 높은 경우에는 상기 전송 경로의 레벨을 낮추고, 상기 적분 신호의 레벨이 상기 임계 레벨보다 낮은 경우에는 상기 전송 경로의 레벨을 높이도록 상기 전류원의 상기 스위치를 선택적으로 턴온하는, 촬상 장치.
  10. 삭제
  11. 촬상 장치로서,
    촬상하여 얻어진 신호 전하를 화소 신호로서 출력하는 복수의 화소가 매트릭스 형상으로 배열된 화소 어레이,
    상기 화소 어레이의 열마다 대응하여 배치된 복수의 화소 신호 처리부,
    상기 화소 어레이의 열마다 대응하여 배치되고, 상기 화소 신호를 대응하는 상기 화소 신호 처리부에 전송하는 복수의 전송 경로, 및
    상기 화소 어레이의 소정 행을 선택하여 해당 선택행의 화소의 화소 신호를 대응하는 상기 전송 경로에 출력시키는 수직 선택 회로
    를 포함하고,
    상기 열마다 배치된 각 화소 신호 처리부는 각각,
    상기 화소 신호가 전송되는 대응하는 상기 전송 경로에 접속되고, 구동 전류량이 가변인 전류원, 및
    상기 전송 경로로의 출력 신호에 따른 신호에 대하여 적분 및 양자화 처리를 행하고, 해당 양자화 처리 결과에 따라 상기 전류원의 구동 전류량을 변화시키도록 제어하는 신호 처리 회로를 포함하고,
    상기 신호 처리 회로는,
    상기 전송 경로를 통해 전송된 화소 신호를 적분하는 적분기,
    상기 적분기의 출력 신호를 양자화하는 양자화기, 및
    상기 양자화기의 양자화 결과에 따라 상기 전류원의 구동 전류량을 변화시키는 셀렉터
    를 포함하는 ΔΣ 모듈레이터를 포함하고,
    상기 양자화기는,
    상기 적분기에 의해 얻어진 적분 신호의 레벨과 소정의 임계 레벨을 비교하고, 비교 결과를 상기 셀렉터에 출력하고,
    상기 셀렉터는,
    상기 적분 신호의 레벨이 상기 임계 레벨보다 높은 경우에는 상기 전류원의 구동 전류량을 높이도록, 상기 적분 신호의 레벨이 상기 임계 레벨보다 낮은 경우에는 상기 전류원의 구동 전류량을 낮추도록, 상기 전류원의 구동 전류량을 변화시키고,
    상기 전류원은,
    구동 전류량을 변화시킴으로써, 상기 신호 처리 회로의 처리에 적합한 오프셋량을, 상기 전송 경로를 통해 전송되는 화소 신호에 부가하는, 촬상 장치.
  12. 제11항에 있어서,
    상기 양자화기는,
    상기 적분 신호의 레벨이 상기 임계 레벨보다 높은 경우에는 출력 신호를 제1 레벨로 설정하고, 상기 적분 신호의 레벨이 상기 임계 레벨보다 낮은 경우에는 출력 신호를 제2 레벨로 설정하고,
    상기 셀렉터는,
    상기 양자화 신호의 출력 신호가 제1 레벨로 설정되어 있는 경우에는, 상기 전류원의 구동 전류량을 높이도록, 상기 전류원의 구동 전류량을 변화시키고,
    상기 양자화 신호의 출력 신호가 제2 레벨로 설정되어 있는 경우에는, 상기 전류원의 구동 전류량을 낮추도록, 상기 전류원의 구동 전류량을 변화시키는, 촬상 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 화소는,
    신호 전하를 화소 신호로서 상기 전송 경로에 출력하는 소스 팔로워를 구성하는 증폭 트랜지스터를 포함하고,
    상기 전류원은,
    복수의 부하 트랜지스터 및 복수의 스위치를 포함하며, 상기 부하 트랜지스터의 게이트가 소정의 바이어스 신호를 이용하여 바이어스되고, 상기 부하 트랜지스터의 소스가 소정의 전위에 병렬로 접속되고, 각각의 스위치는 상기 대응하는 부하 트랜지스터의 드레인과 상기 전송 경로 사이에 접속되며,
    상기 신호 처리 회로는,
    상기 전송 경로를 통해 전송된 화소 신호의 처리 결과에 따라 상기 전류원의 스위치를 선택적으로 턴온, 턴오프시키고, 상기 전송 경로에 접속되는 부하 트랜지스터의 수를 변화시켜 해당 전류원의 구동 전류량을 변화시키는, 촬상 장치.
  14. 제11항 또는 제12항에 있어서,
    상기 화소는,
    신호 전하를 화소 신호로서 상기 전송 경로에 출력하는 소스 팔로워를 구성하는 증폭 트랜지스터를 포함하고,
    상기 전류원은,
    부하 트랜지스터 및 복수의 스위치를 포함하며, 상기 부하 트랜지스터의 소스가 소정의 전위에 접속되고, 상기 스위치는 각각 상기 부하 트랜지스터의 게이트와, 다른 바이어스 신호 공급선 사이에 접속되며,
    상기 신호 처리 회로는,
    상기 전송 경로를 통해 전송된 화소 신호의 처리 결과에 따라 상기 전류원의 스위치를 선택적으로 턴온, 턴오프시키고, 바이어스 전압을 변화시켜 해당 전류원의 구동 전류량을 변화시키는, 촬상 장치.
  15. 제11항 또는 제12항에 있어서,
    상기 전송 경로는, 상기 화소의 증폭 트랜지스터의 소스에 접속되고, 상기 전류원에 접속되는 화소 출력 신호선을 포함하는, 촬상 장치.
  16. 제11항 또는 제12항에 있어서,
    상기 전송 경로는,
    상기 화소의 증폭 트랜지스터의 소스에 접속되는 화소 출력 신호선, 및
    게이트가 상기 화소 출력 신호선에 접속되고, 소스가 상기 전류원에 접속되는 소스 팔로워 트랜지스터
    를 포함하는, 촬상 장치.
  17. 카메라로서,
    촬상 장치, 및
    상기 촬상 장치에 피사체상을 결상하는 광학계를 포함하고,
    상기 촬상 장치는,
    촬상하여 얻어진 신호 전하를 화소 신호로서 출력하는 복수의 화소가 매트릭스 형상으로 배열된 화소 어레이,
    상기 화소 어레이의 열마다 대응하여 배치된 복수의 화소 신호 처리부,
    상기 화소 어레이의 열마다 대응하여 배치되고, 상기 화소 신호를 대응하는 상기 화소 신호 처리부에 전송하는 복수의 전송 경로, 및
    상기 화소 어레이의 소정 행을 선택하여 해당 선택행의 화소의 화소 신호를 대응하는 상기 전송 경로에 출력시키는 수직 선택 회로
    를 포함하고,
    상기 열마다 배치된 각 화소 신호 처리부는 각각,
    상기 화소 신호가 전송되는 대응하는 상기 전송 경로에 접속되고, 구동 전류량이 가변인 전류원, 및
    상기 전송 경로로의 출력 신호에 따른 신호에 대하여 적분 및 양자화 처리를 행하고, 해당 양자화 처리 결과에 따라 상기 전류원의 구동 전류량을 변화시키도록 제어하는 신호 처리 회로를 포함하고,
    상기 신호 처리 회로는,
    상기 전송 경로를 통해 전송된 화소 신호를 적분하는 적분기,
    상기 적분기의 출력 신호를 양자화하는 양자화기, 및
    상기 양자화기의 양자화 결과에 따라 상기 전류원의 구동 전류량을 변화시키는 셀렉터
    를 포함하는 ΔΣ 모듈레이터를 포함하고,
    상기 양자화기는,
    상기 적분기에 의해 얻어진 적분 신호의 레벨과 소정의 임계 레벨을 비교하고, 비교 결과를 상기 셀렉터에 출력하고,
    상기 셀렉터는,
    상기 적분 신호의 레벨이 상기 임계 레벨보다 높은 경우에는 상기 전류원의 구동 전류량을 높이도록, 상기 적분 신호의 레벨이 상기 임계 레벨보다 낮은 경우에는 상기 전류원의 구동 전류량을 낮추도록, 상기 전류원의 구동 전류량을 변화시키고,
    상기 전류원은,
    구동 전류량을 변화시킴으로써, 상기 신호 처리 회로의 처리에 적합한 오프셋량을, 상기 전송 경로를 통해 전송되는 화소 신호에 부가하는, 카메라.
KR1020070132329A 2006-12-18 2007-12-17 촬상 장치 및 카메라 KR101396721B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00339415 2006-12-18
JP2006339415A JP4305507B2 (ja) 2006-12-18 2006-12-18 撮像装置およびカメラ

Publications (2)

Publication Number Publication Date
KR20080056664A KR20080056664A (ko) 2008-06-23
KR101396721B1 true KR101396721B1 (ko) 2014-05-19

Family

ID=39526656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132329A KR101396721B1 (ko) 2006-12-18 2007-12-17 촬상 장치 및 카메라

Country Status (5)

Country Link
US (7) US7995126B2 (ko)
JP (1) JP4305507B2 (ko)
KR (1) KR101396721B1 (ko)
CN (2) CN102685401B (ko)
TW (1) TWI358943B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
JP2008271186A (ja) * 2007-04-20 2008-11-06 Olympus Corp 固体撮像装置
JP5250474B2 (ja) * 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5340838B2 (ja) * 2009-07-16 2013-11-13 オリンパス株式会社 時間ａｄ変換器及び固体撮像装置
JP5521745B2 (ja) * 2010-04-28 2014-06-18 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP5558278B2 (ja) * 2010-09-10 2014-07-23 株式会社東芝 固体撮像装置
US8462240B2 (en) * 2010-09-15 2013-06-11 Aptina Imaging Corporation Imaging systems with column randomizing circuits
US8587708B2 (en) * 2011-01-27 2013-11-19 Aptina Imaging Corporation Image sensors with low noise mode for pixel array current bias
JP2013162148A (ja) * 2012-02-01 2013-08-19 Sony Corp 個体撮像装置および駆動方法、並びに電子機器
US9462199B2 (en) * 2012-10-12 2016-10-04 Samsung Electronics Co., Ltd. Image sensors, image processing systems including same, and methods of operating the same
US9451192B2 (en) * 2012-12-27 2016-09-20 Taiwan Semiconductor Manufacturing Company Limited Bias control via selective coupling of bias transistors to pixel of image sensor
JP6353300B2 (ja) * 2014-07-08 2018-07-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
US9424626B2 (en) * 2014-09-25 2016-08-23 Sony Corporation Sigma-delta ADC with integrated raw image scaling filter
US9342865B2 (en) * 2014-09-25 2016-05-17 Sony Corporation Sigma-delta ADC with integrated raw image scaling filter
JP6532224B2 (ja) * 2014-12-01 2019-06-19 キヤノン株式会社 撮像装置、撮像システム、及び撮像装置の駆動方法
DE212017000155U1 (de) * 2016-06-10 2019-02-12 Analog Devices Global Unlimited Company CMOS-Bildsensoren mit reduziertem Leistungsverbrauch
KR102514403B1 (ko) * 2016-07-13 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
US10580809B2 (en) * 2016-12-07 2020-03-03 Stmicroelectronics (Grenoble 2) Sas Image sensor with improved settling time
WO2018112254A1 (en) 2016-12-14 2018-06-21 C. Light Technologies, Inc. Binocular retinal imaging device, system, and method for tracking fixational eye motion
KR102633135B1 (ko) * 2019-01-28 2024-02-02 삼성전자주식회사 이미지 센서 및 그의 동작 방법
CN110213510B (zh) * 2019-05-23 2020-11-24 北京大学 信号转换装置及相应的方法、感测设备
CN111182224A (zh) * 2020-01-20 2020-05-19 同济大学 一种基于主从控制的高速传感器系统
US11641526B2 (en) * 2020-08-28 2023-05-02 Dv2Js Innovation Llp. High dynamic range CMOS image sensor by pixel-embedded signal amplification and method thereof
KR102635770B1 (ko) * 2021-10-18 2024-02-08 강원대학교산학협력단 Mcp 판독 구조 기반의 저전력 cmos 이미지 센서
CN114285983B (zh) * 2022-01-27 2023-06-27 四川创安微电子有限公司 缩短像素输出稳定时间的电路及其方法
CN117294968B (zh) * 2023-08-01 2024-05-07 脉冲视觉(北京)科技有限公司 信号处理电路和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06189199A (ja) * 1992-12-21 1994-07-08 Olympus Optical Co Ltd 固体撮像装置
JP2001235794A (ja) 1999-12-07 2001-08-31 Semiconductor Insights Inc 電気センサ装置、及び変換器素子のアレイから電気信号を生成する方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344877B1 (en) * 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP2000236485A (ja) * 1999-02-15 2000-08-29 Nikon Corp 固体撮像装置
US6819358B1 (en) * 1999-04-26 2004-11-16 Microsoft Corporation Error calibration for digital image sensors and apparatus using the same
US6518910B2 (en) * 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
JP4192428B2 (ja) * 2001-01-09 2008-12-10 ソニー株式会社 固体撮像装置及び画像入力装置
US7492394B2 (en) * 2001-04-06 2009-02-17 Aptina Imaging Corporation System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion
JP4251811B2 (ja) * 2002-02-07 2009-04-08 富士通マイクロエレクトロニクス株式会社 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ
IL150058A0 (en) * 2002-06-06 2004-06-01 Semi Conductor Devices Scd Par Focal plane processor for ir detection
US6943720B2 (en) * 2002-11-28 2005-09-13 Sanyo Electric Co., Ltd. Current control method and application thereof
JP4274533B2 (ja) * 2003-07-16 2009-06-10 キヤノン株式会社 固体撮像装置及びその駆動方法
JP2005229373A (ja) * 2004-02-13 2005-08-25 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
TWI263332B (en) * 2004-03-17 2006-10-01 Sanyo Electric Co Voltage control device for charge coupled device and control method for the same
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
US6975259B1 (en) * 2004-08-20 2005-12-13 Broadcom Corporation Continuous-time delta-sigma ADC with programmable input range
JP4661212B2 (ja) * 2004-12-27 2011-03-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに半導体装置
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
US7676107B2 (en) * 2005-05-16 2010-03-09 Broadcom Corporation Method and system for video classification
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP4652955B2 (ja) * 2005-11-21 2011-03-16 プラス株式会社 塗布膜転写具
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06189199A (ja) * 1992-12-21 1994-07-08 Olympus Optical Co Ltd 固体撮像装置
JP2001235794A (ja) 1999-12-07 2001-08-31 Semiconductor Insights Inc 電気センサ装置、及び変換器素子のアレイから電気信号を生成する方法

Also Published As

Publication number Publication date
US9819886B2 (en) 2017-11-14
TW200838297A (en) 2008-09-16
US8786747B2 (en) 2014-07-22
CN101207721A (zh) 2008-06-25
US9041843B2 (en) 2015-05-26
US10091448B2 (en) 2018-10-02
CN102685401A (zh) 2012-09-19
CN101207721B (zh) 2012-06-27
KR20080056664A (ko) 2008-06-23
US20140300789A1 (en) 2014-10-09
CN102685401B (zh) 2015-06-10
US20080143860A1 (en) 2008-06-19
US9392201B2 (en) 2016-07-12
JP4305507B2 (ja) 2009-07-29
US20130271634A1 (en) 2013-10-17
US8493490B2 (en) 2013-07-23
US20180041728A1 (en) 2018-02-08
US20150229863A1 (en) 2015-08-13
US7995126B2 (en) 2011-08-09
US20160316167A1 (en) 2016-10-27
JP2008153909A (ja) 2008-07-03
TWI358943B (en) 2012-02-21
US20110234874A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101396721B1 (ko) 촬상 장치 및 카메라
US10057531B2 (en) Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes
KR101574577B1 (ko) 아날로그-디지털 변환 장치, 아날로그-디지털 변환 방법, 고체 촬상 소자, 및 카메라 시스템
KR101168609B1 (ko) Ａ／ｄ 변환기, 고체 촬상 장치, 및 전자 정보 기기
JP5887827B2 (ja) 固体撮像素子およびカメラシステム
KR20060125604A (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
CN110635788A (zh) 影像传感器电路及其中的斜坡信号产生电路
JPWO2018163895A1 (ja) 固体撮像装置、およびそれを用いるカメラシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 6