KR101384271B1 - 다수포스트형 구조물 - Google Patents
다수포스트형 구조물 Download PDFInfo
- Publication number
- KR101384271B1 KR101384271B1 KR1020087030214A KR20087030214A KR101384271B1 KR 101384271 B1 KR101384271 B1 KR 101384271B1 KR 1020087030214 A KR1020087030214 A KR 1020087030214A KR 20087030214 A KR20087030214 A KR 20087030214A KR 101384271 B1 KR101384271 B1 KR 101384271B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- post structure
- patterning
- structures
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims description 198
- 239000010703 silicon Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 16
- 230000004927 fusion Effects 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 21
- 238000000926 separation method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 239000002826 coolant Substances 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 240000005020 Acaciella glauca Species 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000003499 redwood Nutrition 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/036—Fusion bonding
Abstract
복합형 다층 구조물들을 가지는 마이크로기계 소자 및 그러한 소자들을 형성하기 위한 기술이 개시된다.
Description
본 발명은 마이크로 전자기계 구조물(microelectromechanical structure; MEMs) 소자의 반도체 프로세싱에 관한 것이다.
MEMs 소자는 유체 분사, 가속도계, 센서, 마이크로폰, 필터, 광변조기 및 기타 소자들과 같은 수많은 기능을 제공할 수 있는 넓은 범위의 소자들을 포함한다. 통상적으로, 그러한 소자들은 몇 마이크로미터 내지 수백 마이크로미터의 크기를 가진다. MEMs 소자들은, 예를 들어, 벽, 박막, 아암(arms), 그리고 피쳐(featrues)들 사이의 통로 및 트렌치와 같은 다양한 기하학적 형상의 3-차원적인 피쳐들을 가지는 마이크로 기계 부분들을 포함한다. 에칭, 연마, 폴리싱, 본딩 및 증착(depositing)과 같은 반도체 프로세싱 기술들을 이용하여 다양한 성질, 물성 또는 물리적 특성을 가지는 복수의 층들을 구비하는 복합형(complex) 구조물을 형성할 수 있을 것이다.
복합형 다수층 구조물을 가지는 마이크로 기계 소자들이 본 명세서에서 설명되는 기술들을 이용하여 형성될 수 있을 것이다.
일반적으로, 일 측면에서, 본 발명은 포스트(post) 구조물 조립체를 형성하는 방법을 설명한다. 제 1 기판이 제 2 기판에 본딩되고, 이때 상기 본딩은 본딩 층이 없이 이루어진다. 제 2 기판이 패턴화되고, 이때 패터닝은 제 2 기판의 물질의 제 1 부분 및 제 2 기판의 물질의 제 2 부분을 남기고 제 2 기판의 제 1 부분과 제 2 부분 사이의 물질을 제거하며, 상기 제 1 부분은 복수의 구조물을 형성하고 그리고 상기 제 2 부분은 복수의 개구를 가지는 일체형 구조물인 조립체를 형성한다. 제 2 기판의 제 2 부분이 제 1 기판으로부터 분리되고, 이때 상기 제 2 부분은 구조물을 포함하지 않는다.
본 발명의 실시는 이하의 특징들 중 하나 이상을 포함할 수 있다. 두 기판들이 실리콘을 포함할 수 있다. 제 2 기판이 두께를 가질 수 있고, 제 2 기판의 패터닝은 제 2 기판의 두께를 통해서 연장하는 하나 이상의 관통-홀을 패터닝하는 것을 포함할 수 있다. 패터닝은 심도 반응성 이온 에칭(deep reactive ion etching)에 의해서 실시될 수 있다. 두 개의 실리콘 기판이 함께 융합 본딩될 수 있다. 제 1 기판 및 구조물들이 영구적으로 함께 본딩되도록 조립체가 어닐링될 수 있다. 어닐링 단계는 구조물들과 제 1 기판 사이에 실질적으로 산화물이 없는 조립체를 형성할 수 있다. 제 3 기판이 구조물들의 상부 표면에 본딩될 수 있다. 제 3 기판은 구조물들의 상부 표면에 어닐링될 수 있다. 제 3 기판을 본딩하는 것은 하나 이상의 개구 또는 리세스가 형성된 기판을 구조물들의 상부 표면에 본딩하는 것을 포함할 수 있다. 복수의 구조물들을 패터닝하는 것은 둥근 포스트, 다각형 포스트, 중공형 포스트, 또는 하나 이상의 곡선형 측면을 가지는 형상의 단면을 가지는 포스트와 같은 복수의 포스트를 패터닝하는 것을 포함할 수 있다.
제 1 기판 및 제 2 기판과 같이, 복수의 기판들이 함께 융합 본딩될 수 있을 것이다. 실리콘 기판들이 어닐링되지 않는다면, 융합 본딩은 안정적이면서, 일시적인(impermanent) 본딩을 제공할 수 있을 것이다. 융합 본딩의 일시적인 특성은 제 1 기판내에 피쳐들을 형성하고, 그리고 피쳐들과 베이스 기판 사이에 영구적인 본딩을 형성하기에 앞서서 제 1 기판의 부분들을 제거할 수 있게 허용한다. 제 1 기판은 프로세싱 동안에 제 2 기판을 보호할 것이다. 제 1 기판에 의해 커버링되는 제 2 기판의 영역들은 에칭 프로세스 동안에 에칭제가 제 2 기판과 접촉하는 것을 방지한다. 두 기판이 분리되었을 때, 커버링되었던 제 2 기판의 프로파일은 에칭 프로세스 동안에 커버링되었던 부분들의 에칭 프로세스 이전의 프로파일과 실질적으로 동일할 것이다.
이하에서는, 첨부 도면을 참조하여 본 발명의 하나 이상의 실시예들에 대해서 보다 구체적으로 설명한다.
여러 도면들에서 유사한 참조 부호는 유사한 요소를 나타낸다.
도 1은 기판 및 포스트 조립체의 단면도이다.
도 2는 두 기판의 조립체의 단면도이다.
도 3은 하나의 기판이 에칭된 조립체의 단면도이다.
도 4는 기판 조립체의 평면도이다.
도 5는 기계적으로 본딩된-기판 분리 장치의 평면도이다.
도 6은 기계적으로 본딩된-기판 분리 장치의 단면도이다.
도 7은 분리되는 두 기판의 단면도이다.
도 8은 에칭된 조립체의 평면도이다.
도 9는 에칭되고 분리된 조립체의 평면도이다.
도 10 및 도 11은 포스트를 가지는 기판 조립체의 단면도이다.
도 12 및 도 13은 기판들 사이의 포스트의 조립체의 단면도이다.
도 14는 다양한 포스트 형상 및 기판의 조립체의 평면도이다.
도 15는 내부 층을 가지는 3-차원적 구조물의 사시도이다.
도 16은 구조물의 형성을 설명하는 흐름도이다.
단일체(monolithic) 구조 및 정밀하게 형성된 피쳐들을 가지는 마이크로 기계 장치(소자)가 여러 가지 기술의 이용에 의해서 형성될 수 있다. 피쳐들의 정밀도는 마이크로 기계 장치 내에 포함된 각 구조물의 희망하는 거동으로 유도될 수 있을 것이다. 다양한 마이크로 기계 장치가 이하에서 설명하는 것과 동일한 또는 유사한 기술을 이용하여 형성될 수 있을 것이다.
도 1을 참조하면, 복수의 포스트 구조물(120)을 가지는 베이스 기판(110)의 조립체가 도시되어 있다. 포스트 구조물(120) 및 베이스 기판(110)은, 원소 실리콘, 실리콘 산화물, 또는 이산화 실리콘과 같은 실리콘을 포함하는 물질로부터 형성된다. 일부 실시예에서, 베이스 기판(110) 및 포스트 구조물(120)은 순수 실리콘으로부터, 즉 결정질 실리콘으로부터 형성된다. 포스트 구조물(120) 및 베이스 기판(110)은 동일한 물질로부터 형성될 수 있고 그리고 함께 통합될 수 있으며, 그에 따라 포스트 구조물(120) 및 베이스 기판(110)을 형성하는 물질과 상이한 물질의 층이 포스트 구조물(120)과 베이스 기판(110) 사이에 실질적으로 존재하지 않거나 전혀 존재하지 않게 된다. 그 대신에, 조립체의 실리콘 부분들 사이에 실리콘 산화물 또는 실리콘 이산화물의 층이 존재할 수 있다. 포스트 구조물(120)은, 중실형(solid)일 수 있고, 또는 중공형 코어를 가질 수 있다. 이하에서 설명하는 바와 같이, 포스트 구조물은 둥근형, 장방형과 같은 실질적으로 어떠한 기하학적 형상도 가질 수 있을 것이며, 또는 포스트가 구조물의 상부에서 관찰할 때 실질적으로 모든 희망 단면 형상을 가질 수 있을 것이다.
개별적인 구조물이, 높이의 함수로서, 개략적으로 균일한 단면 치수(cross-sectional dimension)를 가질 수 있다. 그 대신에, 베이스 기판(110)으로부터 먼쪽의 부분에 대비할 때, 베이스 기판(110)에 인접한 부분으로부터 변화되는 형상을 구조물이 가질 수 있으며, 예를 들어 구조물이 상부에서 보다 베이스에서 보다 더 넓을 수 있다. 구조물들이 실질적으로 동일한 높이를 가질 수 있다.
도 2 및 도 16을 참조하면, 포스트 구조물들을 가지는 기판이 이하에서 설명하는 바와 같이 형성된다(방법 300). 베이스 기판(110)이 구조물 기판(130)에 융합 본딩되거나, 실리콘-대-실리콘 본딩된다(단계 310). 기판(110, 130)들은, 예를 들어, 진공 본더(vacuum bonder)를 이용하여 함께 본딩될 수 있다. 선택적으로, 기판들이 실리콘 기판들인 경우에, 본딩에 앞서서 기판들로부터 임의 산화물 층들이 박리(strip)될 수 있다. 실리콘 층들 사이에 중간 층이 없는 상태에서 두 개의 평평하고, 상당히 폴리싱된, 청정한 실리콘 표면들이 서로 근접될 때, 두 개의 실 리콘 표면들 사이에 반데르발스(Van der Waal's) 본딩을 생성하는 융합 본딩이 발생될 수 있다. 또한, 융합 본딩이 산화물과 실리콘 사이에 또는 산화물 층들 사이에서 발생될 수 있다. 융합 본딩을 위한 두 개의 부재들을 준비하기 위해서, 베이스 기판(110) 및 구조물 기판(130) 모두가 RCA 세정 등에 의해서 세정된다. 소수성 기판 처리와 같은 다른 방법을 이용하여 실리콘 대 실리콘 본딩을 위한 기판들을 준비할 수 있다. 버퍼드 하이드로플루오릭 산 에칭(BOE)을 이용하여 베이스 기판(110) 및 구조물 기판(130) 상의 임의 산화물을 제거할 수 있을 것이다. 이어서, 베이스 기판(110) 및 구조물 기판(130)을 함께 접근시켜 기판 조립체(150)를 형성한다. 이하에서 추가로 설명하는 바와 같이, 기판들이 분리될 수 있도록 두 개의 기판들이 함께 본딩된다.
구조물들의 위치가 규정된다(단계 320). 포지티브 포토레지스트와 같은 포토레지스트가 구조물 기판(130)의 전방 측면에서, 예를 들어 산화물 층(도시 하지 않음)에서 스피닝(spun)될 수 있다. 포토레지스트가 소프트 베이킹될 수 있고, 크롬 마스크를 통해서 노출될 수 있다. 크롬 마스크는 희망하는 포스트 위치 및 기하학적 형상의 외곽선을 가진다. 포토레지스트가 현상되고 패터닝되어 포스트 구조물들의 위치를 규정하는 마스크를 형성한다. 에칭되는 영역들은 포스트 구조물들을 둘러싸는 바로 그 영역들이 될 수 있을 것이다. 제거될 예정인 모든 영역, 즉 포스트 구조물을 형성하지 않는 구조물 기판(130)의 모든 부분들이 제거될 필요는 없다. 그에 따라, 에칭에 의해서 제거되는 영역은 희망하는 포스트 구조물 주위의 도우넛-형상 영역이 될 수 있고, 이때 상기 도우넛의 내부는 포스트 구조물의 외부 단면 형상을 형성한다. 도우넛의 내부가 반드시 원형일 필요는 없다. 제겅되어야 하는 구조물 기판(130)의 영역의 폭은 포스트 구조물(120)을 구조물 기판(130)의 나머지로부터 분리할 수 있을 정도로만 넓으면 충분하다. 제거되는 영역의 폭을 넓히면, 이하에서 설명하는 기판 제거 단계를 용이하게 실시할 수 있게 된다. 각 포스트 구조물(120) 주위의 보다 큰 제거 영역은, 구조물 기판(130)이 베이스 기판(110)으로부터 제거될 때, 구조물 기판(130)과 포스트 구조물(120)의 분리(disloging) 가능성을 줄일 수 있다. 그러나, 구조물 기판(130)의 모두가 에칭에 의해서 제거되지는 않을 것이다.
포스트는 등방성 또는 이방성 에칭을 이용하여 형성될 수 있다. 에칭되는 결정 표면 구조의 타입에 따라서, 포스트 또는 기타 구조물이 수직 벽, 테이퍼형 벽, 또는 곡선형 벽을 가질 수 있다. 예를 들어, <100> 표면 배향 실리콘 기판의 에칭은 테이퍼형 벽을 가지는 장방형 구조물들을 형성할 수 있다. <110> 표면 배향 실리콘 기판을 등방성 에칭하면, 기판 표면에 수직인 벽들을 가지는 구조물을 형성할 수 있다.
도 3을 참조하면, 구조물 기판(130)이 에칭된다(단계 330). 실리콘 기판 상의 임의의 자연발생(native) 산화물 층 또는 산화물 기판이 유도결합 플라즈마 반응 이온 에칭(ICP RIE)에 의해서 제거 또는 에칭될 수 있다. 만약, 구조물 기판(130)이 실리콘 상에 형성된다면, 자연발생 산화물 층이 제거된 후에, 실리콘 층이 에칭될 것이다. 실리콘 에칭 프로세스의 예를 들면, 실리콘을 선택적으로 에칭하여 실질적으로 수직인 측벽들을 가지는 피쳐들을 형성하기 위해서 플라즈마를 이 용하는 심도 반응성 이온 에칭(DRIE)에 의한 등방성 건식 에칭이 있다. Bosch 프로세스로 공지되어 있는 반응성 이온 에칭 기술이 Laermor 등에게 허여된 US 5,501,893에 개시되어 있으며, 그 내용 전체가 본 명세서에서 참조된다. 심도 실리콘 반응성 이온 에칭 설비는 미국 캘리포티아 레드우드 시트에 소재하는 Surface Technology Systems, 스위스 유낵시스 또는 미국 텍사스 플라노에 소재하는 Alcatel로부터 입수가 가능하며, 반응성 이온 에칭은 미국 캘리포니아 산타바바라에 소재하는 Innovative Micro Technology를 포함하는 에칭 공급업자에 의해서 실시될 수 있을 것이다. 심도 반응성 이온 에칭은, 실질적으로 일정한 직경의 깊은 피쳐들을 절삭(cut)할 수 있는 능력때문에 사용된다. 에칭은 플라즈마 및 SF6 C4F8과 같은 가스를 이용하여 진공 챔버 내에서 실시된다. 일 실시예에서, 기판의 배면이 냉각된다. 에칭 프로세스 동안에 발생되는 열에 의해서 기판 내의 결함들이 유발될 수 있다. 헬륨과 같은 냉각제를 이용하여 기판을 냉각시킬 수 있다. 실리콘 기판과 냉각제 사이의 금속 층은 에칭 프로세스에 의해서 생성되는 열을 냉각제로 효과적으로 전달할 수 있으며, 또한 냉각제가 진공 챔버내로 누출되어 진공 상태에 손상을 가하는 것을 방지한다.
Bosch DRIE를 이용하여 구조물 기판(130)을 에칭함으로써 포스트 구조물(120)을 형성할 수 있다. 기판(120)으로부터 레지스트가 박리되고, 기판 조립체(150)가 피라니아(piranha) 세정 및 RCA 세정될 수 있을 것이다.
도 4를 참조하면, 기판 조립체(150)의 평면도에는 에칭 후에 구조물 기 판(130)의 비-포스트(non-post) 구조물 부분(140)에 의해서 둘러싸인 포스트 구조물(120)이 도시되어 있다. 베이스 기판(110)이 도시되어 있으며, 이때 에칭에 의해서 각 포스트 구조물(120) 주변위 구조물 기판(130)이 제거되어 있다.
구조물 기판(130)의 비-포스트 구조물 부분(140)이 베이스 기판(110)으로부터 제거된다(단계 340). 함께 융합 본딩되었으나 아직 어닐링되지 않은 실리콘 또는 실리콘 산화물 기판들은, 두 기판들 사이에 분리 부재를 부드럽게 삽입함으로써(gently wedging), 분리될 수 있다. 반데르발스 본딩은 기판을 손상시키지 않고 분리할 수 있을 정도로 충분히 약하며, 특히 분리가 충분히 서서히 이루어지는 경우에 더욱 그러하다.
도 5 및 도 6을 참조하면, 2004년 10월 21일자로 출원된 미국 가명세서 출원 60/620,507에 기재된 바와 같은 기계 장치(200)가 구조물 기판(130)을 베이스 기판(110)으로부터 분리할 수 있다. 장치(200)는 상하로 작동될 수 있는 기판 지지부(210)를 포함할 수 있다. 하나 이상의 분리장치 유닛(230)을 이용하여 기판들을 분리할 수 있다. 만약, 그러한 장치가 둘 또는 그 이상의 분리장치 유닛(230)을 포함한다면, 그 유닛들은 기판 지지부(210) 주변에서 동일한 각도 간격으로 이격될 수 있을 것이다. 분리장치 유닛(230) 은 분리 부재(220), 예를 들어 블레이드-형상의 돌출부를 포함할 수 있다. 분리 부재(220)가 두 기판들 사이의 경계면으로 압력을 인가할 때, 분리 부재(220)가 두 기판들을 강제로 분리하고 두 기판들 사이로 들어갈 수 있도록, 분리 부재(220)는 충분히 얇은 엣지를 가질 수 있다. 분리 부재(220)는 두 기판들을 분리하기에 충분한 압력을 인가할 때 파괴되지 않는 충분 한 강도(stiff)를 가지는 물질로 형성된다. 분리 부재(220)는 실질적으로 일정한 두께를 가질 수 있고, 또는 보다 얇은 엣지까지 테이퍼링될 수 있다. 일 실시예에서, 분리 부재(220)는 뾰족한 선단 엣지, 예를 들어 면도기 블레이드를 가지는 금속의 얇은 블레이드로 형성된다.
각 분리장치 유닛(230)은 분리 부재(220)를 고정하기 위한 홀딩 부재, 예를 들어, 클램프를 포함할 수 있다. 분리장치 유닛(230)은, 기판 지지부(210)의 표면에 수직인 중심 축선에 대해서, 내측 방향 및 외측 방향을 따라 방사상으로 독립적으로 작동될 수 있다. 각 분리장치 유닛(230)은 지지 레일(240)을 따라 분리장치 유닛을 구동시키는 모터(250)에 의해서 작동될 수 있다. 각 분리장치 유닛(230)은 또한 분리 부재(220)에 의해서 인가되는 압력을 측정하기 위한 센서를 수용할 수 있다. 각 모터(250) 및 센서는 제어부(260), 예를 들어, 프로그래밍된 컴퓨터에 연결될 수 있다.
두 기판(110, 130)을 분리하기 위해서, 제어부(260)는 모터(250)가 분리장치 유닛(230)을 내측으로 이동시키게 한다. 기판 조립체는 제 1 면(280) 및 얇은 측면(270)을 구비한다. 분리장치 유닛(230)은 본딩된 기판들의 얇은 측면(270)에 수직인 방향으로 구리고 제 1 면(280)에 수평인 방향으로 이동한다. 분리장치 유닛(230)은 인가된 압력이 한계 압력을 초과하였다는 것을 센서가 탐지할 때까지 이동된다. 센서가 한계 압력을 탐비하였을 때, 센서는 분리장치 유닛(230)의 내측방향으로의 이동을 중지시키도록 모터(250)에 지시한다. 두 개의 기판(110, 130)이 서로로부터 분리되기 시작할 때, 분리장치에 의해서 인가되는 압력이 강하된다. 압력이 한계 압력 미만으로 강하된 것을 센서가 탐지하였을 때, 제어부(260)는 한계 압력이 다시 탐지될 때까지 또는 분리장치 유닛(230)이 최대 범위까지 보다 더 내측으로 이동할 때까지 분리장치 유닛(230)을 다시 내측으로 이동시키도록 모터(250)에 지시한다. 복수의 분리장치 유닛(230)을 포함하는 장치의 경우에, 분리장치 유닛(230)들은 연속적으로 또는 동시에 이동될 수 있다. 포스트 구조물(120)의 손상을 방지하기 위해서 분리장치는 소정(所定) 위치에서 내측으로의 이동을 중단시키도록 프로그래밍될 수 있다. 만약, 피쳐들이 기판의 중심에 위치된다면, 희생 기판의 둘레를 제거하는 것만으로도 기판을 충분히 분리할 수 있을 것이다.
작업 중에, 두 개의 본딩된 기판들이 기판 지지부(210) 상에 위치된다. 기판 지지부(210)는 상승 위치에 있을 수 있다. 일 실시예에서, 분리 프로세스의 적어도 일부 동안에, 기판(110, 130)은 기판 지지부(210)와 접촉하지 않는다. 분리장치 유닛(230)이 기판을 향해서 이동한다. 분리 부재(220)가 두 기판(110, 130)들 사이의 경계면과 정렬될 때까지, 분리장치 유닛(230)이 위쪽 또는 아래쪽 방향으로 작동될 수 있고, 또는 기판 지지부(210)가 위쪽 또는 아래쪽 방향으로 작동될 수 있다. 한계 압력이 감지될 때까지 분리장치 유닛(230)이 내측으로 이동된다. 감지된 압력이 한계 압력과 같거나 그보다 클 때, 분리장치 유닛(230)의 내측 이동이 중단된다. 기판이 분리되기 시작하고 압력이 한계치 미만으로 떨어짐에 따라, 분리장치 유닛(230)은 압력이 한계 압력에 도달할 때까지 다시 내측으로 가압된다. 만약, 기판 지지부(210)가 분리장치 유닛(230)의 내측으로의 진행을 방해한다면, 기판 지지부(210)가 하강될 수 있다. 분리장치 유닛(230)이 포스트 구조물(120)과 같이 베이스 기판(110)으로부터 분리되지 않아야 하는 구조물에 도달할 때까지 프로세스가 계속된다. 분리장치는 포스트가 위치되는 지점에서 정지하도록 프로그래밍될 수 있다. 그 대신에, 레버(lever) 또는 카메라와 같은 장치가 분리 프로세스가 중단되어야 하는 시점을 탐지할 수 있다. 모니터에 연결된 적외선 카메라가 기판(110, 130)의 본딩된 영역의 엣지를 보여줄 수 있다. 적외선 카메라는 기판(110, 130)의 본딩된 영역의 엣지를 보여 준다. 작업자 또는 프로그램된 컴퓨터가 카메라 이미지로부터 포스트들의 위치를 결정할 수 있고 제어부가 분리 프로세스를 중단시키게 할 수 있다.
도 7을 참조하면, 베이스 기판(110)으로부터 분리된 구조물 기판(130)의 단면으로부터, 분리가 기판의 외측 엣지로부터 시작되고 기판의 중심을 향해 진행된다는 것을 확인할 수 있다. 분리 부재(220)의 이동은 분리 부재(220)가 포스트(120)에 도달하기 전에 중단된다. 도 8을 참조하면, 일부 실시예에서, 에칭 단계(단계 330)는 포스트들 사이에서 모든 구조물 기판(130)을 제거하며, 그에 따라 포스트들 사이의 구역에서 베이스 기판(110)으로부터 물리적으로 분리되어야 하는 바람직하지 못한 구조물 기판(130)이 존재하지 않게 된다. 일부 구조물 기판(130)은 엣지 구역 내에 남게 된다. 일부 실시예에서, 포스트들이 분리 부재(220)에 의해서 손상되는 것을 방지하기 위해서 기판들을 적어도 부분적으로 손으로 분리한다.
도 9 및 도 10을 참조하면, 구조물 기판(130)을 제거하면 베이스 기판(110) 상에 잔류하는 포스트 구조물(120)만이 남게된다.
도 11을 참조하면, 베이스 기판(110) 및 포스트 구조물(120)이 함께 본딩되고 어닐링되어 영구적인 융합 본딩을 만든다(단계 350). 어닐링은 약 1050℃-1100℃ 에서 실시될 수 있다. 융합 본딩의 이점은, 베이스 기판(110)과 포스트 구조물(120) 사이에 추가적인 층이 형성되지 않는다는 것이다. 융합 본딩 후에, 두 층들이 하나의 일체형 층이 되며, 그에 따라 본딩이 완료되었을 때 두개의 층들 사이에는 실질적으로 구분(delineation)이 없게 된다. 그에 따라, 포스트 구조물(120) 및 베이스 기판(110)이 실리콘으로 형성된다면, 본딩된 조립체는 그 조립체의 내부에 산화물 층을 실질적으로 포함하지 않을 것이다.
도 12를 참조하면, 제 3 기판(160)이 포스트 구조물(120)의 노출 단부들에 융합 본딩될 수 있다(단계 360). 제 3 기판(160)은 또한 포스트들의 상부 표면에 대해서 어닐링될 수 있다.
포스트 구조물들에 더하여, 전술한 기술들을 이용하여 다른 구조물들이 형성될 수 있을 것이다. 도 13을 참조하면, 하나 이상의 층들에 위치된 포스트 구조물들을 가지는 복수의 층들이 형성될 수 있다. 도 14를 참조하면, 원형 포스트 대신에, 나선형(640), 링(420), 다각형 형상(520), 또는 곡선형 형상(620)이 형성될 수 있다. 도 15를 참조하면, 전술한 방법들은 미로 또는 기타의 복잡한 다층 구조물과 같은 복잡한 3-차원적인 구조물들이 형성될 수 있게 허용한다. 추가적인 프로세싱이 기판상에서 실시될 수 있다. 폴리실리콘 또는 금속 레지스터와 같은 히터가 기판 내에 매립될 수 있다. 도량(metrology)을 위한 센서들, 또는 레지스터들이 기판내에 매립될 수도 있을 것이다.
전술한 방법들을 이용하여 형성된 포스트 구조물 조립체는 유체 등에 대한 필터로서 사용될 수 있을 것이다. 포스트 구조물들 사이의 간격 및 기하학적 형상은 유체 특성, 예를 들어 점성, 요구되는 필터링 레벨, 필터를 통한 유체의 요구되는 유량, 그리고 기타 인자들에 의해서 결정될 수 있을 것이다. 조립체는 광학적 용도에도 사용될 수 있을 것이다. 포스트 구조물은 균일한 높이를 가질 수 있고, 다시 말해 각 구조물이 실질적으로 동일한 높이를 가질 수 있다. 포스트 구조물 조립체가 반도체 구조물에 통합될 수도 있다. 조립체가 반도체 구조물에 적합해지도록, 추가적인 프로세싱 단계들이 포스트 구조물 조립체를 성형할 수 있고 또는 포스트 구조물 조립체에 부가될 수 있다.
전술한 기술들을 이용하여 웨이퍼의 표면으로부터 연장하는 포스트 구조물 또는 다른 타입의 구조물을 형성하는 것은 임의 개체수의 피쳐들 중 하나를 가지는 소자를 초래할 수 있을 것이다. 베이스 구조물이 에칭되지 않기 때문에, 포스트 구조물이 형성되는 베이스의 두께가 일정할 수 있다. 또한, 베이스 기판의 표면이 포스트 구조물들 사이에서 매우 평탄한 프로파일을 가질 수 있다. 기판내에서 피쳐들을 에칭할 때, 에칭 바닥(bottom of etch)은 제어하기가 곤란할 수 있고 충분히 평탄하지 않은 표면을 초래할 수 있다. 전술한 방법을 이용할 때, 구조물 기판 상의 포스트들 사이의 영역들의 적어도 일부가 에칭제와 접촉하지 않는다. 구조물 기판은 이러한 영역들이 에칭되지 않도록 보호할 수 있다. 그에 따라, 베이스 기판의 이들 영역들의 프로파일이 에칭 프로세스의 전후에 걸쳐서 실질적으로 동일하게 유지될 수 있다.
기판들을 일시적으로 본딩하고, 기판들 중 하나를 프로세싱하며, 그리고 기판들을 분리함으로써, 증착 프로세스에 의해서 달성되기 곤란할 수 있는 복잡한 다층 구조물의 형성을 가능하게 할 수 있다. 증착 프로세스는 증착되는 층의 아래쪽에 지지 기판이 존재할 것을 필요로 할 수 있다. 만약, 지지 기판이 최종 소자 내에서 요구되는 층들 사이에 샌드위치된다면, 지지 기판은 반드시 제거되어야 한다. 소자의 다른 부분에 부정적인 영향을 미치지 않는 방식으로 임시 층을 제거하는 것이 항상 가능하지 않다. 전술한 이러한 방법은 임시 지지 기판에 대한 필요성을 제거할 수 있다. 또한, 매립된 다른 물질의 층들이 없이 단일 물질로 형성된 3-차원적인 단일체 구조물이 형성될 수 있다. 예를 들어, 3, 4, 5, 6, 7, 8, 또는 그 보다 많은 층을 포함하는 구조물이 전술한 기술을 이용하여 형성될 수 있다. 서로 적층된 하나 또는 그 이상의 기판들이 프로세싱되어 리세스, 관통 홀 또는 구조물들을 부가할 수 있다. 다수 층들을 가지는 기판을 프로세싱하는 것은 두 개의 상이한 물질들의 경계면에서의 또는 그 주변에서의 언더컷팅과 같은 바람직하지 못한 효과를 초래할 수 있다. 이들 방법은 이러한 바람직하지 못한 효과들 역시 제거할 수 있다.
본 발명의 복수의 실시예들에 대해서 설명하였다. 그럼에도 불구하고, 본 발명의 사상 및 범주 내에서도 다양한 변형이 가능하다는 것을 이해할 것이다. 예를 들어, 베이스 기판이 구조물 기판에 본딩되기에 앞서서 에칭될 수도 있을 것이다. 베이스 기판을 에칭하는 것은 소자의 다수 층들 사이에 통로를 형성할 수 있다. 추가적으로, 실리콘 이외의 물질을 이용하여 구조물을 형성할 수 있다. 따라서, 다른 실시예들도 특허청구범위의 권리범위에 포함될 수 있다.
Claims (18)
- 포스트 구조물 조립체 형성 방법으로서:제 1 기판을 제 2 기판에 본딩하는 단계로서, 상기 본딩은 본딩 층 없이 이루어지는, 제 1 기판을 제 2 기판에 본딩하는 단계;상기 제 2 기판을 패터닝하는 단계로서, 상기 패터닝은 상기 제 2 기판의 물질의 제 1 부분 및 제 2 기판의 물질의 제 2 부분을 남기고 상기 제 2 기판의 제 1 부분과 제 2 부분 사이의 물질을 제거하고, 상기 제 1 부분은 복수의 구조물을 형성하고 그리고 상기 제 2 부분은 복수의 개구를 가지는 일체형 구조인 조립체를 형성하며, 상기 복수의 구조물 각각이 상기 복수의 개구 중에서 대응하는 하나의 개구 내에 위치하는, 제 2 기판을 패터닝하는 단계; 그리고상기 제 2 기판의 제 2 부분을 제 1 기판으로부터 분리하는 단계로서, 상기 제 2 부분이 상기 복수의 구조물을 포함하지 않는, 상기 제 2 기판의 제 2 부분의 분리 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 1 항에 있어서,상기 제 1 기판을 제 2 기판에 본딩하는 단계가 실리콘을 포함하는 두 개의 기판들을 함께 본딩하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 제 2 기판이 두께를 가지며,상기 제 2 기판을 패터닝하는 단계가 상기 제 2 기판의 두께를 통해서 연장하는 하나 또는 둘 이상의 관통-홀을 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 제 2 기판을 패터닝하는 단계가 심도 반응성 이온 에칭(deep reactive ion etching)하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 제 1 기판을 제 2 기판에 본딩하는 단계가 두 개의 실리콘 기판들을 함께 본딩하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 5 항에 있어서,상기 두 개의 실리콘 기판들을 함께 본딩하는 단계가 융합 본딩(fusion bonding)을 형성하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 제 1 기판 및 상기 복수의 구조물이 영구적으로 함께 본딩되도록 상기 조립체를 어닐링하는 단계를 더 포함하는포스트 구조물 조립체 형성 방법.
- 제 7 항에 있어서,상기 조립체를 어닐링하는 단계가 상기 복수의 구조물과 상기 제 1 기판 사이에 산화물이 없는 조립체를 형성하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 복수의 구조물의 상부 표면에 제 3 기판을 본딩하는 단계를 더 포함하는포스트 구조물 조립체 형성 방법.
- 제 9 항에 있어서,상기 복수의 구조물의 상부 표면에 상기 제 3 기판을 어닐링하는 단계를 더 포함하는포스트 구조물 조립체 형성 방법.
- 제 9 항에 있어서,상기 제 3 기판을 본딩하는 단계는, 내부에 형성된 하나 또는 둘 이상의 개구를 갖는 기판을 상기 복수의 구조물의 상부 표면에 본딩하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 9 항에 있어서,상기 제 3 기판을 본딩하는 단계는, 내부에 형성된 하나 또는 둘 이상의 리세스를 갖는 기판을 상기 복수의 구조물의 상부 표면에 본딩하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 2 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 복수의 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 13 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 복수의 둥근(round) 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 13 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 복수의 원뿔형 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 13 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 각각 다각형 형상을 가지는 복수의 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 13 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 하나 이상의 곡선형 측부를 갖는 형상인 횡단면을 가지는 복수의 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
- 제 13 항에 있어서,상기 복수의 구조물을 패터닝하는 단계가 복수의 중공형 포스트를 패터닝하는 단계를 포함하는포스트 구조물 조립체 형성 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/383,437 | 2006-05-15 | ||
| US11/383,437 US7425465B2 (en) | 2006-05-15 | 2006-05-15 | Method of fabricating a multi-post structures on a substrate |
| PCT/US2007/068990 WO2007134330A2 (en) | 2006-05-15 | 2007-05-15 | Multi-post structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090020604A KR20090020604A (ko) | 2009-02-26 |
| KR101384271B1 true KR101384271B1 (ko) | 2014-04-11 |
Family
ID=38685632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087030214A KR101384271B1 (ko) | 2006-05-15 | 2007-05-15 | 다수포스트형 구조물 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7425465B2 (ko) |
| EP (1) | EP2025003B1 (ko) |
| JP (1) | JP5266209B2 (ko) |
| KR (1) | KR101384271B1 (ko) |
| CN (1) | CN101449383B (ko) |
| WO (1) | WO2007134330A2 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0402131D0 (en) | 2004-01-30 | 2004-03-03 | Isis Innovation | Delivery method |
| ATE554413T1 (de) * | 2007-12-12 | 2012-05-15 | Jds Uniphase Corp | Verpackung eines rekonfigurierbaren optischen add-drop-moduls |
| US9220678B2 (en) | 2007-12-24 | 2015-12-29 | The University Of Queensland | Coating method |
| AU2009212106B9 (en) * | 2008-02-07 | 2014-05-22 | Vaxxas Pty Limited | Patch production |
| AU2009250341A1 (en) | 2008-05-23 | 2009-11-26 | The University Of Queensland | Analyte detection using a needle projection patch |
| JP2012528335A (ja) * | 2009-05-27 | 2012-11-12 | キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー | 面外サスペンション方式を使用するｍｅｍｓ質量−バネ−ダンパシステム |
| US9943673B2 (en) | 2010-07-14 | 2018-04-17 | Vaxxas Pty Limited | Patch applying apparatus |
| WO2012054043A1 (en) | 2010-10-21 | 2012-04-26 | Hewlett-Packard Development Company, L.P. | Nano-structure and method of making the same |
| US9410260B2 (en) | 2010-10-21 | 2016-08-09 | Hewlett-Packard Development Company, L.P. | Method of forming a nano-structure |
| US9751755B2 (en) * | 2010-10-21 | 2017-09-05 | Hewlett-Packard Development Company, L.P. | Method of forming a micro-structure |
| WO2012054042A1 (en) * | 2010-10-21 | 2012-04-26 | Hewlett-Packard Development Company, L.P. | Method of forming a nano-structure |
| US20170267520A1 (en) | 2010-10-21 | 2017-09-21 | Hewlett-Packard Development Company, L.P. | Method of forming a micro-structure |
| US11179553B2 (en) | 2011-10-12 | 2021-11-23 | Vaxxas Pty Limited | Delivery device |
| US9028628B2 (en) | 2013-03-14 | 2015-05-12 | International Business Machines Corporation | Wafer-to-wafer oxide fusion bonding |
| CN105247890B (zh) * | 2013-05-28 | 2019-03-29 | 罗伯特·博世有限公司 | 用于微机械麦克风的多层复合式背板 |
| US9058974B2 (en) | 2013-06-03 | 2015-06-16 | International Business Machines Corporation | Distorting donor wafer to corresponding distortion of host wafer |
| US9472518B2 (en) | 2014-04-04 | 2016-10-18 | Micron Technology, Inc. | Semiconductor structures including carrier wafers and methods of using such semiconductor structures |
| EP4218892A1 (en) | 2015-02-02 | 2023-08-02 | Vaxxas Pty Limited | Microprojection array applicator |
| US11103259B2 (en) | 2015-09-18 | 2021-08-31 | Vaxxas Pty Limited | Microprojection arrays with microprojections having large surface area profiles |
| JP7152787B2 (ja) | 2017-03-31 | 2022-10-13 | ヴァクザス ピーティーワイ リミテッド | 表面をコーティングするための装置および方法 |
| US11175128B2 (en) | 2017-06-13 | 2021-11-16 | Vaxxas Pty Limited | Quality control of substrate coatings |
| EP3661587A4 (en) | 2017-08-04 | 2021-06-09 | Vaxxas Pty Limited | COMPACT HIGH MECHANICAL ENERGY STORAGE AND LOW RELEASE FORCE ACTUATOR FOR MICROPROJECTION NETWORK (PRM) PATCH DELIVERY |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506755A (ja) | 1999-08-11 | 2003-02-18 | エーデーシー・テレコミュニケーションズ・インコーポレーテッド | 微小電気機械光スイッチ及びその製造方法 |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| JP2006075982A (ja) | 2004-09-08 | 2006-03-23 | Robert Bosch Gmbh | マイクロマシニング型のセンサ素子 |
| WO2006047326A1 (en) * | 2004-10-21 | 2006-05-04 | Fujifilm Dimatix, Inc. | Sacrificial substrate for etching |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06134995A (ja) | 1992-08-27 | 1994-05-17 | Rohm Co Ltd | インクジェットヘッドの製造方法 |
| US6049308A (en) | 1997-03-27 | 2000-04-11 | Sandia Corporation | Integrated resonant tunneling diode based antenna |
| US6232150B1 (en) | 1998-12-03 | 2001-05-15 | The Regents Of The University Of Michigan | Process for making microstructures and microstructures made thereby |
| US6534381B2 (en) | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
| KR100708107B1 (ko) * | 2000-12-19 | 2007-04-16 | 삼성전자주식회사 | 전기 광학적 특성이 개선된 반도체 광 방출 장치 및 그제조방법 |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| US6544863B1 (en) | 2001-08-21 | 2003-04-08 | Calient Networks, Inc. | Method of fabricating semiconductor wafers having multiple height subsurface layers |
| JP2003191477A (ja) | 2001-10-19 | 2003-07-08 | Hitachi Koki Co Ltd | インクジェットプリントヘッド及びその製造方法 |
| WO2003038884A2 (en) * | 2001-10-29 | 2003-05-08 | Analog Devices Inc. | A method for bonding a pair of silicon wafers together and a semiconductor wafer |
| US6679587B2 (en) | 2001-10-31 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with a composite substrate |
| KR100438836B1 (ko) | 2001-12-18 | 2004-07-05 | 삼성전자주식회사 | 압전 방식의 잉크젯 프린트 헤드 및 그 제조방법 |
| US6660564B2 (en) | 2002-01-25 | 2003-12-09 | Sony Corporation | Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby |
| JP3793125B2 (ja) * | 2002-07-18 | 2006-07-05 | 富士通株式会社 | デバイスチップの製造方法 |
| US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
| JP2004209724A (ja) | 2002-12-27 | 2004-07-29 | Canon Inc | 二重陽極接合による接合方法 |
| US6962835B2 (en) * | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
-
2006
- 2006-05-15 US US11/383,437 patent/US7425465B2/en active Active
-
2007
- 2007-05-15 WO PCT/US2007/068990 patent/WO2007134330A2/en active Application Filing
- 2007-05-15 KR KR1020087030214A patent/KR101384271B1/ko active IP Right Grant
- 2007-05-15 JP JP2009511214A patent/JP5266209B2/ja active Active
- 2007-05-15 CN CN2007800179452A patent/CN101449383B/zh active Active
- 2007-05-15 EP EP07783798.7A patent/EP2025003B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506755A (ja) | 1999-08-11 | 2003-02-18 | エーデーシー・テレコミュニケーションズ・インコーポレーテッド | 微小電気機械光スイッチ及びその製造方法 |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| JP2006075982A (ja) | 2004-09-08 | 2006-03-23 | Robert Bosch Gmbh | マイクロマシニング型のセンサ素子 |
| WO2006047326A1 (en) * | 2004-10-21 | 2006-05-04 | Fujifilm Dimatix, Inc. | Sacrificial substrate for etching |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070264749A1 (en) | 2007-11-15 |
| JP2009537340A (ja) | 2009-10-29 |
| CN101449383B (zh) | 2010-11-03 |
| EP2025003B1 (en) | 2017-01-25 |
| WO2007134330A2 (en) | 2007-11-22 |
| EP2025003A2 (en) | 2009-02-18 |
| JP5266209B2 (ja) | 2013-08-21 |
| US7425465B2 (en) | 2008-09-16 |
| KR20090020604A (ko) | 2009-02-26 |
| EP2025003A4 (en) | 2014-08-13 |
| CN101449383A (zh) | 2009-06-03 |
| WO2007134330A3 (en) | 2008-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101384271B1 (ko) | 다수포스트형 구조물 | |
| KR101263276B1 (ko) | 식각용 희생 기판 | |
| US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| EP1253108B1 (en) | Method of fabricating suspended microstructures | |
| US6573156B1 (en) | Low defect method for die singulation and for structural support for handling thin film devices | |
| US8735199B2 (en) | Methods for fabricating MEMS structures by etching sacrificial features embedded in glass | |
| US6815361B1 (en) | Method of fabricating anti-stiction micromachined structures | |
| JP2003117898A (ja) | マイクロマシンを高密度に収容するシステム | |
| KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
| JP4384844B2 (ja) | マイクロ素子のための膜構造，膜構造を含むマイクロ素子，及び膜構造を作るための方法 | |
| TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
| WO2008001252A2 (en) | Method for manufacturing mems devices with moveable structure | |
| JP5109293B2 (ja) | 加速度センサの製造方法 | |
| KR20190044096A (ko) | 노출형 압력 센서 장치를 구비한 마이크로기계 부품의 제조 방법, 그리고 마이크로기계 부품 | |
| TWI817392B (zh) | 致動器層圖案化的方法和裝置 | |
| US7534641B2 (en) | Method for manufacturing a micro-electro-mechanical device | |
| CN117534030A (zh) | 在基板上形成悬空的微细结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190319 Year of fee payment: 6 |