JP4384844B2 - マイクロ素子のための膜構造,膜構造を含むマイクロ素子,及び膜構造を作るための方法 - Google Patents

マイクロ素子のための膜構造,膜構造を含むマイクロ素子,及び膜構造を作るための方法 Download PDF

Info

Publication number
JP4384844B2
JP4384844B2 JP2002317115A JP2002317115A JP4384844B2 JP 4384844 B2 JP4384844 B2 JP 4384844B2 JP 2002317115 A JP2002317115 A JP 2002317115A JP 2002317115 A JP2002317115 A JP 2002317115A JP 4384844 B2 JP4384844 B2 JP 4384844B2
Authority
JP
Japan
Prior art keywords
layer
sacrificial material
sacrificial
structural material
structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002317115A
Other languages
English (en)
Other versions
JP2003175498A5 (ja
JP2003175498A (ja
Inventor
エム ガルヴィン ピーター
エイ エクランド エリオット
エイ カビー ジョエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2003175498A publication Critical patent/JP2003175498A/ja
Publication of JP2003175498A5 publication Critical patent/JP2003175498A5/ja
Application granted granted Critical
Publication of JP4384844B2 publication Critical patent/JP4384844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/05Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ素子のための膜構造を形成するための方法,膜構造自体,及び,膜構造を備えるマイクロ素子に関する。
【0002】
【従来の技術】
膜構造を備える種々のマイクロ素子が知られている。例えば、液体の移動を制御するために膜構造を使用する、液体を扱うマイクロ素子が知られている。模範的なマイクロ素子は、半導体及びフラットパネル業界でフォトレジストと他の液体を堆積するための、薬及び生物学サンプルを輸送するための、化学変化用の複数の化学物質を輸送するための、DNA手順を取り扱うための、相互作用研究及び分析のための薬と生物学材料を輸送するための、あるいは、マイクロマシン内での永続性の及び/又は除去可能なガスケットとして使用可能な薄く狭いプラスチックの層を堆積させるための、インクジェット記録あるいは印刷のための、マイクロマシン化された射出素子を含む。例えばColeman et al.,に対する特許文献1(ここに参照として取りこまれる)を参照頂きたい。
【0003】
マイクロ素子に対して、表面及び/又はバルクマイクロマシニング技術のような、種々の製造技術が知られている。集積回路(IC)製造産業にとって普通のプラナー製造プロセスのステップが、マイクロ電子機械素子あるいはマイクロ機械素子を製造するために使用され得る。標準のビルディング・ブロック(building block)プロセスは、基板上の交互層の、堆積(depositing)とフォトリソグラフィー・パターン化からなる。交互層は、低応力の多結晶シリコン(ポリシリコンとも呼ばれる)及び、基板上の二酸化シリコンのような犠牲材料からなる。犠牲層を通じたバイアスエッチ(vias etched)は、基板への、そしてポリシリコン層の間の、アンカーポイント(anchor points)をもたらす。ポリシリコン層は、パターン化され、マイクロマシン化された素子の機械的要素が形成される。機械的要素は、このようにして、一続きの堆積とパターン化プロセスステップで、層毎に形成される。二酸化シリコン層はその後、フッ化水素酸(HF)(ポリシリコン層をエッチングしない)のような選択的腐食液への暴露によって除去される。これが、ポリシリコン層に形成された機械的要素を、そこからの動作用に開放する。再度、例えば取り込まれた’198特許を参照頂きたい。
【0004】
結果としての、マイクロマシーン化された素子は一般的に、電気的内部接続及び/又は電圧参照平面を提供するポリシリコンの第1の層,及び、単純な片持ちばり式から複雑なシステム(複数のギアに接続された静電モータのような)までの範囲を持つ機械要素を含む最大3つのポリシリコンの追加層,からなる。層厚は一般的に約0.5−2ミクロンである一方、一般的な平面内横向き寸法は、1ミクロンから数百ミクロンまでの範囲に亘る。全体のプロセスは、標準IC製造技術に基づくので、数百から数千の素子が、バッチで製造され、一つのシリコン基板上に(部品組み立てに対するいかなる必要性も無しに)完全にアセンブルされ得る。
【0005】
特に、マイクロ素子は、SUMMiTプロセスを用いて製造され得る。SUMMiTプロセスは、Sandia NationalLabsに属する種々の米国特許(第5,783,340号,第5,798,283号,第5,804,084号,第5,919,548号,第5,963,788号,及び第6,053,208号,(その各々の全体がここに参照として取りこまれる)を含む)によってカバーされている。SUMMiTプロセスは、主に、'084特許と'208特許によってカバーされる。特に、出願中の米国特許出願番号09/723,243(2000年11月28日出願:その全体がここに参照として取りこまれる)で議論される方法、が使用され得る。
【0006】
マイクロマシーン化された素子の異なる層の上の構造間の意図しない干渉を避けるためにマルチレベルのマイクロマシーン化された素子内の種々のレベルを平面化する(planarize)化学機械的研磨(CMP)技術が、Nasby et al.に対する米国特許第5,804,084号に記述される。上述のプロセスで、比較的厚い(2μm)ポリシリコンと酸化物の層が堆積されエッチングされるにつれて、引き続くそうの、堆積(deposition),パターン化,及びエッチングでの制限を課すかなりの表面地形(surface topography)が現れる(arisees)。表面地形は、層が事前のエッチングステップで生成された谷の中を覆う(drape into)際に生成される。フォトレジスト・ステップのカバー(coverage),フォトリソグラフィ装置の焦点深度,ドライ・エッチング中のスティンジャ(stinger)の発生,に伴う処理の困難さを除去するために、特定の層を平面化することがしばしば望ましい。米国特許第5,804,084号で議論されるような、中間犠牲層の化学機械的な研磨は、マルチレベル・マイクロマシン・プロセスに固有の地形的困難さを改善するための、比較的単純で迅速な処理を与える。これによって、構造設計,特殊なフォトレジスト・プロセス,及び特別のマスクレベルの使用,における更なる懸念が必要とされなくなる。
【0007】
例えば、シリコン基板内へ、平均より低い選択性を持つ溝とリッジ(ridge)等のような構造を規定するために、異方性のエッチングプロセスが使用され得る。エッチングされるべき個々の構造は通常、一般にマスキング層と呼ばれるもの(例えばフォトレジスト層)としてシリコン基板に適用されたエッチング・マスクによって規定される。異方性のエッチング技術では、シリコン内で側面に正確に規定された凹部を達成することが必要である。これらの深く延びる凹部は、可能な限り垂直な側面端部(lateral ends)を持たねばならない。エッチングされるはずではないそれらのシリコン基板領域を覆うマスキング層の端部は、マスクからシリコン内への構造的遷移(structural transition)の側面の、可能な限り高い正確性を維持するために、アンダーエッチ(underetch)されない。結果として、エッチングが、構造の底部の上でのみ進行することを許容し、既に生成された構造の側壁上では進行しないことが必要である。
【0008】
この目的のために、シリコン基板のプロファイルのエッチングを実行するために、プラズマエッチング法が使用され得る。そのような方法で、化学的に反応性のある種(species)と電気的に荷電された粒子(イオン)が、反応器内の反応性のガス混合物の中で、電気放電の助けを借りて生成される。このやり方で生成された正に荷電されたカチオンは、シリコン基板に印加された電気的なプレストレス(prestress)を使って基板に向かって加速され、実際に垂直に基板表面上に落ち、エッチングベース(etching base)上のシリコンとともに反応性のプラズマ種の化学反応を促進する。
【0009】
特定のタイプの異方性のエッチングプロセスが、Laermer et al.に対する米国特許第5,501,893号に記述される。この特定のタイプのエッチングプロセスは、広く、ボッシュ・エッチング(Bosch etch)と呼ばれる。ボッシュ・エッチングによると、異方性のエッチングプロセスは、順次エッチングと重合ステップを交代させることによって達成される。結果として、有利なやり方で、プラズマ内の、エッチング種と重合体フォーマ(polymer formers)の同時存在が全く避けられる。従って、シリコン基板での非常に高いエッチングレートでの、垂直端部を持つ深い構造が実現される。
【0010】
【特許文献1】
米国特許第6,127,198号
【0011】
【発明の概要】
本発明のシステム及び方法は、エッチングに起因するたわみが削減された膜構造を提供する。
【0012】
本発明のシステム及び方法は別個に、エッチングに起因するたわみが削減された膜構造を持つマイクロ素子を提供する。
【0013】
本発明のシステム及び方法は別個に、その中で上部と下部の強度傾斜が実質的に同じである膜構造を提供する。
【0014】
本発明のシステム及び方法は別個に、その中で上部と下部の強度傾斜が実質的に同じである膜構造を持つマイクロ素子を提供する。
【0015】
本発明のシステム及び方法は別個に、そして独立に、マイクロ構造とマイクロ素子の製造のための、削減された開放エッチング時間(release etch time)を提供する。
【0016】
本発明のシステム及び方法は別個に、製造中の開放エッチングから、より少ない損傷しか受けないマイクロ素子のマイクロ構造を提供する。
【0017】
本発明の方法の種々の模範的実施例で、マイクロ素子のための構造的材料の膜が、第1の犠牲材料の層を形成し、第1の犠牲材料の層の上に第1の構造材料(structural material)の層を形成し、第1の構造材料の層の上に第2の犠牲材料の層を形成し、第2の犠牲材料(sacrificial material)の層の上に保護層を形成し、そして、第1と第2の犠牲材料の層を、実質的に同じ率で除去するために、第1と第2の犠牲材料の層に、開放エッチングを受けさせることによって製造される。種々の実施例で、保護層は、第1と第2の犠牲材料の層に開放エッチングを受けさせられた後に除去される。種々の実施例で、保護層は機械的に除去される。他の種々の実施例で、保護層は化学的に除去される。
【0018】
種々の模範的な実施例によって、第1の構造材料の層は、ポリシリコンの層によって形成され得る。種々の実施例で、保護層は、ポリシリコンの保護層によって形成され得る。他の実施例では、第1の構造材料の層及び/又は保護層は、一つの結晶シリコン(crystal silicon)の層によって形成され得る。第1と第2の犠牲材料の層は、第1及び第2の酸化物の層によって形成され得る。種々の模範的実施例によって、保護層は、構造材料の第1の層の周囲の外側の複数の支持脚を形成し、犠牲材料の第2の層の上に保護層を形成し、支持脚に付着することによって形成され得る。種々の実施例で、複数の支持脚と保護層は、ポリシリコンで有り得る。他の種々の実施例で、複数の支持脚は窒化物でありうる。
【0019】
本発明の更なる模範的実施例によって、上述の実施例のいずれかによって製造された膜は、更に、第2の構造材料の層(その上に第1の犠牲材料の層が形成される)を形成し、第2の構造材料の層に少なくとも一つのカットを形成し、そして、保護層に少なくとも一つのカットを形成する、ステップによって製造され得る。種々の模範的実施例で、第2の構造材料の層の少なくとも一つのカットにおいて第1の犠牲材料の層と第3の材料の層との間にインターフェース(interface)が生成されるように、第3の材料の層(その上に第2の構造材料の層が形成される)が形成され、保護層の少なくとも一つのカットにおいて第2の犠牲材料の層と第4の材料の層との間にインターフェースが形成されるように、第4の材料の層が保護層の上に形成される。
【0020】
種々の実施例で、第1と第2の犠牲材料の層は、第1の犠牲材料の層によって形成され、第3と第4の材料の層は、第1の犠牲材料とは異なる材料の層によって形成される。
【0021】
本発明の方法の種々の模範的実施例で、マイクロ素子のための構造材料の膜は、第1の材料の第1の層を形成し、第1の材料の第1の層の上に構造材料の第1の層を形成し、第1の構造材料の層に少なくとも一つのカットを形成し、第1の構造材料の層での少なくとも一つのカットにおいて第1の材料と犠牲材料との間にインターフェースが形成されるように、第1の材料とは異なる犠牲材料の第1の層を第1の構造材料の層の上に形成し、そして、第2の犠牲材料の第1の層を除去するために第1の犠牲材料の層に開放エッチングを受けさせる、ことによって製造される。
【0022】
種々の模範的実施例によって、第1の構造材料の層は、ポリシリコンの層によって形成される。他の実施例で、第1の構造材料の層は、一つの結晶シリコンの層によって形成される。種々の実施例で、第1の構造材料の層での少なくとも一つのカット(cut)は、少なくとも一つのチャンネル(channel)を備え得る。
【0023】
種々の実施例で、第1の材料の第1の層は、第1の窒化物の層によって形成され得、第1の犠牲材料の層は、第1の酸化物の層によって形成され得る。種々の実施例で、第2の構造材料の層は、第1の酸化物の層の上に形成される。本発明の更なる模範的実施例によって、上述の実施例のいずれかによって製造された膜は、更に、第2の構造材料の層の上に第2の酸化物の層を形成し、第2の酸化物の層の上に保護層を形成し、保護層に少なくとも一つのカットを形成し、保護層での少なくとも一つのカットにおいて酸化物−窒化物のインターフェースが形成されるように、保護層の上に第2の窒化物の層を形成し、そして、第2の酸化物の層を除去するために、第2の酸化物の層に開放エッチングを受けさせるステップによって製造され得る。
【0024】
本発明のこれら及び他の特徴と利点が、以下の、本発明による方法と装置の種々の模範的実施例の詳細な記述に記載されるか、あるいは、それから明白である。
【0025】
【発明の実施の形態】
本発明の方法及び装置の種々の模範的実施例が、添付の図面を参照して、以下に詳細に記載される。
【0026】
本発明の方法は、広い種類のマイクロ装置の製造で使用され得る。例えば、表面マイクロマシン化技術が、種々のタイプのインク・ジェット・エゼクタを製造するために使用され得る。特に、そのような技術を用いて製造された、静電的にそして磁気的にアクチュエートされた液体エゼクタは、液滴サイズ変調(drop size modulation)を持つ、小型で、統合された、モノリシックの(組み立て無しかあるいは少しの組み立てしか必要とされない)製造、のための潜在能力を持つ。よって、本発明は、現存の表面マイクロマシン化技術の上に構築して、マイクロマシン化された装置の製造及びその構造での、特にマイクロマシン化された膜構造及び、膜構造を含むマイクロ素子での、独特の利点を提供する。
【0027】
ここに本発明の模範的実施例が、マイクロマシン化された液体エゼクタを参照して記載される一方、本発明のシステムと方法は、いかなる既知のあるいは今後開発されるマイクロ装置の製造に対しても適する、ことを理解して欲しい。更に、本発明の方法は、ここに、膜構造を参照して記載される一方、本発明のシステムと方法は、いかなる既知のあるいは今後開発されるマイクロ構造の製造のためにも適することを理解して欲しい。
【0028】
従って、例示の目的のみのために、マイクロマシン化された液体エゼクタ100の模範的実施例の断面図が、図1に示される。絶縁体あるいはアイソレーション層(isolation layer)120が、比較的厚い基板110の上に形成される。アイソレーション層120は、例えば、シリコン窒化物のような窒化物層によって形成され得る。基板110は、例えば、シリコン層によって形成され得る。電極130が、アイソレーション層120の上に形成される。電極130は、例えば、ポリシリコン層によって形成され得る。膜構造140は、電極130の上に形成される。膜構造140は、アイソレーション層120に接続された一つあるいはそれ以上の膜アンカー(membrane anchors)144によってサポートされた膜142を備え得る。膜構造140は、例えば、他のポリシリコン層によって形成され得る。表面プレート構造(a faceplate structure)150は、膜構造140の上に形成される。表面プレート構造150は、一つあるいはそれ以上のノズルホール(nozzle hole)154を持つ表面プレート152を備え得る。表面プレート構造150は、例えば、ポリイミド層によって形成され得る。膜チャンバ160が、膜構造140とアイソレーション層120との間に規定される。液体エゼクション・チャンバ170が、表面プレート構造150と膜構造140との間に規定される。
【0029】
製造中に、犠牲材料の層が形成されエッチングされ、エゼクタ100の構造を規定する。製造プロセスが実行されるに際して、犠牲材料の層は一般的に開放エッチングによって除去されているので、犠牲材料の層は図1に図示していない。例えば、第1の犠牲材料の層は、膜構造140と電極130との間から除去されているかもしれないし、また、第2の犠牲材料の層は、膜142を移動のために開放するために、膜構造140と表面プレート構造150との間から除去されているかもしれない。
【0030】
既知のバルクと表面マイクロマシン化技術を用いたエゼクタ100の製造には、一定の問題を伴う。例えば、膜142のような拡張されたポリシリコン構造の製造は、一般的に、腐食液の犠牲材料(膜チャンバ160を規定する)へのアクセスを可能とするための、約30ミクロン毎に、エッチングホールを必要とすることになろう。しかし、エッチングホールは、液体がエゼクション・チャンバ170からエゼェクト(eject)されて、使用中に、膜チャンバ160内に漏れることを可能とするだろう。
【0031】
膜142内でエッチング・ホールを形成する替わりに、腐食液の犠牲材料(膜チャンバ160を規定する)へのアクセスを可能とするために、側面のエッチングホールは、膜アンカー(membrane anchor)144内に、あるいはその間に、形成され得る。側面のエッチング・ホールは、開放エッチングが完了した後に塞がれる。
【0032】
上述のように開放エッチングには、側面エッチングホールを用いて犠牲材料を除去するために、より長い時間が掛かり得、結果として、膜142とエゼクタ100の他の構造の、腐食液への所望されない長い暴露と、潜在的な損傷をもたらし得る。更に、膜142上の犠牲材料は完全に腐食液に暴露されるので、膜142の上面は、膜142のより低い表面の部分(側面エッチングホールから離れた)に比べてより長い時間腐食液に暴露される。膜142が、ポリシリコンのような固有の応力を有する材料で形成される時に、結果として、膜142の上部表面が、膜142のより低い(低部の)表面に比して弱体化し、膜142が、電極130から離れて外側にたわむことを許容する。エゼクタ100について、電極130と膜142との間の増加された距離によって、電極130を用いて生成された電界を用いて膜142を移動させるために必要な、対応するアクチュエーション電圧の増加が必要とされ、また更に、エゼクタ100を役に立たなくさせ得る。
【0033】
本発明は、これらの問題点に対する解決法を提供する。本発明の種々の実施例によって、エッチングによってもたらされるたわみ無しに、膜構造等が製造され得る。本発明の種々の実施例で、膜構造の上部層が、膜構造の低部の層の強度傾斜と実質的に同じ強度傾斜を持ち得る。本発明の種々の実施例によって、膜構造の上に形成される犠牲材料の層の上に保護層が形成される。保護層は、腐食液の犠牲材料(膜構造の上に形成される)の側面へのアクセス(側面アクセス・ホールによって提供されるのと類似のアクセス)だけを可能とする。従って、腐食液は膜の各側の上の犠牲材料の層を、実質的に同じ比率で腐食する。
【0034】
本発明の種々の実施例によって、犠牲材料の層を除去するために用いられる開放エッチングからのより少ない損傷で、膜構造等が製造され得る。本発明の種々の実施例で、開放エッチングを用いて犠牲材料の層を除去するために必要な時間が減少される。本発明の種々の実施例によって、少なくとも一つのカットが、犠牲層の上に形成される構造材料の層に、あるいはその上に犠牲材料の層が形成される構造材料の層に形成される。少なくとも一つのカットは、犠牲材料の層への追加のアクセスを持つ腐食液を提供する。更に、種々の実施例で、除去されるべき層の犠牲材料とは異なる、他の犠牲材料の層が、除去されるべき犠牲材料の層とは反対の構造材料の層の側面の上に形成される。少なくとも一つのカットにおいて、2つの犠牲材料の間にインターフェースが形成される。開放エッチングは、インターフェースにおいてより高速に進む。
【0035】
図2は、本発明による、マイクロマシン化された装置を製造するための方法の第1の模範的実施例を概説するフローチャートである。製造プロセスは、ステップS100で、例えばシリコン等の基板において、開始する。ステップS200で、基板の上にアイソレーション層が形成される。アイソレーション層は、例えばシリコン窒化物のような、いかなる適切な誘電体でも有り得る。ステップS300で、第1の構造材料の層はその後、アイソレーション層の上に形成される。第1の構造材料の層は、例えば、ポリシリコンあるいは単一結晶シリコンであり得る。ステップS100−S300は別個のステップとして示される一方、このプロセスは、事前に製造された絶縁体上のシリコンウェーハで開始し得ることが理解されるべきである。
【0036】
第1の構造材料の層は、例えば、ステップS400に進む前にエッチングプロセスによって、所望されるようにプロセスされ得る。ステップS400で、第1の犠牲材料の層が、第1の構造材料の層の上に形成される。その後、ステップS500で、第2の構造材料の層が、第1の犠牲材料の層の上に形成される。第2の犠牲材料の層は、ステップS600で第2の犠牲材料の層の上に形成され、ステップS700で第2の犠牲材料の層の上に保護層が形成される。
【0037】
第1と第2の犠牲材料の層は、ステップS800で除去される。例えば、第1と第2の犠牲材料の層は、他の層のの材料を大きく腐食するために許容されない、フッ化水素のような開放エッチングに曝され得る。第1と第2の犠牲材料の層は、側面を除いて完全に、他の層で覆われるので、エッチング液(etchant)は、第1と第2の犠牲材料の層を同様のやり方で腐食することになる。このようにして、第1と第2の犠牲材料の層の間に配置された第2の構造材料の層の表面の双方が、腐食液(etchant)に同様に暴露されることになる。
【0038】
第1と第2の犠牲材料の層が除去された後に、ステップS900で保護層が除去され得る。しかし保護層は、素子の他の構造層を形成し得る。その場合には、ステップS900は実行されないことになる。プロセスはその後、ステップS1000で終了する。しかし、最終素子を得るための、更なるプロセッシングが可能であることが理解されねばならない。
【0039】
図3と4は、本発明の第1の模範的方法による製造の段階での、図1の模範的なエゼクタを示す。ここに示されるように、アイソレーション(isolation)層220は、基板210の上に形成され、電極230は、アイソレーション層220の上に形成される。第1の犠牲材料の層260は、電極230の上に形成される。エゼクタのための膜構造(膜と膜アンカー)を形成する第1の構造材料の層240は、第1の犠牲材料の層260の上に形成される。第2の犠牲材料の層270は、第1の構造材料の層240の上に形成される。
【0040】
本発明の第1の模範的方法によって、第2の犠牲材料の層270の上に保護層250が形成される。ここに示されるように、保護層250は、例えばアイソレーション層220に接続する、一つあるいはそれ以上のサポート脚252の上に形成され得る。図4に示すように、本方法によってサポート脚252は、腐食液が第1と第2の犠牲材料の層260と270にアクセスするのを可能とするために膜アンカー内に形成された、あるいはその間に形成された側面のエッチングホール(etch holes)に対応して、スルーホール254から離れて間隔が空けられねばならないか、あるいは、スルーホール254を含まねばならない。
【0041】
図4に示されるように第1の模範的方法は、開放エッチング(そこで腐食液280が第1と第2の犠牲材料の層260と207を除去する)を採用する。第1と第2の犠牲材料の層206と207は、側面エッチングホール(lateral etch holes)と対応するスルーホール(through holes)254を除いてその全面を被覆されるので、腐食液280は、第1及び第2の犠牲材料の層206と207を同様のやり方で腐食する。
【0042】
図5は、開放エッチングステップ(第2の犠牲材料の層270の上部表面が暴露されるように、ここで保護層250が省略される(omitted))に曝されるエゼクタの断面図である。図5の矢印で図示されるように、開放エッチング中に、腐食液280は、第2の犠牲材料の層270の全体の上部表面を腐食することを許される。その結果、第2の犠牲材料の層270が、第1の犠牲材料の層260(これは、側面エッチングホールを経由して腐食液にのみ暴露される)に比べてより高い率で除去される。例えば、側面エッチングホールを用いた15分のエッチングが必要な、半径200ミクロンを持つ膜には、標準エッチングホール(犠牲材料の上の層で形成される)が用いられる時に、2.5分のエッチングのみが必要とされる。
【0043】
図4と5に示された模範的プロセスの双方で、第1の構造材料の層240の低部の部分は、第1の犠牲材料の層260が徐々に除去されるにつれて、徐々に腐食液280に暴露される。こうして、側面エッチングホールにより近い、第1の構造材料の層240の低部の一部分は、側面エッチングホールから、より遠い第1の構造材料の層240の低部の内部部分に比べてより長い期間、開放エッチングに曝される。これが概略的に、第1の構造材料の層240の低部242が、比較的強力な腐食S,比較的弱い腐食W,及び中間の腐食M,に曝される部分を持つ、図6と図7に示される。
【0044】
構造層がポリシリコンで作られ、犠牲材料はニ酸化ケイ素であり、開放腐食液がフッ化水素酸(HF)である場合には、腐食のメカニズムは現在以下の様に理解されている。ポリシリコンの種々の結晶定位(crystal orientation)の結晶の間の境界は、ポリシリコン層あるいはフィルム内のいかなる不純物に対しても集合点(collection point)となる傾向を持つ。いくつかのポリシリコンフィルムは、少量の酸素のような不純物を持つ。結晶境界において酸素が集塊する時に、酸素は、フッ化水素酸に対するターゲットとなる。これによって、ポリシリコンフィルムの表面が、結晶境界において弱められるか、あるいは破壊される。
【0045】
本発明の第1の模範的方法で、第1の構造材料の層240の上部部分もまた、第2の犠牲材料の層270が徐々に除去されるにつれて、腐食液280に徐々に暴露される。こうして、側面エッチングホールにより近い第1の構造材料の層240の上部部分の一部分が、側面エッチングホールから離れた第1の構造材料の層240の低部の外側部分に比べて、より長い期間開放エッチングに曝される。図6に概説されるように、第1の構造材料の層240の上部部分244は、比較的強い腐食S,比較的弱い腐食W,及び中程度の腐食Mに曝される部分を持つ。
【0046】
しかし、図5に示される模範的プロセスによると、第1の構造材料の層240の実質的に全ての上部部分244が、第2の犠牲材料の層270が除去されると直に、実質的に同じ時間において腐食液280に暴露される。腐食液280が第2の犠牲材料の層270の上部表面全体を腐食するので、第1の構造材料の層240の上部部分244の全体が、比較的強力な腐食Sに曝される。
【0047】
第1の構造材料の層240上での腐食液280の腐食は、第1の構造材料の層240を弱める。このようにして、比較的強力な腐食Sは、比較的弱い腐食Wに比べてより大きな損傷を引き起こす中程度の腐食Mに比べて、より大きな損傷を引き起こす。従って、第1の構造材料の層240は、側面エッチングホール(etch holes)を用いて、異なるレベルの腐食に曝される。そして、第1の構造材料の層240の中央に向けて第1の構造材料の層240が強度傾斜を持つことになり、比較的強力な腐食Sに曝される部分は、中程度の腐食Mに曝される部分(これは、比較的弱い腐食に曝される部分Wに比べてより強い)より強い。
【0048】
図7に示されるように図5の模範的プロセスは、上部部分244が、低部242に類似する強度傾斜を持たないようにする。上部部分244全体が、比較的強力な腐食Sに曝されるので、上部部分244の全体は、中位の腐食Mと比較的弱い腐食Wに曝される、低部242の部分に比べてより弱い。第1の構造材料の層240内の固有の応力は、第1の構造材料の層240を撓ませる。つまり、上部部分244が凸状で、低部242が凹状であるように、第1の構造材料の層240は、曲がる。上述のように、これは所望されない結果である。
【0049】
しかし図6に示されるように、本発明の第1の模範的方法は、より低い(lower)及びより高い(upper)部分242と244が、実質的に同じ強度傾斜を持つようにする。これが、いかなるエッチングによってもたらされる、第1の構造材料の層240の撓みをも削減し、あるいは除去する。
【0050】
図8は、本発明によるマイクロマシーン化された装置を製造するための方法の第2の模範的実施例を概説するフローチャートである。製造プロセスは、ステップS1100で、例えばシリコンのような基板で開始する。ステップS1200で、アイソレーション層(isolation layer)が、基板の上に形成される。アイソレーション層は、例えば窒化ケイ素のような、いかなる適切な誘電体でも有り得る。第1の構造材料の層はその後、ステップS1300で、アイソレーション層の上に形成される。第1の構造材料の層は、例えば、ポリシリコンあるいは単一結晶シリコンで有り得る。ステップS1100−S1300が別個のステップとして示される一方、プロセスは、事前に製造されたシリコン上に絶縁部を持つウェーハで開始し得ることが理解されるべきである。
【0051】
ステップS1400で、第1の構造材料の層を通じてカットが作られ、アイソレーション層の一部分を暴露させる。その後、ステップS1500で、犠牲材料の層が第1の構造材料の層の上に形成される。第2の構造材料の層が、ステップS1600で犠牲材料の層の上に形成される。
【0052】
犠牲材料の層はその後、ステップS1700で除去される。例えば、犠牲材料の層は、他の層の材料を腐食することが許されない、フッ化水素酸のような開放エッチングに暴露され得る。犠牲材料の層は完全に、側面を除いて他の層によって覆われるので、腐食液は犠牲材料の層を側面から腐食することになる。
【0053】
第1の構造材料の層におけるカットは好ましくは、外側の端部からサイドにおいて(at the side)走るチャンネルを形成する。アイソレーション層/犠牲材料層はカットで干渉するので、エッチングは、そのようなチャンネルに沿ってより迅速に進行し、増加された犠牲材料への腐食液のアクセスを提供し、必要なエッチング時間を減少させる。一旦犠牲材料の層が除去されると、プロセスはステップS1800で終了する。
【0054】
図9−11は、本発明の第2の模範的方法による製造の段階における図1の模範的エゼクタを示す。ここに示されるように、エゼクタのための電極を形成する第1の構造材料の層320が、アイソレーション層310及び/又は基板(図示せず)の上に形成される。第1の構造材料の層320は、少なくとも一つのカット322を含む。第1の犠牲材料の第1の層330は、構造材料の第1の層320の上に形成される。第1の犠牲材料の第1の層330は、アイソレーション層310とのインターフェースを、少なくとも一つのカット322において形成する。これは、図10と11に示されるような、それぞれ、カットを持つ、持たない、部分的な断面を形成する。図示のように、少なくとも一つのカット322が、チャンネルとして形成され得る。
【0055】
開放エッチング中に腐食液は、第1の犠牲材料の第1の層330を、少なくとも一つのカット322においてより迅速に除去する。これは結果として、第1の犠牲材料の第1の層330を除去するための開放エッチングに対する減少したエッチング時間をもたらす。特に少なくとも一つのカット322がチャンネルとして形成される時に、少なくとも一つのカット322が腐食液が、第1の犠牲材料の第1の層330のより広いエリアを、腐食液を側面のエッチングホールから第1の犠牲材料の第1の層330内に浸透させてチャネリングする(channeling)ことによって腐食させることを許容する。
【0056】
第1の犠牲材料とアイソレーション層の材料が適切に選択される時に、第1の犠牲材料の第1の層330を除去するための開放エッチングのためのエッチング時間は、更により削減される。例えば、アイソレーション層材料は、窒化ケイ素のような窒化物で有り得る。第1の犠牲材料は、二酸化ケイ素のような酸化物であり得る。これは、少なくとも一つのカット322において、酸化物−窒化物インターフェースを提供する。実験によって、フッ化水素酸の開放エッチングが、酸化層を、酸化物−窒化物インターフェースに沿って、酸化物−ポリシリコンインターフェースに比べてより迅速に除去することが示された。
【0057】
更に実験によって、本発明の第2の模範的方法による製造が、エッチング速度を、30−50%増加させることが示された。上述のように、開放エッチングのための削減されたエッチング時間は結果としてを、マイクロ素子の構造的及び電気的構成要素へのより少ない損傷もたらす。適切な数のカットを用いることによって、開放エッチングのためのエッチング時間が、機械的劣化及び/又は電気回路の開放を避けるために十分なだけ削減される。
【0058】
図12は、本発明によってマイクロマシン化された素子を製造するための方法の第3の模範的実施例を概説するフローチャートである。製造プロセスは、ステップS2100で、例えばシリコンのような基板で開始する。ステップS2200で、アイソレーション層が、基板の上に形成される。アイソレーション層は、例えば窒化ケイ素のような、いかなる適切な誘電体でも有り得る。構造材料の第1の層はその後、ステップS2300で、アイソレーション層の上に形成される。第1の構造材料の層は、例えばポリシリコンあるいは単一の結晶シリコンであり得る。ステップS2100−S2300は、別個のステップとして示される一方、プロセスは、事前に製造されたシリコン上に絶縁物が載ったウェーハで開始し得ることが理解されなければならない。
【0059】
ステップS2400で、アイソレーション層の一部分を暴露するために、第1の構造材料の層を通じてカットが作られる。その後ステップS2500で、第1の犠牲材料の層が、第1の構造材料の層の上に形成される。第2の構造材料の層が、ステップS2600で、第1の犠牲材料の層の上に形成される。ステップS2700で、第2の犠牲材料の層が、第2の構造材料の層の上に形成される。保護層はその後、ステップS2800で、第2の犠牲材料の層の上に形成される。保護層を通じたカットが、ステップS2900で作られ、第2の犠牲材料の層の一部分を暴露する。
【0060】
ステップS3000で、第3の犠牲材料の層と第2の犠牲材料の層との間にインターフェースが形成されるようなやり方で、第3の犠牲材料の層が保護層の上に形成される。第3の犠牲材料の層は、例えばエッチングによって、第2の犠牲材料の層に比して、より除去が許されない材料で作られる。例えば、第3の犠牲材料の層は窒化物であり得、第2の犠牲材料の層は酸化物であり得、保護層内のカットにおいて窒化物/酸化物インターフェースを形成し得る。
【0061】
第1と第2の犠牲材料の層は、ステップS3100で除去される。例えば、第1及び第2の犠牲材料の層は、他の層の材料を大きく腐食することが許されない、フッ化水素酸のような開放エッチングに曝され得る。第1と第2の犠牲材料の層は、側面を除いて完全に他の層によって覆われるので、腐食液は第1及び第2の犠牲材料の層を、類似のやり方で腐食することになる。従って、第1と第2の犠牲材料の層の間に配置された第2の構造材料の双方の層が、類似する、腐食液に対する暴露を持つことになる。更にカットにおけるインターフェースは、上述のように、必要なエッチング時間を減少させる。
【0062】
第1及び第2の犠牲材料の層が除去された後に、第3の犠牲材料の層と保護層は、ステップS3200とS3300で、それぞれ除去され得る。プロセスはその後、ステップS1000で停止する。
【0063】
図13と図14は、本発明の第3の模範的方法による製造段階での、図1の模範的エゼクタの部分断面を示す。これまでの実施例におけるように、エゼクタのための電極を形成する第1の構造材料の層420が、アイソレーション層410及び/又は基板(図示せず)の上に形成される。第1の構造材料の層420は、少なくとも一つのカット422を含む。第1の犠牲材料の第1の層430が、構造材料420の第1の層420の上に形成される。第1の犠牲材料の第1の層430は、少なくとも一つのカット422において、アイソレーション層410とのインターフェースを形成する。
【0064】
図13と図14に示されるように、のエゼクタ膜構造を形成する第2の構造材料の層440が、第1の犠牲材料の第1の層430の上に形成される。第1の犠牲材料の第2の層450が、第2の構造材料の層440の上に形成される。
【0065】
本発明の第3の模範的方法によって、保護層460が第1の犠牲材料の第2の層450の上に形成される。第1の実施例に関する上述の説明ように、保護層460は、例えばアイソレーション層410に接続する一つあるいはそれ以上のサポート脚462上に形成され得る。再び、図9に示されるように、サポート脚462は、腐食液のアクセスを許容するために、膜アンカー中に、あるいはその間に形成された側面のエッチングホールに対応して、スルーホール464から間隔が空けられるか、あるいは、それを含むべきである。
【0066】
図14に示されるように、少なくとも一つのカット466が、保護層460に形成される。図13は、カット無しの、一部分の部分断面を示す。第3の犠牲材料の層470が、保護層460の上に形成される。第3の層470は、第1の犠牲材料に比べて、腐食をより許容しない、第2の犠牲材料で作られねばならない。これは、第1の犠牲材料の第2の層450が、第1の犠牲材料の第2の層450の端部からを除いて腐食されるのを防ぐ。
【0067】
第3の犠牲材料の層470は、少なくとも一つのカット466において、第1の犠牲材料の第2の層450とのインターフェースを形成する。再度、少なくとも一つのカット466が、図示するようにチャンネルとして形成され得る。
【0068】
上述のように、開放エッチング中に腐食液は、第1の犠牲材料の第1の層430と第1の犠牲材料の第2の層450を、それぞれのカット422と466においてより迅速に除去することになる。これにより結果として、第1の犠牲材料430と450の第1と第2の層を除去するための開放エッチングのための減少されたエッチング時間がもたらされる。カット422と466は、腐食液が、腐食液を側面エッチングホールから第1の犠牲材料430と450の第1と第2の層内にチャネリングすることによって、第1の犠牲材料の、第1と第2の層430と450のより広いエリアを腐食することを可能とする。上述のように、アイソレーション層410は、窒化ケイ素のような窒化物で有り得、第1の犠牲材料は、二酸化ケイ素のような酸化物で有り得る。第2の犠牲材料は、窒化ケイ素のような窒化物で有り得る。
【0069】
本発明は、以上概説した模範的な実施例との関係で説明されてきた一方、多くの代替物,修正,及び変更が当業者にとって明白であること、は明白である。従って、上述の本発明の模範的実施例は、説明目的であることが意図される。本発明の精神と視野から離れること無しに、種々の変更が為され得る。
【図面の簡単な説明】
【図1】本発明の方法によって製造され得るマイクロマシン化された液体エゼクタ(ejector)の模範的実施例の断面図。
【図2】本発明によるマイクロマシン化された装置を製造するための方法の第1の模範的実施例を概説するフローチャート。
【図3】本発明の第1の模範的方法による製造段階での、図1の模範的エゼクタの断面図。
【図4】本発明の第1の模範的方法による開放エッチングステップに従って、側面のエッチングホールに沿ってとられた、図3の模範的エゼクタの断面図。
【図5】異なる方法による開放エッチングステップに従ったエゼクタの断面図。
【図6】図4の開放エッチングステップ中の膜構造が被った腐食(attack)の程度の概略表現。
【図7】図5の開放エッチングステップ中に膜構造が被った腐食の程度の概略表現。
【図8】本発明によるマイクロマシン化された装置を製造するための方法の第2の模範的実施例を概説するフローチャート。
【図9】本発明の第2の模範的方法による製造の段階で、縮小スケールで示される、図1の模範的エゼクタの部分上面図。
【図10】図9のカット無しのエゼクタの一部分の部分断面図。
【図11】図9のカット有りのエゼクタの一部分の部分断面図。
【図12】本発明によるマイクロマシン化された装置を製造するための方法の第3の模範的実施例を概説するフローチャート。
【図13】本発明の第3の模範的方法による製造の段階での図1の模範的エゼクタ(カット無し)の一部分の部分断面図。
【図14】本発明の第3の模範的方法による製造の段階での図1の模範的エゼクタ(カット有り)の他の部分の部分的断面図。
【符号の説明】
100 液体エゼクタ
110 基板
120 アイソレーション層
130 電極
140 膜構造
142 膜
144 膜アンカー
150 表面プレート構造
152 表面プレート
154 ノズルホール
160 膜チャンバ
210 基板
220 アイソレーション層
230 電極
240 第1の構造材料の層
250 保護層
252 サポート脚
254 スルーホール
260 第1の犠牲材料の層
270 第2の犠牲材料の層
280 腐食液

Claims (2)

  1. 基板の上に形成されたアイソレーション層の上に第1の犠牲材料の層を形成するステップと
    前記アイソレーション層に接続され前記第1の犠牲材料の層の側面を覆うアンカーにより支持される第1の構造材料の層であって、前記アンカーには腐食液が前記第1の犠牲材料にアクセスするためのエッチングホールが形成された第1の構造材料の層、前記第1の犠牲材料の層の上に形成するステップと
    第2の犠牲材料の層を前記第1の構造材料の層の上に形成するステップと
    前記アイソレーション層に接続され前記第2の犠牲材料の層の側面を覆う脚により支持される保護層であって、前記脚には腐食液が前記第2の犠牲材料にアクセスするためのスルーホールが含まれている保護層、前記第2の犠牲材料の層の上に形成するステップと、
    前記第1の犠牲材料の層及び前記第2の犠牲材料の層を開放エッチングに曝して除去するステップであって、腐食液が前記第1の犠牲材料の側面を覆う前記アンカーに形成されたエッチングホールを通って該第1の犠牲材料の側面から腐食させ、腐食液が前記第2の犠牲材料の側面を覆う前記脚に形成されたスルーホールを通って該第2の犠牲材料の側面から腐食させることにより、前記第1の構造材料が腐食液により受ける損傷の大きさが、水平方向に沿って該第1の構造材料の上部及び下部において同一とされるようになっているステップと、
    含むことを特徴とする、マイクロ素子のための構造材料の膜を製造するための方法。
  2. 基板の上に形成されたアイソレーション層の上に第1の犠牲材料の層を形成するステップと、
    前記アイソレーション層に接続され前記第1の犠牲材料の層の側面を覆うアンカーにより支持される構造材料の層であって、前記アンカーには腐食液が前記第1の犠牲材料にアクセスするためのエッチングホールが形成された構造材料の層を、前記第1の犠牲材料の層の上に形成するステップと、
    第2の犠牲材料の層を前記構造材料の層の上に形成するステップと、
    前記アイソレーション層に接続され前記第2の犠牲材料の層の側面を覆う脚により支持される保護層であって、前記脚には腐食液が前記第2の犠牲材料にアクセスするためのスルーホールが含まれている保護層を、前記第2の犠牲材料の層の上に形成するステップと、
    前記第1の犠牲材料の層及び前記第2の犠牲材料の層を開放エッチングに曝して除去するステップであって、腐食液が前記第1の犠牲材料の側面を覆う前記アンカーに形成されたエッチングホールを通って該第1の犠牲材料の側面から腐食させ、腐食液が前記第2の犠牲材料の側面を覆う前記脚に形成されたスルーホールを通って該第2の犠牲材料の側面から腐食させるステップと、
    により製造された前記構造材料の層であって、腐食液により受けた損傷の大きさが、水平方向に沿って該構造材料の上部及び下部において同一とされている前記構造材料の層、
    を備えたことを特徴とするマイクロ素子のための膜。
JP2002317115A 2001-11-07 2002-10-31 マイクロ素子のための膜構造,膜構造を含むマイクロ素子,及び膜構造を作るための方法 Expired - Fee Related JP4384844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/986107 2001-11-07
US09/986,107 US7060522B2 (en) 2001-11-07 2001-11-07 Membrane structures for micro-devices, micro-devices including same and methods for making same

Publications (3)

Publication Number Publication Date
JP2003175498A JP2003175498A (ja) 2003-06-24
JP2003175498A5 JP2003175498A5 (ja) 2005-12-22
JP4384844B2 true JP4384844B2 (ja) 2009-12-16

Family

ID=25532090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317115A Expired - Fee Related JP4384844B2 (ja) 2001-11-07 2002-10-31 マイクロ素子のための膜構造,膜構造を含むマイクロ素子,及び膜構造を作るための方法

Country Status (2)

Country Link
US (1) US7060522B2 (ja)
JP (1) JP4384844B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7108354B2 (en) * 2004-06-23 2006-09-19 Xerox Corporation Electrostatic actuator with segmented electrode
US7226146B2 (en) * 2004-11-30 2007-06-05 Xerox Corporation Fluid ejection devices and methods for forming such devices
JP4907297B2 (ja) * 2005-11-11 2012-03-28 株式会社半導体エネルギー研究所 微小構造体及び微小電気機械式装置の作製方法
GB0605576D0 (en) * 2006-03-20 2006-04-26 Oligon Ltd MEMS device
US7998775B2 (en) * 2009-02-09 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon undercut prevention in sacrificial oxide release process and resulting MEMS structures
DE102017102545B4 (de) 2017-02-09 2018-12-20 Infineon Technologies Ag Halbleitervorrichtung, Drucksensor, Mikrofon, Beschleunigungssensor und Verfahren zum Bilden einer Halbleitervorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740410A (en) * 1987-05-28 1988-04-26 The Regents Of The University Of California Micromechanical elements and methods for their fabrication
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5798283A (en) 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5783340A (en) 1995-09-06 1998-07-21 Sandia Corporation Method for photolithographic definition of recessed features on a semiconductor wafer utilizing auto-focusing alignment
US5963788A (en) 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5804084A (en) 1996-10-11 1998-09-08 Sandia Corporation Use of chemical mechanical polishing in micromachining
US5919548A (en) 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6610440B1 (en) * 1998-03-10 2003-08-26 Bipolar Technologies, Inc Microscopic batteries for MEMS systems
US6127198A (en) 1998-10-15 2000-10-03 Xerox Corporation Method of fabricating a fluid drop ejector
JP3486124B2 (ja) 1998-12-28 2004-01-13 三菱電機株式会社 高圧燃料ポンプ装置
US6472332B1 (en) * 2000-11-28 2002-10-29 Xerox Corporation Surface micromachined structure fabrication methods for a fluid ejection device
US6587613B2 (en) * 2001-07-24 2003-07-01 Innovative Technology Licensing, Llc Hybrid MEMS fabrication method and new optical MEMS device
US6936183B2 (en) * 2001-10-17 2005-08-30 Applied Materials, Inc. Etch process for etching microstructures

Also Published As

Publication number Publication date
US7060522B2 (en) 2006-06-13
JP2003175498A (ja) 2003-06-24
US20030087468A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
Laermer et al. Deep reactive ion etching
de Boer et al. Micromachining of buried micro channels in silicon
US6599436B1 (en) Formation of interconnections to microfluidic devices
US7439093B2 (en) Method of making a MEMS device containing a cavity with isotropic etch followed by anisotropic etch
US7504757B2 (en) Multi-finger z-actuator
US6787052B1 (en) Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
US7361524B2 (en) Method of manufacturing floating structure
US7476951B2 (en) Selective isotropic etch for titanium-based materials
US8628677B2 (en) Forming curved features using a shadow mask
EP1279639A2 (en) Micro-fluidic devices
WO2007043963A1 (en) Fabrication of inlet and outlet connections for microfluidic chips
US6884732B2 (en) Method of fabricating a device having a desired non-planar surface or profile and device produced thereby
US20060278942A1 (en) Antistiction MEMS substrate and method of manufacture
JP2009537340A (ja) 複数ポスト構造
TW200806567A (en) Method of deep etching
JP4384844B2 (ja) マイクロ素子のための膜構造,膜構造を含むマイクロ素子,及び膜構造を作るための方法
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
US6953704B2 (en) Systems with high density packing of micromachines
WO2001011672A1 (en) Method of etching a layer using sacrificial elements
US6472332B1 (en) Surface micromachined structure fabrication methods for a fluid ejection device
Chen et al. An investigation into the characteristics of deep reactive ion etching of quartz using SU-8 as a mask
Kuehl et al. Advanced silicon trench etching in MEMS applications
Denoual et al. Accurate double-height micromolding method for three-dimensional polydimethylsiloxane structures
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device
JP2011091127A (ja) Si基板加工方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees