KR101376003B1 - 다공성 유전 물질을 위한 자체 수리 프로세스 - Google Patents

다공성 유전 물질을 위한 자체 수리 프로세스 Download PDF

Info

Publication number
KR101376003B1
KR101376003B1 KR20120088252A KR20120088252A KR101376003B1 KR 101376003 B1 KR101376003 B1 KR 101376003B1 KR 20120088252 A KR20120088252 A KR 20120088252A KR 20120088252 A KR20120088252 A KR 20120088252A KR 101376003 B1 KR101376003 B1 KR 101376003B1
Authority
KR
South Korea
Prior art keywords
dielectric material
damage
treatment agent
agent particles
treatment
Prior art date
Application number
KR20120088252A
Other languages
English (en)
Other versions
KR20140000606A (ko
Inventor
충-민 황
충-주 리
티엔-이 바오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140000606A publication Critical patent/KR20140000606A/ko
Application granted granted Critical
Publication of KR101376003B1 publication Critical patent/KR101376003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치 애플리케이션을 위한 자체-수리 유전 물질을 생성하는 구조 및 방법에 관한 것이다. 유전 물질 내에 처리제 입자가 확산되게 하기 위해 다공성 유전 물질은 기판 상에 디포지팅(depositing)되고, 처리제 입자에 노출된다. 유전 물질 내에 처리제 입자를 캡슐화하는 조밀한 비다공성 캡이 유전 물질 위에 형성된다. 이어서, 유전 물질은 유전 물질에 손상을 생성하는 프로세스로 서브젝팅된다. 처리제 입자와 손상 사이에서 화학 반응이 개시되고, 손상이 수리된다. 화학 반응에 의해 처리제 입자의 소모로부터 야기되는 농도 기울기는 유전 물질의 손상된 영역을 향한 처리제 입자의 연속적인 확산을 촉진시키고 손상을 연속적으로 수리한다.

Description

다공성 유전 물질을 위한 자체 수리 프로세스{SELF REPAIRING PROCESS FOR POROUS DIELECTRIC MATERIALS}
무어의 법칙(Moore's Law)에 따른 반도체 외관(feature) 사이즈의 스케일링(scaling)은 소망하는 집적 회로 성능을 달성하기 위해 향상된 물질 특성에 대한 필요를 발생시키고 있다. 금속 레벨(metallization level)의 전기적 절연을 위한 낮은 유전 상수를 가진 유전 물질의 사용을 통해 집적 회로 성능의 일부 양상이 향상될 수 있다. 집적 회로의 다양한 콤포넌트를 제조하는데 필요한 프로세싱 스텝은 유전 물질의 특성을 저하시켜서 수율을 감소시킬 수 있다. 따라서, 효율적인 수리 메카니즘이 요구된다.
반도체 제조는 일련의 포토리소그래피 스텝을 포함하고, 실리콘 기판 상에 유전 물질을 포함하는 반도체 워크피스(workpiece)는 포토레지스트에 의해 코팅되고, 패터닝 마스크에 의해 정렬되고, 방사선원(radiation source)에 노출된다. 방사선은 포토마스크의 개방 영역에 대응하는 현상된(developed) 포토레지스트의 패턴을 생성한다. 이어서, 반도체 워크피스는 유전 물질에 개구(opening)를 생성하는 에치 프로세스(etch process)로 서브젝팅(subjecting)된다. 또한, 에치 프로세스는 유전 물질의 표면 영역 가까이에 모이어티(moieties)를 포함하는 카본의 농도에 있어서의 감소를 포함하는 손상(damage)을 유전 물질에 도입할 수 있다. 손상된 유전 물질의 전자 에너지 손실 스펙트로스코피(EELS : electron energy loss spectroscopy) 측정은 거의 40 옹스트롬의 깊이로 손상된 표면 영역이 연장되는 것을 나타낸다. 이 손상된 표면 영역은 추가적인 RC 지연(delay)을 도입함으로써 금속층(metallization layer)의 전기적 성능을 저하시키는 유전 물질 내에 형성된 금속층 사이의 더 높은 상호접속 커패시턴스를 야기한다. 이러한 영향의 일부를 완화시키기 위해, 유전 물질의 손상된 표면 영역 내에 모이어티(moieties)를 포함하는 카본의 농도를 증가시키기 위해 처리제 입자(treating agent particle)와 함께 손상이 반응될 수 있다. 처리제 입자는 화학적 작용기(functional chemical group)에 의해 손상된 표면 영역과 함께 반응하고, 손상된 표면 영역으로 용이하게 관통(penetrate)하지 않는다. 엑스-레이 광전자 분광법(XPS : X-ray Photoelectron Spectroscopy) 측정은 20 옹스트롬 미만이 될 처리제 입자의 관통 깊이(penetration depth)를 나타낸다. 따라서, 처리제 입자는 모든 손상을 완전히 수리하기 위해 유전 물질 내에 충분하게 확산되지 않는다. 따라서, RC 지연이 완전히 제거되지 않는다.
무어의 법칙(Moore's Law)에 따른 반도체 외관(feature) 사이즈의 스케일링(scaling)은 소망하는 집적 회로 성능을 달성하기 위해 향상된 물질 특성에 대한 필요를 발생시키고 있다. 집적 회로 선응의 일부 양상은 금속 레벨의 전기적 절연을 위해 유전 물질의 사용을 통해 향상될 수 있고, 유전 물질의 유전 상수(k)는 전기적으로 절연된 금속 레벨 사이에서 전기적 포텐셜을 견뎌내고(withstand) 유지(maintain)하기 위해 유전 물질의 능력을 규정한다. 집적 회로의 다양한 콤포넌트를 제조하는데 필요한 프로세싱 스텝은 유전 물질의 특성을 저하시켜서 수율을 감소시킬 수 있다. 따라서, 효율적인 수리 메카니즘이 요구된다.
따라서, 본 발명은 제조 프로세스 중에 유전 물질 내에 생성된 손상을 수리하는 구조 및 방법에 관한 것이다. 유전 물질 내에 처리제 입자가 확산되고, 유전 물질 내에 실질적으로 균일한 농도를 형성하기 위해 유전 물질은 기판 상에 형성되고, 처리제 입자와 함께 노출된다. 이어서, 유전 물질 내에 처리제 입자를 캡슐화(encapsulate)하기 위해 유전 물질 위에 캡(cap)이 형성된다. 이어서, 유전 물질은 유전 물질에 대한 손상을 유발하는 프로세스[예컨대, 에칭, 에싱(ashing), 화학적 세척, 또는 열 사이클링(thermal cycling)]로 서브젝팅(subjecting)된다. 이어서, 유전 물질 내에 캡슐화된 처리제 입자는 유전 물질을 통해 확산되고, 유전 물질을 수리하기 위해 손상에 반응한다.
도 1a-도 2b는 자체 수리 유전 물질의 일부 실시형태를 나타낸다.
도 3a는 탄소 농도의 XPS(X-ray Photoelectron Spectroscopy) 측정을 위한 4개의 유전체(dielectric) 샘플을 설명하는 테이블을 나타낸다.
도 3b는 외부 수리 유전체(externally-repaired dielectrics)에 대한 자체 수리 유전체(self-repairing dielectrics)의 일부 실시형태에 대한 카본 소모 프로파일(carbon depletion profile)을 나타낸다.
도 4는 자체 수리 유전체 구조를 생성하는 방법의 일부 실시형태의 플로우 다이어그램을 나타낸다.
도면을 참조하여 설명이 이루어지고, 일반적으로 유사한 도면 부호는 전체적으로 유사한 엘리먼트를 나타내는데 사용되며, 다양한 구조가 비례적으로 도시될 필요는 없다. 이하의 설명에 있어서, 설명을 위한 다수의 특정 세부사항이 이해를 돕기 위해 설명된다. 그러나, 여기에 개시된 하나 이상의 양상은 이들 특정 세부사항의 더 적은 정도로 실시될 수 있다는 것이 통상의 기술자에게 증거될 수 있다. 다른 경우에 있어서, 공지의 구조와 장치는 이해를 돕기 위해 블록 다이어그램 형태로 도시된다.
도 1a는 자체 수리 유전 물질(100A)의 일부 실시형태를 나타낸다. 구리 금속층(102)이 형성된다. 유전막(dielectric film)(104)은 구리 금속층(102) 위에 형성되고, 유전막(104) 내의 후속 에치 및 클린 스텝을 구리 금속층(102)과의 상호작용으로부터 방지하는 에치 스탑 라이너(etch stop liner)(106)에 의해 구리 금속층(102)으로부터 분리된다. 대략 3분 내지 대략 6분의 시간 기간동안 자외선에 대한 노출을 포함하는 커링(curing) 스텝 이후에, 이어서 유전막(104)은 액체, 증기, 기체, 플라즈마, 초임계 용액(supercritical solvent), 또는 그것들의 조합 중 하나 이상을 포함하는 처리제 입자(108)에 의해 노출된다. 처리제 입자는 개략 C1-C18의 처리제 입자 사이즈를 포함한다. 일부 실시형태에서, 유전막(104)의 형성과 처리제 입자(108)에 대한 노출은 싱글 프로세싱 스텝에서 원래 위치에서(즉, 싱글 프로세싱 챔버 내에서) 수행된다. 다른 실시형태에서, 유전막(104)의 형성과 처리제 입자(108)에 대한 노출은 복수의 프로세싱 챔버에서 수행되는 멀티플 프로세싱 스텝을 포함한다.
처리제 입자가 유전 물질로 확산되고, 유전 물질 내에 실질적으로 균일한 농도를 형성하기 위해, 유전막(104)은 처리제 입자(108)의 처리제 입자 사이즈보다 더 큰 거의 11 옹스트롬으로부터 거의 20 옹스트롬까지의 범위의 공극 크기(pore size)를 갖는 다공성이다. 실질적으로 균일한 농도는 처리제 입자(108)의 농도에 있어서 거의 5% 미만의 변화를 포함한다. 도 1b는 비다공성(non-porous) 캡 물질(110)이 유전막(104) 상에 형성된 자체-수리 유전 물질(100B)의 일부 실시형태를 나타낸다. 비다공성 캡 물질(110)이 유전막(104) 내에 처리제 입자(108)를 캡슐화하도록 비다공성 캡 물질(110)은 필수적으로 제로(zero)의 공극 크기를 포함한다. 일부 실시형태에서, 비다공성 캡 물질(110)은 거의 2.4 미만의 유전상수값을 포함하는 산소 도핑 SiC(ODC : oxygen-doped SiC), 질소 도핑 SiC(NDC : nitrogen-doped SiC), SiN 등의 다공성 초저(ultra low)-k 유전 물질을 포함한다.
도 2a는 자체 수리 유전 물질(200A)의 일부 실시형태를 나타낸다. 유전막(104)의 표면 영역 내에 측벽 손상(204)을 유발시키는 에치 및 클린 프로세스[예컨대, 화학적 세정이 후속하는 플라즈마 에치(plasma etch)]에 의해 유전막(104) 내에 개구(202)가 형성된다. 모든 깊이에 대하여 표면 영역 내의 손상을 근본적으로 완전히 수리하는 화학 반응이 처리제 입자(108)와 측벽 손상(204) 사이에서 개시된다. 화학 반응은 측벽 손상(204)이 형성됨에 따라 자동적으로 발생하거나, 고-열 프로세스(high-temperature process), 자외선 큐어(ultra-violet cure), 또는 다른 에너지-전달 프로세스를 포함하는 활성화 프로세스에 의해 화학 반응이 개시될 수 있다.
자체-수리 유전 물질(200A)의 실시형태에 있어서, 유전막(104)은 거의 2.4와 거의 3.0 사이의 유전 상수값을 포함하는 SiCOH-기반 다공성 저-k 유전 물질 등의 탄소 함유 SiO2막을 포함하고, 분극률을 감소시켜서 유전막(104)의 유전 상수를 저감시키기 위해 탄소가 추가된다. 플라즈마 에칭 또는 에싱 등의 후속 프로세싱 스텝은 Si-CH3 본드를 Si-OH 본드로 교체하는 유전막(104)의 표면 영역 내에 모이어티를 함유하는 탄소의 고갈을 야기하는 것으로 밝혀졌다. 다공성 저-k 유전 물질에 있어서, 리액티브 에치(reactive etch) 및 에시 가스(ash gases)는 막으로 더 확산되고 이에 따라 손상의 범위가 증가한다. 예컨대, 유전막(104)이 Ar을 함유하는 플라즈마 및 O, F, N, H, Ar 등의 자유 라디칼(free radical)에 의해 플라즈마 에칭될 때, 충격은 화학 결합(chemical bond)을 깨고, O, F, N, H 자유 라디칼에 의해 반응하는 단글링 본드(dangling bond)를 형성하고, 불안한 부산물을 형성한다. 또한, 이것은 유전막(104)의 표면을 친수성이 되게 하고, 유전막(104)으로 자유 라디칼의 일부를 푸싱(pushing)한다. 손상된 탄소는 다시 수산화(re-hydroxylate)되고, 유전막(104)의 유효 유전 상수(effective dielectric constant)를 상승시키는 물과 수소 결합할 것이다. 또한, 다양한 열 프로세스[예컨대, 고-열 아닐(high-temperature anneals)]는 인접한 Si-OH 그룹(group)의 압축(condensation)을 촉진시켜서, 그 밀도를 증가시키고, 그리고 유전막(104) 내에 보이드(void)를 생성한다. 처리제 입자(112)는 손상된 탄소를 재알킬화(re-alkylate)하거나 재아릴기를 도입(re-arylate)하고 이에 따라 유전 상수를 복원시키는 재-메틸화 화합물(re-methylating compound)을 포함한다. 재-메틸화 프로세스의 예시적 실시형태는 SiOSiRx의 수리된 표면을 얻기 위해 RxSi(OCOCH3)y 처리제 입자에 의해 반응하는 SiOH 손상 표면을 포함한다. Si-OH 결합을 Si-O-Si-Rx로 교체하는 것은 압축 반응을 회피하고, 이에 따라 보이드가 형성된다. 다른 예시적 실시형태는 유전막(104) 내에 모이어티를 함유하는 탄소를 보충하는 처리제 입자를 포함한다.
도 2b는 자체 수리 유전 물질(200B)의 일부 실시형태를 나타낸다. 처리제 입자(108)와 측벽 손상 사이에서 수리된 측벽(206)을 생성하는 화학 반응이 개시된다. 측벽 손상과의 처리제 입자(108)의 반응은 처리제 입자(108)를 소모시키고, 표면 영역 내의 농도를 대폭 감소시키며, 이에 따라 유전막(104) 내의 처리제 입자(108)의 농도 기울기(gradient concentration)을 초래하고, 유전막(104)의 표면 영역 내의 처리제 입자의 밀도는 유전막(104)의 벌크 영역(bulk region) 내의 처리제 입자의 농도보다 작고, 벌크 영역은 표면 영역 외에 유전막(104)의 내부 영역을 포함한다. 처리제 입자(108)의 농도 기울기(208)는 유전막(104)의 벌크 영역으로부터 유전막(104)의 표면 영역으로의 처리제 입자의 연속적인 확산(210)을 초래한다. 또한, 유전막(104)의 벌크 영역 내의 처리제 입자(112)의 더 큰 농도는 유전막(104)으로 확산되는 오염물질 라디칼과 반응할 것이다.
유전 물질 내에 모이어티를 함유하는 탄소의 농도 증가에 있어서 처리제 입자의 유효성을 확인하기 위해, 에너지-디스퍼시브 엑스레이 스펙트로스코피(EDX : Energy-dispersive X-ray spectroscopy) 또는 엑스-레이 광전자 분광법(XPS) 등의 기술에 의해 유전 물질의 탄소 농도가 측정될 수 있다. 도 3a는 탄소 농도의 XPS 측정을 위한 4개의 유전 물질 샘플을 설명하는 테이블을 나타낸다. S1(602)은 미처리 유전막이다. S2(604)는 손상을 입은 에칭된 유전막이다. S3(606)은 에칭 및 에싱 프로세스 이전에 패터닝되지 않은 유전막을 처리제 입자 처리로의 서브젝팅(subjecting)과 비다공성 캡 물질에 의한 캡핑(capping)에 의해 생성된 자체-수리 유전막이다. S4(608)는 처리제 입자 처리가 후속되는 에칭 및 에싱 프로세스에 패터닝되지 않은 유전막을 서브젝팅함으로써 생성된 외부-수리(externally-repaired) 유전막이다.
도 3b는 XPS에 의해 측정됨에 따라 외부-수리 유전체에 대한 자체-수리 유전체의 일부 실시형태를 위한 탄소 소모 프로파일(300B)을 나타내고, 탄소(원자 %)의 탄소 농도는 스퍼터 깊이(sputter depth)의 펑션으로서 도시된다. 이 비제한(non-limiting) 실시예에서, 손상 영역(610)의 두께는 거의 120초의 스퍼터 시간으로서 표현된다. 손상 영역(610)의 두께 내의 S1-S4(602-608)에 의해 주어진 탄소의 농도로부터, 자체-수리 유전막을 위한 S3(606)은 미처리 유전막을 위한 S1(602)와 근본적으로 동일하게 행동(behavior)(거의 0초와 120초 사이의 스퍼터 시간 동안의 거의 탄소 농도에 있어서의 5% 최대차보다 적은)하고, 외부-수리 유전막을 위한 S4(608)는 동일 영역 내에서 낮은 탄소 농도(거의 0초와 120초 사이의 스퍼터 시간동안의 거의 탄소 농도에 있어서의 5% 최대차보다 큰)를 나타낸다는 것이 인식될 것이다. 따라서, 300B의 실시형태에 있어서, 자체-수리 유전막은 외부-수리 유전막에 비해 증가된 탄소 농도를 보여준다. 도 3b는 어떤 방법으로든 저-k 유전막의 모든 측벽 수리 프로세스의 대표가 되는 것을 의미하지 않지만, 자체-수리 다공성 저-k 유전막을 위한 제안된 구현이 일부 종래 방법에 비해 측벽 손상의 영역 내에서의 탄소 농도에 있어서 현저한 향상을 제공할 수 있다.
도 4는 자체 수리 유전체 구조를 생성하는 방법(400)의 일부 실시형태의 플로우 다이어그램을 나타낸다. 일련의 행동(act) 또는 이벤트로서 방법(400)이 도시 및 설명되지만, 도시된 순서의 이와 같은 행동 또는 이벤트는 한정의 의미로 해석되지 않는다는 것이 인식될 것이다. 예컨대, 일부 행동은 여기에 도시 및/또는 개시된 것 이외의 다른 행동 또는 이벤트와 상이한 순서 및/또는 함께 발생할 수 있다 또한, 여기에 개시된 하나 이상의 양상 또는 실시형태를 구현하기 위해 도시된 행동이 모두 필요한 것은 아닐 수 있다. 또한, 여기에 묘사된 하나 이상의 행동은 하나 이상의 개별 행동 및/또는 단계로 수행될 수 있다.
402에서, 기판이 제공된다. 기판은 실리콘 웨이퍼 또는 다른 반도체 워크피스를 포함한다.
404에서, 유전 물질이 기판 상에 형성된다. 유전 물질은 화학 증착(CVD : chemical vapor deposition) 또는 스핀 온 방법에 의해 형성된 다공성 초저-k 유전체(예컨대, k<2.4) 또는 다공성 저-k 유전체(예컨대, 2.4 ≤ k ≤ 3.0)를 포함한다.
406에서, 유전 물질 내에 처리제 입자가 확산되고, 유전 물질 내에 실질적으로 균일한 농도를 형성하기 위해 유전 물질은 처리제 입자와 함께 노출된다. 처리제 입자는 유전 물질의 제1 포어 사이즈(first pore size)보다 더 작은 처리제 입자 사이즈를 가진 손상된 탄소를 재알킬화하거나 재아릴기를 도입할 수 있는 재-메틸화 화합물을 포함한다. 처리제 입자는 n > 2인 식 [-SiR2NR'-]n을 갖는 하나 이상의 화합물을 더 포함할 수 있고, x+y=4가 되도록 x는 1 내지 3의 범위의 정수이고, y는 1 내지 3의 범위의 정수이고, 각각의 R은 수소와 소수성 유기 모이어티(hydrophobic organic moiety)로부터 독립적으로 선택되고, R'는 수소이거나 유기 모이어티이고, R''는 알킬기 또는 카르보닐기인, R3SiNR'SiR3, (R3Si)3N; R3SiNR'2; R2Si(NR')2; RSi(NR')3; RxSiCly, RxSi(OH)y; R3SiOSiR'3; RxSi(OR')y; RxSi(OCOR')y; RxSiHy; RxSi[OC(R')=R'']4-x 또는 그것들의 조합에 있어서 순환적이 될 수 있다.
408에서 유전 물질은 조밀한(dense) 저-k 유전체에 의해 캡핑된다. 조밀한 저-k 유전체는 유전 물질 내에 처리제 입자를 캡슐화하는 처리제 입자 사이즈보다 더 작은 제2 포어 사이즈를 갖는 비다공성 조밀한 저-k 유전체를 포함한다.
410에서, 유전 물질은 포토레지스트에 의한 유전 물질의 코팅, 패터닝 마스크에 의한 유전 물질의 얼라이닝(aligning), 및 방사선원에 대한 유전 물질의 노출을 포함하는 패터닝 스텝으로 서브젝팅된다. 방사선은 포토마스크의 개방 영역에 대응하는 현상된(developed) 포토레지스트의 패턴을 생성한다.
412에서, 유전 물질은 유전 물질 내에 손상 영역 내에 손상을 도입하는 제1 프로세스로 서브젝팅되고, 손상은 유전 물질의 전기 파라미터에 대한 저하(degradation)를 포함한다. 프로세스는 에싱(ashing), 에칭(etching), 습식 또는 건식 화학 세정(wet or dry chemical cleaning), 열 순환(thermal cycling), 또는 그것들의 조합 중 하나 이상을 포함한다. 손상은 손상 영역 내에 모이어티를 함유하는 탄소의 농도 감소를 포함한다.
414에서, 유전 물질은 유전 물질의 손상과 처리제 입자 사이의 반응을 촉진시키는 선택적 활성화 동작을 포함하는 제2 프로세스로 서브젝팅된다. 일부 실시형태에서, 이 반응은 손상이 형성됨에 따라 자동적으로 발생한다. 다른 실시형태에서, 반응은 고-열 프로세스, 자외선 큐어, 또는 다른 에너지 전달 프로세스를 포함하는 활성화 동작에 의해 개시 또는 향상(예컨대, 더 빠른 반응속도)될 수 있다.
416에서, 반응은 처리제 입자와 유전 물질의 손상 사이에서 개시되고, 반응은 손상을 수리하고, 전기적 파라미터를 거의 원래 값으로 복원시킨다. 반응은 유전 물질의 표면 영역 내의 손상된 탄소를 재알킬화하거나 재아릴기를 도입하는 재-메틸화 화합물을 포함하는 처리제 입자들 사이에서의 화학 반응을 포함한다. 화학 반응은 유전 물질의 표면 영역 내의 손상 영역 내에서의 처리제 입자의 소모를 포함하고, 이에 따라 유전 물질 내의 처리제 입자의 농도 기울기를 초래한다. 다른 실시형태에서는 활성화 에너지가 반응을 개시하기 위해 필요하거나 반응을 향상시킬 수 있지만, 일부 실시형태에서 반응은 동시에 발생한다.
418에서, 처리제 입자의 농도 기울기는 유전 물질의 표면에 대한 유전 물질의 중심으로부터의 처리제 입자의 연속적인 확산을 초래하고 유전 물질에 대하여 손상을 연속적으로 수리한다.
또한, 본 명세서와 첨부 도면의 리딩(reading) 및/또는 이해에 기초한 통상의 기술자에게 동등한 개조 및/또는 수정이 발생할 수 있음을 인식하게 될 것이다. 여기에 개시된 설명은 이러한 모든 수정 및 개조를 포함함으로써 일반적으로 한정을 의도하지 않는다. 또한, 몇가지 구현 중 오직 하나에 관하여 특징 또는 양상이 개시되었지만, 이러한 특징 또는 양상은 소망하는 바에 따라 다른 구현의 하나 이상의 다른 특징 및/또는 양상과 결합될 수 있다. 또한, 여기에 사용된 "포함하다', "구비하다", "갖다", "~와 함께" 및/또는 그 변형 등의 용어는 "~으로 구성되다"와 유사한 의미를 포괄하는 정도이다. 또한, "모범적인"은 단지 최상이 아닌 예시의 의미를 나타낸다. 또한, 여기 묘사된 특징, 층, 및/또는 엘리먼트는 간략함과 용이한 이해를 목적으로 다른 것에 관한 특정 수치 및/또는 배향에 의해 도시된다는 것과, 실제 수치 및/또는 배향은 여기에 도시된 것과 실질적으로 상이할 수 있다는 것이 인식될 것이다.
따라서, 본 발명은 반도체 장치 애플리케이션을 위한 자체-수리 유전 물질을 생성하는 구조 및 방법에 관한 것이다. 다공성 유전 물질 내에 처리제 입자를 캡슐화하는 방법은 에칭 중에 표면 상에 도입되는 손상의 연속적인 자체-수리뿐만 아니라 에칭의 바이-프로덕트로서 유전 물질 내에 확산될 수 있는 모든 오염 라디칼에 의한 반응을 가능하게 한다. 또한, 다공성 유전 물질의 형성과 처리제 입자에 대한 노출이 유전 물질이 에칭 이후에 형성 및 수리되는 경우의 멀티플 스텝과는 대조적으로 싱글 프로세싱 스텝으로 원위치에 수행될 수 있기 때문에, 에칭 이전에 다공성 유전 물질 내에 처리제 입자를 캡슐화하는 방법은 막을 수리하는데 요구되는 프로세싱의 수를 감소시킨다.
일부 실시형태에서, 본 발명은 자체-수리 저-k 유전 물질을 생성하는 방법에 관한 것이다. 유전 물질 내에 처리제 입자가 확산되게 하기 위해 유전 물질은 기판 상에 형성되고, 처리제 입자에 노출된다. 이어서, 유전 물질 내에 처리제 입자를 캡슐화하기 위해 유전 물질 위에 캡 물질(cap material)이 형성된다. 제1 프로세스는 유전 물질의 전기 파라미터에 대한 저하를 포함하는 유전 물질의 손상 영역 내에 손상을 형성한다. 전기 파라미터를 거의 원래값으로 복원시키기 위해 손상 영역과 처리제 입자 사이에서 반응이 개시된다. 반응은 손상이 형성됨에 따라 자동적으로 발생하거나, 고-열 프로세스, 자외선 큐어, 또는 다른 에너지-전달 프로세스를 포함하는 활성화 동작을 포함하는 제2 프로세스에 의해 개시 또는 향상될 수 있다.
일부 실시형태에서, 본 발명은 마이크로일렉트로닉 장치를 형성하는 방법에 관한 것이다. 다공성 유전 물질은 기판 상에 형성되고, 처리제 입자에 노출되며, 처리제 입자는 처리제 입자가 유전체로 확산되기 위해 다공성 유전체의 제1 포어 사이즈보다 더 작은 처리제 입자 사이즈를 포함한다. 비다공성 캡 물질은 유전 물질 위에 형성되고, 비다공성 캡 물질은 유전 물질 내에 처리제 입자를 캡슐화하는 처리제 입자 사이즈 보다 더 작은 제2 포어 사이즈를 포함한다.
이어서, 유전 물질은 다공성 유전 물질의 손상 영역 내에 모이어티를 함유하는 탄소의 농도를 감소시키는 프로세스로 서브젝팅되고, 유전 물질의 전기 파라미터에 대한 저하를 초래한다. 이어서, 처리제 입자와 유전 물질의 손상 영역 사이에서 반응이 개시되고, 반응은 손상 영역 내에 모이어티를 함유하는 탄소의 농도를 증가시키고, 전기 파라미터를 거의 원래값으로 복원시킨다.
일부 실시형태에서, 본 발명은 복수의 처리제 입자에 노출되는 반도체 워크피스 상에 형성된 다공성 유전 물질을 포함하는 자체-수리 유전체 구조에 관한 것이다. 처리제 입자는 다공성 유전 물질로 확산된다. 처리제 입자는 처리제 입자가 다공성 유전 물질 내의 손상을 수리하기 위해 유전 물질을 통해 자유롭게 확산되도록, 다공성 유전 물질의 제1 포어 사이즈보다 더 작은 처리제 입자 사이즈를 포함한다.

Claims (10)

  1. 자체-수리 저-k 유전 물질(self-repairing low-k dielectric material)의 생성 방법으로서,
    기판 상에 유전 물질을 형성하는 스텝;
    처리제 입자(treating agent particle)가 상기 유전 물질로 확산되도록 상기 유전 물질을 상기 처리제 입자에 노출시키는 스텝;
    상기 유전 물질 내에 상기 처리제 입자를 캡슐화(encapsulate)하기 위해 상기 유전 물질 위에 캡 물질(cap material)을 형성하는 스텝;
    상기 유전 물질의 전기 파라미터에 대한 저하(degradation)를 포함하는, 상기 유전 물질의 손상(damage) 영역 내의 손상을 형성하는 스텝; 및
    상기 전기 파라미터를 원래값으로 복원시키기 위해 상기 손상 영역과 상기 처리제 입자 사이에서 반응을 개시하는 스텝;
    을 포함하고,
    상기 반응은, 상기 유전 물질 내의 상기 처리제 입자의 농도 기울기(gradient concentration)를 초래하고,
    상기 처리제 입자의 농도 기울기는, 상기 유전 물질의 벌크 영역(bulk region)으로부터 상기 유전 물질의 표면 영역으로 상기 처리제 입자를 연속적으로 확산시킴으로써 상기 유전 물질 내로 확산되는 오염 라디칼(contaminant radical)과 상기 확산된 처리제 입자의 반응을 초래하는 것인, 자체-수리 저-k 유전 물질의 생성 방법.
  2. 제1항에 있어서,
    상기 유전 물질에 대한 손상은 상기 손상 영역 내에 모이어티(moiety)를 함유하는 탄소의 농도 감소를 포함하고;
    상기 처리제 입자와 상기 유전 물질의 손상 사이에서의 반응은 상기 손상 영역 내에 모이어티를 함유하는 탄소의 농도를 증가시키는, 자체-수리 저-k 유전 물질의 생성 방법.
  3. 제1항에 있어서,
    처리제 입자 사이즈보다 더 큰 제1 포어 사이즈(pore size)를 갖는 다공성 유전 물질을 형성하는 스텝; 및
    상기 처리제 입자 사이즈보다 더 작은 제2 포어 사이즈를 갖는 비다공성 캡 물질(non-porous cap material)을 형성하는 스텝;
    을 포함하는, 자체-수리 저-k 유전 물질의 생성 방법.
  4. 제1항에 있어서,
    상기 유전 물질의 손상 영역 내에 손상을 형성하는 스텝은 에싱(ashing), 에칭(etching), 습식 또는 건식 화학 세정(wet or dry chemical cleaning), 열순환(thermal cycling), 또는 그것들의 조합 중 하나 이상을 포함하는 제1 프로세스를 포함하고,
    상기 제1 프로세스는 상기 유전 물질의 표면 영역 내에 위치된 상기 손상 영역 내에 손상을 생성하는, 자체-수리 저-k 유전 물질의 생성 방법.
  5. 마이크로일렉트로닉 장치의 형성 방법으로서,
    기판 상에 다공성 유전 물질(porous dielectric material)을 형성하는 스텝;
    처리제 입자가 유전체 내에 확산되도록 다공성 유전체의 제1 포어 사이즈보다 더 작은 처리제 입자 사이즈를 포함하는 처리제 입자에 상기 다공성 유전 물질을 노출시키는 스텝;
    상기 유전 물질 내에 상기 처리제 입자를 캡슐화하는, 처리제 입자 사이즈보다 더 작은 제2 포어 사이즈를 포함하는 비다공성 캡 물질을 상기 유전 물질 위에 형성하는 스텝;
    상기 다공성 유전 물질의 손상 영역 내에 모이어티를 함유하는 탄소의 농도를 감소시켜서 상기 유전 물질의 전기 파라미터에 대한 저하를 초래하는 프로세스에 상기 유전 물질을 서브젝팅(subjecting)하는 스텝; 및
    상기 처리제 입자와 상기 유전 물질의 손상 영역 사이에서, 상기 손상 영역 내에 모이어티를 함유하는 탄소의 농도를 증가시켜서 상기 전기 파라미터를 원래값으로 복원시키는 반응을 개시하는 스텝;
    을 포함하고,
    상기 반응은, 상기 유전 물질 내의 상기 처리제 입자의 농도 기울기(gradient concentration)를 초래하고,
    상기 처리제 입자의 농도 기울기는, 상기 유전 물질의 벌크 영역(bulk region)으로부터 상기 유전 물질의 표면 영역으로 상기 처리제 입자를 연속적으로 확산시킴으로써 상기 유전 물질 내로 확산되는 오염 라디칼(contaminant radical)과 상기 확산된 처리제 입자의 반응을 초래하는 것인, 마이크로일렉트로닉 장치의 형성 방법.
  6. 제5항에 있어서,
    상기 프로세스는 에싱, 에칭, 습식 또는 건식 화학 세정, 열 순환, 또는 그것들의 조합 중 하나 이상을 포함하고;
    상기 프로세스는 상기 유전 물질의 표면 영역 내에 위치된 손상 영역 내에 손상을 생성하는, 마이크로일렉트로닉 장치의 형성 방법.
  7. 제5항에 있어서,
    상기 처리제 입자는 액체, 증기, 기체, 플라즈마, 초임계 용액(supercritical solvent), 또는 그것들의 조합 중 하나 이상을 포함하고, 손상 영역을 재알킬화(re-alkylate)하거나 재아릴기를 도입(re-arylate)하고, 이에 따라 상기 전기 파라미터를 복원시킬 수 있는 재-메틸화 화합물(re-methylating compound)을 더 포함하는, 마이크로일렉트로닉 장치의 형성 방법.
  8. 자체-수리 유전체 구조로서,
    반도체 워크피스(workpiece);
    상기 반도체 워크피스 상의 다공성 유전 물질; 및
    상기 다공성 유전 물질 내에서 확산되는 복수의 처리제 입자
    를 포함하고,
    상기 복수의 처리제 입자는,
    상기 유전 물질의 전기 파라미터를 저하시키는 상기 다공성 유전 물질의 손상 영역 내의 손상을 수리하기 위해 상기 유전 물질의 벌크 영역으로부터 상기 유전 물질의 표면 영역으로 상기 복수의 처리제 입자가 연속적으로 확산되도록, 상기 다공성 유전 물질의 제1 포어 사이즈보다 더 작은 C1-C18의 처리제 입자 사이즈를 포함하는 것인, 유전체 구조.
  9. 제8항에 있어서,
    상기 유전 물질 내에 상기 처리제 입자를 캡슐화하는 상기 다공성 유전 물질 상의 비다공성 캡 물질을 포함하고, 상기 비다공성 캡 물질은 제로(zero)의 제2 포어 사이즈를 포함하는 것인, 유전체 구조.
  10. 제8항에 있어서,
    상기 유전 물질을 통해 상기 처리제 입자가 확산되고, 상기 유전 물질 내에 균일한 농도의 상기 처리제 입자를 형성하는 것이 가능하도록 충분히 큰 11 옹스트롬(angstrom) 내지 20 옹스트롬 범위의 제1 포어 사이즈를 포함하는, 유전체 구조.
KR20120088252A 2012-06-25 2012-08-13 다공성 유전 물질을 위한 자체 수리 프로세스 KR101376003B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/531,738 US9029171B2 (en) 2012-06-25 2012-06-25 Self repairing process for porous dielectric materials
US13/531,738 2012-06-25

Publications (2)

Publication Number Publication Date
KR20140000606A KR20140000606A (ko) 2014-01-03
KR101376003B1 true KR101376003B1 (ko) 2014-03-19

Family

ID=49773723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120088252A KR101376003B1 (ko) 2012-06-25 2012-08-13 다공성 유전 물질을 위한 자체 수리 프로세스

Country Status (4)

Country Link
US (2) US9029171B2 (ko)
KR (1) KR101376003B1 (ko)
CN (1) CN103515303B (ko)
TW (1) TWI503887B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10049886B2 (en) * 2014-10-30 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for damage reduction in light-assisted processes
KR20160116618A (ko) 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126933A (ko) * 2003-10-10 2006-12-11 동경 엘렉트론 주식회사 유전체 막을 처리하기 위한 방법 및 시스템
KR20070060117A (ko) * 2004-09-15 2007-06-12 허니웰 인터내셔널 인코포레이티드 처리제 물질
KR20090113389A (ko) * 2004-10-27 2009-10-30 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
CN1742363B (zh) 2003-01-25 2010-10-13 霍尼韦尔国际公司 受损电介质材料和电介质膜的修复和恢复
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7387973B2 (en) * 2004-09-30 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving low-K dielectrics by supercritical fluid treatments
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法
DE102009023379B4 (de) 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126933A (ko) * 2003-10-10 2006-12-11 동경 엘렉트론 주식회사 유전체 막을 처리하기 위한 방법 및 시스템
KR20070060117A (ko) * 2004-09-15 2007-06-12 허니웰 인터내셔널 인코포레이티드 처리제 물질
KR20090113389A (ko) * 2004-10-27 2009-10-30 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품

Also Published As

Publication number Publication date
US9806026B2 (en) 2017-10-31
KR20140000606A (ko) 2014-01-03
US9029171B2 (en) 2015-05-12
CN103515303B (zh) 2016-05-04
TWI503887B (zh) 2015-10-11
US20130341768A1 (en) 2013-12-26
CN103515303A (zh) 2014-01-15
TW201401370A (zh) 2014-01-01
US20150243603A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US7678712B2 (en) Vapor phase treatment of dielectric materials
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
KR100992671B1 (ko) 전자디바이스 및 그 제조방법
US10062602B2 (en) Method of etching a porous dielectric material
US7314828B2 (en) Repairing method for low-k dielectric materials
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
US6936533B2 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
TW200845212A (en) Activated chemical process for enhancing material properties of dielectric films
US8058153B2 (en) Method for recovering damage of low dielectric insulating film for manufacturing semiconductor device
JP2008103586A (ja) 半導体装置の製造方法および半導体装置
KR101376003B1 (ko) 다공성 유전 물질을 위한 자체 수리 프로세스
US9236294B2 (en) Method for forming semiconductor device structure
US20080118995A1 (en) Method and composition for restoring dielectric properties of porous dielectric materials
KR101106425B1 (ko) 질소-비함유 유전성 반사방지 코팅부 및 하드마스크
Shi et al. Plasma Processing of Low‐k Dielectrics
KR20190045071A (ko) 반도체 장치의 제조 방법
OLAWUMI FACULTY OF ELECTRICAL AND COMPUTER ENGINEERING
Huang Plasma damaging process of porous ultra-low-k dielectrics and dielectric repair
US20140256064A1 (en) Methods of repairing damaged insulating materials by introducing carbon into the layer of insulating material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7