CN103515303B - 用于多孔介电材料的自修复工艺 - Google Patents

用于多孔介电材料的自修复工艺 Download PDF

Info

Publication number
CN103515303B
CN103515303B CN201210337327.9A CN201210337327A CN103515303B CN 103515303 B CN103515303 B CN 103515303B CN 201210337327 A CN201210337327 A CN 201210337327A CN 103515303 B CN103515303 B CN 103515303B
Authority
CN
China
Prior art keywords
dielectric material
inorganic agent
agent particle
dielectric
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210337327.9A
Other languages
English (en)
Other versions
CN103515303A (zh
Inventor
黄琮闵
李忠儒
包天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103515303A publication Critical patent/CN103515303A/zh
Application granted granted Critical
Publication of CN103515303B publication Critical patent/CN103515303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及制造用于半导体器件应用的自修复介电材料的结构和方法。在衬底上沉积多孔介电材料，并且暴露于处理剂颗粒中从而使得该处理剂颗粒扩散进入该介电材料中。在介电材料之上形成密集的无孔覆盖以将处理剂颗粒封装在介电材料内。然后对介电材料实施工艺形成对该介电材料的损伤。在处理剂颗粒和损伤之间引发化学反应，以修复损伤。由化学反应消耗处理剂颗粒而形成的梯度浓度促使处理剂颗粒朝着介电材料的损伤区域连续扩散，从而连续修复损伤。本发明提供用于多孔介电材料的自修复工艺。

Description

用于多孔介电材料的自修复工艺
技术领域
本发明涉及制造自修复低k介电材料的方法及自修复介电结构。
背景技术
依照摩尔定律的半导体部件尺寸的按比例缩放推动了改进材料性能的需求，从而实现期望的集成电路性能。可以通过利用用于电隔离金属化水平的具有低介电常数的介电材料提高集成电路性能的一些方面。用来制造集成电路的各种部件的工艺步骤会降低介电材料的性能，从而减少产量。因此，需要有效的修复机制。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种制造自修复低k介电材料的方法，包括：在衬底上形成介电材料；使所述介电材料暴露于处理剂颗粒中从而使得所述处理剂颗粒扩散进入所述介电材料中；在所述介电材料之上形成覆盖材料以将所述处理剂颗粒封装在所述介电材料内；在所述介电材料的损伤区域内形成损伤，包括所述介电材料的电参数的衰退；以及引发所述处理剂颗粒和所述损伤区域之间的反应以恢复所述电参数到接近初始值。
在上述方法中，其中，对所述介电材料的损伤包括降低所述损伤区域内的含碳部分的浓度；以及所述处理剂颗粒和所述介电材料的所述损伤之间的反应增加所述损伤区域内的含碳部分的浓度。
在上述方法中，包括：形成具有第一孔径的多孔介电材料，所述第一孔径大于处理剂颗粒尺寸；以及形成具有第二孔径的无孔覆盖材料，所述第二孔径小于所述处理剂颗粒尺寸。
在上述方法中，其中，在所述介电材料的损伤区域内形成损伤包括第一工艺，所述第一工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述第一工艺在位于所述介电材料的表面区域内的所述损伤区域内形成损伤。
在上述方法中，其中，在所述介电材料的损伤区域内形成损伤包括第一工艺，所述第一工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述第一工艺在位于所述介电材料的表面区域内的所述损伤区域内形成损伤，上述方法还包括：所述处理剂颗粒与位于所述介电材料的所述表面区域内的所述损伤区域反应，形成所述介电材料内的所述处理剂颗粒的梯度浓度；以及其中所述处理剂颗粒的梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散。
在上述方法中，其中，在所述介电材料的损伤区域内形成损伤包括第一工艺，所述第一工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述第一工艺在位于所述介电材料的表面区域内的所述损伤区域内形成损伤，上述方法还包括：所述处理剂颗粒与位于所述介电材料的所述表面区域内的所述损伤区域反应，形成所述介电材料内的所述处理剂颗粒的梯度浓度；以及其中所述处理剂颗粒的梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散，上述方法还包括：使位于所述介电材料的所述主体区域内的处理剂颗粒与扩散进入所述介电材料中的污染物自由基反应。
在上述方法中，其中，在所述介电材料的损伤区域内形成损伤包括第一工艺，所述第一工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述第一工艺在位于所述介电材料的表面区域内的所述损伤区域内形成损伤，上述方法还包括：所述处理剂颗粒与位于所述介电材料的所述表面区域内的所述损伤区域反应，形成所述介电材料内的所述处理剂颗粒的梯度浓度；以及其中所述处理剂颗粒的梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散，上述方法还包括：使位于所述介电材料的所述主体区域内的处理剂颗粒与扩散进入所述介电材料中的污染物自由基反应，其中，通过包括激活工艺的第二工艺引发所述处理剂颗粒和所述损伤区域的反应，所述激活工艺包括高温工艺、紫外线处理或其他能量转移工艺。
在上述方法中，其中，所述电参数包括所述介电材料的介电常数；以及其中所述介电材料包括具有约2.4到约3.0之间的介电常数值的多孔低k介电材料，或者包括具有小于约2.4的介电常数值的多孔极低k介电材料。
根据本发明的另一方面，还提供了一种形成微电子器件的方法，包括：在衬底上形成多孔介电材料；暴露所述多孔介电材料于处理剂颗粒中，所述处理剂颗粒的处理剂颗粒尺寸小于所述多孔介电材料的第一孔径，从而使得所述处理剂颗粒扩散进入介电材料；在所述介电材料之上形成无孔覆盖材料，所述无孔覆盖材料包括小于所述处理剂颗粒尺寸的第二孔径，所述无孔覆盖材料将所述处理剂颗粒封装在所述介电材料内；对所述介电材料实施减小所述多孔介电材料的损伤区域内的含碳部分的浓度的工艺，导致所述介电材料的电参数的衰退；以及引发所述处理剂颗粒和所述介电材料的损伤区域之间的反应，其中所述反应增加所述损伤区域内含碳部分的浓度，恢复所述电参数到接近初始值。
在上述方法中，其中，所述工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述工艺在位于所述介电材料的表面区域内的损伤区域内形成损伤。
在上述方法中，其中，所述工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述工艺在位于所述介电材料的表面区域内的损伤区域内形成损伤，上述方法还包括：使所述处理剂颗粒与位于所述介电材料的表面区域内的所述损伤区域反应，导致所述介电材料内的所述处理剂颗粒的梯度浓度，其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散。
在上述方法中，其中，所述工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及所述工艺在位于所述介电材料的表面区域内的损伤区域内形成损伤，上述方法还包括：使所述处理剂颗粒与位于所述介电材料的表面区域内的所述损伤区域反应，导致所述介电材料内的所述处理剂颗粒的梯度浓度，其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散，上述方法还包括：使所述介电材料的主体区域内的所述处理剂颗粒与扩散进入所述介电材料中的污染物自由基反应。
在上述方法中，其中，所述处理剂颗粒包括一种或多种液体、蒸汽、气体、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
在上述方法中，其中，恢复的电参数包括所述介电材料的介电常数。
根据本发明的又一方面，还提供了一种自修复介电结构，包括：半导体工件；多孔介电材料，位于所述半导体工件上；以及多种处理剂颗粒，在所述多孔介电材料中扩散，其中所述多种处理剂颗粒包括约C1-C18的处理剂颗粒尺寸，所述处理剂颗粒尺寸小于所述多孔介电材料的第一孔径，从而使得所述多种处理剂颗粒自由地扩散穿过所述介电材料以修复位于所述多孔介电材料的损伤区域内的使所述介电材料的电参数降低的损伤。
在上述介电结构中，包括：位于所述多孔介电材料之上的无孔覆盖材料，所述无孔覆盖材料包括基本上为零的第二孔径，所述处理剂颗粒尺寸将所述处理剂颗粒封装在所述介电材料内。
在上述介电结构中，包括：约11埃至约20埃的第一孔径，所述第一孔径足够大以使得所述处理剂颗粒扩散穿过所述介电材料并且在所述介电材料内形成基本均匀的浓度。
在上述介电结构中，包括：约11埃至约20埃的第一孔径，所述第一孔径足够大以使得所述处理剂颗粒扩散穿过所述介电材料并且在所述介电材料内形成基本均匀的浓度，其中，所述处理剂颗粒包括在所述介电材料内的约大于5％碳浓度最大差值的梯度浓度；以及其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的表面区域的连续扩散。
在上述介电结构中，包括：约11埃至约20埃的第一孔径，所述第一孔径足够大以使得所述处理剂颗粒扩散穿过所述介电材料并且在所述介电材料内形成基本均匀的浓度，其中，所述处理剂颗粒包括在所述介电材料内的约大于5％碳浓度最大差值的梯度浓度；以及其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的表面区域的连续扩散，其中，所述处理剂颗粒包括一种或多种液体、蒸汽、气体、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
在上述介电结构中，包括：约11埃至约20埃的第一孔径，所述第一孔径足够大以使得所述处理剂颗粒扩散穿过所述介电材料并且在所述介电材料内形成基本均匀的浓度，其中，所述处理剂颗粒包括在所述介电材料内的约大于5％碳浓度最大差值的梯度浓度；以及其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的表面区域的连续扩散，其中，所述处理剂颗粒包括一种或多种液体、蒸汽、气体、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数，其中，所述处理剂颗粒包括至少一种化合物，所述化合物具有分子式[-SiR2NR′-]n，其中n＞2并且可以是环、R3SiNR′SiR3、(R3Si)3N、R3SiNR′2、R2Si(NR′)2、RSi(NR′)3、RxSiCly、RxSi(OH)y、R3SiOSiR′3、RxSi(OR′)y、RxSi(OCOR′)y、RxSiHy、RxSi[OC(R′)＝R″]4-x或它们的组合，其中x是从1到3的整数，y是从1到3的整数从而x+y＝4，每一个R独立地选自氢和疏水有机基团；R’是氢或有机基团，以及R”是烷基或羰基。
附图说明
图1A至图2B示出自修复介电材料的一些实施例；
图3A示出表格，该表格描述用于碳浓度XPS测量的四种电介质样品；
图3B示出自修复电介质和外部修复电介质的一些实施例的碳消耗分布图；
图4示出制造自修复介电结构的方法的一些实施例的流程图。
具体实施方式
参考附图作出描述，通常相同的编号用于指示相同的元件，其中各种结构并不一定按比例绘制。在以下描述中，为说明的目的，阐述了许多具体细节以便于理解。然而，本领域普通技术人员应该理解，可以用较少程度的这些具体细节实施本文描述的一个或多个方面。在其他情况下，以框图形式示出已知的结构和器件以便于理解。
半导体制造涉及一系列的光刻步骤，其中包括位于硅衬底上的介电材料的半导体工件被光刻胶覆盖，与图案化掩模对准，并且在辐射源下曝光。辐射形成与光掩模的开口区域对应的显影光刻胶图案。然后对半导体工件实施蚀刻工艺，这形成了位于介电材料中的开口。蚀刻工艺还可能对介电材料造成损伤，损伤包括减少位于介电材料的表面区域附近的含碳部分的浓度。受损的介电材料的电子能量损失能谱法(EELS)测量表明受损的表面区域延伸至约40埃的深度。这种受损的表面区域在介电材料内形成的金属化层之间导致较高的互连电容，这通过引入额外的RC延时降低了金属化层的电性能。为了减轻以上的一些影响，损伤可以与处理剂颗粒发生反应以增加介电材料的受损的表面区域中的含碳部分的浓度，从而修复介电材料。处理剂颗粒通过官能化学基团与受损的表面区域发生反应，并且不易穿透受损的表面区域。X射线光电子能谱(XPS)测量表明处理剂颗粒的穿透深度小于20埃。因此，处理剂颗粒不能扩散得足够远以进入介电材料从而完全修复所有的损伤。因此，不能完全消除RC延时。
依照摩尔定律的半导体部件尺寸的按比例缩放推动了改进材料性能的需求，从而实现期望的集成电路性能。可以通过利用用于电隔离金属化水平的介电材料提高集成电路性能的一些方面，其中介电材料的介电常数(k)限定介电材料承受电隔离的金属化层之间的保持电位的能力。用来制造集成电路的各种部件的工艺步骤可降低介电材料的性能，从而减少产量。因此，需要有效的修复机制。
因此，本发明涉及对制造过程中在介电材料中产生的损伤进行修复的结构和方法。在衬底上形成介电材料，然后暴露于处理剂颗粒中从而使得处理剂颗粒扩散进入介电材料并在介电材料内形成基本上均匀的浓度。然后在介电材料之上形成覆盖以将处理剂颗粒封装在介电材料内。然后对介电材料实施加工(例如，蚀刻、灰化、化学清洗或热循环)，从而对介电材料造成损伤。然后封装在介电材料内的处理剂颗粒扩散穿过介电材料并且与损伤发生反应以修复介电材料。
图1A示出自修复介电材料100A的一些实施例。形成铜金属化层102。介电膜104形成在铜金属化层102之上并通过蚀刻终止衬垫106与铜金属化层102分开，这防止介电膜104内的后续蚀刻和清洗步骤与铜金属化层102相互作用。在固化步骤(包括在紫外线辐射下曝光约3分钟至约6分钟)之后，然后用处理剂颗粒108处理介电膜104，处理剂颗粒108包括一种或多种液体、蒸汽、气体、等离子体、超临界溶剂或它们的组合。处理剂颗粒包括约C1-C18的处理剂颗粒尺寸。在一些实施例中，在一个加工步骤中原位(即在一个加工室中)实施介电膜104的形成和处理剂颗粒108的处理。在其他实施例中，介电膜104的形成和处理剂微粒108的处理包括在多个加工室内实施的多个加工步骤。
介电膜104是多孔的，其孔径在约11埃至约20埃的范围内，大于处理剂颗粒108的处理剂颗粒尺寸，从而使得处理剂颗粒扩散进入介电材料并在介电材料内形成基本均匀的浓度。基本均匀的浓度包括处理剂颗粒108的浓度中小于约5％的变化。图1B示出自修复介电材料100B的一些实施例，其中在介电膜104之上形成无孔的覆盖材料110。无孔的覆盖材料110包括基本上为零的孔径，从而使得无孔的覆盖材料110将处理剂颗粒108封装在介电膜104内。在一些实施例中，无孔的覆盖材料110包括多孔的极低k介电材料，诸如氧掺杂的SiC(ODC)、氮掺杂的SiC(NDC)、SiN等，包括小于约2.4的介电常数值。
图2A示出自修复介电材料200A的一些实施例。通过蚀刻和清洗工艺(例如，等离子体蚀刻然后化学清洗)在介电膜104中形成开口202，这在介电膜104的表面区域内造成侧壁损伤204。在处理剂颗粒108和侧壁损伤204之间引发化学反应，基本上完全修复表面区域内任何深度的损伤。随着侧壁损伤204的形成，化学反应可以自动发生，或者可以通过包括高温工艺、紫外线处理或其他能量转移工艺的激活工艺引发。
对于自修复介电材料200A的实施例，介电膜104包括含碳SiO2膜，诸如SiCOH基多孔低k介电材料，包括介于约2.4和约3.0之间的介电常数值，其中加入碳以降低极化率从而降低介电膜104的介电常数。据发现，诸如等离子体蚀刻或灰化的后续加工步骤导致介电膜104的表面区域内的含碳部分消耗，用Si-OH键取代Si-CH3键。在多孔低k介电材料中，反应性蚀刻和灰化气体可以进一步扩散到膜中，从而增大损伤的范围。例如，当用含氩和诸如O、F、N、H的自由基的等离子体对介电膜104进行等离子体蚀刻时，氩轰击将破坏化学键并形成与O、F、N、H自由基反应的悬空键以及形成挥发性的副产物。这还使得介电膜104的表面变得亲水，将一部分自由基推入介电膜104中。受损的碳将再羟化并与水形成氢键，这增加了介电膜104的有效介电常数。各种热工艺(例如，高温退火)也促使邻近的Si-OH基团缩合，增大它们的密度以及在介电膜104内形成空隙。处理剂颗粒108包括再甲基化化合物，该再甲基化化合物再烷基化或再芳基化受损的碳，从而恢复介电常数。再甲基化工艺的示例性实施例包括与RxSi(OCOCH3)y处理剂颗粒反应的SiOH受损表面以形成SiOSiRx的修复表面。通过Si-O-Si-Rx键代替Si-OH键避免缩合反应，从而避免形成空隙。其他示例性实施例包括处理剂颗粒，处理剂颗粒补充介电膜104内的含碳部分。
图2B示出自修复介电材料200B的一些实施例。处理剂颗粒108与侧壁损伤之间引发的化学反应形成修复的侧壁206。处理剂颗粒108和侧壁损伤的反应消耗处理剂颗粒108并且消耗处理剂颗粒108在表面区域内的浓度，导致介电膜104内的处理剂颗粒108的梯度浓度208，其中介电膜104的表面区域内的处理剂颗粒的密度小于介电膜104的主体区域内的处理剂颗粒108的密度，主体区域包括介电膜104的内部区域而不是表面区域。处理剂颗粒108的梯度浓度208引起处理剂颗粒从介电膜104的主体区域至介电膜104的表面区域的连续扩散210。而且，介电膜104的主体区域内较大浓度的处理剂颗粒108将与扩散进入介电膜104的污染物自由基反应。
为证实处理剂颗粒在增大介电材料内含碳部分的浓度方面的有效性，可以通过诸如能量分散型X射线分光法(EDX)或X射线光电子能谱(XPS)的技术测量介电材料的碳浓度。图3A示出用XPS测量碳浓度的四种介电材料样品的表格。S1(602)是未处理的介电膜。S2(604)是经过蚀刻具有损伤的的介电膜。S3(606)是自修复介电膜，通过在蚀刻和灰化工艺之前对未图案化的介电膜实施处理剂颗粒处理以及用无孔的覆盖材料覆盖形成。S4(608)是外部修复的介电膜，通过对未图案化的介电膜实施蚀刻和灰化工艺然后用处理剂颗粒处理形成。
图3B示出通过XPS测量的自修复电介质与外部修复电介质的一些实施例的碳消耗分布图300B，其中碳(原子％)的碳浓度示出为溅射深度的函数。在这个非限制性的实例中，损伤区610的厚度表示为约120秒的溅射时间。根据损伤区610的厚度内的S1-S4(602-608)提供的碳浓度可以了解，代表自修复介电膜的S3(606)与代表未处理的介电膜的S1(602)产生基本上相同的表现(在约0秒到120秒之间的溅射时间，约小于5％碳浓度最大差值)，而代表外部修复介电膜的S4(608)在相同的区域示出较低的碳浓度(在约0秒到120秒之间的溅射时间，约大于5％碳浓度最大差值)。因此，在300B的实施例中，与外部修复介电膜相比，自修复介电膜表现出增加的碳浓度。尽管图3B并不旨在任何方面代表低k介电膜的所有侧壁修复工艺，但是与一些现有技术方法相比，它趋向于表明，自修复多孔低k介电膜的建议实施可对侧壁损伤区内的碳浓度提供显著改善。
图4示出制造自修复介电结构的方法400的一些实施例的流程图。当以下将方法400示出和描述为一系列行为或事件时，应该理解，示出的这些行为或事件的顺序并不以限定的含义解释。例如，一些行为可能以不同的顺序发生和/或与除本文示出和/或描述的行为或事件之外的其他行为或事件同时发生。此外，实施本文描述的一个或多个方面或实施例并不需要所有示出的行为。而且，本文描述的一个或多个行为可能在一个或多个单独的行为和/或阶段中执行。
在402中，提供衬底。衬底包括硅晶圆或其他半导体工件。
在404中，在衬底上形成介电材料。介电材料包括通过化学汽相沉积(CVD)或旋涂法形成的多孔低k电介质(例如，2.4≤k≤3.0)或多孔极低k电介质(例如，k＜2.4)。
在406中，用处理剂颗粒处理介电材料从而使得处理剂颗粒扩散进入介电材料中并且在介电材料内形成基本均匀的浓度。处理剂颗粒包括再甲基化化合物，再甲基化化合物能够再烷基化或再芳基化受损的碳，处理剂颗粒的尺寸小于介电材料的第一孔径。处理剂颗粒还可以包括至少一种化合物，该化合物具有分子式[-SiR2NR′-]n，其中n＞2并且可以是环、R3SiNR′SiR3、(R3Si)3N、R3SiNR′2、R2Si(NR′)2、RSi(NR′)3、RxSiCly、RxSi(OH)y、R3SiOSiR′3、RxSi(OR′)y、RxSi(OCOR′)y、RxSiHy、RxSi[OC(R′)＝R″]4-x或它们的组合，其中x是从1到3的整数，y是从1到3的整数使得x+y＝4，每一个R独立地选自氢和疏水有机基团；R’是氢或有机基团，以及R”是烷基或羰基。
在408中，用密集的低k电介质覆盖介电材料。密集的低k电介质包括具有第二孔径的无孔的密集的低k电介质，该第二孔径小于处理剂颗粒尺寸，从而将处理剂颗粒封装在介电材料内。
在410中，对介电材料实施图案化步骤，包括用光刻胶涂覆介电材料，使介电材料与图案化掩模对准，以及在辐射源下曝光介电材料。辐射形成与光刻胶的开口区域对应的显影的光刻胶图案。
在412中，对介电材料实施第一工艺，第一工艺在介电材料内的损伤区域内引入损伤，损伤包括介电材料的电参数的衰退。该工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合。损伤包括损伤区内含碳部分的浓度的降低。
在414中，对介电材料实施第二工艺，包括促进处理剂颗粒和介电材料损伤之间的反应的可选的激活操作。在一些实施例中，随着损伤的形成反应自动发生。在其他的实施例中，可以通过包括高温工艺、紫外线处理或其他能量转移工艺的激活操作引发或增强反应(例如较快的反应速率)。
在416中，在处理剂颗粒和介电材料的损伤之间引发反应，其中该反应修复损伤，恢复电参数到接近初始值。该反应包括处理剂颗粒之间的化学反应，处理剂颗粒包括再烷基化或再芳基化介电材料的表面区域内的受损的碳的再甲基化化合物。该化学反应包括消耗位于介电材料的表面区域内的损伤区域内的处理剂颗粒，形成介电材料内的处理剂颗粒的梯度浓度。在一些实施例中反应同时发生，而在其他实施例中需要激活能引发反应或增强反应。
在418中处理剂颗粒的梯度浓度导致处理剂颗粒从介电材料的中心到介电材料的表面的连续扩散，从而连续修复对介电材料的损伤。
基于对说明书和附图的阅读和/或理解，本领域内普通技术人员也将认识到可以做出等同修改和/或改变。本发明包括所有的这些修改和改变并且通常不打算用来限制。此外，就若干实施方式中的一个来说公开了特定部件或方面，然而正如可能期望的，这种部件或方面可以与其他实施方式的一个或多个其他部件和/或方面组合。而且，就本文所使用的术语“包含”、“具有”、“有”、“附有”和/或它们的变化形式来说，这些术语意图包括在意思相近的“包括”中。另外，“示例性的”仅意味着指实例，而不是最好的。还应该理解，本文描述的部件、层和/或元件示出为具有相对于另一个的特定尺寸和方向是为了简明和易于理解的目的，并且实际的尺寸和/或方向可以与本文示出的实质上不同。
因此，本发明涉及制造用于半导体器件应用的自修复介电材料的结构和方法。将处理剂颗粒封装在多孔介电材料内的方法允许在蚀刻过程中对表面上引发的损伤的连续修复，以及与作为蚀刻的副产品可能扩散到介电材料内的任何污染物自由基发生反应。在蚀刻之前将处理剂颗粒封装在多孔介电材料内的方法还减少修复膜所需的工艺步骤的数量，因为多孔介电材料的形成和处理剂颗粒的处理可以在一个工艺步骤中原位实施，与在蚀刻之后形成和修复介电材料的多步骤相反。
在一些实施例中，本发明涉及一种制造自修复低k介电材料的方法。在衬底上形成介电材料并且暴露于处理剂颗粒中从而使得处理剂颗粒扩散到介电材料中。在介电材料之上形成覆盖材料以将处理剂颗粒封装在介电材料内。第一工艺在介电材料内的损伤区域内形成损伤，包括介电材料的电参数的衰退。在处理剂颗粒和损伤区域之间引发反应以恢复电参数到接近初始值。随着损伤的形成可能自动发生反应，或者可以通过包括激活操作的第二工艺引发或增强反应，激活操作包括高温工艺、紫外线处理或其他能量转移工艺。
在一些实施例中，本发明涉及形成微电子器件的方法。在衬底上形成多孔介电材料，并且暴露于处理剂颗粒中，其中处理剂颗粒的处理剂颗粒尺寸小于多孔电介质的第一孔径，从而使得处理剂颗粒扩散到电介质中。在介电材料的之上形成无孔的覆盖材料，其中无孔的覆盖材料包括小于处理剂颗粒尺寸的第二孔径，将处理剂颗粒封装在介电材料内。
然后对介电材料实施减小多孔介电材料内的损伤区域内的含碳部分的浓度的工艺，导致介电材料的电参数衰退。接着在处理剂颗粒和介电材料的损伤区域之间引发反应，其中该反应增加损伤区域内的含碳部分的浓度，恢复电参数到接近初始值。
在一些实施例中，本发明涉及自修复介电结构，包括形成在半导体工件上的暴露于多种处理剂颗粒中的多孔介电材料。处理剂颗粒扩散进入多孔介电材料中。处理剂颗粒包括小于多孔介电材料的第一孔径的处理剂颗粒尺寸，从而使得处理剂颗粒自由地扩散穿过介电材料以修复多孔介电材料内的损伤。

Claims (21)

1.一种制造自修复低k介电材料的方法，包括：
在衬底上形成介电材料；
使所述介电材料暴露于处理剂颗粒中从而使得所述处理剂颗粒扩散进入所述介电材料中；
在所述介电材料之上形成覆盖材料以将所述处理剂颗粒封装在所述介电材料内；
在所述介电材料的损伤区域内形成损伤，包括所述介电材料的电参数的衰退；以及
引发所述处理剂颗粒和所述损伤区域之间的反应以恢复所述电参数到初始值。
2.根据权利要求1所述的方法，其中，
对所述介电材料的损伤包括降低所述损伤区域内的含碳部分的浓度；以及
所述处理剂颗粒和所述介电材料的所述损伤之间的反应增加所述损伤区域内的含碳部分的浓度。
3.根据权利要求1所述的方法，包括：
形成具有第一孔径的多孔介电材料，所述第一孔径大于处理剂颗粒尺寸；以及
形成具有第二孔径的无孔覆盖材料，所述第二孔径小于所述处理剂颗粒尺寸。
4.根据权利要求1所述的方法，其中，
在所述介电材料的损伤区域内形成损伤包括第一工艺，所述第一工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及
所述第一工艺在位于所述介电材料的表面区域内的所述损伤区域内形成损伤。
5.根据权利要求4所述的方法，包括：
所述处理剂颗粒与位于所述介电材料的所述表面区域内的所述损伤区域反应，形成所述介电材料内的所述处理剂颗粒的梯度浓度；以及
其中所述处理剂颗粒的梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散。
6.根据权利要求5所述的方法，包括：使位于所述介电材料的所述主体区域内的处理剂颗粒与扩散进入所述介电材料中的污染物自由基反应。
7.根据权利要求6所述的方法，其中，通过包括激活工艺的第二工艺引发所述处理剂颗粒和所述损伤区域的反应，所述激活工艺包括高温工艺、紫外线处理或其他能量转移工艺。
8.根据权利要求1所述的方法，其中，
所述电参数包括所述介电材料的介电常数；以及
其中所述介电材料包括具有2.4到3.0之间的介电常数值的多孔低k介电材料，或者包括具有小于2.4的介电常数值的多孔极低k介电材料。
9.一种形成微电子器件的方法，包括：
在衬底上形成多孔介电材料；
暴露所述多孔介电材料于处理剂颗粒中，所述处理剂颗粒的处理剂颗粒尺寸小于所述多孔介电材料的第一孔径，从而使得所述处理剂颗粒扩散进入介电材料；
在所述介电材料之上形成无孔覆盖材料，所述无孔覆盖材料包括小于所述处理剂颗粒尺寸的第二孔径，所述无孔覆盖材料将所述处理剂颗粒封装在所述介电材料内；
对所述介电材料实施减小所述多孔介电材料的损伤区域内的含碳部分的浓度的工艺，导致所述介电材料的电参数的衰退；以及
引发所述处理剂颗粒和所述介电材料的损伤区域之间的反应，其中所述反应增加所述损伤区域内含碳部分的浓度，恢复所述电参数到初始值。
10.根据权利要求9所述的方法，其中，
所述工艺包括一次或多次灰化、蚀刻、湿法或干法化学清洗、热循环或它们的组合；以及
所述工艺在位于所述介电材料的表面区域内的损伤区域内形成损伤。
11.根据权利要求10所述的方法，包括：
使所述处理剂颗粒与位于所述介电材料的表面区域内的所述损伤区域反应，导致所述介电材料内的所述处理剂颗粒的梯度浓度，其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的所述表面区域的连续扩散。
12.根据权利要求11所述的方法，包括：
使所述介电材料的主体区域内的所述处理剂颗粒与扩散进入所述介电材料中的污染物自由基反应。
13.根据权利要求9所述的方法，其中，所述处理剂颗粒包括一种或多种液体、气体、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
14.根据权利要求9所述的方法，其中，所述处理剂颗粒包括一种或多种液体、蒸汽、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
15.根据权利要求9所述的方法，其中，恢复的电参数包括所述介电材料的介电常数。
16.一种自修复介电结构，包括：
半导体工件；
多孔介电材料，位于所述半导体工件上；以及
多种处理剂颗粒，在所述多孔介电材料中扩散，其中所述多种处理剂颗粒包括C1–C18的处理剂颗粒尺寸，所述处理剂颗粒尺寸小于所述多孔介电材料的第一孔径，从而使得所述多种处理剂颗粒自由地扩散穿过所述介电材料以修复位于所述多孔介电材料的损伤区域内的使所述介电材料的电参数降低的损伤，
其中，所述处理剂颗粒包括在所述介电材料内的大于5％碳浓度最大差值的梯度浓度；以及
其中所述处理剂颗粒的所述梯度浓度导致所述处理剂颗粒从所述介电材料的主体区域到所述介电材料的表面区域的连续扩散。
17.根据权利要求16所述的介电结构，包括：
位于所述多孔介电材料之上的无孔覆盖材料，所述无孔覆盖材料包括为零的第二孔径，所述处理剂颗粒尺寸将所述处理剂颗粒封装在所述介电材料内。
18.根据权利要求16所述的介电结构，包括：
11埃至20埃的第一孔径，所述第一孔径足够大以使得所述处理剂颗粒扩散穿过所述介电材料并且在所述介电材料内形成均匀的浓度。
19.根据权利要求16所述的介电结构，其中，
所述处理剂颗粒包括一种或多种液体、气体、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
20.根据权利要求16所述的介电结构，其中，
所述处理剂颗粒包括一种或多种液体、蒸汽、等离子体、超临界溶剂或它们的组合，还包括能够再烷基化或再芳基化所述损伤区域的再甲基化化合物，从而恢复所述电参数。
21.根据权利要求19或20所述的介电结构，其中，所述处理剂颗粒包括至少一种化合物，所述化合物具有分子式[—SiR2NR′—]n，其中n＞2并且可以是环、R3SiNR′SiR3、(R3Si)3N、R3SiNR′2、R2Si(NR′)2、RSi(NR′)3、RxSiCly、RxSi(OH)y、R3SiOSiR′3、RxSi(OR′)y、RxSi(OCOR′)y、RxSiHy、RxSi[OC(R′)═R″]4-x或它们的组合，其中x是从1到3的整数，y是从1到3的整数从而x+y＝4，每一个R独立地选自氢和疏水有机基团；R’是氢或有机基团，以及R”是烷基或羰基。
CN201210337327.9A 2012-06-25 2012-09-12 用于多孔介电材料的自修复工艺 Active CN103515303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/531,738 2012-06-25
US13/531,738 US9029171B2 (en) 2012-06-25 2012-06-25 Self repairing process for porous dielectric materials

Publications (2)

Publication Number Publication Date
CN103515303A CN103515303A (zh) 2014-01-15
CN103515303B true CN103515303B (zh) 2016-05-04

Family

ID=49773723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210337327.9A Active CN103515303B (zh) 2012-06-25 2012-09-12 用于多孔介电材料的自修复工艺

Country Status (4)

Country Link
US (2) US9029171B2 (zh)
KR (1) KR101376003B1 (zh)
CN (1) CN103515303B (zh)
TW (1) TWI503887B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10049886B2 (en) * 2014-10-30 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for damage reduction in light-assisted processes
KR20160116618A (ko) 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755902A (zh) * 2004-09-30 2006-04-05 台湾积体电路制造股份有限公司 处理低介电常数介电层的方法
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
EP1588411A4 (en) 2003-01-25 2008-10-01 Honeywell Int Inc REPAIR AND RESTORATION OF DAMAGED DIELECTRIC MATERIALS AND FILMS
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
EP1803149A2 (en) 2004-09-15 2007-07-04 Honeywell International, Inc. Treating agent materials
CN101048857B (zh) * 2004-10-27 2010-10-13 国际商业机器公司 用作金属间电介质的低k和超低k有机硅酸盐膜的疏水性的恢复
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
DE102009023379B4 (de) 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755902A (zh) * 2004-09-30 2006-04-05 台湾积体电路制造股份有限公司 处理低介电常数介电层的方法
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法

Also Published As

Publication number Publication date
US9806026B2 (en) 2017-10-31
TWI503887B (zh) 2015-10-11
TW201401370A (zh) 2014-01-01
US20130341768A1 (en) 2013-12-26
KR20140000606A (ko) 2014-01-03
US20150243603A1 (en) 2015-08-27
US9029171B2 (en) 2015-05-12
KR101376003B1 (ko) 2014-03-19
CN103515303A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
King Dielectric barrier, etch stop, and metal capping materials for state of the art and beyond metal interconnects
Cheung Plasma immersion ion implantation for ULSI processing
US7622394B2 (en) Method of fabricating semiconductor device including forming a protective layer and removing after etching a trench
US20050164489A1 (en) Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
CN1783479A (zh) 互连结构及其形成方法
CN103515303B (zh) 用于多孔介电材料的自修复工艺
KR101018021B1 (ko) 저유전율 절연막의 데미지 회복 방법 및 반도체 장치의제조 방법
CN103247525B (zh) 用于蚀刻有机硬掩膜的方法
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
KR20110052436A (ko) 반도체 공정의 ｋ값 회복 및 표면 세정을 위한 ｕｖ 및 환원제 처리
CN104508805A (zh) 通过气相化学暴露的低k介电质损伤修复
Oehrlein et al. Surface science issues in plasma etching
CN102446815B (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
CN104979203A (zh) Mos晶体管和导电插塞的形成方法
Kim et al. Anisotropic atomic layer etching of W using fluorine radicals/oxygen ion beam
JP4359847B2 (ja) 低ｋ誘電体フィルムのための乾燥処理
JP3550079B2 (ja) 銅の異方性エッチング方法
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
Kogelschatz et al. Correlation and interaction between sidewall passivation and chamber walls deposition during silicon gate etching
Hwang et al. Effect of ion energy and incident angle on the modification of a porous low dielectric-constant material in an O2 plasma ashing process
Kim et al. Reduction of EUV resist damage by neutral beam etching
JP3859629B2 (ja) 半導体装置の製造方法
Opila et al. A century of dielectric science and technology
Spitzlsperger Introduction to Low Pressure Glow Discharges for Semiconductor Manufacturing with special Emphasis on Plasma Etching
Dunaev et al. Copper etching kinetics in a high-frequency discharge of freon R12

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant