KR101357302B1 - Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법 - Google Patents

Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법 Download PDF

Info

Publication number
KR101357302B1
KR101357302B1 KR1020070103171A KR20070103171A KR101357302B1 KR 101357302 B1 KR101357302 B1 KR 101357302B1 KR 1020070103171 A KR1020070103171 A KR 1020070103171A KR 20070103171 A KR20070103171 A KR 20070103171A KR 101357302 B1 KR101357302 B1 KR 101357302B1
Authority
KR
South Korea
Prior art keywords
voltage
gamma
gray
voltages
selector
Prior art date
Application number
KR1020070103171A
Other languages
English (en)
Other versions
KR20090037695A (ko
Inventor
우재혁
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070103171A priority Critical patent/KR101357302B1/ko
Priority to TW097136642A priority patent/TWI462085B/zh
Priority to US12/287,069 priority patent/US8217870B2/en
Publication of KR20090037695A publication Critical patent/KR20090037695A/ko
Application granted granted Critical
Publication of KR101357302B1 publication Critical patent/KR101357302B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 바람직한 일 실시예에 따른 계조 전압 생성기는, 제 1 전원 전압과 제 2 전원 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 최대 기준 전압과 최소 기준 전압을 선택하는 단계; 인버젼 제어 신호에 응답하여, 상기 최대 기준 전압을 제 1 계조 전압으로 선택하고 상기 최소 기준 전압을 제 N 계조 전압으로 선택하거나, 상기 최소 기준 전압을 상기 제 1 계조 전압으로 선택하고 상기 최대 기준 전압을 상기 제 N 계조 전압으로 선택하는 단계; 상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 제 1 감마 전압 내지 제 M 감마 전압을 선택하는 단계; 및 상기 제 1 계조 전압, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압, 그리고 상기 제 N 계조 전압 사이의 전압 분배를 통하여 제 2 계조 전압 내지 제 N-1 계조 전압을 생성하는 단계;를 구비한다.
Figure R1020070103171
감마 특성, 인버젼 구동, 계조 전압, X-축 대칭

Description

Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조 전압 생성 방법{apparatus and method of generating gradation voltage for X-axis symmetric gamma inversion}
본 발명은 계조 전압 생성기 및 계조 전압 생성 방법에 관한 것으로서, 특히 X-축 대칭 방식(X-axis symmetric type)으로 감마 인버젼(gamma inversion)을 실행하는 계조 전압 생성기 및 계조 전압 생성 방법에 관한 것이다.
일반적으로 이미지 센서나 디스플레이 패널(panel)은 고유한 감마 특성(gamma property)을 가진다. 그래서, 이미지 센서나 디스플레이 패널을 구비하는 디스플레이 시스템에서는 감마 특성을 고려해야 한다. 도 1 내지 도 2d를 참조하여 감마 특성을 설명한다.
도 1은 LCD 패널을 구비하는 디스플레이 장치를 예시하는 도면이다.
도 1에 도시된 디스플레이 장치는 컨트롤러(110), 소스 드라이버(120), 계조 전압 생성기(130), 게이트 드라이버(140) 및 LCD(Liquid Crystal Display) 패널(150)을 구비한다. 도 1에서 소스 드라이버(120)는 디코더(DEC)와 버퍼(BUF)를 구비한다. 한편, 도 1에 도시된 바와 달리, 계조 전압 생성기(130)는 소스 드라이 버(120)의 내부에 구비될 수도 있다.
디코더(DEC)는 계조 전압 생성기(130)에서 생성되는 다수의 계조 전압들(V<0>~V<255>)을 입력받는다. 또한, 디코더(DEC)는 다수의 계조 전압들(V<0>~V<255>) 중에서 디스플레이 데이터(DATA)에 상응하는 계조 전압을 디스플레이 데이터 전압(V_data)으로 출력한다. 디스플레이 데이터 전압(V_data)은 버퍼(BUF)를 통하여 LCD 패널(150)에 인가된다. LCD 패널(150)의 휘도(brightness)는 디스플레이 데이터 전압(V_data)에 상응한다.
도 2a 및 도 2d는 디스플레이 데이터(DATA)와 디스플레이 데이터 전압(V_data)의 관계를 예시하는 도면이고, 도 2b 및 도 2c는 디스플레이 데이터 전압(V_data)과 LCD 패널의 휘도(B_panel)의 관계를 예시하는 도면이다. 도 2a 내지 도 2d에서 <0>~<255>는 계조를 나타낸다.
예컨대, 도 1에 도시된 LCD 패널(150)의 감마 커브(gamma curve)가 도 2b와 같은 경우를 고려해 보자. 도 2a처럼 각 계조의 디스플레이 데이터(DATA<0>~DATA<255>)에 응답하여 전압 간격이 같은(ΔV1=ΔV2) 디스플레이 데이터 전압들(V_data<0>~V_data<255>)을 생성하고, 전압 간격이 같은(ΔV1=ΔV2) 디스플레이 데이터 전압들(V_data<0>~V_data<255>)을 LCD 패널(150)에 인가하면, 도 2b에 도시된 바와 같이 선형적인 휘도 출력을 기대하기 어렵다.
도 2c에 도시된 바와 같이 선형적인 휘도 출력을 위해서는 디스플레이 데이터 전압들(V_data<0>~V_data<255>)의 전압 간격(ΔV)을 조정해야 한다. 전압 간격(ΔV)의 조정은 계조 전압 생성기(130)가 담당한다. 즉, 계조 전압 생성기(130)는 디스플레이 데이터(DATA)와 디스플레이 데이터 전압(V_data)의 관계가 도 2d에 도시된 바와 같이 되도록 계조 전압들(V<0>~V<255>) 각각의 전압 레벨을 조정한다. 이와 같이, 계조 전압들(V<0>~V<255>) 각각의 전압 레벨을 조정함으로써 각각의 감마 특성에 적합한 디스플레이 시스템을 구현한다. 모든 디스플레이 패널이 선형적인 휘도 출력을 추구하는 것은 아니며, 경우에 따라서는 특정 부분의 계조를 섬세하게 표시하기 위해서 계조 전압들(V<0>~V<255>)의 전압 레벨을 조정할 수도 있다.
한편, LCD 패널(150)을 구동함에 있어서는, 액정의 열화를 방지하기 위하여, 액정의 배열 방향이 소정의 주기마다 바뀌도록 디스플레이 데이터 전압(V_data)을 인가하는 인버젼(inversion) 구동 방법이 사용된다. 인버젼 구동 방법은 동시에 반전되는 픽셀 그룹을 어떻게 설정하는가에 따라서 프레임 인버젼 방식(frame inversion type), 라인 인버젼 방식(line inversion type), 컬럼 인버젼 방식(column inversion type), 도트 인버젼 방식(dot inversion type) 등으로 구분될 수 있다. 또한, 인버젼 구동 방법은 디스플레이 데이터(DATA)를 반전하는가 아니면 계조 전압들(V<0>~V<255>)을 반전하는가에 따라서 Y-축 대칭 방식(Y-axis symmetric type), X-축 대칭 방식(X-axis symmetric type) 등으로 구분될 수 있다.
디스플레이 장치에 구비되는 계조 전압 생성기는 이상에서 살펴 본 감마 특성과 인버젼 구동을 함께 고려하여 계조 전압들을 생성하여야 한다.
본 발명은 X-축 대칭 방식(X-axis symmetric type)으로 감마 인버젼(gamma inversion)을 실행하는 계조 전압 생성기 및 계조 전압 생성 방법을 제공하고자 한다.
본 발명의 바람직한 실시예에 따른 계조 전압 생성기는 최대 최소 선택부, 제 1 선택기, 제 2 선택기 및 감마 제어부를 구비한다. 상기 최대 최소 선택부는 제 1 전원 전압(source voltage)부터 제 2 전원 전압까지의 전압들 중에서, 최대 선택 신호에 상응하는 전압을 최대 기준 전압으로 출력하고, 최소 선택 신호에 상응하는 전압을 최소 기준 전압으로 출력한다. 상기 제 1 선택기는 인버젼(inversion) 제어 신호에 응답하여 상기 최대 기준 전압 또는 상기 최소 기준 전압을 제 1 계조 전압(gradation voltage)으로 출력한다. 상기 제 2 선택기는 상기 인버젼 제어 신호에 응답하여 상기 최소 기준 전압 또는 상기 최대 기준 전압을 제 N 계조 전압으로 출력한다. 상기 감마 제어부는 상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 생성되는 전압들 중에서 제 1 감마(gamma) 선택 신호 내지 제 M 감마 선택 신호에 각각 상응하는 전압들을 제 1 감마 전압 내지 제 M 감마 전압으로 선택하고, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압으로부터 제 2 계조 전압 내지 제 N-1 계조 전압을 생성한다.
상기 인버젼 제어 신호의 논리 레벨이 제 1 레벨인 경우에, 상기 제 1 선택 기는 상기 최대 기준 전압을 상기 제 1 계조 전압으로 출력하고, 상기 제 2 선택기는 상기 최소 기준 전압을 상기 제 N 계조 전압으로 출력할 수 있다. 상기 인버젼 제어 신호의 논리 레벨이 제 2 레벨인 경우에, 상기 제 1 선택기는 상기 최소 기준 전압을 상기 제 1 계조 전압으로 출력하고, 상기 제 2 선택기는 상기 최대 기준 전압을 상기 제 N 계조 전압으로 출력할 수 있다.
상기 최대 최소 선택부는, 상기 제 1 전원 전압과 상기 제 2 전원 전압 사이의 전압 분배를 통하여 다수의 전압들을 생성하는 전원 분배부; 상기 제 1 전원 전압부터 중간 전압까지의 전압들 중에서 상기 최대 선택 신호에 상응하는 전압을 상기 최대 기준 전압으로 출력하는 최대 선택기; 및 상기 중간 전압부터 상기 제 2 전원 전압까지의 전압들 중에서 상기 최소 선택 신호에 상응하는 전압을 상기 최소 기준 전압으로 출력하는 최소 선택기;를 구비할 수 있다.
상기 계조 전압 생성기는, 상기 최대 선택 신호를 레벨 쉬프터(level shifter)를 통하여 상기 최대 선택기로 출력하는 최대 조정 레지스터; 및 상기 최소 선택 신호를 레벨 쉬프터를 통하여 상기 최소 선택기로 출력하는 최소 조정 레지스터;를 더 구비할 수 있다.
상기 계조 전압 생성기는 상기 인버젼 제어 신호를 레벨 쉬프터를 통하여 상기 제 1 선택기 및 상기 제 2 선택기로 출력하는 X-축 대칭 레지스터;를 더 구비할 수 있다. 하는 것을 특징으로 하는 계조 전압 생성기.
상기 감마 제어부는, 상기 제 1 선택기로부터 출력되는 상기 제 1 계조 전압을 버퍼링(buffering)하여 출력하는 제 1 계조 버퍼; 및 상기 제 2 선택기로부터 출력되는 상기 제 N 계조 전압을 버퍼링하여 출력하는 제 N 계조 버퍼;를 구비할 수 있다.
상기 감마 제어부는, 상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 다수의 전압들을 생성하는 감마 분배부; 상기 다수의 전압들 중에서 상기 제 1 감마 선택 신호에 상응하는 전압을 상기 제 1 감마 전압으로 출력하는 제 1 감마 선택기; 내지 상기 다수의 전압들 중에서 상기 제 M 감마 선택 신호에 상응하는 전압을 상기 제 M 감마 전압으로 출력하는 제 M 감마 선택기;를 구비할 수 있다.
상기 감마 제어부는, 상기 제 1 감마 선택기로부터 출력되는 상기 제 1 감마 전압을 버퍼링하여 출력하는 제 1 감마 버퍼; 내지 상기 제 M 감마 선택기로부터 출력되는 상기 제 M 감마 전압을 버퍼링하여 출력하는 제 M 감마 버퍼;를 더 구비할 수 있다.
상기 감마 제어부는, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압 사이의 전압 분배를 통하여 상기 제 2 계조 전압 내지 상기 제 N-1 계조 전압을 생성하는 계조 분배부;를 더 구비할 수 있다.
상기 계조 전압 생성기는, 상기 제 1 감마 선택 신호 내지 상기 제 M 감마 선택 신호를 각각의 레벨 쉬프터를 통하여 상기 제 1 감마 선택기 내지 상기 제 M 감마 선택기로 각각 출력하는 감마 조정 레지스터;를 더 구비할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 제 (M+1)/2 감마 선택기로부터 제 (M+1)/2 감마 버퍼로 출력되는 상기 제 (M+1)/2 감마 전압은 계조 전압으로 사용되 지 않는다.
상기 감마 제어부는, 변곡점 조정 신호에 응답하여 상기 제 m 감마 버퍼와 상기 계조 분배부의 접점(connection point)을 조정하는 변곡점 조정 스위치;를 더 구비할 수 있다.
상기 계조 전압 생성기는 상기 변곡점 조정 신호를 레벨 쉬프터를 통하여 상기 변곡점 조정 스위치로 출력하는 변곡점 조정 레지스터;를 더 구비할 수 있다.
본 발명의 바람직한 일 실시예에 따른 계조 전압 생성기는, 제 1 전원 전압과 제 2 전원 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 최대 기준 전압과 최소 기준 전압을 선택하는 단계; 인버젼 제어 신호에 응답하여, 상기 최대 기준 전압을 제 1 계조 전압으로 선택하고 상기 최소 기준 전압을 제 N 계조 전압으로 선택하거나, 상기 최소 기준 전압을 상기 제 1 계조 전압으로 선택하고 상기 최대 기준 전압을 상기 제 N 계조 전압으로 선택하는 단계; 상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 제 1 감마 전압 내지 제 M 감마 전압을 선택하는 단계; 및 상기 제 1 계조 전압, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압, 그리고 상기 제 N 계조 전압 사이의 전압 분배를 통하여 제 2 계조 전압 내지 제 N-1 계조 전압을 생성하는 단계;를 구비한다.
상기 인버젼 제어 신호의 논리 레벨이 제 1 레벨인 경우에, 상기 최대 기준 전압을 상기 제 1 계조 전압으로 선택하고, 상기 최소 기준 전압을 상기 제 N 계조 전압으로 선택할 수 있다. 상기 인버젼 제어 신호의 논리 레벨이 제 2 레벨인 경우 에, 상기 최소 기준 전압을 상기 제 1 계조 전압으로 선택하고, 상기 최대 기준 전압을 상기 제 N 계조 전압으로 선택할 수 있다.
본 발명에서는 제 1 계조와 제 N 계조 사이의 정확한 중간 레벨이 기준 X-축으로 사용되므로, 본 발명에 따른 계조 전압 생성기는 정확한 X-축 대칭 감마 인버젼을 지원할 수 있다. 또한, 본 발명에 따른 계조 전압 생성기는 감마 커브의 변곡점(inflection point)을 적절히 조정하여 각각의 디스플레이 패널에 적합한 감마 커브를 제공할 수 있다.
본 발명을 설명하기에 앞서, 도 3a 내지 도 3c에 대하여 먼저 살펴 본다.
도 3a는 Y-축 대칭 감마 인버젼(Y-axis symmetric gamma inversion)을 설명하는 도면이고, 도 3b는 X-축 대칭 감마 인버젼(X-axis symmetric gamma inversion)을 설명하는 도면이다.
도 3a에 도시된 바와 같이 Y-축 대칭 방식(Y-axis symmetric type)으로 감마 인버젼(gamma inversion)을 실행하는 경우를 살펴 보자. 도 3a에서 감마 커브 V_gamma1과 감마 커브 V_gamma2는 Y-축(Y-axis)을 기준으로 서로 대칭이다. 제 1 구간(P1)에서는 디스플레이 데이터(DATA)를 감마 커브 V_gamma1에 맵핑(mapping)시킨다. 제 2 구간(P2)에서는 디스플레이 데이터(DATA)를 반전시키고 반전된 디스플레이 데이터(DATAB)를 감마 커브 V_gamma1에 맵핑시킨다. 결과적으로 제 2 구간(P2)에서는 디스플레이 데이터(DATA)를 감마 커브 V_gamma2에 맵핑시키는 효과가 발휘되게 된다. 제 2 구간(P2)에서의 동작 다음에는 다시 제 1 구간(P1)에서의 동작이 실행된다. 이렇게 제 1 구간(P1)에서의 동작과 제 2 구간(P2)에서의 동작이 교대로 반복되면서 감마 인버젼이 실행된다.
예컨대, 디스플레이 데이터 시퀀스(sequence)가 DATA<0>, DATA<0>, DATA<0>, DATA<0>, DATA<0>인 경우에 상기 디스플레이 데이터 시퀀스를 제 2 구간(P2)에서만 반전시키면 디스플레이 데이터 시퀀스는 DATA<0>, DATAB<255>, DATA<0>, DATAB<255>, DATA<0>가 된다. 디스플레이 데이터 시퀀스 DATA<0>, DATA<0>, DATA<0>, DATA<0>, DATA<0> 대신에 디스플레이 데이터 시퀀스 DATA<0>, DATAB<255>, DATA<0>, DATAB<255>, DATA<0>를 도 1에서의 디코더(DEC)로 입력하면 Y-축 대칭 방식으로 감마 인버젼을 실행할 수 있다. 한편, Y-축 대칭 감마 인버젼에서 계조 전압 생성기(130)로부터 디코더(DEC)로 출력되는 계조 전압들(V<0>~V<255>)은 반전되지 않는다. 즉, 계조 전압 생성기(130)는 제 1 구간(P1)과 제 2 구간(P2)에 상관없이 감마 커브 V_gamma1에 따르는 계조 전압들(V<0>~V<255>)을 디코더(DEC)로 출력한다.
도 3b에 도시된 바와 같이 X-축 대칭 방식(X-axis symmetric type)으로 감마 인버젼(gamma inversion)을 실행하는 경우를 살펴 보자. 도 3b에서 감마 커브 V_gamma1과 감마 커브 V_gamma2는 X-축(X-axis)을 기준으로 서로 대칭이다. 계조 전압 생성기(130)는 제 1 구간(P1)에서 감마 커브 V_gamma1에 따르는 계조 전압들(V<0>~V<255>)을 디코더(DEC)로 출력한다. 따라서, 제 1 구간(P1)에서는 디스플레이 데이터(DATA)가 감마 커브 V_gamma1에 맵핑된다. 계조 전압 생성기(130)는 제 2 구간(P2)에서 감마 커브 V_gamma2에 따르는 계조 전압들(V<255>~V<0>)을 디코더(DEC)로 출력한다. 따라서, 제 2 구간(P2)에서는 디스플레이 데이터(DATA)가 감마 커브 V_gamma2에 맵핑된다. 이와 같이, X-축 대칭 방식 감마 인버젼에서는 제 2 구간(P2)에서 디스플레이 데이터(DATA)가 반전되지 않고 제 2 구간(P2)에서 계조 전압들(V<0>~V<255>)이 반전된다.
예컨대, 디스플레이 데이터 시퀀스 DATA<0>, DATA<0>, DATA<0>, DATA<0>, DATA<0>가 도 1에서의 디코더(DEC)로 입력되면, 디코더(DEC)는, 첫번째 제 1 구간(P1)에서는 계조 전압 V<0>을 디스플레이 데이터 전압(V_data)으로 출력하고, 첫번째 제 2 구간(P2)에서는 계조 전압 V<255>를 디스플레이 데이터 전압(V_data)으로 출력하고, 두번째 제 1 구간(P1)에서는 계조 전압 V<0>을 디스플레이 데이터 전압(V_data)으로 출력하고, 두번째 제 2 구간(P2)에서는 계조 전압 V<255>를 디스플레이 데이터 전압(V_data)으로 출력하며, 세번째 제 1 구간(P1)에서는 계조 전압 V<0>을 디스플레이 데이터 전압(V_data)으로 출력한다.
한편, 도 3b에서 보듯이 X-축 대칭 방식 감마 인버젼에서는 V_gamma1 + V_gamma2가 일정한 값(도 3b에서는 3.5 Volt)으로 유지된다. 그러나, 도 3a에서 보듯이 Y-축 대칭 방식 감마 인버젼에서는 V_gamma1 + V_gamma2가 일정한 값으로 유지되지 않는다. 정확한 감마 인버젼을 보장하기 위해서는 V_gamma1 + V_gamma2를 일정한 값으로 유지시키는 것이 바람직하다. 따라서, Y-축 대칭 방식을 적용하는 경우에는, Y-축 대칭 방식이 X-축 대칭 방식에 근접하도록 추가적인 감마 보정 동작을 실행하기도 한다. 이 경우에 V_gamma1 + V_gamma2를 일정한 값으로 정확하게 유지시키려면 그만큼 복잡한 감마 보정 동작이 필요하다.
도 4는 계조 전압 생성기를 예시하는 도면이다. 예컨대, 도 4에 도시된 계조 전압 생성기는 도 1에서의 계조 전압 생성기(130)로 사용될 수 있다.
도 4에서 최대 선택기(MS1)는 제 1 전원 전압(source voltage. V_vdd)부터 중간 전압(V_mid)까지의 전압들 중에서 어느 하나를 최대 기준 전압(V_max)으로 선택한다. 최대 조정 레지스터(MAX AR)는 최대 선택 신호(S_max)를 레벨 쉬프터(level shifter. LS)를 통하여 최대 선택기(MS1)로 출력하여 최대 기준 전압(V_max)의 선택을 제어한다. 버퍼(buffer) A1은 최대 선택기(MS1)로부터 출력되는 최대 기준 전압(V_max)을 제 1 계조 전압(V<0>)으로 출력한다. 도 4에서 최소 선택기(MS2)는 중간 전압(V_mid)부터 제 2 전원 전압(V_vgs)까지의 전압들 중에서 어느 하나를 최소 기준 전압(V_min)으로 선택한다. 최소 조정 레지스터(MIN AR)는 최소 선택 신호(S_min)를 레벨 쉬프터(LS)를 통하여 최소 선택기(MS2)로 출력하여 최소 기준 전압(V_min)의 선택을 제어한다. 버퍼 A11은 최소 선택기(MS2)로부터 출력되는 최소 기준 전압(V_min)을 제 256 계조 전압(V<255>)으로 출력한다.
도 4에서 제 1 기울기 선택기(GD1)는 노드 N1과 노드 N2 사이의 전압 분배로 생성되는 다수의 전압들 중에서 어느 하나를 버퍼 A12로 출력한다. 제 2 기울기 선택기(GD2)는 노드 N2과 노드 N3 사이의 전압 분배로 생성되는 다수의 전압들 중에서 어느 하나를 버퍼 A13으로 출력한다. 기울기 조정 레지스터(GRADIENT AR)는 감마 커브(gamma curve)의 기울기를 조정하기 위해서 제 1 기울기 선택기(GD1)와 제 2 기울기 선택기(GD2)를 제어한다.
감마 조정 레지스터(GAMMA AR)에 의해서 제어되는 다수의 선택기들(A, B, C, D, E, F, G, H, I)은 노드 N4, 노드 N5, 노드 N6 및 노드 N7 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 어느 하나를 각각 선택한다. 감마 조정 레지스터(GAMMA AR)는 선택기들(A, B, C, D, E, F, G, H, I)의 선택 동작을 제어하여 감마 커브를 결정한다.
버퍼 A2는 선택기 A로부터 출력되는 전압을 제 2 계조 전압(V<1>)으로 출력한다. 버퍼 A3은 선택기 B로부터 출력되는 전압을 제 12 계조 전압(V<11>)으로 출력한다. 도 4에서 보듯이, 제 2 계조 전압(V<1>)과 제 12 계조 전압(V<11>) 사이의 전압 분배를 통하여 제 3 계조 전압(V<2>) 내지 제 11 계조 전압(V<10>)이 생성된다. 당업자라면 버퍼 A4 내지 버퍼 A10의 동작과 제 13 계조 전압(V<12>) 내지 제 255 계조 전압(V<254>)의 생성에 대하여도 충분히 이해할 것이다.
예컨대, 도 4에 도시된 계조 전압 생성기가 제 12 계조 전압(V<11>)을 생성하는 동작에는 버퍼 A1, 버퍼 A12 및 버퍼 A3이 관여한다. 비슷하게, 도 4에 도시된 계조 전압 생성기가 제 216 계조 전압(V<215>)을 생성하는 동작에는 버퍼 A11, 버퍼 A13 및 버퍼 A8이 관여한다. 각 버퍼의 오프셋이 ±Δε라면, 도 4에 도시된 계조 전압 생성기가 생성하는 계조 전압들(V<1>~V<254>)에는 ±3Δε만큼의 오프셋(즉, 3 stages offset)이 포함되게 된다. 계조 전압들에 포함되는 오프셋을 줄일 필요가 있다.
한편, 기울기 조정 레지스터(GRADIENT AR)가 감마 커브의 기울기를 재설정하기 위해서 제 1 기울기 선택기(GD1)와 제 2 기울기 선택기(GD2)의 선택 동작을 조 정하게 되면, 제 2 계조 전압(V<1>) 내지 제 255 계조 전압(V<254>)의 전압 레벨이 모두 변하게 된다. 이러한 측면을 고려할 때, 도 4에 도시된 계조 전압 생성기에 의하면 그만큼 감마 커브의 재설정이 어렵다고 볼 수 있다.
도 5는 다른 계조 전압 생성기를 예시하는 도면이다. 역시, 도 5에 도시된 계조 전압 생성기도 도 1에서의 계조 전압 생성기(130)로 사용될 수 있다.
도 5에서 제 1 전원 전압(V_vdd)에 접속된 제 1 트랜지스터(L-TR1)는 하이 로우 레벨 조정 레지스터(HL-LEVEL AR)로부터의 제어 신호에 응답하여 노드 N1의 전압을 결정한다. 노드 N1의 전압은 버퍼 A1을 통하여 제 1 계조 전압(V<0>)으로 출력된다. 제 2 전원 전압(V_vgs)에 접속된 제 2 트랜지스터(L-TR2)는 하이 로우 레벨 조정 레지스터(HL-LEVEL AR)로부터의 제어 신호에 응답하여 노드 N2의 전압을 결정한다. 노드 N2의 전압은 버퍼 A13을 통하여 제 256 계조 전압(V<255>)으로 출력된다.
도 5에서 선택기 A는 노드 N1과 노드 N3 사이의 전압 분배를 통하여 생성되는 64개의 전압들 중에서 어느 하나를 선택한다. 선택기 A로부터 출력되는 전압은 버퍼 A2를 통하여 제 9 계조 전압(V<8>)으로 출력된다. 중간 레벨 조정 레지스터(MID-LEVEL AR)는 6 비트의 제어 신호를 레벨 쉬프터(LS)를 통하여 선택기 A로 출력하여 선택기 A의 선택 동작을 제어한다. 제 2 계조 전압(V<1>) 내지 제 8 계조 전압(V<7>)은 제 1 계조 전압(V<0>)과 제 9 계조 전압(V<8>) 사이의 전압 분배를 통하여 생성된다.
당업자라면 선택기 B 내지 선택기 K의 동작, 버퍼 A3 내지 버퍼 A12의 동작 및 제 10 계조 전압(V<9>) 내지 제 255 계조 전압(V<254>)의 생성에 대하여도 충분히 이해할 것이므로 그 자세한 설명은 생략한다.
도 5에서 각 버퍼의 오프셋이 ±Δε라면, 도 5에 도시된 계조 전압 생성기가 생성하는 계조 전압들(V<0>~V<255>)에는 ±Δε만큼의 오프셋(즉, 1 stage offset)이 포함되게 된다. 따라서, 도 5에 도시된 계조 전압 생성기는 도 4에 도시된 계조 전압 생성기에 비하여 오프셋 측면에서 우수하다고 볼 수 있다. 그러나, 도 5에 도시된 계조 전압 생성기에서는 제 1 계조 전압(V<0>)과 제 256 계조 전압(V<255>)의 전압 레벨을 조정하기 위해서 사이즈(size)가 큰(large) 트랜지스터(L-TR1, L-TR2)를 사용하기 때문에, 도 5에 도시된 계조 전압 생성기는 칩 사이즈(chip size) 측면에서 단점을 가진다.
도 6은 또 다른 계조 전압 생성기를 예시하는 도면이다. 역시, 도 6에 도시된 계조 전압 생성기도 도 1에서의 계조 전압 생성기(130)로 사용될 수 있다. 도 6에 도시된 계조 전압 생성기는 도 5에 도시된 계조 전압 생성기와 유사하므로, 도 6과 도 5의 차이점을 중심으로 도 6에 도시된 계조 전압 생성기를 설명한다.
도 5에서 선택기 B는 64개의 전압들 중에서 6 비트의 제어 신호에 상응하는 하나의 전압을 버퍼 A3으로 출력한다. 이에 비하여, 도 6에서 선택기 B는 128개의 전압들 중에서 7 비트의 제어 신호에 상응하는 하나의 전압을 버퍼 A3으로 출력한다. 선택기 C 내지 선택기 J의 경우도 마찬가지이다.
도 6에 도시된 계조 전압 생성기와 도 5에 도시된 계조 전압 생성기의 가장 큰 차이점은, 도 5에 도시된 계조 전압 생성기와 달리 도 6에 도시된 계조 전압 생 성기는 X-축 대칭 감마 인버젼을 지원할 수 있다는 점이다. 도 5에 도시된 계조 전압 생성기 또는 도 4에 도시된 계조 전압 생성기는 계조 전압들(V<0>~V<255>)을 반전시킬 수 있는 수단을 구비하고 있지 않지만, 도 6에 도시된 계조 전압 생성기는 제 1 반전 트랜지스터(MB1), 제 2 반전 트랜지스터(MB2), 제 3 반전 트랜지스터(MB3) 및 제 4 반전 트랜지스터(MB4)를 이용하여 계조 전압들(V<0>~V<255>)을 반전시킬 수 있다. 즉, 제 1 구간(P1)에서는 제 1 반전 트랜지스터(MB1)와 제 2 반전 트랜지스터(MB2)를 ON시켜 계조 전압들(V<0>~V<255>)을 생성하고, 제 2 구간(P2)에서는 제 3 반전 트랜지스터(MB3)와 제 4 반전 트랜지스터(MB4)를 ON시켜 계조 전압들(V<0>~V<255>)을 생성한다. 이와 같이 제 1 구간(P1)에서의 동작과 제 2 구간(P2)에서의 동작을 교대로 반복시키면 X-축 대칭 감마 인버젼을 지원할 수 있다. 그러나, 도 6에 도시된 계조 전압 생성기는 사이즈가 큰 트랜지스터(L-TR1, L-TR2, MB1, MB2, MB3, MB4)를 사용하기 때문에 칩 사이즈 측면에서 여전히 단점을 가진다.
도 7은 본 발명의 바람직한 실시예에 따른 계조 전압 생성기를 나타내는 도면이다.
도 7에 도시된 계조 전압 생성기는 최대 최소 선택부(DIV_source, MS1, MS2), 최대 조정 레지스터(MAX AR), 최소 조정 레지스터(MIN AR), 제 1 선택기(SEL1), 제 2 선택기(SEL2), X-축 대칭 레지스터(X-axis SYMMETRY REG), 감마 제어부(A1, A13, DIV_gamma, GM1~GM11, A2~A12, DIV_gradation), 감마 조정 레지스터(GAMMA AR), 그리고 다수의 레벨 쉬프터(LS)들을 구비한다.
최대 최소 선택부(DIV_source, MS1, MS2)는, 제 1 전원 전압(V_vdd)부터 제 2 전원 전압(V_vgs)까지의 전압들 중에서, 최대 선택 신호(S_max)에 상응하는 전압을 최대 기준 전압(V_max)으로 출력하고, 최소 선택 신호(S_min)에 상응하는 전압을 최소 기준 전압(V_min)으로 출력한다. 구체적으로, 전원 분배부(DIV_source)는 제 1 전원 전압(V_vdd)과 제 2 전원 전압(V_vgs) 사이의 전압 분배를 통하여 다수의 전압들을 생성한다. 최대 선택기(MS1)는 제 1 전원 전압(V_vdd)부터 중간 전압(V_mid)까지의 전압들 중에서 최대 선택 신호(S_max)에 상응하는 전압을 최대 기준 전압(V_max)으로 출력한다. 최소 선택기(MS2)는 중간 전압(V_mid)부터 제 2 전원 전압(V_vgs)까지의 전압들 중에서 최소 선택 신호(S_min)에 상응하는 전압을 최소 기준 전압(V_min)으로 출력한다.
최대 조정 레지스터(MAX AR)는 최대 선택 신호(S_max)를 레벨 쉬프터(LS)를 통하여 최대 선택기(MS1)로 출력하여 최대 선택기(MS1)의 선택 동작을 제어한다. 최소 조정 레지스터(MIN AR)는 최소 선택 신호(S_min)를 레벨 쉬프터(LS)를 통하여 최소 선택기(MS2)로 출력하여 최소 선택기(MS2)의 선택 동작을 제어한다.
제 1 선택기(SEL1)는 인버젼(inversion) 제어 신호(S_inv)에 응답하여 최대 기준 전압(V_max) 또는 최소 기준 전압(V_min)을 제 1 계조 전압(V<0>)으로 출력한다. 제 2 선택기(SEL2)는 인버젼 제어 신호(S_inv)에 응답하여 최소 기준 전압(V_min) 또는 최대 기준 전압(V_max)을 제 256 계조 전압(V<255>)으로 출력한다. X-축 대칭 레지스터(X-axis SYMMETRY REG)는 인버젼 제어 신호(S_inv)를 레벨 쉬프터(LS)를 통하여 제 1 선택기(SEL1) 및 제 2 선택기(SEL2)로 출력하여 제 1 선택 기(SEL1) 및 제 2 선택기(SEL2)의 선택 동작을 제어한다.
도 7에 도시된 계조 전압 생성기의 동작 구간은 제 1 구간과 제 2 구간으로 구분될 수 있다. 제 1 구간에서는 인버젼 제어 신호(S_inv)의 논리 레벨이 제 1 레벨(예컨대, 하이 레벨)이고, 제 2 구간에서는 인버젼 제어 신호(S_inv)의 논리 레벨이 제 2 레벨(예컨대, 로우 레벨)이다. 구체적으로, 인버젼 제어 신호(S_inv)의 논리 레벨이 제 1 레벨인 경우에, 제 1 선택기(SEL1)는 최대 기준 전압(V_max)을 제 1 계조 전압(V<0>)으로 출력하고, 제 2 선택기(SEL2)는 최소 기준 전압(V_min)을 제 256 계조 전압(V<255>)으로 출력한다. 또한, 인버젼 제어 신호(S_inv)의 논리 레벨이 제 2 레벨인 경우에, 제 1 선택기(SEL1)는 최소 기준 전압(V_min)을 제 1 계조 전압(V<0>)으로 출력하고, 제 2 선택기(SEL2)는 최대 기준 전압(V_max)을 제 256 계조 전압(V<255>)으로 출력한다. 이와 같이, 도 7에 도시된 계조 전압 생성기는 제 1 구간에서의 동작과 제 2 구간에서의 동작을 교대로 반복하면서 제 1 계조 전압(V<0>)과 제 256 계조 전압(V<255>)을 주기적으로 반전시킬 수 있다.
감마 제어부(A1, A13, DIV_gamma, GM1~GM11, A2~A12, DIV_gradation)는 제 1 계조 전압(V<0>)과 제 256 계조 전압(V<255>) 사이의 전압 분배를 통하여 생성되는 전압들 중에서 제 1 감마 선택 신호(GS1) 내지 제 11 감마 선택 신호(GS11)에 각각 상응하는 전압들을 제 1 감마 전압(GV1) 내지 제 11 감마 전압(GV11)으로 선택하고, 제 1 감마 전압(GV1) 내지 제 11 감마 전압(GV11)으로부터 제 2 계조 전압(V<1>) 내지 제 255 계조 전압(V<254>)을 생성한다. 도 7에는 11개의 감마 선택기들(GM1~GM11)과 11개의 감마 버퍼들(A2~A12)을 구비하는 계조 전압 생성기가 도 시되어 있으나, 감마 선택기들과 감마 버퍼들의 개수는 실시예에 따라서 변경될 수 있다.
제 1 계조 버퍼(A1)는 제 1 선택기(SEL1)로부터 출력되는 제 1 계조 전압(V<0>)을 버퍼링(buffering)하여 출력한다. 제 256 계조 버퍼(A13)는 제 2 선택기(SEL2)로부터 출력되는 제 256 계조 전압(V<255>)을 버퍼링하여 출력한다. 감마 분배부(DIV_gamma)는 제 1 계조 전압(V<0>)과 제 256 계조 전압(V<255>) 사이의 전압 분배를 통하여 다수의 전압들을 생성한다.
제 1 감마 선택기(GM1)는 감마 분배부(DIV_gamma)로부터 입력되는 다수의 전압들 중에서 제 1 감마 선택 신호(GS1)에 상응하는 전압을 제 1 감마 전압(GV1)으로 출력한다. 제 1 감마 버퍼(A2)는 제 1 감마 선택기(GM1)로부터 출력되는 제 1 감마 전압(GV1)을 버퍼링하여 제 2 계조 전압(V<1>)으로 출력한다. 제 2 감마 선택기(GM2)는 감마 분배부(DIV_gamma)로부터 입력되는 다수의 전압들 중에서 제 2 감마 선택 신호(GS2)에 상응하는 전압을 제 2 감마 전압(GV2)으로 출력한다. 제 2 감마 버퍼(A3)는 제 2 감마 선택기(GM2)로부터 출력되는 제 2 감마 전압(GV2)을 버퍼링하여 제 6 계조 전압(V<5>)으로 출력한다.
당업자라면 앞서 설명한 제 1 감마 선택기(GM1)의 동작 및 제 2 감마 선택기(GM2)의 동작을 참고하여 제 3 감마 선택기(GM3)의 동작 내지 제 11 감마 선택기(GM11)의 동작을 충분히 이해할 것이다. 또한, 당업자라면 앞서 설명한 제 1 감마 버퍼(A2)의 동작 및 제 2 감마 버퍼(A3)의 동작을 참고하여 제 3 감마 버퍼(A4)의 동작 내지 제 11 감마 버퍼(A12)의 동작을 충분히 이해할 것이다. 예컨대, m, n, p 및 q가 자연수일 때, 제 m 감마 버퍼는 제 m 감마 선택기로부터 출력되는 제 m 감마 전압을 제 n 계조 전압으로 출력하고, 제 m+1 감마 버퍼는 제 m+1 감마 선택기로부터 출력되는 제 m+1 감마 전압을 제 n+p 계조 전압으로 출력하며, 제 m+2 감마 버퍼는 제 m+2 감마 선택기로부터 출력되는 제 m+2 감마 전압을 제 n+p+q 계조 전압으로 출력한다. p와 q의 값은 실시예마다 달라질 수 있다.
계조 분배부(DIV_gradation)는 제 1 감마 전압(GV1) 내지 제 11 감마 전압(GV11) 사이의 전압 분배를 통하여 제 2 계조 전압(V<1>) 내지 제 255 계조 전압(V<254>)을 생성한다. 구체적으로 계조 분배부(DIV_gradation)는 제 n 계조 전압과 제 n+p 계조 전압 사이의 전압 분배를 통하여 제 n+1 계조 전압 내지 제 n+p-1 계조 전압을 생성하고, 제 n+p 계조 전압과 제 n+p+q 계조 전압 사이의 전압 분배를 통하여 제 n+p+1 계조 전압 내지 제 n+p+q-1 계조 전압을 생성한다. 예컨대, 도 7에서 계조 분배부(DIV_gradation)는 제 2 계조 전압(V<1>)과 제 6 계조 전압(V<5>) 사이의 전압 분배를 통하여 제 3 계조 전압(V<2>) 내지 제 5 계조 전압(V<4>)을 생성한다. 또한, 도 7에서 계조 분배부(DIV_gradation)는 제 6 계조 전압(V<5>)과 제 12 계조 전압(V<11>) 사이의 전압 분배를 통하여 제 7 계조 전압(V<6>) 내지 제 11 계조 전압(V<10>)을 생성한다.
도 7에서 각 버퍼의 오프셋이 ±Δε라면, 감마 제어부(A1, A13, DIV_gamma, GM1~GM11, A2~A12, DIV_gradation)로부터 출력되는 계조 전압들(V<1>~V<254>)에는 ±2Δε만큼의 오프셋(즉, 2 stages offset)이 포함되게 된다. 따라서, 도 7에 도시된 계조 전압 생성기는 도 4에 도시된 계조 전압 생성기에 비하여 오프셋 측면에 서 상대적으로 우수하다고 볼 수 있다.
감마 조정 레지스터(GAMMA AR)는 제 1 감마 선택 신호(GS1) 내지 제 11 감마 선택 신호(GS11)를 각각의 레벨 쉬프터(LS)를 통하여 제 1 감마 선택기(GM1) 내지 제 11 감마 선택기(GM11)로 각각 출력한다. 즉, 감마 조정 레지스터(GAMMA AR)는 제 1 감마 선택기(GM1) 내지 제 11 감마 선택기(GM11)의 선택 동작을 제어하여 감마 커브(gamma curve)를 결정한다.
이상에서 설명한 구성 요소들을 구비하는 도 7의 계조 전압 생성기는 제 1 구간에서, 최대 기준 전압(V_max)을 제 1 계조 전압(V<0>)에 대응시키고 최소 기준 전압(V_min)을 제 256 계조 전압(V<255>)에 대응시켜서 제 1 계조 전압(V<0>) 내지 제 256 계조 전압(V<255>)을 생성한다. 또한, 도 7의 계조 전압 생성기는 제 2 구간에서, 최소 기준 전압(V_min)을 제 1 계조 전압(V<0>)에 대응시키고 최대 기준 전압(V_max)을 제 256 계조 전압(V<255>)에 대응시켜서 제 1 계조 전압(V<0>) 내지 제 256 계조 전압(V<255>)을 생성한다. 도 7에 도시된 계조 전압 생성기는 제 1 구간에서의 동작과 제 2 구간에서의 동작을 교대로 반복하면서 X-축 대칭 감마 인버젼을 지원할 수 있다.
한편, 도 7에서 제 6 감마 선택기(GM6)로부터 제 6 감마 버퍼(A7)로 출력되는 제 6 감마 전압(GV6)은 계조 전압으로 사용되지 않는다. 즉, 제 6 감마 버퍼(A7)는 제 6 감마 전압(GV6)을 버퍼링하여 대칭 기준 전압(Vcenter)을 출력하지만, 대칭 기준 전압(Vcenter)은 제 97 계조 전압(V<96>) 내지 제 160 계조 전압(V<159>)의 생성에만 관여할 뿐이고 계조 전압으로 사용되지는 않는다. 만약 대 칭 기준 전압(Vcenter)을 제 128 계조 전압(V<127>)으로 사용한다면, 도 3b와 같은 감마 커브 그래프에서 제 1 계조 전압 내지 제 128 계조 전압 각각과 제 256 계조 전압 내지 제 129 계조 전압 각각은 상호 간에 정확한 X-축 대칭 관계를 만족하지 않는다. 정확한 X-축 대칭 관계를 위해서는, 제 1 계조 내지 제 256 계조 중에서 제 128 계조를 기준 X-축으로 사용할 것이 아니라, 제 1 계조 내지 제 256 계조 중에서 제 128.5 계조를 기준 X-축으로 사용해야 한다. 본 발명에서는 정확한 X-축 대칭 관계를 위해서 제 128.5 계조에 상응하는 대칭 기준 전압(Vcenter)의 전압 레벨을 기준 X-축으로 사용한다. 도 4 내지 도 6에 도시된 계조 전압 생성기와 달리, 도 7에 도시된 본 발명에 따른 계조 전압 생성기는 제 128.5 계조를 기준 X-축으로 사용하므로 정확한 X-축 대칭 감마 인버젼을 지원할 수 있다.
도 7에 도시된 계조 전압 생성기는 256개의 계조 전압들(V<0>~V<255>)을 생성하지만, 본 발명은 128개의 계조 전압들을 생성하는 계조 전압 생성기, 512개의 계조 전압들을 생성하는 계조 전압 생성기, 1024개의 계조 전압들을 생성하는 계조 전압 생성기 등에도 적용될 수 있다. 당업자라면 도 7에서의 64 대 1 선택기(64 to 1 selector)들(MS1, MS2, GM1~GM11)은 32 대 1 선택기들, 128 대 1 선택기들, 256 대 1 선택기들 등으로 대체될 수 있다는 점을 충분히 이해할 것이다. 도 7에서 64 대 1 선택기들(MS1, MS2, GM1~GM11)은 6 비트의 제어 신호들(S_max, S_min, GS1~GS11)에 의하여 각각 제어되지만, 128 대 1 선택기들이라면 7 비트의 제어 신호들에 의하여 각각 제어될 것이다.
도 8은 본 발명의 다른 실시예에 따른 계조 전압 생성기를 나타내는 도면이 다.
도 8에 도시된 계조 전압 생성기는 도 7에 도시된 계조 전압 생성기에 비해서 변곡점(inflection point) 조정 스위치들(SW1, SW2, SW3, SW4)과 변곡점 조정 레지스터(INFP AR)를 더 구비한다. 변곡점 조정 스위치 SW1은 변곡점 조정 신호 IP1에 응답하여 제 2 감마 버퍼(A3)와 계조 분배부(DIV_gradation)의 접점(connection point)을 조정하고, 변곡점 조정 스위치 SW2는 변곡점 조정 신호 IP2에 응답하여 제 3 감마 버퍼(A4)와 계조 분배부(DIV_gradation)의 접점을 조정하고, 변곡점 조정 스위치 SW3은 변곡점 조정 신호 IP3에 응답하여 제 9 감마 버퍼(A10)와 계조 분배부(DIV_gradation)의 접점을 조정하며, 변곡점 조정 스위치 SW4는 변곡점 조정 신호 IP4에 응답하여 제 10 감마 버퍼(A11)와 계조 분배부(DIV_gradation)의 접점을 조정한다. 변곡점 조정 레지스터(INFP AR)는 변곡점 조정 신호(IP1~IP4)를 레벨 쉬프터(LS)를 통하여 변곡점 조정 스위치(SW1~SW4)로 출력하여 감마 커브의 변곡점을 조정한다.
앞서 설명한 바 있듯이, 각각의 디스플레이 패널마다 고유한 감마 특성을 가진다. 변곡점 조정 스위치들(SW1, SW2, SW3, SW4)과 변곡점 조정 레지스터(INFP AR)를 사용하여 감마 커브의 변곡점을 조정한다면, 각각의 디스플레이 패널에 적합한 감마 커브를 제공할 수 있다.
이상에서는 장치 발명의 측면에서 본 발명을 설명하였으나, 본 발명은 다음과 같이 방법 발명으로 파악될 수도 있다. 즉, 본 발명의 일 실시예에 따른 계조 전압 생성 방법에서는 다음과 같은 동작들을 수행된다.
먼저, 제 1 전원 전압(V_vdd)과 제 2 전원 전압(V_vgs) 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 최대 기준 전압(V_max)과 최소 기준 전압(V_min)을 선택한다.
다음으로, 인버젼 제어 신호(S_inv)에 응답하여, 최대 기준 전압(V_max)을 제 1 계조 전압(V<0>)으로 선택하고 최소 기준 전압(V_min)을 제 N 계조 전압(V<N-1>)으로 선택하거나, 최소 기준 전압(V_min)을 제 1 계조 전압(V<0>)으로 선택하고 최대 기준 전압(V_max)을 제 N 계조 전압(V<N-1>)으로 선택한다. 구체적으로, 인버젼 제어 신호(S_inv)의 논리 레벨이 제 1 레벨인 경우에는 최대 기준 전압(V_max)을 제 1 계조 전압(V<0>)으로 선택하고 최소 기준 전압(V_min)을 제 N 계조 전압(V<N-1>)으로 선택한다. 인버젼 제어 신호(S_inv)의 논리 레벨이 제 2 레벨인 경우에는 최소 기준 전압(V_min)을 제 1 계조 전압(V<0>)으로 선택하고 최대 기준 전압(V_max)을 제 N 계조 전압(V<N-1>)으로 선택한다.
다음으로, 제 1 계조 전압(V<0>)과 제 N 계조 전압(V<N-1>) 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 제 1 감마 전압(GV1) 내지 제 M 감마 전압(GVM)을 선택한다.
다음으로, 제 1 계조 전압(V<0>), 제 1 감마 전압(GV1) 내지 제 M 감마 전압(GVM), 그리고 제 N 계조 전압(V<N-1>) 사이의 전압 분배를 통하여 제 2 계조 전압(V<1>) 내지 제 N-1 계조 전압(V<N-2>)을 생성한다. 예컨대, 제 m(m은 1~M) 감마 전압이 제 n(n은 1~N) 계조 전압으로 출력되고, 제 m+1 감마 전압이 제 n+p 계조 전압으로 출력되며, 제 m+2 감마 전압이 제 n+p+q 계조 전압으로 출력되는 경우를 고려해 보자. 이 경우에, 제 n 계조 전압과 제 n+p 계조 전압 사이의 전압 분배를 통하여 제 n+1 계조 전압 내지 제 n+p-1 계조 전압을 생성한다. 또한, 제 n+p 계조 전압과 제 n+p+q 계조 전압 사이의 전압 분배를 통하여 제 n+p+1 계조 전압 내지 제 n+p+q-1 계조 전압을 생성한다.
비록 도 7에서는 제 1 계조 전압(V<0>)과 제 1 감마 전압(GV1=V<1>) 사이에 전압 분배가 실행되지 않지만, 본 발명의 다른 실시예에서는 제 1 계조 버퍼(A1)의 출력 단자와 제 1 감마 버퍼(A2)의 출력 단자 사이에 계조 분배부(예컨대, 저항 스트링)를 추가적으로 배치하고, 제 1 계조 전압(V<0>)과 제 1 감마 전압(GV1) 사이의 전압 분배를 통하여 제 2 계조 전압, 제 3 계조 전압 등을 생성할 수도 있다. 또한, 제 256 계조 버퍼(A13)의 출력 단자와 제 11 감마 버퍼(A12)의 출력 단자 사이에 저항 스트링(resistor string)을 추가적으로 배치하고, 제 256 계조 전압(V<255>)과 제 11 감마 전압(GV11) 사이의 전압 분배를 통하여 제 255 계조 전압, 제 254 계조 전압 등을 생성할 수도 있다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하다. 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자는 그로부터 다양한 수정 및 변형이 가능하다는 점을 알 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 LCD 패널을 구비하는 디스플레이 장치를 예시하는 도면이다.
도 2a 및 도 2d는 디스플레이 데이터(DATA)와 디스플레이 데이터 전압(V_data)의 관계를 예시하는 도면이고, 도 2b 및 도 2c는 디스플레이 데이터 전압(V_data)과 LCD 패널의 휘도(B_panel)의 관계를 예시하는 도면이다.
도 3a는 Y-축 대칭 감마 인버젼(Y-axis symmetric gamma inversion)을 설명하는 도면이고, 도 3b는 X-축 대칭 감마 인버젼(X-axis symmetric gamma inversion)을 설명하는 도면이다.
도 4는 계조 전압 생성기를 예시하는 도면이다.
도 5는 다른 계조 전압 생성기를 예시하는 도면이다.
도 6은 또 다른 계조 전압 생성기를 예시하는 도면이다.
도 7은 본 발명의 바람직한 실시예에 따른 계조 전압 생성기를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 계조 전압 생성기를 나타내는 도면이다.
< 도면의 참조 번호에 대한 설명 >
110: 컨트롤러 120: 소스 드라이버
130: 계조 전압 생성기 140: 게이트 드라이버
150: LCD 패널

Claims (20)

  1. 제 1 전원 전압(source voltage)부터 제 2 전원 전압까지의 전압들 중에서, 최대 선택 신호에 상응하는 전압을 최대 기준 전압으로 출력하고, 최소 선택 신호에 상응하는 전압을 최소 기준 전압으로 출력하는 최대 최소 선택부;
    인버젼(inversion) 제어 신호에 응답하여 상기 최대 기준 전압 또는 상기 최소 기준 전압을 제 1 계조 전압(gradation voltage)으로 출력하는 제 1 선택기;
    상기 인버젼 제어 신호에 응답하여 상기 최소 기준 전압 또는 상기 최대 기준 전압을 제 N 계조 전압으로 출력하는 제 2 선택기; 및
    상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 생성되는 전압들 중에서 제 1 감마(gamma) 선택 신호 내지 제 M 감마 선택 신호에 각각 상응하는 전압들을 제 1 감마 전압 내지 제 M 감마 전압으로 선택하고, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압으로부터 제 2 계조 전압 내지 제 N-1 계조 전압을 생성하는 감마 제어부(N과 M은 자연수);
    를 구비하고,
    상기 제1 감마 전압과 상기 제M 감마 전압 사이의 중간 감마 전압은 대칭 기준 전압으로 사용되고 계조 전압으로 사용되지 않는 것을 특징으로 하는 계조 전압 생성기.
  2. 제 1 항에 있어서, 상기 최대 최소 선택부는,
    상기 제 1 전원 전압과 상기 제 2 전원 전압 사이의 전압 분배를 통하여 다수의 전압들을 생성하는 전원 분배부;
    상기 제 1 전원 전압부터 중간 전압까지의 전압들 중에서 상기 최대 선택 신 호에 상응하는 전압을 상기 최대 기준 전압으로 출력하는 최대 선택기; 및
    상기 중간 전압부터 상기 제 2 전원 전압까지의 전압들 중에서 상기 최소 선택 신호에 상응하는 전압을 상기 최소 기준 전압으로 출력하는 최소 선택기;
    를 구비하는 것을 특징으로 하는 계조 전압 생성기.
  3. 제 1 항에 있어서,
    상기 인버젼 제어 신호의 논리 레벨이 제 1 레벨인 경우에,
    상기 제 1 선택기는 상기 최대 기준 전압을 상기 제 1 계조 전압으로 출력하고, 상기 제 2 선택기는 상기 최소 기준 전압을 상기 제 N 계조 전압으로 출력하고,
    상기 인버젼 제어 신호의 논리 레벨이 제 2 레벨인 경우에,
    상기 제 1 선택기는 상기 최소 기준 전압을 상기 제 1 계조 전압으로 출력하고, 상기 제 2 선택기는 상기 최대 기준 전압을 상기 제 N 계조 전압으로 출력하는 것을 특징으로 하는 계조 전압 생성기.
  4. 제 1 항에 있어서, 상기 감마 제어부는,
    상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 다수의 전압들을 생성하는 감마 분배부;
    상기 다수의 전압들 중에서 상기 제 1 감마 선택 신호에 상응하는 전압을 상기 제 1 감마 전압으로 출력하는 제 1 감마 선택기; 내지
    상기 다수의 전압들 중에서 상기 제 M 감마 선택 신호에 상응하는 전압을 상기 제 M 감마 전압으로 출력하는 제 M 감마 선택기;
    를 구비하는 것을 특징으로 하는 계조 전압 생성기.
  5. 제 4 항에 있어서, 상기 감마 제어부는,
    상기 제 1 감마 전압 내지 상기 제 M 감마 전압 사이의 전압 분배를 통하여 상기 제 2 계조 전압 내지 상기 제 N-1 계조 전압을 생성하는 계조 분배부; 및
    상기 제 1 내지 제 M 감마 선택기로부터 각각 출력되는 상기 제 1 내지 제 M 감마 전압을 각각 버퍼링하여 출력하는 제 1 내지 제 M 감마 버퍼;
    를 더 구비하는 것을 특징으로 하는 계조 전압 생성기.
  6. 제 5 항에 있어서,
    상기 제 m 감마 버퍼(m은 1 이상 M-2 이하의 자연수)는 상기 제 m 감마 전압을 상기 제 n 계조 전압으로 출력하고,
    상기 제 m+1 감마 버퍼는 상기 제 m+1 감마 전압을 상기 제 n+p 계조 전압으로 출력하며,
    상기 제 m+2 감마 버퍼는 상기 제 m+2 감마 전압을 상기 제 n+p+q 계조 전압(n, p, q는 1이상 N-2 이하의 자연수)으로 출력하는 것을 특징으로 하는 계조 전압 생성기.
  7. 제 6 항에 있어서,
    상기 제 1 내지 제 M 감마 선택기 중 제 (M+1)/2 감마 선택기(M은 1보다 큰 홀수)로부터 제 (M+1)/2 감마 버퍼로 출력되는 상기 제 (M+1)/2 감마 전압은 계조 전압으로 사용되지 않는 것을 특징으로 하는 계조 전압 생성기.
  8. 제 5 항에 있어서, 상기 감마 제어부는,
    변곡점 조정 신호에 응답하여 상기 제 m 감마 버퍼(m은 1 이상 M 이하의 자연수)와 상기 계조 분배부의 접점(connection point)을 조정하는 변곡점 조정 스위치;
    를 더 구비하는 것을 특징으로 하는 계조 전압 생성기.
  9. 제 1 전원 전압과 제 2 전원 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 최대 기준 전압과 최소 기준 전압을 선택하는 단계;
    인버젼 제어 신호에 응답하여, 상기 최대 기준 전압을 제 1 계조 전압으로 선택하고 상기 최소 기준 전압을 제 N 계조 전압으로 선택하거나, 상기 최소 기준 전압을 상기 제 1 계조 전압으로 선택하고 상기 최대 기준 전압을 상기 제 N 계조 전압으로 선택하는 단계;
    상기 제 1 계조 전압과 상기 제 N 계조 전압 사이의 전압 분배를 통하여 생성되는 다수의 전압들 중에서 제 1 감마 전압 내지 제 M 감마 전압을 선택하는 단계; 및
    상기 제 1 계조 전압, 상기 제 1 감마 전압 내지 상기 제 M 감마 전압, 그리고 상기 제 N 계조 전압 사이의 전압 분배를 통하여 제 2 계조 전압 내지 제 N-1 계조 전압을 생성하는 단계;
    를 구비하고,
    상기 제 1 감마 전압과 상기 제 M 감마 전압 사이의 중간 감마 전압은 대칭 기준 전압으로 사용되고 계조 전압으로 사용되지 않는 것을 특징으로 하는 계조 전압 생성 방법.
  10. 제 9 항에 있어서,
    상기 인버젼 제어 신호의 논리 레벨이 제 1 레벨인 경우에,
    상기 최대 기준 전압을 상기 제 1 계조 전압으로 선택하고, 상기 최소 기준 전압을 상기 제 N 계조 전압으로 선택하고,
    상기 인버젼 제어 신호의 논리 레벨이 제 2 레벨인 경우에,
    상기 최소 기준 전압을 상기 제 1 계조 전압으로 선택하고, 상기 최대 기준 전압을 상기 제 N 계조 전압으로 선택하는 것을 특징으로 하는 계조 전압 생성 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020070103171A 2007-10-12 2007-10-12 Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법 KR101357302B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070103171A KR101357302B1 (ko) 2007-10-12 2007-10-12 Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법
TW097136642A TWI462085B (zh) 2007-10-12 2008-09-24 用於ｘ軸對稱伽瑪反轉的分級電壓產生裝置及方法
US12/287,069 US8217870B2 (en) 2007-10-12 2008-10-06 Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103171A KR101357302B1 (ko) 2007-10-12 2007-10-12 Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법

Publications (2)

Publication Number Publication Date
KR20090037695A KR20090037695A (ko) 2009-04-16
KR101357302B1 true KR101357302B1 (ko) 2014-01-29

Family

ID=40533708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103171A KR101357302B1 (ko) 2007-10-12 2007-10-12 Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법

Country Status (3)

Country Link
US (1) US8217870B2 (ko)
KR (1) KR101357302B1 (ko)
TW (1) TWI462085B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492875B1 (ko) * 2008-07-07 2015-02-12 삼성전자주식회사 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
TWI420486B (zh) * 2009-07-07 2013-12-21 Himax Tech Ltd 伽瑪電壓產生器及源極驅動器
TWI415107B (zh) * 2009-12-31 2013-11-11 Himax Tech Ltd 伽瑪電壓產生電路
US8547405B2 (en) * 2010-01-19 2013-10-01 Himax Technologies Limited Gamma voltage generation circuit
US8605122B2 (en) 2010-01-19 2013-12-10 Himax Technologies Limited Gamma voltage generation circuit
TWI409792B (zh) * 2010-02-26 2013-09-21 Himax Tech Ltd 伽瑪電壓產生電路
TWI529687B (zh) 2010-06-14 2016-04-11 聯詠科技股份有限公司 驅動晶片、面板驅動系統及面板驅動方法
KR101806407B1 (ko) 2010-12-24 2017-12-08 삼성디스플레이 주식회사 감마전압 제어기, 계조 전압 생성기 및 이를 포함하는 표시 장치
TWI511523B (zh) * 2012-04-17 2015-12-01 Chunghwa Picture Tubes Ltd 立體顯示裝置及其驅動方法
KR101998230B1 (ko) 2012-05-14 2019-07-09 엘지디스플레이 주식회사 표시장치
KR20160062372A (ko) 2014-11-25 2016-06-02 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치
KR20210034142A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 구동 칩, 표시 장치, 및 표시 장치의 구동 방법
KR20240044638A (ko) * 2022-09-29 2024-04-05 주식회사 엘엑스세미콘 소스 드라이버 ic 및 이를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061666A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
KR20050078243A (ko) * 2004-01-30 2005-08-04 엔이씨 일렉트로닉스 가부시키가이샤 표시장치, 및 표시장치를 위한 구동회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750566B2 (ja) * 2000-06-22 2006-03-01 セイコーエプソン株式会社 電気泳動表示装置の駆動方法、駆動回路、電気泳動表示装置および電子機器
JP3664989B2 (ja) 2001-04-23 2005-06-29 財団法人工業技術研究院 中心対称電圧を有する調整可能なバイアスガンマ訂正回路
JP4108360B2 (ja) 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP2006276114A (ja) 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR100626077B1 (ko) 2005-05-02 2006-09-20 삼성에스디아이 주식회사 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치
KR100649884B1 (ko) * 2005-06-22 2006-11-27 삼성전자주식회사 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061666A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
KR20050078243A (ko) * 2004-01-30 2005-08-04 엔이씨 일렉트로닉스 가부시키가이샤 표시장치, 및 표시장치를 위한 구동회로

Also Published As

Publication number Publication date
US8217870B2 (en) 2012-07-10
KR20090037695A (ko) 2009-04-16
TWI462085B (zh) 2014-11-21
US20090096731A1 (en) 2009-04-16
TW200926136A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR101357302B1 (ko) Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법
KR101534681B1 (ko) 개별 계조전압 발생기를 구비하는 디스플레이 드라이버 회로
US7173597B2 (en) Signal-adjusted LCD control unit
KR100630654B1 (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
KR101081356B1 (ko) 액정 디스플레이 패널 구동 회로
US8836733B2 (en) Gamma voltage controller, gradation voltage generator, and display device including them
JP4624153B2 (ja) 表示装置用駆動装置および表示装置用駆動方法
US8780142B2 (en) Active matrix display devices and methods of driving the same
KR101492875B1 (ko) 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
US10573219B2 (en) Display driver, electro-optical device, and electronic apparatus
KR20110014428A (ko) 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
JP2005215052A (ja) 液晶駆動電源回路、液晶駆動装置、液晶表示装置
KR20100011285A (ko) 프리 디코더를 구비하는 디스플레이 구동회로 및 그구동방법
KR20180046033A (ko) 디스플레이 구동 장치
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
CN111696466B (zh) 数字模拟转换电路和数据驱动器
JP2004280063A (ja) 液晶表示装置の基準電圧発生回路
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
JP4660201B2 (ja) 階調電圧出力装置
KR101450579B1 (ko) 데이터 구동부 및 이를 포함하는 액정 표시 장치
JP2009168842A (ja) 基準電圧生成回路、ドライバ、電気光学装置及び電子機器
KR20080087539A (ko) 데이터 구동장치, 이를 갖는 표시장치 및 데이터구동장치의 구동방법
JP2022026851A (ja) デジタルアナログ変換回路、データドライバ及び表示装置
JP4578217B2 (ja) 液晶表示装置用階調電圧信号供給装置，液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7