KR101354598B1 - 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 Download PDF

Info

Publication number
KR101354598B1
KR101354598B1 KR1020050019912A KR20050019912A KR101354598B1 KR 101354598 B1 KR101354598 B1 KR 101354598B1 KR 1020050019912 A KR1020050019912 A KR 1020050019912A KR 20050019912 A KR20050019912 A KR 20050019912A KR 101354598 B1 KR101354598 B1 KR 101354598B1
Authority
KR
South Korea
Prior art keywords
electrode
opaque
gate
layer
contact
Prior art date
Application number
KR1020050019912A
Other languages
English (en)
Other versions
KR20060098175A (ko
Inventor
안지영
이득수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050019912A priority Critical patent/KR101354598B1/ko
Publication of KR20060098175A publication Critical patent/KR20060098175A/ko
Application granted granted Critical
Publication of KR101354598B1 publication Critical patent/KR101354598B1/ko

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B3/00Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/10Dams; Dykes; Sluice ways or other structures for dykes, dams, or the like
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/40Devices for separating or removing fatty or oily substances or similar floating material
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01DCONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D18/00Bridges specially adapted for particular applications or functions not provided for elsewhere, e.g. aqueducts, bridges for supporting pipe-lines
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/007Contaminated open waterways, rivers, lakes or ponds
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2303/00Specific treatment goals
    • C02F2303/24Separation of coarse particles, e.g. by using sieves or screens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ocean & Marine Engineering (AREA)
  • Architecture (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고화질을 구현하는 횡전계 방식 액정표시장치용 어레이기판의 구조와 그 제조방법에 관한 것이다.
본 발명은 횡전계 방식 액정표시장치용 어레이기판에 화소 전극과 공통 전극을 투명전극으로 형성할 때 발생하는 진공장비의 척 얼룩을 방지하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 화소 전극과 공통 전극을 불투명한 금속을 이용한 단층 또는 다층으로 구성하는 것을 특징으로 한다.
이때, 상기 공통 전극과 화소 전극을 다층으로 구성할 경우, 제 1 층은 저항이 낮은 금속층을 사용하고 제 2 층은 반사율이 낮은 재질을 사용하는 것을 특징으로 한다.

Description

횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and method of fabricating of the same}
도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,
도 3a와 도 3b는 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이며, 종래에 따른 횡전계형 어레이기판의 공통 전극과 화소 전극을 형성하는 공정을 도시한 도면이고,
도 4는 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이며, 종래의 제 2 예에 따른 횡전계형 어레이기판 일부의 확대 단면도이고,
도 5는 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 6a 내지 9a와 도 6b 내지 도 9b와 도 6c 내지 도 9c와 도 6d 내지 도 9d는 도 5의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 10a 내지 도 10c는 본 발명의 제 2 예에 따른 횡전계형 액정표시장치용 어레이기판의 확대 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 112 : 게이트 배선
114 : 게이트 패드 116 : 게이트 전극
118 : 공통 배선 124 : 액티브층
126 : 소스 전극 128 : 드레인 전극
140 : 데이터 배선 142 : 데이터 패드
146 : 화소 전극 148 : 공통 전극
150 : 게이트 패드 전극 152 : 데이터 패드 전극
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 얼룩현상이 없는 고화질의 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.
도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기 판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(50)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(58)과 화소 전극(72)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(52)과, 게이트 전극(52) 상부에 절연막(60)을 사이에 두고 구성된 반도체층(62)과, 반도체층(62)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(64,66)을 포함한다.
전술한 구성에서, 상기 공통 전극(58)과 화소 전극(72)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그런데 일반적으로, 상기 공통 전극(58)은 상기 게이트 전극(52)과 동일층 동일물질로 구성되고, 상기 화소 전극(72)은 상기 소스 및 드레인 전극(64,66)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(72)은 투명한 전극으로 형성할 수 있다.
도시하지는 않았지만, 상기 화소(P1,P2)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(58)에 전압을 인가하는 공통 배선(미도시)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연 기판(30) 상에 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭스(32)가 구성되고, 상기 화소(P1,P2)에 대응하여 컬러필터(34a,34b)가 구성된다.
상기 액정층(LC)은 상기 공통 전극(58)과 화소 전극(72)의 수평전계(95)에 의해 동작된다.
이하, 도 2를 참조하여, 횡전계 방식 액정표시장치를 구성하는 어레이 기판의 구성을 설명한다.(도 1의 구성과 달리 화소전극과 공통 전극을 모두 투명한 도전성 재질로 형성하였을 경우를 예로 들어 설명한다.)
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 구성을 개략적으로 도시한 평면도이다.(도 1의 구성과는 달리 공통 전극과 화소 전극을 모두 투명전극으로 형성한 예를 설명한다.)
도시한 바와 같이, 기판(50)상에 일 방향으로 연장된 게이트 배선(54)과, 게이트 배선(54)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(68)이 구성된다.
또한, 상기 게이트 배선(54)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(56)이 구성된다.
상기 게이트 배선(54)과 데이터 배선(68)의 교차지점에는 상기 게이트 배선(54)과 연결된 게이트 전극(52)과, 게이트 전극(52) 상부의 반도체층(62)과, 반도체층(62) 상부의 소스 전극(64)과 드레인 전극(66)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)에는 상기 공통 배선(56)과 접촉하면서 화소 영역(P)으로 수직하게 연장된 공통 전극(90)이 구성되고, 상기 드레인 전극(66)과 접촉하면서 상기 공통 전극(90)과 평행하게 이격된 위치로 연장된 화소 전극(92)이 구성된다.
그런데, 상기 화소 전극(92)과 공통 전극(90)을 투명한 도전성 재질을 사용 하여 형성하게 되면 진공장비의 척(chuck)얼룩에 의해 CD편차(critical dimension)가 발생하는 문제가 있다.
이에 대해 도 3을 참조하여 설명한다.
도 3a와 도 3b는 도 2의 Ⅲ-Ⅲ을 따라 절단하여, 공통 전극 및 화소 전극을 형성하기 위한 마스크 공정을 도시한 도면이다.
도 3a에 도시한 바와 같이, 투명한 도전성 물질로 앞서 언급한 공통 전극(도 2의 90)과 화소 전극(도 2의 92)을 형성하는 공정은 먼저, 기판(50) 상에 게이트 절연막(GL)과 게이트 절연막(GL)의 상부에 데이터 배선(68)과 데이터 배선(68)의 상부에 보호막(PL)을 형성하고, 상기 보호막(PL)이 형성된 기판(50)의 전면에 대해 투명한 도전성 금속을 증착하여 금속층(96)을 형성한다.
다음으로, 상기 금속층(96)의 상부에는 포토레지스트(photoresist)를 도포하여 감광층(98)을 형성한다.
다음으로, 상기 감광층(98)의 이격된 상부에는 투과부(F1)와 차단부(F2)로 구성된 마스크(M)를 위치시키고, 상기 마스크의 상부로 빛(L)을 조사하여 하부의 감광층(98)을 노광하는 공정을 진행한다.
상기 차단부(F2)는 화소 전극과 공통 전극으로 패턴되는 부분에 대응하여 위치하도록 한다.
이때, 노광공정을 진행하기 위해 먼저, 상기 기판(50)을 금속재질의 척(chuck, CK)표면에 올려놓은 후 빛(L)을 조사하게 되는데 도시한 바와 같이, 조사된 빛(L)은 상기 마스크(M)와 감광층(98)과 투명한 재질의 절연막(GL,PL)을 통과하 여 하부의 척(CK)에 의해 반사된다.
이때, 상기 반사된 빛(L)에 의해 상기 마스크(M)의 차단부(F2)에 대응하는 감광층의 일부가 노광되는 문제가 발생하게 된다.
이와 같은 경우, 상기 노광공정 후 현상공정을 진행하게 되면 도 3b에 도시한 바와 같이, 척(CK)이 위치한 영역에 대응하여 척에 의해 반사된 빛(L)이 닿았던 부분(K)의 공통 전극 및 화소 전극(90,92)은 원래의 설계치 보다는 작은 폭으로 패턴되었음을 알 수 있다.
따라서, 척이 위치했던 영역(K)과 그 외의 영역에 대응하여 형성된 공통 전극과 화소 전극의 폭이 다르게 패턴되는 불량이 발생하게 되며 이와 같은 불량을 보통은 CD(critical dimension)편차라 한다. 이러한 CD편차는 액정패널 전체에 얼룩을 유발하는 원인이 된다.
왜냐하면, CD편차가 발생한 영역과 그렇지 않은 영역 사이의 휘도차이가 얼룩으로 관찰되기 때문이며, 이를 앞서 언급한 바와 같이 척 얼룩이라 칭한다.
도 4는 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단면을 도시한 도면이다.
도 4의 구성은 공통 전극(90)을 불투명한 전극으로 형성하고, 화소 전극(92)을 투명한 전극으로 형성하였을 경우를 도시한 도면으로, 앞서 언급한 바와 같이 화소 전극(92)을 형성하는 공정에서 척이 위치했던 부분(K)에서 CD편차가 발생하여 화소 전극(92)의 폭이 작게 패턴된 형상을 볼 수 있다.
상기 도 4에 제시한 구성은, 공통 전극을 형성할 때 게이트 배선과 동일한 공정에서 패턴하게 되는데, 게이트 배선( 및 데이터 배선)은 낮은 저항을 필요로 하기 때문에 저항이 낮은 금속을 사용함을 물론이지만 두껍게 형성하여 저항을 더욱 낮추도록 설계된다.
따라서, 상기 공통 전극 또한 필요이상으로 두껍게 형성되므로 단차가 심하게 존재하게 되며 이러한 문제로 인해 상기 척 얼룩 뿐 아니라 단차에 의한 얼룩이 발생하는 문제가 있다
이러한 단차에 의란 얼룩은 투명 전극으로 공통 전극과 화소 전극을 형성하였을 경우에도 나타나는 문제이다.
또한, 상기 공통 전극과 화소 전극을 투명한 전극으로 사용할 경우, 투명전극의 저항이 매우 높기 때문에 대형화면으로 갈수록 미세저항이 문제가 되므로 설계의 자유도가 떨어지는 결과가 된다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 본 발명의 구성은 공통 전극과 화소 전극을 형성할 때, 저항이 낮은 금속과 반사율이 낮은 재료로 선택된 단층 또는 다층의 불투명한 전극으로 형성하는 것을 특징으로 한다.
이때, 상기 공통 전극과 화소 전극을 다층으로 구성할 경우, 제 1 층은 저항이 낮은 금속을 사용하게 되며 제 2 층은 반사율이 낮은 산화물과 질화물 및 고분자 물질을 사용하는 것을 특징으로 한다.
본 발명은 전술한 구성을 통해 척 얼룩 및 단차에 의한 얼룩 불량을 방지하 여 고화질의 액정표시장치를 제공하는 것을 제 1 목적으로 하고, 상기 공통 전극 및 화소 전극의 저항을 낮추어 액정패널의 동작특성을 개선하는 것을 제 2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판 상에 다수의 화소 영역을 정의하는 단계와; 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와; 상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와; 상기 게이트 배선과 이격된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와; 상기 게이트 및 데이터 패드전극을 가리는 단계와; 상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제2 불투명전극층 상부에 금속산화물층 또는 불투명 금속산화물을 형성하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 금속산화물 또는 상기 불투명 금속산화물은 상기 제 1 및 제 2 불투명전극층의 표면을 산화처리하거나, 또는 상기 금속산화물 또는 상기 불투명 금속산화물을 적층하여 형성한다.
또한, 본 발명은 기판 상에 다수의 화소 영역을 정의하는 단계와; 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와; 상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와; 상기 게이트 배선과 이격된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와; 상기 게이트 및 데이터 패드전극을 가리는 단계와; 상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제 2 불투명전극층 상부에 금속질화물 또는 불투명 금속질화물을 형성하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 금속질화물 또는 상기 불투명 금속질화물은 상기 제 1 및 제 2 불투명전극층의 표면을 질화처리하거나, 또는 상기 금속질화물 또는 상기 불투명 금속질화물을 적층하여 형성한다.
또한, 본 발명은 기판 상에 다수의 화소 영역을 정의하는 단계와; 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와; 상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와; 상기 게이트 배선과 이격된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와; 상기 게이트 및 데이터 패드전극을 가리는 단계와; 상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제 2 불투명전극층 상부에 유기물질 또는 수지를 적층하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법을 제공한다.
여기서, 상기 제 1 및 제 2 불투명 전극층은 100Å~1000Å의 두께로 구성하고, 상기 제 1 및 제2 불투명 전극층 상부에 형성된 층의 두께는 10Å~1000Å의 두께인 것을 특징으로 하며, 상기 유기물질 또는 상기 수지는 감광성을 가지는 것을 특징으로 한다.
또한, 상기 게이트 패드전극과 상기 데이터 패드전극은, 상기 제 1 및 제 2 불투명금속층과 동일한 물질로 패턴되는 것을 특징으로 하며, 상기 공통전극은 상기 공통배선과 별도의 층에서 접촉한다.
그리고, 상기 공통전극은 상기 공통배선과 동일층에서 접촉한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
-- 제 1 실시예 --
본 발명의 제 1 실시예는 공통 전극과 화소 전극을 동일층에 구성하되 저항이 낮고 두께가 낮은 불투명 전극으로 형성하는 것을 특징으로 한다.
도 5는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 기판(100) 상에 일 방향으로 연장되고 일 끝단에 게이트 패드(114)를 포함하는 게이트 배선(112)과, 상기 게이트 배선(112)과 교차하여 화소 영역(P)을 정의하고 일 끝단에 데이터 패드(142)를 포함하는 데이터 배선(140)을 구성한다.
상기 게이트 배선(112)과 평행하게 이격하여 공통 배선(118)을 구성한다.
상기 게이트 배선(112)과 데이터 배선(140)의 교차지점에는 박막트랜지스터(T)를 구성하며, 상기 박막트랜지스터(T)는 상기 게이트 배선(112)과 연결된 게이트 전극(116)과, 게이트 전극(116)상부의 액티브층(124)과, 액티브층(124)의 상부에 위치하고 상기 데이터 배선(140)과 연결된 소스 전극(126)과 이와는 이격된 드레인 전극(128)을 구성한다.
상기 화소 영역(P)에는 공통 전극(148)과 화소 전극(146)을 막대 형상으로 구성하며, 각각은 서로 이격된 거리로 평행하게 위치하도록 구성한다.
상기 공통 전극(148)은 콘택홀(142)을 통해 상기 공통배선(118)과 연결되어 공통 신호를 인가 받도록 구성하고, 상기 화소전극(146)은 드레인 콘택홀(136)을 통해 상기 드레인 전극(128)과 연결되어 데이터 신호를 인가받도록 한다.
전술한 구성에서, 특징적인 것은 상기 화소 전극(146)과 공통 전극(146)을 저항이 낮고 반사율이 낮은 불투명 도전성 재료를 사용함과 동시에 동일층에 구성하는 것이다.
이와 같은 경우, 앞서 언급한 척 얼룩이 발생하지 않아 고화질을 구현할 수 있고, 종래의 투명 전극에 비해 저항이 낮기 때문에 액정패널의 동작 특성을 개선할 수 있는 장점이 있다.
전술한 구성에서, 상기 공통 전극(148)과 공통 배선(118)을 별도의 층에 구성하였지만, 경우에 따라서 상기 공통 전극(148)을 공통 배선(118)과 동일층에 형성할 수 있다.
이하, 공정 도면을 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 형성방법을 설명한다.
도 6a 내지 도 9a와 도 6b내지 도 9b와 도 6c 내지 도 9c와 도 6d 내지 도 9d는 도 5의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 6a 내지 도 6d에 도시한 바와 같이, 절연기판(100)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)을 정의한다.
상기 다수의 영역(S,P,G,D)이 정의된 기판(100)상에 도전성 금속을 증착하고 패턴하여, 일 방향으로 연장되고 일 끝단에 게이트 패드(114)를 포함하는 게이트 배선(112)과, 상기 게이트 배선(112)과 평행하게 이격하여 공통 배선(도 5의 118)을 구성한다.
한편, 상기 게이트 배선(112)으로부터 연장된 게이트 전극(116)을 형성하며, 상기 게이트 전극(116)은 상기 게이트 배선(112)의 일부 일 수 있다.
상기 도전성 금속은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo)을 포함하는 도전성 금속 그룹 중 하나 또는 그이상의 물질을 선택하여 단층 또는 다층으로 형성할 수 있다.
다음으로, 상기 게이트 배선(112)과 게이트 패드(114)와 게이트 전극(116)과 공통배선(118)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(120)을 형성한다.
상기 게이트 절연막(120)이 형성된 기판(100)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극(116)에 대응하는 게이트 절연막(120)의 상부에 액티브층(122)과 오믹 콘택층(124)을 형성한다.
도 7a 내지 도 7d에 도시한 바와 같이, 상기 액티브층(122)과 오믹 콘택층 (124)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하고 패턴하여, 상기 오믹 콘택층(124)의 상부에 이격된 소스 전극(126)과 드레인 전극(128)을 형성한다.
이때, 상기 드레인 전극(128)은 화소 영역(P)에 연장하여 형성한다.
동시에, 상기 소스 전극(126)과 연결되는 동시에 일 끝단에 데이터 패드(132)를 포함하는 데이터 배선(130)을 형성한다.
도 8a 내지 도 8d에 도시한 바와 같이, 다음으로, 상기 소스 전극 및 드레인 전극(126,128)과 데이터 배선(130)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴계 수지(acryl계 resin)를 포함하는 유기절연물질그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(134)을 형성한 후 패턴하여, 상기 드레인 전극(128)을 노출하는 드레인 콘택홀(136)과, 상기 게이트 패드(114)를 노출하는 게이트 패드 콘택홀(138)과, 상기 데이터 패드(132)를 노출하는 데이터 패드 콘택홀(140)을 형성한다.
동시에, 상기 공통 배선(도 5의 118)의 일부를 노출하는 공통전극 콘택홀(도 5의 142)을 형성한다.
도 9a 내지 도 9d에 도시한 바와 같이, 상기 다수의 콘택홀이 형성된 보호막(134)의 전면에 크롬(Cr), 구리(Cu),티타늄(Ti),알루미늄(Al),알루미늄합금(AlNd)등을 포함하는 저항이 낮은 불투명 도전성 금속 그룹 중 선택된 하나를 증착한 후 패턴하여, 상기 드레인 전극(128)과 접촉하는 화소 전극(146)과, 상기 공통 배선 (118)과 접촉하면서 상기 화소 전극(146)과는 이격되게 구성한 공통 전극(148)을 형성한다.
동시에, 상기 게이트 패드(114)와 접촉하는 게이트 패드 전극(150)과 상기 데이터 패드(132)와 접촉하는 데이터 패드 전극(152)을 형성한다.
전술한 공정에서, 상기 화소 전극(146)과 공통 전극(148)을 단층으로 구성할 경우, 100Å~1000Å의 낮은 두께로 형성한다.
전술한 바와 같이 공통 전극(148)과 화소 전극(146)을 단층으로 구성할 경우에는 게이트 패드 전극(150)과 데이터 패드 전극(152)을 고려하여, 전극의 표면이 산화되지 않고 반사율이 낮으며 식각용액과 같은 화학약품에 의해 쉽게 부식되지 않는 금속을 선택해야 바람직하다.
전술한 바와 같이 불투명한 금속을 사용하여 공통 전극과 화소 전극을 형성할 때 단층으로 구성하는 경우 선택되는 금속에 제약이 따를 수 있다.
이와 같은 경우, 상기 공통 전극과 화소 전극을 형성할 때 다층으로 구성하면 된다.
이에 대해 이하, 제 2 실시예를 통해 설명한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 공통 전극과 화소 전극을 게이트 배선 및 데이터 배선과 별도로 구성하되 동일층에 다층으로 구성하는 것을 특징으로 한다.
도 10a와 도 10b와 도 10c는 도 5의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단한 단면 의 변형된 예를 도시한 확대 단면도이다.(박막트랜지스터 형성공정을 생략함.)
도시한 바와 같이, 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)이 정의된 기판(200)상에 상기 게이트 영역(G)에 대응하는 일 끝단에 게이트 패드(208)를 포함하는 게이트 배선(미도시)을 형성한다.
상기 게이트 패드 및 게이트 배선(208, 미도시)이 형성된 기판(200)의 전면에 게이트 절연막(202)을 형성하고, 상기 데이터 영역(D)에 대응하는 절연막(202)의 상부에 일 끝단에 데이터 패드(208)를 포함하는 데이터 배선(206)을 형성한다.
상기 데이터 배선(206)이 형성된 기판(200)의 전면에 앞서 언급한 물질을 도포하여 보호막(213)을 형성한다.
상기 화소 영역(P)에 대응하는 보호막(213)의 상부에 다층으로 구성된 화소 전극 및 공통 전극(212,210)을 다층으로 구성한다.
이때, 상기 공통 전극 및 화소 전극(210,212)을 이층 또는 삼층으로 구성할 경우 아래와 같은 구성으로 형성할 수 있다.
1. 불투명 전극 + 불투명 전극의 산화물(단층 또는 복층)
2. 불투명 전극 + 불투명 전극의 질화물(단층 또는 복층)
3. 불투명 전극 + 불투명 전극의 산화물 + 불투명 전극의 질화물
4. 불투명 전극 + 유기 불투명 물질(단층 또는 복층)
전술한 1의 경우에서, 상기 불투명 전극의 산화물을 단층 또는 복층으로 형성할 경우에는, 불투명 전극(최초 형성층)의 표면을 산화반응으로 산화시킨 후 별도의 불투명 금속 산화물을 형성하여 복층 또는 다층으로 형성하거나, 상기 불투명 전극의 표면에 별도의 금속산화물을 단층 또는 복층으로 적층할 수 있다.
이러한 다층구조는 예를 들면, Cr/CrO2/Al2O3와 같은 층으로 적층할 수 있다.
또한, 전술한 2의 경우, 상기 불투명 전극의 표면을 질화반응으로 형성하거나 불투명 금속 질화물을 복층 또는 다층으로 형성할 수 있다.
이러한 다층구조는 예를 들면, Cr/CrNX/AlNX와 같은 층으로 적층할 수 있다.
전술한 1 및 2의 경우와 같이, 불투명 금속의 표면을 산화 반응 또는 질화반응 하거나 별도의 금속산화물 또는 금속 질화물을 증착할 경우, 상기 게이트 패드 전극(214)과 데이터 패드 전극(216)부분은 노출되지 않도록 하여 증착공정을 진행해야 한다.
즉, 최초 저항이 낮은 금속만이 게이트 패드 전극(214)과 데이터 패드 전극(216)으로 패턴되도록 해야 한다.
전술한 4의 경우, 상기 유기 불투명 물질은 블랙 수지 또는 유기물질을 사용할 수 있다.
이때, 블랙수지가 쓰여지는 경우에는 감광성으로 포토레지스트 역할을 대신할 수 도 있다. 또한, 상기 유기물질 또한 감광성 포토레지스트 역할을 할 수 있다.
즉, 상기 감광성 블랙 수지 또는 감광성 유기물질을 포토레지스트로 사용하여 공통 전극과 화소 전극을 패턴한 후, 이를 제거하지 않고 남김으로써 반사율 저감층으로 활용할 수 있다.
전술한 감광성 블랙 수지 또는 감광성 유기물질을 형성하는 경우에도 상기 게이트 패드 전극(214)과 데이트 패드 전극(216)부분에는 형성되지 않도록 해야 하며, 최초 저항이 낮은 불투명 금속만이 게이트 패드 전극(214)과 데이터 패드 전극(216)으로 패턴되도록 해야 한다.
전술한 구성에서 특징적인 것은 상기 공통 전극(210)과 화소 전극(212)의 최초 불투명 전극(J)은 저항이 낮아야 하며, 상기 불투명 전극(J)의 상부에 단층 또는 다층으로 형성된 불투명 금속산화물 또는 불투명 금속 질화물 또는 감광성 블랙 수지 나 감광성 유기물질은 반사율이 10%미만이어야 한다.
또한, 최소 불투명 금속층을 100Å~1000Å의 두께로 형성한 후, 불투명 금속층의 상부에 적층된 단층 또는 다층은 모두 10Å~1000Å의 두께로 형성하는 것을 특징으로 한다. 이와 같은 경우, 상기 공통 전극(210)과 화소 전극(212)의 두께가 낮아짐으로 인해 상기 두 전극에 의한 단차를 최소화 할 수 있다.
전술한 바와 같이 구성된 공통 전극(210)과 화소 전극(212)은 저항이 낮고 두께를 최소화 할 수 있으므로 경우에 따라서는 상기 공통 전극(210)과 화소 전극(212)이 별도의 층에 구성될 수 도 있다.
즉, 상기 공통 전극을 상기 공통 배선과 동일층에 구성할 수 도 있다.
전술한 제 1 및 제 2 실시예에서 제안한바 대로 본 발명에 따른 횡전계 방식 액정표시장치를 제작할 수 있다.
전술한 바와 같은 횡전계방식 어레이기판을 제작하게 되면 아래와 같은 효과가 있다.
첫째, 공통 전극과 화소 전극을 불투명 전극으로 형성하기 때문에 척얼룩 불량이 발생하지 않아 고화질을 구현할 수 있는 효과가 있다.
둘째, 공통 전극과 화소 전극을 저항이 낮은 불투명 금속으로 구성하는 동시에 게이트 배선 및 데이터 배선과 따로 구성하기 때문에 빛이 통과하지 않을 정도의 최소한의 두께로 패턴하는 것이 가능하여 두 전극의 단차에 의한 얼룩발생을 최소화 할 수 있다.
따라서, 고화질을 구현할 수 있는 효과가 있다.
셋째, 단층 또는 다층으로 구성한 공통 전극 및 화소 전극의 표면 반사율이 10%미만이기 때문에 블랙휘도를 높일 수 있어 콘트라스트가 개선되는 효과가 있다.

Claims (30)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 다수의 화소영역이 정의된 기판상에 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 이격된 공통배선 및 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와;
    상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;
    상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와;
    상기 게이트 및 데이터 패드전극을 가리는 단계와;
    상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제2 불투명전극층 상부에 금속산화물 또는 불투명 금속산화물을 형성하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  9. 제 8 항에 있어서,
    상기 금속산화물 또는 상기 불투명 금속산화물은 상기 제 1 및 제 2 불투명전극층의 표면을 산화처리하거나, 또는 상기 금속산화물 또는 상기 불투명 금속산화물을 적층하여 형성하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  10. 다수의 화소영역이 정의된 기판상에 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 이격된 공통배선 및 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와;
    상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;
    상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와;
    상기 게이트 및 데이터 패드전극을 가리는 단계와;
    상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제 2 불투명전극층 상부에 금속질화물 또는 불투명 금속질화물을 형성하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 금속질화물 또는 상기 불투명 금속질화물은 상기 제 1 및 제 2 불투명전극층의 표면을 질화처리하거나, 또는 상기 금속질화물 또는 상기 불투명 금속질화물을 적층하여 형성하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  12. 다수의 화소영역이 정의된 기판상에 상기 화소 영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 이격된 공통배선 및 상기 게이트 배선의 일끝단에 게이트 패드를 형성하는 단계와;
    상기 게이트배선과 수직 교차하는 데이터 배선과, 상기 데이터배선의 일끝단에 데이터 패드를 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;
    상기 화소 영역에 위치하고 상기 박막트랜지스터의 드레인 전극과는 별도의 층에서 접촉하는 제 1 불투명전극층과, 상기 제 1 불투명전극층과는 동일층에 이격되어 위치하며 상기 공통 배선과 접촉하는 제 2 불투명전극층을 형성하며, 상기 게이트패드와 접촉하는 게이트 패드전극과 상기 데이터패드와 접촉하는 데이터 패드전극을 형성하는 단계와;
    상기 게이트 및 데이터 패드전극을 가리는 단계와;
    상기 게이트 및 데이터 패드전극을 가린 상태에서 상기 제 1 및 제 2 불투명전극층 상부에 유기물질 또는 수지를 적층하여, 상기 드레인전극과 접촉하는 불투명한 화소전극과 상기 공통배선과 접촉하는 불투명한 공통전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  13. 제 8 항, 제 10 항, 제 12 항 중 선택된 한 항에 있어서,
    상기 제 1 및 제 2 불투명 전극층은 100Å~1000Å의 두께로 구성하고, 상기 제 1 및 제2 불투명 전극층 상부에 형성된 층의 두께는 10Å~1000Å의 두께인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  14. 제 12 항에 있어서,
    상기 유기물질 또는 상기 수지는 감광성을 가지는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  15. 제 8 항, 제 10 항, 제 12 항 중 선택된 한 항에 있어서,
    상기 게이트 패드전극과 상기 데이터 패드전극은, 상기 제 1 및 제 2 불투명금속층과 동일한 물질로 패턴되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  16. 제 8 항, 제 10 항, 제 12 항 중 선택된 한 항에 있어서,
    상기 공통전극은 상기 공통배선과 별도의 층에서 접촉하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  17. 제 8 항, 제 10 항, 제 12 항 중 선택된 한 항에 있어서,
    상기 공통전극은 상기 공통배선과 동일층에서 접촉하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020050019912A 2005-03-10 2005-03-10 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 KR101354598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050019912A KR101354598B1 (ko) 2005-03-10 2005-03-10 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019912A KR101354598B1 (ko) 2005-03-10 2005-03-10 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060098175A KR20060098175A (ko) 2006-09-18
KR101354598B1 true KR101354598B1 (ko) 2014-01-22

Family

ID=37629681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019912A KR101354598B1 (ko) 2005-03-10 2005-03-10 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101354598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294230B1 (ko) * 2006-11-30 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20030082375A (ko) * 2002-04-15 2003-10-22 어드밴스트 디스플레이 인코포레이티드 액정 표시 장치 및 그 제조 방법
KR20040013548A (ko) * 2002-08-07 2004-02-14 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20030082375A (ko) * 2002-04-15 2003-10-22 어드밴스트 디스플레이 인코포레이티드 액정 표시 장치 및 그 제조 방법
KR20040013548A (ko) * 2002-08-07 2004-02-14 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20060098175A (ko) 2006-09-18

Similar Documents

Publication Publication Date Title
KR20060104708A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4718433B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP4634995B2 (ja) Ips方式の液晶表示装置用アレイ基板の製造方法
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
KR20050091291A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20070109202A (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR101107245B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US8891050B2 (en) Liquid crystal display device and method for fabricating the same
KR20060032034A (ko) 횡전계방식 액정표시장치
US8218120B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP2005196189A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101354598B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101108004B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101715226B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101092344B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101993884B1 (ko) 액정표시장치 및 그 제조방법
KR20020066757A (ko) 반사형 및 투과반사형 액정표시장치와 그 제조방법
KR101189138B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100603834B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7