KR101334179B1 - ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로 - Google Patents

ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로 Download PDF

Info

Publication number
KR101334179B1
KR101334179B1 KR1020070018086A KR20070018086A KR101334179B1 KR 101334179 B1 KR101334179 B1 KR 101334179B1 KR 1020070018086 A KR1020070018086 A KR 1020070018086A KR 20070018086 A KR20070018086 A KR 20070018086A KR 101334179 B1 KR101334179 B1 KR 101334179B1
Authority
KR
South Korea
Prior art keywords
mtj
input value
magnetic induction
terminal
value
Prior art date
Application number
KR1020070018086A
Other languages
English (en)
Other versions
KR20080078250A (ko
Inventor
조영진
신형순
좌성훈
이승준
김기원
황인준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070018086A priority Critical patent/KR101334179B1/ko
Publication of KR20080078250A publication Critical patent/KR20080078250A/ko
Application granted granted Critical
Publication of KR101334179B1 publication Critical patent/KR101334179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/76—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using magnetic cores or ferro-electric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

MTJ(Magnetic Tunnel Junction)을 이용하여 구현된 카운터 논리 회로가 개시된다. 본 발명에 따른 카운터 논리 회로는, MTJ와 센스 앰프를 이용하고, 입력 값이 인가되는 자성 유도 레이어의 단을 변경함으로써 구현된다.

Description

ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로{Counter logic circuit using MTJ}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 카운터 논리 회로에 이용되는 MTJ(Magnetic Tunnel Junction)의 구조와 동작을 나타내는 도면이다.
도 2는 도 1의 MTJ를 이용하여 구현된 NAND 논리 회로를 설명하는 도면이다.
도 3은 도 1의 MTJ를 이용하여 구현된 NOR 논리 회로를 설명하는 도면이다.
도 4는 도 1의 MTJ를 이용하여 구현된 AND 논리 회로를 설명하는 도면이다.
도 5는 도 1의 MTJ를 이용하여 구현된 OR 논리 회로를 설명하는 도면이다.
도 6은 본 발명에 따른 가산기 논리 회로에 이용되는 센스 앰프의 구조와 동작을 나타내는 도면이다.
도 7은 도 1의 MTJ와 도 6의 센스 앰프를 이용하여 구현된 XOR 논리 회로를 설명하는 도면이다.
도 8은 도 1의 MTJ와 도 6의 센스 앰프를 이용하여 구현된 XNOR 논리 회로를 설명하는 도면이다.
도 9는 본 발명의 제1실시예에 따른 그레이 카운터 논리 회로의 회로도와 논 리표이다.
도 10은 본 발명의 제2실시예에 따른 그레이 카운터 논리 회로의 회로도와 논리표이다.
도 11은 본 발명의 실시예에 따른 업 카운터 논리 회로의 회로도와 논리표이다.
도 12는 본 발명의 실시예에 따른 다운 카운터 논리 회로의 회로도와 논리표이다.
본 발명은 카운터 논리 회로에 관한 것으로써, 특히 MTJ(Magnetic Tunnel Junction)을 이용하여 구현된 카운터 논리 회로에 관한 것이다.
카운터 논리 회로는 입력 값을 카운팅 한 결과를 출력하는 논리 회로이다. 한편, 일반적인 카운터 논리 회로는 CMOS 트랜지스터들을 이용하여 구현된다. 그러므로, 전원이 차단되면, CMOS 트랜지스터에 저장된 데이터가 소실되는 문제가 있다. 또한, CMOS 트랜지스터를 포함하는 카운터 논리 회로의 면적을 줄이는 데는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 MTJ을 이용하여 구현된 카운터 논리 회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 카운터 논리 회로는, 자성 유도 전류의 방향에 따라 서로 다른 방향을 가지는 자성을 유도하는 자성 유도 레이어를 각각 구비하는 제1 내지 제10MTJ(Magnetic Tunnel Junction); 및 제1단자에 연결된 저항의 크기와 제2단자에 연결된 저항의 크기를 각각 비교하는 제1 내지 제3비교기를 구비한다. 상기 제1MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 로우 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제1MTJ는 상기 제1비교기의 제1단자에 연결된다. 상기 제2MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제2MTJ는 상기 제1비교기의 제2단자에 연결된다. 상기 제3MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 하이 값이 인가되며 제2단으로 제2입력 값이 인가되고, 상기 제3MTJ는 상기 제4MTJ에 연결된다. 상기 제4MTJ가 구비하는 자성 유도 레이어의 제1단으로 제3입력 값과 논리 하이 값이 인가되며 제2단으로 제1입력 값이 인가되고, 상기 제4MTJ는 상기 제2비교기의 제1단자에 연결된다. 상기 제5MTJ는 낮은 저항을 가지며 상기 제6MTJ에 연결된다. 상기 제6MTJ는 낮은 저항을 가지며 상기 제2비교기의 제2단자에 연결된다. 상기 제7MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 하이 값이 인가되며 제2단으로 제2입력 값이 인가되고, 상기 제7MTJ는 상기 제8MTJ에 연결된다. 상기 제8MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 하이 값이 인가되며 제2단으로 제1입력 값과 제3입력 값이 인가되고, 상기 제8MTJ는 상기 제3비교기의 제1단자 에 연결된다. 상기 제9MTJ는 낮은 저항을 가지며 상기 제10MTJ에 연결된다. 상기 제10MTJ는 낮은 저항을 가지며 상기 제3비교기의 제2단자에 연결된다. 상기 제1 내지 제3 비교기의 출력은 상기 제1 내지 제3입력 값을 그레이 카운팅한 결과이다.
상기 입력 값이 논리 하이인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 단으로부터 상기 입력 값이 인가되는 반대쪽 단으로 상기 자성 유도 전류가 흐른다. 반대로, 상기 입력 값이 논리 로우인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 반대쪽 단으로부터 상기 입력 값이 인가되는 단으로 상기 자성 유도 전류가 흐른다.
상기 제1 내지 제10MTJ 각각은, 상기 제1 내지 제3 입력값에 각각 대응되는 3개의 자성 유도 레이어들을 구비할 수 있다. 상기 제1 내지 제3 입력 값 각각은, 대응되는 자성 유도 레이어로 인가될 수 있다.
상기 3개의 자성 유도 레이어들에 발생되는 자성 유도 전류들을 합한 전류가, MTJ의 자성을 결정할 수 있다.
상기 제1비교기 내지 상기 제3비교기는, 제1단자의 전압과 제2단자의 전압을 비교할 수 있다. 상기 제1비교기는 제1센스앰프이고, 상기 제2비교기는 제2센스앰프이고, 상기 제3비교기는 제3센스앰프일 수 있다. 상기 제1센스앰프 내지 상기 제3센스앰프의 제1단자는, 비반전 단자이고, 상기 제1센스앰프 내지 상기 제3센스앰프의 제2단자는, 반전 단자일 수 있다.
제1비교기 내지 상기 제3비교기는, 제1단자의 전압과 제2단자의 전압을 비교할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
마그네틱 램은 SRAM(static random access memory)보다 빠른 속도, DRAM(dynamic random access memory)과 같은 집적도 및 플래시 메모리(flash memory)와 같은 비휘발성 메모리의 특성을 가지면서 하나의 트랜지스터에 다수개의 저항변화 소자들이 연결된다. 마그네틱 램은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸수 있는 기억소자로서, 강자성 박막의 고유 특성에 의해 고속, 저전력 및 고집적화가 가능할 뿐만 아니라, 플래시 메모리와 같이 비휘발성 메모리 동작이 가능하다.
마그네틱 램은 스핀이 전자의 전달현상에 큰 영향을 미치기 때문에 생기는 거대자기저항(giant magnetoresistive :이하, GMR 이라 한다)현상이나 스핀 편극 자기투과현상을 이용하여 메모리 소자가 구현된다.
GMR을 이용한 마그네틱 램은 비자성층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우와 다른 경우의 저항이 다른 현상을 이용한다. 스핀 편극 자기투과현상을 이용한 마그네틱 램은 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 더 잘 일어나는 현상을 이용한다.
도 1은 본 발명에 따른 가산기 논리 회로에 이용되는 MTJ(Magnetic Tunnel Junction)의 구조와 동작을 나타내는 도면이다.
도 1을 참조하면, MTJ(100)는 입력값의 개수만큼의 자성 유도 레이어(112, 114, 116) 및 저항 변화 소자(150)를 구비한다. 저항 변화 소자(150)는 자유 자성층(154), 고정 자성층(156)을 구비한다.
도 1의 MTJ(100)에서는, 하나의 입력 값에 의하여 하나의 자성 유도 레이어에 흐르는 자성 유도 전류의 방향이 결정된다. 즉, 자성 유도 레이어(112, 114, 116)에는, 입력 값의 논리 상태에 따라 서로 다른 방향을 가지는 자성 유도 전류가 흐른다. 예를 들어, 자성 유도 레이어(112)에 인가되는 입력 값이 1인 경우, +I 방향의 자성 유도 전류가 흐를 수 있고, 입력 값이 0인 경우, -I 방향의 자성 유도 전류가 흐를 수 있다.
도 1(b)를 참조하면, 입력 값이 두 개 이상 0이고, 그에 따라 자성 유도 전류의 방향이 두 개 이상 -I 방향인 경우, 자유 자성층(154)이 오른쪽으로 자화되어 저항 변환 소자의 저항값은 높아진다. 반면에, 입력 값이 두 개 이상 1이고, 그에 따라 자성 유도 전류의 방향이 두 개 이상 +I 방향인 경우, 자유 자성층(154)이 왼쪽으로 자화되어 저항 변환 소자의 저항값은 낮아진다. 예를 들어, 입력 값들이 (0, 0, 1)이면, 자성 유도 레이어(112, 114)에 흐르는 자성 유도 전류의 방향은 -I 이고, 자성 유도 레이어(116)에 흐르는 자성 유도 전류의 방향은 +I이다. 그러므로, 자유 자성층(154)은 왼쪽으로 자화된다. 그에 따라, 저항 변환 소자의 저항 값은 높아진다.
저항 변환 소자(150)는, 자유 자성층(152)과 고정 자성층(156) 사이에, 절연층(154)을 더 구비할 수 있다. MTJ(100)는 저항 독출 라인 쌍(172, 174)을 더 구비할 수 있다. 저항 독출 라인 쌍(172, 174)은 저항 변환 소자(150)의 저항 값을 독출할 수 있다.
도 2는 도 1의 MTJ를 이용하여 구현된 NAND 논리 회로를 설명하는 도면이다.
도 2(a)를 참조하면, 자성 유도 레이어들(210)의 제1단으로 입력 값들(A, B, 0)이 인가된다. 3개의 입력 값들 중에서 하나는 0으로 고정된다. 0으로 고정된 입력 값에 따른 자성 유도 전류는 -I 방향으로 흐른다. 또한, 입력 값(예를 들어, A)이 1(예를 들어, 논리 하이)이면, +I 방향의 자성 유도 전류가 흐른다. 반면에, 입력 값(예를 들어, A)이 0(예를 들어, 논리 로우)이면, -I 방향의 자성 유도 전류가 흐른다.
도 2(b)에는 입력 값들(A, B)에 따른 자성 유도 전류의 방향과 저항 변환 소자(250)의 저항 값이 도시된다. 예를 들어, 입력 값들(A, B)이 (1, 1)이면, +I 방향의 자성 유도 전류가 흐른다. 그에 따라, 저항 변환 소자(250)의 자유 자성층에는 왼쪽 방향의 자성이 유도된다. 이 경우, 자유 자성층과 고정 자성층에는 서로 같은 방향의 자성이 유도되고, 저항 변환 소자(250)의 저항 값은 낮아진다. 이러한 방식으로, 도 2의 MTJ(200)는 입력 값들(A, B)에 대하여 NAND 논리 연산을 수행한다.
도 3은 도 1의 MTJ를 이용하여 구현된 NOR 논리 회로를 설명하는 도면이다.
도 3(a)를 참조하면, 자성 유도 레이어들(310)의 제1단으로 입력 값들(A, B, 1)이 인가된다. 3개의 입력 값들 중에서 하나는 1으로 고정된다. 1로 고정된 입력 값에 따른 자성 유도 전류는 +I 방향으로 흐른다.
도 3(b)에는 입력 값들(A, B)에 따른 자성 유도 전류의 방향과 저항 변환 소자(350)의 저항 값이 도시된다. 예를 들어, 입력 값들(A, B)이 (0, 0)이면, - I 방향의 자성 유도 전류가 흐른다. 그에 따라, 저항 변환 소자(350)의 자유 자성층에는 오른쪽 방향의 자성이 유도된다. 이 경우, 자유 자성층과 고정 자성층에는 서로 다른 방향의 자성이 유도되고, 저항 변환 소자(350)의 저항 값은 높아진다. 이러한 방식으로, 도 3의 MTJ(300)는 입력 값들(A, B)에 대하여 NOR 논리 연산을 수행한다.
도 4는 도 1의 MTJ를 이용하여 구현된 AND 논리 회로를 설명하는 도면이다.
도 4(a)를 참조하면, 자성 유도 레이어들(410)의 제1단에 1로 고정된 입력 값이 인가된다. 1로 고정된 입력 값에 따른 자성 유도 전류는 +I 방향으로 흐른다. 또한, 자성 유도 레이어들(410)의 제2단으로 입력 값들(A, B)이 인가된다.
도 4(b)에는 입력 값들(A, B)에 따른 자성 유도 전류의 방향과 저항 변환 소자(450)의 저항 값이 도시된다. 예를 들어, 입력 값들(A, B)이 (1, 0)이면, + I 방향의 자성 유도 전류가 흐른다. 그에 따라, 저항 변환 소자(450)의 자유 자성층에는 왼쪽 방향의 자성이 유도된다. 이 경우, 자유 자성층과 고정 자성층에는 서로 같은 방향의 자성이 유도되고, 저항 변환 소자(450)의 저항 값은 낮아진다. 이러한 방식으로, 도 4의 MTJ(400)는 입력 값들(A, B)에 대하여 AND 논리 연산을 수행한다.
도 2(a)와 도 4(a)를 비교하면, 입력 값들(A, B)이 인가되는 방향이 서로 다르다. 도 2(a)에서는 입력 값들(A, B)이 자성 유도 레이어(210)의 제1단(하단)으로 인가되는 반면에, 도 4(a)에서는 입력 값들(A, B)이 자성 유도 레이어(210)의 제2단(상단)으로 인가된다. 그에 따라, 동일한 논리 상태의 입력 값이 인가되는 경우에, 서로 반대 방향의 자성 유도 전류가 흐른다. 예를 들어, 입력 값(A)이 1인 경우, 도 2(a)에서는 +I 방향의 자성 유도 전류가 흐르는 반면에, 도 4(a)에서는 -I 방향의 자성 유도 전류가 흐른다.
도 5는 도 1의 MTJ를 이용하여 구현된 OR 논리 회로를 설명하는 도면이다.
도 5(a)를 참조하면, 자성 유도 레이어들(510)의 제1단에 0으로 고정된 입력 값이 인가된다. 0으로 고정된 입력 값에 따른 자성 유도 전류는 - I 방향으로 흐른다. 또한, 자성 유도 레이어들(510)의 제2단으로 입력 값들(A, B)이 인가된다.
도 5(b)에는 입력 값들(A, B)에 따른 자성 유도 전류의 방향과 저항 변환 소자(550)의 저항 값이 도시된다. 예를 들어, 입력 값들(A, B)이 (0, 1)이면, - I 방향의 자성 유도 전류가 흐른다. 그에 따라, 저항 변환 소자(550)의 자유 자성층에는 오른쪽 방향의 자성이 유도된다. 이 경우, 자유 자성층과 고정 자성층에는 서로 다른 방향의 자성이 유도되고, 저항 변환 소자(450)의 저항 값은 높아진다. 이러한 방식으로, 도 5의 MTJ(500)는 입력 값들(A, B)에 대하여 OR 논리 연산을 수행한다.
도 6은 본 발명에 따른 카운터 논리 회로에 이용되는 센스 앰프의 구조와 동작을 나타내는 도면이다.
도 6(a)와 도 6(b)를 참조하면, 센스 앰프(690)는 제1단자에 연결된 제 1MTJ(600_1)의 저항 값(R1)과 제2단자에 연결된 제2MTJ(600_2)의 저항 값(R2)을 비교한다. 센스 앰프(690)는 제1MTJ(600_1)의 저항 값(R1)이 제2MTJ(600_2)의 저항 값(R2)보다 크면, 센스 앰프(690)의 출력(S/A OUT)을 논리 하이로 발생할 수 있다. 반면에, 제1MTJ(600_1)의 저항 값(R1)이 제2MTJ(600_2)의 저항 값(R2)보다 작거나 또는 같으면, 센스 앰프(690)의 출력(S/A OUT)을 논리 로우로 발생할 수 있다. 즉, 센스 앰프(690)는 제1MTJ(600_1)의 저항 값(R1)과 제2MTJ(600_2)의 저항 값(R2)의 반전 값에 대한 논리 곱을 수행할 수 있다.
센스 앰프(690)는 센싱 전류(Isense)를 이용하여 제1단자의 전압(V+)과 제2단자의 전압(V-)을 비교할 수 있다. 그에 따라, 제1단자에 연결된 제1MTJ(600_1)의 저항 값(R1)과 제2단자에 연결된 제2MTJ(600_2)의 저항 값(R2)을 비교할 수 있다. 센스 앰프(690)는 제1단자의 전압(V+)과 제2단자의 전압(V-)의 반전 값에 대한 논리 곱을 수행할 수 있다. 센스 앰프(690)의 오프셋 전압은, 0보다 크고, 센스 앰프(690)의 단자에 연결될 수 있는 MTJ의 높은 저항 값과 낮은 저항 값의 차이에 센싱 전류(Isense)를 곱한 값보다 작은 것이 바람직하다.
센스 앰프(690)의 제1단자는 비반전 단자일 수 있고, 제2단자는 반전 단자일 수 있다.
도 7은 도 1의 MTJ와 도 6의 센스 앰프를 이용하여 구현된 XOR 논리 회로를 설명하는 도면이다.
도 7(a)을 참조하면, 제1MTJ(700_1)는 도 2에 도시된 NAND 논리 회로이다. 또한, 제2MTJ(700_2)는 도 3에 도시된 NOR 논리 회로이다. 한편, 앞서 설명된 것처 럼, 센스 앰프(790)는 제1단자에 연결된 제1MTJ(700_1)의 저항 값과 제2단자에 연결된 제2MTJ(700_2)의 저항 값의 반전 값에 대한 논리 곱을 수행한다. 그러므로, 도 7(b)에 도시된 것처럼, 센스 앰프(790)의 출력은 입력 값들(A, B)의 XOR 논리 연산 결과이다.
도 8은 도 1의 MTJ와 도 6의 센스 앰프를 이용하여 구현된 XNOR 논리 회로를 설명하는 도면이다.
도 8(a)을 참조하면, 제1MTJ(800_1)는 도 7(a)의 제1MTJ(700_1)에서 제1 입력 값(A)만을 반전 시켜서 논리 연산을 수행한다. 제2MTJ(800_2)는 도 7(a)의 제2MTJ(700_2)에서 제1 입력 값(A)만을 반전 시켜서 논리 연산을 수행한다. 그러므로, 도 8(b)에 도시된 것처럼, 센스 앰프(890)의 출력은 입력 값들(A, B)의 XNOR 논리 연산 결과이다.
도 9는 본 발명의 제1실시예에 따른 그레이 카운터 논리 회로의 회로도와 논리표이다.
도 9(a)를 참조하면, 제1MTJ(900_1), 제2MTJ(900_2) 및 제1센스 앰프(990_1)는 입력 값들(B, C)의 XNOR 논리 연산을 수행한다(도 8 참조). 그에 따라, 제1센스 앰프(990_1)의 출력(QA)은 입력 값들(B, C)의 XNOR 논리 연산 결과이다.
제3MTJ(900_3)와 제4MTJ(900_4)는 NOR 연산을 수행하는 도 3(a)의 MTJ(300)에서 하나의 입력 값만을 반전시킨 구성을 가진다. 그러므로, 제3MTJ(900_3)는 제1 입력 값(A)과 제2 입력 값의 반전 값(Bb)에 대한 NOR 연산(A NOR Bb)을 수행한다. 즉, 제3MTJ(900_3)는 제1 입력 값의 반전 값(Ab)과 제2 입력 값(B)의 논리 곱(Ab * B)을 수행한다. 또한, 제4MTJ(900_4)는 제3 입력 값(C)과 제1 입력 값의 반전 값(Ab)에 대한 NOR 연산(C NOR Ab)을 수행한다. 즉, 제4MTJ(900_4)는 제3 입력 값의 반전 값(Cb)과 제1 입력 값(A)의 논리 곱(Cb * A)을 수행한다.
한편, 제5MTJ(900_5)와 제6MTJ(900_6)는 낮은 저항 값을 가진다. 그러므로, 제2센스 앰프(990_2)는, 제3MTJ(900_3)와 제4MTJ(900_4) 중에서 하나 이상이 높은 저항 값을 가지면, 논리 하이를 출력한다. 즉, 도 9(b)에 도시된 것처럼, 제2센스 앰프(990_2)의 출력(QB)은, 제3MTJ(900_3)의 논리 연산 결과(Ab * B)와 제4MTJ(900_4)의 논리 연산 결과(Cb * A)에 대한 논리 합 결과(Ab * B + Cb * A)이다.
제7MTJ(900_7)는 제3MTJ(900_3)과 동일한 구조를 가진다. 그러므로, 제8MTJ(900_8)는 제1 입력 값(A)과 제2 입력 값의 반전 값(Bb)에 대한 NOR 연산(A NOR Bb)을 수행한다. 즉, 제8MTJ(900_8)는 제1 입력 값의 반전 값(Ab)과 제2 입력 값(B)의 논리 곱(Ab * B)을 수행한다. 제8MTJ(900_8)는 AND 연산을 수행하는 도 4(a)의 MTJ(400)와 동일한 구조를 가진다. 그러므로, 제8MTJ(900_8)는 제1 입력 값(A)과 제3 입력 값(C)에 대한 논리 곱(A * C)을 수행한다.
한편, 제9MTJ(900_9)와 제10MTJ(900_10)는 낮은 저항 값을 가진다. 그러므로, 제3센스 앰프(990_3)는, 제7MTJ(900_7)와 제8MTJ(900_8) 중에서 하나 이상이 높은 저항 값을 가지면, 논리 하이를 출력한다. 즉, 도 9(b)에 도시된 것처럼, 제3센스 앰프(990_3)의 출력(QC)은, 제7MTJ(900_7)의 논리 연산 결과(Ab * B)와 제8MTJ(900_8)의 논리 연산 결과(A * C)에 대한 논리 합 결과(Ab * B + A * C)이다.
도 9(c)에는, 3개의 입력 값들(A, B, C)에 따른 제1센스앰프(990_1) 내지 제3센스앰프(990_3) 값이 도시된다. 도 9(c)를 참조하면, 도 9(a)의 카운터 논리 회로가 그레이 카운팅을 수행하는 점을 알 수 있다.
도 10은 본 발명의 제2실시예에 따른 그레이 카운터 논리 회로의 회로도와 논리표이다.
도 10을 참조하면, 본 발명의 제2실시예에 따른 그레이 카운터 논리 회로에서, 제1센스 앰프(1090_1)의 출력(QA)은 제2 입력 값(B)과 제3 입력 값(C)에 대한 XNOR 연산 결과이다. 제2센스 앰프(1090_2)의 출력(QB)은 제1 입력 값(A)과 제3 입력 값(C)에 대한 NAND 연산 결과(A NAND C), 및 제1 입력 값(A)과 제2 입력 값(B)에 대한 NOR 연산 결과(A NOR B)의 반전 값에 대한 논리 곱이다. 제3센스 앰프(1090_3)의 출력(QC)은 제1 입력 값(A)과 제3 입력 값의 반전 값(Cb)에 대한 NAND 연산 결과(A NAND Cb), 및 제1 입력 값(A)과 제2 입력 값(B)에 대한 NOR 연산 결과(A NOR B)의 반전 값에 대한 논리 곱이다.
당업자라면, 앞서의 설명을 참조하여 본 발명의 제2실시예에 따른 그레이 카운터 논리 회로의 동작에 대하여 이해할 수 있을 것이므로, 본 발명의 제2실시예에 따른 그레이 카운터 논리 회로에 대한 자세한 설명은 생략된다.
도 11은 본 발명의 실시예에 따른 업 카운터 논리 회로의 회로도와 논리표이다.
도 11(a)를 참조하면, 제1MTJ(1100_1)는 제1 입력 값(A)의 반전 결과(Ab)를 출력한다. 또한, 제2MTJ(1100_2)는 낮은 저항 값을 가진다. 그에 따라, 제1센스 앰 프(1190_1)의 출력(QA)은 제1MTJ(1100_1)의 출력과 동일하므로, 제1 입력 값(A)의 반전 결과(Ab)이다.
제3MTJ(1100_3), 제4MTJ(1100_4) 및 제2센스 앰프(1190_2)는 XOR 연산을 수행하는 도 7(a)의 XOR 게이트와 동일한 구조를 가진다. 그러므로, 제2센스 앰프(1190_2)의 출력(QB)은 제1입력 값(A)과 제2입력 값(B)의 XOR 연산 결과(A XOR B)이다.
제3센스 앰프(1190_3)는, 제5MTJ(1000_5)가 높은 저항 값을 가지고 제8MTJ(1000_8)가 낮은 저항 값을 가지면, 논리 하이를 출력한다. 또한, 제6MTJ(1000_6) 또는 제7MTJ(1000_7)가 높은 저항 값을 가지면, 논리 하이를 출력한다. 다만, 이 경우, 제5MTJ(1000_5)가 낮은 저항 값을 가지고 8MTJ(1000_8)가 높은 저항 값을 가지면 논리 하이를 출력하지 않는다. 상기 경우를 제외한 나머지 경우에는, 제3센스 앰프(1190_3)는 논리 로우를 출력한다.
그러므로, 제3센스 앰프(1190_3)의 출력(QC)은 입력 값(A), 입력 값(B)과 입력 값(C)의 반전 값(Cb)에 대한 논리 곱 결과(A * B * Cb), 입력 값(A)의 반전 값(Ab)과 입력 값(C)에 대한 논리 곱 결과(Ab * C), 및 입력 값(B)의 반전 값(Bb)과 입력 값(C)에 대한 논리 곱 결과(Bb * C)를 논리 합 한 결과(A * B * Cb + Ab * C + Bb * C)이다.
도 12는 본 발명의 실시예에 따른 다운 카운터 논리 회로의 회로도와 논리표이다.
도 12를 참조하면, 본 발명에 따른 다운 카운터 논리 회로에서, 제1센스 앰 프(1290_1)의 출력(QA)은 입력 값(A)의 반전 값(Ab)이다. 제2센스 앰프(1290_2)의 출력(QB)은 입력 값(A)과 입력 값(B)에 대한 XNOR 연산 결과(A XNOR B)이다. 제3센스 앰프(1290_3)의 출력(QC)은 입력 값(A)의 반전 값(Ab), 입력 값(B)의 반전 값(Bb)과 입력 값(C)의 반전 값(Cb)에 대한 논리 곱 결과(Ab * Bb * Cb), 입력 값(A)과 입력 값(C)에 대한 논리 곱 결과(A * C), 및 입력 값(B)과 입력 값(C)에 대한 논리 곱 결과(B * C)를 논리 합 한 결과(Ab * Bb * Cb + A * C + B * C)이다.
당업자라면, 앞서의 설명을 참조하여 본 발명에 따른 다운 카운터 논리 회로의 동작에 대하여 이해할 수 있을 것이므로, 본 발명에 따른 다운 카운터 논리 회로에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 카운터 논리 회로는, MTJ을 이용하여 구현된다. 그럼으로써, 회로의 면적을 줄일 수 있고, 전원이 차단되는 경우에도 저장된 데이터를 유지할 수 있는 장점이 있다.

Claims (18)

  1. 자성 유도 전류의 방향에 따라 서로 다른 방향을 가지는 자성을 유도하는 자성 유도 레이어를 각각 구비하는 제1 내지 제10MTJ(Magnetic Tunnel Junction); 및
    제1단자에 연결된 저항의 크기와 제2단자에 연결된 저항의 크기를 각각 비교하는 제1 내지 제3비교기를 구비하고,
    상기 제1MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 로우 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제1MTJ는 상기 제1비교기의 제1단자에 연결되고,
    상기 제2MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제2MTJ는 상기 제1비교기의 제2단자에 연결되고,
    상기 제3MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 하이 값이 인가되며 제2단으로 제2입력 값이 인가되고, 상기 제3MTJ는 상기 제4MTJ에 연결되고,
    상기 제4MTJ가 구비하는 자성 유도 레이어의 제1단으로 제3입력 값과 논리 하이 값이 인가되며 제2단으로 제1입력 값이 인가되고, 상기 제4MTJ는 상기 제2비교기의 제1단자에 연결되고,
    상기 제5MTJ는 상기 제6MTJ에 연결되고,
    상기 제6MTJ는 상기 제2비교기의 제2단자에 연결되고,
    상기 제7MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 하이 값이 인가되며 제2단으로 제2입력 값이 인가되고, 상기 제7MTJ는 상기 제8MTJ에 연결되고,
    상기 제8MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 하이 값이 인가되며 제2단으로 제1입력 값과 제3입력 값이 인가되고, 상기 제8MTJ는 상기 제3비교기의 제1단자에 연결되고,
    상기 제9MTJ는 상기 제10MTJ에 연결되고,
    상기 제10MTJ는 상기 제3비교기의 제2단자에 연결되고,
    상기 제1 내지 제3 비교기의 출력은 상기 제1 내지 제3입력 값을 그레이 카운팅한 결과인 것을 특징으로 하는 그레이 카운터 논리 회로.
  2. 제1항에 있어서,
    상기 입력 값이 논리 하이인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 단으로부터 상기 입력 값이 인가되는 반대쪽 단으로 상기 자성 유도 전류가 흐르고,
    상기 입력 값이 논리 로우인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 반대쪽 단으로부터 상기 입력 값이 인가되는 단으로 상기 자성 유도 전류가 흐르는 것을 특징으로 하는 그레이 카운터 논리 회로.
  3. 제1항에 있어서, 상기 제1 내지 제10MTJ 각각은,
    상기 제1 내지 제3 입력값에 각각 대응되는 3개의 자성 유도 레이어들을 구비하고,
    상기 제1 내지 제3 입력 값 각각은, 대응되는 자성 유도 레이어로 인가되는 것을 특징으로 하는 그레이 카운터 논리 회로.
  4. 제3항에 있어서,
    상기 3개의 자성 유도 레이어들에 발생되는 자성 유도 전류들을 합한 전류가, 상기 제1 내지 제10 MTJ들의 자성을 결정하는 것을 특징으로 하는 그레이 카운터 논리 회로.
  5. 제1항에 있어서, 상기 제1비교기 내지 상기 제3비교기는,
    제1단자에 연결된 저항 값이 제2단자에 연결된 저항 값보다 큰 경우에 논리 하이를 출력하고,
    제1단자에 연결된 저항 값이 제2단자에 연결된 저항 값보다 작거나 또는 같은 경우에 논리 로우를 출력하는 것을 특징으로 하는 그레이 카운터 논리 회로.
  6. 제5항에 있어서,
    상기 제1비교기는 제1센스앰프이고, 상기 제2비교기는 제2센스앰프이고, 상기 제3비교기는 제3센스앰프이고,
    상기 제1센스앰프 내지 상기 제3센스앰프의 제1단자는, 비반전 단자이고,
    상기 제1센스앰프 내지 상기 제3센스앰프의 제2단자는, 반전 단자인 것을 특 징으로 하는 그레이 카운터 논리 회로.
  7. 제1항에 있어서, 상기 제1비교기 내지 상기 제3비교기는,
    제1단자의 전압과 제2단자의 전압을 비교하는 것을 특징으로 하는 그레이 카운터 논리 회로.
  8. 제1항에 있어서, 상기 제1 내지 제10MTJ 각각은,
    상기 자성 유도 전류의 방향에 관계없이 항상 일정한 방향의 자성을 가지는 고정 자성층; 및
    상기 자성 유도 전류의 방향에 따라 서로 다른 방향의 자성을 가지는 자유 자성층을 구비하고,
    상기 고정 자성층과 상기 자유 자성층의 자성 방향에 따라 서로 다른 저항 값을 가지는 것을 특징으로 하는 그레이 카운터 논리 회로.
  9. 자성 유도 전류의 방향에 따라 서로 다른 방향을 가지는 자성을 유도하는 자성 유도 레이어를 각각 구비하는 제1 내지 제6MTJ(Magnetic Tunnel Junction); 및
    제1단자에 연결된 저항의 크기와 제2단자에 연결된 저항의 크기를 각각 비교하는 제1 내지 제3비교기를 구비하고,
    상기 제1MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 로우 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제1MTJ는 상기 제1비 교기의 제1단자에 연결되고,
    상기 제2MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제2MTJ는 상기 제1비교기의 제2단자에 연결되고,
    상기 제3MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제3입력 값 및 논리 로우 값이 인가되고, 상기 제3MTJ는 상기 제2비교기의 제1단자에 연결되고,
    상기 제4MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제2입력 값 및 논리 하이 값이 인가되고, 상기 제4MTJ는 상기 제2비교기의 제2단자에 연결되고,
    상기 제5MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 로우 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제5MTJ는 상기 제3비교기의 제1단자에 연결되고,
    상기 제6MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제2입력 값 및 논리 하이 값이 인가되고, 상기 제6MTJ는 상기 제3비교기의 제2단자에 연결되고,
    상기 제1 내지 제3 비교기의 출력은 상기 제1 내지 제3입력 값을 그레이 카운팅한 결과인 것을 특징으로 하는 그레이 카운터 논리 회로.
  10. 자성 유도 전류의 방향에 따라 서로 다른 방향을 가지는 자성을 유도하는 자성 유도 레이어를 각각 구비하는 제1 내지 제10MTJ(Magnetic Tunnel Junction); 및
    제1단자에 연결된 저항의 크기와 제2단자에 연결된 저항의 크기를 각각 비교하는 제1 내지 제3비교기를 구비하고,
    상기 제1MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제1입력 값, 및 논리 로우 값이 인가되고, 상기 제1MTJ는 상기 제1비교기의 제1단자에 연결되고,
    상기 제2MTJ는 상기 제1비교기의 제2단자에 연결되고,
    상기 제3MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제2입력 값과 논리 로우 값이 인가되고, 상기 제3MTJ는 상기 제2비교기의 제1단자에 연결되고,
    상기 제4MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제2입력 값과 논리 하이 값이 인가되고, 상기 제4MTJ는 상기 제2비교기의 제2단자에 연결되고,
    상기 제5MTJ가 구비하는 자성 유도 레이어의 제2단으로 제1입력 값, 제2입력 값과 제3입력 값이 인가되고, 상기 제5MTJ는 상기 제6MTJ에 연결되고,
    상기 제6MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제6MTJ는 상기 제7MTJ에 연결되고,
    상기 제7MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제3비교기의 제1단자에 연결되고,
    상기 제8MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 로우 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제8MTJ는 상기 제9MTJ에 연결되고,
    상기 제9MTJ는 상기 제10MTJ에 연결되고,
    상기 제10MTJ는 상기 제3비교기의 제2단자에 연결되고,
    상기 제1 내지 제3 비교기의 출력은 상기 제1 내지 제3입력 값을 업 카운팅한 결과인 것을 특징으로 하는 업 카운터 논리 회로.
  11. 제10항에 있어서,
    상기 입력 값이 논리 하이인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 단으로부터 상기 입력 값이 인가되는 반대쪽 단으로 상기 자성 유도 전류가 흐르고,
    상기 입력 값이 논리 로우인 경우, 상기 자성 유도 레이어의 단들 중에서, 상기 입력 값이 인가되는 반대쪽 단으로부터 상기 입력 값이 인가되는 단으로 상기 자성 유도 전류가 흐르는 것을 특징으로 하는 업 카운터 논리 회로.
  12. 제10항에 있어서, 상기 제1 내지 제10MTJ 각각은,
    상기 제1 내지 제3 입력값에 각각 대응되는 3개의 자성 유도 레이어들을 구비하고,
    상기 제1 내지 제3 입력 값 각각은, 대응되는 자성 유도 레이어로 인가되는 것을 특징으로 하는 업 카운터 논리 회로.
  13. 제12항에 있어서,
    상기 3개의 자성 유도 레이어들에 발생되는 자성 유도 전류들을 합한 전류가, 상기 제1 내지 제10 MTJ들 각각의 자성을 결정하는 것을 특징으로 하는 업 카운터 논리 회로.
  14. 제10항에 있어서, 상기 제1비교기 내지 상기 제3비교기는,
    제1단자에 연결된 저항 값이 제2단자에 연결된 저항 값보다 큰 경우에 논리 하이를 출력하고,
    제1단자에 연결된 저항 값이 제2단자에 연결된 저항 값보다 작거나 또는 같은 경우에 논리 로우를 출력하는 것을 특징으로 하는 업 카운터 논리 회로.
  15. 제14항에 있어서,
    상기 제1비교기는 제1센스앰프이고, 상기 제2비교기는 제2센스앰프이고, 상기 제3비교기는 제3센스앰프이고,
    상기 제1센스앰프 내지 상기 제3센스앰프의 제1단자는, 비반전 단자이고,
    상기 제1센스앰프 내지 상기 제3센스앰프의 제2단자는, 반전 단자인 것을 특징으로 하는 업 카운터 논리 회로.
  16. 제10항에 있어서, 상기 제1비교기 내지 상기 제3비교기는,
    제1단자의 전압과 제2단자의 전압을 비교하는 것을 특징으로 하는 업 카운터 논리 회로.
  17. 제10항에 있어서, 상기 제1 내지 제10MTJ 각각은,
    상기 자성 유도 전류의 방향에 관계없이 항상 일정한 방향의 자성을 가지는 고정 자성층; 및
    상기 자성 유도 전류의 방향에 따라 서로 다른 방향의 자성을 가지는 자유 자성층을 구비하고,
    상기 고정 자성층과 상기 자유 자성층의 자성 방향에 따라 서로 다른 저항 값을 가지는 것을 특징으로 하는 업 카운터 논리 회로.
  18. 자성 유도 전류의 방향에 따라 서로 다른 방향을 가지는 자성을 유도하는 자성 유도 레이어를 각각 구비하는 제1 내지 제10MTJ(Magnetic Tunnel Junction); 및
    제1단자에 연결된 저항의 크기와 제2단자에 연결된 저항의 크기를 각각 비교하는 제1 내지 제3비교기를 구비하고,
    상기 제1MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값, 제1입력 값, 및 논리 로우 값이 인가되고, 상기 제1MTJ는 상기 제1비교기의 제1단자에 연결되고,
    상기 제2MTJ는 상기 제1비교기의 제2단자에 연결되고,
    상기 제3MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 로우 값이 인가되며 제2단으로 제1입력 값이 인가되고, 상기 제3MTJ는 상기 제2비교기의 제1단자에 연결되고,
    상기 제4MTJ가 구비하는 자성 유도 레이어의 제1단으로 제2입력 값과 논리 하이 값이 인가되며 제2단으로 제1입력 값이 인가되고, 상기 제4MTJ는 상기 제2비교기의 제2단자에 연결되고,
    상기 제5MTJ가 구비하는 자성 유도 레이어의 제1단으로 제1입력 값과 제2입력 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제5MTJ는 상기 제6MTJ에 연결되고,
    상기 제6MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 하이 값이 인가되며 제2단으로 제1입력 값과 제3입력 값이 인가되고, 상기 제6MTJ는 상기 제7MTJ에 연결되고,
    상기 제7MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 하이 값이 인가되며 제2단으로 제2입력 값과 제3입력 값이 인가되고, 상기 제3비교기의 제1단자에 연결되고,
    상기 제8MTJ가 구비하는 자성 유도 레이어의 제1단으로 논리 로우 값과 논리 하이 값이 인가되며 제2단으로 제3입력 값이 인가되고, 상기 제8MTJ는 상기 제9MTJ에 연결되고,
    상기 제9MTJ는 상기 제10MTJ에 연결되고,
    상기 제10MTJ는 상기 제3비교기의 제2단자에 연결되고,
    상기 제1 내지 제3 비교기의 출력은 상기 제1 내지 제3입력 값을 다운 카운팅한 결과인 것을 특징으로 하는 다운 카운터 논리 회로.
KR1020070018086A 2007-02-22 2007-02-22 ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로 KR101334179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018086A KR101334179B1 (ko) 2007-02-22 2007-02-22 ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018086A KR101334179B1 (ko) 2007-02-22 2007-02-22 ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로

Publications (2)

Publication Number Publication Date
KR20080078250A KR20080078250A (ko) 2008-08-27
KR101334179B1 true KR101334179B1 (ko) 2013-11-28

Family

ID=39880470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018086A KR101334179B1 (ko) 2007-02-22 2007-02-22 ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로

Country Status (1)

Country Link
KR (1) KR101334179B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216482A (ja) * 2000-11-17 2002-08-02 Toshiba Corp 半導体メモリ集積回路
JP2002257173A (ja) * 2001-03-02 2002-09-11 Fuji Seiki Co Ltd ショックアブソーバ
US20030207486A1 (en) * 2002-05-02 2003-11-06 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
KR20040055384A (ko) * 2002-12-21 2004-06-26 주식회사 하이닉스반도체 자기저항 센서 및 이를 이용한 센싱 셀 어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216482A (ja) * 2000-11-17 2002-08-02 Toshiba Corp 半導体メモリ集積回路
JP2002257173A (ja) * 2001-03-02 2002-09-11 Fuji Seiki Co Ltd ショックアブソーバ
US20030207486A1 (en) * 2002-05-02 2003-11-06 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
KR20040055384A (ko) * 2002-12-21 2004-06-26 주식회사 하이닉스반도체 자기저항 센서 및 이를 이용한 센싱 셀 어레이

Also Published As

Publication number Publication date
KR20080078250A (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
JP5329766B2 (ja) マグネチックドメインドラッギングを利用する磁性メモリ素子
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
JP2017509146A (ja) 高密度低電力ｇｓｈｅ−ｓｔｔ ｍｒａｍのためのマルチレベルセル設計
US20170352802A1 (en) Magneto-electric devices and interconnect
JP5403056B2 (ja) 非接触電流センサ
JP6747610B2 (ja) 積和演算器、ニューロモーフィックデバイスおよび積和演算器の故障判断方法
KR101334180B1 (ko) 반도체 메모리 장치 및 마그네토 논리 회로
US7746686B2 (en) Partitioned random access and read only memory
US10586578B2 (en) Storage device, information processing apparatus, and storage device control method
KR20030009295A (ko) 메모리 셀 배열 및 그 동작 방법
KR101334179B1 (ko) ＭＴＪ(Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
KR101367280B1 (ko) ＭＴＪ(Ｍａｇｎｅｔｉｃ ＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 가산기 논리 회로
Gupta et al. Design of high-speed energy-efficient masking error immune pentaMTJ-based TCAM
US10115447B2 (en) Logic gate module for performing logic functions comprising a MRAM cell and method for operating the same
KR102125166B1 (ko) 자기터널접합구조체 기반 논리 게이트
US7474569B2 (en) Two-element magnetic memory cell
US7672154B2 (en) Semiconductor memory device and method of programming the same
KR101311128B1 (ko) 스핀 전달 토크 자기 랜덤 억세스 메모리
JP2007514256A (ja) 磁気メモリ用のデータ保持インジケータ
EP3945521A1 (en) Magnetic random access memory cell and method for reading said cell
JP2009059884A (ja) 電子回路
KR100782944B1 (ko) 저전력용 자기 메모리소자
JP3970571B2 (ja) 磁気記憶素子の書き込み回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 6