KR100782944B1 - 저전력용 자기 메모리소자 - Google Patents

Abstract

개시된 본 발명은 비휘발성 메모리의 온/오프 출력전압의 차를 크게 증가시켜 기존 메모리에 비하여 저전력에서 고속으로 동작하는 저전력용 자기 메모리 소자에 관한 것으로서, 복수의 워드라인; 게이트 전압의 변화에 따라 온 또는 오프되는 스위칭 소자; 상기 스위칭 소자의 게이트단 상부에 위치하며, 워드라인으로 입력되는 전류의 방향에 따라 상기 스위칭 소자가 온 또는 오프되도록 게이트 전압을 조정하는 제1, 제 2 자기저항소자; 및 상기 제1, 제 2 자기저항소자로 소정 방향을 갖는 전류가 유입되도록 하여 상기 제1, 제2 자기저항소자의 저항 값이 변경되도록 하는 복수의 비트라인으로 이루어진 것을 특징으로 한다.

Description

저전력용 자기 메모리소자{Magnetic memory device for low electric power}

도 1은 종래 기술에 따른 자기 메모리소자를 설명하기 위한 도면,

도 2는 본 발명에 따른 저전력용 자기 메모리소자의 구조를 설명하기 위한 도면,

도 3은 도 2의 등가회로도,

도 6 내지 도 9는 본 발명에 적용된 MOS-FET의 출력 그래프이다.

*** 도면 주요 부분에 대한 부호의 설명 ***

100 : 스위칭 소자

210, 220 : 제1, 제2 자기저항소자

본 발명은 저전력용 자기 메모리소자에 관한 것이다.

보다 상세하게는 비휘발성 메모리의 온/오프 출력전압의 차를 크게 증가시켜 기존 메모리에 비하여 저전력에서 고속으로 동작하는 저전력용 자기 메모리 소자에 관한 것이다.

최근, 고밀도성, 고응답성, 비휘발성 고체기억소자로서, 자기저항효과를 이용함으로써 정보를 기억하는 자기메모리소자가 주목되고 있다. 자기메모리소자를 이용함으로써 RAM(Ramdom Access Memory)을 구성하는 것에 대해 검토되고 있다. 자기메모리소자는 자성층의 자화 방향에 의해 정보를 기억할 수 있고, 정보를 반영구적으로 유지하는 비휘발성 메모리를 구성할 수 있다. 자기메모리소자는, 휴대용 단말기와 카드에 있어서 정보기억소자 등의 다양한 기록소자로서 이용되는 것이 기대된다. 특히, 스핀 터널링 자기저항(TMR)효과를 이용하는 자기메모리소자는 TMR 효과에 의해 얻어지는 고출력특성을 이용할 수 있다. 이 자기메모리소자는 또한 고속으로 판독할 수 있어 실용화가 기대된다.

자기메모리소자에서, 정보를 기억하는 최소단위를 자기 메모리 셀이라고 칭한다. 일반적으로, 자기 메모리 셀은 메모리층과 기준층을 가지고 있다. 기준층은, 자성재료층의 자화방향이 특정한 방향으로 고정 또는 고착되는 자성재료층이다. 메모리층은, 정보를 기억하는 층이고, 일반적으로, 외부에서 자계를 인가함으로써 자화방향을 변경할 수 있는 자성재료층이다. 자기메모리의 논리상태는, 메모리층의 자화방향이 기준층의 방향과 평행한지의 여부에 의해 결정된다. MR(MagnetoResistance)의 효과 때문에 이들 자화방향이 서로 평행하면, 자기 메모리 셀의 저항은 감소하고, 이들 방향이 평행하지 않으면, 자기 메모리 셀의 저항이 증가한다. 자기메모리셀의 논리상태는, 그의 저항율을 측정함으로써 결정된다.

도체에 흐르는 전류에 의해 발생하는 자계에 의해 메모리층 내의 자화방향을 변경함으로써 자기 메모리셀에 정보를 기입한다. 기입정보는 저항의 절대값을 검출하는 절대검출방식을 이용하여 판독, 출력된다.

종래의 자기 메모리소자는 첨부 도면 도 1에 도시된 바와 같이, MOS-FET(10)의 소스(S)와 게이트(G) 사이에 자기저항소자(20)가 연결되어, 소스(S)와 드레인(D)간의 전류변화를 특정하는 방식으로서, MTJ의 자기저항이 50%로 변화될 경우 그에 따른 소스(S)와 드레인(D)간의 전류는 2배로 변화된다.

이에 따라, 기존의 MTJ, GMR을 사용하는 자기 메모리 소자는 그 출력감도가 떨어져 리퍼런스 셀(reference cell)을 사용해야 하는 등 다양한 대안이 제공되어야 하는 문제점이 있다.

또한, 기존의 자기 메모리소자는 저항값이 크므로, 저전력에서 이용하기 어렵다는 문제점이 있다.

또한, 기존의 자기 메모리소자에서 고집적화의 경우 기존의 자기저항 소자의 크기를 줄이게 되면 고저항이 되므로 사용이 어려워진다는 문제점이 있다.

또한 기존의 자기 메모리소자의 경우 기록을 위하여 자기 메모리소자를 구현하고 있는 MOS-FET에 고전류를 흘려야 하기 때문에 MOS-FET에 부담을 주는 문제점이 있다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 비휘발성 메모리의 온/오프 출력전압의 차를 크게 증가시켜 기존 메모리에 비하여 저전력에서 고속으로 동작하는 저전력용 자기 메모리소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명의 일실시예는, 복수의 워드라인; 게이트 전압의 변화에 따라 온 또는 오프되는 스위칭 소자; 상기 스위칭 소자의 게이트단 상부에 위치하며, 워드라인으로 입력되는 전류의 방향에 따라 상기 스위칭 소자가 온 또는 오프되도록 게이트 전압을 조정하는 제1, 제 2 자기저항소자; 및 상기 제1, 제 2 자기저항소자로 소정 방향을 갖는 전류가 유입되도록 하여 상기 제1, 제2 자기저항소자의 저항 값이 변경되도록 하는 복수의 비트라인으로 이루어진 것을 특징으로 한다.

그리고, 상기 스위칭소자는, 상기 제1 자기저항소자 및 상기 제2 자기저항소자의 저항값 차이에 따라 온 또는 오프되는 것을 특징으로 한다.

삭제

이때, 상기 제1 자기저항소자의 하단과 상기 제2 자기저항소자의 상단이 연결되거나, 상기 제1 자기저항소자의 상단과 상기 제2 자기저항소자의 상단이 연결되거나, 상기 제1 자기저항소자의 하단과 상기 제2 자기저항소자의 하단이 연결되는 것을 특징으로 한다.

또한, 상기 복수의 비트라인은, 상기 복수의 워드라인과 교차점에 위치한 상기 제1 자기저항소자 또는 상기 제2 자기저항소자의 상부에 위치되어 연결되는 것을 특징으로 한다.

또한, 상기 복수의 비트라인은, 상기 복수의 워드라인과 교차점에 위치한 상기 제1 자기저항소자 및 상기 제2 자기저항소자의 상부에 위치되어 연결되는 것을 특징으로 한다.

또한, 상기 복수의 비트라인에서, 2개의 비트라인이 직렬로 연결되는 것을 특징으로 한다.

이하, 본 발명에 따른 저전력용 자기 메모리소자에 대해 첨부 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 저전력용 자기 메모리소자의 구조를 설명하기 위한 도면이고, 도 3은 도 2의 등가회로도이고, 도 6 내지 도 9는 본 발명에 적용된 MOS-FET의 출력 그래프이다.

첨부 도면 도 2 및 도 3에 도시된 바와 같이, 본 발명이 적용된 저전력용 자기 메모리소자는 워드라인과 상기 워드라인으로 입력되는 전류의 방향에 따라 게이트 전압이 조정되도록 하는 제1, 제 2 자기저항소자(210,220)와 상기 제1, 제 2 자기저항소자(210,220) 사이에 게이트 단이 연결되어 게이트 전압의 변화에 따라 온 또는 오프되는 스위칭 소자(100)와 상기 제1, 제 2 자기저항소자(210,220)로 소정 방향을 갖는 전류가 유입되도록 하여 상기 제1, 제2 자기저항소자(210,220)의 저항 값이 변경되도록 하는 복수의 비트라인으로 이루어진다.

그리고, 상기 스위칭소자(100)는 MOS-FET 소자로서, 상기 제1 자기저항소자(210) 및 상기 제2 자기저항소자(220)의 저항 값 차이에 따라 온 또는 오프 된다.

삭제

상기와 같은 저전력용 자기 메모리소자의 실시예에 대해 좀 더 구체적으로 설명하면 다음과 같다.

첨부 도면 도 2, 3, 도 6 내지 도 9에 도시된 바와 같이, 제1 자기저항소자(210)가 저저항이고, 제2 자기저항소자(220)가 저저항이거나, 또는 제1, 제2 자기저항소자(210)(220)의 저항값이 동일할 경우 스위칭 소자(100)는 오프된다.

그러다가 워드라인(Vv)으로 유입되는 전류 또는 비트라인으로 유입되는 전류에 의해 제1 자기저항소자(210)가 고저항으로 변경, 유지되고, 제2 자기저항소자(220)가 저저항으로 변경, 유지되면 상기 스위칭소자(100)는 온된다.

이때, 제2 자기저항소자(220)는 리퍼런스(reference)용 자기저항소자로서, 그 저항 값이 저 저항 값으로 변경되거나, 또는 미리 설정된 저 저항 값으로 유지될 수도 있다.

예를 들어, 제1, 제2 자기저항소자(210)(220)가 50% 변화하는 MTJ인 경우, 그 저항값이 500㏀이고, 워드라인(Vv)으로 2V 전압이 인가되도록 할 때, 상기 스위칭소자(100)가 오프되면, 게이트 전압(Vg)은 0.66V이고, 상기 스위칭소자(100)가 온되면 게이트 전압(Vg)은 1.33V이다. 그러므로 상기 스위칭소자(100)의 경우 1V 내지 0.8V에서 온되는 MOS-FET를 이용하면 된다.

한편, 첨부 도면 도 6 내지 도 9는 제1, 제2 자기저항소자의 저항이 자기장의 변화에 따라 1㏁, 0.3㏁으로 변화한다고 가정할 경우 시뮬레이션한 결과로서, 스위칭 소자(100)인 MOS-FET의 w(넓이)를 1㎛로 고정시키고, Lg(길이)를 0.1㎛, 0.2㎛로 변화시킨 경우 MOS-FET의 출력결과를 그래프로 나타낸 것이다. 이때 각각의 경우 출력신호(Vds)로 1.2V, 0.1V의 2가지 경우가 존재함을 알 수 있다.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

이상에서 살펴본 바와 같이, 본 발명에 의해 구현된 저전력용 자기 메모리소자는 비휘발성 메모리의 온/오프 출력전압의 차를 크게 증가시켜 기존 메모리에 비하여 수백 내지 수천배의 출력 감도를 제공하여 저전력에서 고속으로 동작하도록 하는 효과가 있다.

또한 본 발명은 자기저항소자의 저항값이 클수록 저전력화가 가능하므로, 기존의 자기저항물질을 그대로 사용할 수 있을 뿐만 아니라, 고집적화의 경우 기존의 자기 저항소자의 크기가 줄어들어 고저항으로 변환되어도 사용할 수 있으며 오히려 그 효율이 증가된다는 효과가 있다.

또한, 본 발명은 인접한 두개의 자기저항소자를 함께 사용함으로써 기존의 리퍼런스 셀을 제거할 수 있을 뿐만 아니라, 고집적화가 가능하다는 효과가 있다.

또한, 본 발명은 자기 메모리 소자에 소정 정보를 기록하기 위한 기록 상태에서 MOS-FET로 고전류를 흘려주지 않아도 되므로 MOS-FET에 가해지던 부담을 제거할 수 있도록 하는 효과가 있다.

Claims (9)

1. 워드라인과;

   상기 워드라인으로 입력되는 전류의 방향에 따라 상기 스위칭 소자가 온 또는 오프되도록 게이트 전압을 조정하는 제1, 제 2 자기저항소자와:

   상기 제1, 제 2 자기저항소자의 사이에 게이트 단이 연결되어 게이트 전압의 변화에 따라 온 또는 오프되는 스위칭 소자;

   상기 워드라인과 교차점에 위치한 상기 제1 자기저항소자 또는 상기 제2 자기저항소자의 상부에 위치되어 연결되고 제1, 제 2 자기저항소자로 소정 방향을 갖는 전류가 유입되도록 하여 상기 제1, 제2 자기저항소자의 저항 값이 변경되도록 하는 복수의 비트라인;

   으로 이루어진 것을 특징으로 하는 저전력용 자기 메모리소자.
2. 제 1 항에 있어서, 상기 스위칭소자는,

   상기 제1 자기저항소자 및 상기 제2 자기저항소자의 저항값 차이에 따라 온 또는 오프되는 것을 특징으로 하는 저전력용 자기 메모리소자.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 제 1 항에 있어서, 상기 복수의 비트라인에서, 2개의 비트라인이 직렬로 연결되는 것을 특징으로 하는 저전력용 자기 메모리소자.

Images