KR101326902B1 - 층들을 결합하는 방법, 상기 방법에 적합한 소자 및 유기발광 다이오드 - Google Patents

Abstract

본 발명은 열에 의해 결합될 수 있는 적어도 하나의 물질을 포함하는 다수의 층들을 열 압축에 의해 형성되는 접합 층을 이용하여 결합시키는 방법에 관한 것으로서, 상기 층들 중 적어도 하나의 층 시퀀스는 반도체 물질을 포함한다. 또한 본 발명은 적합하게 제조된 소자에 관한 것이기도 하다. 본 발명은 열 압축에 의해 두 개의 덮개층들 사이에서 캡슐화되는 유기 발광 다이오드 및 유기 발광 다이오드의 제조 방법을 더 제공한다.

유기 발광 다이오드, 층 시퀀스, 접합 층, 덮개층, 열 압축 방법

Description

층들을 결합하는 방법, 상기 방법에 적합한 소자 및 유기 발광 다이오드{METHOD FOR CONNECTING LAYERS, CORRESPONDING COMPONENT AND ORGANIC LIGHT-EMITTING DIODE}

본 발명은 발광 반도체 소자 및 유기 발광 다이오드의 제조를 위한 층들의 결합 방법, 상기 방법을 이용하여 제조되는 발광 반도체 소자 및 유기 발광 다이오드에 관한 것이다.

박층 기술(thin layer technology)을 이용하는 발광 반도체 소자 및 유기 발광 다이오드(organic light emitting diode, OLED)를 제조에 있어서 층들을 접합 기술은 매우 중요하다.

발광 반도체 소자를 위해 박층 기술을 사용하는 것은, IR 스펙트럼, UV 스펙트럼 또는 가시광 스펙트럼을 발진할 수 있는 발광 다이오드, 및 레이저 다이오드 (수직 공진형 면발광 레이저(vertical cavity surface emitting laser) 또는 수직 외부 공진형 면발광 레이저(vertical external cavity surface emitting laser))의 제조에 특히 적합하다.

박층-발광 다이오드 칩의 예들은 미국 특허 출원 6,878,563 B2, 국제 특허 출원 공개 WO 02/13281 A1 및 유럽 특허 EP 0905797 A2에 기재되었다.

박층 기술로 발광 반도체 소자를 제조할 때는, 우선 에피택시얼 기판(epitaxial substrate) 위에 소기의 반도체 구조가 적층되는 것이 고려된다. 이에 이어서, 에피택시얼층은 캐리어 몸체(대용 기판)에 이송되어야 한다. 상기의 이송 과정에서, 에피택시얼 과정을 거친 반도체 이종 구조(hetero structure)는 접합 기술을 이용하여 상기 대용 기판에 결합(coupling)된다. 그 이후, 상기 에피택시얼 기판은 제거된다.

접합 기술에 있어, 기계적 안정성 외에도 또 다른 파라미터가 중요하다. 상기 광전자층(optoelectronic layer)은 주로 전기적 또는 열적으로 도전성을 가지도록 대용 캐리어와 결합되어야 하는 것이다. 따라서, 이 때는 금속 결합이 매우 적합하다.

이제까지 반도체 이종 구조들은 주로 납땜(공융 본딩(eutectic bonding)) 또는 접착법을 이용하여 대용 기판과 결합하였다. 납땜에 의한 금속 결합은 상기 결합이 전기적 및 열적 도전성이 매우 양호하므로 바람직하다. 그러나, 남땜 공정에서 형성되는 금속 용융은, 예컨대 거울층들(mirror layers)과 같이 인접한 기능적 금속층들 이나 전기적 접촉부들을 손상시킬 수 있다. 따라서, 적합한 배리어층들(barrier layers)을 이용하여, 접합 영역이 기능적층들 내지 기능적 영역들과 확실하게 분리되도록 하여야 한다. 그런데, 상기와 같은 배리어층들을 사용하는 것은 다른 문제를 발생시킬 수 있다. 배리어층들은 땜납의 디웨팅(dewetting) 및 그로 인한 결합력 소멸을 유발할 수 있다. 따라서, 납땜의 접합 기술을 사용하는 것은 고 비용의 층 조합 및 물질 조합을 필요로 하는 경우가 많다.

한편, 유기 발광 다이오드를 제조할 때 사용되는 접합 기술은 이러한 소자에 필수적인 캡슐화(encapsulation)와 관련된다. 주로, 유기 발광 다이오드들은, 소정의 캡슐화를 통해 외부의 영향들로부터 보호되어야 하는 물질들을 포함한다. 이를 위해, 종종, 접합 기술을 이용하여 하나의 층이 또 다른 덮개 형태의 층과 결합함으로써, 층들 사이에서 고유한 유기 발광 다이오드 구조가 밀봉되며(hermetically) 캡슐화된다.

유기 발광 다이오드를 제조할 때 종종 사용되는 것과 같은 접착 기술은 간단한 가공 공정 단계를 가진다는 특징이 있다. 그러나, 소기의 내구성 내지 밀도가 모든 경우에 달성되는 것은 아니다.

본 발명의 과제는, 층들의 결합을 개선하는 방법 및 적합하게 제조된 소자들을 간단하고 비용 경제적인 방법으로 제공하는 것에 있다.

본 발명의 과제는 독립 청구항의 특징을 통해 해결된다.

본 발명의 바람직한 실시예들은 종속 청구항들에 기재된다.

본 출원이 주장하는 방법은 접합 기술 내지 결합 기술을 포괄하며, 상기 기술을 이용하여 특히 금속 결합이 이루어진다. 열 압축(thermo-compression) 방법을 사용하면, 금속의 용융은 방지하면서도 금속 결합을 이룰 수 있다. 특히, 결합되어야 할 금속층들의 과도적인(transient) 유체 상(fluid phase)이 발생하지 않는다. 그 결과, 간단한 층 구조체가 구현되고, 비용 경제적 제조 방법이 도출되며, 정확히 정의될 수 있는 접합 영역 내지 결합 영역이 발생한다.

유기 발광 다이오드에 있어서, 본 출원이 주장하는 방법을 이용하면, 부품의 지속적인 밀봉식 캡슐화가 달성된다. 또한, 이 때, 캡슐물의 내부에 존재하는 비 증발성 게터 물질(getter material)이 활성화될 수 있다.

광 방출성 박층-반도체 소자들을 제조할 때 고려되는 것은, 상기 방법을 사용하여, 반도체 물질과 대용 기판을 적어도 하나의 금층(gold layer)을 이용하여 열 압축에 의해 결합되는 것이다(열 압축 결합). 금층을 이용하면 반도체 물질이 전기적으로 내지 열적으로 대용 기판에 결합될 수 있기 때문에, 두 개의 결합 짝들(partners) 중 적어도 하나의 짝에는 상기 접합 영역을 향한 전기적 접촉면이 구비된다. 반도체 물질 및 대용 기판은 접합 영역을 향해 있는 표면에서, 거울층들, 배리어층들(barrier layers) 및/또는 본딩제층들(bonding agent layers)과 같은 또 다른 기능적 층들을 포함할 수 있다.

기판 또는 상기 기판 위에 적층된 층들에는, 반도체 물질 및 상기 반도체 물질 위에 적층된 층들과 마찬가지로, 접합 영역 또는 결합 영역을 향한 방향으로 각각 금층이 후속하여 배치된다. 이러한 두 개의 금층들은 서로 접촉하고 있고, 제공된 파라미터에 따르는 열 압축에 의해 접합되어 하나의 공통 접합층이 된다. 바람직하게는, 상기 금으로 된 공통 접합층은 전체 두께가 100 ㎚과 5 ㎛ 사이 값이다. 본 발명의 바람직한 실시예에서, 가공된 웨이퍼의 총 두께는 500 ㎚과 2.5 ㎛ 사이 값이다. 일반적으로, 접합 단계 전에, 두 개의 금층들은 비 대칭적인 두께 분포를 포함한다. 즉, 서로 다른 두께를 가진 금층들이 접합되어 하나의 공통 결합층으로 될 수 있다.

하부 내지 상부의 층 두께는, 면으로 된 공통의 결합층이 제조되면서 결정된다. 그리고, 너무 두꺼운 층은 고가이며 필요하지도 않기 때문에 상부 두께는 기술-경제적으로 결정된다.

예컨대 가공되지 않은 규소 웨이퍼와 같이 매우 평편한 표면들을 결합시킬 때, 결합 짝의 한쪽에 적층된 금층이 10 ㎚ 미만의 두께를 가지는 것으로도 또 다른 금층과 금속 결합을 이루기에 이미 충분할 수 있다.

접합 단계는 200℃보다 높은 온도 범위에서 시작되는 것이 바람직하다. 일반적으로, 상기 온도 범위의 상한값은 예컨대 500℃로 고려되는데, 그러나 이보다 더 높을 수도 있다. 바람직한 온도 범위는 특히 각 결합 짝의 층 시퀀스(layer sequence)의 구성 방식에 따라 결정된다. 갈륨 인듐 질화물-계(GaInN)의 발광형 박막층 칩(thin film layer chip)의 경우, 바람직한 온도 범위는 약, 350℃ 와 400℃ 사이에 있다. 알루미늄 갈륨 인듐 인화물-계(AlGaInP)의 광 방출성 박막층 칩은 350℃ 와 500℃ 사이의 온도 범위가 바람직하다.

이 때, 상기의 온도가 상기 결합 짝에 작용하는 시간은 10초에서 10분 사이이다. 그보다 더 짧은 시간은 충분한 결합을 이룰 수 없고, 더 긴 작용 시간은 반도체 이종 구조 및 또 다른 기능적 층들의 손상을 야기할 수 있다. 또한, 작용 시간이 너무 길면, 사이클 시간은 길어지면서 제조 생산성은 감소된다.

두 개의 결합 짝이 압축되기 위해 열 압축 과정에서 사용되는 압력은 1×10⁵ 파스칼(pascal) 과 2×10⁷ 파스칼 사이 값일 것이다. 바람직하게는, 직경이 100 ㎜이고, 구조에 따라 결정되는 접촉면이 50%인 가공된 웨이퍼의 경우, 예컨대 1,000 과 100,000 뉴턴(newton) 사이의 힘이 사용될 것이다.

본 발명의 또 다른 바람직한 실시예에서 고려되는 것은, 금층과 반도체 물질 사이에 내지 금층과 대용 기판 사이에는 본딩제층들, 거울층들, 배리어층들, 접촉층들 및/또는 완충층들(buffer layers) 중 적어도 하나의 기능적층이 각각 배치되는 것이다.

여기서, 특히 본딩제층들은, 접합 공정 전에 적층되는 금층을 신속하고 균일하게 대용 기판 내지 반도체 물질 또는 또 다른 기능적층들과 결합시키는 역할을 한다.

특히 거울층들은, 발광 반도체 소자의 제조시, 상기 거울층과 대향하는 광 출력면에서 광 출력을 증가시킨다.

특히 배리어층들은, 열 압축 방법을 사용하는 동안, 층들 위에서 이온의 전달(ion transport)을 방지하거나 감소시켜주는 역할을 한다.

특히 접촉층들은, 서로 다른 층 시퀀스들의 전기적 또는 열적 접촉을 개선하는 역할을 한다; 완충층들은 층 시퀀스들의 개별 층들이 가지는 서로 다른 격자 구조(서로 다른 격자 상수)를 상호 맞춰주는 데 적합하다.

본 발명의 또 다른 바람직한 실시예에서 고려되는 것은, 두 개의 금층들을 결합하여 하나의 공통 접합 영역으로 만드는 데 열 압축 방법이 사용될 뿐만 아니라, 이 때 단일의 금층을 사용하는 대신에, 금층, 알루미늄층 및 상기 층들 사이에 배치된 배리어층으로 구성되는 다층의 구조가 사용되는 것이다. 이를 통해, 알루미늄의 연성 및 금층의 비활성 태도(inert behavior)를 동시에 활용할 수 있다. 알루미늄의 변형 가능 성질은 표면들의 결합이 물질 결합(material closure)으로 이루어질 때 유용하고, 한편 금의 비활성 태도는 큰 평면들을 결합시킬 때 초음파 용접 공정 또는 마찰 운동을 생략하도록 해준다. 그리고, 알루미늄층들을 사용하면 비용을 더 절약할 수 있다. 예컨대 텅스텐(W) 또는 티타늄 텅스텐(TiW)으로 구성된 배리어층은 금과 알루미늄의 금속간 상(intermetallic phase)이 예기치 않게 형성되는 것을 방지한다. 상기 금속간 상은 종종 소위 "퍼플 프래그(purple plague)"라는 안정성의 위험을 유발한다.

본 발명의 또 다른 바람직한 실시예에서 고려되는 것은, 열 압축 방법은 마찰 운동 또는 초음파 용접 공정과 같은 방법 단계를 포함하지 않는 것이다. 상기와 같은 본 발명의 바람직한 실시예에서는, 반도체층들 내지 대용 기판이 받는 기계적 하중은 더 작다. 이를 통해, 반도체층 시퀀스는 파괴 위험으로부터 더 양호하게 보호될 수 있다. 따라서, 접합 기술은 지속적으로 압력의 작용 및 증가된 온도의 영향에 제한된다.

기재된 방법으로 제조된 소자는, 층 구조체는 더 간단해지면서, 일반적으로는 더 비용 경제적으로 제조된다. 또한, 상기와 같은 소자의 접합 영역은 대부분 더 작은 전기적 저항 및 그와 동시에 더 높은 열 전도성을 포함한다. 본 발명에 따라 제조되는 소자는, 기판의 이송 과정 시 납땜을 사용하지 않으므로, 납땜 과정에서 발생할 수 있는 금속 용융이 없다. 따라서, 예컨대 거울층들과 같은 인접한 금속층들 또는 전기적 접촉부들이 손상 위험으로부터 보호된다.

본 발명에 따르는 방법을 이용하여, 전체의 웨이퍼가 가공될 수도 있다. 이 때 생성되는 반 가공품(semi-finished product)에 있어서, 그 접합 영역은 본 발명에 따라 제조된 소자에 대해 이미 기재되었던 것과 유사한 장점들을 포함한다.

본 발명의 틀은 유기 발광 다이오드(OLED)의 캡슐화를 더 포함한다. 일반적으로 이러한 유기 발광 다이오드의 내부는 다층의 구조체로 되어있는 데 이를 소위 OLED-구조라고 한다. 주로, 양극과 음극의 두 개의 접촉층 사이에는, 발광 고분자들(polymers) 또는 발광 저분자들(small molecules)로 구성된 층들 및 전자 정공 도전성 고분자들 또는 전자 정공 도전성 저분자들로 구성된 층들이 배치된다. 이러한 층 시퀀스들은 특히 외부 영향으로부터 보호하기 위해 밀봉 방식으로(hermetically) 캡슐화되어야 한다.

특히 유기 고분자 및 OLED의 접촉층들은 대기 가스 및 습기의 영향을 받기 쉽다. 한편, OLED의 접촉층들은 알칼리 토류 금속을 포함할 수 있고, 상기 알칼리 토류 금속은 자체가 가진 높은 반응성 때문에 바람직하게는 밀봉 방식으로 캡슐화되어야 한다. 이를 위해, 상기 층들은 주로 투명한 덮개층들 사이에서 캡슐화된다. 상기의 덮개층들로 가능한 물질은 유리, 다양한 고분자 물질들(polymer materials) 내지 플라스틱이다. 바람직하게는, 상기 층들은 발광 고분자 내지 저분자의 방출 파장에 대해 투명하다.

본 발명에 따른 방법에서, 덮개층들은 열 압축에 의해 서로 접합됨으로써(열 압축 본딩), 유기 발광 다이오드의 전체 층 시리즈(layer series)가 캡슐화된다.

유기 발광 다이오드를 캡슐화하는 것에 대한 또 다른 바람직한 실시예에 따르면, 유기 발광 다이오드 구조의 양 쪽에 배치된 두 개의 층들 중 적어도 하나의 층은 발광 고분자 내지 발광 저분자의 방출 파장에 대해 투명하다.

본 발명의 바람직한 실시예에서 고려되는 것은, 두 개의 덮개층들의 상호 대향하는 일부 영역들 위에 또 다른 물질이 적층되거나, 열 압축을 통해 서로 결합되는 물질들로 구성된 결합층 시퀀스가 적층되는 것이다. 이러한 물질들은 특히 금 또는 또 다른 비활성 금속을 포함한다. 물론, 또 다른 실시예에서, 서로 다른 물질 및 기능을 포함하는 다수의 층들이 구비된 결합층 시퀀스가 사용되기도 한다.

유기 발광 다이오드의 캡슐화를 위해 본 발명의 또 다른 바람직한 실시예에서 고려되는 것은, 상기 결합층 시퀀스가 적어도 하나의 금층, 알루미늄층, 절연층(isolator layer), 본딩제층, 배리어층 및/또는 접촉층을 포함하는 것이다. 절연층에 의해, 예컨대 유기 발광 다이오드의 양극과 음극 사이의 전기적 단락(short circuit)이 방지된다.

금층들, 알루미늄층들 및 배리어층들로 구성된 층 시리즈를 사용하는 경우, 알루미늄의 연성을 금의 비활성 태도와 함께 활용하면, 금과 알루미늄 사이의 접촉에 의한 소위 퍼플 프래그가 발생하는 일 없이, 열 압축을 이용하여 견고한 접합을 이룰 수 있다. 본딩제층들은 특히, 층 시퀀스 내부에서 균일한 웨팅(wetting)을 야기한다.

접촉층들은 캡슐화된 OLED의 결합층 시퀀스와 덮개층 내부 사이의 접촉을 용이하게 한다.

OLED의 캡슐화를 위해 상기 방법의 또 다른 바람직한 실시예에서 고려되는 것은, 두 개의 덮개층들 사이에 다수의 유기 발광 다이오드 구조들이 캡슐화되고, 그 이후, 상기 캡슐화된 OLED-구조가 개별화되는 것이다. 방법의 이러한 실시예에 의해, 다수의 유기 발광 다이오드가 비용 경제적이고 효율적인 방법으로 제조된다.

본 발명의 방법에 따라 제조되는 유기 발광 다이오드(OLED)는, 도입된 열 압축 방법에 의해 개선된 밀봉식의 캡슐화를 포함하며, 비용 경제적으로 제조될 수 있다. 상기와 같은 유기 발광 다이오드는, 금속 결합을 이용하는 개선된 밀봉식 캡슐화에 의해, 일반적으로 사용 시간이 길다. 또한, 상기 유기 발광 다이오드 구조들은 접합 단계 동안 단기적으로 더 높은 온도에 노출된다.

본 발명의 또 다른 장점들 및 바람직한 실시예들은 도면과 함께 이하에서 제공된다.

도 1은 본 발명에 따른 방법에 사용되며 다수의 박층-반도체 소자(thin layer-semiconductor component)를 제조할 때 가능한 층 구조체이다.

도 2는 본 발명에 따른 박층-반도체 소자를 제조하기 위한 또 다른 층 구조체이다.

도 3은 본 발명에 따른 반도체 소자를 제조하기 위한 제3층 구조체이다.

도 4는 본 발명에 따른 방법에 사용되는 결합층들의 또 다른 층 구조체를 위한 실시예이다.

도 5는 다수의 캡슐화된 유기 발광 다이오드를 제조하기 위한 방법의 개략도이다.

도면에 도시된 구성요소들은 실척에 따르지 않고 개념적으로 도시한 것이다.

도 1의 A.)에는 본 발명에 따른 층 결합 방법의 바람직한 실시예를 설명하기 위해 대용 기판(5)상에 적층된 층들을 도시한다. 대용 기판(5) 또는 캐리어 기판상에 접촉층으로 이용되는 금층(4)이 적층된다. 상기 대용 기판(5)은 예컨대 게르마늄 캐리어(germanium carrier) 기판, 세라믹 캐리어(ceramic carrier) 기판, 금속 시트(metal sheet) 또는 임의의 반도체 웨이퍼일 수 있다. 본 발명에 따른 방법에 있어서, 접촉층으로 사용되는 물질은 전기적 도전성을 가진다.

상기 접촉층(4)에 배리어층(3)이 적층된다. 상기 배리어층(3)은 티타늄(titanium)과 텅스텐의 합금(TiW) 또는 티타늄 텅스텐과 질소의 합금(TiW:N)을 포함할 수 있다. 상기 배리어층(3)은 니켈(nickel) 소재의 배리어층, 또는 TiW:N 합금을 포함하는 니켈 소재의 배리어층일 수 있다. TiW:N 합금 내부에서 티타늄 원자와 텅스텐 원자는 부분적으로 질화된다. 열거된 합금의 배리어층(3)에서의 농도는 변동될 수 있다. 예를 들어, 합금의 농도는 본 발명에 따른 방법의 파라미터들에 따라 달라질 수 있다. 또한, 상기 배리어층(3)의 두께도 공정 온도, 작용 시간 및 열 압축 방법에 사용되는 압력과 같은 파라미터들에 따라 달라질 수 있다.

배리어층(3)에 본딩제층(2)이 적층된다. 본딩제층(2)은 티타늄, 티타늄과 백금으로 된 층들 또는 크롬층들(chrom layers)을 포함할 수 있다. 본딩제층(2)에 결합층(1a)이 적층된다. 본 발명의 층 결합 방법의 일실시예에 따르면, 결합층(1a)으로서 금층이 사용될 수 있다. 금층(1a)의 두께는 2000 ㎚일 수 있다. 또 다른 실시 예에 따르면, 단일의 금층 대신 다수의 금층들로 구성된 금층 시리즈가 결합층(1a)으로 사용될 수도 있다.

도 1의 B.)에는 성장 기판(9) 위에 나란히 배치되는 다수의 동일한 반도체 발광 다이오드 구조들이 도시되는데, 상기 구조 중 하나의 구조만 참조번호로 표시된다. 성장 기판(9)은 임의의 반도체 웨이퍼, 특히 갈륨 비화물 웨이퍼일 수 있다. 성장 기판(9) 위에 LED-구조를 만들 때, 우선, 구체적으로 도시되지 않은 발광 다이오드 구조(8)가 일반적인 방법으로 증착된다. 예컨대 상기 LED-구조는 AlGaInP(aluminium gallium indium phosphide)계의 발광 다이오드 구조일 수 있다.물론 임의의 다른 발광 다이오드 구조도 고려될 수 있다. 발광 다이오드 구조(8)는 각 기능에 따라 형성된 반도체층 시퀀스를 포함한다. 이러한 층 시퀀스는 활성층, 도핑층, 완충층 및 기타 다른 층을 포함할 수 있다.

발광 다이오드 구조(8)에 접촉층(7)이 적층된다. 본 발명에 따르면, 접촉층(7)은 금 게르마늄 합금(Au:Ge)으로 구성될 수 있다.

상기 접촉층(7)에 다시 배리어층(6)이 증착된다. 배리어층(6)은 티타늄 텅스텐, 티타늄 텅스텐 질화물, 탄탈(tantalum)(Ta), 질화 탄탈(TaN), 니오브(niobium)(Nb), 니켈층들 또는 이러한 물질들의 조합을 포함할 수 있다. 상기 배리어층(6)에 다시 결합층(1b)이 적층된다. 결합층(1b)은 금으로 구성되거나, 금층, 배리어층 및 기타 다른 층들(바람직하게는 연성(ductile) 금속층들)로 구성된 층 시리즈를 다시 포함할 수 있다. 일실시예에 따르면, 금으로 구성된 결합층(1b)의 두께는 약 100 ㎚이다.

본 발명에 따른 층 결합 방법에 따르면, 도 1의 A.) 및 B.)에 도시된 층 시퀀스들은 결합층들(1a, 1b)을 서로 접촉시킨 후 열과 압력을 가하여 접합시킬 수 있다. 이러한 접합 단계 이후, 성장 기판(9)은 제거되고 각각의 발광 다이오드 구조는 예컨대 소잉(sawing) 공정에 의해 개별화된다. 이를 통해 본 발명의 따른 소자가 제조된다.

열 압축의 접합 단계에서, 두 개의 층 시퀀스들을 서로 마주보게 접촉시킨 후 고압으로 압축한다. 100 ㎜의 직경과 약 50%의 커버력(coverage)을 가지는 웨이퍼를 발광 다이오드 구조들로 가공할 때, 접합 단계 동안 적어도 1,000 뉴턴의 힘이 사용되어야 한다. 안정적인 공정을 위해 5,000 내지 100,000 뉴턴 사이의 힘이 가해 질 수 있다.

두 개의 층 구조들이 압축되는 동안, 상기 구조들은 200 내지 500℃ 온도로 가열된다. 바람직하게는, 갈륨 인듐 질화물을 기반으로 하는 발광 다이오드 구조의 경우는, 350 ℃ 내지 400 ℃의 온도로 가열되고, 알루미늄 갈륨 인듐 인화물-발광 다이오드 구조의 경우는 350 ℃ 내지 500 ℃의 온도로 가열될 수 있다. 금층(4)과 연결된 게르마늄-캐리어(5)에 사용되는(도 1의 A.)에서와 같이) 공정 온도는 360 ℃로 제한될 수 있다.

상기 층 시퀀스들의 결합 짝은 적어도 10초 동안 상기 공정 온도로 유지된다. 바람직하게는 1분 이상 상기 공정 온도로 유지 된다. 일 실시예에 따른면, 상기 층 시퀀스들의 결합 짝은 2분 내지 10분 동안 상기 공정 온도로 유지된다. 공정 온도의 작용 시간에 대한 상한선은 달성 비율(생산성) 내지 반도체 구조에 대한 요 구 조건따라 변동 될 수 있다. 다만, 너무 긴 시간 동안 층 시퀀스 결합 짝이 상기 공정 온도로 유지되는 경우 층 시퀀스 결합 짝이 손상되거나 파괴될 수 있다.

도 2는 본 발명에 따른 방법을 위한 층 시리즈의 또 다른 바람직한 실시예를 도시한다. 도 2의 A.)에는 대용 기판(22)에, 다음 단계의 접합 영역을 향한 방향으로 결합층(21a)이 배치된다. 대용 기판(22)은 반도체 웨이퍼, 금속 시트(metal sheet) 또는 세라믹 캐리어로 구성될 수 있다. 바람직하게는, 대용 기판(22)은 몰리브덴 시트(molybdenum sheet)로 구성될 수 있다. 결합층(21a)은 통상 금층으로 이루어진다. 또는, 적어도 하나의 금층, 배리어층 및 다른 금속층의 조합으로 구성될 수도 있다.

도 1의 B.)에는 박막-반도체 소자 내지 박층-웨이퍼 반 가공품의 제조 방법을 위한 층 시퀀스의 실시예가 도시되었다. 이 때, 예컨대 반도체 물질, 특히 갈륨 비화물 웨이퍼 또는 사파이어 웨이퍼와 같은 반도체 웨이퍼로 구성된 성장 기판(25)에 상세히 도시되지 않은 적어도 하나의 반도체 구조(24)가 배치된다. 반도체 구조(24)는 발광 다이오드 구조 또는 다른 반도체 소자 구조를 포함한다. 예컨대, 상기 구조는 갈륨 인듐 질화물(GaInN)을 기반으로 한 발광 다이오드 구조일 수 있다.

반도체 구조(24)는 도핑층, 활성층, 접촉층 및/또는 거울층을 포함한다. 반도체 구조(24)에 은(Ag)으로 된 본딩제층(23)이 배치된다. 이러한 본딩제층(23)에 다시 결합층(21b)이 배치된다. 본 발명의 방법에 따르면, 일반적으로 결합층(21b)을 금(Au)으로 제조하는 것이 바람직하다. 물론, 결합층(21b)은 그 자체가 하나의 고유한 층 구조를 포함할 수 있다. 이러한 층 구조는 다수의 금속층들 및/또는 적어도 하나의 배리어층으로 이루어 질수 있다.

본 발명에 따른 방법에서, 도 2의 A.) 및 B.)의 층 시리즈들은 열 압축에 의해 서로 접합된다. 접합 공정 동안, 층 시리즈들은 고압하에서 소정의 공정 온도로 유지된다. 이를 통해, 금속 용융이 발생하는 일 없이 접합 영역이 열 압축에 의해 형성된다. 특히 금을 사용하는 경우, 이러한 접합 영역 내부에서, 각각의 금속 미세 결정(crystallite)이 본래의 접합 경계선 너머까지 재결정화(recrystallization)되므로, 열 압축 이후에는 상기 접합 경계선이 더 이상 명확히 확인되지 않는다. 따라서, 열적으로도 전기적으로도 양호한 도전성을 갖는 결합이 보장된다. 또한, 두 개의 층 시퀀스들의 접합이 견고하게 수행된다.

도 3의 A.)와 B.)는 본 발명에 따른 접합 방법에 사용되는 열 압축을 이용하는 층 시퀀스들의 실시예가 도시된다. 도 3의 A.)를 참조하면, 대용 기판(35) 위에 예컨대 알루미늄을 포함할 수 있는 중간층(34)이 배치된다. 상기 대용 기판(35)은 예컨대 반도체 물질로 구성된 웨이퍼, 특히 게르마늄 웨이퍼 또는 세라믹 웨이퍼 또는 금속 시트일 수 있다.

상기의 중간층(34) 위에 배리어층(33)이 배치되는데, 상기 배리어층은 예컨대 티타늄 텅스텐 합금으로 구성될 수 있다. 이러한 배리어층(33) 위에, 예컨대 백금을 포함하는 본딩제층(32)이 배치된다. 상기의 본딩제층(32)에 예컨대 금으로 된 결합층(31a)이 배치된다.

도 3의 B.)에 도시된 층 시퀀스를 참조하면, 예컨대 갈륨 비화물(GaAs)로 구 성된 성장 기판(30) 위에 예컨대 규소 질소 화합물(SiN_X)을 포함하는 거울층(39)이 배치된다. 상기 거울층(39)에 접촉층(38)이 배치되는데, 상기 접촉층(38)은 거울 기능을 더 포함한다. 이러한 접촉층(38)은 예컨대 금 아연 합금(Au:Zn)을 포함하거나 그것으로 구성될 수 있으며, 100 ㎚ 내지 3 ㎛의 두께를 가질 수 있다. 대안적으로, 접촉층(38)은 금과 게르마늄 합금(Au:Ge)을 포함할 수 있다. 이러한 접촉층(38)은 또한 상기 두 합금들의 조합으로 제조될 수 있고 및/또는 추가적으로 거울의 기능을 더 포함할 수도 있다.

접촉층(38)에 배리어층(37)이 배치된다. 이러한 배리어층은 예컨대 티타늄 텅스텐 합금 또는 티타늄 텅스텐 질소 합금으로 구성된다. 이러한 배리어층(37)에 본딩제층(36)이 배치된다. 본딩제층(36)은 예컨대 티타늄 또는 백금으로 구성되거나, 상기 층 자체가 티타늄과 백금으로 구성된 층 시퀀스를 포함할 수 있다. 이러한 본딩제층(36)에 바람직하게는 금으로 된 결합층(31b)이 후속하여 배치된다.

결합층들(31b, 31a)은 예컨대 금층으로 구성되거나, 서로 다른 물질들 및 배리어층들로 구성된 층 시퀀스를 포함할 수도 있다. 이 때, 금속은 예컨대 PVD 또는 CVD에 의해 적층되나, 층 시퀀스 내부에서 금속 분말로 구성된 중간층의 형태로 구성될 수 있다. 갈륨 비화물로 구성된 성장 기판(30)은 반도체층 시퀀스를 더 포함할 수 있는데, 이 때 상기 반도체층 시퀀스 자체는 다시 활성층들, 도핑된 층들, 접촉층들, 거울층들 및 완충층들과 같은 기능적 층들을 포함할 수 있다.

갈륨 비화물 화합물을 기반으로 하는 기능적 반도체층 시퀀스는 게르마늄으 로 구성된 대용 기판 위에 이송되는 것이 매우 바람직한데, 게르마늄의 열 팽창이 갈륨 비화물의 열 팽창에 매우 양호하게 맞춰지고, 따라서 열적 하중을 받을 때 내부 변형이 적게 발생하기 때문이다. 본 발명에 따른 방법에서, 결합층들(31a, 31b)은 열 압축에 의해 상호 접합된다.

본 발명에 따른 방법의 바람직한 실시예에서, 도 1의 A.) 및 B.)에 따르는 층 시리즈는 3분 동안 340℃의 공정 온도에서 6.5 kN의 힘으로 서로 마주하여 압축된다. 이 때, 대용 기판(35) 측의 층 시리즈는 1000 ㎚의 금층을 포함하고, 성장 기판(30) 측의 층 시리즈는 1200 ㎚의 층 두께를 가진 금층을 포함한다. 이러한 두 개의 금층들 또는 결합층들(31a, 31b)은 상술한 공정 파라미터를 사용한 1차 실험에서 접합되었다. 이 때, 직경 100 ㎜을 가진 웨이퍼의 전체 면 위에서 균일한 결합이 나타났다. 특히, 초음파 검사 및 또 다른 검사에서도 접합 경계면이 가시적으로 나타나지 않았다. 금속층의 입자들은 경계면 위에 균일하게 재결정됨으로써, 접합 영역에서 공동(hollow), 홀(hole) 또는 공극이 발생하지 않는다.

도 4의 A.) 및 B.)는 본 발명에 따른 방법 및 그에 상응하는 소자들에 있어서 결합층들을 위한 층 시리즈를 도시한다. 알루미늄층들(44a, 44b) 위에 티타늄 텅스텐 합금 및/또는 티타늄 텅스텐 질소 합금 및/또는 니켈로 구성된 배리어층들(42a, 42b)이 각각 적층된다. 이러한 배리어층들(42a, 42b) 위에 금층들(41a, 41b)이 각각 적층된다. 본 발명에 따른 방법에서, 이러한 결합층들은 열 압축에 의해 상호 접합된다.

이 때, 특히 알루미늄의 연성 또는 변형 가능 성질이 금의 비활성 태도와 함 께 조합되어 활용된다. 물론, 상기와 같은 결합층들의 가능한 실시예들은 알루미늄 또는 금에만 제한되지 않고, 유사한 연성 특질을 가진 전체 금속 또는 유사한 비활성 태도를 가진 귀금속(noble metal)을 포함할 수 있다.

결합층들이 상기와 같은 구조를 가짐으로써, 열 압축이 용이해지며, 상기 열 압축은 초음파 용접 공정 내지 마찰 공정을 포함하지 않는다. 본 발명한 방법에서, 이러한 결합층들 내지 층 시리즈들이 서로 접합된다면, 가장 내부에 있는 층들, 예컨대 금층들(41a, 41b)의 금속 결합이 발생하는데, 이 때 그 접합부가 유동적인 금속 용융으로 나타나지 않는다. 결합층들은 500 ℃까지 이르는 공정 온도에서 고압으로 서로 마주하여 압축되며, 이를 통해 가장 내부 층의 비활성 물질 또는 금의 미세 결정의 재 결정화가 발생한다. 따라서, 견고하고 지속적인 결합이 이루어진다.

도 5는 유기 발광 다이오드(OLED)의 캡슐화 및 제조를 위한 본 발명에 따른 방법을 위한 층들의 구조체를 도시한다. 도 5a에는 열 압축 이전의 배치가 개략적 단면도로 도시되었다. 도 5a는 특히 두 개의 덮개층들(52a, 52b)을 도시하는데, 상기 덮개층들(52a, 52b)은 열 압축 방법에 의해 지속력있게 상호 접합되며, 따라서 유기 발광 다이오드 구조(53)는 지속력있게 캡슐화된다.

바람직하게는, 이러한 덮개층들(52a, 52b)은 적어도 부분적으로 투명한 물질로 구성된다. 상기 투명한 물질은 예컨대 유리 또는 다양한 고분자를 포함한다. 또한, 상기 층들은 접합 영역을 향해 있는 측에서 또 다른 기능적 층들을 포함할 수 있다. 예컨대, 유기 발광 다이오드 구조(53)의 양극 또는 음극을 위한 접촉층들이 그러하다. 각 유기 발광 다이오드 구조(53)는 두 개의 결합층 구조들(51a)에 의해 측면에서 둘러싸이는데, 상기 결합층 구조는 다시 그와 대향한 층에서 결합 짝으로서 결합층 구조들(51b)과 마주하여 배치된다.

결합층 구조들(51a, 51b)은 금으로 구성되거나, 연성 및 비활성 금속의 층들 및 배리어층들의 조합을 포함한다. 더욱 바람직하게는, 이러한 결합층들은 금 또는 도 4에 예시적으로 제공된 층 구조로 구성된다. 또한, 결합층들은 특히 추가적인 기능적 층들을 더 포함한다. 상기 기능적 층들로써는 본딩제층들 또는 절연층들이 사용될 수 있다. 상기 기능적 층들은 두 개의 결합 되어야 할 덮개층들(52a, 52b) 간에 전기적인 절연을 제공한다. 또한, 덮개층들(52a, 52b)은 소정 형상의 광 출력면 또는 광 입력면을 포함할 수 있다. 본 발명에 따른 방법에서, 결합층 구조들(51a, 51b)은 열 압축을 이용하여 상호 접합된다. 이 때 이미 상술한 공정 파라미터가 선택될 수 있다.

도 5b는 상기의 배치에 대한 평면도이다. 직각의 래스터(raster)에서 다수의 유기 발광 다이오드 구조들(53)이 두 개의 투명한 판들(52) 사이에 배치된다. 바람직한 실시예에서, 상기 판들은 0.4×0.5㎡의 크기를 포함한다. 이러한 덮개층들 내지는 판들(52)이 열 압축 방법에 의해 결합되고, 그에 따라 각각의 유기 발광 다이오드 구조들(53)이 캡슐화될 수 있다. 이렇게 갭슐화된 유기 발광 다이오드 구조들(53)은 후속 공정을 통해 개별화될 수 있다. 바람직한 실시예에서, 상기의 개별화된 OLED는 약 3×5 ㎠의 크기를 가진다.

개별화는 도 5a에 도시된 점선을 따라 수행된다. 상기 선은 소위 "크랙 프레 임(crack frame)"의 진행을 표시한다. 부분도 5a까지 이르는 점선의 연장은 결합층 구조들(51a, 51b) 사이에서 분리선 또는 크랙 프레임의 진행을 표시한다.

유기 발광 다이오드를 캡슐화하기 위한 본 발명에 따른 방법과 관련하여, 기재 내용에 제공된 모든 공정 파라미터 및 특징들이 바람직한 방식으로 사용될 수 있다. 마찬가지로, 결합층들(51a, 51b)은 본 발명의 기재 내용에 제공된 모든 종류의 층들로 구성된 층 시퀀스를 포함할 수 있다.

Claims (18)

1. 반도체 소자를 제조하는 방법으로서,

   각각이 열에 의해 결합될 수 있는 금 층(1a, 1b, 21a, 21b, 31a, 31b, 41a, 41b)을 포함하는 층 시퀀스들 - 상기 층 시퀀스들 중 적어도 하나(8, 24, 30)는 반도체 물질을 포함함 - 을 열 압축을 통해 형성되는 접합 층(1, 21, 31, 41)에 의해 서로 결합시키되, 상기 금 층들(1a, 1b, 21a, 21b, 31a, 31b, 41a, 41b)을 공통 접합 층으로 결합시키고,

   결합을 200 ℃ 이상 500℃ 이하의 온도와 0.1 MPa 이상 20 MPa 이하의 압력에서 수행하되, 상기 반도체 소자는 발광을 하도록 구성되고, 상기 반도체 물질은 Ⅲ-Ⅴ 반도체 물질들로 이루어진 에피택시 구조의 층 시퀀스(8, 24, 30)를 포함하며,

   결합된 층 시퀀스들에서, 접합 층(1, 21, 31, 41)으로부터 보았을 때에, 접합 층의 다음에 각각 TiW 합금, TiWN 합금, 또는 니켈로 이뤄진 배리어 층(barrier layer)(33, 42)이 배치되고, 배리어 층(33, 42)의 다음에 각각 연성 층(ductile layer)으로서의 알루미늄 층(34, 44)이 배치되는 것인 반도체 소자 제조 방법.
2. 제 1 항에 있어서,

   상기 반도체 물질은 박막 칩을 포함하는 것인 반도체 소자 제조 방법.
3. 제 2 항에 있어서, 상기 반도체 물질은 박막 발광 다이오드(thin layer light emitting diode)를 포함하는 것인 반도체 소자 제조 방법.
4. 제 1 항에 있어서, 상기 층 시퀀스들 중의 하나는 대용 기판(5, 22, 35)을 포함하고, 상기 대용 기판(5, 22, 35)은 상기 반도체 물질의 에피택시 기판과는 상이한 것인 반도체 소자 제조 방법.
5. 제 4 항에 있어서, 상기 금 층들(1a, 1b, 21a, 21b, 31a, 31b, 41a, 41b)은 상이한 두께를 갖는 것인 반도체 소자 제조 방법.
6. 제 4 항 또는 제 5 항에 있어서, 상기 반도체 물질을 포함하는 층 시퀀스의 금 층(1a, 21a, 31a, 41a)과 상기 반도체 물질 사이, 및 상기 대용 기판(5, 22, 35)을 포함하는 층 시퀀스의 금 층(1b, 21b, 31b, 41b)과 상기 대용 기판(5, 22, 35) 사이에 각각, 본딩제층(bonding agent layer)(2, 32, 36), 거울층(mirror layer)(38, 39), 접촉층(contact layer)(4, 7, 38), 및 완충층(buffer layer)으로 구성된 그룹으로부터 선택된 적어도 하나의 기능적 층이 배치되는 것인 반도체 소자 제조 방법.
7. 제 6 항에 있어서, 상기 대용 기판(5, 22. 35)을 포함하는 층 시퀀스는 결합 시에,

   - 대용 기판(5, 22, 35),

   - 알루미늄 층(34, 44)

   - 배리어 층(33, 42),

   - 본딩제층(32), 및

   - 금 층(31a)을 그 기재된 순서로 포함하고,

   상기 반도체 물질을 포함하는 층 시퀀스는 결합 시에,

   - 에피택시 기판(30),

   - 거울층(39),

   - 접촉층(38),

   - 배리어 층(37),

   - 본딩제층(36), 및

   - 금 층(31b)을 그 기재된 순서로 포함하는 것인 반도체 소자 제조 방법.
8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 배리어 층(33, 42)의 바로 다음에 각각 알루미늄 층(34, 44)이 뒤따르고, 금 층들(1a, 1b, 21a, 21b, 31a, 31b, 41a, 41b)의 바로 다음에 각각 배리어 층(33, 42)이 뒤따르는 것인 반도체 소자 제조 방법.
9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 열 압축 방법은 마찰 운동들 및 초음파 용접 공정들의 방법 단계들을 포함하지 않는 것인 반도체 소자 제조 방법.
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images