KR101311014B1 - 반도체 칩의 압축 성형 방법 및 압축 성형형 - Google Patents

반도체 칩의 압축 성형 방법 및 압축 성형형 Download PDF

Info

Publication number
KR101311014B1
KR101311014B1 KR1020110103423A KR20110103423A KR101311014B1 KR 101311014 B1 KR101311014 B1 KR 101311014B1 KR 1020110103423 A KR1020110103423 A KR 1020110103423A KR 20110103423 A KR20110103423 A KR 20110103423A KR 101311014 B1 KR101311014 B1 KR 101311014B1
Authority
KR
South Korea
Prior art keywords
cavity
resin
partition member
substrate
divided
Prior art date
Application number
KR1020110103423A
Other languages
English (en)
Other versions
KR20120038893A (ko
Inventor
요시히사 카와모토
타카시 타무라
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20120038893A publication Critical patent/KR20120038893A/ko
Application granted granted Critical
Publication of KR101311014B1 publication Critical patent/KR101311014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

캐비티 저면 부재의 선단면에서의 소정의 위치에 칸막이 부재를 마련한다. 그에 의해, 하형 캐비티 내에 복수의 분할 캐비티를 형성한다. 또한, 칸막이 부재의 높이를 분할 수지 성형체의 두께로 설정한다. 기판에 장착한 반도체 칩을 복수의 분할 캐비티의 형상에 대응한 복수의 분할 수지 성형체 내에 내포할 때에, 캐비티 저면 부재를 필요 최소한의 이동 거리만큼 상방으로 이동시킨다. 그에 의해, 분할 캐비티 내의 수지가 가압되고, 그에 의해, 분할 수지 성형체가 형성된다. 이때, 분할 수지 성형체끼리의 사이에 칸막이 부재의 형상에 대응한 기판 휘어짐 방지용의 홈부가 형성된다.

Description

반도체 칩의 압축 성형 방법 및 압축 성형형{COMPRESSION MOLDING METHOD AND COMPRESSION MOLD FOR SEMICONDUCTOR CHIP}
본 발명은, 기판에 장착된 반도체 칩을 수지 성형체 내에 밀봉함에 의해, 성형완료 기판을 형성하는 반도체 칩의 압축 성형 방법 및 압축 성형형(成形型)에 관한 것이다.
종래로부터, 반도체 칩의 압축 성형용 금형을 이용하여, 기판에 장착되고 매트릭스형으로 배치된 소요(所要) 복수개의 반도체 칩의 전부를 동시에 수지 성형체 내에 압축 성형하는 것이 행하여지고 있다. 이 방법은 다음과 같이 하여 행하여지고 있다.
우선, 셔터식 공급부를 구비한 수지 재료 공급 기구를 이용하여, 셔터식 공급부에 소요량의 과립상의 수지 재료(과립수지)를 공급하고, 그 후, 그것을 소요되는 균등한 두께로 평탄화한다. 다음에, 셔터식 공급부의 셔터를 개방함에 의해, 장척형상의 이형 필름을 피복한 압축 성형용의 하형 캐비티(대(大)캐비티) 내에 평탄화한 과립수지를 그 수지가 평탄화된 외형을 유지한 상태로 낙하시킨다.
다음에, 하형 캐비티 내에서 평탄화된 과립수지를 가열에 의해 용융화한다. 다음에, 금형을 클로징함에 의해, 기판에 장착한 반도체 칩을 하형 캐비티 내의 용융 수지중에 침지한다. 그에 의해, 하형 캐비티 내의 용융 수지를 캐비티 저면 부재로 가압한다.
이상의 공정에 의해, 1장의 기판에 장착되고 매트릭스형으로 배치된 소요 복수개의 반도체 칩의 전부를 하나의 수지 성형체 내에 동시에 밀봉할 수 있다. 상기한 방법에 의하면, 하형 캐비티 내에서 기판에 장착한 반도체 칩을 하형 캐비티의 형상에 대응하는 형상을 갖는 수지 성형체 내에 밀봉하는 압축 성형 기술에 의해, 성형완료 기판을 형성할 수 있다. 용융 수지의 경화에 필요한 소요 시간의 경과 후, 금형을 오프닝함에 의해, 하형 캐비티로부터 성형완료 기판(수지 성형체)이 분리된다.
또한, 종래로부터 행하여지고 있는 방법은 다음과 같은 것이다(일본 특개2002-36270호 공보 참조). 금형의 외부에서 프리 컷트한 단척형상 이형 필름상에 과립수지를 평탄화한 상태에서 금형 내부에 반송한다. 다음에, 하형 캐비티의 개구부상에 이형 필름을 매개로 하여 과립수지를 재치한다. 그 후, 하형 캐비티 내로부터 공기를 강제적인 흡인에 의해 배출함에 의해 하형 캐비티 내에 이형 필름을 피복시킨다. 그 결과, 하형 캐비티 내에 과립수지가 이형 필름의 피복과 동시에 공급된다.
이 경우에도, 전술한 바와 같이, 하형 캐비티 내에서 1장의 기판에 장착되고 매트릭스형으로 배치된 소요 복수개의 반도체 칩을 하나의 수지 성형체 내에 밀봉하는 압축 성형 기술에 의해, 성형완료 기판을 형성하고 있다.
전술한 압축 성형 기술에 의하면, 열팽창 계수에 관해 기판과 수지에 큰 차가 있기 때문에 (냉각에 의한 수축율에 차가 있기 때문에) 왜곡이 생기기 쉽고, 성형완료 기판에 휘어짐이 발생하기 쉽다는 폐해가 있다. 특히, 대형 기판이 될수록 그 휘어짐의 경향은 현저하다. 따라서, 기판에 매트릭스형으로 배치된 반도체 칩을 압축 성형하는 경우에, 성형완료 기판에 발생하는 휘어짐을 효율 좋게 방지할 것이 요구되고 있다.
전술한 바와 같은 기판의 휘어짐을 저감시키기 위해, 예를 들면, 1장의 기판에 형성되는 하나의 수지 성형체에 3개의 기판 휘어짐 방지용의 홈부(오목부)를 마련하는 것이 검토되어 있다. 이에 의하면, 이 하나의 수지 성형체가 4개로 분할된 분할 수지 성형체(섬(島)이라고 불린다)가 형성된다. 환언하면, 성형완료 기판에서, 그 홈부를 이용하여, 기판과 수지와의 열팽창 계수의 차에 기인한 왜곡을 감소시키고 있다.
이 방법은, 우선, 이형 필름을 피복한 4개의 분할 캐비티 내의 각각에, 계량되고 또한 평탄화된 과립수지를 공급한다. 그 후, 각 분할 캐비티 내의 과립수지를 가열에 의해 용융화한다. 다음에, 분할 캐비티 각각 내의 용융 수지중에 기판에 장착한 반도체 칩을 침지한다. 그에 의해, 분할 캐비티 각각 내의 용융 수지를 분할 캐비티 저면 부재에 의해 가압한다. 그 결과, 기판에 장착한 반도체 칩을 분할 수지 성형체 내에서 각각 별도로 밀봉함에 의해, 성형완료 기판이 형성된다.
또한, 과립수지를 이용하는 경우에는, 소요량의 과립수지의 부피밀도가 낮고 또한 용적이 커지기 때문에, 또한, 하형의 형면에 과립수지가 부착하지 않도록 과립수지를 공급하기 위해, 하형 캐비티의 깊이를 상당히 크게 할 필요가 있다. 예를 들면, 하형 캐비티 내에서 압축 성형되는 수지 성형체의 두께의 3배 (이상)의 깊이가 필요하게 되어 있다. 마찬가지로, 기판의 휘어짐을 방지하기 위해, 분할 캐비티의 구성(홈부를 마련하는 구성)를 이용하는 경우, 분할 수지 성형체의 두께의 3배 (이상)의 깊이가 필요하게 되어 있다. 또한, 종래에서는, 각 분할 캐비티 내에 개별적으로 과립수지를 공급한다. 이때, 하형의 형면에, 또는, 분할 캐비티를 형성하는 칸막이부의 칸막이면(하형면)에 과립수지가 부착하지 않도록 하는 것이 통례이였다. 이 때문에, 캐비티 깊이를 크게 할 필요가 있다. 그 결과, 캐비티 저면 부재의 상방으로 이동한 거리가 길어진다. 그 때문에, 분할 캐비티의 각각에 피복한 이형 필름이 캐비티 저면 부재의 활주부에서 느슨해지기 쉽게 된다. 따라서 이 이형 필름에 「주름(皺)」이 발생하기 쉽다는 폐해가 있다. 이 때문에, 예를 들면, 캐비티 저면 부재의 이동 거리를 필요 최소한으로 함에 의해, 분할 캐비티에 피복한 이형 필름에 주름이 발생하는 것을 효율 좋게 방지할 것이 요구되고 있다.
또한, 전술한 분할 캐비티의 구성을 이용하는 경우, 금형에 마련되는 캐비티 블록, 즉, 분할 캐비티와 칸막이 부재를 구비한 캐비티 블록은, 일체로서 제작되기 때문에, 제작 비용이 높아지는 것이 통례이다. 또한, 분할 수지 성형체의 두께에 변경이 있은 경우, 최초부터 금형(캐비티 블록)을 제작하여야 하여, 제작 비용이 더욱 높아지게 된다. 그 결과, 캐비티 블록을 제작하는 제작 비용이 높아져서 압축 성형 장치의 제작비가 높아지기 때문에, 제품(성형완료 기판)의 생산성을 효율 좋게 향상할 수가 없다는 폐해가 있다.
따라서, 예를 들면, 캐비티 저면 부재에 대해 칸막이 부재를 착탈 자유롭게 장설(裝設)함에 의해, 압축 성형 장치의 제작비를 효율 좋게 저감하고, 제품(성형완료 기판)의 생산성을 효율 좋게 향상시킬 것이 요구되고 있다.
또한, 전술한 분할 캐비티의 구성을 이용하는 경우, 분할 캐비티 내에 각각 별도로 계량하고 또한 평탄화한 과립수지를 공급하기 위해, 수지 재료의 공급 기구가 복잡한 구조가 된다. 그 결과, 그 제작 비용이 높아지고, 또한, 수지 재료(과립수지)의 공급 시간이 길어진다. 이 때문에, 제품(성형완료 기판)의 생산성을 효율 좋게 향상할 수가 없다는 폐해가 있다. 따라서, 예를 들면, 하형 캐비티 내에 (대캐비티 저면의 전면에) 평탄화한 과립수지의 전체를 이형 필름이 하형 캐비티를 피복한 상태에서 동시에 공급함에 의해, 압축 성형 장치의 제작비를 효율 좋게 저감하고, 수지 재료(과립수지)의 공급 시간을 효율 좋게 단축화함에 의해, 제품(성형완료 기판)의 생산성을 향상시킬 것이 요구되고 있다.
본 발명은, 상술한 문제를 감안하여 이루어진 것이고, 제품(성형완료 기판)에 휘어짐이 발생하는 것을 효율 좋게 방지하는 것을 목적으로 하는 것이다. 또한, 본 발명은, 분할 캐비티 내에 피복되는 이형 필름에 주름이 발생하는 것을 효율 좋게 방지하는 것을 다른 목적으로 하는 것이다. 또한, 본 발명은, 제품(성형완료 기판)의 생산성을 효율 좋게 향상시키는 것을 또다른 목적으로 하는 것이다.
캐비티 저면 부재의 선단면에서의 소요 개소에 칸막이 부재를 마련한다. 그에 의해, 하형 캐비티 내에 소요 복수개의 분할 캐비티를 형성한다. 또한, 칸막이 부재의 높이를 분할 수지 성형체의 두께로 설정한다. 기판에 장착한 반도체 칩을 분할 캐비티의 형상에 대응하는 분할 수지 성형체 내에 밀봉할 때에, 캐비티 저면 부재를 필요 최소한의 이동 거리만큼 상방으로 이동시킨다. 이때, 분할 캐비티 내의 수지가 가압된다. 그에 의해, 분할 수지 성형체가 형성된다. 이때, 분할 수지 성형체끼리의 사이에 칸막이 부재의 형상에 대응하는 기판 휘어짐 방지용의 홈부가 형성된다. 본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은, 본 발명의 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 개략 종단면도로서, 기판의 장변 방향의 단면을 도시함과 함께, 상기한 금형에 의한 성형 전의 오프닝 상태를 도시하고 있는 도면(실시예 1).
도 2는, 도 1에 도시하는 금형에 대응하는 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 상기 금형에 마련되며 또한 이형 필름을 피복한 하형 캐비티 내에 수지 재료를 공급한 상태를 도시하고 있는 도면(실시예 1).
도 3은, 도 1에 도시하는 금형에 대응하는 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 상기 금형의 클로징 상태를 도시하고 있는 도면(실시예 1).
도 4의 A는 도 1에 도시하는 금형에 대응하는 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 상기 금형에 의한 성형 후의 오프닝 상태를 도시하고, 도 4의 B는 도 4의 A에 도시하는 금형으로 성형된 성형완료 기판을 확대하여 개략적으로 도시하는 확대 정면도(실시예 1).
도 5는, 도 2에 도시하는 금형의 하형면을 개략적으로 도시하는 평면도로서, 상기 금형에 마련되며 또한 이형 필름을 피복한 하형 캐비티 내에 수지 재료(과립수지)를 공급한 상태를 도시하고 있는 도면(실시예 1).
도 6은, 도 1에 도시하는 금형의 캐비티 저면을 형성하는 캐비티 저면 부재를 개략적으로 도시하는 개략 사시도로서, 상기 캐비티 저면 부재에 대해 칸막이 부재를 착탈 자유롭게 마련한 상태를 도시하고 있는 도면(실시예 1).
도 7은, 도 2에 도시하는 금형에 대응하는 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 기판의 단변 방향의 단면을 도시함과 함께, 상기 금형에 마련되며 또한 이형 필름을 피복한 하형 캐비티 내에 수지 재료(과립수지)를 공급한 상태를 도시하고 있는 도면(실시예 1).
도 8은, 도 3에 도시하는 금형에 대응하는 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 기판의 단변 방향의 단면을 도시함과 함께, 상기 금형의 클로징 상태를 도시하고 있는 도면(실시예 1).
도 9는, 도 1에 도시하는 금형의 주요부를 확대하여 개략적으로 도시하는 확대 종단면도로서, 상기 금형의 캐비티 저면 부재에 장설된 칸막이 부재를 도시하고 있는 도면(실시예 1).
도 10은, 본 발명의 다른 반도체 칩의 압축 성형용 금형을 개략적으로 도시하는 종단면도로서, 기판의 단변 방향의 단면을 도시함과 함께, 상기 금형의 오프닝 상태를 도시하고 있는 도면(실시예 2).
도 11의 A는 도 10에 도시하는 금형에서의 하형의 형면을 개략적으로 도시하는 평면도이고, 도 11의 B, C는 도 10에 도시하는 금형에서의 캐비티 저면 부재의 상부 캐비티 저면 부재와 칸막이 부재를 개략적으로 도시하는 저면도이고, 도 11의 B는, 상부 캐비티 저면 부재에 칸막이 부재를 장착하기 전의 상태를 도시하고, 도 11의 C는 상부 캐비티 저면 부재에 칸막이 부재를 장착한 상태를 도시하고 있는 도면(실시예 2).
도 12의 A 및 B는 본 발명의 다른 실시예에 이용되는 칸막이 부재를 개략적으로 도시하는 종단면도로서, 도 12의 A는 상부 캐비티 저면 부재에 칸막이 부재를 장착하기 전의 상태를 도시하고, 도 12의 B는 상부 캐비티 저면 부재에 칸막이 부재를 장착한 상태를 도시하고 있는 도면(실시예 3).
도 13의 A는 도 1에서 도시하는 금형으로 압축 성형된 성형완료 기판을 개략적으로 도시하는 사시도(실시예 1), 도 13의 B는 도 10에서 도시하는 금형으로 압축 성형된 성형완료 기판을 개략적으로 도시하는 사시도(실시예 2).
도 14는, 본 발명의 다른 반도체 칩의 압축 성형용 금형의 주요부를 확대하여 개략적으로 도시하는 확대 종단면도로서, 기판의 단변 방향의 단면을 도시함과 함께, 상기 금형의 오프닝 상태를 도시하고 있는 도면(실시예 4).
도 15는, 도 14에 대응하는 금형의 주요부를 확대하여 개략적으로 도시하는 확대 종단면도로서, 상기 금형의 클로징 상태를 도시하고 있는 도면(실시예 4).
도 16은, 도 14에 대응하는 금형을 개략적으로 도시하는 종단면도로서, 기판의 단변 방향의 단면을 도시함과 함께, 상기 금형의 오프닝 상태를 도시하고 있는 도면(실시예 4).
도 17의 A 내지 D는, 도 10에 도시하는 금형으로 성형된 성형완료 기판의 예를 확대하여 개략적으로 도시하는 사시도(실시예 5).
도 18의 A 내지 D는, 도 10에 도시하는 금형으로 성형된 성형완료 기판의 예를 확대하여 개략적으로 도시하는 사시도(실시예 5).
도 19의 A 내지 B는, 본 발명의 반도체 칩의 압축 성형용 금형에 이용되는 칸막이 부재를 확대하여 개략적으로 도시하는 사시도(실시예 6).
도 20의 A 및 B는 본 발명의 다른 반도체 칩의 압축 성형용 금형으로 압축 성형된 성형완료 기판의 예를 개략적으로 도시하는 사시도(실시예 7), 도 20의 C는 본 발명의 다른 금형으로 압축 성형된 성형완료 기판의 예를 개략적으로 도시하는 사시도(실시예 8).
도 21의 A 내지 C는, 본 발명의 다른 반도체 칩의 압축 성형용 금형으로 압축 성형된 성형완료 기판의 예를 개략적으로 도시하는 개략 사시도(실시예 8).
이하, 본 발명의 각 실시의 형태의 반도체 칩의 압축 성형 방법 및 압축 성형형이 실시예 1 내지 8의 각각에서 설명된다.
[실시예 1]
우선, 도 1 내지 도 9 및 도 13의 A를 이용하여 실시예 1을 상세히 설명한다. 도 1, 도 2, 도 3, 도 4, 도 5, 도 7, 및 도 8은, 실시예 1의 반도체 칩의 압축 성형용 금형이다. 도 6은, 실시예 1의 금형에 마련된 캐비티 저면 부재 및 캐비티 저면 부재에 착탈 자유롭게 마련된 칸막이 부재이다. 도 9는, 실시예 1의 금형에 마련된 캐비티 저면 부재에 마련된 칸막이 부재이다. 도 13의 A는 실시예 1의 성형완료 기판이다.
(본 실시예에 이용되는 기판에 관해)
본 실시예에 이용되는 기판(1)에는, IC(Integrated Circuit) 등의 반도체 칩(2)이 소요 복수개, 매트릭스형으로 배치한 상태로 장착되어 있다. 또한, 본 실시예에서는, 기판(1)에 매트릭스형으로 배치하여 장착된 반도체 칩(2)을 분할 수지 성형체(3)(수지 성형체(33)) 내에 밀봉함에 의해 성형완료 기판(4)을 형성할 수 있다.
(실시예 1의 반도체 칩의 압축 성형용 금형의 구성에 관해)
도 1 내지 도 9에 도시하는 도체 칩의 압축 성형용 금형(5)은, 상형(6)과, 상형(6)에 대향하도록 배치된 하형(7)을 구비하고 있다. 상형(6)과 하형(7) 사이에는 장력이 걸려진 (장척형상의) 이형 필름(8)이 마련되어 있다. 상형(6)의 형면에는, 기판 세트부(9)가 마련되어 있다. 하형(7)의 형면에는, 필요한 깊이를 갖는 압축 성형용의 하형 캐비티(대(大)캐비티)(10)가 마련되어 있다. 금형(5)은, 대캐비티(10) 내에 수지 재료를 공급하는 수단(11)(이하, 「수지 재료 공급 수단(11)」이라고도 한다)을 구비하고 있다.
또한, 금형(5)(상형(6), 하형(7))에는, 도시는 하고 있지 않지만, 하형 캐비티(10) 내의 수지 재료를 가열하는 가열 수단과, 금형(5)(상형(6), 하형(7))을 클로징하는 클로징 기구가 마련되어 있다. 압축 성형용 금형(5)에서는, 상형(6)의 기판 세트부(9)에, 반도체 칩(2)을 장착한 기판(1)을, 반도체 칩 장착면(1a)측을 하방으로 향한 상태로 세트할 수 있다. 하형 캐비티(10) 내와 하형(7)의 형면에 그들의 형상에 따라 이형 필름(8)을 흡착에 의해 피복할 수 있다. 또한, 수지 재료 공급 수단(11)에 의해 이형 필름(8)을 피복한 하형 캐비티(10) 내에 수지 재료, 예를 들면, 과립상의 수지 재료(12)(이하, 「과립수지(12)」라고도 한다)(12)를 공급할 수 있다. 또한, 하형 캐비티(10) 내에서 과립수지(12)를 가열 수단에 의해 용융화할 수 있다. 또한, 클로징 기구에 금형(5)(상형(6), 하형(7))을 클로징함에 의해, 하형(7)의 형면에서, 상형(6)의 기판 세트부(9)에 세트한 기판(1)의 반도체 칩 장착면(1a)을 가압할 수 있다.
또한, 하형 캐비티(10) 내의 수지(13)를 가압함에 의해, 하형 캐비티 내의 가열한 용융 수지(이하, 「유동성 수지」라고도 한다)(13)중에 기판(1)에 장착한 반도체 칩(2)을 침지시킬 수 있다. 그에 의해, 하형 캐비티(10) 내에서 기판(1)에 장착한 반도체 칩(2)을 후술하는 소요수개의 분할 수지 성형체(3)(이하, 「분할 패키지(3)」라고도 한다) 내에 밀봉할 수 있다. 이 압축 성형에 의하면, 성형완료 기판(4)을 형성할 수 있다.
(실시예 1의 수지 재료 공급 수단의 구성에 관해)
예를 들면, 도 1에 도시하는 바와 같이, 수지 재료 공급 수단(11)에는, 관통구멍(14)을 구비한 프레임(15)과, 프레임(15)에서의 관통구멍(14)의 하부 개구부(14a)측에 마련된 개폐식의 셔터판(16)과, 셔터판(16)을 수평 방향으로 개폐하는 셔터판의 개폐기구(도시 생략)가 마련되어 있다. 또한, 관통구멍(14)의 하부 개구부(14a)를 셔터판(16)으로 열개방함에 의해, 관통구멍(14)을 수지 공급부(17)에 형성할 수 있다.
구체적으로는, 우선, 프레임 관통구멍(14)의 상부 개구부측(14b)으로부터 수지 공급부(17)에 소요량의 과립수지(12)를 공급함과 함께, 과립수지(12)를 평탄화에 의해 소요되는 균등한 두께를 갖도록 형성한다. 다음에, 수지 재료 공급 수단(11)을 금형(5)(상형(6), 하형(7)) 사이에 진입시킨다. 그 후, 셔터판(16)을 개방함에 의해, 평탄화되고 또한 균일화된 과립수지(12)를, 이형 필름(8)이 하형 캐비티 저면(10b)의 전면에 피복된 하형 캐비티(10) 내에 공급할 수 있다. 이때, 도 5에 도시하는 바와 같이, 평면적인 외관상, 과립수지(12)는, 하형 캐비티(10) 내에서 균일하게 분산된다.
이 구성에 의하면, 종래 기술로서 예시한 바와 같은 분할 캐비티 내에 소요량의 과립수지를 계량 또한 평탄화하여 각각 별도로 공급할 필요가 없다. 그 때문에, 수지 재료의 공급 시간을 효율 좋게 단축화할 수 있다. 따라서, 수지 재료 공급 수단(11)에서 수지 재료의 공급 시간을 효율 좋게 단축화할 수 있다. 그 결과, 성형완료 기판(4)의 생산성을 효율 좋게 향상시킬 수 있다.
(실시예 1의 하형 캐비티의 구성에 관해)
또한, 하형 캐비티(대캐비티)(10)에는, 하형(7)의 형면에 마련한 캐비티 개구부(10a)와, 캐비티 저면(10b)과, 캐비티 측면(10c)이 마련되어 있다. 또한, 하형 캐비티(10)에는, 캐비티 저면(10b)을 선단면으로 하는 캐비티 저면 부재(18)와, 캐비티 측면(10c)을 포함하는 캐비티 측면부재(7)(이하, 「하형 본체(7)」라고도 한다)가 마련되어 있다. 하형 캐비티(10)에는, 캐비티 저면 부재(18)를 캐비티(10) 내에서 상방으로 이동시켜서 캐비티(10) 내의 용융 수지(13)를 가압하는 가압 수단(19)과, 캐비티 측면부재(7)와 가압 수단(19) 사이에 마련된 압축 스프링(34)이 마련되어 있다.
또한, 하나의 캐비티 저면 부재(18)는, 가압 수단(19)으로 하형 캐비티(10)의 캐비티 측면(10c)에 연통하여 마련된 활주구멍(20) 내(활주부)를 상하 방향으로 활주할 수 있다.
또한, 후술하는 바와 같이, 가압 수단(19)에 의해 칸막이 부재(21)를 포함하는 캐비티 저면 부재(18)를 필요 최소한의 이동 거리(24)로 상방으로 이동시킨다. 그에 의해, 칸막이 부재(21)의 선단면(21a)에 반도체 칩 장착면(1a)(이하, 「기판면(1a)」이라고도 한다)을 가압할 수 있다.
금형(5)(상형(6), 하형(7))을 클로징함과 함께, 이형 필름(8)을 매개로 하여, 하형 캐비티(10) 내의 수지(12)를 캐비티 저면 부재(18)로부터의 소정의 압력에 의해 가압할 수 있다. 이에 의해, 후술하는 바와 같이, 하형 캐비티(10) 내에서 가열에 의해 용융화한 수지(13)(이하, 「유동성 수지(13)」라고도 한다) 중에 기판(1)에 장착한 소요 복수개의 반도체 칩(2)을 침지할 수 있다. 또한, 하형 캐비티(10)의 형상에 대응하는 수지 성형체(33), 즉, 복수의 분할 수지 성형체(3) 내에 각각 기판(1)에 장착한 복수개의 반도체 칩(2)을 밀봉할 수 있다.
(실시예 1의 칸막이 부재의 구성에 관해)
또한, 도 1에 도시하는 바와 같이, 하형(7)의 대캐비티(10)에서, 소요수의 칸막이 부재(볼록부)(21)가 캐비티 저면(10b)으로부터 돌출하고 있다. 또한, 칸막이 부재(21)의 높이(23), 즉, 캐비티 저면(10b)부터 칸막이 부재(21)의 선단면(21a)까지의 거리는, 하형 캐비티(10) 내에서 성형되는 수지 성형체(33)의 두께에 대응하여 있다. 즉, 칸막이 부재(21)의 높이(23)는 수지 성형체(33)의 두께와 같은 거리(길이)이다.
또한, 이 높이(23)는, 하형 캐비티(10) 내의 수지를 상방으로 이동하는 캐비티 저면 부재(18)로 가압한 경우에 있어서, 칸막이 부재(21)의 선단면(21a)으로 기판면(1a)을 가압한 때의, 캐비티(10)의 깊이(23)와 같다.
또한, 하형 대캐비티(10)의 형상에 대응하여 성형되는 수지 성형체(33)에, 칸막이 부재(볼록부)(21)의 형상에 대응한 홈부(오목부)(28)를 형성한다. 그에 의해, 홈부(오목부)(28)의 양측에, 후술하는 분할 캐비티(22)에 대응한 분할 수지 성형체(3)를 형성할 수 있다. 그 결과, 성형완료 기판(4)을 형성할 수 있도록 구성되어 있다. 이와 같이 종래의 수지 성형체(경화 수지(33))에 홈부(오목부)(28)를 형성함에 의해, 종래예에 나타내는 수지 성형체(33)에 발생하는 휘어짐을 저감할 수 있다. 따라서, 기판(1)과 수지 성형체(33)의 열팽창 계수의 차에 기인하는 성형완료 기판(4)의 휘어짐을 효율 좋게 방지할 수 있다.
또한, 후술하는 바와 같이, 소요수의 칸막이 부재(21)는 캐비티 저면 부재(18)에 대해 착탈 자유롭게 구성되어 있다. 즉, 캐비티 저면 부재(18)에 대해, 수지 성형체(33)의 두께에 대응하는 높이(23)를 갖는 칸막이 부재(21)를 다른 것과 교환할 수 있다. 종래에는, 다종의 성형완료 기판(다른 두께를 갖는 분할 수지 성형체)에 대응하여, 분할 캐비티를 갖는 캐비티 블록을 일체로서 제작하고 있다. 그 때문에, 제작 비용이 높아지는 것이 통례이였다. 그러나, 실시예 1에서는, 캐비티 저면 부재(18)에 칸막이 부재(21)를 착탈 자유롭게 마련하는 구성을 채용하였기 때문에, 압축 성형 장치의 제작비를 효율 좋게 저감함에 의해, 제품(성형완료 기판)의 생산성을 효율 좋게 향상시킬 수 있다.
또한, 칸막이 부재(21)를 이용하여 대캐비티(10)로 분할 캐비티(22)를 형성할 수 있다. 또한, 칸막이 부재(21)는 캐비티(10)(기판(1))의 단변 방향으로 늘어나는 상태로 캐비티 저면(10b)(캐비티 저면 부재(18)의 선단면)에 마련되어 있다. 이 때문에, 칸막이 부재(21)의 선단면(21a)은 인접하는 분할 캐비티(22)의 1변의 전변(全邊)에 상당한다.
또한, 도시예에서는, 캐비티 저면(10b)에 3개의 칸막이 부재(21)가 캐비티(10)(기판(1))의 장변에 따라서 배치되고, 4개의 분할 캐비티(22)가 형성되어 있다. 따라서, 도 13의 A에 도시하는 바와 같이, 성형완료 기판(4)에서, 대캐비티(10)에 대응한 수지 성형체(33)에, 칸막이 부재(21)에 대응한 3개의 직선형상의 홈부(오목부)(28)를 형성함에 의해, 분할 캐비티(22)에 대응한 4개의 분할 수지 성형체(3)를 형성할 수 있다.
또한, 실시예 1의 칸막이 부재(21)는, 대캐비티(10)에 대응하는 수지 성형체(33)에 기판 휘어짐 방지용의 오목부를 형성하는 수단이다.
또한, 전술한 바와 같이, 수지 재료 공급 수단(11)에 의해 이형 필름(8)을 피복한 캐비티(10) 내(분할 캐비티(22)의 저면(22a), 칸막이 부재(21)의 선단면(21a))에 소요량의 과립수지(12)의 전체를 동시에 공급할 수 있다. 이때, 전술한 바와 같이, 캐비티 저면(10b)의 전면에 과립수지(12)를 공급할 수 있다.
그 때문에, 기판(1)에 장착한 소요 복수개의 반도체 칩(2)을 분할 캐비티(22)의 형상에 대응하는 분할 수지 성형체(3) 내에 밀봉할 수 있다. 그 결과, 도 13의 A에 도시하는 성형완료 기판(4)을 얻을 수 있다. 또한, 이때, 칸막이 부재(21)를 마련한 캐비티(10) 내에서, 캐비티(10)의 형상에 대응한 수지 성형체(33) 내에 기판(1)에 장착한 소요 복수개의 반도체 칩(2)을 밀봉할 수 있다. 또한, 인접하는 분할 수지 성형체(3)의 사이에는 칸막이 부재(21)의 형상에 대응한 기판 휘어짐 방지용의 소요 형상을 갖는 홈부(오목부)(28)가 형성되게 된다. 따라서, 홈부(28)에서 성형완료 기판(4)에 발생하는 왜곡을 효율 좋게 방지할 수 있기 때문에, 성형완료 기판(4)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
또한, 홈부(28)의 저면(28a)의 형상은, 칸막이 부재(21)의 선단측(예를 들면, 선단면(21a))의 형상이 전사되게 된다. 또한, 캐비티(10) 내의 칸막이 부재(21)끼리의 사이에서의 캐비티 저면(10b)은 분할 캐비티 저면(22a)이 된다. 또한, 칸막이 부재(21)의 선단면(21a)은 얕은 캐비티 저면이 되는 것이고, 캐비티 저면 부재(18)의 선단면은 깊은 캐비티 저면(대캐비티 저면(10b), 분할 캐비티 저면(22a))이 되는 것이다.
(실시예 1의 칸막이 부재의 수지 연통로에 관해)
실시예 1의 칸막이 부재(21)의 선단면(21a)에는 반원저형상(半圓底狀)의 수지 연통로(스루 게이트)(35)가 마련되어 있다. 따라서, 분할 캐비티(22) 내의 수지를 캐비티 저면 부재(18)로 가압한 때, 칸막이 부재(21)의 선단면(21a)을 기판면(1a)에 가압할 수 있다. 또한, 칸막이 부재(21)의 선단면(21a)에 마련한 수지 연통로(35)를 통하여, 분할 캐비티(22) 내의 수지(용융 수지(13))를 분할 캐비티(22)끼리의 사이에서 상호 이동시킴에 의해, 분할 캐비티(22) 내의 수지량을 조정할 수 있다. 또한, 수지 연통로(35) 내에서 경화한 수지는 연통 수지부(36)가 되고, 분할 수지 성형체(3)끼리 사이의 홈부(28)의 저면(28a)에 형성되게 된다.
(실시예 1의 칸막이 부재를 포함하는 캐비티 저면 부재에서의 필요 최소한의 이동 거리에 관해)
또한, 도 1에 도시하는 바와 같이, 칸막이 부재(21)의 선단면(칸막이면)(21a)은 캐비티 저면(10b)로부터 소요되는 거리(소요되는 높이)(23)의 위치에 있고, 그 소정 거리는, 분할 수지 성형체(3)(수지 성형체(33))의 두께와 동일하게 된다. 또한, 하형(7)의 윗면(P.L.면)과 칸막이 부재의 선단면(21a) 사이의 소요되는 거리(24)는, 가압 수단(19)에 의해 캐비티 저면 부재(18)를 형면 방향으로 이동시킴에 의해 캐비티(10, 22) 내의 수지를 가압할 때에, 하형 본체(7)의 형면(압축 스프링(34))에 의해, 기판면(1a)을 윗방향으로(형면 방향으로) 가압할 수 있는 필요 최소한의 이동 거리(24)이다.
또한, 하형 캐비티(10) 내에서 캐비티 저면 부재(18)를 상방으로 이동시킴에 의해, 칸막이 부재(21)의 선단면(21a)에 기판면(1a)을 윗방향으로 가압할 수 있다. 또한, 소요수의 칸막이 부재(21)는 캐비티 저면 부재(18)와 일체가 되어 캐비티(10)(활주구멍(20)) 내를 상하 방향으로 활주할 수 있다.
또한, 기판(1)은, 캐비티 저면 부재(18)의 필요 최소한의 이동 거리(24)에 의한 압축 스프링(34)의 탄성 압력을 이용하여, 상형(6)의 형면과 하형(7)의 형면(칸막이 부재(21)의 선단면(21a)을 포함한다) 사이에 끼여지지된다. 또한, 캐비티 저면 부재(18)에 의한 수지 가압 전에, 하형의 윗면(P.L면)과 칸막이 부재(21)의 선단면(21a) 사이의 거리가 필요한 거리(24)가 되어 있어도 좋다.
(실시예 1의 이형 필름과 캐비티 저면 부재에서의 필요 최소한의 이동 거리에 관해)
또한, 실시예 1에서는, 캐비티 저면 부재(18)를 필요 최소한의 이동 거리(24)로 상방으로 이동시킴에 의해, 이형 필름(8)을 피복한 분할 캐비티(22) 내의 용융 수지(13)를 가압한다. 이때, 우선, 하형 본체(7)의 형면에서, 상형(6)의 기판 세트부(9)에 공급 세트한 기판(1)의 반도체 칩 장착면(1a)을, 압축 스프링(34)의 탄성 가압력을 이용하여, 가압한다. 다음에, 칸막이 부재(21)의 선단면(21a)을 기판면(1a)에 가압한다. 이 때문에, 분할 캐비티(22) 내의 용융 수지(13)를 가압할 수 있다. 또한, 이때, 캐비티 저면 부재(18)는 필요 최소한의 이동 거리(24)밖에 이동하지 않게 된다. 또한, 캐비티 저면 부재(18)와 칸막이 부재(21)는 상대적으로 이동하지 않는다. 그 때문에, 분할 캐비티(22) 내에 피복한 이형 필름(8)이, 캐비티 저면(22a)(10b)과 칸막이 부재(21)의 사이에서 느슨해지는 것을 효율 좋게 방지할 수 있다. 이 때문에, 분할 캐비티(22) 내에 피복한 이형 필름(8)에 발생하는 주름을 효율 좋게 방지할 수 있다.
또한, 종래에는, 하형 캐비티의 깊이로서는, 적어도 수지 성형체의 두께의 3배의 거리가 필요하고, 캐비티 저면 부재의 이동 거리는, 적어도 수지 성형체의 두께의 2배 이상이 된다.
(실시예 1에서의 하형 캐비티 내에서의 수지 재료의 공급부에 관해)
또한, 실시예 1에 의하면, 전술한 바와 같이, 수지 재료 공급 수단(11)에서, 이형 필름(8)을 피복한 하형 캐비티(10) 내에 평탄화한 과립수지(12)를, 캐비티 저면의 전면에 분산되도록 공급할 수 있다. 종래에는, 분할 캐비티 내에 개별적으로 과립수지를 공급하는 구성이다. 그 때문에, 분할 캐비티를 형성하는 칸막이부의 형면(실시예 1의 칸막이 부재의 선단면에 상당)에, 과립수지를 공급할 수가 없었다. 그러나, 실시예 1에 의하면, 분할 캐비티를 형성하는 칸막이 부재를 상하 방향으로 활주하는 캐비티 저면 부재에 착탈 자유롭게 마련하는 구성이고, 또한, 하형 캐비티 저면의 전면에 평탄화한 과립수지의 전체를 이형 필름이 하형 캐비티(10)를 피복한 상태에서 동시에 공급하는 구성이다. 그 때문에, 하형 캐비티 내에서의 칸막이 부재의 선단면의 위치보다 상방의 공간부를 과립수지의 공급부로서 이용할 수 있고, 또한, 칸막이 부재의 선단면을 포함한 하형 캐비티 저면의 전면보다 상방의 공간부를 과립수지의 공급부로서 이용할 수 있다.
이 때문에, 실시예 1에 의하면, 종래예와 같이, 하형 캐비티의 깊이를 분할 수지 성형체의 두께의 3배로 할 필요가 없고, 종래예에 비하여, 하형 캐비티(10)의 깊이를 극히 작게 할 수 있다.
또한, 칸막이 부재(21)의 선단면(21a)상에 공급된 과립수지는 가열에 의해 용융화 함에 의해, 이 용융 수지(유동성 수지)는 분할 캐비티(22) 내에 유입한다. 그에 의해, 하형 캐비티(10) 내의 각 분할 캐비티(22) 내에 용융 수지가 각각 별도로 수용되게 된다.
(실시예 1의 칸막이 부재의 착탈 자유로운 구성에 관해)
전술한 바와 같이, 실시예 1에 의하면, 캐비티 저면 부재(18)에 칸막이 부재(21)를 부착할 수 있고, 또한, 캐비티 저면 부재(18)로부터 칸막이 부재(21)를 떼어낼 수 있다. 도시예에 도시하는 바와 같이, 캐비티 저면 부재(18)에는, 상부 캐비티 저면 부재(캐비티 블록)(29)와, 하부 캐비티 저면 부재(베이스 부재)(30)가 마련되어 있다.
또한, 캐비티 저면 부재(18)에는 칸막이 부재(21)를 착탈 자유롭게 감장(嵌裝)하는 홈형상의 칸막이 부재용의 감합부(도시예에서는 홈부)(31)가 소요수, 캐비티(10)의 단변 방향에 따라서 늘어나도록 마련되어 있다. 따라서, 캐비티 저면 부재(18)(상부 캐비티 저면 부재(29), 하부 캐비티 저면 부재(30))의 감합부(31)에 칸막이 부재(21)의 기단부(21b)측을 수평 방향으로(횡방향으로) 누름에 의해 감합시킬 수 있다. 이때, 칸막이 부재(21)의 선단부(21c)측은 캐비티 저면 부재(18)로부터 돌출한다.
또한, 하부 캐비티 저면 부재(30)에는 감합부(31)에 감합한 칸막이 부재(21)를 계지하는 볼트 등의 계지부재(32)가 마련되어 있다. 계지부재(32)는, 감합부(31)에 감합한 칸막이 부재(21)를 하부 캐비티 저면 부재(30)측으로부터 계지할 수 있다.
우선, 캐비티 저면 부재(18)(29, 30)의 감합부(31)에 대해 칸막이 부재(21)의 기단부(21b)측이 착탈 자유롭게 수평 방향으로 감합한다. 다음에, 하부 캐비티 저면 부재(30)측부터 소요수의 계지부재(32)가 칸막이 부재(21)를 계지한다. 실시예 1에 의하면, 분할 수지 성형체(3)의 두께의 변경에 대응하기 위해, 캐비티 저면 부재(18)에 대해 칸막이 부재(21)를 용이하게 또한 착탈 자유롭게 장착할 수 있다.
예를 들면, 새롭게 소요되는 두께를 갖는 분할 수지 성형체(다른 두께의 분할 수지 성형체)를 압축 성형하는 경우에 있어서, 우선, 캐비티 저면 부재(18)로부터 칸막이 부재(21)를 떼어낸다. 다음에, 당해 분할 수지 성형체의 두께에 대응하는 높이를 갖는 칸막이 부재(21)를 캐비티 저면 부재(18)에 부착한다.
이 때문에, 실시예 1에 의하면, 칸막이 부재(21)를 다른 것과 교환할 수 있고, 그에 따라, 실시예 1의 금형(5)으로 성형완료 기판(4)을 효율 좋게 형성할 수 있기 때문에, 제품(성형완료 기판)의 생산성을 효율 좋게 향상시킬 수 있다.
(실시예 1의 반도체 칩의 압축 성형 방법에 관해)
우선, 도 1에 도시하는 바와 같이, 반도체 칩의 압축 성형용 금형(5)을 이용하여, 상형(6)의 기판 세트부(9)에, 매트릭스형으로 배치한 소요 복수개의 반도체 칩(2)을 장착한 기판(1)(성형 전 기판)을, 반도체 칩 장착면(1a)측을 아래방향으로 향하게 한 상태로 세트한다. 또한, 하형(7)의 형면과 하형 캐비티(10)(분할 캐비티(22)와 칸막이 부재(21))의 표면에 이형 필름(8)을 흡착에 의해 피복한다. 또한, 수지 재료 공급 수단(11)에 의해 이형 필름(8)을 피복한 캐비티(10)(분할 캐비티(22)) 내에 평탄화한 과립수지(12)를 공급한다. 이때, 이형 필름(8)을 매개로 하여 캐비티(10)의 저면(10b)의 전면, 즉, 분할 캐비티 저면(22a)과 칸막이 부재(21)의 선단면(21a)에, 평탄화한 과립수지(12)를 그대로의 상태로 낙하시킬 수 있다. 따라서 평탄화한 과립수지(12)의 전체를 동시에 캐비티(10)에 공급할 수 있다. 이 때문에, 캐비티 저면(11b)의 전면(분할 캐비티(22)의 저면(22a)과 칸막이 부재(21)의 선단면(21a))에 과립수지(12)를 분산하여 공급할 수 있다.
다음에, 하형 캐비티(10) 내(분할 캐비티면(22a)과 칸막이 부재 선단면(21a))의 수지(12)를 가열에 의해 용융화한다. 그 후, 상하 양 형(6, 7)을 클로징한다. 이때, 하형 본체(7)의 형면을 상형(6) 측의 기판(1)의 반도체 칩 장착면(1a)에 꽉누른다. 다음에, 캐비티 저면 부재(18)를, 필요 최소한의 이동 거리(24)만큼 상방으로 이동시킨다. 그에 의해, 대캐비티(10)(분할 캐비티(22)) 내의 수지(13)를 가압할 수 있다. 이때, 압축 스프링(34)의 탄성 가압력을 이용하여 하형(7)의 형면으로 기판면(1a)을 가압할 수 있다. 이때, 칸막이 부재(21)의 선단면(21a)으로 기판면(1a)을 가압할 수 있다. 따라서, 분할 캐비티(22) 내에서 분할 캐비티(22)의 형상에 대응한 분할 수지 성형체(분할 패키지)(3) 내에 소요 복수개의 반도체 칩(2)의 전부를 동시에 밀봉할 수 있다. 그 결과, 인접하는 분할 수지 성형체(3)끼리의 사이에는 칸막이 부재(21)의 선단부측(선단면(21a)을 포함한다)의 형상에 대응한 홈부(오목부)(28)가 형성된다. 이때, 수지 연통로(35) 내에서 연통 수지부(경화 수지)(36)가 형성된다. 다음에, 상하 양 형을 오프닝한다. 그 후, 하형 캐비티(10(22))로부터 성형완료 기판(4)(분할 수지 성형체(3))을 떼어낸다.
[실시예 2]
다음에, 도 10, 도 11의 A 내지 C, 도 13의 B를 이용하여, 실시예 2를 상세히 설명한다.
도 10, 도 11의 A 내지 C는, 실시예 2의 반도체 칩의 압축 성형용 금형이다. 도 13의 B는 실시예 2에 나타내는 금형으로 성형한 성형완료 기판이다. 또한, 실시예 2에 나타내는 금형의 기본적인 구성은 실시예 1에 나타내는 금형과 같기 때문에, 그 상세한 설명은 반복하지 않는다. 또한, 실시예 2에 이용되는 기판은 실시예 1에 이용되는 기판과 같다. 또한, 실시예 2의 금형은, 하형 캐비티 내에서, 칸막이 부재의 양측에 스루 게이트를 구비하고 있다.
(실시예 2의 반도체 칩의 압축 성형용 금형의 구성에 관해)
도 10 및 도 11의 A 내지 C에 도시하는 금형(41)에는, 실시예 1과 마찬가지로, 상형(42)과, 하형(43)이 마련되어 있다. 또한, 금형(41)은, 하형의 대캐비티(44)(캐비티 개구부(44a), 캐비티 저면(44b), 캐비티 측면(44c))과, 캐비티 저면 부재(45)와, 가압 수단(19)을 구비하고 있다. 또한, 금형(41)은, 상형의 기판 세트부(9)와, 하형 캐비티(44) 내를 피복하는 이형 필름(8)과, 하형(43)과 가압 수단(19)과의 사이에 마련된 압축 스프링을(도시 생략) 구비하고 있다. 또한, 금형(41)에는, 실시예 1과 마찬가지로, 가열 수단과 클로징 기구가 마련되어 있다.
또한, 실시예 1과 마찬가지로, 캐비티 저면(44b)으로부터 소요수의 칸막이 부재(46)가 돌출하고 있다. 또한, 칸막이 부재(46)가 캐비티 저면 부재(45)에 착탈 자유롭게 마련되어 있다. 또한, 대캐비티(44)는, 소요수의 칸막이 부재(46)에 의해 소요수의 분할 캐비티(47)로 분할되어 있다. 도 11의 A에 도시하는 예에서는, 대캐비티(44)의 장변 방향에 따라서 4개의 분할 캐비티(47)가 배치되어 있다. 따라서, 실시예 1과 마찬가지로, 기판(1)에 장착한 매트릭스 배치의 반도체 칩(2)을 대캐비티(44)의 형상에 대응한 수지 성형체(56) 내에서 압축 성형할 수 있다.
또한, 실시예 1과 마찬가지로, 기판(1)에 장착한 매트릭스 배치의 반도체 칩(2)을 각 분할 캐비티(47)의 형상에 대응한 분할 수지 성형체(48) 내에 각각 별도로 밀봉할 수 있다. 또한, 실시예 1과 마찬가지로, 대캐비티(44)의 형상에 대응한 수지 성형체(56)에, 칸막이 부재(46)의 형상에 대응한 직선형상의 홈부(오목부)(57)를 이용하여 분할 수지 성형체(48)를 형성할 수 있다. 그 결과, 성형완료 기판(49)이 형성된다[도 13의 B를 참조].
또한, 실시예 2의 칸막이 부재(46)는, 성형완료 기판(49)의 수지 성형체(56)에 홈부(오목부)(57)를 형성하는 수단으로서 기능한다. 이 홈부(오목부)(57)에 의하면, 성형완료 기판(49)의 휘어짐을 효율 좋게 방지할 수 있다.
(실시예 2의 칸막이 부재에 관해)
칸막이 부재(46)는, 실시예 1과 마찬가지로, 선단면(46a), 기단부(46b), 선단부(46c)를 구비하고 있다. 또한, 캐비티 저면(44b)(분할 캐비티 저면(47a))과 칸막이 부재(46)의 선단면(46a)과의 사이의 거리, 즉, 칸막이 부재(46)의 높이(50)는 분할 수지 성형체(48)(수지 성형체(56))의 두께에 대응하고 있다. 또한, 실시예 1과 마찬가지로, 캐비티 저면 부재(45)는, 필요 최소한의 이동 거리(51)만큼 상방으로 이동한다.
또한, 인접하는 분할 캐비티(47)의 각각의 한 변(칸막이 부재의 선단면(46a)에서)은, 실시예 1과 마찬가지로, 대캐비티(44)의 단변 방향에 따라서 늘어나고 있다. 또한, 실시예 2에서는, 실시예 1과는 달리, 칸막이 부재(46)의 양측에, 캐비티 저면(44b)의 수지 연통로(저면 스루 게이트)(52)가 마련되어 있다. 이 수지 연통로(52)는, 인접하는 분할 캐비티(47)끼리를 연통시킨다. 수지 연통로(52)는, 칸막이 부재(46)의 양측에서의 캐비티 저면(44b)상에 마련되어 있다. 따라서, 실시예 2에서의 분할 캐비티(47) 내에 공급된 수지(과립수지(12))의 량의 과부족을 수지 연통로(52)에서 조정할 수 있다. 수지 연통로(52)에서 경화한 수지는 연통 수지부(경화 수지)(54)가 된다.
또한, 실시예 1과 마찬가지로, 수지 재료 공급 수단(11)에 의해 대캐비티(44) 내에 소요량이 평탄화한 과립수지(12)를 공급한 경우, 과립수지(12)는, 대캐비티(44)의 저면(44b)의 전면에 분산되어 있다.
또한, 소요수의 칸막이 부재(46)를 포함하는 캐비티 저면 부재(45)는 일체가 되어 캐비티 측면(44c)을 포함하는 활주구멍(53) 내를 상하 방향으로 활주한다. 또한, 도 13의 B에 도시하는 바와 같이, 실시예 2의 칸막이 부재(46)에 의하면, 기판(1)상에 형성되며 또한 대캐비티(44) 내에서 성형되는 수지 성형체(56)에 긴구멍형상의 홈부(57)가 형성된다.
또한, 수지 성형체(56)의 긴구멍형상의 홈부(57)의 저면(57a)측에는 칸막이 부재의 선단면(46a)(선단부(46c))의 형상이 전사된다. 또한, 수지 성형체(56)의 긴구멍형상의 홈부(57)의 양측의 부분은 수지 연통로(52) 내에서 수지가 경화하여 연통 수지부(54)가 된다.
(실시예 2에서의 칸막이 부재의 착탈 자유로운 구성에 관해)
도 10, 도 11의 B 및 C에 도시하는 바와 같이, 캐비티 저면 부재(45)에는, 상부 캐비티 저면 부재(58)와 하부 캐비티 저면 부재(59)가 마련되어 있다. 또한, 상부 캐비티 저면 부재(58)에는, 칸막이 부재(46)가 착탈 자유롭게 마련되는 긴구멍형상의 감합부(60)가 마련되어 있다. 또한, 칸막이 부재(46)를 볼트 등의 계지부재(61)에 의해 상부 캐비티 저면 부재(58)에 계지한다.
도 11의 B에 도시하는 바와 같이, 우선, 상부 캐비티 저면 부재(58)의 감합부(60)에 대해 칸막이 부재의 선단부(46c)측부터 수직 방향(윗방향)으로 이동시킴에 의해, 기단부(46b)를 감합부(60)에 장착한다. 다음에, 도 11의 C에 도시하는 바와 같이, 칸막이 부재(46)를 기단부(46b)측부터 계지부재(61)에 의해 계지함에 의해, 칸막이 부재(46)와 하부 캐비티 저면 부재(59)를 일체화시킨다. 그에 의해, 캐비티 저면 부재(45)가 형성된다.
또한, 실시예 2의 칸막이 부재(46)의 선단면(46a)은, 예를 들면, 평면 형상으로 형성할 수 있다.
(실시예 2의 반도체 칩의 압축 성형 방법에 관해)
실시예 2의 금형(41)(상형(42), 하형(43))을 이용하여, 실시예 1과 마찬가지로, 이형 필름(8)을 피복한 캐비티(44) 내에 평탄화한 과립수지(12)를 공급한다. 이때, 캐비티(44)의 저면(44b) 전면, 즉, 분할 캐비티(47)의 저면(47a)과 칸막이 부재(46)의 선단면(46a)에 평탄화한 과립수지(12)를 그 수지가 평탄한 외형이 유지된 상태로 낙하시킨다. 이 때문에, 이형 필름(8)을 매개로 하여 캐비티 저면(44b)의 전면(분할 캐비티(47)의 저면(47a)과 칸막이 부재(46)의 선단면(46a))에 과립수지(12)를 분산하여 공급할 수 있다.
다음에, 하형 캐비티(44) 내(분할 캐비티 저면(47a)과 칸막이 부재 선단면(46a))의 수지(12)를 가열에 의해 용융화하고, 금형(41)(상형(42), 하형(43))을 클로징한다. 다음에, 캐비티 저면 부재(45)를 필요 최소한의 이동 거리(51)로 상방으로 이동시킴에 의해, 대캐비티(44)(분할 캐비티(47)) 내의 수지를 소정의 압력으로 가압한다. 이때, 칸막이 부재(46)의 선단면(46a)에서 기판면(1a)을 가압한다. 따라서, 분할 캐비티(47) 내에서 분할 캐비티(47)의 형상에 대응한 분할 수지 성형체(분할 패키지)(49) 내에 소요 복수개의 반도체 칩(2)의 전부를 동시에 밀봉할 수 있다.
이때, 인접하는 분할 수지 성형체(48)끼리의 사이에는 칸막이 부재의 선단부측(선단면을 포함한다)의 형상에 대응한 홈부(오목부)(57)가 형성된다. 이에 의하면, 캐비티 저면(44b)의 수지 연통로(52)에서 분할 캐비티(47) 내의 수지량을 조정할 수 있다. 또한, 칸막이 부재(46)(홈부(57))의 양측의 수지 연통로(52) 내에서 수지를 경화시킨다. 그에 의해, 연통 수지부(경화 수지)(54)를 형성할 수 있다. 따라서, 다음에, 금형(41)(상형(42), 하형(43))을 오프닝함에 의해, 하형 캐비티(44)로부터 성형완료 기판(49)(분할 수지 성형체(48), 수지 성형체(56))를 떼어낼 수 있다. 또한, 홈부(57)는 저부(57a)를 갖고 있다.
[실시예 3]
다음에, 도 12의 A 및 B를 이용하여, 실시예 3을 상세히 설명한다. 도 12의 A 및 B는, 다른 반도체 칩의 압축 성형용 금형의 주요부로서, 캐비티 저면 부재에 칸막이 부재가 착탈 자유롭게 마련되어 있다. 또한, 실시예 3에 나타내는 금형의 기본적인 구성은 실시예 1에 나타내는 금형과 같기 때문에, 그 상세한 설명은 반복하지 않는다. 또한, 실시예 3에 이용되는 기판은 실시예 1에 이용되는 기판과 같다.
(실시예 3에 나타내는 반도체 칩의 압축 성형용 금형의 구성에 관해)
실시예 3에 나타내는 금형의 기본적인 구성은 실시예 1에 나타내는 금형과 같다. 또한, 도 12의 A 및 B에 도시하는 금형에는, 실시예 1과 마찬가지로, 캐비티 저면 부재(141)와 칸막이 부재(142)가 마련되어 있다. 캐비티 저면 부재(141)에 칸막이 부재(142)를 부착할 수 있도록, 또한, 캐비티 저면 부재(141)로부터 칸막이 부재(142)를 떼어낼 수 있도록 마련되어 있다. 따라서, 실시예 3의 금형에서, 기판(1)에 장착한 반도체 칩(2)을 분할 캐비티(하형 캐비티)의 형상에 대응한 분할 수지 성형체 내에 밀봉할 수 있다. 이 압축 성형에 의해, 성형완료 기판을 형성할 수 있다. 이때, 하형 캐비티로 압축 성형된 수지 성형체에는, 또는, 분할 수지 성형체끼리의 사이에는, 칸막이 부재(142)의 형상에 대응한 기판 휘어짐 방지용의 홈부가 형성되어 있다.
또한, 실시예 3에 의하면, 예를 들면, 하형 캐비티 내에서 압축 성형되는 수지 성형체의 두께가 변경이 된 경우에, 하형의 형면(캐비티 저면)의 상방으로부터 칸막이 부재를 용이하게 효율 좋게 교환할 수 있다. 따라서, 성형완료 기판(수지 성형체)의 생산성을 효율 좋게 향상시킬 수 있다. 또한, 실시예 3에 나타내는 금형에 의해서도, 실시예 1, 2의 금형에 의한 얻어지는 작용 효과와 같은 작용 효과를 얻을 수 있다.
(실시예 3에서의 칸막이 부재의 착탈 자유로운 구성에 관해)
칸막이 부재(142)에는, 선단면(142a), 기단부(142b), 선단부(142c), 및 캐비티 저면 상당부(142d)가 마련되어 있다. 또한, 캐비티 저면 부재(141)는, 상부 캐비티 저면 부재(143)와 하부 캐비티 저면 부재(144)를 구비하고 있다. 따라서, 캐비티 저면 부재(141)(상부 캐비티 저면 부재(143))에 칸막이 부재(142)를 마련한 경우, 캐비티 저면(145)과 칸막이 부재(142)의 캐비티 저면 상당부(142d)는 동일 평면 내에 위치하게 된다. 또한, 상부 캐비티 저면 부재(143)의 윗면이 되는 캐비티 저면(145)에는, 칸막이 부재(142)의 기단부(142b)가 캐비티 저면(145)측부터 착탈 자유롭게 삽입되는 감합구멍(감합부)(146)과, 칸막이 부재(142)(기단부(142b))를 계지하는 감합구멍(146)의 계지부(146a)가 마련되어 있다.
또한, 상부 캐비티 저면 부재(143)의 하면에는, 칸막이 부재(142)를 상부 캐비티 저면 부재(143)(캐비티 저면 부재(141))에 계지하기 위한 볼트 부재(147)를 삽통하는 삽통구멍(148)이 마련되어 있다. 삽통구멍(148)에는 볼트 부재(147)를 계지하는 삽통구멍(148)의 계지부(148a)가 마련되어 있다. 또한, 상부 캐비티 저면 부재(143)에서, 감합구멍(146)과 삽통구멍(148)이 연통하고 있다.
또한, 하부 캐비티 저면 부재(144)에는, 관통하고 있는 삽통구멍(149)이 마련되어 있다. 상부 캐비티 저면 부재(143)와 하부 저면 부재(144)를 합체한 때에, 상부 캐비티 저면 부재(143)의 감합구멍(146)과 삽통구멍(148) 및 하부 캐비티 저면 부재(144)의 삽통구멍(149)이 연통하고 있다.
도 12의 A에 도시하는 바와 같이, 우선, 상부 캐비티 저면 부재(143)의 윗면(캐비티 저면(145))의 감합구멍(146)의 개구부(146b)에, 칸막이 부재(142)를 기단부(142b)측부터 아래방향으로 삽입한다. 이때, 칸막이 부재(142)(기단부(142b))를 감합구멍(146)의 계지부(146a)에서 계지한다. 또한, 상부 캐비티 저면 부재(143)의 하면의 삽통구멍(148)의 개구부(148b)로부터 볼트 부재(147)를 삽입함에 의해, 상부 캐비티 저면 부재(143)에 칸막이 부재(142)를 감합구멍(146)에 볼트 부재(147)로 고정한다. 이때, 볼트 부재(147)의 선단부(147a)는 칸막이 부재(142)(기단부(142b))에 나사결합된다. 볼트 부재(147)의 볼트 머리(147b)는 삽통구멍(148)의 계지부(148a)에 계지된다.
다음에, 도 12의 B에 도시하는 바와 같이, 상부 캐비티 저면 부재(143)에 하부 캐비티 저면 부재(144)를 일체화시킴에 의해, 칸막이 부재(142)를 마련한 캐비티 저면 부재(141)를 형성한다. 이때, 상부 캐비티 저면 부재(143)의 감합구멍(146)과, 삽통구멍(148)과, 하부 캐비티 저면 부재(144)의 삽통구멍(149)이 연통한다. 또한, 상부 캐비티 저면 부재(143)의 감합구멍(146)으로부터 칸막이 부재(142)를 떼어낼 때는, 전술한 순서와 반대의 순서가 실행된다.
또한, 캐비티 저면 부재(141)의 감합구멍(146)에 칸막이 부재(142)를 삽입한 후, 하부 캐비티 저면 부재(144)의 삽통구멍(149)에 볼트 부재(147)를 통과시킴에 의해, 감합구멍(146)에 칸막이 부재(142)를 고정한다.
상기한 실시예 3에 의하면, 칸막이 부재(142)를, 하형 캐비티 내의 캐비티 저면 부재(141)에 대해, 캐비티 저면(145)의 위로부터 장착할 수 있다. 그 결과, 칸막이 부재(142)를 효율 좋게 단시간에 장착할 수 있다. 이 때문에, 수지 성형체를 두께가 변경이 된 경우에, 칸막이 부재를 용이하게 또한 단시간에 교환할 수 있다. 따라서 성형완료 기판(제품)의 생산성을 효율 좋게 향상시킬 수 있다.
[실시예 4]
다음에, 도 14, 도 15, 도 16을 이용하여, 실시예 4를 상세히 설명한다. 도 14, 도 15, 도 16은, 실시예 4의 반도체 칩의 압축 성형용 금형을 도시하고 있다. 또한, 실시예 4에 나타내는 금형의 기본적인 구성은, 실시예 1 내지 3에 나타내는 금형과 같기 때문에, 그 상세한 설명은 반복하지 않는다.
또한, 실시예 4에 이용되는 기판(1)은 실시예 1 내지 3에 이용되는 기판과 같다. 실시예 4에서는, 도 13의 A에 도시하는 성형완료 기판(4)이 형성되는 것이다. 또한, 실시예 4에서는, 캐비티 저면 부재에 칸막이 부재를 캐비티 방향으로(형면에 수직 이름 방향으로) 탄성적으로 가세하고 있다. 이 때문에, 칸막이 부재의 선단부는 캐비티 저면으로부터 돌출하고 있다. 따라서, 실시예 4에서는, 탄성력을 이용하여 칸막이 부재(선단부)를 분할 캐비티 내에서 압축 성형된 분할 수지 성형체의 두께에 대응하여 이동시킬 수 있다.
(실시예 4의 반도체 칩의 압축 성형용 금형의 구성에 관해)
도 14, 도 15, 도 16에 도시하는 반도체 칩의 압축 성형용 금형(71)에는, 실시예 1 내지 3과 마찬가지로, 상형(72)과, 하형(73)이 마련되어 있다. 압축 성형용 금형(71)은, 하형(73)의 형면에 마련된 소요되는 깊이를 갖는 대캐비티(74)(캐비티 개구부(74a), 캐비티 저면(74b), 캐비티 측면(74c))과, 캐비티 저면 부재(75)와, 가압 수단(19)을 구비하고 있다. 압축 성형용 금형(71)은, 상형의 기판 세트부(9)와, 하형 캐비티(74) 내를 피복하는 이형 필름(8)과, 하형 본체(73)와 가압 부재(19)와의 사이에 마련된 압축 스프링(도시 생략)을 구비하고 있다. 따라서, 하형(73)의 대캐비티(74)(측면(74c))에 연통 활주하는 활주구멍(20) 내에서 캐비티 저면 부재(75)를 가압 수단(19)에 상방으로 이동시킴에 의해, 수지를 가압할 수 있다. 또한, 도시는 하고 있지 않지만, 실시예 4에는, 실시예 1 내지 3과 마찬가지로, 가열 수단과 클로징 기구가 마련되어 있다.
또한, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 하형 캐비티(74)(캐비티 저면 부재(75))에는 소요수의 칸막이 부재(탄성 칸막이 부재)(76)가 마련되어 있다. 소요수의 칸막이 부재(76)에 의해 하형 캐비티(74)가 소요수의 분할 캐비티(77)로 분할되어 있다.
또한, 실시예 4에서, 도시는 하고 있지 않지만, 실시예 1 내지 3과 마찬가지로, 수지 재료 공급 수단(11)으로, 하형 캐비티(74) (분할 캐비티(77)를 포함한다) 내에 평탄화한 과립수지(12)의 전체를 동시에 공급한다. 이때, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 칸막이 부재(76)의 선단면(76a)의 상방의 공간부를 수지 재료의 공급부에 이용할 수 있다. 또한, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 칸막이 부재(76)가 삽입된 캐비티 저면 부재(75)를 필요 최소한의 이동 거리(89)만큼 상방으로 이동시킨다.
(실시예 4의 칸막이 부재에 관해)
실시예 4에서, 실시예 1 내지 3과 마찬가지로, 칸막이 부재(76)에는, 선단면(76a)과 기단부(76b)와 선단부(76c)가 마련되어 있다. 또한, 실시예 4에 나타내는 칸막이 부재(76)는, 실시예 1 내지 3과 마찬가지로, 캐비티 저면(74b)에 삽입되어 있다. 캐비티 저면(74b)으로부터 칸막이 부재(76)의 선단부(76c)(선단면(76a)을 포함한다)가 돌출하고 있다. 따라서, 칸막이 부재(76)에 하형 캐비티(74) 내를 구획함에 의해 소요 복수개의 분할 캐비티(77)를 형성할 수 있다. 또한, 칸막이 부재(76)의 선단면(76a)에는 수지 연통로(91)가 마련되어 있다. 또한, 실시예 4에서, 칸막이 부재(76)의 선단면(76a)과 선단부(76c)의 형상은, 예를 들면, 실시예 1 내지 3에 나타내는 형상과 같은 형상으로 형성할 수 있다. 또한, 실시예 4에 나타내는 칸막이 부재(76)는, 성형완료 기판(4)에서의 수지 성형체(33)에 기판 휘어짐 방지용의 홈부(28)를 형성하는 오목부 형성 수단으로서 기능한다.
또한, 실시예 4에 나타내는 칸막이 부재(76)는, 캐비티 저면(74b)을 선단면으로 하는 캐비티 저면 부재(75)에 대해 착탈 자유롭게 마련되어 있다. 또한, 칸막이 부재(76)(전체)는 캐비티 저면 부재(75)(캐비티 저면(74b))에 대해 탄성적으로 상하 방향으로 활주한다. 즉, 하형 캐비티(74) 내에서, 칸막이 부재(76)의 선단부(76c)측 및 선단면(76a)이 탄성적으로 상하 방향으로 활주한다. 또한, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 이형 필름(8)을 피복한 하형 캐비티(74)(분할 캐비티(77)) 내의 수지중에 기판(1)에 장착한 매트릭스 배치의 반도체 칩(2)을 침지할 수 있도록 구성되어 있다. 이때, 하형 캐비티(74) 내의 수지를, 캐비티 저면 부재(75)(가압 수단(19))을 상방으로 이동함에 의해, 가압할 수 있다. 따라서, 기판(1)에 장착한 매트릭스 배치의 반도체 칩(2)을 각 분할 캐비티(77)의 형상에 대응한 분할 수지 성형체(3) 내에 밀봉할 수 있다. 그 결과, 성형완료 기판(4)이 형성된다. 이때, 기판(1)에 장착한 반도체 칩(2)을 하형 캐비티(74)의 형상에 대응한 수지 성형체(33) 내에 밀봉함과 함께, 수지 성형체(33)에 탄성 칸막이 부재(76)의 형상에 대응한 홈부(오목부)(28)를 형성할 수 있다.
실시예 4에 의하면, 성형완료 기판(4)의 수지 성형체(33)에 형성되는 홈부(오목부)(28)에서, 기판(1)과 수지 성형체(경화 수지)33에 따른 열팽창 계수의 차에 기인하여 발생하는 왜곡을 저감할 수 있다. 따라서, 실시예 4에 의하면, 제품 (성형완료 기판) 에 휘어짐이 발생하는 것을 효율 좋게 방지할 수 있다.
(실시예 4에서의 캐비티 저면 부재의 구성에 관해)
캐비티 저면(74b)을 선단면으로 하는 캐비티 저면 부재(75)에는, 상부 캐비티 저면 부재(캐비티 블록)(80)와, 하부 캐비티 저면 부재(베이스 부재)(81)가 마련되어 있다. 또한, 상부 캐비티 저면 부재(80)에는 칸막이 부재(76)를 탄성 이동 자유롭게 (상하 방향으로) 감입(嵌入)된 탄성 활주구멍(도시예에서는 홈부)(82)가 마련되어 있다. 또한, 도시예에 도시하는 바와 같이, 상부 캐비티 저면 부재(80)의 탄성 활주구멍(82)에는 상부 개구부(82a)와 하부 개구부(82b)가 마련되어 있다. 탄성 활주구멍(82)의 중간 위치에, 칸막이 부재의 탄성 활주부를 계지하는 계지부(82c)가 마련되어 있다.
또한, 하부 캐비티 저면 부재(81)에는 탄성 활주구멍(82)의 칸막이 부재(76)를 형면방향으로(윗방향으로) 탄성적으로 가세하는 탄성 기구(탄성 가세 기구)(83)가, 소요수, 마련되어 있다. 또한, 상부 개구부(82a)측에 칸막이 부재(76)의 선단부(76c)가 감입된다. 하부 개구부(82b)측에는 하부 캐비티 저면 부재(81)의 탄성 기구(83)를 감입할 수 있다. 또한, 칸막이 부재(76)의 기단부(76b)측에는 계합 오목부(도시예에서는 홈부)(76d)가 하방측에 개구한 상태로 마련되어 있다.
또한, 후술하는 바와 같이, 탄성 기구(83)의 상부측에는 계합 볼록부(도시예에서는 볼트 두부)(87)가 돌출한 상태로 마련되어 있다. 따라서, 상부 캐비티 저면 부재의 탄성 활주구멍(82) 내에서, 칸막이 부재(76)의 계합 오목부(76d)에 탄성 기구(83)의 계합 볼록부(87b)를 계합할 수 있다.
(실시예 4에서의 칸막이 부재의 착탈 자유로움에 관해)
실시예 4에서, 실시예 1 내지 3과 마찬가지로, 캐비티 저면 부재(75)의 탄성 활주구멍(82)에, 칸막이 부재(탄성 칸막이 부재)(76)를 착탈 자유롭게 마련할 수 있다. 예를 들면, 탄성 활주구멍(홈부)(82)에 대해 칸막이 부재(76)를 수평 방향으로 이동시켜서(슬라이드시켜서) 감입함에 의해, 탄성 활주구멍(82) 내의 하부 캐비티 저면 부재(81)에 고정 마련된 탄성 기구(83)의 계합 볼록부(87b)에 칸막이 부재(76)의 계합 오목부(76d)를 계합할 수 있다. 또한, 탄성 활주구멍(82)으로부터 칸막이 부재(76)를 수평 방향으로 이동(퇴출)시킴에 의해, 탄성 활주구멍(82)으로부터 칸막이 부재(76)를 취출할 수 있다.
즉, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 캐비티 저면 부재(75)(탄성 활주구멍(82))에 대해 칸막이 부재(76)를 착탈 자유롭게 마련하고 있기 때문에, 칸막이 부재(76)를 효율 좋게 교환할 수 있다. 이 때문에, 효율적으로 압축 성형할 수 있기 때문에, 실시예 4의 금형(71)으로 성형완료 기판(수지 성형체)를 효율 좋게 형성할 수 있다.
(실시예 4에서의 탄성 기구에 관해)
다음에, 실시예 4에 나타내는 탄성 기구(탄성 가세 기구)(83)의 구성에 관해 설명한다. 예를 들면, 탄성 기구(83)에는, 도시예에 도시하는 바와 같이, 상부판(84)과, 상부판(84)의 하방 위치에 배치한 하부판(85)이 마련되어 있다. 상부판(84)과 하부판(85) 사이에는, 압축 스프링, 접시 스프링 등의 탄성 부재(86)가 마련되어 있다. 상부판(84)과 하부판(85)과 탄성 부재(86)를 관통하도록, 볼트 부재(87)가 마련되어 있다.
또한, 볼트 부재(87)의 하부 선단(87a)측을 하부 캐비티 저면 부재(81)에 비틀어 넣음에 의해, 탄성 기구(83)를 하부 캐비티 저면 부재(81)에 고정 마련할 수 있다. 또한, 상부판(84)(및 탄성 부재(86))는 볼트 부재(87)에 대해 상하 방향으로 이동 가능하게 마련되어 있다. 또한, 볼트 부재(87)의 상부 기단측이 되는 계합 볼록부(볼트 머리)(87b)를, 상부 캐비티 저면 부재(80)의 탄성 활주구멍(82)에 대해 착탈 자유롭게 마련된 칸막이 부재(76)의 계합 오목부(76d)에 계합할 수 있다.
상부판(84)상에 칸막이 부재(76)를 재치한 상태에서, 탄성 부재(86)로 칸막이 부재(76)를 윗방향으로 탄성 가세할 수 있고, 또한, 칸막이 부재(76)는 탄성 활주구멍(82)의 계지부(82c)로 계지한다. 따라서, 실시예 4에서, 칸막이 부재(76)를 캐비티 저면 부재(75)에 탄성 기구(83)로 탄성 이동 자유롭게(상하 방향으로) 감입하고 있다. 또한, 이 경우에 있어서, 칸막이 부재(탄성 칸막이 부재)(76)에 대한 아래방향으로의 가압력을 해제한 때, 탄성 기구(83)에 의한 윗방향의 탄성 가세력으로 칸막이 부재(76)가 위로 움직이고, 칸막이 부재(76)가 계지부(82c)에 계지되어, 원래의 위치에서 칸막이 부재(76)의 선단면(76a)은 정지하게 된다.
(실시예 4의 칸막이 부재의 높이에 관해)
또한, 실시예 4에서, 실시예 1 내지 3과 마찬가지로, 칸막이 부재(탄성 칸막이 부재)(76)의 높이(78)를, 분할 수지 성형체(3)에서의 어떤 특정 범위의 두께에(또는, 어떤 특정한 수치 이하의 두께에) 대응시킬 수 있다. 즉, 캐비티 저면 부재(75)로 분할 캐비티(77)(74) 내의 수지를 가압할 때, 탄성 칸막이 부재(76)의 선단면(76a)을 기판면(1a)에 탄성 가압함에 의해, 탄성 칸막이 부재(76)의 높이를 분할 수지 성형체의 두께(최대치(90))로 설정할 수 있다.
예를 들면, 실시예 4에서, 칸막이 부재(76)의 높이(78)를, 즉, 캐비티 저면(74b)과 칸막이 부재(76)의 선단면(76a) 사이의 거리를, 분할 수지 성형체(3)(수지 성형체(33))의 어떤 특정 범위의 두께의 최대치(90)에, 캐비티 저면 부재(75)에서의 필요 최소한의 탄성 이동 거리(88)를 가한 거리(길이)(78)로 할 수 있다.
실시예 4에서는, 설계 또는 성형상의 변경이 생긴 경우에 있어서, 예를 들면, 분할 수지 성형체에서의 두께가 어떤 특정 범위에서 변경이 되었을 때에, 칸막이 부재(76)를 교환할 필요가 없어진다. 따라서, 실시예 4에서, 어떤 특정 범위 내이지만, 분할 수지 성형체(3)에서의 두께에 변경이 있었다고 하더라도, 실시예 4의 탄성 칸막이 부재(76)에 의해 대응할 수 있다.
예를 들면, 분할 수지 성형체(3)에서의 두께가 어떤 특정 범위의 최대치(90)인 경우, 상형(72)과 하형(73)을 클로징한다. 그와 함께, 캐비티 저면 부재(75)를 소요되는 이동 거리(필요 최소한의 이동 거리(89)와 필요 최소한의 탄성 이동 거리(88)를 포함한다)로 상방으로 이동시킨다. 그에 의해, 하형(73)의 형면을 기판면(1a)에 가압하고, 탄성 칸막이 부재(76)의 선단면(76a)을 기판면(1a)에 가압할 수 있다. 이때, 탄성 칸막이 부재(76)의 선단면(76a)은, 기판면(1a)에 가압됨에 의해, 하형 캐비티(74) 내를 하방으로 이동된다. 또한, 예를 들면, 분할 수지 성형체(3)에서의 두께가 어떤 특정 범위의 최소치인 경우에도, 기판면(1a)에 의해 탄성 칸막이 부재(76)의 선단면(76a)은 가압된다.
(실시예 4의 반도체 칩의 압축 성형 방법에 관해)
실시예 4의 금형(71)(상형(72), 하형(73))을 이용하는 본 실시예의 압축 성형 방법에서는, 우선, 실시예 1 내지 3과 마찬가지로, 이형 필름(8)을 피복한 하형 대캐비티(74)(분할 캐비티(77)) 내에 평탄화한 과립수지(12)를 공급한다. 이때, 하형 캐비티(74)의 저면(74b)의 전면, 즉, 분할 캐비티(77)의 저면(77a)과 칸막이 부재(76)의 선단면(76a)에 평탄화한 과립수지(12)를 그 수지가 평탄한 외형이 유지된 상태로 낙하시킨다. 즉, 과립수지(12)의 전체를 동시에 하형 캐비티(74)에 공급할 수 있다. 이 때문에, 이형 필름(8)이 그들의 사이에 끼여진 상태로 캐비티 저면(74b)의 전면(분할 캐비티의 저면(77a)과 칸막이 부재(76)의 선단면(76a))에 과립수지(12)를 공급할 수 있다.
다음에, 하형 캐비티(74) 내(분할 캐비티 저면(77a)을 포함한다)의 수지를 가열에 의해 용융화하고, 그 후, 금형(71)(상형(72), 하형(73))을 닫는다. 이때, 기판면(1a)에 하형(73)의 형면을 꽉누를 수 있다. 다음에, 캐비티 저면 부재(75)를 필요 최소한의 이동 거리(89)로 상방으로 이동시키고, 또한, 캐비티 저면 부재(75)를 필요 최소한의 탄성 이동 거리(88)로 이동시킨다. 그에 의해, 대캐비티(74)(분할 캐비티(77)) 내의 수지를 필요한 압력으로 가압한다. 따라서, 분할 캐비티(77) 내에서 분할 캐비티(77)의 형상에 대응한 분할 수지 성형체(3) 내에 소요 복수개의 반도체 칩(2)의 전부를 동시에 압축 성형(수지 밀봉 성형)하여, 그에 의해, 성형완료 기판(4)을 형성할 수 있다. 이때, 하형 캐비티(74) 내에서 압축 성형된 수지 성형체(33)에 칸막이 부재(76)의 선단부(76c)측(선단면(76a)을 포함한다)의 형상에 대응한 홈부(오목부)(28)가 형성되고, 인접하는 분할 수지 성형체(3)끼리의 사이에 홈부(28)가 위치하게 된다. 따라서, 이때, 금형(71)(상형(72), 하형(73))을 오프닝함에 의해, 하형 캐비티(74)로부터 성형완료 기판(4)에서의 소요수의 분할 수지 성형체(3)를 취출할 수 있다.
(실시예 4에서의 작용 효과에 관해)
실시예 4에 의하면, 실시예 1 내지 3에 의해 얻어지는 작용 효과와 같은 작용 효과를 얻을 수 있다.
실시예 4에 의하면, 실시예 1 내지 3과 마찬가지로, 기판(1)에 장착한 반도체 칩(2)을 분할 수지 성형체(3) 내에 밀봉함과 함께, 인접하는 분할 수지 성형체(3)의 사이에 칸막이 부재(76)에 대응하는 홈부(28)를 형성할 수 있다. 그 때문에, 성형완료 기판(4)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
또한, 실시예 4에 의하면, 실시예 1 내지 3과 마찬가지로, 수지 연통로(91)의 기능을 이용하여 인접하는 분할 캐비티(77) 내에서의 수지량의 과부족을 조정할 수 있다. 또한, 실시예 4에 의하면, 실시예 1 내지 3과 마찬가지로, 수지 재료 공급 기구(11)에 의해, 평탄화한 과립수지(12)를 하형 캐비티(74)의 저면(74b) 전면에 피복할 수 있다. 따라서, 실시예 4에서는, 실시예 1 내지 3과 마찬가지로, 종래예에 나타내는 바와 같은 분할 캐비티 내에 각각 별도로 과립수지를 공급할 필요는 없어진다. 그 때문에, 수지 재료 공급 수단을 포함하는 장치의 제작 비용을 효율 좋게 저감할 수 있고, 수지 재료의 공급 시간을 효율 좋게 단축화할 수 있다. 또한, 전술한 장치의 제작 비용의 저감과, 수지 재료의 공급 시간의 단축화에 의해, 성형완료 기판(4)의 생산성을 효율 좋게 향상시킬 수 있다.
실시예 4에서는, 캐비티 저면 부재(75)를 소요되는 이동 거리(필요 최소한의 이동 거리(89)와 필요 최소한의 탄성 이동 거리(88))만큼 상방으로 이동시킨다. 그 때문에, 실시예 4에 의하면, 캐비티 저면 부재(75)에 대해 탄성 칸막이 부재(76)가 필요 최소한의 이동 거리(88)밖에 활주하지 않는다. 그 때문에, 분할 캐비티(77)의 각각에 피복된 이형 필름(8)이 느슨해지는 것을 효율 좋게 방지할 수 있다.
또한, 실시예 4에서는, 캐비티 저면 부재(75)에 마련된 칸막이 부재(76)를 탄성 기구(압축 스프링, 접시 스프링)에 의해 윗방향으로 탄성적으로 가세한다. 그에 의해, 캐비티 저면 부재(75)에 대해 탄성 칸막이 부재(76)를 탄성 상하 활주할 수 있다. 예를 들면, 윗방향으로 탄성 가세된 칸막이 부재(76)의 선단면(76a)을 하방에 압하한 경우, 칸막이 부재(76)의 탄성 가세력에 거슬러서 칸막이 부재(선단면)를 아래방향으로 탄성적으로 이동시킬 수 있다.
또한, 어떤 특정 범위이지만, 다종의 분할 수지 성형체(3)의 두께에 대응하여, 기판(1)에 장착한 반도체 칩(2)을 압축 성형하고, 그에 의해, 성형완료 기판(4)(제품)을 형성하는 경우, 탄성적으로 상하 방향으로 이동하는 칸막이 부재(76)를 교환하는 일 없이, 다른 분할 수지 성형체(3)의 두께에 대응할 수 있다. 예를 들면, 탄성 칸막이 부재(76)의 높이(78)를, 분할 수지 성형체(3)의 두께의 어떤 특정 범위에서의 최대치(90)에 필요 최소 한도의 탄성 이동 거리(88)를 가한 거리(길이(78))에 구성할 수 있다.
어떤 특정 범위에서 최대치(90)(최소치)가 되는 두께를 갖는 분할 수지 성형체(3)를 압축 성형하는 경우에 있어서, 캐비티 저면 부재(75)로 수지(12)를 가압할 때에, 캐비티 저면 부재(75)를 소정의 이동 거리(89, 88)만큼 이동시킴에 의해, 기판면(1a)에 탄성 칸막이 부재(76)의 선단면(76a)을 탄성적으로 가압할 수 있다. 따라서 실시예 4에 의하면, (탄성)칸막이 부재(76)를 교환하는 일 없이, 다른 분할 수지 성형체(3)의 두께에 효율 좋게 대응할 수 있다.
또한, 종래, 칸막이 부재(76)(캐비티 저면 부재(75) 또는 종래예에 나타내는 캐비티 블록을 포함한다)를 교환하기 위해 금형을 분해한 경우, 금형의 교환을 위해 일단 금형 온도를 내린 후, 재차, 올릴 필요가 있다. 더욱, 금형 온도를 안정화시키는 것이 필요해진다. 그들을 위한 시간이 길게 되어 있다. 그러나, 본 실시예에 의하면, 탄성적으로 이동하는 칸막이 부재를 마련한 캐비티 저면 부재를 이용하기 때문에, 금형을 분해할 필요는 없어진다. 그 결과, 금형 온도를 안정화시키는 시간 등도 불필요하게 된다. 따라서 금형으로 압축 성형된 성형완료 기판의 생산성을 효율 좋게 향상시킬 수 있다.
또한, 예를 들면, 전술한 두께가 다른 성형완료 기판(4)(분할 수지 성형체(3))을 압축 성형하는 경우에, 칸막이 부재(76)를 마련한 캐비티 저면 부재(75)를, 전술한 두께가 다른 분할 수지 성형체(3)에 대응하여, 다수개, 제작할 필요가 없다. 그 때문에, 성형완료 기판(4)(분할 수지 성형체)의 생산성을 효율 좋게 향상시킬 수 있다.
또한, 실시예 4에서, 캐비티 저면 부재(75)에서의 필요 최소한의 이동 거리(89)를 채용하지 않아도 좋다. 이 경우, 금형(71)(상형(72), 하형(73))을 클로징한 때, 즉, 하형(73)의 형면으로 상형(72)의 기판(1)을 가압한 때, 탄성 칸막이 부재(76)의 선단면(76a)은 기판면(1a)에 맞닿는(또는 가압하는) 것이 된다.
또한, 탄성 칸막이 부재(76)의 선단면(76a)을 기판면(1a)에 꽉누른 상태에서, 캐비티 저면 부재(75)를 상방으로 이동시킴에 의해 분할 캐비티(77) 내의 수지를 가압하기 때문에, 탄성 칸막이 부재(76)의 높이를 분할 수지 성형체의 두께로 설정할 수 있다.
또한, 이 경우, 하형 캐비티(74) 내에 과립수지(12)를, 이형 필름이 하형 캐비티 저면(74b)의 전면에 피복된 상태에서, 공급하여도 좋고, 또한, 분할 캐비티(77)의 각각 내에 개별적으로 소요량의 과립수지(12)를 공급하여도 좋다.
[실시예 5]
다음에, 도 17의 A 내지 D, 도 18의 A 내지 D를 이용하여, 실시예 5를 상세히 설명한다. 또한, 도 17의 A 내지 D, 도 18의 A 내지 D는, 실시예 2에 나타나는 금형(41)(칸막이 부재(46))에 의해 압축 성형된 수지 성형체(56)(분할 수지 성형체(48))에 형성된 평면 형상이 긴구멍형상이 되는 홈부의 형상의 예를 나타내고 있다.
또한, 실시예 2에 나타나는 금형(41)에, 도 13의 B에 도시하는 성형완료 기판(49)이 형성되고, 홈부(57)(저면(57a)을 포함한다)의 형상은, 칸막이 부재(46)의 선단부(46c)(선단면(46a))의 형상이 전사된 것이고, 실시예 5에서도 실시예 2와 마찬가지이다. 또한, 실시예 5에서, 상기한 각 실시예와 같은 작용 효과를 얻을 수 있다.
도 17의 A에서, 기판(1)에 형성된 수지 성형체(56)(분할 수지 성형체(48))의 홈부(101)의 형상은 사다리꼴형상이다. 또한, 도 17의 B에서, 홈부(102)의 형상은 단면반타원형상을 갖는 사다리꼴형상이다. 또한, 도 17의 C에서, 홈부(103)의 형상은 단면 테이퍼 형상을 갖는 사다리꼴형상이다. 또한, 도 17의 D에서, 홈부(104)의 형상은 단면 쐐기형상을 갖는 사다리꼴형상이다.
또한, 도 18의 A에서, 홈부(105)는 V자형상으로 형성되어 있다. 또한, 도 18의 B에서, 홈부(106)는 환저(丸底)형상(반원통형상)으로 형성되어 있다. 또한, 도 18의 C에서는, 수지 성형체(56)(분할 수지 성형체(48))에 폭이 가는 홈부(107)가 마련되어 있다. 또한, 도 18의 D에서는, 도 17의 A와 같은 홈부 형상의 사다리꼴형상의 홈부(108)를 2개, 1열로 형성되어 있다.
또한, 전술한 홈부(101, 102, 103, 104, 105, 106, 107, 108)의 바깥 양측에는 수지 연통로(52) 내에서 경화한 연통 수지부(54)가 형성되어 있다. 또한, 실시예 2와 마찬가지로, 실시예 5에서, 성형완료 기판(49)에서의 수지 성형체(56)(48)에 형성되는 홈부(오목부)(101, 102, 103, 104, 105, 106, 107, 108)에서, 성형완료 기판(49)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
[실시예 6]
다음에, 도 19의 A 및 B를 이용하여, 실시예 6을 상세히 설명한다. 실시예 6은, 실시예 1 내지 3에 나타내는 칸막이 부재(21, 46, 76)의 선단부(선단면)의 형상의 예로서, 칸막이 부재의 선단면에 수지 연통로를 마련한 예이다. 또한, 실시예 6에 의해서도, 전술한 각 실시예에 의해 얻어지는 작용 효과와 같은 작용 효과를 얻을 수 있다.
도 19의 A에는, 칸막이 부재(111)가 도시됨과 함께, 칸막이 부재(111)의 선단면(111a)에 슬릿형상(박층형상)의 수지 연통로(핀 게이트)(112)를 마련한 구성이 도시되어 있다. 또한, 도 19의 B에는, 칸막이 부재(113)가 도시됨과 함께, 칸막이 부재(113)의 선단면(113a)에 사각형형상의 수지 연통로(스루 게이트)(114)(도시예에서는 2개)를 마련한 구성이 도시되어 있다. 또한, 실시예 6에서, 상기한 각 실시예와 마찬가지로, 수지 연통로(112, 114) 내에서 경화한 수지는 연통 수지부가 된다. 또한, 실시예 6에서, 상기한 각 실시예와 마찬가지로, 칸막이 부재(111, 113)에 의해 형성되는 홈부(오목부)를 이용하여, 성형완료 기판(4, 49)에 발생하는 휘어짐을 효율 좋게 방지할 수 있는 것이다. 또한, 도 19의 A에 도시하는 슬릿형상(박층형상)의 수지 연통로(핀 게이트)(112)의 통로의 두께는, 100㎛ 이하라도 좋다.
[실시예 7]
다음에, 도 20의 A 및 B를 이용하여, 실시예 7을 상세히 설명한다. 실시예 7은, 성형완료 기판에 발생하는 휘어짐을 효율 좋게 방지하기 위해, 수지 성형체에 휘어짐 방지용의 오목부를 마련하는 예이다. 실시예 7에서, 수지 성형체에 오목부를 형성함에 의해, 이 오목부에서 성형완료 기판에 발생하는 휘어짐을 저감시킬 수 있기 때문에, 성형완료 기판에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 20의 A는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(115)를 갖는 성형완료 기판(116)의 수지 성형체(115)에, 휘어짐 방지용의 오목부로서, V자 홈 부(117)를 형성하는 구성이다. 도 20의 A에 도시하는 도시예에서는, 수지 성형체(115)에, 기판(1)의 장변 방향과 단변 방향의 각각에 따라 휘어짐 방지용의 V자홈부(오목부)(117)가 형성되어 있다. 그에 의해, 기판(1)상에 V자홈부(117)에 소요수의 개별 수지 성형체(118)가 매트릭스형으로 배치되게 된다. 따라서, 도 20의 A에 도시하는 실시예(휘어짐 방지용의 V자홈부(117))에 의하면, 성형완료 기판(116)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 20의 B는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(119)를 갖는 성형완료 기판(120)의 수지 성형체(119)에, 휘어짐 방지용의 오목부로서, 소요수의 (딤플형상의) 소(小)오목부(121)가 형성된 구성이다. 도 20의 B에 도시하는 도시예에서는, 수지 성형체에, 휘어짐 방지용의 (딤플 형상의) 소오목부(121)를 적절한 위치에 배치되어 있다. 따라서, 도 20의 B에 도시하는 실시예(휘어짐 방지용의 소오목부(121))에 의하면, 성형완료 기판(120)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
[실시예 8]
다음에, 도 20의 C, 도 21의 A 내지 C를 이용하여, 실시예 8을 상세히 설명한다. 실시예 8은, 성형완료 기판에 발생하는 휘어짐을 효율 좋게 방지하기 위해, 수지 성형체에 휘어짐 방지용의 볼록부를 마련한 예이다. 실시예 8에서, 수지 성형체에 휘어짐 방지용의 볼록부를 형성함에 의해, 성형완료 기판에 발생하는 기판을 휘게 하는 힘에 대항하는 힘을, 휘어짐 방지용의 볼록부에 보강할 수 있다. 따라서, 이 보강용의 볼록부에서, 성형완료 기판에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 20의 C는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(122)를 갖는 성형완료 기판(123)의 수지 성형체(122)에, 휘어짐 방지용의 볼록부로서, 소요수의 (딤플 형상의) 소볼록부(124)를 형성하는 구성이다. 도 20의 C에 도시하는 도시예에서는, 수지 성형체(122)에, 휘어짐 방지용의 (딤플 형상의) 소볼록부(124)가 적절한 위치에 배치되어 있다. 따라서, 도 20의 C에 도시하는 실시예(휘어짐 방지용의 소볼록부(124))에 의하면, 성형완료 기판(123)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 21의 A는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(125)를 갖는 성형완료 기판(126)의 수지 성형체(125)에, 휘어짐 방지용의 볼록부로서, 리브가 형성된 구성을 도시하고 있다. 도 21의 A에 도시하는 도시예에서는, 수지 성형체(125)의 천면에서의 기판(1)의 장변 방향의 언저리(緣)에 따라 장변 언저리 리브가(127) 마련되어 있다. 따라서, 도 21의 A에 도시하는 실시예(휘어짐 방지용의 장변 언저리 리브(127))에 의하면, 성형완료 기판(126)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 21의 B는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(128)를 갖는 성형완료 기판(129)의 수지 성형체(128)에, 휘어짐 방지용의 볼록부로서, 리브가 형성된 구성을 도시하고 있다. 도 21의 B에 도시하는 도시예에서는, 수지 성형체(128)의 천면에서의 기판(1)의 장변 방향 및 단변 방향을 포함하는 외주 언저리에 따라서, 외주 언저리 리브(130)가 마련되어 있다. 따라서, 도 21의 B에 도시하는 실시예(휘어짐 방지용의 외주연 리브(130))에 의하면, 성형완료 기판(129)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
도 21의 C는, 기판(1)에 장착한 반도체 칩(2)을 압축 성형한 수지 성형체(131)를 갖는 성형완료 기판(132)의 수지 성형체(131)에, 휘어짐 방지용의 볼록부로서, 리브가 형성된 구성을 나타내고 있다. 도 21의 C에 도시하는 도시예에서는, 수지 성형체(131)의 측면에 소요수의 소편(小片) 리브(133)가 마련되어 있다. 따라서, 도 21의 C에 도시하는 실시예(휘어짐 방지용의 소편 리브(133))에 의하면, 성형완료 기판(132)에 발생하는 휘어짐을 효율 좋게 방지할 수 있다.
또한, 상기한 각 실시예에서, 대형 기판을 이용할 수 있다. 예를 들면, 크기가 단변 70㎜ 이상이고 장변 250㎜ 이상인 기판을 이용할 수 있다.
또한, 상기한 각 실시예에서, 열경화성의 수지 재료를 이용하여 설명하였지만, 열가소성의 수지 재료를 이용하여도 좋다.
또한, 상기한 각 실시예에서, 예를 들면, 과립상의 수지 재료(과립수지), 액상의 수지 재료(액상수지), 필요한 입경 분포를 갖는 파우더상의 수지 재료(파우더수지), 분말상의 수지 재료(분말수지), 페이스트상의 수지 재료(페이스트수지), 또는 태블릿상의 수지 재료(태블릿수지) 등의 여러가지 형상의 수지 재료를 채용할 수 있다.
또한, 상기한 각 실시예에서, 예를 들면, 실리콘계의 수지 재료(실리콘 수지), 에폭시계의 수지 재료(에폭시 수지)를 이용할 수 있다.
또한, 상기한 각 실시예에서, 투명성을 갖는 수지 재료, 반투명성을 갖는 수지 재료, 인광 물자, 또는 형광 물질을 포함하는 수지 재료등 여러가지의 수지 재료를 이용할 수 있다.
또한, 상기한 각 실시예에서, 과립수지를 예로 들어서 설명하였지만, 실리콘 수지 등의 액상 수지(유동성을 갖는 수지)를 이용할 수 있다. 이 경우, 우선, 하형 캐비티 내에서 실리콘 수지 등의 액상 수지(유동성을 갖는 수지)를 가열한다. 이와 동시에, 하형 캐비티 내에서 가열한 유동성을 갖는 수지(용융 수지) 중에 기판에 장착한 반도체 칩을 침지함에 의해, 하형 캐비티 내의 수지를 캐비티 저면 부재로 가압하게 된다. 따라서, 다음에, 하형 캐비티 내의 수지를 경화시키면, 기판상의 반도체 칩이 하형 캐비티의 형상에 대응한 수지 성형체(고화 수지) 내에 밀봉된 성형완료 기판을 얻을 수 있다.
또한, 상기한 각 실시예에서, 외기 차단 상태에 있는 하형 캐비티(분할 캐비티) 내의 공기를 진공 펌프 등의 강제 배기 수단으로 강제적으로 배출함에 의해, 하형 캐비티(분할 캐비티) 내를 필요한 진공도로 설정하는, 이른바 진공 성형을 이용할 수 있다.
또한, 상기한 각 실시예에서, 이형 필름(8)으로서, 미리 절단한 이형 필름(1장의 프리 컷트한 이형 필름)을 이용할 수 있다. 이 경우, 우선, 미리 절단한 이형 필름(1장의 프리 컷트한 이형 필름)에, 관통구멍을 갖는 프레임을 재치함과 함께, 프레임의 수지 공급 오목부(관통구멍)에 수지 재료, 예를 들면, 과립수지를 공급하면서 평탄화시킨다. 다음에, 이 상태에서, 상형과 하형 사이에, 평탄화한 과립수지(프리 컷트 이형 필름과 프레임을 포함한다)를 진입시킨다. 그 후, 하형 캐비티(캐비티 개구부)상에 이형 필름이 그들사이에 개재하는 상태로 프레임 수지 공급 오목부를 재치한다. 그 후, 평탄화한 과립수지를 이형 필름마다 낙하시킨다. 그에 의해, 하형 캐비티(분할 캐비티) 내에 이형 필름을 피복시킨다. 따라서, 이형 필름을 피복한 하형 캐비티(분할 캐비티) 내에, 평탄화한 과립수지의 전체를, 이형 필름을 하형 캐비티에 피복한 상태로 동시에 공급할 수 있다. 이 때문에, 상기한 각 실시예와 마찬가지로, 프리 컷트한 이형 필름을 피복한 하형 캐비티(분할 캐비티) 내에서 기판에 장착한 반도체 칩을 수지 밀봉할 수 있다.
또한, 상기한 각 실시예에서, 캐비티 저면 부재에 마련된 칸막이 부재에 의해 형성되는 분할 캐비티 내에, 수지 재료(과립수지 등)를 각각 별도로 공급할 수 있다. 이 경우, 분할 캐비티 내에서 가열된 용융 수지(유동성을 갖는 수지)는 대강 분할 캐비티 내에서 약간 유동한다. 그 때문에, 용융 수지 중에 침지되는 와이어(기판과 반도체 칩을 전기적으로 접속하는 것)에 손상이나 단선, 또한, 와이어 흐름을 일으키는 것을 효율 좋게 방지할 수 있다. 따라서, 밀봉제 기판의 소요 개소를 절단함에 의해 형성된 개편(個片)의 전기적 특성을 효율 좋게 향상시킬 수 있다.
또한, 상기한 각 실시예에서, 분할 수지 성형체(3)(수지 성형체(33))의 두께(칸막이 부재의 높이)는, 예를 들면, 1.0㎜ 이하라도 좋다. 또한, 필요 최소한의 이동 거리(24, 88)는, 또는, 필요 최소한의 탄성 이동 거리(88)는, 임의이지만, 예를 들면, 0.2㎜ 이하라도 좋다. 예를 들면, 상기한 각 실시예에서, 분할 수지 성형체의 두께를 0.7㎜, 필요 최소한의 이동 거리(24, 89)를 0.1㎜로 하여도 좋다. 또한, 탄성 이동하는 칸막이 부재의 높이를, 예를 들면, 상기한 분할 수지 성형체(수지 성형체)의 두께의 최대치, 1.0㎜에 필요 최소한의 탄성 이동 거리 0.1㎜를 가한 높이로 설정할 수 있다. 또한, 예를 들면, 분할 수지 성형체(3)(수지 성형체(33))의 두께(24) 0.7㎜의 3배는, 2.1㎜이다.
본 발명을 상세히 설명하였지만, 이것은 예시를 위한 것일 뿐이고, 한정적으로 이해되어서는 안되고, 발명의 범위는 첨부한 청구의 범위에 의해서만 한정되는 것을 분명히 이해하여야 할 것이다.

Claims (10)

  1. 삭제
  2. 캐비티 내를 구획함에 의해 복수의 분할 캐비티를 형성하기 위한 칸막이 부재를 준비하는 공정과,
    상기 칸막이 부재에서의 상기 캐비티의 저면부터의 높이가, 형성될 예정의 수지 성형체의 두께와 같은 길이가 되도록, 또한, 상기 복수의 분할 캐비티의 각각 내의 수지량을 조정하기 위한 수지 연통로가 기능할 수 있도록, 상기 칸막이 부재를 상기 캐비티의 저면을 구성하는 부재에 대해 착탈 자유롭게 마련하는 공정과,
    상기 캐비티 내에 수지를 공급하는 공정과,
    상기 캐비티의 저면을 구성하는 부재에 의해 상기 캐비티 내의 수지를 가압할 때에, 기판에 상기 칸막이 부재의 선단면을 꽉누름에 의해, 상기 수지 연통로를 이용하여 상기 복수의 분할 캐비티 내의 수지량을 조정하는 공정과,
    상기 수지를 경화시킴에 의해, 상기 칸막이 부재의 형상에 대응하는 홈부를 갖는 상기 수지 성형체를 형성하는 공정을 구비하고,
    상기 수지 성형체는, 상기 홈부에 의해 구획된 복수의 분할 수지 성형체를 포함하고,
    상기 복수의 분할 수지 성형체의 각각은, 반도체 칩을 내포하고,
    상기 캐비티 내에 수지를 공급하는 공정에서는, 상기 복수의 분할 캐비티의 전부에 상기 수지를 동시에 공급하는 것을 특징으로 하는 반도체 칩의 압축 성형 방법.
  3. 캐비티 내를 구획함에 의해 복수의 분할 캐비티를 형성하기 위한 칸막이 부재를 준비하는 공정과,
    상기 칸막이 부재에서의 상기 캐비티의 저면부터의 높이가, 형성될 예정의 수지 성형체의 두께와 같은 길이가 되도록, 또한, 상기 복수의 분할 캐비티의 각각 내의 수지량을 조정하기 위한 수지 연통로가 기능할 수 있도록, 상기 칸막이 부재를 상기 캐비티의 저면을 구성하는 부재에 대해 착탈 자유롭게 마련하는 공정과,
    상기 캐비티 내에 수지를 공급하는 공정과,
    상기 캐비티의 저면을 구성하는 부재에 의해 상기 캐비티 내의 수지를 가압할 때에, 기판에 상기 칸막이 부재의 선단면을 꽉누름에 의해, 상기 수지 연통로를 이용하여 상기 복수의 분할 캐비티 내의 수지량을 조정하는 공정과,
    상기 수지를 경화시킴에 의해, 상기 칸막이 부재의 형상에 대응하는 홈부를 갖는 상기 수지 성형체를 형성하는 공정을 구비하고,
    상기 수지 성형체는, 상기 홈부에 의해 구획된 복수의 분할 수지 성형체를 포함하고,
    상기 복수의 분할 수지 성형체의 각각은, 반도체 칩을 내포하고,
    상기 캐비티 내에 수지를 공급하는 공정에서는, 상기 복수의 분할 캐비티의 각각 내에 상기 수지를 개별적으로 공급하는 것을 특징으로 하는 반도체 칩의 압축 성형 방법.
  4. 캐비티 내를 구획함에 의해 복수의 분할 캐비티를 형성하기 위한 칸막이 부재를 준비하는 공정과,
    상기 복수의 분할 캐비티의 각각 내의 수지량을 조정하기 위한 수지 연통로가 기능할 수 있도록, 또한, 상기 칸막이 부재가 상기 캐비티의 저면으로부터 돌출하도록, 상기 칸막이 부재를 탄성적으로 가세한 상태에서, 상기 칸막이 부재를 캐비티의 저면을 구성하는 부재에 마련하고, 이때, 상기 칸막이 부재에서의 상기 캐비티의 저면부터의 높이를, 상기 캐비티의 저면을 구성하는 부재에 의해 상기 캐비티 내의 수지를 가압할 때에, 상기 칸막이 부재의 선단면이 기판을 가압하도록 설정하는 공정과,
    상기 캐비티 내에 수지를 공급하는 공정과,
    상기 캐비티 내의 상기 수지를 상기 캐비티의 저면을 구성하는 부재로 가압한 때에, 상기 기판에 상기 칸막이 부재의 선단면을 꽉누름에 의해, 상기 수지 연통로의 기능을 이용하여 상기 분할 캐비티 내의 수지량을 조정하는 공정과,
    상기 수지를 경화시킴에 의해, 상기 칸막이 부재의 형상에 대응한 홈부를 갖는 수지 성형체를 형성하는 공정을 구비하고,
    상기 수지 성형체는, 상기 홈부에 의해 구획된 복수의 분할 수지 성형체를 포함하고,
    상기 복수의 분할 수지 성형체는, 각각, 반도체 칩을 내포하는 것을 특징으로 하는 반도체 칩의 압축 성형 방법.
  5. 제 4항에 있어서,
    상기 캐비티 내에 수지를 공급하는 공정에서는, 상기 복수의 분할 캐비티의 전부에 상기 수지를 동시에 공급하는 것을 특징으로 하는 반도체 칩의 압축 성형 방법.
  6. 제 4항에 있어서,
    상기 캐비티 내에 수지를 공급하는 공정에서는, 상기 복수의 분할 캐비티의 각각 내에 상기 수지를 개별적으로 공급하는 것을 특징으로 하는 반도체 칩의 압축 성형 방법.
  7. 삭제
  8. 상방측을 향한 개구부를 갖는 캐비티와,
    상기 개구부의 상방 위치에 마련되고, 또한, 기판상의 반도체 칩이 하방으로 향하여진 상태에서, 상기 기판이 세트될 수 있는 세트부와,
    상기 캐비티 내에 공급될 예정의 수지 재료를 가열하는 가열 수단과,
    상기 기판과 상기 캐비티를 맞덮음에 의해, 상기 가열 수단에 의해 형성된 상기 캐비티 내의 용융 수지에 상기 기판에 장착된 반도체 칩을 침지하는 기구와,
    상기 캐비티 내의 상기 용융 수지를 캐비티의 저면측부터 가압하는 캐비티 저면 부재와,
    상기 캐비티의 저면에서의 소정의 위치에 마련되며 또한 상기 캐비티를 구획함에 의해 복수의 분할 캐비티를 형성하는 칸막이 부재와,
    상기 복수의 분할 캐비티 내에 공급된 수지량을 조정하는 수지 연통로를 구비하고,
    상기 칸막이 부재의 캐비티 저면부터의 높이가, 수지 성형체의 소요되는 두께와 같은 길이로 설정됨과 함께, 상기 수지 성형체의 소요되는 두께에 대응하여 상기 칸막이 부재가 상기 캐비티 저면 부재에 대해 착탈 자유롭게 구성되고,
    상기 수지 연통로가, 슬릿 형상을 갖는 것을 특징으로 하는 반도체 칩의 압축 성형형.
  9. 상방측을 향한 개구부를 갖는 캐비티와,
    상기 개구부의 상방 위치에 마련되고, 또한, 기판상의 반도체 칩이 하방으로 향하여진 상태에서, 상기 기판이 세트될 수 있는 세트부와,
    상기 캐비티 내에 공급될 예정의 수지 재료를 가열하는 가열 수단과,
    상기 기판과 상기 캐비티를 맞덮음에 의해, 상기 가열 수단에 의해 형성된 상기 캐비티 내의 용융 수지 내에 상기 기판에 장착된 상기 반도체 칩을 침지하는 기구와,
    상기 캐비티 내의 용융 수지를 상기 캐비티의 저면측부터 가압하기 위한 캐비티 저면 부재와,
    상기 캐비티의 저면에서의 소정의 위치에 상기 캐비티를 구획함에 의해 복수의 분할 캐비티를 형성할 수 있는 칸막이 부재와,
    상기 복수의 분할 캐비티 내의 상기 용융 수지의 양을 조정하기 위한 수지 연통로와,
    상기 캐비티 저면 부재에 상기 칸막이 부재를 탄성적으로 가세하는 기구를 구비하고,
    상기 칸막이 부재의 캐비티 저면부터의 높이가, 상기 캐비티 저면 부재에 의해 상기 용융 수지를 가압할 때에, 상기 칸막이 부재의 선단면이 상기 기판을 가압하도록 설정되어 있는 것을 특징으로 하는 반도체 칩의 압축 성형형.
  10. 제 9항에 있어서,
    상기 수지 연통로가, 슬릿 형상을 갖는 것을 특징으로 하는 반도체 칩의 압축 성형형.
KR1020110103423A 2010-10-14 2011-10-11 반도체 칩의 압축 성형 방법 및 압축 성형형 KR101311014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-231096 2010-10-14
JP2010231096A JP5237346B2 (ja) 2010-10-14 2010-10-14 半導体チップの圧縮成形方法及び圧縮成形型

Publications (2)

Publication Number Publication Date
KR20120038893A KR20120038893A (ko) 2012-04-24
KR101311014B1 true KR101311014B1 (ko) 2013-09-24

Family

ID=46039623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103423A KR101311014B1 (ko) 2010-10-14 2011-10-11 반도체 칩의 압축 성형 방법 및 압축 성형형

Country Status (6)

Country Link
JP (1) JP5237346B2 (ko)
KR (1) KR101311014B1 (ko)
CN (1) CN102456583A (ko)
MY (1) MY158239A (ko)
SG (1) SG180084A1 (ko)
TW (1) TWI456640B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682033B2 (ja) * 2011-03-14 2015-03-11 アピックヤマダ株式会社 樹脂封止装置
JP6242763B2 (ja) * 2014-07-18 2017-12-06 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
JP6525580B2 (ja) * 2014-12-24 2019-06-05 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形方法
CN108015943B (zh) * 2016-10-28 2019-08-20 中国科学院声学研究所 一种用于拖拽线列阵的电子模块的灌封模具及方法
CN106881826B (zh) * 2017-02-24 2022-11-11 日荣半导体(上海)有限公司 封装模具和使用该封装模具的注塑方法
JP6876637B2 (ja) * 2018-01-22 2021-05-26 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
CN109016437B (zh) * 2018-08-30 2024-07-09 谷田(广东)电子科技有限公司 头梁护套的制作模具及头梁护套的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043345A (ja) * 1998-07-10 2002-02-08 Apic Yamada Corp 半導体装置の製造方法及び樹脂封止装置
JP2003174053A (ja) * 2001-12-07 2003-06-20 Yamaha Corp 半導体素子の製造方法及び製造装置
JP2003297864A (ja) * 2002-03-28 2003-10-17 Yamaha Corp 半導体素子の検査方法及び製造装置
JP2009234042A (ja) * 2008-03-27 2009-10-15 Sumitomo Heavy Ind Ltd 樹脂投入装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043345A (ja) * 1998-07-10 2002-02-08 Apic Yamada Corp 半導体装置の製造方法及び樹脂封止装置
JP2003174053A (ja) * 2001-12-07 2003-06-20 Yamaha Corp 半導体素子の製造方法及び製造装置
JP2003297864A (ja) * 2002-03-28 2003-10-17 Yamaha Corp 半導体素子の検査方法及び製造装置
JP2009234042A (ja) * 2008-03-27 2009-10-15 Sumitomo Heavy Ind Ltd 樹脂投入装置

Also Published As

Publication number Publication date
TW201234448A (en) 2012-08-16
CN102456583A (zh) 2012-05-16
TWI456640B (zh) 2014-10-11
JP5237346B2 (ja) 2013-07-17
JP2012081678A (ja) 2012-04-26
MY158239A (en) 2016-09-30
SG180084A1 (en) 2012-05-30
KR20120038893A (ko) 2012-04-24

Similar Documents

Publication Publication Date Title
KR101311014B1 (ko) 반도체 칩의 압축 성형 방법 및 압축 성형형
JP6491508B2 (ja) 樹脂封止装置及び樹脂成形品の製造方法
DE10355065B4 (de) Verfahren zum Vergießen mit Harz sowie Harzmaterial für das Verfahren
KR101373483B1 (ko) 전자 부품의 압축 성형 방법 및 금형
JP5824765B2 (ja) 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
JPH06507126A (ja) 壁面の厚さを部分的に薄くしたプラスチック成形物の製造方法及び製造装置
CN105826212B (zh) 树脂封装方法及树脂封装装置
KR20170134210A (ko) 수지 씰링품 제조 방법 및 수지 씰링 장치
CN105006438A (zh) 树脂密封电子元件、带突起电极的板状构件、其制造方法
CN108778661B (zh) Frp片材冲压成型方法和装置、以及frp成型品
US6773247B1 (en) Die used for resin-sealing and molding an electronic component
PH12017000208A1 (en) Molding system for applying a uniform clamping pressure onto a substrate
CN109383047A (zh) 树脂成型装置以及树脂成型品的制造方法
JP5054923B2 (ja) 電子部品の樹脂封止成形方法
US6165393A (en) Production method of dielectric lens
KR102202436B1 (ko) 수지 성형 장치, 수지 성형 방법, 및 수지 성형품의 제조 방법
JP4451338B2 (ja) 樹脂封止金型、それを用いた樹脂封止装置、および、樹脂封止方法
JP2626971B2 (ja) 電子部品の樹脂封止成形方法及び金型
CN213617955U (zh) 智能功率模块的模封模具下模、模封模具及智能功率模块
JP2019111692A (ja) 樹脂成形装置及び樹脂成形品の製造方法
JPH11126787A (ja) 電子部品の樹脂封止成形方法及び金型
KR100676275B1 (ko) 사출성형방법
JP2694293B2 (ja) 高圧縮成形樹脂タブレットの成形方法
JP7369345B2 (ja) 金属フォームのための成形プロセス、装置、及び製品
JP5215608B2 (ja) 樹脂成形方法及び金型

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 7