KR101298320B1 - 인쇄회로기판 및 그의 비아홀 충전방법 - Google Patents

인쇄회로기판 및 그의 비아홀 충전방법 Download PDF

Info

Publication number
KR101298320B1
KR101298320B1 KR1020100110962A KR20100110962A KR101298320B1 KR 101298320 B1 KR101298320 B1 KR 101298320B1 KR 1020100110962 A KR1020100110962 A KR 1020100110962A KR 20100110962 A KR20100110962 A KR 20100110962A KR 101298320 B1 KR101298320 B1 KR 101298320B1
Authority
KR
South Korea
Prior art keywords
divided
plating layer
vias
via hole
printed circuit
Prior art date
Application number
KR1020100110962A
Other languages
English (en)
Other versions
KR20120049616A (ko
Inventor
정광옥
남효승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100110962A priority Critical patent/KR101298320B1/ko
Priority to US13/317,291 priority patent/US20120111625A1/en
Priority to JP2011240004A priority patent/JP2012104819A/ja
Priority to CN2011103512224A priority patent/CN102573334A/zh
Publication of KR20120049616A publication Critical patent/KR20120049616A/ko
Priority to JP2013120612A priority patent/JP2013168691A/ja
Application granted granted Critical
Publication of KR101298320B1 publication Critical patent/KR101298320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 비아홀이 형성된 베이스 기판, 비아홀을 분할하여 형성된 제1 및 제2 분할 비아를 포함하고, 제1 분할 비아 내부는 금속 페이스트층이 개재되고, 제2 분할 비아 내부는 필 도금층이 개재된 인쇄회로기판으로 구성된다.

Description

인쇄회로기판 및 그의 비아홀 충전방법{PRINTED CIRCUIT BOARD AND VIA HOLE FILLING METHOD THEREOF}
본 발명은 인쇄회로기판 및 그의 비아홀 충전방법에 관한 것으로, 보다 상세하게는 형성하고자 하는 비아홀을 복수 개의 분할 비아로 분할한 후, 분할 비아의 일부를 1차적으로 가공하여 충전하고, 분할 비아의 나머지를 2차적으로 가공하여 충전하는 인쇄회로기판 및 그의 비아홀 충전방법에 관한 것이다.
최근 들어, 전자 기기 및 제품의 첨단화로 인한 전자 기기 및 제품의 소형화 및 기술 집적은 꾸준히 발전하고 있으며, 이와 함께 전자 기기 등에 사용되는 인쇄회로기판(Printed Circuit Board : PCB)의 제조 공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.
상기 인쇄회로기판을 제조하는 방법에 대한 기술 방향은 초기에 단면 기판에서 양면 기판으로, 다시 다층 기판으로 전개되었으며, 특히 다층 기판을 제조함에 있어 최근에는 소위 빌드 업(build up) 공법이라 불리는 제조 방법이 전개 중이다.
상기 다층 기판을 제조하는 과정에는 각 층의 회로 패턴 및 전자 소자 간을 전기적으로 연결하기 위해 내부 비아홀(Inner Via Hole : IVH), 블라인드 비아홀(Blind Via Hole : BVH) 또는 관통홀(Plated Through Hole : PTH) 등의 다양한 비아홀이 형성된다.
종래 기술에 따른 비아홀의 형성 과정은 먼저, 기판에 드릴을 사용하여 비아홀을 형성하고, 기판의 표면 및 비아홀의 내주면에 디스미어 작업을 수행한 후, 비아홀 내부 공간을 금속으로 충전한다.
이때, 비아홀 내부 공간을 금속으로 충전하기 위해 필(fill) 도금 방식을 사용하는데, 필 도금 방식은 일정 크기 이상의 비아홀에는 적용하기 어려운 문제점이 있다.
즉, 크기가 큰 비아홀의 경우에는 딤플(dimple)이 크게 발생하고, 도금의 두께가 두껍게 되더라도 비아홀을 제대로 도금하기 어려운 문제점이 있다.
본 발명의 사상은 형성하고자 하는 비아홀을 복수 개의 분할 비아로 분할한 후, 분할 비아의 일부를 1차적으로 가공하여 충전하고, 분할 비아의 나머지를 2차적으로 가공하여 충전함으로써 비아홀을 용이하게 충전할 수 있는 인쇄회로기판 및 그의 비아홀 충전방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 인쇄회로기판은 비아홀이 형성된 베이스 기판; 상기 비아홀을 분할하여 형성된 제1 및 제2 분할 비아를 포함하고, 상기 제1 분할 비아에는 금속 페이스트층이 개재되고, 상기 제2 분할 비아에는 필 도금층이 개재된다.
여기서, 상기 제1 및 제2 분할 비아는 상기 비아홀 내부에서 교대로 배치된다.
그리고, 상기 필 도금층은 상기 제2 분할 비아의 내부에 충전되는 충전 도금층; 상기 제1 및 제2 분할 비아의 사이에 개재되어 상기 제1 및 제2 분할 비아를 분리시키는 분리 도금층을 포함한다.
이때, 상기 충전 도금층은 전해 도금층이고, 상기 분리 도금층은 무전해 도금층이다.
또한, 상기 분리 도금층은 톱니 형상으로 개재된다.
본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 충전방법은 베이스 기판에 형성하고자 하는 비아홀을 소정의 개수로 분할하는 분할단계; 상기 분할된 비아홀의 일부를 1차 가공하여 제1 분할 비아를 형성하는 제1 비아 형성단계; 상기 형성된 제1 분할 비아를 금속 페이스트로 충전하는 제1 충전 단계; 상기 분할된 비아홀의 나머지를 2차 가공하여 제2 분할 비아를 형성하는 제2 비아 형성단계; 상기 형성된 제2 분할 비아를 필 도금하여 상기 비아홀을 충전하는 제2 충전단계를 포함한다.
여기서, 상기 제2 충전단계는 상기 형성된 제2 분할 비아에 무전해 도금층을 형성하는 무전해 도금층 형성단계를 포함한다.
아울러, 상기 제2 충전단계는 상기 무전해 도금층 형성단계 후, 상기 무전해 도금층이 형성된 상기 제2 분할 비아에 전해 도금층을 형성하는 전해 도금층 형성단계를 포함한다.
상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판 및 그의 비아홀 충전방법에 따르면, 사이즈가 큰 다양한 형상의 비아홀을 딤플이 없거나 작은 두께의 딤플을 갖도록 충전할 수 있는 장점이 있다.
또한, 사이즈가 큰 다양한 형상의 비아홀을 얇은 두께로 충전할 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판을 도시한 단면도이다.
도 2 내지 도 7은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 충전과정을 나타내는 단면도이다.
도 8 및 도 9는 비아홀의 형상에 따라 복수 개의 분할 비아로 분할하는 일례를 보여주는 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판을 도시한 단면도를 나타낸다.
도 1에 도시한 바와 같이, 인쇄회로기판(200)은 베이스 기판(210), 제1 및 제2 분할 비아(220a)(220b)를 포함하여 구성된다.
베이스 기판(210)은 인쇄회로기판(200)의 원자재로서, 비아홀(via hole, 220)이 형성된다.
이러한 베이스 기판(210)은 동박 적층판(Copper Clad Laminate : CCL)이나 열경화성 수지 조성물로 함침된 유리 섬유 기재(열경화성 수지 조성물로 함침된 유리 섬유 강화 프리플레그)로 구성될 수 있다. 이 중에서 동박 적층판은 절연층 및 구리막을 순차적으로 증착하여 형성된 편면 동박 적층판과 하단 구리막, 절연층 및 상단 구리막을 순차적으로 증착하여 형성된 양면 동박 적층판을 포함한다.
또한, 비아홀(220)은 베이스 기판(210)을 관통하는 관통홀(Plating Through Hole : PTH)로서, X-ray 드릴이나 센서 드릴을 사용하여 기준이 되는 기준홀을 가공한 후에 상기 기준홀을 기준으로 CNC(Computer Numerical Control) 드릴을 사용하여 기판 상의 원하는 위치에 비아홀(220)을 형성할 수 있다.
그리고, UV(Ultraviolet) 레이저 또는 CO2(Carbon dioxide) 레이저 등을 사용하여 비아홀(220)을 형성할 수 있다. 여기서, 레이저는 이에 한정되지 않으며, 다양한 레이저 수단을 사용하여 비아홀(220)을 형성할 수 있다.
제1 및 제2 분할 비아(220a)(220b)는 비아홀(220)을 분할하여 형성되고, 비아홀(220) 내부에서 교대로 배치된다.
예를 들어 비아홀(220) 내부를 5개로 분할하면, 분할된 5개의 비아홀 중에서 220a1, 220a2, 220a3에 해당하는 비아홀이 제1 분할 비아(220a)이고, 220b1, 220b2에 해당하는 비아홀이 제2 분할 비아(220b)이다. 즉, 한 개의 비아홀(220)을 분할하여 복수 개의 분할 비아(220a)(220b)를 형성할 수 있는 것이다.
이 중에서 제1 분할 비아(220a)의 내부에는 금속 페이스트(paste)층(230)이 개재된다. 상기 금속 페이스트를 충전하는 과정은 스퀴즈(squeeze)를 이용하여 금속 페이스트를 제1 분할 비아(220a) 내부로 이동시킴으로써 제1 분할 비아(220a)를 충전하는 제1 동작과 충전된 금속 페이스트를 가압하는 제2 동작을 교대로 수행하여 이루어진다.
상기한 바와 같이, 스퀴즈를 이용하여 제1 분할 비아(220a)를 금속 페이스트로 충전하는 방식 외에 다양한 방식을 사용하여 제1 분할 비아(220a)를 금속 페이스트로 충전할 수 있다.
한편, 베이스 기판(210)의 표면 및 제2 분할 비아(220b) 내부에는 필 도금층(240)이 개재되는데, 상기 필 도금층(240)은 베이스 기판(210)의 표면 및 제2 분할 비아(220b)에 충전되는 구리, 니켈, 주석 등과 같은 금속 물질로 이루어지며, 충전 도금층(244a)(244b), 분리 도금층(242a) 및 도금층(242b)을 포함하여 구성된다.
충전 도금층(244a)(244b)은 베이스 기판(210)의 표면 및 제2 분할 비아(220b) 내부에 개재되는 금속층으로서, 전해 도금층으로 구성될 수 있다.
분리 도금층(242a)은 제1 및 제2 분할 비아(220a)(220b)의 사이에 개재되어 제1 및 제2 분할 비아(220a)(220b)를 분리시키는 금속층으로서, 무전해 도금층으로 구성될 수 있으며, 톱니 형상이다.
도금층(242b)은 인쇄회로기판(210)의 표면(210b)에 개재되는 금속층으로서, 무전해 도금층으로 구성될 수 있다.
상술한 충전 도금층(244a)(244b), 분리 도금층(242a) 및 도금층(242b)을 포함하는 필 도금층(240)은 필(fill) 도금 방식으로 충전된다.
이를 위해 베이스 기판(210)의 표면 및 비아홀(220) 즉, 제2 분할 비아(220b) 내부를 무전해 도금에 의해 무전해 도금층인 분리 도금층(242a) 및 도금층(242b)으로 증착한 후, 베이스 기판(210)의 표면 및 제2 분할 비아(220b) 내부를 전해 도금에 의해 전해 도금층인 충전 도금층(244a)(244b)을 형성하므로 필 도금층(240)은 무전해 도금층(분리 도금층(242a) 및 도금층(242b)) 위에 전해 도금층(충전 도금층(244a)(244b))이 적층되는 구조로 형성된다.
지금까지 설명한 인쇄회로기판의 구조를 정리하여 설명하면, 베이스 기판(210)의 비아홀(220)에는 제1 및 제2 분할 비아(220a)(220b)가 형성되고, 제1 및 제2 분할 비아(220a)(220b)의 내부는 각각 페이스트 충전 방식 및 필 도금 방식으로 충전되기 때문에 제2 분할 비아(220a)(220b) 내부에는 충전 도금층(244a) 즉, 전해 도금층이 형성되고, 제1 및 제2 분할 비아(220a)(220b)의 사이에는 비아홀(220)을 제1 및 제2 분할 비아(220a)(220b)로 분리시키는 분리 도금층(242a) 즉, 무전해 도금층이 형성되는 것이다.
이하에서는 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 충전과정에 대하여 설명하도록 한다.
도 2 내지 도 7은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 충전과정을 나타내는 단면도를 나타낸다.
도 2 내지 도 7에 도시한 바와 같이, 인쇄회로기판(200)을 제조하기 위해 베이스 기판(210)을 제공하는데, 본 발명의 일실시예에서는 절연층(210a)을 개재하여 양면에 박막의 구리막(210b)(210c)이 형성된 동박 적층판(Copper Clad Laminate : CCL)을 제공한다.
여기서, 동박 적층판(210)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 구조로서, 동박의 두께는 보통 18 ~ 70㎛ 정도이나 배선 패턴의 미세화에 따라 5㎛, 7㎛, 15㎛를 사용하기도 한다.
다음으로, 형성하고자 하는 비아홀(220)을 소정의 개수로 분할하는데, 이는 비아홀(220)의 형상 및 크기에 맞춰 분할 개수를 조절하기 위해 비아홀(220) 내부를 가상으로 분할하는 것을 말한다.
도 8 및 도 9는 비아홀의 형상에 따라 복수 개의 분할 비아로 분할하는 일례를 보여주는 도면으로서, 비아홀을 소정의 개수로 분할하는 예를 보여준다.
도 8은 비아홀(220)이 원형일 때 비아홀(220)을 분할하는 예로서, 도 8a 및 도 8b에서와 같이, 비아홀에 2개의 분할 비아가 형성되도록 가로 방향으로 분할함으로써 2개의 분할 비아 중 1개의 분할 비아는 1차 가공하고, 2개의 분할 비아 중 나머지 1개의 분할 비아는 2차 가공하도록 구성된다.
도 9는 비아홀(120)이 사각 형상일 때 비아홀(920)을 분할하는 예로서, 도 9a에서와 같이 비아홀에 4개의 분할 비아가 형성되도록 세로 방향으로 분할함으로써 4개의 분할 비아 중에서 2개의 분할 비아는 1차 가공하고, 나머지 2개의 분할 비아는 2차 가공할 수 있도록 한다. 이때, 1차 가공하는 분할 비아와 2차 가공하는 분할 비아는 교대로 배열된다.
그리고, 도 9b에서와 같이, 비아홀에 2개의 분할 비아가 형성되도록 가로 방향으로 분할함으로써 2개의 분할 비아 중에서 1개의 분할 비아는 1차 가공하고, 나머지 1개의 분할 비아는 2차 가공하도록 구성된다.
또한, 도 9c에서와 같이 비아홀에 8개의 분할 비아가 형성되도록 가로 및 세로 방향으로 분할함으로써 8개의 분할 비아 중에서 4개의 분할 비아는 1차 가공하고, 나머지 4개의 분할 비아는 2차 가공하는데, 이때, 1차 가공하는 분할 비아와 2차 가공하는 분할 비아가 서로 접하지 않도록 교대로 배열한다.
한편, 도 3으로 다시 돌아와 설명하면, 분할된 비아홀(220)의 일부를 1차 가공하여 제1 분할 비아(220a : 220a1~220a3)를 형성한다.
즉, 동박 적층판(210)의 상부면에서 하부면인 상단 구리막(210b)에서 하단 구리막(210c) 방향으로 드릴을 사용하여 제1 분할 비아(220a : 220a1~220a3)를 형성한다.
여기서, 제1 분할 비아(220a : 220a1~220a3)를 형성하는 과정은 기계적 드릴 또는 UV, YAG 및 CO2 레이저 드릴을 모두 사용하나, 바람직하게는 기계적 드릴을 사용하여 사전에 설정된 위치에 따라 분할 비아를 형성한다.
상술한 바와 같이, 제1 분할 비아(220a : 220a1~220a3)를 형성한 후, 제1 분할 비아(220a : 220a1~220a3)를 금속 페이스트(230)로 충전한다.
이때, 금속 페이스트(230)는 도전성 페이스트로 구성될 수 있으며, 상기 금속 페이스트를 충전하는 과정은 스퀴즈(squeeze)를 이용하여 금속 페이스트를 제1 분할 비아(220a) 내부로 이동시킴으로써 제1 분할 비아(220a)를 충전하는 제1 동작과 충전된 금속 페이스트를 가압하는 제2 동작을 교대로 수행하여 이루어진다.
상기한 바와 같이, 스퀴즈를 이용하여 제1 분할 비아(220a)를 금속 페이스트로 충전하는 방식 외에 다양한 방식을 사용하여 제1 분할 비아(220a)를 금속 페이스트로 충전할 수 있다.
다음으로, 도 5에 도시한 바와 같이, 분할된 비아홀(220)의 나머지를 2차 가공하여 제2 분할 비아(220b : 220b1~220b3)를 형성한다.
즉, 동박 적층판(210)의 하부면에서 상부면인 하단 구리막(210c)에서 상단 구리막(210b) 방향으로 드릴을 사용하여 제2 분할 비아(220b : 220b1~220b3)를 형성한다.
여기서, 제2 분할 비아(220b : 220b1~220b3)를 형성하는 과정은 기계적 드릴 또는 UV, YAG 및 CO2 레이저 드릴을 모두 사용하나, 바람직하게는 기계적 드릴을 사용하여 사전에 설정된 위치에 따라 분할 비아를 형성하고 각종 오염과 이물질을 제거하는 디버링 및 디스미어를 행하는 것이 바람직하다.
디버링은 드릴링 시 발생하는 동박의 거칠어짐 및 비아 내벽의 먼지 입자와 동박 표면의 먼지, 지문 등을 제거하고 동시에 동박의 표면에 거칠기를 부여함으로써 후속되는 충전공정에서 구리의 밀착력을 높여준다.
디스미어는 드릴링 시 발생하는 열에 의하여 기판을 구성하고 있는 수지가 녹아 비아의 내벽에 부착되는데, 이것을 제거하는 작업이다. 비아의 내벽에 부착된 녹은 수지는 동도금의 품질을 떨어뜨리는 결정적인 작용을 한다.
상술한 바와 같이, 제2 분할 비아(220b : 220b1~220b3)를 형성하고 디버링 및 디스미어를 수행한 후, 동박 적층판(210)의 표면(210b)(210c) 및 제2 분할 비아(220b : 220b1~220b3)를 필 도금한다.
상기 필 도금 방식은 도 6에 도시한 바와 같이, 동박 적층판(210)의 표면(210b)(210c) 및 제2 분할 비아(220b : 220b1~220b3) 내부에 무전해 도금층인 분리 도금층(242a) 및 도금층(242b)을 형성한다. 즉, 동박 적층판(210)의 표면(210b)(210c) 및 제2 분할 비아(220b : 220b1~220b3)의 내부에 통전성을 부여하기 위하여 무전해 도금을 실시하여 무전해 도금층(242a)(242b)을 형성한다.
이때, 무전해 도금 과정은 제2 분할 비아(220b : 220b1~220b3)를 전기 동도금하기 위한 시드(seed)층을 형성하기 위해 진행하는 공정으로서, 무전해 도금 + 전기 동도금으로 이루어질 수 있다.
그리고, 무전해 동도금된 동박 적층판(210)의 표면(210b)(210c) 및 제2 분할 비아(220b : 220b1~220b3) 내부를 전해 도금하여 전해 금속층인 충전 도금층(244a)(244b)을 형성함으로써 동박 적층판(210) 전체를 필 도금한다.
여기서, 상기 무전해 도금은 시간이 오래 걸리며 공정이 까다로워 신뢰성을 얻을 만큼의 도금층을 적층할 수 없기 때문에 이미 무전해 동도금된 제2 분할 비아(120b : 120b1~120b3)의 내부를 전해 도금을 통해 한번 더 두껍게 도금해준다.
상기와 같은 공정은 후에 회로를 형성하기 위해 기판의 양면에 도금이 완성된 후 회로가 남아야 하는 부분 즉, 회로 패턴 부분에만 선택적으로 에칭 레지스트(도금 레지스트와 동일한 재질)를 도포하고, 에칭 공정을 진행한 후, 에칭 레지스트를 제거하면 회로를 형성할 수 있다.
이때, 에칭 또는 도금 레지스트를 선택적으로 도포하는 방법은 에칭 또는 도금 레지스트를 전체적으로 도포한 후 노광 및 현상 공정을 통해서 선택적으로 에칭을 하거나 선택적으로 도금 레지스트를 남김으로써 수행될 수 있다.
또한, 회로를 형성하는 다른 방법으로는 전해 도금을 수행하기 전에 도금이 되지 않아야 할 부분에만 선택적으로 도금 레지스트를 도포하면, 전해 도금층이 회로 모양으로 형성되기 때문에 회로를 형성할 수 있다.
이외에 다양한 방법을 사용하여 회로를 형성할 수 있다.
지금까지 상술한 바를 정리하면, 사이즈가 큰 비아홀을 필 도금하기 위해서는 도금의 두께가 두꺼워지고, 패턴을 형성하기 위해 에칭량이 늘어나므로 미세 패턴을 적용하기 어렵거나 불필요한 두께를 제거하기 위해 에칭 또는 연마 등의 방법으로 일정 두께를 제거해야 하는 문제점이 있었다. 또한, 사이즈가 큰 비아홀의 경우 표면에 오목한 부분인 딤플이 크게 형성되어 도금으로는 완전하게 도금할 수 없었다.
이를 해결하기 위해 본 발명의 일실시예에서는 사이즈가 큰 비아홀을 복수 개의 분할 비아로 가상으로 분할한 후, 분할 비아의 일부를 드릴 등과 같은 방법으로 가공하여 가공된 공간만 금속 페이스트로 충전한다. 이후, 베이스 기판의 반대면에서 분할 비아의 나머지를 드릴 등과 같은 방법으로 가공한 후, 필 도금함으로써 비아홀 내부를 딤플없이 효과적으로 충전할 수 있게 되는 것이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
210. 베이스 기판 220. 비아홀
220a. 제1 분할 비아 220b. 제2 분할 비아
230. 금속 페이스트층 240. 필 도금층
242a. 분리 도금층 244a, 244b. 충전 도금층
242b. 도금층

Claims (8)

  1. 비아홀이 형성된 베이스 기판;
    상기 비아홀을 상기 베이스 기판의 상, 하부에서 분할하여 형성된 제1 및 제2 분할 비아를 포함하고,
    상기 제1 분할 비아에는 금속 페이스트층이 개재되고,
    상기 제2 분할 비아에는 필 도금층이 개재된 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 분할 비아는,
    상기 베이스 기판에서 교대로 배치된 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 필 도금층은,
    상기 제2 분할 비아의 내부에 충전되는 충전 도금층;
    상기 제1 및 제2 분할 비아의 사이에 개재되어 상기 제1 및 제2 분할 비아를 분리시키는 분리 도금층을 포함하는 인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 충전 도금층은,
    전해 도금층이고,
    상기 분리 도금층은,
    무전해 도금층인 인쇄회로기판.
  5. 제 3 항에 있어서,
    상기 분리 도금층은,
    톱니 형상으로 개재된 인쇄회로기판.
  6. 베이스 기판에 형성하고자 하는 비아홀을 상기 베이스 기판의 상부와 하부에서 각각 형성하여 교대로 배치되게 소정의 개수로 분할하는 분할단계;
    상기 분할된 비아홀의 일부를 1차 가공하여 제1 분할 비아를 형성하는 제1 비아 형성단계;
    상기 형성된 제1 분할 비아를 금속 페이스트로 충전하는 제1 충전 단계;
    상기 분할된 비아홀의 나머지를 2차 가공하여 제2 분할 비아를 형성하는 제2 비아 형성단계;
    상기 형성된 제2 분할 비아를 필 도금하여 상기 비아홀을 충전하는 제2 충전단계를 포함하는 인쇄회로기판의 비아홀 충전방법.
  7. 제 6 항에 있어서,
    상기 제2 충전단계는,
    상기 형성된 제2 분할 비아에 무전해 도금층을 형성하는 무전해 도금층 형성단계를 포함하는 인쇄회로기판의 비아홀 충전방법.
  8. 제 7 항에 있어서,
    상기 제2 충전단계는,
    상기 무전해 도금층 형성단계 후, 상기 무전해 도금층이 형성된 상기 제2 분할 비아에 전해 도금층을 형성하는 전해 도금층 형성단계를 포함하는 인쇄회로기판의 비아홀 충전방법.
KR1020100110962A 2010-11-09 2010-11-09 인쇄회로기판 및 그의 비아홀 충전방법 KR101298320B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100110962A KR101298320B1 (ko) 2010-11-09 2010-11-09 인쇄회로기판 및 그의 비아홀 충전방법
US13/317,291 US20120111625A1 (en) 2010-11-09 2011-10-14 Printed circuit board and method for filling via hole thereof
JP2011240004A JP2012104819A (ja) 2010-11-09 2011-11-01 印刷回路基板及びそのビアホールの充填方法
CN2011103512224A CN102573334A (zh) 2010-11-09 2011-11-08 印刷电路板及其导通孔填充方法
JP2013120612A JP2013168691A (ja) 2010-11-09 2013-06-07 印刷回路基板及びそのビアホールの充填方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110962A KR101298320B1 (ko) 2010-11-09 2010-11-09 인쇄회로기판 및 그의 비아홀 충전방법

Publications (2)

Publication Number Publication Date
KR20120049616A KR20120049616A (ko) 2012-05-17
KR101298320B1 true KR101298320B1 (ko) 2013-08-20

Family

ID=46267368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110962A KR101298320B1 (ko) 2010-11-09 2010-11-09 인쇄회로기판 및 그의 비아홀 충전방법

Country Status (1)

Country Link
KR (1) KR101298320B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051137A (ja) * 1996-07-30 1998-02-20 Nec Toyama Ltd プリント配線板の製造方法
JP2004356564A (ja) 2003-05-30 2004-12-16 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
KR20070013088A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 회로 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051137A (ja) * 1996-07-30 1998-02-20 Nec Toyama Ltd プリント配線板の製造方法
JP2004356564A (ja) 2003-05-30 2004-12-16 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
KR20070013088A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 회로 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120049616A (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
KR101167466B1 (ko) 다층 인쇄회로기판 그 제조방법
TWI383715B (zh) 高密度基板之結構與製法
US20130140074A1 (en) Via hole plating method and printed circuit board manufactured using the same
JP2013168691A (ja) 印刷回路基板及びそのビアホールの充填方法
KR20140057861A (ko) 인쇄회로기판 제조 방법
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
US20080209718A1 (en) Method of manufacturing multi-layered printed circuit board
EP0189975A1 (en) Manufacture of printed circuit boards
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
JP2008078343A (ja) プリント配線板及びその製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP2013106034A (ja) プリント回路基板の製造方法
JP2016092052A (ja) 配線基板の製造方法
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
US8074352B2 (en) Method of manufacturing printed circuit board
KR20170138220A (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101298320B1 (ko) 인쇄회로기판 및 그의 비아홀 충전방법
JP2005236194A (ja) プリント配線板の製造方法
KR100651341B1 (ko) 미세 패턴 형성이 가능한 인쇄회로기판 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
JP2021118293A (ja) リジッド・フレックス多層プリント配線板の製造方法
KR20120053735A (ko) 인쇄회로기판 및 그의 비아홀 충전방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee