KR101288908B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101288908B1
KR101288908B1 KR1020120041351A KR20120041351A KR101288908B1 KR 101288908 B1 KR101288908 B1 KR 101288908B1 KR 1020120041351 A KR1020120041351 A KR 1020120041351A KR 20120041351 A KR20120041351 A KR 20120041351A KR 101288908 B1 KR101288908 B1 KR 101288908B1
Authority
KR
South Korea
Prior art keywords
light emitting
angle
semiconductor layer
substrate
emitting part
Prior art date
Application number
KR1020120041351A
Other languages
Korean (ko)
Inventor
박은현
전수근
김태현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020120041351A priority Critical patent/KR101288908B1/en
Application granted granted Critical
Publication of KR101288908B1 publication Critical patent/KR101288908B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

PURPOSE: A semiconductor light emitting diode (LED) is provided to enlarge a first interval angle at the side portion of a substrate covered with a connecting electrode compared with a second interval angle at the uncovered side portion of the substrate, thereby reducing optical loss. CONSTITUTION: A semiconductor light emitting diode (LED) includes a substrate, a first light emitting part, a second light emitting part, and a connecting electrode (502). The light emitting parts have active layers generating light. The connecting electrode electrically and mutually connects the light emitting parts. The substrate has one side portion which is covered with the connecting electrode and the other side portion which is not covered with the connecting electrode. A first interval angle (593) is formed between the one side portion and the upper side of the substrate. A second interval angle (595) is formed between the other side portion and the upper side of the substrate.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE} Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광추출효율이 향상되고 전기적 연결의 신뢰성이 향상된 반도체 발광소자에 관한 것이다.The present disclosure generally relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having improved light extraction efficiency and improved reliability of electrical connection.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device. The III-nitride semiconductor light emitting device includes a substrate 10 (e.g., sapphire substrate), a buffer layer 20 grown on the substrate 10, an n-type III-nitride semiconductor layer 30 grown on the buffer layer 20, The active diffusion layer 40 formed on the p-type III nitride semiconductor layer 30 and the p-type III-nitride semiconductor layer 50 grown on the active layer 40, The p-side bonding pad 70 formed on the current spreading film 60, the p-type III-nitride semiconductor layer 50, and the active layer 40 are exposed in an mesa-etching manner to form an n-type III- An n-side bonding pad 80 formed on the substrate 30, and a protective film 90.

버퍼층(20)은 기판(10)과 n형 3족 질화물 반도체층(30) 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(30)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(20)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(30)의 일부로 보아도 좋다.The buffer layer 20 is intended to overcome the difference between the lattice constant and the thermal expansion coefficient between the substrate 10 and the n-type III nitride semiconductor layer 30. In U.S. Patent No. 5,122,845, US Pat. No. 5,290,393 discloses a technique of growing an AlN buffer layer having a thickness of 100 ANGSTROM to 500 ANGSTROM at a temperature of 200 to 900 DEG C, 1-x) N (0 < x < 1) buffer layer is disclosed in US Patent Application Publication No. 2006/154454, and a SiC buffer layer (seed layer) is grown at a temperature of 600 캜 to 990 캜 And growing an In (x) Ga (1-x) N (0 &lt; x? 1) layer thereon. A GaN layer which is not doped is grown before the growth of the n-type III-nitride semiconductor layer 30, which may be regarded as a part of the buffer layer 20 or a part of the n-type III-nitride semiconductor layer 30 .

전류확산 전도막(60)은 p형 3족 질화물 반도체층(50) 전체로 전류가 잘 공급되도록 하기 위해 구비된다. 전류확산 전도막(60)은 p형 3족 질화물 반도체층(50)의 거의 전면에 걸쳐서 형성되며, 예를 들어, ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 전도막으로 형성되거나, Ag를 사용하여 반사형 전도막으로 형성될 수 있다.The current diffusion conductive film 60 is provided to supply current to the entire p-type III nitride semiconductor layer 50 well. The current diffusion conductive film 60 is formed over substantially the entire surface of the p-type III nitride semiconductor layer 50. For example, ITO, ZnO, or Ni and Au may be used to form the light-transmitting conductive film, or Ag may be used Thereby forming a reflective conductive film.

p측 본딩 패드(70)와 n측 본딩 패드(80)는 전류의 공급과 외부로의 와이어 본딩을 위한 메탈 전극으로서, 예를 들어, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합을 사용하여 형성될 수 있다.The p-side bonding pad 70 and the n-side bonding pad 80 are metal electrodes for supplying a current and for wire bonding to the outside, for example, nickel, gold, silver, chromium, titanium, platinum, , Iridium, aluminum, tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, molybdenum or any combination thereof.

보호막(90)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The protective film 90 is formed of a material such as silicon dioxide and may be omitted.

도 2는 미국 특허 제6,547,249호에 개시된 직렬연결된 LED (A, B)의 일 예를 나타내는 도면이다. 여러 가지 장점 때문에 도 2에 도시된 것과 같이 복수의 LED (A, B)가 직렬연결되어 사용된다. 예를 들어, 복수의 LED (A, B)를 직렬연결하면 외부 회로와 와이어 연결의 개수가 감소하며, 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 LED (A, B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다.2 is a diagram illustrating an example of a series-connected LED (A, B) disclosed in US Pat. No. 6,547,249. Due to various advantages, a plurality of LEDs (A, B) are used in series as shown in FIG. For example, connecting a plurality of LEDs A and B in series reduces the number of external circuits and wire connections, and reduces the light absorption loss due to the wires. In addition, the power supply circuit can be simplified further because the operating voltage of the series-connected LEDs (A, B) all increases.

한편, 복수의 LED (A, B)를 직렬연결하기 위해서 인터커넥터(34)를 증착하여 이웃한 LED (A, B)의 p측 전극(32)과 n측 전극(32)을 연결한다. 그러나 복수의 LED (A, B)를 전기적으로 절연하는 분리(isolation) 공정에서 사파이어 기판(20)이 노출되도록 복수의 반도체층을 식각해야 하는데, 그 식각 깊이가 깊어서 시간이 오래 걸리고 단차가 크기 때문에 인터커넥터(34)를 형성하기가 어렵다.Meanwhile, in order to connect the plurality of LEDs (A, B) in series, an interconnector 34 is deposited to connect the p-side electrode 32 and the n-side electrode 32 of the neighboring LEDs (A, B). However, a plurality of semiconductor layers must be etched to expose the sapphire substrate 20 in an isolation process that electrically insulates the plurality of LEDs (A, B). It is difficult to form the interconnector 34.

단차를 완만하게 하기 위해 복수의 반도체층의 측면이 기판과 경사를 이루도록 형성되는 방법이 사용된다. 그러나 복수의 반도체층의 측면의 경사는 LED 내부로부터 기판측으로 반사되는 광량을 증가시켜 광손실이 증가되는 문제가 있다.In order to smooth the step, a method is used in which side surfaces of the plurality of semiconductor layers are formed to be inclined with the substrate. However, the inclination of the side surfaces of the plurality of semiconductor layers increases the amount of light reflected from the inside of the LED to the substrate side, thereby increasing the light loss.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 기판; 기판 위에서 서로 떨어져 위치하는 제1 발광부 및 제2 발광부;로서, 각각 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 제1 발광부 및 제2 발광부; 그리고 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하며, 연결 전극이 위치하며, 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮힌 측면 부분이 기판의 상면과 이루는 제1 사잇각이 덮이지 않은 측면이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, a substrate; A first light emitting part and a second light emitting part positioned apart from each other on the substrate, each of the first light emitting part and the second light emitting part having an active layer for generating light by recombination of electrons and holes; And a connecting electrode electrically connecting the first light emitting part and the second light emitting part, wherein the connecting electrode is positioned and at least one of a side surface of the first light emitting part and a side surface of the second light emitting part that are opposite to each other. The semiconductor light emitting device is characterized in that the side surface portion covered by the first side angle which is not covered with the upper surface of the substrate is larger than the second side angle which is formed with the upper surface of the substrate.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 특허 제6,547,249호에 개시된 직렬연결된 LED의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면,
도 5는 도 3에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면.FIG. 1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device,
2 illustrates an example of a series-connected LED disclosed in US Pat. No. 6,547,249;
3 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
FIG. 4 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 3 taken along line AA,
5 is a cross-sectional view of the semiconductor light emitting device illustrated in FIG. 3 taken along a line BB;
6 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
7 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
8 illustrates another example of the semiconductor light emitting device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다. 도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면이다.3 is a view showing an example of a semiconductor light emitting device according to the present disclosure. 4 is a cross-sectional view taken along line A-A of the semiconductor light emitting device shown in Fig.

반도체 발광소자(500)는 기판(510), 제1 발광부(503), 제2 발광부(505) 및 연결 전극(502)을 포함한다. 제1 발광부(503) 및 제2 발광부(505)는 각각 복수의 반도체층을 포함한다. 복수의 반도체층은 버퍼층(520), 제1 반도체층(530), 활성층(540) 및 제2 반도체층(550)을 포함한다.The semiconductor light emitting device 500 includes a substrate 510, a first light emitting part 503, a second light emitting part 505, and a connection electrode 502. The first light emitting part 503 and the second light emitting part 505 each include a plurality of semiconductor layers. The plurality of semiconductor layers includes a buffer layer 520, a first semiconductor layer 530, an active layer 540, and a second semiconductor layer 550.

기판(510) 위에 버퍼층(520), 제1 반도체층(530), 활성층(540) 및 제2 반도체층(550)을 포함하는 복수의 반도체층이 형성된다. 기판(510) 위에 에피성장되는 반도체층들은 주로 유기금속기상성장법(MOCVD)에 의해 성장되며, 필요에 따라서 각 층들은 다시 세부 층들을 포함할 수 있다.A plurality of semiconductor layers including the buffer layer 520, the first semiconductor layer 530, the active layer 540, and the second semiconductor layer 550 are formed on the substrate 510. The semiconductor layers epitaxially grown on the substrate 510 are mainly grown by organometallic vapor phase growth (MOCVD), and each layer may further include detailed layers as necessary.

이후, 전기적 분리 공정에서 제1 발광부(503)와 제2 발광부(505)를 제외한 영역의 복수의 반도체층이 식각되어 제1 발광부(503) 및 제2 발광부(505)가 기판(510) 위에서 떨어져 형성된다. 여러 개의 반도체층을 제거하는 방법으로 건식식각 방법, 예를 들어 ICP(Inductively Coupled Plasma)이 사용될 수 있다.Subsequently, in the electrical separation process, the plurality of semiconductor layers in the regions except for the first light emitting part 503 and the second light emitting part 505 are etched so that the first light emitting part 503 and the second light emitting part 505 are formed of a substrate ( 510 is formed above. As a method of removing a plurality of semiconductor layers, a dry etching method, for example, an inductively coupled plasma (ICP) may be used.

이하에서는 버퍼층(520), 제1 반도체층(530), 제2 반도체층(550) 및 활성층(540)이 III-V족 화합물 반도체로 형성된 경우로서, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되는 3족 질화물 반도체로 형성된 경우를 예로 하여 설명한다.Hereinafter, when the buffer layer 520, the first semiconductor layer 530, the second semiconductor layer 550, and the active layer 540 are formed of a III-V group compound semiconductor, Al (x) Ga (y) In (1). The case where it is formed with a group III nitride semiconductor represented by -xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) will be described as an example.

제1 반도체층(530)은 제1 도전형을 가지며, 제2 반도체층(550)은 제1 도전형과 다른 제2 도전형을 갖도록 구비된다. 본 예에서는, 예를 들어, 제1 반도체층(530)은 n형 질화물 반도체층(530; 예를 들어, n형 GaN층)으로, 제2 반도체층(550)은 p형 질화물 반도체층(550; 예를 들어, p형 GaN층)으로 사용한다.The first semiconductor layer 530 has a first conductivity type, and the second semiconductor layer 550 is provided to have a second conductivity type different from the first conductivity type. In this example, for example, the first semiconductor layer 530 is an n-type nitride semiconductor layer 530 (for example, an n-type GaN layer), and the second semiconductor layer 550 is a p-type nitride semiconductor layer 550. For example, a p-type GaN layer).

기판(510)은 동종기판으로 GaN계 기판, 이종 기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.The substrate 510 may be a GaN-based substrate as a homogeneous substrate, a sapphire substrate, a SiC substrate, or a Si substrate as a heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown.

버퍼층(520)은 기판(510)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이다. 버퍼층(520)은, 예를 들어, 상기 III-V족 화합물 반도체로 이루어지며, 저온 버퍼층 및 저온 버퍼층 위에 형성된 un-GaN층을 포함한다.The buffer layer 520 is to overcome the difference in lattice constant and thermal expansion coefficient between the substrate 510 and the group III nitride semiconductor. The buffer layer 520 is made of, for example, the group III-V compound semiconductor, and includes a low temperature buffer layer and an un-GaN layer formed on the low temperature buffer layer.

계속해서, 제1 발광부(503) 및 제2 발광부(505)의 p형 질화물 반도체층(550) 및 활성층(540)의 일부가 메사 식각되어 n형 질화물 반도체층(530)의 일부가 식각되어 노출된 n-접촉영역(532, 534)이 형성된다.Subsequently, a part of the p-type nitride semiconductor layer 550 and the active layer 540 of the first light emitting part 503 and the second light emitting part 505 is mesa-etched so that a part of the n-type nitride semiconductor layer 530 is etched. The exposed n-contact regions 532, 534 are formed.

이후, 추가의 식각 공정에 의해 서로 대향하는 제1 발광부(503)의 측면 및 제2 발광부(505)의 측면에 연결 전극(502)이 위치하는 측면 부분이 형성된다. 연결 전극(502)이 위치하는 제1 발광부(503)의 측면 부분은 연결 전극(502)과 마주하는 제1 면(504)을 포함하고, 연결 전극(502)이 위치하는 제2 발광부(505)의 측면 부분은 연결 전극(502)과 마주하는 제2 면(506)을 포함한다.Thereafter, a side portion of the first light emitting portion 503 facing each other and a side surface of the second light emitting portion 505 is formed by an additional etching process. The side portion of the first light emitting portion 503 where the connection electrode 502 is located includes the first surface 504 facing the connection electrode 502 and the second light emitting portion 505 includes a second side 506 that faces the connecting electrode 502. [

예를 들어, 건식 식각 공정에 의해 제1 발광부(503)의 n-접촉영역(532)의 n형 질화물 반도체층(530)의 일부 가장자리 및 버퍼층(520)의 일부가 식각되어 제1 면(504)이 형성된다. 제1 발광부(503) 및 제2 발광부(505)로부터 노출된 기판(510)의 상면과 제1 면(504)은 제1 사잇각(593)을 이루며, 제1 사잇각(593)은 둔각으로 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.For example, some edges of the n-type nitride semiconductor layer 530 of the n-contact region 532 of the first light emitting part 503 and a part of the buffer layer 520 may be etched by a dry etching process. 504 is formed. The upper surface and the first surface 504 of the substrate 510 exposed from the first light emitting part 503 and the second light emitting part 505 form a first angle 593, and the first angle 593 is an obtuse angle. By being formed, the connection electrode 502 is formed with a gentle step.

제2 발광부(505)의 측면에 형성된 제2 면(506)은 바람직하게는 n형 질화물 반도체층(530)에 형성되며, 도 4에 도시된 예에서는 p형 질화물 반도체층(550), 활성층(540) 및 n형 질화물 반도체층(530) 및 버퍼층(520)에 형성된다. 제2 면(506)도 기판(510)의 상면과 제1 사잇각(593)을 이루도록 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.The second surface 506 formed on the side of the second light emitting part 505 is preferably formed in the n-type nitride semiconductor layer 530. In the example shown in FIG. 4, the p-type nitride semiconductor layer 550 and the active layer 540 and the n-type nitride semiconductor layer 530 and the buffer layer 520. The second surface 506 is also formed to form the first surface angle 593 with the upper surface of the substrate 510, so that the connection electrode 502 is formed in a gentle step.

계속해서, 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법(Thermal Evaporation) 등을 이용하여, 제1 발광부(503) 및 제2 발광부(505)의 p형 질화물 반도체층(550) 위에 전류확산 전도막(560)이 형성된다. 이와 다르게, 전류확산 전도막(560)을 형성한 후에 전술된 메사 식각 공정을 할 수도 있다. 전류확산 전도막(560)은 p형 질화물 반도체층(550) 전체적으로 전류밀도 균일성을 향상하여 면발광이 되도록 한다. 전류확산 전도막(560)은 주로 ITO, ZnO 또는 Ni/Au로 형성된다.Subsequently, the p-type nitride semiconductor of the first light emitting portion 503 and the second light emitting portion 505 using sputtering, E-beam evaporation, thermal evaporation, or the like. A current spreading conductive film 560 is formed over the layer 550. Alternatively, after the current diffusion conductive film 560 is formed, the aforementioned mesa etching process may be performed. The current spreading conductive film 560 improves the current density uniformity of the p-type nitride semiconductor layer 550 as a whole so as to emit surface light. The current diffusion conductive film 560 is mainly formed of ITO, ZnO, or Ni / Au.

이후, 제2 발광부(505)의 제2 면(506)에 SiO2, SiN2, SiNOx 등을 사용하여 절연체(590)가 형성된다. 절연체(590)는 기판(510) 및 제1 발광부(503)의 제1 면(504)까지 연장되어 형성되어도 무방하다.Thereafter, an insulator 590 is formed on the second surface 506 of the second light emitting part 505 using SiO 2 , SiN 2 , SiNO x, or the like. The insulator 590 may extend to the substrate 510 and the first surface 504 of the first light emitting portion 503.

다음, 스퍼터링(Sputtering)법, 전자빔 증작법(Ebeam Evaporation), 열증착법(Thermal Evaporation) 등의 방법을 이용하여 전극이 형성된다.Next, an electrode is formed by a method such as a sputtering method, an electron beam evaporation method (Ebeam evaporation), or a thermal evaporation method.

n측 가지 전극(583)이 제1 발광부(503)의 n-접촉영역(532)에서 제1 면(504)의 인근에서 뻗도록 형성되고, n측 패드 전극(580) 및 n측 가지 전극(585)이 제2 발광부(505)의 n-접촉영역(534)에 형성된다. p측 패드 전극(570) 및 p측 가지 전극(573)이 제1 발광부(503)의 전류확산 전도막(560) 위에 형성되고, p측 가지 전극(575)이 제2 발광부(505)의 전류확산 전도막(560) 위에서 제2 면(506)의 인근에서 뻗도록 형성된다. 가지 전극 및 패드 전극의 형상 및 위치는 반도체 발광소자의 사이즈, 형상 등에 따라 변경되거나 삭제될 수 있다. the n side branch electrode 583 is formed to extend in the vicinity of the first side 504 in the n-contact region 532 of the first light emitting portion 503 and the n side pad electrode 580 and the n- Contact region 534 of the second light emitting portion 505 is formed. the p side electrode 570 and the p side branch electrode 573 are formed on the current diffusion conductive film 560 of the first light emitting portion 503 and the p side branch electrode 575 is formed on the second light emitting portion 505, Is formed to extend near the second surface 506 above the current diffusion conductive film 560 of FIG. The shape and position of the branch electrode and the pad electrode may be changed or deleted depending on the size, shape, etc. of the semiconductor light emitting device.

연결 전극(502)은 상기 전극들이 형성되는 공정에서 함께 형성된다. 연결 전극(502)은 제1 발광부(503)의 n형 질화물 반도체층(530)과 제2 발광부(505)의 p형 질화물 반도체층(550)을 전기적으로 연결한다. 따라서 제1 발광부(503)와 제2 발광부(505)는 연결 전극(502)에 의해 전기적으로 직렬연결된다. 연결 전극(502)은 제1 발광부(503)의 n-접촉영역(532)에서 n측 가지 전극(583)과 전기적으로 연결된다. 연결 전극(502)는 절연체(590) 위에서 제1 면(504), 기판(510) 및 제2 면(506)을 따라 제2 발광부(505)의 전류확산 전도막(560) 위로 연장되어 p측 가지 전극(575)과 전기적으로 연결된다.The connection electrodes 502 are formed together in the process of forming the electrodes. The connection electrode 502 electrically connects the n-type nitride semiconductor layer 530 of the first light emitting portion 503 and the p-type nitride semiconductor layer 550 of the second light emitting portion 505. Accordingly, the first light emitting portion 503 and the second light emitting portion 505 are electrically connected in series by the connection electrode 502. The connection electrode 502 is electrically connected to the n-side branch electrode 583 in the n-contact region 532 of the first light emitting portion 503. [ The connection electrode 502 extends over the current spreading conductive film 560 of the second light emitting portion 505 along the first surface 504, the substrate 510 and the second surface 506 on the insulator 590 to form p And is electrically connected to the lateral branch electrode 575.

도 4에 도시된 것과 같이, 연결 전극(502)은 기판(510)의 상면과 제1 사잇각(593)을 이루는 제1 면(504) 및 제2 면(506)을 따라 형성되므로 경사가 완만한 단차로 형성된다. 따라서 연결 전극(502)의 형성이 용이하고, 연결 전극(502)의 단락 등의 불량이 감소하여 전기적 연결의 신뢰성이 향상된다.As shown in FIG. 4, the connection electrode 502 is formed along the first surface 504 and the second surface 506, which form the first angle 593 with the upper surface of the substrate 510, so that the slope is gentle. It is formed in steps. Therefore, the connection electrode 502 can be easily formed, and defects such as short-circuiting of the connection electrode 502 can be reduced, thereby improving the reliability of the electrical connection.

도 5는 도 3에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면이다.5 is a cross-sectional view of the semiconductor light emitting device illustrated in FIG. 3 taken along the line B-B.

본 개시는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 있어서, 연결 전극(502)에 의해 덮히는 측면 부분과 기판(510)의 상면이 이루는 각도가 연결 전극(502)에 의해 덮히지 않은 측면과 기판(510)의 상면 부분이 이루는 각도와 다르게 형성된다. 연결 전극(502)에 의해 덮히지 않은 측면과 기판(510)의 상면 부분이 이루는 각도는 제1 사잇각(593)과 다르기만 하면 무방하며 특별한 제한이 없다.In the present disclosure, an angle between a side portion of the first light emitting portion 503 and a side surface of the second light emitting portion 505 that are opposite to each other is formed by a side portion covered by the connection electrode 502 and an upper surface of the substrate 510 are connected to each other. The side surface which is not covered by the electrode 502 and the upper surface portion of the substrate 510 are formed differently from the angle formed. An angle formed between the side surface not covered by the connection electrode 502 and the upper surface portion of the substrate 510 may be different from the first site angle 593, and there is no particular limitation.

본 예에서는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 전술된 전기적 분리 공정에서 형성되며, 전술된 추가의 식각 공정은 연결 전극(502)이 형성되는 부분만 수행된다. 따라서 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 각각 기판(510)의 상면과 제2 사잇각(595)을 이룬다. 제2 사잇각(595)은 제1 사잇각(593)보다 작으며 대략 직각이 된다. 또는, 제2 사잇각(595)은 거의 직각에 가까운 둔각 또는 예각으로서 제1 사잇각(593)보다 작은 각이 될 수 있다. In this example, the side of the first light emitting part 503 and the side of the second light emitting part 505 facing each other are formed in the above-described electrical separation process, and the additional etching process described above is a portion in which the connection electrode 502 is formed. Only is performed. The sides of the first light emitting portion 503 and the side surfaces of the second light emitting portion 505 form a second angle 595 with the upper surface of the substrate 510, respectively. The second angle of inclination 595 is smaller than the first angle of incidence 593 and is substantially perpendicular. Alternatively, the second angle 595 may be an angle smaller than the first angle 593 as an obtuse angle or an acute angle that is almost right angle.

따라서 반도체 발광소자(500)는 연결 전극(502)이 위치하는 제1 면(504) 및 제2 면(506)을 제외한 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 광추출효율 향상을 위해 다양한 설계를 적용할 수 있는 장점이 있다.The semiconductor light emitting device 500 is formed on the side surface of the first light emitting portion 503 except for the first surface 504 and the second surface 506 on which the connecting electrode 502 is located and the side surface of the second light emitting portion 505 Various designs can be applied to improve the light extraction efficiency.

도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.6 illustrates another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(600)는 제1 발광부의 측면 및 제2 발광부의 측면을 식각하여 제2 사잇각(695)이 예각으로 형성된 것과, 제2 발광부(605)의 측면 중 연결 전극(602)에 의해 덮힌 부분이 계단형으로 형성된 것을 제외하고는 도 3, 4 및 5에서 설명된 반도체 발광소자(500)와 유사하다. 따라서 중복된 설명은 생략한다.The semiconductor light emitting device 600 includes a second angle 695 formed at an acute angle by etching side surfaces of the first light emitting part and side surfaces of the second light emitting part, and by the connecting electrode 602 among the side surfaces of the second light emitting part 605. It is similar to the semiconductor light emitting device 500 described in FIGS. 3, 4 and 5 except that the covered portion is formed in a stepped shape. Therefore, redundant description is omitted.

메사식각 공정에서 제2 발광부(605) 측면 중 연결 전극(602)이 위치하는 부분, 즉 제2 면(606)이 형성될 부분의 p형 질화물 반도체층(650) 및 활성층(640)을 식각하여 n형 질화물 반도체층(630)을 노출한다. 이후, 추가 식각 공정에 의해 제2 발광부(605)의 버퍼층(620) 및 제1 반도체층(630) 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루고, 활성층(640) 및 p형 질화물 반도체층(650)의 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루도록 형성된다. 따라서 제2 면(606)이 도 6에 도시된 것과 같이 계단형으로 형성된다. 계단형 제2 면(606)으로 인해 연결 전극(602)이 형성되는 단차가 더 낮게 되어 불량이 감소된다.In the mesa etching process, the p-type nitride semiconductor layer 650 and the active layer 640 of the side of the second light emitting part 605 where the connection electrode 602 is located, that is, the portion where the second surface 606 is to be formed are etched. The n-type nitride semiconductor layer 630 is exposed. The buffer layer 620 and the side surfaces of the first semiconductor layer 630 of the second light emitting portion 605 form a first angle of incidence 693 with the upper surface of the substrate 610 by the additional etching process, A side surface of the p-type nitride semiconductor layer 650 is formed to have a first angle 693 with the upper surface of the substrate 610. Therefore, the second surface 606 is formed stepped as shown in FIG. The stepped second surface 606 causes the stepped portion in which the connecting electrode 602 is formed to be lower, thereby reducing defects.

p측 가지 전극(673), n측 가지 전극(685), n측 패드 전극, p측 패드 전극 및 연결 전극(602)을 형성한 이후, 제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하여 제1 발광부(603) 측면 및 제2 발광부(605)의 측면이 기판(610)의 상면과 제2 사잇각(695)을 이루도록 형성된다. 제2 사잇각(695)은 예각이다.After the p-side branch electrode 673, the n-side branch electrode 685, the n-side pad electrode, the p-side pad electrode, and the connecting electrode 602 are formed, the first light emitting part 603 and the second light emitting part ( The side surface of the first light emitting part 603 and the side surface of the second light emitting part 605 are formed to form the second side angle 695 with the upper surface of the substrate 610 by etching the side surface of the 605. The second angle 695 is an acute angle.

제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하는 방법으로 습식 식각 공정이 이용될 수 있다. 습식 식각에서, 예를 들어, 염산(HCl), 질산(HNO3), 불산(HF), 인산(H3PO4), BOE(Buffered Oxide Etchant) 등이 식각액으로 사용된다. 기판(610)과 버퍼층(620)의 계면은 서로 다른 물질 간의 계면이어서 불안정하여 식각이 일어난다. 한편, 절연체(690)에 의해 덮여 있는 제1 면(604) 및 제2 면(606)에서는 절연체(690)에 의해 버퍼층(620)과 기판(610)의 계면이 차폐되어 있다. 따라서 제1 면(604) 및 제2 면(606)은 습식 식각으로부터 보호되며 제1 사잇각(693)이 제2 사잇각(695)보다는 크게 유지된다.A wet etching process may be used to etch the side surfaces of the first light emitting portion 603 and the second light emitting portion 605. In wet etching, for example, hydrochloric acid (HCl), nitric acid (HNO 3 ), hydrofluoric acid (HF), phosphoric acid (H 3 PO 4 ), BOE (Buffered Oxide Etchant) Since the interface between the substrate 610 and the buffer layer 620 is an interface between different materials, the etching is unstable. On the other hand, the interface between the buffer layer 620 and the substrate 610 is shielded by the insulator 690 on the first surface 604 and the second surface 606 covered with the insulator 690. Thus, the first side 604 and the second side 606 are protected from wet etching and the first angle 693 is maintained greater than the second angle 695.

제1 발광부(603) 측면 및 제2 발광부(605)의 측면 중 제2 사잇각(695)을 이루는 측면 부분은 기판(610)의 상면과 접하는 측면의 하단으로부터 일부의 측면일 수 있으며, 식각의 정도에 따라 도 6과 같이 형성될 수도 있다.The side portion of the side of the first light emitting portion 603 and the side of the second light emitting portion 605 forming the second angle 695 may be a part of the side surface from the lower end of the side contacting the upper surface of the substrate 610, and etching Depending on the degree may be formed as shown in FIG.

도 6에 도시된 것과 같이, 제1 발광부(603)의 측면 및 제2 발광부(605)의 측면이 기판과 예각인 제2 사잇각(695)를 이룬다. 따라서 기판(610)측으로 반사되어 손실되는 광량이 감소하여 광추출효율이 향상된다. As shown in FIG. 6, the side of the first light emitting part 603 and the side of the second light emitting part 605 form a second angle 695 that is an acute angle with the substrate. Accordingly, the amount of light reflected by the substrate 610 is reduced, thereby improving light extraction efficiency.

이와 같이, 반도체 발광소자(600)는 연결 전극(602)이 형성되는 부분과 빛이 추출되는 부분에서 발광부의 측면의 경사를 다르게 하여 연결 전극(602)의 형성시 불량을 감소하고 광추출효율을 향상한다. As such, the semiconductor light emitting device 600 may reduce the defects in forming the connection electrode 602 by varying the inclination of the side surface of the light emitting part in a portion where the connection electrode 602 is formed and a portion where light is extracted, thereby reducing light extraction efficiency. Improve.

도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.7 illustrates another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(700)는 추가의 식각 공정이 삭제되고 제1 면(704) 및 제2 면(706)이 제1 발광부(703)와 제2 발광부(705)를 전기적으로 분리하는 식각 공정에서 형성되는 것을 제외하고는 도 6에서 설명된 반도체 발광소자(500)와 유사하다. 따라서 중복된 설명은 생략한다.In the semiconductor light emitting device 700, an additional etching process is eliminated, and an etching process in which the first surface 704 and the second surface 706 electrically separate the first light emitting part 703 and the second light emitting part 705 is performed. It is similar to the semiconductor light emitting device 500 described in FIG. Therefore, redundant description is omitted.

전기적 분리 공정에서 건식식각에 의해 제1 발광부(703) 및 제2 발광부(705) 이외의 영역의 복수의 반도체층이 제거된다. In the electrical separation process, a plurality of semiconductor layers in regions other than the first light emitting part 703 and the second light emitting part 705 are removed by dry etching.

메사식각 공정 이후 추가의 식각 공정 없이 연결 전극(702)이 형성된다. 따라서 연결 전극(702)이 위치하는 제1 발광부(703)의 측면 부분, 즉 제1 면(704)과, 연결 전극(702)이 위치하는 제2 발광부(705)의 측면 부분, 즉 제2 면(706)은 기판(610)과 대략 90도와 같거나 큰 제1 사잇각(793)을 이룬다.After the mesa etching process, the connection electrode 702 is formed without an additional etching process. Accordingly, the side surface portion of the first light emitting portion 703 in which the connection electrode 702 is located, that is, the first surface 704 and the side surface portion of the second light emitting portion 705 in which the connection electrode 702 is located, The two sides 706 form a first angle 793 that is greater than or equal to about 90 degrees with the substrate 610.

이후, 습식 식각 공정에 의해 제1 발광부(703)의 측면 및 제2 발광부(705)의 측면이 기판(710)의 상면과 90도보다 작은 제2 사잇각(795)을 이루도록 형성된다. Thereafter, the side surface of the first light emitting portion 703 and the side surface of the second light emitting portion 705 are formed to form a second angle 795 smaller than 90 degrees with the upper surface of the substrate 710 by a wet etching process.

연결 전극(702)의 단차가 문제가 되는 않는 경우나 단차 감소의 다른 방법이 적용되는 경우, 추가의 식각 공정을 생략하여 공정 수를 줄이는 이점이 있다. 또한, 제1 발광부(703)의 측면 및 제2 발광부(705)의 측면을 광추출에 유리하게 제2 사잇각(795)을 예각으로 형성하더라도 제1 면(704) 및 제2 면(706)이 기판(610)과 접하는 계면이 절연체(790)에 의해 습식 식각으로부터 보호되므로 연결 전극(702)의 형성에 문제가 발생하지 않는다.When the step of the connection electrode 702 is not a problem or when another method of step reduction is applied, there is an advantage of reducing the number of steps by omitting an additional etching process. In addition, even if the side surface of the first light emitting portion 703 and the side surface of the second light emitting portion 705 are formed at an acute angle to the light extraction, the first surface 704 and the second surface 706. ) Interface with the substrate 610 is protected from wet etching by the insulator 790 does not cause a problem in the formation of the connection electrode 702.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다. 반도체 발광소자(900)는 제1 발광부(903)와 제2 발광부(905)가 연결전극(902)에 의해 전기적으로 병렬연결된 것과, 제1 발광부(903)의 측면과 제2 발광부(905)의 측면이 습식 식각되어 기판과 예각을 이루는 것을 제외하고는 도 3, 4 및 5에서 설명된 반도체 발광소자(500)와 유사하다. 따라서 중복된 설명은 생략한다.8 illustrates another example of the semiconductor light emitting device according to the present disclosure. In the semiconductor light emitting device 900, the first light emitting unit 903 and the second light emitting unit 905 are electrically connected in parallel by the connection electrode 902, and the side surface and the second light emitting unit of the first light emitting unit 903 are provided. The side of 905 is similar to the semiconductor light emitting device 500 described in FIGS. 3, 4 and 5 except that the side of the 905 is wet etched to form an acute angle with the substrate. Therefore, redundant description is omitted.

메사식각 공정으로 제1 발광부(903)의 n-접촉영역(932) 및 제2 발광부(905)의 n-접촉영역(934)이 형성되고, 추가의 식각 공정으로 제1 발광부(903)의 n-접촉영역(932)의 n형 질화물 반도체층(930) 및 버퍼층(920)에 제1 면(904)이 형성되고, 제2 발광부(905)의 n-접촉영역(934)의 n형 질화물 반도체층(930) 및 버퍼층(920)에 제2 면(906)이 형성된다.An n-contact region 932 of the first light emitting unit 903 and an n-contact region 934 of the second light emitting unit 905 are formed by a mesa etching process, and the first light emitting unit 903 is further formed by an additional etching process. The first surface 904 is formed on the n-type nitride semiconductor layer 930 and the buffer layer 920 of the n-contact region 932 of the (), and the n-contact region 934 of the second light emitting portion 905 The second surface 906 is formed on the n-type nitride semiconductor layer 930 and the buffer layer 920.

절연체(990)가 형성된 후, n측 패드 전극(980) 및 p측 패드 전극(971, 972)이 형성된다. 이와 함께 제1 면(904), 기판(910) 및 제2 면(906) 위의 절연체(990) 위에 연결 전극(902)을 형성하여 제1 발광부(903)의 n형 질화물 반도체층(930)과 제2 발광부(905)의 n형 질화물 반도체층(930)을 전기적으로 연결한다.After the insulator 990 is formed, the n-side pad electrode 980 and the p-side pad electrodes 971 and 972 are formed. In addition, the connection electrode 902 is formed on the insulator 990 on the first surface 904, the substrate 910, and the second surface 906 to form the n-type nitride semiconductor layer 930 of the first light emitting part 903. ) And the n-type nitride semiconductor layer 930 of the second light emitting part 905 are electrically connected.

이후, 습식 식각 공정에 의해 제1 발광부(903)의 측면 및 제2 발광부(905)의 측면이 기판(910)의 상면과 예각을 이루도록 형성된다.Subsequently, a side surface of the first light emitting unit 903 and a side surface of the second light emitting unit 905 are formed at an acute angle with the upper surface of the substrate 910 by a wet etching process.

도 9 및 도 10은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면이다. 제1 발광부(1003)와 제2 발광부(1005)를 건식 식각을 통해 분리한 다음, n-접촉영역(1032,1034)을 건식 식각을 통해 형성한다. 엄밀하게는 또는 바람직하게는, 제1 발광부(1003) 및 제2 발광부(1004) 외곽 전체에 식각부(1035)가 형성된다. 이후, 도 5에서와 같은 전류확산 전도막(560)과 전극들(573,575,583,585 등)을 형성하는 것이 아니라, 절연체(1100)로 제1 발광부(1003), 제2 발광부(1005), 그리고 제1 발광부(1003)와 제2 발광부(1005) 사이의 공간을 덮는다. 도 9에서 제1 발광부(1003)와 제2 발광부(1005)에서 측면들이 수직하게 표시되어 있지만, 건식 식각의 조건에 따라, 그리고 일반적으로 제1 발광부(1003)와 제2 발광부(1005)가 사다리꼴 형상이 되도록 측면이 약간 경사지게 될 수 있다. 다음으로, 도 10에서와 같이, 습식 식각을 행하여, 측면(1120,1121)이 역사다리꼴 방향으로 경사지게 형성할 수 있다(연결 전극이 놓이는 측면보다 기판의 상면에 대하여 상대적으로 작은 각을 가지도록 형성할 수 있다.). 이후, 절연체(1100)를 제거하고, 도 7 내지 도 8에서와 같은 전극들을 형성한다. 연결 전극(702,902) 형성을 위한 추가의 식각공정은 필요에 따라 해도 좋고, 그렇지 않아도 좋다.9 and 10 are diagrams illustrating still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure. After separating the first light emitting part 1003 and the second light emitting part 1005 through dry etching, n-contact areas 1032 and 1034 are formed through dry etching. Strictly or preferably, an etching portion 1035 is formed on the entire outer periphery of the first light emitting portion 1003 and the second light emitting portion 1004. Thereafter, instead of forming the current diffusion conductive film 560 and the electrodes 573, 575, 583, 585, etc. as shown in FIG. 5, the insulator 1100 is used to form the first light emitting unit 1003, the second light emitting unit 1005, and the second light emitting unit 1005. The space between the first light emitting portion 1003 and the second light emitting portion 1005 is covered. In FIG. 9, the side surfaces of the first light emitting part 1003 and the second light emitting part 1005 are vertically displayed, but depending on the dry etching conditions and generally, the first light emitting part 1003 and the second light emitting part ( The side may be slightly inclined such that 1005 is trapezoidal in shape. Next, as in FIG. 10, wet etching may be performed to form side surfaces 1120 and 1121 to be inclined in an inverted trapezoidal direction. can do.). Thereafter, the insulator 1100 is removed, and electrodes as shown in FIGS. 7 to 8 are formed. Further etching processes for forming the connection electrodes 702 and 902 may or may not be necessary.

이하, 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) 제2 사잇각은 직각이고, 제1 사잇각은 둔각인 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting element, wherein the second angle is right angle and the first angle is obtuse angle.

(2) 제2 사잇각은 예각이고, 제1 사잇각은 둔각인 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device according to claim 2, wherein the second angle is an acute angle and the first angle is an obtuse angle.

(3) 제2 사잇각은 예각이고, 제1 사잇각은 직각인 것을 특징으로 하는 반도체 발광소자.(3) A semiconductor light emitting element, wherein the second angle is an acute angle and the first angle is a right angle.

본 개시는 제1 사잇각이 90도보다 작으면서 제2 사잇각보다는 큰 경우도 포함한다.The present disclosure also includes a case where the first angle is smaller than 90 degrees and larger than the second angle.

(4) 연결 전극에 덮힌 제1 발광부의 측면 부분은 연결 전극과 마주하는 제1 면을 포함하고, 연결 전극에 덮힌 제2 발광부의 측면 부분은 연결 전극과 마주하는 제2 면을 포함하는 것을 특징으로 하는 반도체 발광소자.(4) a side portion of the first light emitting portion covered by the connection electrode includes a first surface facing the connection electrode, and a side portion of the second light emitting portion covered by the connection electrode includes a second surface facing the connection electrode A semiconductor light emitting element.

(5) 제1 면 및 제2 면은 각각 제1 발광부 및 제2 발광부로부터 노출된 기판의 상면과 제1 사잇각을 이루는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.(5) The semiconductor light emitting device according to claim 1, wherein the first surface and the second surface form a first angle with the upper surface of the substrate exposed from the first light emitting portion and the second light emitting portion, respectively.

(6) 제1 발광부 및 제2 발광부는 각각 기판과 활성층 사이에 위치하는 버퍼층; 버퍼층과 활성층 사이에 위치하며, 제1 도전형을 가지는 제1 반도체층; 그리고 활성층 위에 위치하며, 제1 도전형과 다른 제2 도전형을 가지는 제2 반도체층;을 포함하는 것을 특징으로 하는 반도체 발광소자.(6) a first light emitting portion and a second light emitting portion, respectively, a buffer layer positioned between the substrate and the active layer; A first semiconductor layer disposed between the buffer layer and the active layer and having a first conductivity type; And a second semiconductor layer on the active layer, the second semiconductor layer having a second conductivity type different from the first conductivity type.

(7) 연결 전극에 의해 덮이는 제1 반도체층의 측면 부분 및 제2 반도체층의 측면 부분은 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.(7) A semiconductor light emitting element, wherein the side portion of the first semiconductor layer and the side portion of the second semiconductor layer covered by the connection electrode include at least the side portion of the first semiconductor layer.

본 개시는 제1 면 및 제2 면이 기판의 상면과 접하는 경우뿐만 아니라 제1 면 및 제2 면이 버퍼층 상부까지만 형성되고, 버퍼층 하부가 대략 수직으로 기판과 만나는 경우도 포함한다.The present disclosure includes not only the case where the first surface and the second surface are in contact with the upper surface of the substrate but also the case where the first surface and the second surface are formed only to the upper part of the buffer layer and the lower part of the buffer layer meets the substrate substantially vertically.

(8) 연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.(8) The connecting electrode electrically connects the first semiconductor layer of the first light emitting part and the second semiconductor layer of the second light emitting part.

(9) 연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.(9) A connecting electrode electrically connects the first semiconductor layer of the first light emitting part and the first semiconductor layer of the second light emitting part.

(10) 제1 발광부 측면 및 제2 발광부의 측면 중 기판과 접하는 하단으로부터 일부가 습식 식각되어 기판과 제2 사잇각을 이루도록 형성되는 것을 특징으로 하는 반도체 발광소자.(10) A semiconductor light emitting device, characterized in that a part of the first light emitting part side and the second light emitting part side is wet-etched from the lower end contacting the substrate to form a second angle with the substrate.

(11) 연결 전극은 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 제1 발광부의 식각되어 노출된 제1 반도체층 위로 연장되고, 기판과 제2 사잇각을 이루는 제1 반도체층의 측면 부분 또는 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 발광부의 제2 반도체층 위로 연장된 것을 특징으로 하는 반도체 발광소자. (11) The connection electrode extends over the first semiconductor layer etched and exposed along the side surface portion of the first semiconductor layer that forms the first angle with the substrate, and the first semiconductor layer that forms the second angle with the substrate. A semiconductor light emitting element, characterized in that it extends over the second semiconductor layer of the second light emitting portion along the side portion or the side portion of the active layer and the side portion of the second semiconductor layer.

(12) 제1 발광부의 2 반도체층 및 활성층의 일부가 제거되어 노출된 제1 반도체층 위에서 뻗으며 연결 전극과 전기적으로 연결된 제1 가지 전극; 그리고 제2 발광부의 제2 반도체층 위에서 뻗으며 연결 전극과 전기적으로 연결된 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(12) a first branch electrode extending over the exposed first semiconductor layer by removing two semiconductor layers and a portion of the active layer of the first light emitting part and electrically connected to the connection electrode; And a second branch electrode extending over the second semiconductor layer of the second light emitting unit and electrically connected to the connection electrode.

(13) 적어도 연결 전극에 의해 덮힌 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.And an insulator formed between at least a side portion of the second light emitting part covered by the connection electrode and the connection electrode.

(14) 제1 반도체층 및 제2 반도체층은 3족 질화물 반도체로 이루어진 것을 특징으로 하는 반도체 발광소자.(14) A semiconductor light emitting element, wherein the first semiconductor layer and the second semiconductor layer are made of a group III nitride semiconductor.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 연결 전극에 의해 덮히는 발광부의 측면 부분과 연결 전극에 의해 덮히지 않는 측면이 기판과 이루는 사잇각을 서로 다르게 성함으로써 연결 전극의 형성시 불량이 감소하고 발광부 측면의 설계가 더 자유롭게 된다.According to one semiconductor light emitting device according to the present disclosure, defects in formation of the connection electrode are reduced by forming different angles between the side surface of the light emitting part covered by the connection electrode and the side surface not covered by the connection electrode to form the substrate. The design of the light emitting side has more freedom.

500 : 반도체 발광소자 502 : 연결 전극
503, 505: 발광부 510 : 기판
520 : 버퍼층 540 : n형 질화물 반도체층
550 : p형 질화물 반도체층 560 : 전류확산 전도막
580 : n측 패드 전극 590 : 절연체
593 : 제1 사잇각 595 : 제2 사잇각500 semiconductor light emitting element 502 connection electrode
503 and 505: light emitting unit 510: substrate
520: buffer layer 540: n-type nitride semiconductor layer
550: p-type nitride semiconductor layer 560: current diffusion conductive film
580: n-side pad electrode 590: insulator
593: 1st angle 595: 2nd angle

Claims (15)

기판;
기판 위에서 서로 떨어져 위치하는 제1 발광부 및 제2 발광부;로서, 각각 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 제1 발광부 및 제2 발광부; 그리고
제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하며,
연결 전극이 위치하며 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나는, 연결 전극에 의해 덮이는 측면 부분과 연결 전극에 의해 덮이지 않는 측면 부분을 포함하고,
연결 전극에 의해 덮이는 측면 부분은 기판의 상면과 제1 사잇각을 이루며,
연결 전극에 의해 덮이지 않는 측면 부분은 기판의 상면과 제2 사잇각을 이루고,
제1 사잇각은 제2 사잇각보다 더 큰 것을 특징으로 하는 반도체 발광소자.Board;
A first light emitting part and a second light emitting part positioned apart from each other on the substrate, each of the first light emitting part and the second light emitting part having an active layer for generating light by recombination of electrons and holes; And
And a connection electrode electrically connecting the first light emitting part and the second light emitting part.
At least one of a side surface of the first light emitting portion and a side surface of the second light emitting portion where the connection electrode is positioned to face each other includes a side portion covered by the connection electrode and a side portion not covered by the connection electrode,
The side portion covered by the connecting electrode forms a first angle with the upper surface of the substrate,
The side portion not covered by the connecting electrode forms a second angle with the upper surface of the substrate,
And the first angle is larger than the second angle. 청구항 1에 있어서,
제2 사잇각은 직각이고, 제1 사잇각은 둔각인 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And a second angle of inclination and a first angle of obtuse. 청구항 1에 있어서,
제2 사잇각은 예각이고, 제1 사잇각은 둔각인 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And the second angle is an acute angle, and the first angle is an obtuse angle. 청구항 1에 있어서,
제2 사잇각은 예각이고, 제1 사잇각은 직각인 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And a second angle is an acute angle, and a first angle is a right angle. 청구항 1에 있어서,
서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면은 모두, 연결 전극에 의해 덮이는 측면 부분과 연결 전극에 의해 덮이지 않는 측면 부분을 포함하고,
연결 전극에 의해 덮이는 측면 부분들은 기판의 상면과 제1 사잇각을 이루며,
연결 전극에 의해 덮이지 않는 측면 부분들은 기판의 상면과 제2 사잇각을 이루는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Both side surfaces of the first light emitting portion and the side surfaces of the second light emitting portion that are opposed to each other include a side portion covered by the connecting electrode and a side portion not covered by the connecting electrode,
Side portions covered by the connecting electrode form a first angle with the upper surface of the substrate,
The side portions not covered by the connecting electrode form a second angle with the upper surface of the substrate. 청구항 5에 있어서,
서로 대향하지 않는 나머지 제1 발광부의 측면들과 제2 발광부의 측면들은 기판의 상면과 제2 사잇각을 이루는 것을 특징으로 하는 반도체 발광소자. The method according to claim 5,
The side surfaces of the first light emitting portion and the side surfaces of the second light emitting portion that do not face each other form a second angle with the upper surface of the substrate. 청구항 1에 있어서,
제1 발광부 및 제2 발광부는 각각
기판과 활성층 사이에 위치하는 버퍼층;
버퍼층과 활성층 사이에 위치하며, 제1 도전형을 가지는 제1 반도체층; 그리고
활성층 위에 위치하며, 제1 도전형과 다른 제2 도전형을 가지는 제2 반도체층;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The first light emitting part and the second light emitting part are respectively
A buffer layer located between the substrate and the active layer;
A first semiconductor layer disposed between the buffer layer and the active layer and having a first conductivity type; And
And a second semiconductor layer on the active layer, the second semiconductor layer having a second conductivity type different from the first conductivity type. 청구항 7에 있어서,
서로 대향하는 제1 발광부의 측면 및 제2 발광부의 측면은 각각 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
The side surface of the first light emitting portion and the side surface of the second light emitting portion facing each other, each of the semiconductor light emitting device, characterized in that it comprises at least a side portion of the first semiconductor layer. 청구항 7에 있어서,
연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
And the connection electrode electrically connects the first semiconductor layer of the first light emitting portion and the second semiconductor layer of the second light emitting portion. 청구항 7에 있어서,
연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
The connection electrode electrically connects the first semiconductor layer of the first light emitting part and the first semiconductor layer of the second light emitting part. 청구항 7에 있어서,
제1 발광부 측면 및 제2 발광부의 측면 중 기판과 접하는 하단으로부터 일부가 습식 식각되어 기판과 제2 사잇각을 이루도록 형성되는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
A portion of the side of the first light emitting part and the side of the second light emitting part is wet etched from the lower end in contact with the substrate is formed so as to form a second angle with the substrate. 청구항 9에 있어서,
연결 전극은 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 제1 발광부의 식각되어 노출된 제1 반도체층 위로 연장되고, 기판과 제2 사잇각을 이루는 제1 반도체층의 측면 부분 또는 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 발광부의 제2 반도체층 위로 연장된 것을 특징으로 하는 반도체 발광소자. The method according to claim 9,
The connection electrode extends over the first semiconductor layer etched and exposed along the side surface portion of the first semiconductor layer that forms the first angle with the substrate, and is a side portion of the first semiconductor layer that forms the second angle with the substrate, or A semiconductor light emitting element, characterized in that it extends over the second semiconductor layer of the second light emitting portion along the side portion of the active layer and the side portion of the second semiconductor layer. 청구항 9에 있어서,
제1 발광부의 제2 반도체층 및 활성층의 일부가 제거되어 노출된 제1 반도체층 위에서 뻗으며 연결 전극과 전기적으로 연결된 제1 가지 전극; 그리고
제2 발광부의 제2 반도체층 위에서 뻗으며 연결 전극과 전기적으로 연결된 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 9,
A first branch electrode extending over the exposed first semiconductor layer by removing a portion of the second semiconductor layer and the active layer of the first light emitting part and electrically connected to the connection electrode; And
And a second branch electrode extending over the second semiconductor layer of the second light emitting part and electrically connected to the connection electrode. 청구항 1에 있어서,
적어도 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And an insulator formed between at least a side portion of the second light emitting portion and the connection electrode. 청구항 1에 있어서,
제1 반도체층 및 제2 반도체층은 3족 질화물 반도체로 이루어진 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The first semiconductor layer and the second semiconductor layer is a semiconductor light emitting device, characterized in that consisting of a group III nitride semiconductor.
KR1020120041351A 2012-04-20 2012-04-20 Semiconductor light emitting device KR101288908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120041351A KR101288908B1 (en) 2012-04-20 2012-04-20 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120041351A KR101288908B1 (en) 2012-04-20 2012-04-20 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR101288908B1 true KR101288908B1 (en) 2013-07-23

Family

ID=48997895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120041351A KR101288908B1 (en) 2012-04-20 2012-04-20 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101288908B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014321A (en) * 2017-08-02 2019-02-12 엘지이노텍 주식회사 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110067311A (en) * 2009-12-14 2011-06-22 서울옵토디바이스주식회사 Light emitting diode chip having reflectors
KR20120031207A (en) * 2012-03-09 2012-03-30 서울옵토디바이스주식회사 Light emitting diode and method for fabricating the same
KR20120036927A (en) * 2012-03-29 2012-04-18 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110067311A (en) * 2009-12-14 2011-06-22 서울옵토디바이스주식회사 Light emitting diode chip having reflectors
KR20120031207A (en) * 2012-03-09 2012-03-30 서울옵토디바이스주식회사 Light emitting diode and method for fabricating the same
KR20120036927A (en) * 2012-03-29 2012-04-18 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014321A (en) * 2017-08-02 2019-02-12 엘지이노텍 주식회사 Semiconductor device
KR102369260B1 (en) 2017-08-02 2022-03-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Similar Documents

Publication Publication Date Title
US9142729B2 (en) Light emitting element
TWI720026B (en) Light-emitting device
US7786491B2 (en) Semiconductor light-emitting device comprising a plurality of semiconductor layers
JP6902569B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
KR20100079693A (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20100079843A (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
JP6892538B1 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR101032987B1 (en) Semiconductor light emitting device
KR101420788B1 (en) Semiconductor light emitting device
KR101420789B1 (en) Semiconductor light emitting device
KR101288908B1 (en) Semiconductor light emitting device
JP2005086137A (en) GaN-BASED LIGHT EMITTING DIODE
KR101199494B1 (en) Semiconductor light emitting device
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
KR101373765B1 (en) Semiconductor light emitting device
KR101120006B1 (en) Vertical semiconductor light emitting device and method for fabricating the same
KR101124470B1 (en) Semiconductor light emitting device
KR20140073469A (en) Semiconductor light emitting device
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR20140073470A (en) Semiconductor light emitting device
KR101420790B1 (en) Semiconductor light emitting device
KR101599529B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20160018924A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160715

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 6